Các bộ biến đổi ADC và DAC

Nguyễn Quốc Cường
Dept 3I‐HUT

1
 Nội dung
• Giới thiệu
• Cấu trúc DAC
• Cấu trúc ADC
• Các nguồn sai số
• Ứng dụng

2
Giới thiệu

3
Tại sao phải sử dụng ADC và DAC ?
• Xử lý tương tự:
– cho phép xử lý tín hiệu “trực tiếp”
– độ tác động nhanh
– thuật toán phức tạp Æ mạch phức tạp Æ giá thành 
cao
• Mạch số:
– độ tác động “đủ nhanh” do công nghệ bán dẫn ngày 
càng phát triển
– cho phép xử lý phức tạp với chi phí thấp
– không chịu ảnh hưởng của nhiễu “tương tự”

4
Thiết bị nào sử dụng ADC và DAC ?

5
6
Digital to Analog Converter (DAC)

7
 Cấu trúc DAC
• Thermometer DAC (hay full‐decoder DAC)
• Binary‐Weighted DAC
• R‐2R DAC
• Segmented DAC
• Oversampling DAC

8
Thermometer DAC

9
 Binary‐Weighted DAC
VR b3
R3 = R

Rf
b2
R2 = 2R
I

b1 - VO
R1 = 22 R
+

b0
R0 = 23 R

Ví dụ DAC R/2NR 4 bit

10
 Binary‐Weighted DAC
VR VR VR VR
I = b3 . + b2 . + b1. + b0 .
R3 R2 R1 R0

I=
VR
R
(
b3 .20 + b2 .2 −1 + b1.2 − 2 + b0 .2 −3 )
1 V
(
I = 3 R b3 .23 + b2 .2 2 + b1.21 + b0 .20
2 R
)
VR R f
VO = − 3 .
2 R
(
b3 .23 + b2 .2 2 + b1.21 + b0 .20 )
Tổng quát

N −1
VR R f
VO = − ( N −1) .
2 R
∑k
b 2
k =0
k N: số bit của DAC

11
 R‐2R DAC Rf

VR b3 I
2R N
- VO

b2 R
+
2R

b1 R
2R

b0 R ví dụ DAC mạng
2R điện trở R-2R

2R

12
 B=1000
VR 2R N

VR 2R N
R
R R
2R
2R 2R 2R 2R

định lý Thevenin

VR VR / 2 R N
2 VR
I8 = =
R 2R
N: điểm đất ảo
13
 B=0100
2R N

R VR N
R R 2R R

2R 2R 2R 2R 2R 2R
VR

định lý Thevenin

VR
4 VR N
I4 = = VR / 4 R
R 4R

14
 B=0010 B=0001

VR
V VR
I2 = 8 = R 16 = VR
R 8R I1 =
Xếp chồng tuyến tính, có:
R 16 R
I = b3 I 8 + b2 I 4 + b1 I 2 + b0 I1

I=
1 VR
24 R
b3 (.2 3
+ b2 . 2 2
+ b1 .21
+ b0 .)
2 0

VR R f
VO = − 4
2 R
(
b3 .23 + b2 .2 2 + b1.21 + b0 .20 )
Tổng quát DAC N bits Loại DACs mạng điện trở R-2R
thường được chế tạo từ 6-20 bits
N −1
VR R f do cấu trúc chỉ yêu cầu 2 giá trị
VO = − N
2 R
∑b 2
k =0
k
k
điện trở khác nhau.

15
 Segmented DAC
• Kết hợp của nhiều kiểu DAC cơ bản để tạo ra 
DAC có số bit cao hơn
– Một DAC sẽ giữ các bit MSBs
– Một DAc sẽ giữ các bit LSBs
• Có rất nhiều kiểu kết hợp DAc để tạo thành 
một segmented DAC

16
full
decoder

17
 Oversampling DAC
• Tham khảo

18
Analog‐to‐Digital Converter (ADC)

19
 Cấu trúc của ADC
• Tích phân 2 sườn xung
• Flash ADC (hay parallel ADC)
• ADC Xấp xỉ dần
• Pipeline ADC
• Sigma‐Delta ADC

20
 Tích phân 2 sườn xung
Discharge

SPDT
Va (>0) tích phân so sánh
R
- V-
Vref (<0) -
+ V+
+

SPDT Discharge

Control
N-bit counter
logic clock

output, nc
21
 Tích phân 2 sườn xung
V- T1 = 2NT T2 =
Va
T1
Vref

tích phân Va tích phân Vref

Vref Va T là chu kỳ clock.
T2 = T1
RC RC Nếu biết T2 ta có thể tính được Va theo công quan hệ
Va
T2 = T1
nc
Vref
Va = N Vref
T1 = 2 N T ⇒ T2 =
Va N
2 T 2
Vref
T2 = ncT
22
Flash ADC

Ví dụ 3 bit
Flash ADC

23
• Cần 2N điện trở và 2N‐1 bộ so sánh
• Tốc độ biến đổi nhanh

24
ADC xấp xỉ dần

25
 Thuật toán xấp xỉ dần
start

w=4 100

yes no
X≥4

w=6 110 w=2 010

yes no yes no
X≥6 X≥2

w=7 111 w=5 101 w=3 011 w=1 001

yes no yes no yes no yes no

X≥7 X≥5 X≥3 X≥1

x=7 x=6 x=5 x=4 x=3 x=2 x=1 x=0

26
 Pipeline ADC
STAGE 1 STAGE M

ANALOG
INPUT
+ + ADC
- -
SAMPLE HOLD SAMPLE HOLD
SAMPLE HOLD AMPLIFIER AMPLIFIER
AMPLIFIER ADC DAC ADC DAC

REGISTER REGISTER

PARALLEL
DIGITAL
OUTPUT

27
• Tín hiệu tương tự được đưa vào tầng 1
– ADC của tầng 1 sẽ biến đổi và đưa ra các bit có 
trong số lớn (MSB)
– DAC sẽ biến đổi số trở về giá trị tương tự và 
được trừ với giá đầu vào. Phần sai lệch sẽ được 
khuếch đại K = 2n (với n là số bit của ADC và DAC) 
sau đó được đưa đến tầng tiếp theo.
• Nếu có M tầng, mỗi tầng có ADC và DAC n bit 
thì thu được ADC có (M+1) . n bit. Tuy nhiên 
thường thì các ADC được chế tạo với M = 1
28
 ADC kiểu sigma‐delta
• Tham khảo

29