Digitalnite sklopovite vo ~ij sostav, osven logi~ki kola, vleguvaat i le~evi ili flipflopovi, mo`at da gi menuvaat svoite sostojbi

samo po odreden redosled, odnosno sekvencijalno. Naj~esto primenuvanite sekvencijalni mre`i se registrite i broja~ite.

REGISTRI
Registar (register) e sklop za privremeno memorirawe, ili registrirawe, na pove}ebitna digitalna informacija, Bidej}i eden memoriski element mo`e da memorira 1 bit, eden n-biten registar e sostaven od n memoriski elementi. Kaj stacionarnite registri (storage ili stationary registers), oddelnite bitovi na registriranata informacija ne mo`at da se pomestuvaat od eden vo drug memoriski element na registarot. Kaj pomestuva~kite registri (shift registers) takvoto pomestuvawe na informacijata e mo`no.

Stacionarni registri
Eden n-biten stacionaren registar e grupa od n nezavisni memoriski elementi, koi imaat zaedni~ki takt i/ili zaedni~ki direktni vlezovi.
D0 D Q Q0

D1

Q1

CLR 0 1 1 1
D7 D Q Q7

CK 0

D 1 0

Qn+1 0 1 0 Qn

(za sekoj flipflop)

CK CLR

a) Slika 1

b)

Funkcionalna {ema (a) i funkciska tabela (b) za 74ALS273 (8-biten stacionaren pomestuva~ki registar)

Sekvencijalni mre`i

Bidej}i taktniot signal im se doveduva na flipflopovite preku invertor, vlezniot 8-biten zbor D7D6D1D0, {to e prisuten na podato~nite vlezovi pred pojavata na raste~kiot rab na signalot CK, }e bide vnesen vo registarot pri CK = i }e se pojavi kako 8-biten zbor Q7Q6Q1Q0 na izlezite od registarot. Vakviot re`im na rabota se narekuva PIPO, a pretstavuva kratenka od izrazot parallel-inparallel-out.

Pomestuva~ki registri
Eden n-biten pomestuva~ki registar e niza od n MS ili ET-flipflopovi so zaedni~ki takt, koi se me|usebno povrzani taka {to izlezot od prethoden flipflop da e sinhronen vlez na nareden flipflop. SISO-registar Na slikata 2 e prika`ana funkcionalnata {ema na eden ednostaven pomestuva~ki registar sostaven od D-flipflopovi, zaedno so tipi~nite branovi SI D Q
A

D Q
B

D Q
C

D Q
D

SO

Q
CK CK SI QA QB QC SO=QD
1 0 1 0 0 1 1 0 0 1

1 1 0 0 1

0 1 1 0 0

0 0 1 1 0

0 0 0 1 1

0 0 0 0 1

Slika 2

Funkcionalna {ema na ednostaven 4 biten SISO- registar i tipi~ni branovi oblici

oblici vo karakteristi~nite to~ki. SIPO-registar Na slikata 3 e prika`an 4-biten pomestuva~ki registar, koj e sposoben i za serisko-paralelen prenos na informacii. QA QB QB QD

SI

D Q
A

D Q
B

D Q
C

D Q
D

Q CK

Slika 3 Ednostaven 4-biten SIPO-registar

Sekvencijalni mre`i

PISO i PIPO-registar Koga eden pomestuva~ki registar }e se izgradi od flipflopovi koi raspolagaat so direktni vlezovi za prethodno setirawe, se dobiva registar sposoben za paralelno-seriski prenos na informacii, ili za PISO-rabota (PISO = Parallel-InSerial-Out). Koga e CKINH = 0, taktot e invertiran od NILI-portata, pa registarot reagira na raste~kite rabovi na CK. Dodeka e CKINH = 1, dovodot na taktot do flipflopovite e prekinat, za{to izlezot od NILI-portata e postojano na logi~ka 0. Direktnite vlezovi na flipflopovite reagiraat na logi~ka 0, a kontrolirani se od vlezot SHIFT/LOAD (skrateno SH/LD), koj go odreduva re`imot na rabota na registarot. Pri SH/LD = 1, paralelnite vlezovi A do H se onevozmo`eni, na site direktni vlezovi postoi logi~ka 1, pa ovozmo`ena e funkcijata na pomestuvawe (SHIFT), se razbira, dokolku e CKINH = 0. Vo migot koga SH/LD }e se spu{ti od logi~ka 1 na 0, paralelnite vlezovi A do H stanuvaat ovozmo`eni i preku direktnite vlezovi, zborot hgfedcba paralelno se vnesuva vo registarot, odnosno se vr{i funkcijata na polnewe na registarot (LOAD). So h, g, , a se ozna~eni stacionarnite vrednosti na vlezovite H, G, , A pred da
paralelni vlezovi A B C H

PR

PR

PR

PR

SI

S R

Q Q

S R

Q Q

S R

Q Q

S R

Q Q

QH QH

CLR

CLR

CLR

CLR

SHIFT/LOAD CK CKINH

Slika 4 nastapi SH/LD = 0.

Funkcionalna {ema na 8-bitniot pomestuva~ki registar 74LS165

SH/LD 0 1 1 1 1

CKINH 0 0 0 1

CK 0

S I 1 0

A a

H h

QA a QA0 1 0 QA0

QB b QB0 QAn QAn QB0

QH h QH0 QGn QGn QH0

4 Dvonaso~ni registri

Sekvencijalni mre`i

SOL M SIR M

D Q A Q

D Q B Q

D Q C Q

D Q D Q

SOR

CK SIL

Slika 5

Dvonaso~en pomestuva~ki registar