1/3

Elektrotehniki fakultet u Sarajevu

Odsjek Automatika i elektronika

DIGITALNI RAUNARI ARHITEKTURA I ORGANIZACIJA SOFTVERA Drugi parcijalni ispit - Popravni 03. 02. 2010.

RJEENJE Prezime i ime: Broj indeksa:

1. Navedite sekvencu mikro-operacija koje odgovaraju fazi dobavaljanja instrukcije i na primjeru ovih mikro-operacija objasnite ulogu ulaznih i izlaznih signala iz upravljake jedinice. (3 boda) t1: t2: t3: MAR <- (PC) MBR <- (memorija) PC <- (PC) +1* IR <- (MBR) *

Za fazu dobavljanja relevantni ulazi u upravljaku jedinicu se signali sata (da obezbijede potrebnu hronologiju i nepreklapanje izvravanja mikro-operacija ) i vanjski signali sa upravljake sabirnice potvrde, za sinhronizaciju itanja sa memorijom. Za fazu dobavljanja relevantni izlazi iz upravljake jedinice su signali: t1 Upravljaka jedinica aktivira signal koji e otvoriti vrata izmeu PC i MAR t2 Otvaraju se vrata izmeu MAR i adresne sabirnice Aktvira se upravljaki signal READ Otvaraju se vrata izmeu sabirnice podataka i MBR Upravljaki signal koji e inkrementirati PC, ili* Upravljaki signali koji e otvoriti vrata izmeu PC i ALU, aktvirati sabiranje sadraja PC i konstante 1 u ALU, i otvoriti vrata izmeu izlaza iz ALU i PC* t3* Upravljaka jedinica aktivira signal koji e otvoriti vrata izmeu MBR i IR* * - nije obavezno

2/3

2. Pretpostavite asemblersku instrukciju nekog zamiljenog procesora kojom se izvrava neka aritmetika ili logika operacija nad dva operanda, od kojih su oba u registrima procesora (jedan od njih je akumulator). Rezultat sabiranja se smjeta u akumulator. a. Definiite ALU koja treba da izvri instrukciju. b. Navedite sekvencu mikro-operacija potrebnih da se instrukcija izvri i obrazloite je. c. Navedite i opiite upravljake signale potrebne da se instrukcija izvri i obrazloite. (5 bodova)

a. Primjer ALU (sa vjebi): ALU ima dva N-bitna ulaza koji slue za prihvatanje operanada i jedan N-bitni izlaz za izbacivanje rezultata. Operandi se u ALU mogu uitavati iz AC i R registara u zavisnosti od tipa operacije. Rezultat operacije se vraa u AC registar. Kao rezultat operacije mogu se setovati ili resetovati flagovi N, Z i V. Upravljanje sa ALU se vri sa 3 upravljaka sigala F0-F2. Operacije koje ALU obavlja sa pripadnim kodovima upravljakih signala su: F2-F0 Opis operacije 1 AC <- AC 2 AC <- AC + R 3 AC <- AC - R 4 AC <- AC + 1 5 AC <- AC AND R 6 AC <- AC OR R 7 AC <- NOT AC b. AC <- AC + R c. Upravljaki signali koji e otvoriti vrata izmeu AC i R i respektivni ulazi u ALU, aktvirati sabiranje u ALU, i otvoriti vrata izmeu izlaza iz ALU i AC 3. Ako se 4 M x 4 bit DRAM-a osvjeava svakih 60 ms i ako je broj redova jednak broju kolona, koliko se procentualno gubi vremena na osvjeavanje ako osvjeavanje pojedinanog reda traje 220ns. Obrazloite rjeenje. (2 boda) 4M = 222 = 2 11 x 2 11 = 2048 x 2048 Ukupno trajanje osvjeavanja je 220ns x 2048 =0,45ms Procentualno se na osvjeavanje gubi (0,45ms/60ms %) 0,75% vremena

3/3

4. Odredite osnovne parametre projektovanja kea: ofset, indeks i tag za raunarski sistem sa 4-bajtnom rijei i 32-bitnom adresom, ako je ke kapaciteta 256kB i blok veliine 4 rijei. Uzmite u obzir da je ke direktni i dvostruko preslikani . (3 boda) Blok je 4 x 4B = 16B = 2 4B -> ofset je 4 bita Broj blokova kod direktno preslikanog je 256kB/16B = 16k = 214 -> indeks je 14 bita. Broj linija kod dvostruko preslikanog kea je dvostruko manji jer svaka linija sadri 2 bloka podataka, pa je indeks 13 bita . Kod direktno preslikanog kea tag je 16 bita, a kod dvostruko preslikanog kea je 17 bita. 5. Projektujete RAM segment na kapaciteta 4MB za raunarski sistem sa 32-bitnom sabirnicom podataka i 32-bitnom adresnom sabirnicom koritenjem RAM komponenti 512k x 16. Odredite poetnu adresu segmenta, ako je unutar segmenta adresa ABCD 000016. Da li je u tom sluaju i adresa ABDD 000016 unutar segmenta i zato? (5 bodova) Kapacitet segmenta 4MB, kapacitet komponente 1MB. Potrebne su 4 komponente. Dvije komponente su potrebne da se obezbijedi puna rije od 32 bita (4 bajta). Na svaku komponentu se vode adresne linije A2 A19. Adresne linije A20 i A21 se koriste za izbor jednog od 2 para komponenti, a koje sve zajedno ine segment. Adresne linije A22 - A31 se koriste za adresiranje segmenta, tj da obezbijede njegovo smjetanje na njemu namjenjenu adresu Adrese segmenta se kreu u sljedeem intervalu: poetna adresa je 00000016 , a krajnja adresa u segmentu je 3FFFFF16 Adresa ABC0 000016 (1010 1011 1100 0000 0000 0000 0000 0000) je poetna adresa RAM segmenta, jer kod adrese ABCD 0000 16 (1010 1011 1100 1101 0000 0000 0000 0000) donjih 22 bita adrese su unutar segmenta i kod poetne adrese trebaju biti jednaki 0, a gornjih 10 bita koji se koriste za adresiranje segmenta su jednaki kao kod adrese ABCD 000016 . Adresa ABDD 000016 (1010 1011 1101 1101 0000 0000 0000 0000) jeste unutar segmenta RAM-a, jer su gornjih 10 bita koji se koriste za adresiranje segmenta jednako kao kod adrese ABCD 000016 . 6. Opiite koje osobine se podrazumijevaju pod terminima superskalarni procesor i procesor sa protonom strukturom? (2 boda) Superskalarni procesor ima osobinu da se obine skalarne instrukcije (aritmetika, load/store, uslovljeno grananje) mogu neovisno inicirati i izvravati. Kod procesora sa protonom strukturom podjeljeno je izvravanje instrukcije na neovisne segmente (faze, korake) izvravanja.