ELEKTROTEHNIKA KOLA SPLIT TESLINA 2, SPLIT

CMOS

Profesor: Mate Goreta, dipl. ing.

Uenik: Toma Antunovi Razred: 4.E Zanimanje: Tehniar za raunalstvo

CMOS
Tehnologija komplementarnog metal-oksid-poluvodia (CMOS) se koristi za izradu integriranih kola. CMOS tehnologija se koristi kod mikroprocesora, mikrokonterolera, statine RAM memorije i drugih digitalnih logikih kola. CMOS tehnologija se takoer koristi za nekoliko analognih kola poput senzora slike (CMOS senzor), konvertora podataka i visoko integriranih radio-primopredajnika za vie vrsta komunikacija. Frank Vanlas patentirao je CMOS 1963. godine. CMOS se, takoer, ponekad odnosi i na "komplementarno-simetrini" metal-oksid poluvodi (ili COS-MOS). Izraz "komplementarno-simetrini" odnosi se na injenicu da tipian digitalni stil dizajniranja CMOS koristi komplementarne i simetrine parove p tipa i p tipa metal oksid poluvodia ( MOSFET ) za logike funkcije.

CMOS invertor (NE logika vrata) Dvije vane karakteristike CMOS ureaja jesu visok imunitet na buku i mala statina potronja energije. Budui da je jedan tranzistor u paru uvijek iskljuen, serije kombinacija crpe znaajnu energiju, ali samo momentalno tijekom prebacivanja iz ukljuenog u iskljueno stanje. Shodno tome, CMOS ureaji ne proizvode mnogo bespotrebne topline kao neki drugi logiki oblici, na primjer, tranzistor-tranzistor logika (TTL) ili NMOS (N-tip MOS) logika, koji obino imaju neke trajne struje, ak i kada se ne mijenja stanje. CMOS takoer omoguuje visoku gustou logikih funkcija na ipu. To je bio glavni razlog da CMOS postane najee koritena tehnologija za implementaciju u VLSI ipovima. Izraz "metal-oksid-poluvodi" ondosi se na fiziku strukturu odreenih terensko-efektivnih tranzistora, koji imaju elektrodu sa matalne vratim postavljenu na oksidni izolator, koji je na vrhu poluvodikog materijala. Nekada se koristio aluminij, ali danas se koristi polisilikon. Druga metalna vrata su napravila preokret s pojavom visokih k-dielektrinih materijala u CMOS procesu, a objavio su ih IBM i Intel za 45 nanometarski vor i ire.

Tehniki podaci
"CMOS" se odnosi i na poseban stil dizajna digitalnih kola i na obitelji procesa koje se koriste za provedbu kola na integriranim kolima (ipovima). CMOS kolo troi manje energije od logikih obitelji otpornih na optereenje. Od kada se ova prednost poveala i postala vanija, CMOS procesi i varijante su poele dominirati, tako da se velika veina suvremenih integriranih kola proizvodi na CMOS procesima. Od 2010. godine, CPU je s najboljim performansama po wattu svake godine, imao CMOS statiku logiku od 1976. godine. CMOS kola koriste kombinaciju p kanala i n kanala metal oksid poluvodikih terensko efektivnih tranzistora ( MOSFET ) za provedbu logikih vrata. Iako se CMOS logika moe implementirati s diskretnim ureajima za demonstracije, komercijalni CMOS proizvodi su integrirana kola sastavljena od do milijun tranzistora oba tipa na pravokutnoj ploi silicija, povrine izmeu 10 i 400 mm2.

Inverzija
CMOS kola su konstruirana na takav nain da svi PMOS (P-tip MOS) tranzistori moraju imati ili ulaz iz napajanja ili iz drugog PMOS tranzistora. Slino, svi NMOS tranzistori moraju imati ulaz ili iz zemlje ili od drugog NMOS tranzistora. Sastav PSMO tranzistora stvara mali otpor izmeu njegovog izvora i kontaktnih odvoda kada su primijenjena niska naponska vrata i velika otpornost kada su primijenjena visoko naponska vrata. Sa druge strane, sastav NMOS tranzistora stvara veliki otpor izmeu izvora i odvoda kada su primijenjena nisko naponska vrata i mali otpor kada su primijenjena visoko naponska vrata. CMOS ostvaruje redukciju struje dopunjujui svaki n-MOSFET sa p-MOSFET i spajajui oba vrata i oba odvoda. Visoki napon na vratima uzrokuje da n-MOSFET provodi a p-MOSFET ne provodi, dok niski napon na vratima radi suprotno. Ovo ureenje uvelike smanjuje potronju energije i stvaranje topline. Meutim, tijekom prebacivanja oba MOSFET-a kratko provode kako napon na vratima ide s jednog u drugo stanje. Ovo stvara kratak prekid u napajanju i postaje ozbiljan problem na visokim frekvencijama.

Statiki CMOS inverter

Slika gore pokazuje to se dogaa kada je ulaz povezan s PMOS tranzistorom (vrh sheme) i NMOS tranzistorom (donji dio sheme). Kada je napon na ulazu A nizak, NMOS tranzistorski kanal je u stanju velike otpornosti. To ograniava struju koja moe tei od Q do zemlje. PMOS tranzistorski kanal je u stanju male otpornosti i mnogo vie struje moe protei od napajanja do izlaza. Poto je otpornost izmeu napona napajanja i Q niska, pad napona izmeu izvora napajnja i Q zbog stuje koja dolazi iz Q je mali. Izlaz zbog toga registrira visok napon. S druge stane, kada je napon na ulazu u A visok, PMOS tranzistor je u OFF (visoka otpornost) stanju kako bi se ograniilo protjecanje struje od pozitivnog izvora do izlaza, dok je NMOS tranzistor u ON (mala otpornost) stanju, to omoguuje izlaz iz odvoda do zemlje. Poto je otpornost izmeu Q i zemlje mala, pad napona potjee zbog struje koja biva uvuena u Q, stavljanjem Q malo iznad zemlje. Mali pad je rezultat niskog napona na izlazu. Ukratko, izlazi PMOS i NMOS tranzistora su komplentarni na taj nain da kad je nizak ulaz, izlaz je visok, i kada je ulaz visok izlaz je nizak. Zbog ovakvog ponaanja izlaza i ulaza, izlaz CMOS kola je obrnut u odnosu na ulaz. Napajanja za CMOS se zovu VDD i VSS, ili VCC i uzemljenje (Ground-GND), ovisno o proizvoau. DD i VSS su prenositelji konvencijalnog MOS kola i odravaju odvod i izvornu opskrbu. Ono se ne odnosi izravno na CMOS jer su oba opskrbe realni izvori opskrbe. VCC i GND su preneseni od TTL logike i ta nomenklatura je bila zadrana uvoenjem 54C/74C linije CMOS.

Dvojnost
Vana karakteristika CMOS kola je dvojnost koja postoji izmeu njegovih PMOS tranzistora i CMOS tranzistora. CMOS kolo je napravljeno tako da uvijek omogui postojanje puta od izlaza do ili napajanja ili uzemljenja. Da bi se to postiglo, skup svih puteva na izvor napona mora biti komplement skupa svih puteva na uzemljenju. Ovo se lako postie definiranjem izraza NE od strane drugog. Zbog De Morganovih zakona bazne logike, PMOS paralelni tranzistori imaju odgovarajue NMOS redne tranzistore, dok PMOS redni tranzostori imaju odgovarajue NMOS paralelne tranzistore.

Logika

NI logika vrata kod CMOS

Kompleksnije logike funkcije, kao one koje ukljuuju vrata I i ILI , zahtjevaju manipuliranje cestama izmeu vrata pri prezentaciji logike. Kada se put sastoji od dva redna tranzistora, oba tranzistora moraju imati mali otpor za odgovarajui mreni napon, modeliranje I. Kada se put sastoji od dva paralelna tranzistora, ili jedan ili oba tranzistora moraju imati mali otpor da bi povezali izvor mrenog napona sa izlazom, modeliranje ILI. Na slici gore je prikazan je dijagram kola s vratima NI u CMOS logici. Ako su oba, A i V ulaza, visoka, onda e oba NMOS tranzistora (donja polovica sheme) provoditi, nijedan od PMOS tranzistora (gornja polovica sheme) nee provoditi, i bie uspostavljen provodni put izmeu izlaza i Vss (zemlje), stvarajui niski izlaz . Ako su ili A ili B niski ulazi, jedan od NMOS tranzistora nee provoditi, jedan od PMOS tranzistora e uspostaviti provodni put izmeu izlaza i Vdd (mrenog napona), stvarajui visoki izlaz. Prednost CMOS nad NMOS je u tome to su oba izlazna tranzistora, nisko-ka-visokom i visoko-ka-niskom, brza, poto pull-up tranzistori imaju malu otpornost kada se ukljue, za razliku od optereenih otpornika u NMOS logici. Dodatno, izlazni signal vrti pun napon izmeu niskih i visokih tranica. Ovaj snaan, vie gotovo simetrian odgovor, takoer pravi CMOS koji je otporniji na um.

Primjer: Fiziki izgled NI vrata

Fiziki sloj NI kola. Vea podruja N-tip difuzije i P-tip difuzije su dijelovi tranzistora. Dva manja podruja na lijevoj strani su dijelovi kruga.

Pojednostavljeni proces proizvodnje CMOS invertoa na p-tipu supstrata u poluvodikoj mikrotehnologiji. Primjer pokazuje NI logiki ureaj nacrtan kao fizika reprezentacija njegove proizvodnje. Data je perspektiva fizikog izgleda, "ptije perspektive", naslaganih slojeva. Kolo je konstruirano od p tipa podloge. Polisilikon, difuzija, i n-well (n-rupa) se odnose na "bazni sloj", i u stvari, oni su umetnuti u rovove p tipa podloge. Kontakti uspostavljaju vezu prodiranjem kroz izolacijske slojeve izmeu baznih slojeva i prvog metalnog sloja (metal 1). Ulazi u NI (predstavljeni zelenom bojom) su u polisilikonu. CMOS tranzistori (ureaji) se formiraju krianjem polisilikona i difuzije; N difuzija za N ureaj i R difuzija za R ureaj (ilustrirano u boji lososa i u utoj boji, respektivno). Izlaz ("out") je spojen s metalom (ilustriran cijan bojom). Spojevi izmeu metala i polisilikona ili difuzije realiziraju se pomou kontakta (ilustrirani crnim kvadratima). Fiziki izgled primjera odgovara NI logikom kolu datom u prethodnom primjeru.

N ureaj se proizvodi na podlozi R tipa, dok se R ureaj proizvodi na N tipu i n-well. "Dodirnuti" podloga R tipa je je povezana s VSS i dodirnuti N-type n-well je povezan s VDD, da bi se sprijeilo gornje zatvaranje.

Energija: prebacivanje i curenje

CMOS logika troi manje energije nego NMOS logika kola zato to CMOS troi energiju samo kada se prebacuje ("dinamika energija"). Na tipinom ASIC u modernom 90 nanometarskom procesu, prebacivanje izlaza moe trajati 120 pikosekundi, a dogaa se svakih 10 nanosekundi. NMOS logika rasipa energiju uvijek kada je tranzistor ukljuen, zato to postoji strujni put od VDD do VSS kroz optereeni otpornik i mreu n-tipa. Statina CMOS vrata su vrlo energetski uinkovita zato to je rasipanje energije svedeno gotovo na nulu. Ranije, na potronju energije CMOS ureaja nije se vodilo mnogo rauna prilikom dizajna ipova. Faktori kao to su brzina i povrina su vani faktori tijekom dizajna. Dok se CMOS tehnologija kretala ispod sub-mikronske razine, potronja energije po jedinici povrine ipa se izuzetno poveala. Openito klasificirano, rasipanje energije u CMOS kolu se javlja uslijed postojanja dvije komponente:

Statiko rasipanje

a) Pod-prag vodljivosti kad je tranzistor iskljuen NMOS i PMOS tranzistori imaju vrata-izvor naponski prag, ispod kojeg struja (zove se podprag struja) kroz ureaj opada eksponencijalno. Povijesni, CMOS dizajn radi pri mrenom naponu mnogo veem od njegovog naponskog praga (V dd moe biti 5 V, a V th za NMOS i PMOS moe biti 700 mV). Specijalni tip CMOS tranzistora sa skoro nula mrenim naponskim pragom je prirodan tranzistor. b) Tuneliranje struje koz oksidna vrata SiO2 je vrlo dobar izolator, ali s malom debljinom razine elektroni mogu biti tunelirani kroz vrlo tanak izolator; vjerojatnost opada eksponencijalno s debljinom oksida. Tuneliranje struje postaje vrlo vano za tranzistore tehnologije ispod 130 nm s oksidnim vratima od 20 ili tanjim.

b) Curenje struje kroz obrnute bias diode Javlja se malo suprotno curenje zbog formiranja obrnutog biasa izmeu difuzijskih podruja i rupe (jame) (npr. p-tip difuzije i n-rupa), rupe i podloga (npr. n-rupa i p-podloga). U suvremenom procesu curenje diode je vrlo malo u odnosu na pod prag i tuneliranje struje, tako da to moe se zanemari tijekom energetskih izrauna. (Napon na ulazu (ili baza) nekog tranzistora ili vakuum cijevi, uvjetuju rad ureaja u provodnim stanju. Kada se primjenjuje kontrolni napon (ulazni napon) do vrata, dodaje se bias, koji omoguuje da rezultantni napon bude vei ili manji, na temelju zbroja dva.) d) Struja kao posljedica dogaaja (sontention) u razmjernim kolima

Dinamiko rasipanje

a) Punjenje i pranjenje kapacitivnog optereenja CMOS kola troe energiju punjenjem raznih kapacitativnih optereenja (uglavnom kapacitativnost vrata i ice, ali takoer i kapacitativnost odvoda i nekih izvora) kad god se zamjenjuju. U jednom kompletnom ciklusu CMOS logike, struja protjee od VDD do kapacitativnog optereenja da bi ga napunila, a potom tee od napunjenog kapacitativnog optereenja do zemlje tijekom pranjenja. Zato tijekom jednog ciklusa punjenja / pranjenja, ukupno Q = CL VDD je takvo da se prenosi od VDD do zemlje. Mnoi se s promjenom frekvencije na kapacitativnom optereenju da bi se dobila upotrebljena struja, i mnoi se opet sa naponom da bi se dobile karakteristike zamijenjene rasute energije od strane CMOS ureaja:

Poto veina vrata ne rade / prebacuju u svakom vremenskom ciklusu, one su esto praene faktorom, koji se zove aktivni imbenik. Sada, dinamino rasipanje energije moe biti ponovo napisano kao: . Sat u sustavu ima aktivni faktor = 1, poto on raste i pada u svakom ciklusu. Najvie podataka ima aktivni faktor od 0,1. Ako se ispravno kapacitativnom optereenje procjeni na voru zajedno s njegovim aktivnim faktorom, dinamiko rasipanje energije na tom voru moe uinkovito izraunati. b) Rasipanje snage kratkih kola Poto postoji konaan porast / pad vremena i za PMOS i CMOS, za vrijeme prijenosa, na primjer, iz iskljuenog u ukljueno, oba tranzistora e biti ukljuena za kratak vremenski period u kome e struja pronai put izravno od VDD do zemlje, stvarajui kratki spoj. Kratko rasipanje energije kola poveava se porastom i smanjenjem vremena tranzistora. Dodatni oblik potronje energije postaje znaajan 1990. godine poto ice na ipu postaju ue i due ice pravei vei otpor. CMOS vrata na krajevima tih otpornih ica vide spore ulazne tranzicije. U sredini ovih promjena, i NMOS i PMOS logike mree su djelomino provodne,

i struja tee izravno od VDD do VSS. Energija koja se tako koristi naziva se crowbar energija. Paljivi dizain, koji izbjegava slabe izbaene dugake tanke ice, je poboljao ovaj efekt, a crowbar energija je gotovo uvijek znaajno manja nego energija zamjene. Da bi ubrzali dizain, proizvoai su se okrenuli ka konstrukcijama koje imaju nie naponske pragove, ali i zato to moderni NMOS tranzistor, s V th od 200 mV, ima znaajan podprag curenja struje. Dizajni (npr. desktop procesora) koji ukljuuju ogroman broj kola koja se aktivno ne mijenjaju, jo uvijek troe energiju zbog curenja struje. Curenje energije je znaajan dio ukupne potroene energije s takvim dizajnom. Vii prag CMOS (Multi-threshold CMOS - MTCMOS), sada dostupan ljevaonicama, je jedan od pristupa upravljanja curenju energije. Sa MTCMOS, visoki V th tranzistori se koriste kada brzina zamjene nije kritina, dok se niski V th tranzistori koriste za osjetljive puteve brzine. Dalji tehnoloki napretci, koji koriste ak i tanja dielektrina vrata, imaju dodatak curenja zbog tuneliranja struje kroz izuzetno tanka dielektrina vrata. Koritenjem visokog k-dielektrika, umjesto slicijevih dioksida , dobivaju se konvencionalna dielektrina vrata, koja doputaju sline perfomanse ureaja ali s debljim izolatorom vrata, ime se izbjegava curenje. Smanjenje u curenju energije koritenjem novog materijala i sustava dizajna je vaan za odravanje kvalitete CMOS.

Analogni CMOS
Pored digitalnih aplikacija, CMOS tehnologija se takoer koristi u analognim aplikacijama. Na primjer, postoji CMOS operacijsko pojaalo integriranih kola (ICS), koji je dostupan na tritu. Transmisijska vrata mogu se koristiti umjesto relejnih signala. CMOS tehnologija se takoer iroko koristi za radio frekventna (RF) kola sve do mikrovalnih pei, u mjeovitim signalnim (analogni + digitalni) aplikacijama.

Temperaturni raspon
Konvencionalni CMOS ureaji rade u rasponu od -55 C do +125 C. Bilo je teoretskih indikacija kolovoza 2008. godine da e silikonski CMOS raditi na -233 C (40 K ). Funkcioniranje na temperaturama blizu 40K je do sada postignuto koritenjem Overklokiran AMD Phenom II procesorom sa kombinacijom tekueg duika i tekueg helija za hlaenje.

Jedno-elektroniki CMOS tranzistor

Ultra mali (L = 20 nm, W = 20 nm) CMOS tranzistori postiu jednoelektronski limit kada rade na vrlo niskim temperaturama, u rasponu od -269 C (4 K) do -258 C (15 K). Tranzistor pokazuje Coulomb blokadu zbog progresivnog punjenja jednim po jednim elektronom. Broj elektrona zatvoren u kanalu se prenosi uslijed napona na vratima, startujui punjenje od nula elektrona, a onda moe javiti skup od jednog ili vie elektrona.

HCMOS

Povrinski montirana HCMOS kola na ploici

HCMOS je tehnoloka generacija integralnih kola, evolucija ranije CMOS tehnologije. Za razliku od ranije tehnologije, ima manje regione neistoa, s manjim kapacitetom, to poveava najveu brzinu rada.

Oznaavanje
Integralna kola su najee oznaena slovima pokazati vrstu tehnologije. Kao primjer, 74HC00, 68HC11 i 74HC131 su sve razna kola izraena u istoj HCMOS tehnologiji.

Prednosti i nedostaci
Prednost HCMOS obitelji (naspram TTL i LSTTL) je vrlo niska potronja struje, posebno pri malim brzinama rada, koja moe iznositi samo nekoliko A. Brzina rada moe spustiti sve do nekoliko herca (Hz), i tad potronja jo opada.

Logike razine
Logike razine za HCMOS obitelj integralnih kola Vdd = 5V Izlazni napon, logika 0 Izlazni napon, logika 1 Ulazni napon, logika 0 Ulazni napon, logika 1 0 do 0.1V 4.9 do 5V 0 do 1.0V 3.5 do 5V Vdd = 3V 0 do 0.1V 2.9 do 3V 0 do 0.6V 2.1 do 3V

Ulazni ili izlazni naponi izvan gornjih granica daju nepredvidljive rezultate i nisu preporuljivi. Minimalna struja od 1 A (mikroampera) je potrebna po ulazu. "Fen-aut" (fan-out): najvie 800 HCMOS ulaza 0,10 LSTTL ulaza.

NMOS
NMOS je tehnoloka generacija integralnih kola , stvorena 70-ih godina 20. vijeka. Njen nasljednik krajem 70-ih i poetkom 80-ih je bila hmos tehnologija, ali tijekom 80-ih godina obje su naputene zbog nedostataka i razvoja CMOS i HCMOS tehnologije. NMOS tehnologija je koristila MOSFET tranzistore u primjeni logike na integralnim kolima.

Nedostaci
Najvei problem je bio to istosmjerna struja prolazi kroz NMOS logika vrata i kad je izlaz u stanju logike nule. To znai disipaciju snage ak i kad je kolo neaktivno. Drugi problem je bio spora tranzicija iz nule u jedinicu, zbog unutarnjih kapaciteta i visokog otpora. Trei problem je bio osjetljivost na smetnje.

Zanimljivost
Poznati mikroprocesor Motorola 6800, zajedno sa svojim pomonim kolima 6810 ( RAM ) 0,6821 ( PIA , Peripheral Interface Adapter) 0,6830 ( ROM ) 0,6850 ( ACIA , Asynchronous Communications Interface Adapter), je bio izraen u NMOS tehnologiji.