ORGANIZACIJA RAUNARA

1.GLAVNI DELOVI RAUNARSKOG SISTEMA

Glavni delovi raunarskog sistema su procesor, glavna memorija, ulazno izlazni
podsistemi, i pojedina sredstva medjusobnog povezivanja navedenih delova. Procesor se sastoji
od kontrolne jedinice,aritmetiko-logike jednice,registara i sredstava za meusobno
povezivanje.
Prilikom opisivanja raunarskog sistema esto razlikujemo organizaciju raunara i
arhitekturu raunara. Iako je teko tano deinisati ova dva pojma postoji sporazum o
podrujima koja obuhvataju svaki ponaosob !
- "rhitektura raunara se odnosi na one delove sistema vidljivih za programera, ili
drugaije reeno onih delova koji imaju direktan uticaj na logiko izvrenje
programa. #set instrukcija, adresiranje, I$%.
- $rganizacija raunara se odnosi na operacione jedinice i njihove medjusobne veze
koje omogu&avaju detaljan opis arhitekture.
Primeri arhitekturnih atributa ukljuuju set instrukcija, broj bita upotrebljen da bi se
predstavila odreena vrsta tipa, ulazno izlazni mehanizmi i tehnike za adresiranje memorije.
$rganizacioni atributi ukljuuju hardver vidljiv programeru, kao to su recimo kontrolni
signali, interejsi izmeu kompjutera i perierija, kao i tehnologija memorije koja se koristi.
Istorijski gledano, kao i danas razlika izmeu arhitekture i organizacije je prilino bitna.
'nogi proizvoai raunara nude itavu amiliju raunara sa istom arhitekturom, ali sa
razlikom u organizaciji. (amim tim razliiti modeli iste amilije imaju razliitu cenu i razliite
karakteristike. )ta vie arhitektura raunara mo*e izdr*ati vie godina, ali se njena organizacija
menja sa promenom tehnologije. +naajan primer za obe stvari je arhitektura I,' (-stem./01.
$va arhitektura je prvi put predstavljena 2301 i ukljuivala vie modela. 4upac skromnijih
zahteva mo*e kupiti jetiniji, sporiji model, a ako se zahtevi u meuvremenu pove&aju, kasnije
nadograditi do skupljeg, br*eg modela bez obaveze da napusti sotver koji je u meuvremenu
nadograen. 5okom godina I,' je predstavio mnoge nove modele sa poboljanom
tehnologijom koji bi zamenili starije nude&i ve&u brzinu, manje trokova i sl. 6ovi modeli
zadr*avali su istu arhitekturu.
7 klasi sistema zvanog mikrokompjuteri, veza izmeu organizacije i arhitekture je
veoma bliska. Promene u tehnologiji ne samo da su uzrokovale organizaciju, ve& su koristile kao
uvod u mnogo jae i bogatije arhitekture. 7opte posmatrano, generacijski, postojala je sve
manja potreba za usklaenost ovih manjih maina.
8aunar je slo*ena maina. 'oderniji raunari sadr*e milione osnovnih elektronskih
komponenti. +a opisivanje ovako slo*enih sistema bitno je raspoznavanje hijerarhije istih.
9ijerarhija je niz meusobno povezanih podsistema od najve&ih sve do najosnovnijih delova
jednog sistema. 6a svakom nivou sistem se sastoji od niza komponenti i njihovih meusobnih
veza. Ponaanje na svakom od nivoa zavisi od pojednostavljene karakterizacije na slede&em
nivou. 6a svakom nivou kostruktor mora da pazi na strukturu i unkciju!
- Struktura - nain na koji su komponente povezane
- Funkcia - operacija svake komponente kao delu strukture
4ada govorimo o opisu imamo : izbora ! od dole postepeno do potpunog opisa ili poev
od samog vrha dele&i celinu na podoblasti. Iz iskustva poznato je da je pristup od gore ka dole
najjasniji i najeektniji, pa &e taj nain biti i objanjen. Ponimo od glavnih komponenti
kompjuterskog sistema objasnjavaju&i njihovu strukturu i unkciju, nastavljaju&i do ni*ih slojeva
hijerarhije.
FUNKCIJA
$be od navedenih i unkcija i struktura su u sutini jednostavne. 7 globalu postaje ;
osnovne unkcije!
2. $brada podataka
:. (kladite podataka
/. 4retanje podataka
;. 4ontrola
8aunari svakako moraju biti u mogu&nosti da obrauju podatke. Podaci mogu biti
irokog spektra kada je njihov oblik u pitanju, a takoe i zahtevi za obradu su veliki. 'eutim,
vide&emo da postoji samo par osnovnih metoda ili tipova obrade podataka. 5akoe je bitno i
skladitenje podataka. <ak i pri direktnoj obradi podataka #podatak ue, obradi se i dobijemo
gotov rezultat na izlazu% raunar mora uskladititi bar one podatke nad kojima se tog momenta
vri obrada. =akle postoji bar kratkotrajno skladitenje podataka. Podjednako bitna unkcija je i
dugotrajno smetanje podataka. Podaci se smetaju u raunar za naknadno pozivanje ili
izmenu.
8aunar mora biti u mogu&nosti da premeta podatke izmeu sebe i spoljanjeg sveta.
$perativno okru*enje raunara sastoji se od ureaja koji slu*e ili kao izvori podataka ili kao
destinacija za podatke. Proces primanja podataka ili njihove dostave do ureaja direktno
povezanog sa raunarom poznat je kao 7lazno-izlazni #input-output%, a ureaj kao perierni.
Proces premetanja podataka na ve&e udaljenosti poznat je kao komunikacija podacima.
4onano,mora postojati i odreena kontrola ove / unkcije. 4ontrola je ustvari zasnovana
na kontroli programera koji snabdeva raunar instrukcijama. 7nutar raunara kontrolna
jedinica rukovodi i ispituje perormanse unkcionalnih delova na zahtev tih instrukcija. 6a
ovom uoptenom nivou razmatranja postoji samo par operacija koje se mogu primeniti. (lika 2
opisuje etiri mogu&a tipa operacija!
- raunar mo*e unkcionisati kao ureaj za premetanje podataka #slika.2.a% prosto
premetaju&i podatke od jedne perierije ili linije za komunikaciju do druge.
- mo*e slu*iti i kao skladite za podatke #slika2.b%, odnosno za itanje i pisanje u
zavisnosti od smera kretanja podataka #od spoljanjeg okru*enja do skladita ili
obratno%.
- mo*e da slu*i za obradu podataka u skladitu #slika 2.c%
- ili na relaciji izmeu skladita i spoljanjeg okru*enja #slika 2.d%.
STRUKTURA
(lika 2.2 je najjednostavniji prikaz raunara. 8aunar je entitet koji na neki nain
komunicira sa svojim spoljanjim okru*enjem. 7 globalu sve njegove
veze sa tim okru*enjem mogu se nazvati perierijalnim ureajima
ili linijama za komunikaciju #magistralama%. $ obe stvari &e rei
biti neto kasnije, ali ono znatno bitnije je unutranja struktura
raunara. Postoje etiri osnovne komponente !
S!ika 1.1
1. K"ntr"!na #r"c$%"r%ka $&inica #>ontrol Proessing 7nit% kontrolie operacije
raunara i izvrava unkcije za obradu podataka. Poznatija je kao 'ROCESOR.
(. G!a)na *$*"ria - skladiti podatke.
+. I,O-U!a.n"-i.!a.ni - premeta podatke od raunara do perierija i obratno.
/. Si%t$*%k" *$0u#")$.i)an$ - pojedini mehanizmi koji omogu&uju komunikaciju
izmeu glavne memorije, procesora i I.$.
7 raunaru se mogu nalaziti jedna ili vie od svih navedenih komponenti ponaosob. 7
prolosti bilo je ustaljeno da postoji samo jedan procesor, meutim u novije vreme neredak
sluaj je i kori&enje vie porcesora u jednom sistemu. $snovne jedinice procesora, za nas
najinteresantnijeg dela, su !
- k"ntr"!na $&inica - kontrolie operacije procesora, samim tim i raunara
- arit*$ti1k" !"2i1ka $&inica3ALU4 - izvrava unkcije za obradu podataka u raunaru
- r$2i%tri - slu*e za uvanje podataka
- #r"c$%"r%k" *$0u#")$.i)an$ - mehanizmi za meusobno povezivanje navedenih
delova.
ISTORIJSKI RAZVOJ
8azvoj raunara bio je karakterisan pove&anjem brzine procesora, smanjenjem veliine
komponenti, pove&anjem veliine memorije kao i pove&anjem ulazno izlaznih kapaciteta i
brzine. ?aktor znaajan za pove&anje brzine procesora je smanjenje komponenti mikroprocesora.
5ime se smanjivala razdaljina izmeu komponenti, a samim tim i pove&avala brzina. Ipak
najve&a dobit na brzini proteklih godina proizilazi iz organizacije procesora, ukljuuju&i
kori&enje recimo tehnika paralelnog izvravanja i sl. 5akve tehnike kori&ene su prevashodno
da bi odr*avale procesor zauzetim to du*e. 'eutim, mora se voditi rauna o odreenoj
ravnote*i u izvedbi pojedinih delova raunarskog sistema, tako da recimo dobitak u
C O M P U T E R
- s k l a d i t e
- o b r a d a
perormansi jednog dela raunara nije ugro*en nedostatcima u drugim. 8ecimo brzina
procesora se znatno e&e pove&avala od brzine memorije pristupa. 6ekoliko razilitih tehnika
se koristi da bi se napravila odreena ravnote*a ukljuuju&i ke, ire putanje prenosa podataka
od memorije do procesora, kori&enje inteligentnijih ipova i sl.
ME5ANIKA ERA 31677-18/74
- @ilhelm (chickhard #2A:/% - astronom i matematiar. 'aina koja je automatski
sabirala, oduzimala, mno*ila i delila.
- ,laise Pascal #2A;:% - Prvo masovno distribuiranje maine #B1 kopija, mogla je da
sabira i oduzima%.
- Gotried Ceibnitz #2A0/% - 7savrio Pascal-ovu mainu da mo*e da mno*i i deli.
- >harles ,abbage #2D::% - tvorac Emodernog raunaraE. Feleo je vie tanosti u
raunanjima.
- =ierence engine - raunala matematike tabele
- "nal-tic engine - Izvodila bilo koju matematiku operaciju. (adr*ala modernu
strukturu - "C7, I$, skladite. (abirala za jednu sekundu, mno*ila za minut
$be maine nisu uspele iz mehanikih razloga.
- 5u su jo bili i 9ollerith, +use #napravio prvi mehaniki kompjuter +2, binarna
maina%, "iken #primenio ,abbage-ovu mainu%...
=akle, mehaniki kompjuteri su pravljeni da bi br*e izraunali neku operaciju i pove&ali
preciznost u raunanju.
'ane!
- $granienost brzine inercijom izmeu pokretnih delova, kao i nepouzdanost i
prilino visoka cena.
'RVA GENERACIJA - Vakuu*%k$ c$)i
G6I"> #Glectronic 6umerical Integra tor "nd >omputer%
=izajniran i napravljen pod nadzorom 'auchl-, Gckert na univerzitetu Pensilvanija
predstavljao je prvi elektronski digitalni kompjuter za optu namenu. Projekat je predstavljao
odgovor na ratne zahteve ("=. =a bi napravili novo dalekometno oru*je, ,8C #,allistics
8esearch Caborator-% je morao da korsiti :11 ljudi samo za proraune na obinim digitronima.
4ako je to predstavljalo puno vremena po jednom oru*ju 'auchl- tada proesor na
univerzitetu i Gckert jedan od njegovih diplomaca predlo*ili su da se konstruie jedan ureaj
koji bi unkcionisao koriste&i vakuumske cevi.
23;/. ovaj predlog je prihva&en od strane vojske i izrada G6I">-a je poela. 8ezultat
rada bila je maina teka preko /1 tona, zauzimala 2B.111 kvadratnih metara, kao i vie od
2D.111 vakuumskih cevi. 5okom rada koristila je 2;1 kilovata snage.
G6I"> je pre bio decimalna nego binarna maina. 5o jest, brojevi su bili predstavljeni u
decimalnom zapisu, a operacije se izvodile u decimalnom sistemu. 6jegova memorija sastojala
se od :1 EakumulatoraE sposobnih da sadr*e decimalne brojeve sa 21 ciri. (vaka cira bila je
predstavljena kao prsten od vakuumskih cevi. 7 proizvoljnom trenutku samo jedna od ovih
cevi bila bi ukljuena, tako predstavljaju&i jednu od 21 ciara. 6ajve&i nedostatak G6I">-a
predstavljalo je samo programiranje koje se svodilo na premetanje kablova, ukljuivanje i
iskljuivanje prekidaa svaki put kada bi hteli da odradimo neto drugo. G6I"> je zavren
23;A., prekasno da bi bio upotrebljen u ratu. 7mesto toga prvi zadatak bio je izvoenje niza
slo*enih prorauna kori&enih da bi se testirala vodonina bomba #9-,$',%. 4ori&en je sve do
23BB., kada je razmontiran.
?on 6ojmanova 'a ina
7lazak i izmena programa kod G6I">-a bio je muan i dosadan posao. Proces
programiranja bio bi poboljan ukoliko bi se program mogao predstaviti u obliku pogodnom za
smetanje u memoriju pored podataka. 5ada bi raunar dobijao instrukcije itaju&i ih iz
memorije, a program bi mogao biti nameten ili izmenjen podeavanjem vrednosti dela
memorije.
(truktura I"( kompjutera
$va ideja, poznata kao stored-program concept obino se pripisuje tvorcima G6I">-a,
najvie matematiaru =*onu ?on 6ojmanu, koji je bio konsultant na projektu G6I">. 6a istu
ideju otprilike u isto vreme doao je 5juring. Prvo zvanino iznoenje ideje bio je ?on 6ojmanov
Predlog 23;B. za izradom novog kompjutera G=H">-a #Glectronic =iscrete Hariable >omputer%.
23;A. ?on 6ojman i njegove kolege poinju sa radom na I"( kompjuteru, prorotipu svih
raunara opte namene. (a slike vidimo da su mu osnovni delovi bili!
- 2!a)na *$*"ria - u koju su smeteni i podaci i instrukcije
- arit*$ti1k"-!"2i1ka $&inica - za operacije nad binarnim podacima
- k"ntr"!na $&inica - koja prevodi instrukcije u memoriji i omogu&ava da budu izvrene
- u!a.n"-i.!a.ni ur$0ai - kontrolisani od strane kontrolne jedinice
(a retkim izuzecima svi dananji raunari imaju ovu strukturu, pa se samim tim nazivaju
i ?on 6ojmanove maine. +ato je bitno ukratko opisati rad I"( kompjutera.
'emorija I"(-a sastoji se od 2111 lokacija za skladitenje tzv. rei svaka od po ;1 bitova. I
podaci i instrukcije su ovde smeteni. (amim tim brojevi moraju biti predstavljeni u binarnom
brojnom sistemu kao i svaka instruukcija ponaosob. (vaki broj predstavljen je pomo&u bita
znaka i /3-bitne vrednosti. 8e takodje mo*e da sadr*i dve :1-bitne instrukcije od kojih se svaka
sastoji od D-bitnog operacionog koda preciziraju&i operaciju koja &e biti izvrena, i 2:-bitna
adresa oznaavaju&i jednu od rei u memoriji #oznaenih od 1 do 333%.
1 D 23 :1 :D /3

oppcode address oppcode address
CGH" I6(5874>II" =G(6" I6(5874>II"
4ontrolna jedinica I"(-a unkcionie tako to uzima instrukcije iz memorije i izvrava ih
jednu po jednu. =a bi ovo objasnili potrebna je slika 2./. $na pokazuje da i kontrolna jedinica i
aritmetiko logika jedinica imaju mesta za skladitenje tzv. registre. Imamo!
- *$*"r9 :u;;$r r$2i%t$r 3M<R4 - sadr*i re koja treba da bude smetena u memoriju
ili se koristi da primi re iz memorije.
- *$*"r9 a&r$%% r$2i%t$r 3MAR4 - naznauje adresu rei u memoriji koja treba da se
zapie ili iita iz ',8.
- in%tructi"n r$2i%t$r 3IR4 - sadr*i operacioni kod instrukcije koja se izvrava.
- in%tructi"n :u;;$r r$2i%t$r 3I<R4 - zadu*en da privremeno uva desnu instrukciju
rei u memoriji.
- #r"2ra* c"unt$r 3'C4 - sadr*i adresu slede&eg para instrukcija koji se uzima iz
memorije.
- accu*u!at"r 3AC4 an& *u!ti#!i$r ="uti$nt 3M>4 - zadu*en da privremeno uva
operande i rezultate operacija aritmetiko-logike jedinice. Primer, rezultat mno*enja
dva ;1-bitna broja je D1-bitni broj. 6ajbitnijih ;1 ciara smeteno je u akumulatoru, a
;1 manje znaajnih u 'J-u.
I"( unkcionie ponavljaju&i ciklus instrukcija. (vaki ciklus se sastoji iz dva podciklusa.
7 toku #"&cik!u%a &":a)!ana in%trukcia iz memorije, operacioni kod naredne instrukcije
uitan je u registru instrukcija #I8%, a deo adrese se uitava u '"8. Instrukcija mo*e biti uzeta iz
I,8 ili dobiti iz memorije uitavaju&i re u ',8, a zatim alje u I,8, I8 i '"8.
$ve operacije kontrolisane su od strane elektronskog kola. =a bi se pojednostavila
elektronika koristi se samo jedan registar da naznai adresu u memoriji za itanje i pisanje, i
samo jedan registar da naznai izvor ili destinaciju.
4ada se operacioni kod nae u I8 nastupa podciklus izvravanja #eKecute%. 4ontrolno
kolo prevodi operacioni kod i izvrava instrukciju tako to alje odgovaraju&e kontrolne signale
koji uslovljavaju izvravanje operacije aritmetiko logike jedinice. I"( sadr*i :2 instrukciju,
koje mogu biti grupisane na slede&i nain !
delimini ciklus izvravanja I"(-a
- Data tran%;$r - prenos podataka izmeu regitstara memorije i aritmetiko-logike
jedinice ili izmeu registara "C7
- Unc"&iti"na! :ranc? - kontrolna jedinica izvrava instrukcije po odreenom redu, taj
red mo*e biti promenjen kori&enjem ovog bezuslovnog skoka
- C"n&iti"na! :ranc? -
- Arit?*$tic - operacije "C7
- A&&r$%% *"&i;9 - omogu&ava adresama da budu izraunate u "C7, a zatim smetene
u instrukcijskom skladitu u memoriji
slika! sa*etak generacija raunara
ETIRI NIVOA O'ISA RAUNARA
1.G!":a! S9%t$* Structur$
$pta struktura sistema je deinisana sa glavnim komponentama !
2. Procesorom
:. 4ontrolnim modulima
/. 'emorijskim modulima
;. (trukturom meupovezivanja
(.'r"c$%%"r L$)$!
6avedene osobine arhitekture. Interejsi, setovi instrukcija i predstavljanje podataka
#data representation%.
+.R$2i%t$r L$)$!
8egisters, counters, "C7s, 'emories, clocks, kombinaciona kola.
/.Gat$ L$)$!
6aznauje operacije na individualnom nivou bita. Gates #kapije% su primitivni elementi.
slika! etiri nivoa opisa raunara
DRUGA GENERACIJA - Tran.i%t"ri
Prva bitna promena bila je zamena vakuumske cevi tranzistorom, koji je manji, jetiniji,
rasipa manje toplote od vakuumske cevi, a mo*e u potpunosti da je zameni. Izumeo ga je ,ell
Cabs 23;0., a ve& 23B1. njegov izum predstavljao je elektronsku revoluciju. 4ori&enje ovih
tranzistora deinisalo je drugu generaciju raunara. =akle, postalo je opte prihva&eno
klasiikovanje raunara u generacije na osnovu njihovog osnovnog hardvera. (vaku narednu
generaciju karakterisala je ve&a brzina, ve&i kapacitet memorije i manja veliina u odnosu na
prethodnika. 5akoe "C7 i kontrolne jedinice bile su znatno kompleksnije, zatim kori&enje
viih programskih jezika, kao i snabdevanje sistemskim sotverom zajedno sa raunarom bile su
samo neke od prednosti. #primer I,' 013;%.
TRE@A GENERACIJA - Int$2ri%ana k"!a
A1-tih i 01-tih godina za pravljenje raunara kori&eni su diskretni elementi kao to su
tranzistori, otpornici, kondenzatori... =akle, svaka od ovih komponenti pravljena je
pojedinano, a zatim su povezivana na jednoj ploi. >eo proces proizvodnje od tranzistora do
kola bio je skup i naporan. Primer - I,' (-stem./A1. Integrisana kola koriste injenicu da
komponente kao to su tranzistori, otpornici, kondenzatori mogu biti pravljeni kao
poluprovodnici, kao recimo silikon. +natno bolje je dakle praviti celo kolo u vidu malog pareta
silikona nego gomilati diskretne komponente odvojeno. 5anka obloga od silikona podeljena je u
matricu malih razmera #mm
:
%. $bloga se razbija u ipove. (vaki ip sastoji se od vie I i ICI kola,
kao i ve&eg broja ulaza i izlaza. <ip se zatim stavlja u zatitnu kutijicu iz koje vire iglice pomo&u
kojih bi se mogao zakaiti za plou. ((I - (mall (cale Integration.
UNUTRAANJE VEZE RAUNARSKOG SISTEMA
FON-NOJMANOVA AR5ITEKTURA
,ilo je naporno stalno menjati podatke unsene u racunar G6I">. Proces programiranja
mogo je biti olakan kada bi program bio predstavljen u ormi pogodnoj za skladitenje u
memoriju pored podataka. +atim, kompjuter mo*e dobiti instrukcije itaju&i ih iz memorije i
program mo*e biti postavljen ili izmenjen postavljanjem vrednosti u deo memorije. $va ideja
poznata kao (tore program L koncept, obino se pripisuje G6I"> dizajnerima, ali naj zaslu*niji
je bio matematiar ?on 6ojman koji je bio konsultant na G6I"> projektu. 5u ideju je u otprilike
isto vreme razvio i 5uring.
Prva objava ove ideje bila je 23;B. kada je ?on 6eumann predlo*io novi kompjuter
G=H"> #Glectronic discrete variable computer%. 23;A 6ojman i njegove kolege poinju dizajn
novog (tored-program kompijutera na Prinston institutu za napredne studije nazvan I"(
kompijuter. Iako zavren tek 23B:. I"( je prototip svih podsekvencionalnih kompijutera
generalne upotrebe.
Generalna struktura I"( kompijutera sastoji se od !
- glavne memorije koja uva i podatke i instrukcije
- aritmetiko logike jedinice sposobne za operacije na binarnim podacima
- kontrolne jedinice koja interpretira instrukcije u memoriji i uzrokuje da budu
izvrene
- ulazno izlazna oprema kontrtolisana od strane kontrolne jedinice
7glavnom danas svi kompijuteri imaju istu generalnu strukturu i unkciju i mogu se
nazvati von 6eumann maine.
'emorije I"(-a sastoji se od 2111 lokacija za skladistenje, rei, od ;1 binarnih ciara #bita%
svaka. I podaci i instrukcije ovde skladiteni. ,rojevi moraju biti predstavljeni u binarnoj ormi
instrukcije takodje. (vaki broj je prestavljen znakovnim bitom i /3-bitnom vredno&u. 8e mo*e
takodje sadr*ati dve :1-bitne instrukcije gde svaka instrukcija sadrzi D-bitni operacioni kod
#oppcode% koji pokazuje koja operacija &e biti izvedena i 2:-bitna adresa koja oznaava jednu od
rei u memoriji #oznaeno brojem od 1-33%.
4ontrolna jedinica izvrava I"( uzimaju&i instrukcije iz memorije i izvravaju&i ih jednu
po jednu. 4ontrolna jedinica i "C7 sadr*e lokacije za skladitenje a to su !
- *$*"r9 :u;;$r r$2i%t$r 3M<R4 - sadr*i re koja treba da bude smetena u memoriju
ili se koristi da primi re iz memorije
- *$*"r9 a&r$%% r$2i%t$r 3MAR4 - naznauje adresu rei u memoriji koja treba da se
zapie ili iita iz ',8
- in%tructi"n r$2i%t$r 3IR4 - sadr*i operacioni kod instrukcije koja se izvrava.
- in%tructi"n :u;;$r r$2i%t$r 3I<R4 - zadu*en da privremeno uva desnu instrukciju
rei u memoriji
- #r"2ra* c"unt$r 3'C4 - sadr*i adresu slede&eg para instrukcija koji se uzima iz
memorije
- accu*u!at"r 3AC4 an& *u!ti#!i$r ="uti$nt 3M>4 - zadu*en da privremeno uva
operande i rezultate operacija aritmetiko-logike jedinice. Primer, rezultat mno*enja
dva ;1-bitna broja je D1-bitni broj. 6ajbitnijih ;1 ciara smeteno je u akumulatoru, a
;1 manje znaajnih u 'J-u
(vaki instrukciski ciklus sastoji se od dva pod ciklusa. 5okom ciklusa dovodjenja,
operacioni kod slede&e instrukcije se uitava u I8 i adresni deo memorije se uitava u '"8. $va
instrukcija mo*e biti uzeta iz I,8 ili biti dobijena iz memorije uitavanjem rei u ',8 i onda do
I,8 I8 ili '"8. =a bi se uprostila elektronika samo jedan reg. se koristi za odredjivanje adrese u
memoriji za itanje ili pisanje i samo jedan reg. se koristi za izvor i destinaciju.
Iednom kad je operacioni kod u I8 ciklus izvravanja je zavrsen. 4ontrolna kola
interpretiraju operacioni kod i izvravaju instrukciju slanjem odgovaraju&eg kontrolnog signala
to uzrukuje pomeranje podatka ili operaciju da bude izvrena od strane "C7.
5ipovi instrukcija !
- Data tran%;$r ! pomera podatke izmedju memorije i "C7 registara ili izmedju dva
"C7 registra
- :$.u%!")na #$t!a ! normalno kontrolna jedinica izvrava instrukcije u sekvencama iz
memorije. $va sekvenca moze biti promenenja instrukciom grananja ovo olakava
ponavljaju&e operacije
- u%!")na #$t!a ! grananje mo*e biti napravljeno u zavisnosti od situacije tako da
dozvoljava take odluke
- arit*$tika ! operacije izvodjenja od strane "C7
- A&r$%ni *"&i;ikat"r ! dozvoljava adresama da budu izvrsene u "C7 I onda stavljene
u instrukcije cuvane u memoriji to dozvoljava programu znacjnu adresnu
leksibilnost
$snovna svojstva !
- ciklus instrukcija sastoji se od jedne instrukcije donoenja #pra&enje nulom% i vie
operanada skladistenja #pra&enje proverom interapta #interapt ukljuen%%
- glavne komponente kompijuterskog sistema #i.o moduli, processor memorija% moraju
biti medjusobno povezani da bi mogli da razmenjuju podatke i kontrolne signale. 6aj
popularniji nain medjusobnog povezivanja komponenti je da se koristi zajedniki
s-stem bas sastavljen od viestrukih linija. 4od savremenih sistema postoji tipina
hiararhija basova zbog boljih perormansi
- kljuni elementi u dizajnu basa su #zavisno dali je dozvola za poiljiku signala
kontrolisana centralno ili u distributivnoj ormi% tajming, #dali su signali na basu
sinhronizovani sa centralnim klokom ili su poslati nesinhronizovano bazirani na
prethodnom prenosu% irina.
6a najviem nivou kompijuter podrazumeva >P7 memoriju I.$ sa jednim ili vie
modula razliitog tipa. $ve komponente su povezane tako da obavljaju osnovnu unkciju
kompjutera a to je izvravanje programa. 6a globalnom nivou opisujemo raunar opisuju&i
izlazno ponaanje svake komponente, a to su, podaci i kontrolni signali koji se razmenjuju sa
ostalim komponentama, i opisujuci strukturu kojom su one medjusobno povezane. $vakav
globalni pregled strukture i unkcija je vazan zbog razumevanja prirode raunara.
Hon 6ojmanov dizajn kao osnovu ima tri kljuna koncepta
- podaci i instrukcije su smeteni u jedinstvenu pii-brii memoriju #single Mrite-read
mem.%
- svaka lokacija ovakve memorije ima svoju adresu i nezavisna je od tipa smetenog
podatka
- izvravanje se vri u sekvencijalnoj ormi jedna pa druga instrunkcija postoji mali
skup osnovnih loginih komponenti koje mogu biti medjusobno kombinovane na
razliite naine.
INTERA'TI
7 osnovi svaki kompijuter podr*ava mehanizam prekog kojeg ostali moduli #IN$ mem.%
mogu prekinuti normalan process procesora.
7slede&oj tabeli je lista naje&ih klasa interapata
- program generie iz nekog stanja koje nastaje kao rezultat izvravanja instrukcije kao
to je aritmetiko prekoraenje, deljenje nulom, pokuaj izvravanja ilegalne mainske
instrukcije i pozivanje iznad korisniki dozvoljenog prostora
- tajmer generie tajmer u procesoru. 5o dozvoljava operativnom sistemu da izvrava
odredjene unkcije na regularnoj bazi
- IN$ generie iNo kontroler da signalizira normalno kompletiranje operacije ili da
signalizira razliite vidove greke
- hardverska greka generie nepravilnost pad napona, nesaglasnost memorije
Interapti su dati primarno da bi poboljali eikasnost procesiranja, naprimer mnogi
eksterni uredjaji su mnogo sporiji od procesora. 8ecimo da processor prenosi podatke tampau
koriste&i instrukcije iz eme sa slike.
Posle svake operacije pisanja processor mora praviti pauzu i ekati tampa da zavri. +a
vreme te pauze mo*e se izvriti mnogo 2111 instrukcija nevezanih za memoriju. 5o je veliko
tra&enje procesorskog vremena . (lika ilustruje ta stanja.
4orisniki program izvrava seriju @rite poziva umeanih u proces, kod segment 2, :, /
pripisuju sekvencama instrunkcije koje ne ukljuuju IN$. @rite pozivi su upu&eni IN$
programu koji je s-stem utilit- koji &e izvriti pravu iNo operaciju.
IN$ program sastoji se od / sekcije !
- sekvence instrunkcija oznaena sa ; na slici za pripremu prave iNo opracije. $vo
mo*e ukljuiti kopiranje podataka da budu izlaz u specijalni baer i pripremu
parametara za kontrolisanje uredjaja.
- prava IN$ komanda. ,ez upotrebe interapta kada je jednom komanda izdata
program mora ekati da IN$ uredjaj da izvri tra*enu unkciju. Program mo*e ekati
jednostavnim ponovnim izvodjenjem testa operacije da utvrdi da li je I.$ operacija
gotova.
- sekvence istrukcija oznaenih sa B na slici za komletiranje operacija. $vo mo*e
ukljuiti podeavanje legova za prepoznavanje uspenosti ili neuspenosti operacije.
I.$ operacija mo*e relativno dugo vremena da se izvrava tako da I.$ program ne
okleva #sve je to zbog "C7%, eka. $datle, korisniki program je stopiran u taki
Mrite poziva na neki razumni period.
VIAESTRUKI INTERA'TI
'ogu se uzeti dva prilaza za rad sa viestrukim interaptima. Prvi je da se iskljue
interapti dok je jedan interapt u procesu. Iskljueni interapt znai da processor mo*e i
ignorisa&e zahtevni signal interapta. "ko se interapt pojavi tokom vremena on generalno ostaje
da visi i processor &e ga proveriti kada ga upali. 4ada se korisniki program izvrava i nastane
interapt, interapti se momentalno iskljuuju. 4ada se kompletira rutina za izvravanje interapta
#interrupt handler routine% interapti se ukljuuju pre ponavljanja korisnikog programa, i
processor proverava da vidi dali se pojavio neki dodatni interapt. $vaj prilaz je lep i
jednostavan to jest upravljanje interaptima se vri u striktnom sekvencionalnom redu. 4ada
ulazni podaci dolaze sa komunikacione linije moraju biti preuzeti vrlo brzo da naprave mesta za
drugi ulaz. "ko prvi ulazni paket nije bio izvren pre drugog podaci se mogu izgubiti.
=rugi prilaz bi bio deinisati prioritete za interapte i dozvoliti jedan interapt ve&eg
prioriteta da izaziva da bi interapt handler ni*eg prioriteta bio prekidan. 6a primer zamisli
s-stem sa tri iNo uredjaja ! printer, disk, komunikaciona linija, sa pove&anim prioritetom za :, ; i
B respektivno. 4orisniki program poinje za tO1. 4ada je tO21, pojavljuje se interapt za
tampa, inormacija za korisnika je smetena na sistemski stek i izvravanje se nastavlja na
tampaevoj interapt servis rutini #I(8%. =ok se ova rutina jo izvrava, za tO2B, pojavljuje se
komunikacioni interapt. +bog toga to komunikaciona linija ima ve&i prioritet nego tampa
njegov interapt je mnogo va*niji. )tampaev I(8, njegovo stanje je gurnuto na stek i izvravanje
se nastavlja na komunikacionom I(8. =ok se ova rutina izvrava nastaje disk interapt #tO:1%.
+bog toga to je ovaj interapt ni*eg prioriteta , on &e biti zadr*an i komunikacioni I(8 &e da radi
dok ne zavri. 4ada je komunikacioni I(8 zavrio #tO:1% vra&eno je prethodno stanje procesora,
koje je bilo izvravanje tampaevog I(8. Inae, pre nego ijedna instrukcija u toj rutini mo*e biti
izvrena processor uva*ava ve&i prioritet disk interapta i prebacuje prenos na disk I(8. Iedino
onda kada se ta rutina zavri #tO/B% &e se ponovo pozvati tampaev I(8. 4ada se ta rutina
zavri #tO;1% kontrola konano vra&a korisniki program.
MAGISTRALAB <RZINA MAGISTRALE
Struktura *$&u%":ni? )$.a
4ompijuter se sastoji od komponenti ili modula tri osnovna tipa ! processor, memoriaj i
I.$ i oni komuniciraju medjusobno. 7stvari kompijuter je mre*a osnovnih modula. ,ilo kako,
mora da postoji put kojim &e se povezati ti moduli.
(uma tih puteva koji povezuju razliite module naziva se interconnection structure.
=izajn ovakve structure &e da zavisiti od vrste razmene podataka koja mora biti izvrena
izmedju tih modula.
/.2B
(lika /.2B podrazumeva tip razmene koji je potreban da bi se prikazala vrsta razmene za
svaki tip modula !
- Ti#i1n" *$*"ri%ki *"&u! C sastoji se od n rei iste du*ine. (vaka re je oznaena
jedinstvenom numerikom adresom #1,2,P.,n-2%. 8e podatka mo*e biti itana ili pisana
u memoriju. Priroda takve operacije je odredjena kontrolnim signalima za itanej i
pisanje. "dresa speciira mesto operacije.
- I,O *"&u! C (a jedne unutranje #odnosi se na komp. (-stem% take gledita I.$ je
unkcionalno vrlo slian memoriji. Postoje dve operacije, itanje i pisanje. =alje, I.$
modul mo*e da kontrolie vie od jedne spoljne jedinice. 'o*emo se obratiti ulazima
nekih spoljnih jednica kao portu i dati svakom jedinstvenu adresu #1,2,P,m-2%. =odatno,
postoje spoljni putevi za podatke, za ulaze i izlaze podataka na spoljene jedinice.
4onano, I.$ modul je u stanju ad poalje signal procesoru.
- 'r"c$%"r 1ita instrukciju i podatke, ispisuje napolje podatke posle obrade, i koristi
kontrolne signale da bi kontrolisao globalne operacije sistema. $n takodje prima i
interapt signale.
Cista procesa deinie razmenu podataka. Interkonekciona struktura mora da podr*ava
sledeci tip transera !
- 'emorija ka procesoru ! Procesor ita instrukciju ili jedinicu podatka iz memorije.
- Procesor ka memoriji ! Procesor upisuje jedinicu podatka ka memoriji.
- I.$ ka procesoru ! Procesor ita podatke iz I.$ jedinice preko I.$ modula.
- Procesor ka I.$ ! Procesor alje podatke I.$ jedinici.
- I.$ ka ili iz memorije ! +a ova dva sluaja, I.$ modulu je dozvoljeno da razmenjuje
podatke direktno sa memorijom, bez toga da prolaze kroz procesor koriste&i direktan
memorijski pristup #='"%.
5okom godina, pokuano je sa mnogo interkonekcijskih struktura. =o sada najuobiajnije
su ,7( i razlicite multi ,7( strukture.
<US int$rc"nn$cti"n
,7( je komunikacioni put koji povezuje dve ili vie jedinica. 4ljuna karakteristika ,7(-
a je da je on posrednik u deljenju prenosa. Hiestruki uredjaji prikljueni na ,7(, i signal poslat
sa bilo kog uredjaja je dostupan za prijem bilo kog drugog uredjaja povezanog na ,7(. "ko dve
jedinice razgovaraju neki vremenski period, njihov signal &e biti preskoen i postati pokvaren.
,ilo kako, jedino jedan uredjaj u jednom momentu mo*e biti uspeno prenesen.
5ipino, ,7( se sastoji od mnogostrukih komunikacionih puteva ili linija. (vaka linija je
u mogu&nosti da prenosi signale predstavljene binarno #1.2%. 5okom vremena, sekvenca
binarnih brojeva mo*e biti prenesena preko jedne linije. 7zimaju&i sve zajedno, nekoliko linija
,7(-a mogu biti kori&ene da prenose binarne brojeve simultano #paralelno%. 6a primer,
osmobitna jedinica podatka, mo*e biti preneena preko osam linija ,7(-a.
4ompjuterski sistem sastavljen je od broja razliitih ,7(-ova koji omogu&uju razgovor
izmedju komponenti na razliitim nivoima kompijuterske hijerarhije. ,7( koji povezuje glavne
kompijuterske elemente #procesor, memotiju i I.$% se naziva sistemski ,7( #s-stem ,7(%.
6ajuobiajnija struktura medjusobne povezanosti je bazirana na kori&enju jednog ili vie
sistemskih ,7(-ova.
Struktura <US-a
(istemski ,7( se sastoji, tipino, od B1 do 211 razdvojenih linija. (vaka linija oznaava
tano znaenje ili unkciju. 'ada postoje razliiti dizajni ,7(-a, na svakom ,7(-u linije mogu
biti klasiikovane u tri unkcionalne grupe ! linija za podatke, adresna linija i kontrolna linija.
=odatno mogu da postoje energetske linije koje snabdevaju energijom prikljuene module.
Cinije za podatke obezbedjuju puteve za prenoenje izmedju sistemsih modula. $ve
linije, kolektivno, se nazivaju ,7( za podatke #data ,7(%. =ata ,7( tipino se sastoji od D, 2A, /:
razdvojene linije, broj linija se posmatra kao irina ,7(-a #Midth o ,7(%. +ato to svaka linija
mo*e da nosi samo jedan bit odjednom, broj linija odredjuje koliko &e bitova biti preneeno
istovremeno. )irina ,7(-a za podatke je kljuni aktor za utvrdivanje globalnih sistemskih
perormansi. 6a primer, data ,7( irine D-bita, i svaka instrukcija dugaka 2A-bita onda
procesor mora da pristupa memoriskom modulu dva puta tokom svakog instrukciskog ciklusa.
"dresne luinije se koriste da ponovo oznae izvor ili odredite na ,7(-u za podatke. 6a
primer, ako procesor *eli da ita re #D, 2A, /: bita% podataka iz memorije, on stavlja adresu
*eljene rei na adresne linije. $ito, irina adresnog ,7(-a odredjuje maksimalni mogu&i
kapacitet memorije sistema. 6adalje, adresne linije generalno, takodje koriste da adresuju IN$
portove. 5ipino, ve&i bitovi se koriste da selektuju odredjeni modul na ,7(-u, a ni*i bitovi
selektuju memorisku lokaciju ili IN$ port sadr*an u modulu. 6a primer, na D-bitnom ,7(-u
adresa 12222222 i ispod mogu da odredjuju lokacije u memoriskom modulu #modul 1% sa 2:D
memoriskih rei, i adresa 21111111 i iznad mogu da odredjuju uredjaje priklju&ene na iNo
modul #modul 2%.
4ontrolne linije se koriste da kontroliu pristup i kori&enje podataka i adresnih linija.
+bog toga to su linije za podatke i adrese podeljene po svim komponentama, mora postojati
nain da se kontrolie njihovo kori&enje. 4ontrolni signali prenose i komandnu i tajming
inormaciju izmedju sistemskih modula. 5ajming signali pokazuju ispravnost podataka i
adresnih inormacija. 4omandni signali speciiraju operaciju koja &e se izvriti. 5ipino,
kontrolne linije ukljuuju sledece !
- 'em. @rite ! izaziva da podaci budu upisani u adresne lokacije
- 'em. 8ead ! izaziva da podaci sa adresnih lokacija budu smeteni na ,7(
- IN$ @rite ! izaziva da podaci na ,7(-u budu izbaeni na adresirani IN$ port
- IN$ 8ead ! izaziva da podaci sa adresiranog IN$ porta budu smeteni na ,7(
- 5ransver ">4 ! proverava da li su podaci primljeni ili smeteni na ,7(
- ,7( zahtev ! proverava da li modul ima potrebu da dobije kontrolu nad ,7(-om
- Glavni ,7( ! proverava dali je tra*enom modulu dozvoljen pristup kontroli ,7(-a
- Interapt zahtev ! pokazuje da li interapt eka red
- Interupt ">4 ! ">4 logika, da li je taj interapt koji eka prepoznat
- >C$>4 ! koristi se da sinhronie operacije
- 8eset ! inicijalizuje sve module
"ko neki modul *eli da poalje podatke drugom mora da uradi slede&e stvari !
1) posmatra koriscenje ,7(-a
2) prenese podatke preko ,7(-a.
"ko neki modul *eli da uzme podatke sa drugog modula , on mora !
1) da pogleda koriscenje ,7(-a
2) da poalje zahtev ka drugom modulu preko odgovaraju&ih kontrolnih i adresnih
linija. $n onda mora da eka na drugi modul da mu poalje podatke.
?iziki , sistemski ,7( je u stvari broj paralelnih *ica. $ve *ice su metalne linije prikaene
na karticu ili plou #tampane ploe%. ,us prolazi kroz sve sistemske komponente, od kojih
svaka komponenta se pripaja nekim ili svim ,7( linijama. 6a tampanoj ploi postoje slotovi u
koje se ubadaju razliite kartice preko kojih one komuniciraju sa ,7(-om ovakva organizacija je
vrlo prigodna. 'ali kompijuterski sistem ovako mo*e biti dopunjavan sa vie memorije IN$
uredjaja tako to mu se dodaju dodatne kartice mem. ploice. "ko se pokvari neka komponenta
na tim karticama, kartica se mo*e zameniti.
/.2D
Ti#")i <US-a
Cinije ,7(-a mogu se razvrstati u dva generika tipa ! privr*en i multipleksiran.
Privr*ena ,7( linija trajno oznaava bilo neku unkciju ili iziki podskup
kompijuterskih komponenti.
Iedan primer unkcionalne privr*enosti je da se koriste razliite dodeljene adrese i data
linije koje su zajednike mnogim ,7(-ovima. 6a primer adresne inormacije za podatke mogu
biti preneene preko istog skupa linija koriste&i "=8G(( Halid kontrolnu liniju. 6a poetku
transera podataka adresa je smetena na ,7( i address valid linija je aktivirana. $d ove take
svaki modul ima odredjeni vremenski period da kopira adresu i utvrdi dali ga ona adresira.
"dresa je onda sklonjena sa ,7(-a i same ,7( konekcije se koriste za podsekvencijalno itanje
ili pisanje prenosa podataka. $vaj metod kori&enja istih linija za viestruke svrhe je znan kao
5I'G multipleksnig.
Prednost vremenskog multipleksinga je kori&enje manje linija koje uvaju prostor i
obino pare.
>ena te prednosti je ve&a kompleksnost mre*e za razgovor potrebne medju modulima.
5akodje postoji i potencialna redukcija perormansi zato to u nekim sluajevima neke
komponente koje koriste iste linije ne mogu razgovarati paralelno.
M$t"&a &"%u&i)ana
6a svakom, ak i najednostavnijem sistemu vie od jednog modula &e traziti kontrolu
,7(-a, na primer, jedan iNo modul mo*e da tra*i da pie ili ita, bez toga da poalje podatke
procesoru. +bog toga to jedino jedna jedinica u momentu mo*e uspeno raditi nad ,7(-om
potreban je metod prosudjivanja. 8azliite metode mogu biti grubo klasikovane da budu
centralizovane ili distributivne. 7 centralizovanoj emi, jedan hardverski uredjaj, obra&a se kao
,7( kontroler ili sudija i odgovoran je da rezervie vreme na ,7(-u. 7redjaj mo*e biti zaseban
modul ili deo procesora. 7 distributivnoj emi nema centralnog kontrolora. Iako, svaki modul
sadr*i kontrolnu logiku za pristup i moduli se zajedniki ponaaju tako da dele ,7(. (a ova dva
modula svrha je da se obele*i uredjaj, ili procesor ili iNo modul, kao master. 'aster onda inicira
transer podataka #itanje ili pisanje% sa ostalim uredjajima koji se ponaaju kao slave u ovoj
razmeni.
Ti*in2
5iming je u stvari nain da se usklade dogadjaji na ,7(-u. (a sinhronizovanim
tajmingom, pojava dogadjaja na ,7(-u je odredjena clock-om. ,7( ukljuuje clock liniju preko
koje clock prenosi regularnu sekvencu alternativno 2s i 1s u istom trajanju. Iedna 2-1 transmisija
je oznaena kao clock ciklus ili ,7( ciklus i deinie time slot. (vi ostali uredjaji na ,7(-u mogu
da itaju clock liniju, i svi dogadjaji poinju na poetku clock ciklusa. (lika /.23 pokazuje timing
dijagram za sinhronizovanu operaciju itanja. Pogledati deo a% za opis toga.
/.23
=rugi ,7( signali mogu biti promenjeni na vode&oj ivici clock signala #sa vrlo malim
zastojem%. 6ajskorije radnje okupiraju jedan clock ciklus. 7 ovom jednistavnom primeru
procesor izdaje signal za itanje i stavlja memorijsku adresu na adresni ,7(. $n takodje izdaje i
signal za poetak da markira prisutnost adrese i kontrlonu inormaciju na ,7(-u. 'emorijski
modul prepoznaje adresu i posle razmaka izmedju dva ciklusa, stavlja podatke i ">4 logiki
signal na ,7(.
(a asinhronizovanim tajmingom, pojavljivanje jednog dogadja na ,7(-u prati i zavisi od
prethodnog dogadjaja. 7 jednostavno primeru slike /.23 procesor stavlja adresu i ita signale sa
,7(-a. Posle pauze za ove signale, da bi se stabilizovao, on izdaje '(Q6 #master s-nc% signal,
detektuju&i prisustvo odgovaraju&e adrese i kontrlolnog signala. 'emorijski modul odgovara sa
podacima i sa ((Q6 #slave s-nc% signal, detektuju&i odgovor. Iednom kada master procita
podatke sa data linije, i on ponovo alje '(Q6 signal. $vo izaziva memorijski modul da izbaci
podatke i ((Q6 linije. 4onano, kada su ((Q6 linije izbaene, master sklanja signal za itanje i
adresnu inormaciju.
(inhronizovani tajming je mnogo jednostavnije implementirati i testirati. ,ilo kako on je
manje leksibilan nego asinhronizovani tajming. +bog toga to su svi uredjaji na
sinhronizovanom ,7(-u vezani za iksiranu vrednost clocka, sistem ne mo*e uzeti prednost
pospeuju&i perormanse uredjaja. (a asinhronizovanim tajmingom, meavina sporih i brzih
uredjaja, koriste&i stariju i tehnologiju budu&nosti, mo*e da deli ,7(.
Sirina <US-a
)irina ,7(-a za podatke ima uticaj na sistemske perormanse ! to je iri ,7( za podatke
bi&e ve&i broj bitova poslat istovremeno. )irina adresnog ,7(-a ima uticaj na sistemski
kapacitet! to je iri adresni ,7(, ve&i je obim lokacija kojima se mo*e obratiti.
'CI
5he perieral component interconnect #P>I% je popularan vrlo irok, procesorski
nezavisan ,7( koji mo*e da unkcionie kao mezanin periernog ,7(-a. 7poredjen sa drugim
zajednikim speciikacijama ,7(-a P>I donosi bolje sistemske perormanse za vrlo brze I.$
podsisteme #graike kartice, mre*ne kartice, disk kontrolere i tako dalje%. (adanji standard
omogu&ava kori&enje do A; linije za podatke na AA '9z, to je za sirov transer od B:D ',.sec,
ili ;::; G, per sec., ali nije samo ta velika brzina odgovorna za popularnost P>I-a. P>I je
speciino dizajniran da bi odgovarao ekonominosti I.$ zahteva modernih sistema #on
zahteva vrlo malo ipova za implementaciju i podr*ava ostale ,7(-ove vezane za njega%.
I65GC bejae poeo da radi na P>I-u 2331. za svoj Pentium-bazirani sistem. Intel je skoro
izbacio sve patente u javni domen i predstavio kreaciju industrijske asocijacije P>I sig, za dalji
razvoj i da bi zadr*ao kompatibilnost P>I speciikacija. 8ezultat svega toga je bio da je P>I
iroko adaptiran i nalazi vrlo veliku primenu u perslonalnim raunarima, radnim stanicama i
server sistemima. =ok je ovo pisano utvrdjena je verzija P>I-a :.2, izbaena 233B. +ato to su
speciikacije u javnosti i zato to je podr*ano od velokog broja irmi koje proizvode
mikroprocesore i industrije kompijuterskih perierija, P>I produkti proizvedeni od vie
razliitih irmi su kompatibilni.
P>I je dizajniran da podr*i veliki broj mikroprocesor-baziranih koniguracija ukljuuju&i
jednoglave i vieglave procesorske sisteme. (ude&i po tome on obezbedjuje generalno propisan
skup unkcija. $n koristi prednosti sinhronizovanog tajminga i shemu centralnog rasudjivanja.
(lika /.:2 pokazuje tipicno kori&enje P>I-a u jednom procesorskom sistemu. 4ombinovani
=8"' kontroler i most za P>I ,7( omogu&uju tesno sparivanje sa procesoromi i mogu&nost da
dodeljuju podatke na velikim brzinama. 'ost se ponaa kao buer za podatke tako da brzina
P>I ,7(-a mo*e da se razlikuje od mogu&nosti procesorskog I.$. 7 multiprocesorskim
sistemima, jedna ili vie P>I koniguracija mo*e biti povezana mostom za procesorski sistem
,7(. (istem ,7( podr*ava jedino procesor.cash jedinicu, glavnu memoriju, P>I most. Ponovo,
kori&enje mosta odr*ava P>I nezavisnim od brzine procesora i omogu&ava brzo primanje i
dostavljanje podataka.
(truktura ,7(-a
P>I mo*e biti konigurisan kao /:-bitni ili A;-bitni ,7(. Postoji ;3 va*nijih linija za P>I.
$ni su podeljeni u slede&e unkcionalne grupe !
- %9%t$* #in% C ukljuuje clock i reset pinove
- a&r$%ni i #in")i .a #"&atk$ ! ukljuuje /: linije koje su vremenski multipleksirane za
adrese i podatke. $stale linije u grupi se koriste za interpretaciju i proveru signalnih
linija koje nose adrese i podatke
- k"ntr"!ni #in")i .a int$r;$% ! kontroliu tajming za transakcije i omogu&uju
koordinisanje izmedju poetka i cilja
- #in")i .a ra%u&i)an$ ! ne nalik ostalim P>I signalnim linijama, ovo nisu deljene
linije, radije svaki P>I master ima svoj par tih rasudjuju&ih linija koji ga povezuju
direktno na P>I ,7( arbiter
- $rr"r r$#"rtin2 #in% ! koriste se za prijavu nepravilnosti i drugih greaka
=odatno, P>I speciikacija deinie B2 opcionalnu signalnu liniju podeljenu u slede&e
unkcionalne grupe !
- interapt pinovi ! oni su dodeljeni P>I uredjajima da bi mogli da generiu zahteve za
rad kao i sa rasudjuju&im pinovima ovi isto nisu deljene linije. 8adije, svaki P>I
uredjaj ima svoju interapt liniju ili linije za neki interapt kontroler
- pinovi za podrzavanje cash-a ! ovi pinovi su potrebni da bi podr*ali memoriju na P>I-
u koja mo*e da bude cache-irana procesorom ili drugim uredjajem. $vi pinovi
podrzavaju snoop- cache protocols
- A; bitni ,7( eksenzioni pinovi ! ukljuuju /: linije koje su vremenski multipleksirane
za adrese i podatke i koje su kombinovane sa puno mo&nijim adress.data linijama da
bi ormirali adress.data ,7(. =ruge linije u ovoj grupi se koriste da bi interpretirale i
proverile signalne linije koje nose adrese i podatke. 4onano, postoje dve linije koje
omogu&uju dvema P>I uredjajima da se slo*e oko kori&enja A; bitnih mogu&nosti.
MEMORIJA
Hremenski posmatrano ograniavaju&i aktor za dostignu&a raunara bilo je vreme
pristupa memorije. ,rzina memorije bila je znatno sporija u odnosu na brzinu procesora.
T$r*in"!"2ia C
- Ka#acit$t 3ca#acit94 - koliina inormacija koja se mo*e nalaziti u memorijskoj jedinici,
obino u smislu rei ili bitova
- R$1 3D"r&4 - prirodna jedinica organizacije u memoriji, obino broj bitova iskoritenih da
predstave broj
- J$&inica .a a&r$%iran$ 3a&&r$%%a:!$ unit4 - osnovna veliina elementa koji mo*e biti
adresiran u memoriji. $bino ili veliina rei ili individualnih bitova
- J$&inica .a #r$n"% 3unit "; tran%;$r4 - broj elemenata podataka koji mogu biti preneeni
za isto vreme, obino bitovi u glavnoj memoriji i blokovi u sekundarnoj
- <r.ina #r$n"%a 3tran%;$r rat$4 - brzina za koji se podaci prenesu od i do memorijskih
ureaja
- Vr$*$ #ri%tu#a 3acc$%% ti*$4 - za 8"' vreme za koje adresira jedinicu i izvri prenos.
+a ne 8"' memorije vreme za koje postavi 8.@ glavu iznad *eljene lokacije
- Vr$*$ *$*"ri%k"2 cik!u%a 3*$*"r9 acc$%% ti*$4 - vreme pristupa plus bilo koje
vreme do poetka drugog pristupa
T$?nik$ #ri%tu#a 3kak" %$ #ri%tu#a %a&rEau *$*"ri$4 -
2.Proizvoljni pristup!
- svaka lokacija ima jedinstvenu iziku adresu. Cokacijama se mo*e pristupati
proizvoljno, i sva vremena pristupa su ista. 4oristi se i kod 8$'-a. Primer - glavna memorija
:.(ekvencijalni pristup!
- podaci nemaju jedinstvenu adresu. 'oraju se itati svi podaci dok se ne doe do
*eljenog. Hreme pristupa prilino varira. Primer - tape drive units
/.=irektni pristup!
- podaci imaju jedinstvenu adresu. Pristup se vri kombinacijom pomeranja do glavnog
dela memorije, a zatim rednim pristupanjem sve do *eljenog podatka. Primer-disk drives
;."ssociative access!
- varijanta proizvoljne memorije pristupa. Podacima se pristupa na osnovu njihovog
sadr*aja, pre nego njihove lokacije. Pretra*uju se svi podaci paralelno za pronalazak
odgovaraju&eg u odnosu na dati model. (ve lokacije pretra*uju se paralelno bez obzira na
njihovu veliinu. Izuzetno brze. Primer - neke ke memorije.
9IIG8"89II" 'G'$8IIG
Glavni cilj svakog memorijskog sistema je da obezbedi skladite adekvatnog kapaciteta
- na bilo kom nivou rada
- po razumnoj ceni
<etiri meusobno povezana naina da se doe do ovog cilja !
2. 4ori&enjem hijerarhije
:. 8azvijanjem automatskih metoda dodele prostora radi boljeg iskoritenja memorije
/. 4ori&enjem tehnika memorija osloboditi korisnika upravljanja memorijom
;. =izajnirati memoriju i njenu meusobno povezanu strukturu kako bi procesor radio
maksimalnom brzinom.
5IJERAR5IJA
O%n")u ?i$rar?i$ ine registri unutar procesora za privremeno skladitenje
#malobrojni, ali brzi%, spoljno skladite za podatke i programe #relativno veliko i brzo%, i
privremeno spoljno skladite #veliko i sporo%.
Karakt$ri%tik$ ?i$rar?i$ C
- sastoji se od posebnih nivoa memorijskih komponenti
- svaki nivo je odreen veliinom, vremenom pristupa i vredno&u po bitu
- svaki slede&i nivo u hijerarhiji ima ve&u veliinu, sporije vreme pristupa, kao i manju
cenu po bitu
Ci! ?i$rar?i$ *$*"ri$ C
je da pokua da usaglasi brzinu procesora sa brzinom prenosa inormacija od najmanjeg
elementau hijerarhiji

G!a)na *$*"ria 3*ain *$*"r94
CORE *$*"r9
-kori&eni u : i / generaciji. 'agnetna polja slu*ila su da smetaju stanje logike nule i
jedinice indukovanjem G-polja u njima. 2-polje O 2-bit prostora za smetanje. ,ile su potrebne
logike i adresne *ice kroz svako polje. +amenjena je 2301
S$*ic"n&uct"r *$*"r93#"!u#r")"&ni1ka *$*"ria4
7glavnom proizvoljan pristup #random access%
8"' #ustvari 8ead.@rite memor-%
=inamiki 8"' - (kladina &elija je ustvari tranzistor koji se ponaa kao kondenzator.
Punjenje kondenzatora se rasipa tokom vremena to uslovljava prebacivanje 2 u 1. Relije zato
moraju biti obnovljene periodino.
(tatiki 8"' - je praktino niz ?lip-?lopova. 4oristi B-21 puta vie tranzistora tako da je
packaging densit- toliko puta manja, ali je &elija br*a nego kod dinamike.
8$' #8ead onl-% - nepromenljivo skladite podataka. Podaci se upisuju samo jednom
prilikom izrade.
P8$' #Programable 8$'% - podaci mogu biti upisani jednom od strane korisnika.
GP8$' #Grasable P8$'% - Podaci se mogu brisati putem 7H zraenja
GGP8$' #Glectrical- Grasable P8$'% - mo*e se pisati u nju vie puta dok je u sistemu.
6e mora biti prethodno izbrisana. 4oristi se u sistemima za razvoj, personalizaciju i slinim kod
kojih je potrebno smetanje jedinstvenih inormacija.
?C"(9 - slino GGP8$'-u u kori&enju elektrinog brisanja. ,rie u blokovima, prilino
brzo. He&a gustina od GP8$'-a.
CAC5E *$*"ria
4e memorija je veoma bitna komponenta u hijerarhiji memorije. Porede&i sa glavnom
ona je prilino mala, i znantno skuplja. 8adi otprilike brzinom procesora. (adr*i kopije delova
glavne memorije.
>">9G-glavni memorijski interejs.
Pretpostavimo da je pristup glavnoj memoriji uzrokovao da se blok 4 rei prebaci u ke.5aj blok
prebaen iz glavne memorije naziva se slot,line ili page.6akon kopiranja u ke procesor ima
pristup pojedinim reima iz line-a.
7 poslednjih 21 godina prisustvovali smo uvoenju kea u mikroprocesorske ipove.
I65GC amilija
/DA-nije imao unutranji ke
;DA-imao je D4, zajednikog kea
pentium-imao je 2A4, podeljenog kea.D4, za podatke i D4, za instrukcije.Pentium podr*ava
:BA ili B2: 4, spoljanjeg 2.: kea.
P$@G8 P>
A12 je imao 2/:4, kea
A1/,A1;,A:1 imaju podeljeni ke veliine 2A./:.A; 4,
S'OLJNA MEMORIJA
Ma2n$tni &i%k-je metalni ili plastini plitak tanjir presvuen namagnetisanim
materijalom.Podaci se najpre snimaju na njega,a kasnije itaju kori&enjem provodnog
kalema,glave.Podaci su postavljeni u obliku prstena na tanjiru tzv. trakama.5okom pisanja ili
itanja glava je nepokretna dok se tanjir okre&e.'ehanizam pisanja zasnovan je na injenici da
kada se struja pusti kroz kalem stvori se magnetno polje.'ehanizam itanja koristi injenicu da
se pomeranjem magnetnog polja prema kalemu stvara struja u kalemu.(vaka traka je irine
glave.Ima ih otprilike B11-:111.5rake su odvojene jazovima.=isk se okre&e konstantnom
brzinom,a broj data bitova po traci je konstantan.Gustina podataka je ve&a na unutranjim
trakama.Cogika jedinica za prenos podataka je sektor.
Fi.i1k$ karakt$ri%tik$ &i%ka
-iksirana glava-ima glavu po traci
-pokretna#movable%-koristi jednu glavu po tanjiru.
-removable platters-mogu se zameniti,izvaditi iz drajva za prenos podataka na drugu mainu
-nonremovable platters-
-single,double sided.single,multiple platters
Hremena pristupa podacima
S$$k ti*$-pozicionira glavu iznad odgovaraju&e trake#5sOm K n S sTnObroj traka,mOkonstanta
u zavisnosti od disk drajva,sOvreme poetka%
R"tati"na! &$!a9-eka da *eljeni sektor doe pod glavu#prosek od 211-:11 ms%
Acc$%% ti*$-(eek S 8otational latenc-#vreme koje treba da proe da bi se moglo itati ili pisati%
<!"ck tran%;$r ti*$-Hreme za koje se proita blok #sektor% sa diska i prosledi u glavnu
memoriju.
5Ob.#r K 6% bObroj bitova koji se prenose,6Obroj bitova po traci,rOrotation speed
Mait or device Mait or channel seek rotational dela- data transer
I I I I I I I I I I I I I I I I I - - - - - - - -I- - - - - - - -I---------I
FFFFFFFFF &$)ic$ :u%9FFFFFFFFF
RAID T$?n"!"2ia
Perormansa disk drajvova nije odr*avala korak sa poboljanjem ostalih delova.4apacitet disk
drajvova mo*e biti udvostruen kori&enjem paralelnih diskova sa naizmeninim
pristupom.Prilikom rada paralelnih diskova redundanc- tehnike mogu slu*iti da sauvaju
podatke od brisanja u sluaju kvara diska.
8"I=-8edundant "rra- o Independent =isks.8azvijen je na ,erkele--u,i ima nivoe 1-B.
O)i ni)"i n$ "&2")arau ?i$rar?iiBa!i na.na1uu ra.!i1it$ ar?it$ktur$ k"$ i*au .a$&ni1k"
%!$&$G$ + %t)ariC
2.8"I= je niz izikih disk drajvova koje operativni sistem posmatra kao jedan.
:. Podaci se ispisuju po drajvu u nizu
/.8edudant disk capacit- slu*i da uva sline inormacije,to garantuje mogu&nost vra&anja
podataka u sluaju kvara diska.
RAID 7
6e koriste se redundanc- tehnike,tako da ovaj nivo nije pravi lan 8"I= amilije,ipak postoji
par aplikacija na recimo nekim superkompjuterima na kojima su perormansa i kapacitet.Podaci
se ispisuju po disku u nizu,podeljeni su u uske trake za skladitenje podataka.$vo ima veliku
prednost u
odnosu na jedan veliki disk.
RAID 1
8"I= 2 se razlikuje od narednih nivoa po nainu na koji se dolazi do redudandnosti.4od 8"I=-
a 2 se naime dolazi do redudandnosti kopiranjem svih podataka.5akoe i ovde su podaci u
ubliku uskih traka
#data striping% kao i kod 8"I=-a 1."li u ovom sluaju svaka logika traka je mapirana na :
odvojena izika diska tako da svaki disk u nizu praktino ima svoj duplikat sa istom
sadr*inom./ pozitivna aspekta 8"I=-a 2!
2.+ahtev za itanje moze biti upu&en sa bilo kojeg od dva diska koja sadr*e iste podatke.
:.+ahtev za itanje zahteva da obe odgovaraju&e trake budu a*urirane,ali ovo je mogu&e raditi
paralelno.'eutim,pisanje se izvodi diktiranjem sporijeg #onog sa ve&im vremenom pristupa%
/.$bnavljanje podataka usled kvara je jednostavno.usled kvara jednog,podacima se jo uvek
mo*e pristupiti na osnovu drugog.
'ana 8"I=-a 2 je njegova cena,on zahteva duplo vie mesta na logikom disku koji
podr*ava.+ato se 8"I=-2 esto ograniava za uvanje sistemskog sotvera i drugih va*nih
ajlova.
RAID (
8"I= : i / koriste paralelne tehnike pristupa.7 paralelnom pristupu sve tehnike uestvuju u
izvravanju svakog I$ zahteva.$kretanje kod svih drajvova je sinhronizovano tako da je glava
svakog diska u istoj poziciji u bilo kom trenutku.5rake sa podacima su male,obino veliine
bajta.Greka korekcionog koda se izraunava po svim diskovima i smeta na poseban dodatni
disk.4oristi manje diskova nego 8"I= 2, ali je jo uvek skuplji.
RAID +
8adi slino kao 8"I= : s tim to se koristi samo jedan redundantan disk-parit- drive
7 sluaju kvara pristupa se parit- drive-u i podaci se rekonstruiu pomo&u ostalih ureaja."ko
je recimo U; parit- disk,onda parit- za i-ti bit se dobija kao!
U;#i%O U/#i% S U:#i% S U2#i% U1 #i%.
"ko recimo otka*e drive U2 onda dodajemo U; S U2 i jednoj i drugoj strani i dobijamo.
U2#i%OU/#i% S U:#i% S U;#i% S U1#i%
RAID /
4oriste tehniku nezavisnog pristupa tj.svaki disk u nizu radi nezavisno tako da se svaki I$
zahtev mo*e izvriti paralelno.,it po bit parit- se izraunava preko odgovaraju&ih traka na
svakom disku,a parit- bitovi se smetaju na parit- disku.
@rite penalt-
+a svako pisanje na traku parit- traka mora biti ponovo preraunata.
RAID H
8adi kao 8"I= ; s tim to se parit- trake distribuiraju po svim diskovima.+a niz od n diskova
parit- traka je na razliitom disku za prvih n koraka, a zatim se ablon ponavlja.
O'TIKI DISKOVI
6astup cd-ova D1Vtih godina doneli su revoluciju audio i kompjuterske industrije.$snovna
razlika izmeu cd-ova i >=8$'-a je to su ovi drugi imali vie ureaja za ispravljanje greaka
odnosno omogu&avanje ispravnog prenosa od diska do raunara.=isk je napravljen od
smole,kao to je polikarbonat i presvuen sa sna*no relektuju&om povrinom naje&e
aluminijumom.=igitalno snimljene inormacije se utiskuju kao niz mikroskopskih rupica na
relektuju&oj povrini.5o se najpre radi sa visoko osetljivim laserom da bi se napravio
original,od koga se prave kopije.8upiava povrina kopija zati&ena je lakom od
ote&enja.Inormacija se dobija od >=-a slabim laserom koji se nalazi u ureaju za itanje
Intenzitet relektuju&eg svetla se menja kako laser nailazi na rupe.$va promena je registrovana
od oto-senzora,i kao rezultat dobijamo digitalni signal.,itna stvar je da se uskladi brzina
itanja.5o se posti*e smanjenjem prostora izmeu bitova inormacija snimljenog segmenta
diska.Inormacija zatim mo*e biti skenirana istom brzinom kao i brzina okretanja diska
poznatija kao constant angular velocit-#>"H%.Prednost kori&enja >"H je to se svakoj traci
mo*e pristupiti na osnovu adrese trake i sektora.>"H se koristi samo na magnetnim
diskovima.'ana >"H-a je to se ista koliina podataka koja se mogu staviti na unutranje trake
mo*e staviti i na spoljanje to dovodi do neiskoritenosti prostora.+ato se za >=-ove i
>=8$'-ove koristi constant linear velocit- #>CH%,nakon to se inormacije upakuju
podjednako po disku u segmentima.=isk rotira znatno sporije
dalje nego bli*e centru.Podaci na >=-8$'-u su organizovani kao niz blokova.
Prednosti u odnosu na magnetne diskove!
2.(kladite podataka na optikom disku je znatno ve&e.
:.$ptiki.,zajedno sa inormacijama mo*e jednostavno biti umno*en veliki broj puta.
/.$ptiki diskovi su pokretljivi.
'ane >=-8$'-a!
2.8ead onl- su,ne mogu biti naknadno doraeni
:.=u*e vreme pristupa nego na magnetnim diskovima
IORM#@rite once,8ead man- disks%
4oristi se kada je potreban jedan ili mali broj kopija.'o*e se itati vie puta kao i obian >=
kori&enjem slabijeg lasera.Pogodan je za arhivsko skladitanje dokumenata i ajlova.
Grasable optical disk
'o*e se po njemu pisati i brisati vi*e puta,kao i kod magnetnog diska.4oristi se tzv.promena
stanja.
'aterijal ima : osobine u : razliita stanja.Prvo je amorno stanje u kojem molekuli imaju
nepravilnu strukturu i u kojem povrina slabo relektuje svetlost.=rugo je kristalno stanje,sa
glatkom povrinom, koje dobro relektuje svetlost.$snovna mana je to vremenom disk gubi
svoje osobine.Prednosti!
2.Heliki kapacitet #AB1 ',%
:.'ogu&nost prenoenja iz drive-a
/.Pouzdanost
4ao i kod @$8'-a koristi se constant angular velocit- #konst.ugaona brzina%
=H=
(a prostranim =H= elektronska industrija je napoko nala prihvatljivu zamenu za H9(-
trake.6a njega mo*e stati 0 puta vie nego na obian >=-8$'.
-(adr*i ;.0 Gb po oblozi,jednostrani dvoslojni =H= sadr*i D.B Gb
-4oristi video kompresiju poznatiju kao 'PGG za visoki kvalitet
-Iednoslojni =H= mo*e da primi ilm od : sata i 2/ minuta, advoslojni vie od ; sata.
Ma2n$t"-"#tica! &i%k% 3MO4
'agnetno-optiki disk drive-ovi koriste optiki laser da bi poboljali mogu&nosti magnetnog
disk sistema,kao i postigli ve&i kapacitet.disk je presvuen materijalom ija polarnost mo*e bti
izmenjena samo na visokim temperaturama.Po disku se pie kori&enjem lasera da zagreje sitno
mesto na povrini, a zatim se primenjuje magnetno polje.4ako se mesto ohladi tako se usvaja
severno-ju*na polarnost.4ako proces polarizacije ne utie na izike karakteristike diska proces
se mo*e ponavljati vie puta.<itanje je isto optika operacija.Prednost je to kod optikih
diskova mogu&nost ponovnog pisanja slabi medijum,dok kod magnetno-optikih to nije sluaj.
'agnetic tape
Prva vrsta sekundarne memorije.Heoma spora,ali i jetina. Podaci su organizovani kao zapisi sa
izikim vazdunim razmakom.<ita se kori&enjem 8@ glave.
5ape sistem koristi iste tehnike itanja i snimanja kao i disk sistem.5raka #tape% je organizovana
u vidu
malog broja paralelnih staza.8anij sistemi koristili su 3 traka.5ime je omogu&eno smetanje bajt
po
bajt podataka sa dodatnim bitom parnosti na devetoj stazi.6oviji koriste 2D-/A staza to
odgovara
digital Mord-u ili double Mord-u.4ao i kod diska podaci se itaju i piu u susedne blokove
tzv.phis-cal
records. ,lokovi na stazi razdvojeni su jazovima nazvanim interrecord jazovima #unutranjim%.
(ekvencijalni pristup."ko nam je glava postavljena na prvi record, iako *elimo da pristupimo
poslednjem ,n-tom neophodno je itati ph-sical records jedan po jedan sve do n-tog."ko je
glava pozicionirana nakon *eljenog recorda traku moramo premotati , a zatim itati unapred
A&)anc$& DRAM Or2ani.ati"n
Iedan od nakritinijih zaguenja prilikom kori&enja high-perormance procesora je spre*na
mre*a #interace% koja vodi do glavne unutranje memorije.$snovni blok glavne memorije u
poslednjih :1 godina je =8"' ip.=o skora nije bilo promena u arhitekturi =8"'-a jo od 01-
tih.Poslednjih nekoliko godina =8"' je unapreen u vie varijanti,ali nije sigurno da li &e i koja
za*iveti i postati standard.4ratak pregled!
1.En?anc$& DRAM
'o*da najjednostavniji od unapreenih =8"' arhitektura je G=8"'.$n sadr*i mali (8"'
integrisan u opti =8"' ip.(8"' ke smeta ceo sadr*aj poslednje iitane vrste,koja se
sastojala od :1;D bitova.4omaparator smeta 22-to bitnu vrednost poslednje iitane adrese
neke vrste."ko je slede&i pristup istoj vrsti,pristupa se samo (8"' ke-u.G=8"' ukljuuje par
drugih stvari koje poboljavaju njegove karakteristike.$peracije obnavljanja mogu se sprovoditi
paralelno sa operacijom itanja kea,na taj nain smanjuju&i na minimum vreme za koje je ip
nedostupan tokom obnavljanja.
(.Cac?$ DRAM
4e =8"' je napravljen od strane 'itsubishi kompanije,i ne razlikuje se puno od G=8"'-
a.$n za razliku od G=8"'-a ukljuuje ve&i (8"' ke.(8"' kod >=8"' mo*e se iskoristiti
na : naina.Prvi se koristi kao true cache i sastoji se od nekoliko A;-bitnih linija.$vo je
suprotnost u odnosu na G=8"' gde ke sadr*i samo jedan blok najskorije pristupljene
vrste.4e mod >=8"'-a je pogodan za obian proizvoljan pristup memoriji.5akoe (8"'
mo*e biti iskori&en kao baer da podr*i serijski pristup bloku podataka.
ALU3arit*$ti1k" !"2i1ka $&inica4
"C7 je deo raunara koji izvrava aritmetiko logike operacije.(vi ostali elementi slu*e da
donesu podatke do "C7 ili da uzmu podatke iz "C7.8egistri se koriste kao izvori i destinacije
za ve&inu operacija.7 poetku jednostavnost maina uslovilo je strukturu "C7.8ezultat je bio
da su se sve maine postavljale oko jednog velikog registra #akumulatora%.
=ve komponente potrebne su da bi "C7 bila potpuno unkcionalna.5o su : ulazna 6I kola i
pun sabira.6I kolo je unkcionalno kompletna logika operacija.5akoe ako mo*emo
sabirati,sve ostale aritmetike operacije se mogu izvesti iz sabiranja.
Predstavljanje pomo&u n bitova.Potpuno levi bit je znak bit.1 za pozitivni broj,2 za
negativni.Preostalih n-2 bit predstavljaju veliinu.=omen je od -:
n-2
L2 do S :
n-2
-2.'ane!
-znak mora biti uzet u obzir u toku raunanja
-S1,-1
6egativni brojevi predstavljeni su komplementirenjem bit po bit pozitivnih brojeva.
Primer D-bitne rei!
S;: 1 111212121
-;: 2 222121212
Prebacivanje iz recimo D-bitnog u 2A-bitni.(vi bitovi u produ*etku su isti kao i znak bit.Primer.
S2D 11121121
S2D 11111111 11121121
-2D 22212212
-2D 22222222 22212212
(",I8"6IG >GCI9 ,8$IGH"
4ori&enje jednog punog sabiraa je najjednostavnije.'ora se sprovesti n ponavljanja za n
sabiranja.
4ori&enje viestrukog punog sabiraa#ripple adder%.n punih sabiraa radi
istovremeno.(abiraju&i U i Q,i-ti sabira Ui i Qi,dobijaju&i (7'#rez%i i >"88Qi #prenos%.Prenos iz
svake operacije je ulaz u slede&u.5reba paziti na kanjenje sabiraa, i prilikom sabiranja :
pozitivna ili : negativna broja na prekoraenje kada rezultat ima suprotan znak.
"lternativa ripple adder-u
7 ve&ini sluajeva carr- signali ne propagiraju kroz ceo sabira.$mogu&iti dodatni hardver da
bi se ustanovilo gde se vri prenos ili kada &e se on zavriti.
2.>arr- completion sensing adders-koriste dodatna kola da bi ustanovili vreme za koje se
prenos izvri.Poseduje!(ignalnu kontrolnu jedinicu koja oznaava da se sabiranje
zavrilo.5ipino vreme sabiranja ima te*inu $#log n%.
:.>arr- lookahead adders#predvidivi sabirai%
=a bi se kanjenje izbeglo prave se sabirai sa predvianjem prenosa.Primer!
>1O"1,1 #ako su oba ulaza upaljena imamo prenos%
>2O"2,2 S "2"1,1 S ,2"1,
$vo sabiranje mo*e se uraditi programski.Prednost je to ne zavisi od prethodnih prenosa ve&
samo od kombinacija ulaza.Problem ovog sabiraa je to je potrebna inormacija sa svih
prethodnih ulaza to ini ovaj sabira nepraktinim u novije
doba.
$=7+I'"6IG >GCI9 ,8$IGH"
Pre nego to izvedemo oduzimanje,treba uvideti da je
U-QOUS#-Q%
'6$FG6IG >GCI9 ,8$IGH"
Postoji vie metoda za mno*enje!
-dodavanjem broja samom sebi onoliko puta koliko ima
mno*ioca#8epeated addition%
8epeated addition
6ajmanje in metod.(vodi se na kori&enje sabiraa n puta."ko
je mno*a n bitova mo*e imati najvie :
n
ponavljanja.6e
koristi se u "C7.
'$n J 'a#$r *$t"&a K #ri*$r
-pomo&u specijalno namenskih visoko brzinskih hardverskih mno*aa
-vri se mno*enje nenegativnih celih brojeva #unsigned integers%
2.'no*enje ukljuuje sabiranje deliminih reultata #partial products%,po jedan za svaku ciru
multiplier-a.
:.4ada je multiplier 1 partial product je 1.4ada je multiplier 2,partial product je multiplicand.
/.8ezultat je zbir deliminih rezultata,poreanih tako da je svaki slede&i delimini rezultat
pomeren za jedno mesto ulevo u odnosu na prethodni.
;.Proizvod : n-to bitna broja mo*e rezultirati najvie do :n bitova.
X Y
C o m p l e m e n t
M u x
A d d / s u b t r a c t
A d d e r
X + Y o r X - Y
=va broja za mno*enje #multiplier W multiplicand% uitavaju se u : registra J i '.5re&i registar
" je takoe potreban i on je inicijalizovan na 1.5akoe tu je i 2-bitni > registar inicijalizovan na 1
koji sadr*i eventualni bit za prenos #carr- bit% nakon sabiranja.4ontrolna logika ita bitove
multipliera jedan po jedan."ko je J
1
O2 multiplicand se dodaje u " registar sa > registrom koji
se koristi za prekoraenje."ko je J
1
O1 ne primenjuje se "== ve& samo (9I?5
#pomeranje%.Proces se ponavlja za svaki bit prvobitnog multipliera.:n rezultat nalazi&e se u
registrima " i J.
2212 multiplier
K2122 multiplicand
2122
1111
2212
2212
21112222
SET INSTRUKCIJA
(vaka instrukcija mora sadr*ati etiri osnovne inormacije.
1.O#$rati"n c"&$-naznauje vrstu operacije koja &e biti izvrena,izra*enu u binarnom kodu.
(.S"urc$ "#$ran& r$;$r$nc$%-operandi potrebni za naznaene instrukcije.
+.R$%u!t r$;$r$nc$-gde &e rezultat biti smeten.
/.N$Lt in%tructi"n r$;$r$nc$-gde se nalazi slede&a instrukcija.7ve&ini sluajeva to se ne ka*e
tano u instrukciji,ve& je slede&a instrukcija ona koja logiki sledi sekvencijalnim izvravanjem
programa.
Postoji pet kategorija instrukcija!
"ritmetike,logike,kontrolne,I.$,prenos podataka.
=o sada setovi instrukcija bivali su sainjeni od nekoliko pa sve do stotina instrukcija.D1-tih
godina bilo je popularno da se naprave to kompleksniji setovi instrukcija koji se sastoje od
stotina instrukcija.6amera je bila da se premosti tzv. semantiki jaz,izmeu niskog i visokog
nivoa rada raunara.
-Izravnati X poglede X 9CC programera i programera u nivou mainskih jezika
-$bezbediti razliite setove instrukcija da bi se pribli*ilo stilu programiranja u 9CC-u
-$mogu&ava kompajleru da Xpremosti jazY samo sa jednom instrukcijom, nego da je premosti
sa vie
-6e daje uvek *eljeni rezultat .
Hulovi atributi za dobar set instrukcija!>omplete,eicent.orthogonal,regular.
-4ompletnost! moci da se napravi program na mashinskom nivou da bi mogao da izracuna bilo
koju izracunljivu unkciju
-Gikasnost! ucestale unkcije bi trebalo da se izvrse brzo sa nekoliko instrukcija
-$rtogonalno! deinisanje instrukcija, tipova podataka,i adresirati nezavisno
<ROJ ADRESA U INSTRUKCIJI
7 tipinoj aritmetikoj ili logikoj instrukciji potrebne su / adrese-dva operanda i rezultat.
/ address instruction -$ba operanda, kao i rezultat se nalaze u instrukcijskoj rei #primer!UOQ S
+%
: address instruction-Iedan operand se koristi i kao rezultat #primer!UOU S Q%.Hrlo esto se
koristi u setu instrukcija.
2 address instruction-$peracije primenom akumulatora #primer!"ccO"cc S U%
1 address instruction-$peracije zasnovane na radu registara#primer!5,"Tprebaci registar , u
"%.
-$peracije bazirane na steku
-sve operacije su bazirane na upotrebi steka u memoriji radi cuvanja operanada
-uzajamno komuniciraju sa stekom koriste&i push i pop
'anji broj adresa u instrukciji rezultira!Primitvnijim instrukcijama,manje slo*enim
procesorom,kra&im instrukcijama,ve&em broju instrukcija u programu,du*im,kompleksnijim
programima,du*em vremenu izvravanja.P8I'G8!
Q O #"-,% . #>S=ZG%
L / address
(7, Q,",,
'7C 5,=,G
"== 5,5,>
=IH Q,Q,5
L : address
'$H Q,"
(7, Q,,
'$H 5,=
'7C 5,G
"== 5,>
=IH Q,5
L 2 address
C$"= =
'7C G
"== >
(5$8G Q
C$"= "
(7, ,
=IH Q
(5$8G Q
STRUKTURA 'ROCESORA
?unkcije procesora!
-dobavljanje podataka
-dobavljanje instrukcija
-obrada podataka
-zapis podataka
4omponente procesora su!
-"C7
-4ontrolna logika
-Privremeno skladite
-(redstva za premetanje podataka i instrukcija u i oko procesora
8egistri ormiraju najvii nivo hijerarhije.$ni su privremena skladita za podatke i kontrolne
inormacije.
Postoje : vrste registara!
-user-visible#korisniki%
-kontrolni i statusni registri-koriste se za kontrolu operacija procesora.He&ina ih nije vidljiva za
korisnika.
KORISNIKI
$pta namena
'o*e im se dodeliti veliki broj unkcija.$vi registri samo uvaju podatke,kao i inormaciju o
adresi.Primeri!$pte namenski adresni registri,segment pointers,stack pointers,indeK registers
>ondition codes
Hidljivi za korisnika,ali vrednosti daje procesor kao rezultat operacija.
GKample code bits!zero,positive,overloM.
4oliko je registara potrebno[
He&i broj registara dozvoljava procesoru da koristi vie operanada.He&ina maina koristi D-
/:bitne registre.
4oliko veliki moraju biti registri[
"dresni registar ,kao i data registar moraju biti dovoljno veliki da sadr*e najve&u adresu
odnosno najve&i deo tipova podataka.Povezujemo ih meusobno u sluaju potrebe za vie
mesta.
6e treba koristiti A;-bitne registre ako ve&ina operacija koristi /:-bitno ili 2A-bitne operande.
KONTROLNI I STATUSNI
4oriste se za vreme dobavljanja,dekodiranja i izvravanja instrukcija.He&ina ih nije vidljiva za
korisnika.$ni koji jesu ne mogu biti izmenjeni.
5ipini registri!
Program counter-pokazuje na slede&u instrukciju koja treba da se izvri.
Instruction register-sadr*i instrukciju koja treba da bude izvrena.
'emor- address register-sadr*i adresu
'emor- data.buer register-sadr*i podatak
Program status Mord

=odatna pitanja za usmeni #skripta se nalazi u biblioteci%!
2. Podrska za $(
:.Hirtuelna memorija
/. (>(I komande
;. ?ire@are i 7(,