Professional Documents
Culture Documents
Lekcijam2 PDF
Lekcijam2 PDF
Dizajn mehatronikih
sistema
Doc.dr.sc. Jasmin Velagi
Elektrotehniki fakultet Sarajevo
Kolegij: Mehatronika
2007/2008
svjetskom konkurencijom.
3/61
doivotno uenje,
Definicija problema
Generiranje koncepta
Izbor koncepta
Iteracija
Dizajn hardvera
Dizajn detalja
Fabrikacija
Evaluacija
Uenje
dizajna
Odreivanje senzora i
aktuatora
Konstrukcija
prototipa
Generiranje i izbor
koncepta
Specifikacija
proizvoda
Analiza
trita
Integracija
prototipa i softvera
5/61
Razvoj
prototipa
Debagiranje
prototipa
Razvoj
programa
Prikaz
prototipa
proizvoda
6/61
Potrebe
Optimizacija
7/61
Opis
Odluivanje
Proizvodnja
Pretraivanje
Kreiranje
Test
Model
8/61
Validacija specifikacija,
Verifikacija dizajna.
9/61
11/61
12/61
13/61
Apstrakcija
14/61
15/61
16/61
18/61
19/61
Funkcije-Prototip
sa AutoBox i
MicroAutoBox
ASM
Generiranje koda
sa TargetLink-om
23/61
Modeliranje sistema,
Dizajn sistema,
Dizajn softvera,
24/61
Modeliranje sistema
1.
Definicija toka
25/61
Modeliranje sistema
2.
3.
4.
Vieportni dijagrami.
26/61
Modeliranje sistema
5.
6.
27/61
Analogne i digitalne,
28/61
29/61
30/61
31/61
5V Regulator
32/61
Regulira napon
na 5V sa izvora napajanja
od 5.5VDC do 15VDC
Kondicioniranje naponskih
signala izmeu PC serijske
konekcije (+/- 12V) i
BS-a (5V)
EEPROM
Pohranjuje oznaeni
PBASIC program.
Interpreter Chip
ita osnovni program iz
EEPROM i izvrava
instrukcije.
34/61
FEM Model
Ekspertni sistemi u
dizajnerskoj praksi
Expert System
CAD System
Data
Spindle
FEM
SIM
35/61
SIM Model
Raunarska analiza
struktura strojarskih alata.
36/61
37/61
Implementacija
i verifikacija
Dizajn u skladu sa
implementacijskim targetom.
Funkcionalna verifikacija.
Razvoj prototipa
Kompilacija.
Verifikacija prototipa.
- viestruka upotreba
39/61
Zahtjevi na proizvod
Razvoj automatizirane upravljake
jedinice za transmisiju.
Odreivanje tanog prijenosa na
temelju brzine vozila i papuice
gasa.
43/61
45/61
46/61
47/61
Implementacija
Prevoenje Stateflow
modela u VHDL kod.
Prevoenje moe biti
izvreno koritenjem alata
(ogranieno) ili runo.
VHDL kod moe biti
verificiran koritenjem
Model Technologies
ModelSim programa.
Problem
Teko je predstaviti
dinamiku vozila unutar
VHDL testne jedinice.
Kosimulacija
Omoguuje koritenje
specijaliziranih simulatora
Vremenski kontinuirani
model moe biti simuliran
sa Simulinkom.
VHDL opis se simulira sa
ModelSim.
Mogue je razviti
dvosmjerni link izmeu
Simulink-a and ModelSima.
50/61
51/61
53/61
54/61
55/61
Karakteristike
Frekvencija uzorkovanja na
hardveru se moe slobodno
podeavati.
Minimalno hardversko
vrijeme uzorkovanja je 10
ms (Windows OS
ogranienja).
Interni Simulink model moe
se pokretati i sa manjim
vremenima uzorkovanja.
Raspoloiva vie
hardverskih suelja:
SPI (Synchronous
Peripheral Interface)
Paralelni port, RS-232
(Bluetooth).
Niski trokovi.
56/61
Rezultati
Identini rezultati
sa ModelSim-om
i realnim
hardverom.
60/61