Professional Documents
Culture Documents
Bramki Logiczne Sprawozdanie Na Elektronikę
Bramki Logiczne Sprawozdanie Na Elektronikę
Ocena:
Rok: 2
Grupa: 3
Nr zespou: 2
Podpis prowadzcego:
Opis wiczenia:
Celem wiczenia jest zbadanie parametrw dynamicznych bramek NAND w ukadzie
scalonym SN7400, czyli czasu opadania, narastania oraz propagacji sygnau.
Schemat pocze:
Czas narastania
Czas narastania sygnau wyjciowego jest zdefiniowany jako narastanie sygnau od wartoci
10% do 90% maksymalnego napicia. Dla badanego elementu, czas narastania sygnau
wyjciowego wynosi 1,3 dz * 5ns = 6,5 ns.
Czas opadania
Czas opadania sygnau jest okrelany analogicznie do poprzedniego przypadku, ale w tej
sytuacji odczytujemy czas spadku napicia wyjciowego od 90% do 10% maksymalnego napicia
na wyjciu. Dla badanego ukadu scalonego, czas opadania sygnau wyjciowego wynosi 15 ns (3
dz * 5 ns).
Czas propagacji
Czasem propagacji sygnau nazywamy czas pomidzy zmian stanu sygnau na wejciu
ukadu logicznego, a ustaleniem stanu wyj ukadu. Na podstawie zamieszczonego rysunku mona
obliczy czas propagacji poprzez odczytanie iloci dziaek pomidzy rodkami zboczy
narastajcych sygnau wejciowego i wyjciowego. Dla powyszego przypadku czas propagacji
wynosi 6 ns (1,2 dz * 5 ns).
Wnioski
W wiczeniu udao si odczyta parametry dynamiczne bramek NAND w ukadzie
scalonym SN7400. Wartoci czasw narastania i opadania sygnaw mieszcz si w zakresie
podanym przez producenta[1]. Skutkami wystpowania zjawiska propagacji jest ograniczenie
szybkoci dziaania ukadw logicznych, poniewa gdy sygna wejciowy bdzie si zmienia
szybciej ni czas propagacji, ukad cu\cyfrowy nie zdy ustawi swoich wyj.
[1] http://www.ti.com.cn/cn/lit/ds/symlink/sn74ls00.pdf