Professional Documents
Culture Documents
Ch2 - FET As Small Signal Amplifier
Ch2 - FET As Small Signal Amplifier
LITAR ELEKTRONIK
(ELECTRONIC CIRCUITS)
Chapter 2
Field Effect Transistor (FET)
n
n
n p p p
Gate (G) Gate (G)
n
D
n
n p
Gate (G) G
n
Source (S) S
D D
G G
S S
(a) N-channel depletion-type (b) N-channel enhancement-type
MOSFET MOSFET
Fig.4: Schematic symbols of N-channel MOSFET
Dr. N.M. Safri/SEE2253_FET 8
JFET I-V Characteristics
D
ID
S
D
n
+
G VDD
p p -
Vp VDS (V)
ID
S
D
VGS = 0 V
n IDSS
+
G VDD > Vp
p p -
Vp VDS (V)
ID
S
D
VGS = 0 V
n IDSS
+
G VDD
Ohmic region
p p -
-
VGG Active region VGS = -ve
+
S
Vp VGS =
Cutoff region - Vp = VGS (off)
VDS (V)
2 ID ID
VGS
I D I DSS 1
V VGS = 0 V
GS ( off )
IDSS IDSS
VGS = -ve
- Vp
VGS (V) -3 -2 -1 Vp VGS = - Vp = VGS (off)
VGS (off)
VDS (V)
G
ID
S
Insulating material D
(eg: SiO2)
+
SS -
VDD
n p
G
S
Vp VDS (V)
G
ID
S
VGS = 0 V
IDSS
Insulating material D
(eg: SiO2)
+
SS -
VDD > Vp
n p
G
S
Vp VDS (V)
G
ID
S
VGS = 0 V
IDSS
Insulating material D
Ohmic region
(eg: SiO2) n
+
IG = 0 SS VDD > Vp Active region VGS = -ve
p -
G
-
VGG
+
Vp VGS =
Cutoff region - Vp = VGS (off)
S
VDS (V)
2 ID ID
VGS
I D I DSS 1
V VGS = 0 V
GS ( off )
IDSS IDSS
VGS = -ve
- Vp
VGS (V) -3 -2 -1 Vp VGS = - Vp = VGS (off)
VGS (off)
VDS (V)
2 ID ID
VGS
I D I DSS 1 VGS = +ve
V VGS = 0 V
GS ( off )
IDSS IDSS
VGS = -ve
- Vp
VGS (V) -3 -2 -1 Vp VGS = - Vp = VGS (off)
VGS (off)
VDS (V)
Depletion mode Enhancement mode
(0 ID IDSS) (ID > IDSS)
S
ID
Insulating material
(eg: SiO2)
D
n
+
p -
VDD
G SS
n
S VDS (V)
S
ID VDS VGS V T
Insulating material
(eg: SiO2)
D
n
+
p -
VDD
G SS
VGS = +ve
+ n
VGG VGS = VTh
-
S VDS (V)
ID ID VDS VGS V T
VGS = +ve
VGS = VTh
VTh VGS (V) VDS (V)
2 I DSS
g mo iaitu nilai kealiran pindah
VGS ( off )
semasa VGS = 0V
I D
gm Titik-Q
VGS V DSQ
ID
- Vp
-3 -2 -1
VGS (V)
VGS
VGS (off)
2
VGS
tetapi ID I DSS 1
VGS ( off )
atau 1 VGS ID
VGS ( off ) I DSS
2 I DSS ID
Maka gm
VGS ( off ) I DSS
VGSQ.
r d.
iii. Lukiskan litar setara AU pada frekuensi pertengahan.
iv. Kirakan galangan masukan Zi dan galangan keluaran Zo.
+ VDD (+12 V)
RD 2.2k
C2
C1 ID io
ii
IG VGS RL
RG 10k Vo
Vi RS
10M CS
750
Zi Zo
+ VDD (+12 V)
RD 2.2k
C2 i. Analisis AT
Zi Zo
Dr. N.M. Safri/SEE2253_FET 26
JFET PINCANGAN DIRI
-Analisis AT (DC Analysis)-
Analisis AT
Semua pemuat (capacitor) hendaklah dilitarbukakan.
Zi Zo
Dr. N.M. Safri/SEE2253_FET 27
JFET PINCANGAN DIRI
-Analisis AT (DC Analysis)-
1. Gelung I
VGS VGS VRS 0
I G RG VGS I S RS 0
VGS I D RS (i )
2
IG=0 A ID VGS
Diketahui juga I D I DSS 1
+ VDD VGS ( off )
VGS (+12 V) Diberi I DSS 8 mA dan VGS ( off ) 4V , maka
2
RG I R VGS
10M S I D (8m)1
750 (4)
Masukkan persamaan (i ) ke dalam
persamaan di atas
2
( I D RS )
I D (8m)1
(4)
Dr. N.M. Safri/SEE2253_FET 28
JFET PINCANGAN DIRI
-Analisis AT (DC Analysis)-
1. Gelung I
samb.
2
281.25 I D 4 I D 8m 0
RD 2.2k Dengan menggunakan rumus
b b2 4ac
ID
IG=0 A ID 2a
+ VDD
VGS (+12 V) 4 (4) 2 4(281.25)(8m)
ID
RG I R 2(281.25)
10M 750
S
I D 2.42 mA @ 11 .81 mA
1
gm
2 I DSS 1 VGS
V
rd @ rds
VGS ( off ) GS ( off ) YOS
2(8m) (1.82) 1
1
4 (4) 40 S
2.18 (mS ) 25 ( k)
ii ig=0 g io
d Analisis AU
Semua bekalan voltan
vgs gmvgs (cth VCC) dan semua
vi RG rds v
RD RL o
pemuat (cth C1 dan C2)
s
hendaklah dipintaskan.
Zi Zo
ii ig=0Ag d
Z i RG Z o RD rds
vgs 10 ( M) 2.2k 25 k
RG rds RC
2.02 k
s
Zi Zo
vo g m v gs ( RD rds RL )
vi v gs ii Z i
ZO
io ( g m v gs )
Z O RL
Dr. N.M. Safri/SEE2253_FET 34