Professional Documents
Culture Documents
D Flip Flop
D Flip Flop
D Flip Flop
Abstraksi
Perkembangan teknologi telekomunilasi dan informasi berkaitan erat dengan perkembangan teknologi chip
dan komputer. Modem adalah salah satu bukti perangkat yang mengalami perubahan sebagai akibat perkembangan
teknologi tersebut. Lahirnya layanan dan aplikasi baru dibidang system telekomunikasi akan terus berkembang
menuju peningkatan kualitas, fleksibilitas, reliabilitas termasuk tekniologi transmisinya, seperti perubahan dari
teknologi analog ke teknologi digital.
Phase Shift Keying (PSK) merupakan salah satu bagian dari system modulasi demodulasi (modem) digital
yang mengubah fasa sinyal pembawa dengan memanfaatkan perubahan informasi digital yang terjad (antara 0 dan
1). Dalam makalah ini kan dibahas salahsatu teknik PSK, yaitu Quartenary Phase Shift Keying (QPSK) yang
meliputi Modulator dan Demodulator. Proses Fourth Power Loop digunakan pada demodulator yang terdiri dari
proses pemulihan gelombang pembawa dari sinyal hasil modulasi, proses untuk modulastkan sinyal informasi
digltal kembali yang sesuaian dengan sinyal informasiyang dipancarkan. Sedang pada Modulator meliputi proses
pembangkitan gelombang pembawa , pembangkitan sinyal informasi digital dan proses
atau c untuk modulasi frekuensi, dan (t) untuk ke saluran Q. Bit I memodulasi sinyal pembawa yang
modulasi fasa. sefase dengan sinyal pembawa referensi dan Q bit
memodulasi sinyal pembawa yang telah digeser fasanya
2.2 Penguncian Geser Fasa (Phase Shift Keying) sebesar 90 dari sinyal pembawa referensi.
Penguncian geser fasa merupakan teknik Blok modulator balans (balance modulator)
modulasi digital dengan amplitudo tetap dan merupakan merupakan saklar pembalikan fasa yang tergantung
salah satu bentuk modulasi sudut. Pengunci geser fasa kondisi logika sinyal informasi biner. Modulator balans
serupa dengan modulasi fasa konvensional kecuali ini menggabungkan dua buah sinyal yang masuk pada
pengunci geser fasa mempunyai masukan sinyal digital blok ini, yaitu dari sinyal pembawa dengan sinyal
biner dan menghasilkan fasa yang berbeda sesuai informasi biner.
dengan sinyal masukan.[2] Sebuah modulator QPSK merupakan dua buah
Bentuk umum analisa sinyal PSK adalah modulator BPSK yang disusun paralel. Untuk logika 1 =
sebagai berikut[3]: +1 V dan logika 0 = -1 V, maka dua fasa dimungkinkan
S t 2 E
sin t t pada keluaran modulator balans I ( sin ct dan –sin ct )
i c i
T dan dua kemungkinan fasa pada keluaran modulator
0 t T ; i = 1, …, M (2.2) balans Q ( cos ct dan –cos (2.2)ct ). Ketika sebuah
dimana E adalah energi per-simbol, T adalah selang penjumlah linier menjumlahkan keluaran dari modulator
waktu. Untuk i(t) akan memiliki nilai diskrit yang balans I dan Q, maka terdapat empat resultan fasa yang
secara khusus diberikan oleh : mungkin.
2 i
i i = 1,…,M (2.3)
M 2.5 Demodulator QPSK
Blok digram demodulator QPSK ditunjukkan
2.3 Penguncian Geser Fasa Empat (Quartenary pada Gambar 2.2
Phase Shift Keying).
Quartenary Phase Shift Keying (QPSK) adalah Channel I
Balance
LPF
Bit
Modulator Regenerator
salah satu modulasi digital amplitudo tetap termodulasi
sudut. Dengan QPSK memungkinkan empat keluaran
fasa untuk frekuensi pembawa tunggal, karena terdapat Sinyal
Paralel
empat fasa keluaran yang berbeda untuk empat kondisi QPSK
Carrier Clock to Serial
Recovery Recovery
input yang berbeda pula, yaitu 00, 01, 11 dan 10. Converter
Data Seri
Masing-masing level sinyal disimbolkan pada perbedaan Penggeser
Fasa
fasa sebesar 90o. Sinyal QPSK dipresentasikan dalam
persamaan matematis adalah :
Balance
SQPSK = A 2 sin( c t 135 ) ; untuk binary 00 Modulator LPF
Bit
Regenerator
Channel Q
5V
3 11
adalah sinyal masukan QPSK (sin ct – cos ct) dengan 50 k
DETAK 9600 Hz
XR2206
4 2
SINUS 9600 Hz
sinyal pembawa yang telah digeser fasanya 90 (cos 5k1
10 k
10 100 n
7
ct). Keluaran produk detektor Q adalah: 13
1 uF 5k
Q = (cos ct).(sin ct – cos ct) 5 14 1k
100 n
= – ½ – ½ cos 2ct – ½ sin 2ct 100 n
25 k
CLR
QC 6
QD
memerlukan sinkronisasi detak antara pemancar dan
penerima. Dalam proses konversi data paralel ke data
2
serial, di bagian penerima dibutuhkan suatu rangkaian Gambar 3.2 Pembagi frekuensi
clock recovery untuk menghasilkan detak yang sinkron
antara pemancar dan penerima. 3.1.3 Pembangkit Data Acak
Rangkaian pengkonversi data paralel menjadi Kebutuhan data biner dipenuhi oleh rangkaian
data seri merupakan akhir dari sistem demodulator. pembangkit data acak (Pseudo Random Generator).
Rangkaian ini akan membangkitkan data informasi Generator ini akan menghasilkan deretan bit acak yang
serial yang sama dengan data informasi sebelum akan berulang setiap periode tertentu.
dimodulasi. Dalam perancangan ini pembangkit data acak
direaliasikan menggunakan 2 buah register geser 5
III. Perancangan Sistem Modulasi Digital QPSK tingkat yaitu menggunakan ICTTL 7496 dan gerbang
3.1 Modulator EX-OR sebagai penjumlah modulo-2, seperti
3.1.1 Generator Pulsa Detak dan Sinyal Pembawa ditunjukkan pada Gambar 3.5.
Generotor pulsa detak merupakan sumber pulsa
detak yang menghasilkan berbagai pulsa detak yang DETAK 2400 Hz
diperlukan pada modulator sedang generator sinyal
8
Pre
Pre
74LS86A 9 9
sinusoidal yang diperlukan sebagai sinyal pembawa 1 serial
CLK
1 serial
CLK
2 15 2 15
referensi. Generator pulsa detak dan osilator sinyal 5V 3
4
A QA
B QB
14
13
3
4
A QA
B QB
14
13
C QC C QC
pembawa dapat direalisasikan dengan menggunakan IC 6
7 D QD
11
10
6
7 D QD
11
10
START
E QE E QE
monolith function generator XR 2206. IC ini dapat
4
Clr
Clr
16
13
DATA I/Q
10 n
5k LF347 4066 BPSK I/Q
12 4 3
+ - SINUS/-COSINUS
14
INPUT OUTPUT
13
-
10 k
5
INVERS DATA I/Q
10 k
Gambar 3.11 Modulator I/Q.
Gambar 3.8 Rangkaian penggeser fasa.
3.1.6 Rangkaian Pembalik Fasa dan Offset (level 3.1.8 Rangkaian Penjumlah
shifter) Untuk menjumlahkan sinyal BPSK keluaran dari
Rangkaian ini berfungsi untuk membalikkan fasa modulator I dan modulator Q dipergunakan rangkaian
sinyal pembawa sinus dan cosinus keluaran dari penjumlah, sehingga didapatkan sinyal QPSK.Dalam
rangkaian penggeser fasa serta menaikkan level perancangan ini rangkaian penjumlah direalisasikan
tegangannya sehingga dapat dilewatkan pada saklar menggunakan Op-Amp yang bekerja sebagai penjumlah
bilateral. Rangkaian ini menggunakan Op-Amp yang non-inverting seperi ditunjukkan pada Gambar 3.13.
bekerja sebagai pengguat penjumlah membalik
(inverting) seperti ditunjukkan pada Gambar 3.9 berikut. BPSK I
10 k
3 LF347
BPSK Q +
1
5 10 k 2
+ -
10 k 7
6 OUTPUT QPSK
INPUT -
-12 V LF347
10 k
50 k 10k 10 k 10 k
Modulator MC1496 sebagai pengali sinyal antara dua lolos bawah. Tapis akan menahan harmonisa-harmonisa
frekuensi. MC 1496 akan berfungsi sebagai pengganda pembentuk sinyak kotak dan melewatkan sinyal
frekuensi ketika suatu sinyal yang sama dimasukkan fundamentalnya yang berbentuk sinyal sinusoidal
pada kedua port masukannya (pin 1 dan 10).[15] dengan frekuensi yang sama. Rangkaian LPF pembentuk
Suatu penyangga (buffer) antara rangkaian sinusoidal dapat dilihat pada Gambar 3.19.
pengkuadrat satu dengan lain dibutuhkan agar sinyal 4.7 k 10k
100 n
100 3 G-ADJ +
2 BIAS
6.8k G-ADJ 100 3 G-ADJ
Rangkaian pengali sinyal berfungsi untuk
10 k
14
-
LF347 G-ADJ
1k V- 6 6.8k 14
1k V- 5V
50 k
LM1496
LM1496 mengalikan sinyal QPSK dengan sinyal pembawa yang
50 k
-8V
-8V dihasilkan oleh carrier recovery, sehingga diperoleh
Gambar 3. 15 Rangkaian pengkuadrat. sinyal yang mengandung komponen base band. Sinyal
keluaran rangkaian pengali merupakan bakal sinyal
B. Ikal Terkunci Fasa (Phase Locked Loop) informasi yang masih bercampur dengan sinyal
Sinyal keluaran dari pemangkat empat frekuensi tinggi.
diumpankan ke ikal terkunci fasa agar keluarannya Rangkaian ini dapat direalisasikan dengan
terkunci dengan frekuensi dan fasa yang sama dengan menggunakan IC Balance Modulator MC 1496 seperti
sinyal keluaran rangkaian pemangkat. Rangkaian ikal ditunjukkan pada Gambar 3.20 yang diperoleh dari data
terkunci fasa diwujudkan dengan rangkaian terintegrasi aplikasiIC 1496. Sebuah penguat selisih tegangan
MC14046. Perancangan ikal terkunci fasa pada (differential amplifier) dapat digunakan untuk
rangkaian pemulihan sinyal pembawa 38.4 KHz menyelisihkan kedua sinyal, seperti ditunjukkan pada
ditunjukkan pada Gambar 3.16 . Gambar 3.21. Rangkaian ini menggunakan Op-Amp LF
347 dan resistor sebagai komponen pendukung.
3 1
4 CIN PP 2 Output 12 V
VCOUT P1 100 nF
Input 1k
14 13 3.9 k 3.9 k
SIN P2 1k
Sinyal QPSK 10 uF 4 12 10k 10k
6 R2 -SIGIN -OUT Sinyal baseband
CX 1
+SIGIN +OUT
6 5
+
1k 10 7
100 n 100 nF 8 -C-IN 6
7 9 51 +C-IN -
LF347
5 CX VCOIN Carrier I/Q 10k 51 5 10k
INH 2 BIAS
11 10 100 n G-ADJ
12 R1 DEMO 15
10 k 51 3
G-ADJ
R2 ZEN 6.8k 10k
R2 14
R2 R5 1k V-
14046 1k
1k 1k LM1496
50 k
-8V
SN7474
Q
maupun fasa sinyal informasi keluaran tapis dapat
2 5
3
D
CLK
Q
ditekan sekacil mungkin seperti ditunjukkan oleh
4Fc Q
6
Gambar 3.22.
SN7474 2 5
D Q
3 Fc (carrier I)
CLK
100 n
6
Q 843 3238 100 n
SN7474 3 959 2567 100 n
+
1 5 3384 728
+
2 7 3
Input 100 n
-
LF347 6
+
1
-
100 n LF347 2
-
Gambar 3.17 Rangkaian pembagi empat. 10 k
100 n LF347
Output
10k 10 k
10k 10 k
Untuk mendapatkan sinyal sinusoidal, maka detak 10k
50k
- 12 V 12 V
12
+ 14 1
13 3
DATA I/Q - LF347 2
(analog) 10k
DATA I/Q
4077
(digital)
100 k 3.9 k
12 V
3.2.4 Paralel to Serial Converter Gambar 4.2 Data acak dan data I
Rangkaian pengkonversi data paralel menjadi
data seri merupakan akhir dari sistem demodulator.
Dalam perancangan konversi data paralel ke seri dapat
direalisasikan dengan beberapa komponen digital yang
dapat dijelaskan pada Gambar 3.26. Adapun D Flip-Flop
yang dipakai adalah jenis IC 74LS74, 2 buah gerbang
AND (IC 74LS08) dan OR (IC 7432).
2 5 4
DATA Q D Q 6
3 5
DETAK Q CLK
SN74LS08
U11A
SN7474 1 DATA SERI
2
3 Gambar 4.3 Data acak dan data Q
12 9 1
SN74LS32 Gambar 4.2 menunjukkan hasil pembelahan data di
DATA I D Q
DETAK I
11
CLK
2
3
lengan I yang berupa bit-bit ganjil. Sedangkan Gambar
SN7474
SN74LS08
4.3 menunjukkan hasil pembelahan data di lengan Q
yang berupa bit-bit genap.
Gambar 3.15 Rangkaian Paralel To Serial Converter.
4.1.3 Pengamatan Sinyal Pembawa dan Pergeseran
Fasa
Makalah Seminar Tugas Akhir
Dari gambar dapat ditunjukkan bahwa sinyal ditangani PLL sesuai dengan rangkaian RC pada
keluaran dari penjumlahan merupakan sinyal yang masukan VCO. Pengujian VCO dilakukan dengan
fasanya berubah-ubah tergantung dari susunan bit yang mengukur perubahan frekuensi keluaran VCO terhadap
masuk. Dari keempat gambar diatas terlihat bahwa perubahan tegangan masukan. Pencatatan frekuensi
terdapat tundaan antara data informasi dengan sinyal dilakukan setiap perubahan masukan 0.1 V.
QPSK yang dihasilkan rangkaian penjumlah. Hal Grafik hasil pengujian VCO diperlihatkan
tersebut terjadi pada proses pengubahan dari data serial pada Gambar 4.15. Dari grafik terlihat bahwa kenaikan
ke data pararel. frekuensi keluaran VCO proporsional terhadap
perubahan tegangan input VCO untuk range tegangan
4.2 Pengamatan Bentuk Sinyal dan Unjuk Kerja antara 1.8 V - 4.8 V. Diluar rang tersebut keluaran VCO
Demodulator mengalami saturasi. Hal ini tidak mempengaruhi kerja
Pengamatan terhadap bentuk sinyal dan unjuk PLL karena VCO bekerja pada daerah pada
kerja Demodulator QPSK dilakukan terhadap semua proporsional.
bagian pada rangkaian demodulator, meliputi Blok
carrier recovery, balanced modulator, LPF
rekonstruksi, bit regenerator, clock recovery, dan
konverter parelel ke serial. Sedang pengukuran
dilakukan pada keluaran VCO dari PLL, respon
frekuensi tapis pembentuk gelombang sinusoida dan
respon frekuensi pada LPF rekonstruksi.
empat dan pergeseran fasa dapat dilihat pada Gambar 4.19. Sinyal pertama adalah sinus 9600 Hz sinyal
4.17. dibawahnya adalah sinyal cosinus 9600 Hz.
Gambar 4.17 Sinyal keluaran PLL dan pembagi empat. Gambar 4.19 Sinyal pembawa sin 9600 dan cos 9600 keluaran carrier
recovery
Sinyal pertama adalah sinyal keluaran PLL yang
mempunyai frekuensi 4fc dengan fasa terkunci. 4.2.2 Pengamatan Sinyal Hasil Perkalian
Selanjutnya pada sinyal kedua dan ketiga ditampilkan (Balanced Modulator)
sinyal pembagi empat yang mana merupakan sinyal Sinyal keluaran dari balanced modulator
persegi dengan frekuensi fc, yang satu dengan lainnya merupakan hasil perkalian antara sinyal QPSK dengan
berbeda fasa sebesar 90. sinyal gelombang pembawa keluaran carrier recovery.
Hasilnya adalah sinyal bakal informasi (base band) yang
4.2.1.5 Pengujian Tapis Lolos Bawah Pembentuk bercampur dengan sinyal frekuensi tinggi. Hasil
Sinusoida perkalian antara sinyal QPSK dan sinyal pembawa untuk
Pengujian dilakukan dengan menggunakan modulator I dan modulator Q selengkapnya dapat dilihat
osiloscope digital 60 MHz sebagai alat ukur dan di Tabel 2.2 pada Bab II.
generator fungsi sebagai sumber masukan. Tegangan Dari Gambar 4.20 dapat diamati sinyal hasil
yang digunakn sebagai masukan adalah 2 Vpp dengan perkalian antara sinyal QPSK dan sinyal sinus 9600 Hz
rentang frekuensi dari 0.1 fc sampai 10 fc. pada kanal I. Sedang pada Gambar 2.21 dapat diamati
Filter yang dirancang menghasilkan landaian sinyal hasil perkalian antara sinyal QPSK dengan sinyal
sebesar -40 dB/dekade. Hal ini berarti besarnya cosinus 9600 Hz pada kanal Q. Sinyal pertama adalah
penguatan loop tertutup Acl untuk frekuensi diatas fc sinyal pembawa dengan frekuensi 9600 Hz. Sinyal
akan turun sebesar 40 dB bersamaan dengan naiknya kedua adalah sinyal hasil perkalian yang memiliki
frekuensi dari ω ke 10ω. Nilai landaian yang diperoleh frekuensi dua kali frekuensi sinyal pembawa. Dari
dari pengukuran mendekati dengan nilai landaian yang Gambar 4.20 juga dapat diamati bahwa sinyal hasil
diharapkan yaitu sebesar 40 dB seperti ditunjukkan pada perkaian mengandung sinyal bakal informasi yaitu
grafik dari Gambar 4.18 dibawah. komponen dc (±½ dc V).
Gambar 4.20 Sinyal hasil perkalian sinyal QPSK dan sinyal sinus 9600
Gambar 4.18 Grafik respon frekuensi tapis pembentuk sinyal Hz.
sinusoida.
1. Dengan menggunakan sinyal carrier acuan dan [5] H.L Krauss ; C.W Bostian ; F.H Raab, Teknik
sumber detak yang berasal dari satu sumber maka Radio Benda Padat, Universitas Indonesia,
diperoleh sinyal yang singkron antara keduanya Jakarta, 1990.
dengan delay minimal sehingga diperoleh sinyal [6] H. Young, Paul, Electronic Communication
QPSK yang dapat diamati dengan jelas pergeseran Technique, Fourth Edition, Prentice Hall
fasanya.. International, USA, 1999.
2. Dalam perancangan, hasil pengubahan data seri ke
[7] Muflih, Muhamad ; Pengacak Suara dengan
data pararel oleh Bit Splitter diperoleh Data I
Menggunakan Pola Urutan Biner Acak Semu,
sebagai data ganjil untuk dikalikan dengan sinyal
Tugas Akhir, Jurusan Teknik Elektro Fakultas
carrier sin ct dan Data Q sebagai data genap untuk Teknik Universitas Diponegoro, Semarang, 2001.
carrier cos ct.
3. Dari Bit Splitter, Data parallel yang dihasilkan akan
[8] Roddy, Dennis; Coolen, John., Electronic
Communications, fourth edition, Prentice Hall,
tertunda sebesar dua bit terhadap data input serial.
Englewood Cliffs New Jersey, 1995
4. VCO yang dirancang mempunyai rentang frekuensi
kerja antara 87 kHz sampai 37,5 kHz untuk [9] J.Tocci, Ronald, Digital System, Principles
tegangan kendali masukan antara 4.8 V – 1.8 V Application, Fifth Edition, Prentice Hall, USA,
5. Pengujian LPF Recontruction menghasilkan 1994.
landaian sebesar -70 dB/decade dengan frekuensi [10] A Gayakwad, Ramakant, OpAmps and Linier
cut off 550 Hz Integrated Circuits, 4th Edition, Prentice Hall
6. Terjadinya tundaan waktu antara data input International Inc, New Jersey, 2000.
modulator dengan data keluara demodulator [11] Franco, Sergio, Design with Operational
sebesar 1.66 ms sebabkan karena proses Amplifiers and Analog Integrated Circuits, 2nd,
pengubahan dari data serial ke pararel pada Mc Graw-Hill Book Company, Singapore, 1998.
modulator, tundaan tapis rekonstruksi, disamping [12] F Coughlin, Robert and Frederick F Driscoll, Ir.
akumulasi penundaan dari tiap-tiap komponen yang Herman Widodo Soemitro, Penguat Operasional
digunakan. dan Rangkaian Terpadu Linier, PT. Erlangga,
Jakarta, 1985.
5.2 Saran
[13] Barker, Forrest, Communications Electronics:
Systems, Circuits, and Devices, Prentice Hall
1.Format pengiriman pesan PONDASI belum
International
menggunakan format data standar, diperlukan
standarisasi format pengiriman pesan ke terminal [14] W Hughes Frederick, Panduan Op-Amp, edisi
penerima. kedua, Elex media Komputindo, Jakarta 1977
2. PONDASI sebagai penerima pesan hanya [15] Sklar, Bernard, Digital Communication
berfungsi pada sentral tertentu yang memiliki Fundament and Application, Prentice Hall, New
layanan CID, agar wilayah cakupannya semakin Jersey, 1998.
luas hendaknya PT TELKOM menyediakan [16] Roody, Dennis; Coolen, John, Elektronic
layanan CID sebagai layanan standar Communication, 4th Edition, Printice Hall, New
telekomunikasinya. Jersey, 1990.
3. PONDASI masih memerlukan pengembangan [17]
lebih lanjut agar pengiriman pesan dapat [18] Paul Malvino, Albert , PhD, Prinsip-Prinsip
dilakukan dengan prosedur yang lebih mudah dan Elektronik, Edisi ketiga Jilid 1, Erlangga, Jakarta
sederhana. ,1999.
DAFTAR PUSTAKA
[19] Malvino, Jacob, Phd, Elektronika Terpadu, Jilid
2, Erlangga, Jakarta, 1994.
[1] Munandar, Arief, Perancangan Perangkat Keras
[20]
Sistem Modulasi Digital Binary Phase Shift
Keying, Tugas Akhir, Universitas Diponegoro, [21] Tischler, Morris, Telecommunication A Text-
Semarang, 2001. Lab Manual, Second Edition, McGraw Hill, New
York, 1990.
[2] Sharawi, Mohammad, Husam Abu-Ajwah,
Digital Communication Training Kit, Electronics [22] Robert, F.F Driscoll Frederick, Penguat
Engineering, Princess Sumaya University College Operational dan Rangkaian terpadu Linier, Elex
for Technology, Jordan, 1999. Media Komputindo, Jakarta, 1990.
[3] Haykin, Simon, Digital Communication, [23] Tobey-Graeme-Hudsman, Operation Amplifier
McGraw-Hill, Series in Electrical Engeneering, and Application, McGraw Hill USA, 1977.
USA, 1983. [24] W Hughes Frederick, Panduan Op-Amp, edisi
[4] Tomas, Wayne, Advanced Electronic kedua, Elex media Komputindo, Jakarta 1977
Communication System, 3rd Edition, Prentice Hall [25] Arianto Rachmat Pembangkit UHF,Tugas Akhit,
International, USA, 1994. TE UNDIP Transmisi Tu
Makalah Seminar Tugas Akhir
Penulis
Ariyono Hidayat F
L2F097613
Mahasiswa Teknik Elektro
Universitas Diponegoro, Konsentrasi
Telekomunikasi,, angkatan 1997.
Penyusunan Tugas Akhir
Dilaksanakan di Div RisTI dan Lab. Dasar Universitas
Diponegoro.