Laboratorijska veba 1

Uvod u korienje razvojnog paketa QUARTUS II

Upoznavanje sa razliitim nainima unosa dizajna digitalnog sistema u QUARTUS II programskom paketu Postupak prevoenja i verifikacije dizajna pomou simulatora u razvojnom paketu QUARTUS II Postupak pripreme realizovanog sistema za verifikaciju na UP2 razvojnoj ploi

Datum: _________________________________ Pregledao: _______________________________

Programabilna logika kola - Prirunik za laboratorijske vebe

Uvod u korienje razvojnog paketa Quartus II

Vebe iz predmeta Programabilna logika kola imaju za cilj savladavanje projektovanja digitalnih sistema u razvojnom okruenju firme ALTERA pomou paketa Quartus II i razvojnog sistema UP2. Reavanjem praktinih zadataka, studenti se upoznaju sa osnovnim metodama osmiljavanja, unosa, verifikacije i implementacije digitalnih sistema na programabilnim kolima iz familije MAX7000 i FLEX10K firme ALTERA. Verifikacija dobijenih rezultata ostvaruje se preko simulatora koji je sastavni deo paketa Quartus II, kao i testiranjem na razvojnom sistemu UP2. U okviru laboratorijskih vebi predvieno je upoznavanje sa fazama razvoja digitalnog sistema koje obuhvataju opis digitalnog sistema primenom jedne od etiri tehnike: grafiki unos, tabelarni unos, unos preko predefinisanih funkcionalnih blokova (mega funkcija) i unos preko nekog od HDL (Hardware Description Language) opisa: VHDL, AHDL, Verilog HDL, prevoenje projekta, njegovu verifikaciju simulacijom i na kraju praktinu implementaciju, to se ostvaruje na razvojnom sistemu UP2.

Opis primene i organizacije razvojnog paketa Quartus II

Quartus II je profesionalni programski paket namenjen za razvoj digitalnih sistema za implementaciju u programabilna logika kola firme Altera. Quartus II objedinjuje veliki broj programa i alata za opis dizajna, prevoenje, optimizaciju, analizu, verifikaciju i programiranje. Na slici 1.1 prikazan je spisak raspoloivih alata i programa u okviru Quartus II paketa. Na slici 1.2 data je blok ema aktivnosti u procesu projektovanja digitalnih sistema primenom Quartus II paketa. ema ilustruje aktivnosti za najvei broj situacija realizacije digitalnih sistema. Osnovne faze u procesu projektovanja digitalnih sistema su: unos dizajna (Design Entry) sistema. Paket podrava nekoliko naina opisa sistema o emu e vie rei biti u nastavku; obrada unetog dizajna (Synthesis) u smislu prevoenja, optimizacije, formiranja potrebnih datoteka sa rezultatima za dalju analizu/verifikaciju i podacima za programiranje kola (u daljem tekstu postupak obrade projekta zvae se prevoenjem projekta); organizacija i povezivanje delova sistema u okviru resursa programabilnog kola (Place & Route); analiza propagacije signala (Timing Analysis) u okviru programabilnog kola u cilju utvrivanja maksimalne uestanosti rada digitalnog sistema, kritinih puteva prostiranja signala i sl; verifikacija opisanog dizajna simulacijom (Simulation) na osnovu dobijenih rezultata iz postupka prevoenja; programiranje programabilnih PLD, CPLD ili FPGA kola (Programming & Configuration) na bazi formiranih podataka u prethodnim postupcima obrade.

Laboratorijska veba 1

Slika 1.1. Spisak raspoloivih programa i alata u okviru Quartus II paketa Nakon unosa opisa digitalnog sistema ili interfejsa ka ostalim funkcionalnim blokovima u sloenom sistemu (o emu e biti rei kod analize hijerarhijske organizacije sloenih sistema) pristupa se postupku prevoenja i optimizaciji pomou prevodioca (Quartus II Compiler) za odreeni tip programabilnog PLD/CPLD/FPGA kola. Posle uspenog prevoenja obavlja se simulacija i testiranje funkcionalnosti preko simulatora (Quartus II Simulator) kao i analiza kanjenja signala korienjem analizatora vremenskih kanjenja (Quartus II Timing Analyzer) u cilju otkrivanja greaka i sprovoenja daljih akcija u pravcu njihovog otklanjanja. Postupak simulacije vri se kroz analizu vremenskih oblika signala na izlazu ili unutar kola u zavisnosti od razliitih vektora ulaznih signala. Nakon detaljnih simulacija, analiza vremenskih kanjenja i konstatovanja da digitalni sistem zadovaljava zahtevane osobine vri se implementacija sistema i njegova verifikacija u realnim uslovima rada programiranjem programabilnih PLD, CPLD ili FPGA kola. Programiranje kola vri se preko programatora iz paketa (Quartus II Programmer). Opis digitalnog sistema mogue je obaviti na nekoliko naina u okviru Quartus II paketa. Specifikacija opisa postie se preko:

Programabilna logika kola - Prirunik za laboratorijske vebe grafikog editora (Quartus II Block / Graphic Editor) za opis sistema ili podsistema preko standarnih logikih kola, blokova, mega-funkcija i sl. tekstualnog editora (Quartus II Text Editor) za opis sistema ili podsistema kroz razne tekstualne opise: VHDL, AHDL i Verilog HDL i editora talasnih oblika (Quartus II Vector Waveform Editor) za opis sistema ili podsistema preko talasnog oblika signala ulaza i izlaza.

Slika 1.2. Organizacija paketa Quartus II sa aspekta funkcionalnih celina U cilju efikasnijeg savladavanja tehnike projektovanja i realizacije digitalnih sistema koji se obrauju u laboratorijskih vebama primenom softverskog okruenja Quartus II Web Edition, svaka veba u elektronskom priruniku je obraena multimedijalnim sadrajem, koji daje detaljan prikaz svih faza realizacije projekta koji je predmet vebe i obezbeuje paralelan rad u virtuelnom i realnom softverskom okruenju.

Putanje u rad razvojnog paketa Quartus II

Quartus II Web Edition, verzija na kojoj e se obavljati vebe iz Programabilnih logikih kola, predstavlja verziju profesionalnog paketa za razvoj aplikacija za PLD, CPLD i FPGA kola

Laboratorijska veba 1

firme ALTERA sa ogranienim mogunostima, ija je primena obezbeuje realizaciju digitalnih sistema nieg stepena sloenosti.

ZADATAK 1
Otvoriti Vebu 1 u multimedijalnom priruniku. Pogledati poglavlja Startovanje aplikacije i Osnovne funkcije Quartus II aplikacije. Prei u realno Quartus II okruenje. Samostalno ponoviti neke od akcija prikazanih u multimedijalnom okruenju. U okviru osnovnog menia Quartus II paketa nalaze se grupe funkcija: MAX+plus II, File, Edit, View, Project, Assignments, Processing, Tools, Window i Help. Najbitnije funkcije koje se koriste u procesu projektovanja sistema izdvojene su u vidu tastera i organizovane u osnovnom toolbar-u koji se nalazi neposredno ispod padajueg menia (slika 1.4). Ikone iz toolbar-a kao i njihov opis dat je tabeli 1.1.

Slika 1.4. Osnovni meni Quartus II paketa Tabela 1.1. Opis funkcija i ikona u okviru osnovnog toolbar-a

Formiranje novog dizajna (New)

Otvaranje postojeeg dizajna (Open)

Snimanje digitalnog dizajna u datoteku (Save)

tampanje aktivnog ekrana (Print)

Brisanje objekta (Delete) Kopiranje objekta (Copy)

Vraanje objekta (Paste)

Programabilna logika kola - Prirunik za laboratorijske vebe

Vraanje prethodno obavljene akcije (Undo)

Pomo (Help)

Hijerarhijska organizacija projekta

Rasporeivanje prikljuaka (Floorplan Editor)

Prevodilac projekta (Compiler)

Simulacija projekta (Simulator Tool)

Analiza vremenskog kanjenja signala (Timing Analyser)

Programiranje PLD, CPLD, FPGA

Specificiranje imena projekta

Postavljanje da aktivni dizajn postane projekat

Otvaranje osnovnog dizajna projekta

Snimanje svih datoteka predvienih za prevoenje i gruba provera greaka u dizajnu Snimanje svih otvorenih datoteka dizajna u okviru projekta i aktiviranje prevoenja Snimanje svih otvorenih datoteka dizajna u okviru projekta i aktiviranje simulatora

Laboratorijska veba 1

Formiranje projekta
Opis sistema u Quartus II paketu poinje formiranjem projekta. Projekat predstavlja organizacionu jedinicu koja ukazuje na razliite dokumente preko kojih se opisuju delovi sistema i sistem u celini, konfiguracije, specifikacije, podeavanja i sl. Formiranje novog projekta sprovodi se na sledei nain: 1. Izborom opcije File / New Project Wizard... iz opadajueg menia otpoinje se sa procesom formiranja novog projekta. Nakon aktiviranja ove opcije otvara se prozor preko koga se definiu osnovni parametri projekta. 2. Specifikacija projekta poinje definisanjem radnog direktorijuma u okviru prozora Directory, Name, Top-level Entity. U okviru istog prozora navodi se ime projekta i dizajn koji predstavlja najvii nivo opisa projekta. Prelazak na sledei prozor specifikacije projekta obavlja se preko tastera Next. 3. Druga faza u procesu specifikacije projekta je postupak prikljuivanja postojeih datoteka projektu. Ova opcija sprovodi se preko prozora pod imenom Add Files. U ovoj fazi specifikacije mogue je prikljuiti biblioteke koje se ne podrazumevaju za proces specifikacije dizajna. To se postie aktiviranjem tastera User Libraries... i preko novog prozora za prikljuivanje biblioteka. Aktiviranjem tastera Next prelazi se na sledeu fazu u procesu specifikacije projekta. 4. Trea faza u procesu specifikacije projekta je faza definisanja familije i tipa ureaja za koji se razvija projekat. Prozor koji odgovara ovoj fazi specifikacije projekta nosi naziv Family & Device Settings. Kako bi se projekat pravilno specificirao neophodno je definisati familiju ureaja u okviru polja Family. Na osnovu specificirane familije ureaja, popunjava se polje Available Devices sa programabilnim kolima koja su podrana. Dizajneru sistema se prua mogunost da specificira taan tip programabilnog kola i to selekcijom imena kola iz polja Available Devices. Ukoliko se opis sistema obavlja radi provere dizajna, procene tipa ipa za realizaciju ili sl. mogue je samo definisati familiju i selektovati opciju Auto device selected by the Fitter. Na ovaj nain, prevodilac, na bazi kompleksnosti opisa sistema i potrebnih resursa, predlae dizajneru koji konkretan ip treba da koristi iz grupe specificirane familije kola.

ZADATAK 2
Pogledati poglavlje Formiranje projekta u okviru Vebe 1 u multimedijalnom priruniku. Prei u realno Quartus II okruenje i samostalno formirati projekat na isti nain kao to je objanjeno u multimedijalnom okruenju.

Unos dizajna preko grafikog editora Graphic Editor / Block Editor

Grafiki pristup unosa dizajna digitalnog sistema predstavlja osnovni i najpristupaniji nain opisa sistema. Otpoinjanje formiranja opisa digitalnog sistema grafikim putem moe se obaviti na jedan od sledea dva naina: izborom Block Diagram / Schematic File (slika 1.5) iz prozora dobijenim aktiviranjem ikone New iz toolbar-a;

izborom Graphic Editor iz opadajueg menia MAX+plus II.

Programabilna logika kola - Prirunik za laboratorijske vebe

Slika 1.5. Prozor za formiranje novog dizajna Po aktiviranju opcije za unos sistema grafikim putem otvara se prazan prozor grafikog editora (slika br. 1.6). Nakon otvaranja prozora za unos sistema grafikim putem korisnik treba da izvri snimanje dokumenta ime dodeljuje ime dizajnu. Ukoliko dizajner nije prethodno formirao projekat Quartus II prua mogunost da se formira projekat i specificiraju parametri projekta. Dizajn digitalnog sistema unet putem grafikog opisa snima se sa ekstenzijom datoteke BDF.

Slika 1.6. Prozor za specifikaciju sistema grafikim putem (grafiki editor)

Laboratorijska veba 1

Uz levu ivicu prozora za unos dizajna grafikim putem (slika 1.8) formira se toolbar specifian za ovakav nain unosa (toolbar grafikog editora). Funkcije ikona iz toolbar-a grafikog editora prikazane su u tabeli 1.2. Ukljuivanje opisanih sistema ili elementarnih elementa preko simbola u aktivan dizajn grafikog editora moe se obaviti na jedan od sledeih nekoliko naina: aktiviranjem ikone iz toolbar-a grafikog editora; pozivom opcije iz padajueg menia Edit / Insert Symbol... ili brzim dvostrukim pritiskom levog tastera mia (postupak karakteristian za Windows aplikacije) u trenutku kada se kursor mia nalazi nad prozorom za unos grafikog dizajna.

Quartus II paket podrazumeva standardnu grupu biblioteka za opis sistema grafikim putem. Standardna grupa biblioteka ukljuuje biblioteku osnovnih elemenata (primitives); biblioteku kompleksnih funkcija (megafunctions) i biblioteku elemenata koji su se koristili u MAX+Plus II paketu (others). Tabela 1.2. Toolbar koji se odnosi na grafiki unos dizajna Simbol Opis simbola Manipulacija sa objektom u okviru prozora za opis sistema grafikim putem

Unos teksta (imenovanje linije signala, prikljuka, ...) Povezivanje prikljuaka pod pravim uglom (crtanje linija pod pravim uglom) Povezivanje prikljuaka pod proizvoljnim uglom (crtanje linija pod proizvoljnim uglom) ne treba koristiti !!! Crtanje lunih linija ne treba koristiti !!!

Crtanje krugova ne treba koristiti !!!

Uveliavanje i umanjivanje slike (Zoom In/Out)

Alat za pozivanje simbola (Symbol Tool)

10

Programabilna logika kola - Prirunik za laboratorijske vebe

Crtanje Block-a (Block Tool) Crtanje grupnih linija (magistralnih BUS signala) pod pravim uglom (Bus Tool) Kada je aktivirana ova opcija pomeranje komponenata obavlja se sa odravanjem povezanosti prikljuaka komponente (Rubberbanding)

ZADATAK 3
Pogledati poglavlja Primer grafikog dizajna u okviru Vebe 1 u multimedijalnom priruniku. Prei u realno Quartus II okruenje i obaviti unos grafikog dizajna na osnovu obraenog primera. Nakon postavljanja simbola elementarnih logikih kola i sloenih digitalnih sistema u okviru dizajna grafikim putem vri se povezivanje njihovih prikljuaka. Povezivanje prikljuaka obavlja se povlaenjem linija izmeu odgovarajuih ulaznih i izlaznih prikljuaka elemenata. Radi preglednosti, linije signala se povlae pod pravim uglom, a u sluaju da povlaenjem linija dolazi do pretrpavanja slike i stvaranja nepreglednog dizajna pribegava se postupku imenovanja linija. Postupkom imenovanja linija nije neophodno povezivati linije sa istim imenom ve je dovoljno takvim linijama pridruiti isto ime. Pridruivanje imena liniji (tj. signalu) obavlja se unosom teksta koji opisuje tu liniju nad linijom signala. Vei broj grupisanih linija magistralne ili BUS linije se prikazuju debljom linijom (aktiviranjem opcije Bus Tool iz toolbar-a). Naziv magistralne linije ima formu DATA[7..0] pri emu pojedinane linije nose imena DATA7, DATA6, ... DATA0.

Prevoenje projekta Quartus II Compiler

Prevoenje projekta je proces koji aktivira niz programskih modula i pomonih alata preko kojih se vri provera pravilnog unosa dizajna, sinteza logike na osnovu opisa sistema, adekvatno povezivanje raspoloivih elemenata unutar jednog ili vie Alterinih programabilnih ipova i generisanje izlaznih datoteke za simulaciju, vremensku analizu signala i programiranje kola. Prevoenje projekta predstavalja kljunu kariku izmeu postupka dizajna digitalnog sistema i njegove verifikacije, simulacije i implementacije. Izlazne datoteke, nakon procesa prevoenja, sadre potpun opisa specificiranog sistema za implementaciju u definisanom programabilnom kolu. Drugim reima, datoteke na izlazu sadre pored funkcionalnosti sistema koja je data opisom od strane dizajnera i fizike karakteristike prostiranja signala koje potiu od tehnologije izrade programabilnog kola i naina povezivanja elemenata u okviru kola. Quartus II paket uvek radi sa jednim projektom. Projekat moe da sadri vei broj opisa preko datoteka razliitih naina specifikacije dizajna. U svakom trenutku u okviru projekta je samo jedan dizajn najvieg nivoa (Top-Level Entity). Aktiviranjem mehanizma prevoenja, prevodi se opis koji je specificiran kao dizajn najvieg nivoa. Postavljanje trenutno aktivnog dizajna za dizajn najvieg nivoa u okviru projekta obavlja se aktiviranjem opcije iz padajueg menia Project / Set as Top-Level Entity ili istovremenim pritiskom tastera CRTL+SHIFT+J (slika 1.11).

Laboratorijska veba 1 Prevoenje projekta aktivira se na jedan od sledeih nekoliko naina: iz osnovnog toolbar-a Quartus II paketa; pozivanjem ikone Compiler aktiviranjem opcije iz padajueg menia MAX+PLUS II / Compiler ili istovemenim pritiskom tastera CTRL+L.

11

Pri svim nainima aktiviranja postupka prevoenja projekta otvara se prozor prevodica Compiler Tool . Pozivanjem prevodica preko kombinacije tastera CTRL+L automatski se podie prozor Compiler Tool i aktivira taster Start tj. proces prevoenja. Aktiviranjem tastera Start otpoinje postupak prevoenja projekta. Neposredno ispod prozora prevodioca otvara se prozor poruka Processing u kome se ispisuju informacije (Info), greke (Error) i upozorenja (Warning) u postupku prevoenja (slika 1.7). Na kraju prevoenja otvara se mali prozor sa informacijama o uspenosti prevoenja i ukupnom broju greaka i sugestija. Ukoliko se pojave greke u postupku prevoenja, student je duan da protumai komentar koji je dobio u prozoru Processing i u skladu sa tim ispravi dizajn i ponovi postupak prevoenja. Nakon pravilnog prevoenja projekta dizajner biva obaveten porukom Full Compilation was successful.

Slika 1.7. Izgled Quartus II prozora nakon uspenog prevoenja projekta

ZADATAK 4
Pogledati poglavlje Prevoenje dizajna u okviru Vebe 1 u multimedijalnom priruniku. Prei u realno Quartus II okruenje i obaviti prevoenje grafikog dizajna unetog u okviru Zadatka 3.

12

Programabilna logika kola - Prirunik za laboratorijske vebe

Simulacija opisanog dizajna

Simulacija je postupak testiranja projektovanog sistema opisanog dizajna u okviru programskog paketa. Ovo je jako bitna faza u postupku projektovanja jer se simulacijom otkrivaju greke nastale u toku projektovanja i unosa dizajna. Simulacijom se vri verifikacija rada projektovanog dizajna bez programiranja programabilnih kola, njihovog ukljuivanja u kompleksan sistem i realne uslove rada. Postupak simulacije projektovanog sistema sastoji se od: 1. unosa simulacione datoteke, tj. specifikacije sekvence ulaznih signala u vremenskom domenu kao i navoenje izlaznih i unutranjih signala ije sekvence u vremenskom domenu elimo da proverimo; 2. obrade simulacione datoteke na bazi rezultata prevoenja projekta i 3. analize dobijenih rezultata simulacije (dijagrama simulacije). Osnovni zadatak projektanta sistema u postupku simulacije opisanog dizajna jeste osmiljavanje sekvence signala na ulazu kojima se pokrivaju sluajevi od interesa za verifikaciju projektovanog sistema. Nakon simulacije sistema na bazi specificiranih vremenskih oblika signala na ulazu neophodno je izvriti analizu signala na izlazu i utvrivanje ispravnosti rada sistema u pogledu funkcionalnosti i vremenskih kanjenja signala. Unos simulacione datoteke obavlja se editorom vremenskih oblika signala (Vector Waveform Editor) na slian nain kao kod unosa dizajna vremenskim oblicima signala. Bitna razlika ogleda se u tome to se u postupku unosa simulacione datoteke opisuju samo vremenski oblici ulaznih signala dok se izlazni i unutranji signali (signali unutar sistema koji nisu dovedeni na prikljuke sistema) samo navode u smislu zahteva za njihovo prikazivanje nakon simulacije. Simulaciona datoteka, koja nosi ime isto kao ime dizajna koji se verifikuje simulacijom, snima sa sa ekstenzijom .VWF. Primer prozora za unos podataka za simulaciju dat je na slici 1.8.

Slika 1.8. Prozor za unos signala za postupak simulacije U tabeli simulacionog prozora vri se dodavanje signala ije vremenske oblike elimo posmatrati u postupku simulacije. Samo za ulazne signale se postavljaju test vrednosti, tj. oblici, na slian nain kao i u postupku projektovanja sistema vremenskim oblicima signala.

Laboratorijska veba 1

13

Unutranjim signalima i signalima na izlazu ne treba specificirati oblik, jer e oni biti generisani od strane paketa Quartus II nakon prevoenja projekta. Postupak unosa simulacionog dijagrama moe se prikazati kroz nekoliko sukcesivnih radnji koje su izloene u nastavku: 1. Formiranje simulacionog dijagrama vri se aktiviranjem tastera New iz osnovnog toolbar-a paketa i opcije Vector Waveform File unutar prozora New i podgrupe Other Files (slika br. 1.15); 2. Zadavanje i snimanje datoteke simulacionog dijagrama sistema (sa istim nazivom datoteke kao i ime datoteke dizajna koji se verifikuje simulacijom, ali sa ekstenzijom VWF) obavlja se izborom File / Save As ... iz opadajueg menia; 3. U polje vremenskih oblika signala editora signala (Vector Waveform Editor) unose se signali ije oblike elimo analizirati u postupku simulacije; 4. Dvostrukim pritiskom na levi taster mia u okviru kolona Name ili Value prozora za opis vremenskih oblika signala otvara se novi prozor (slika br. 1.17) za dodavanje signala (Insert Node or Bus) ; 5. Aktiviranjem tastera Node Finder otvara se prozor (slika 1.8) preko koga se vri izbor signala koje elimo ukljuiti u simulacioni dijagram. Pre izbora signala za ukljuivanje u simulacioni dijagram treba postaviti filter selekcije signala. Najpogodnije je da opcija Filter bude podeena na Pins: all ime se aktivira uvid u sve signale sistema. U okviru prozora Node Finder treba aktivirati taster List nakon ega dolazi do popunjavanja polja Nodes Found svim raspoloivim signalima za simulaciju na bazi specificiranog filtera; 6. Za pravilnu simulaciju, simulacioni dijagram treba da ukljuuje sve ulazne signale dizajna i izlazne signale koji su karakteristini za verifikaciju rada sistema. Signali koji su specificirani u okviru polja Selected Nodes bivaju prikljueni simulacionom dijagramu. Izbor signala za prikljuivanje dijagramu simulacije obavlja se selekcijom eljenih signala u okviru polja Nodes Found i aktiviranjem tastera u centralnom delu prozora koji ukazuju na smer prebacivanja signala izmeu polja Nodes Found i Selected Nodes. 7. Nakon selekcije eljenih signala (koji su specificirani u polju Selected Nodes) aktivira se taster OK za prozor Node Finder i OK za prethodno aktivirani prozor Insert Node or Bus. Ovim biva okonan proces specifikacije signala za simulacioni dijagram nakon ega treba obaviti specifikaciju vremenskih oblika ulaznih signala; 8. Markiranje odreenog vremenskog intervala jednog ili vie signala obavlja se prevlaenjem mia uz pritisnuti levi taster u zoni od interesa. Pridruivanje logike vrednosti markiranoj zoni u prostoru signal-vreme obavlja se aktiviranjem adekvatnih ikona iz levog toolbar-a editora vremenskih oblika signala; Take 7 i 8 ponoviti sve dok se ne dobije eljeni oblici ulaznih signala simulacionog dijagrama za potrebe verifikacije sistema. Postupak aktiviranja simulacije obavlja se na sledei nain: 1. Aktiviranjem tastera Simulator Tool iz osnovnog toolbar-a paketa ili izborom opcije iz opadajueg menia Processing / Simulator Tool. Nakon aktiviranja simulatora otvara se prozor Simulator Tool; 2. Postavljanjem datoteke sa specifikacijom za simulaciju obavlja se preko polja Simulation Input. Mogue je obaviti simulaciju dizajna jedino ako je prethodno uspeno preveden;

14

Programabilna logika kola - Prirunik za laboratorijske vebe

3. Aktiviranje samog procesa simulacije, tj. obrade podataka na bazi specificiranih vremenskih dijagrama signala na ulazu, obavlja se pristiskom tastera Start u okviru prozora Simulator Tool; 4. Informacija o uspenosti simulacije objavljuje se u novom informacionom prozoru Simulator. Poruka potpuno uspene simulacije je Simulator was successful. Neuspena simulacija pored komentara Simulator was unsuccessful nosi informaciju o broju greaka i sugestija. Pregled nastalih greaka u procesu simulacije moe se viedeti u okviru prozora Processing na dnu ekrana; 5. Pregled simulacionog dijagrama obavlja se izborom opcije Open iz prozora Simulator Tool. Nakon obavljene simulacije simulacioni dijagram sadri i vremenske oblike unutranjih i izlaznih signala na bazi opisanog sistema i vremenskih oblika signala na ulazu.

ZADATAK 5
Pogledati poglavlje Simulacija dizajna u okviru Vebe 1 u multimedijalnom priruniku. Prei u realno Quartus II okruenje i obaviti simulaciju grafikog dizajna prevedenog u okviru Zadatka 4.

Verifikacija realizovanog sistema na UP2 razvojnoj ploi

Na vebama iz programabilnih logikih kola verifikacija realizovanih zadataka obavlja se na razvojnoj ploi UP2. Detaljan opis razvojnog sistema iznet je u Prilogu A. Na UP2 ploi nalaze se CPLD ip tipa EPM7128S i FPGA kolo EPF10K70. Verifikacija veeg broja zadataka obavie se na CPLD ipu. Zadaci iz poslednjih nekoliko vebi testirae se na FPGA kolu EPF10K70 UP2 ploe. Postupak pripreme i programiranja kola EPM7128S i EPF10K70 iznet je u Prilogu C. U okviru UP2 ploe nalaze se niz pomonih elemenata (DIP prekidai, tasteri, LED diode, displeji,... ) koji pomau u postupku verifikacije sistema na UP2 sistemu simulirajui realne uslove u kojima sistem radi. Postupku verifikacije zadatka na razvojnom sistemu UP2 pristupa se tek nakon uspenog unosa dizajna, prevoenja i testiranja u okviru simulatora Quartus II paketa. Programiranje kola obavlja se preko pomonog interfejsnog kabla ByteBlaster II za spregu sa kolima na UP2 ploi i opcije Quartus II Programmer u okviru paketa Quartus II. U cilju upoznavanja sa razvojnim sistemom UP2 treba proitati Prilog A i C koji su dati na kraju praktikuma.

Unos dizajna HDL opisom

Quartus II paket ima mogunost unosa dizajna preko HDL (Hardware Description Language) opisa i to jezicima: VHDL (sintaksom 1987 i 1993), Verilog HDL i AHDL. Specifikacija opisa sistema moe se obaviti u bilo kom tekstualnom editoru ili i iz editora ponuenog od strane paketa. Formiranje novog HDL dokumenta u okviru oformljenog projekta postie se na nain koji je karakteristian za formiranje novog dizajna tj. pozivanjem opcije New iz osnovnog toolbar-a Quartus II paketa ili aktiviranjem opcije iz padajueg menia File / New ... Nakon otvaranja prozora New kao na slici br. 1.5 vri se izbor opcije AHDL File, VHDL File ili Verilog HDL File u zavisnosti od naina opisa sistema preko HDL jezika. Nakon imenovanja i snimanja datoteke (izbor opcije iz padajueg menia File / Save As ...) vri se unos dizajna u

Laboratorijska veba 1

15

skladu sa standardima jezika AHDL, VHDL ili Verilog HDL. Ekstenzije datoteka u kojima se uvaju HDL opisi date su u tabeli 1.3. Na slici 1.9 prikazan je VHDL opis dizajna addersubtractor.vhd (primer se nalazi u direktorijumu \altera\qdesigns6x\vhdl_verilog_tutorial). Tabela 1.3. Ekstenzije datoteka u kojima se uvaju HDL opisi Ekstenzija datoteke .VHD .TDF .V Vrsta HDL datoteke VHDL AHDL Verilog HDL

Slika 1.9. Primer editora teksta u okviru Quartus II paketa sa VHDL opisom dizajnom Postavljanje dizajna koji je specificiran HDL opisom kao dizajn najvieg nivoa u okviru projekta kao i prevoenje projekta obavlja se na isti nain kao to je specificirano u prethodnom poglavlju. Quartus II paketom omoguen je jo jedan nain unosa dizajna koji predstavlja tabelarni unos funkcionisanja digitalnog sistema. Ovakav nain unosa bie razmotren na jednoj od narednih vebi. Poslednja verzija programskog paketa Quartus II Web Edition moe se besplatno preuzeti sa sajta www.altera.com. Takoe, na istom sajtu mogu se nai kompletna uputstva za korienja ovog paketa kao i izvestan broj primera realizacije odreenih sistema u VHDL-u i grafikom editoru. Jedna od verzija Quartus II paketa kao i obilje materijala za uspean rad u okviru alata na raspolaganju je studentima na CD-u sa multimedijalnim prirunikom.