VODI KROZ PC TEHNOLOGIJU

SISTEMSKE MEMORIJE

Prevod sa engleskog: Dr Radomir Jankovi

2 Sistemska memorija je mesto gde raunar dri programe i podatke koji se trenutno koriste i, zbog potreba sve monijeg softvera, zahtevi koji se postavljaju pred sistemsku memoriju, poveavaju se poslednjih nekoliko godina alarmantnom brzinom. Posledica je da moderni raunari imaju mnogo vie memorije od prvih PC raunara iz ranih 1980-ih godina, to je imalo uticaja na razvoj njihove arhitekture. Smetanje i izvlaenje podataka iz velikog memorijskog bloka zahteva mnogo vie vremena od istih radnji sa manjim blokom. Sa velikom koliinom memorije, razlika u vremenu izmedju pristupa registru i memoriji je veoma velika, pa je to imalo za posledicu pojavljivanje dodatnih slojeva "kea" (skrivene memorije) u memorijskoj hijerarhiji. to se tie brzine pristupa, danas procesori prevazilaze memorijske ipove i ta razlika se stalno poveava. To znai da procesori sve vie moraju da ekaju na podatke koji idu u, ili izlaze iz glavne memorije. Jedno od reenja je da se upotrebi "skrivena memorija" izmedju glavne memorije i procesora, kao i pametna elektronika, da bi se osiguralo da se sledei podatak koji je potreban procesoru ve nalazi u skrivenoj memoriji.

Primarna skrivena memorija

Primarna, ili skrivena memorija prvog nivoa, je na centralnoj procesorskoj jedinici i koristi se za privremeno smetanje instrukcija i podataka organizovanih u blokovima od po 32 bajta. Primarna skrivena memorija je najbri oblik memorije. Ona je ograniena po veliini, zato to je ugradjena na ipu sa spregom sa nultim stanjem ekanja (bez kanjenja) prema procesorskoj izvrnoj jedinici. Primarna skrivena memorija se implementira upotrebom statike RAM memorije (SRAM) i do nedavno je bila kapaciteta od 16 Kbajta. SRAM koristi dva tranzistora po bitu i moe da dri podatke bez spoljanje pomoi sve dok je ukljueno napajanje kola. Drugi tranzistor kontrolie izlaz prvog: to je kolo poznato kao "flip-flop" (bistabilni multivibrator) - koje se tako zove jer ima dva stabilna stanja koja moe naizmenino da menja. Ovo je u suprotnosti sa dinamikom RAM memorijom (DRAM), koja mora da se osveava mnogo puta u sekundi da bi se zadrali podaci koje ona sadri. SRAM memorija se proizvodi na slian nain kao i procesori: visoko integrisani uzorci rasporeda tranzistora se foto-graviraju u silicijumu. Svaki bit SRAM memorije se sastoji od etiri do est tranzistora, to je razlog zato SRAM zauzima mnogo vie prostora u poredjenju sa DRAM memorijom, koja koristi samo jedan tranzistor po bitu (plus kondenzator). Ovo, kao i injenica da je SRAM memorija nekoliko puta skuplja od DRAM memorije, objanjava zato se ona ne koristi u veoj meri u PC sistemima. Intel-ov procesor P55 MMX, uveden poetkom 1997. godine, bio je zapaen zbog poveanja kapaciteta skrivene memorije prvog nivoa na 32 Kbajta. Procesorski ipovi AMD K6 i Cyrix M2, uvedeni kasnije te godine, doneli su dalja poveanja skrivenih memorija prvog nivoa na 64 Kbajta. Upravljaka logika skrivene memorije prvog nivoa dri najee koriene podatke i kd u keu i aurira spoljanju memoriju samo kada centralna procesorska jedinica prepusti upravljanje drugim gospodarima magistrale, ili za vreme direktnog pristupa memoriji od strane periferijskih uredjaja, kao to su pogon diskete ili zvuna kartica. Skupovi ipova za Pentijum, kao to je Triton FX (i kasniji) podravaju skrivenu memoriju sa odloenim auriranjem pre nego sa trenutnim auriranjem glavne memorije. Trenutno auriranje se deava kada procesor

3 upisuje podatke istovremeno i u skrivenu i u glavnu memoriju (da bi osigurao njihovu koherentnost). Odloeno auriranje se pojavljuje kada procesor upisuje podatke u skrivenu memoriju i tada prelazi na sledeu instrukciju. Skrivena memorija dri podatke za odloeno auriranje i upisuje ih u glavnu memoriju kada podaci u skrivenoj memoriji treba da se zamene. Odloeno auriranje nudi oko 10 % bolju performansu od trenutnog auriranja, ali je skrivena memorija koja ima i tu funkciju znatno skuplja. Trei tip naina upisivanja je trenutno auriranje sa baferom i daje slinu performansu kao odloeno auriranje.

Sekundarna skrivena memorija

Veina PC raunara se nude sa sekundarnom skrivenom memorijom, da bi se premostio jaz izmedju performansi procesora i memorija. Sekundarna skrivena memorija (takodje poznata i kao "spoljanja" ili skrivena memorija drugog nivoa) koristi istu upravljaku logiku kao i primarna skrivena memorija i zato se implementira pomou SRAM memorije. Sekundarna skrivena memorija dolazi tipino u dve veliine, od 256 Kbajta i 512 Kbajta, i moe da se pronadje ili zalemi na matinoj ploi u podnoju CELP (Card Edge Low Profile) ili, u novije vreme, na modulu COAST ("cache on a stick"). Ovaj poslednji podsea na SIMM (Single Inline Memory Module - jednostruki memorijski modul u liniji), ali je neto krai i ulazi u COAST podnoje, koje je uobiajeno smeteno blizu procesora i lii na PCI slot za proirenje. Pentijum Pro je odstupio od ovog rasporeda, postavljajui skrivenu memoriju drugog nivoa na sam procesorski ip. Cilj skrivene memorije drugog nivoa je da obezbedi procesoru zapamene informacije bez ikakvog kanjenja (stanja ekanja). U tu svrhu, procesorska sprega na magistralu ima poseban prenosni protokol koji se zove reim prenosa neprekidne grupe podataka. Ciklus ovog prenosa se sastoji od etiri prenosa podataka gde se samo adresa od prvih 64 upuuje na adresnu magistralu. Najea sekundardna skrivena memorija je sinhrona protona neprekidna grupa podataka. Da bi se imala sinhrona skrivena memorija, skup ipova, kao to je Triton, treba da je podrava. Ona moe da obezbedi poveanje performanse PC raunara od 3 do 5 %, jer je vremenski uskladjena sa ciklusom generatora takta. To se postie korienjem specijalizovane SRAM tehnologije koja je razvijena tako da dozvoljava pristup sa nultim stanjem ekanja za uzastopne cikluse itanja neprekidnih grupa podataka. Statika RAM memorija za protone neprekidne grupe podataka (PB SRAM - Pipelined Burst Static RAM) ima pristupno vreme u opsegu od 4,5 do 8 nanosekundi (ns) i dozvoljava vremenski raspored prenosa 3-1-1-1 za brzinu magistrale od 133 MHz. Ovi brojevi se odnose na brojeve ciklusa generatora takta za svaki pristup u reimu itanja neprekidne grupe podataka iz memorije. Na primer, 3-1-1-1 se odnosi na tri ciklusa generatora takta za prvu re i po jedan ciklus za svaku narednu re. Za brzine magistrale do 66 MHz sinhrona statika RAM memorija za neprekidne grupe podataka (Sync SRAM) nudi ak bolju performansu, jer je u stanju da omogui cikluse neprekidnih grupa podataka od 2-1-1-1. Medjutim, sa brzinama magistrale iznad 66 MHz, njena performansa pada na 3-2-2-2, to je znaajno sporije od PB SRAM memorije. Postoji takodje i asinhrona skrivena memorija, koja je jevtinija i sporija, jer nije vremenski uskladjena sa ciklusom generatora takta. Sa asinhronim SRAM memorijama, raspoloivim sa brzinama izmedju 12 i 20 ns, svi ciklusi itanja neprekidnih grupa podataka imaju vremenski

4 raspored 3-2-2-2 na magistralama od 50 do 66 MHz, to znai da postoje dva stanja ekanja za vodei ciklus i po jedno stanje ekanja za sledea tri prenosa neprekidnih grupa podataka.

Glavna memorija
Trei i najvaniji nivo sistemske memorije PC raunara je glavna memorija, ili memorija sa direktnim pristupom (RAM - Random Access Memory). Ona je izvor privremenih podataka, ali je glavno podruje memorije kojoj pristupa vrsti disk. Ona radi, da tako kaemo, kao prolazna stanica izmedju vrstog diska i procesora. to se vie podataka moe imati u RAM memoriji, to e bre raditi PC raunar. Glavna memorija je prikljuena na procesor preko njenih magistrala za adrese i podatke. Svaka magistrala se sastoji od izvesnog broja elektrinih kola, odnosno bitova. irina adresne magistrale odredjuje kolikom broju razliitih memorijskih lokacija se moe pristupiti, a irina magistrale za podatke - koliko je informacija smeteno u svakoj od lokacija. Svaki put kada se jedan bit doda adresnoj magistrali, opseg adresa se udvostrui. Svi Intel-ovi procesori, poevi od 386 pa na dalje, imaju 32-bitnu adresnu magistyralu koja im omoguava da pristupe memoriji do 4 Gbajta. Savremeni procesori imaju 64-bitne magistrale za podatke, pa mogu da pristupe na 8 bajtova podataka istovremeno. Glavna memorija se gradi upotrebom DRAM ipova, to je skraenica za Dinamiku RAM memoriju.

DRAM
DRAM ipovi su velike, pravougaone matrice memorijskih elija, sa logikom za podrku koja se koristi itanje i upisivanje podataka u matrice i sa sklopom za osveavanje da bi se odrao integritet smetenih podataka. Memorijske matrice su rasporedjene po redovima i kolonama memorijskih elija koji se zovu linije rei i linije bitova, respektivno. Svaka memorijska elija ima jedinstvenu lokaciju ili adresu, definisanu presekom reda i kolone. DRAM se proizvodi korienjem slinog procesa kao i za procore: silicijumski substrat se gravira uzorcima rasporeda tranzistora i kondenzatora (kao i podravajue strukture) od kojih se sastoji svaki bit. Ona je mnogo jevtinija od procesora, jer predstavlja seriju jednostavnih, ponavljajuih struktura, tako da nije komplikovano pravljenje jedinstvenog ipa sa vie miliona indiovidualno smetenih tranzistora, a DRAM je jevtinija od SRAM memorije jer koristi upola manje tranzistora. Tokom godina, vie razliitih struktura je korieno da bi se stvorile memorijske elije na ipu, a u dananjim tehnologijama, elektronska kola za podrku obino ukljuuju: sens-pojaavae, za pojaanje signala ili naelektrisanja na memorijskoj eliji adresnu logiku, za izbor redova i kolona logiku za signale /RAS (Row Adress Select - izbor reda adrese) i /CAS (izbor kolone adrese), za pamenje i razreavanje adresa reda i kolone i zapoinjanje i okonanje operacija itanja i upisivanja kola za itanje i upisivanje za smetanje informacija u memorijske elije ili itanje onoga to je tamo smeteno unutranje brojae ili registre, za uvanje traga o sekvenci osveavanja ili za zapoinjanje ciklusa osveavanja po potrebi

5 logiku za omoguavanje izlaza, koja spreava da se podaci pojavljuju na izlazima, sem kada se to izriito eli.

Tranzistor je u sutini prekida koji moe da kontrolie protok struje - ukljuen je, ili iskljuen. U DRAM memoriji, svaki tranzistor dri po jedan bit: ako je tranzistor "otvoren" i struja moe da tee, to je "1"; ako je zatvoren, to je "0". Kondenzator se koristi da dri naelektrisanje, ali ono uskoro nestaje, ime se gubi podatak. Da bi se prevaziao ovaj problem, drugo kolo osveava memoriju, itajui njene vrednosti pre nego to one potpuno nestanu, i upisujui ih ponovo u prvobitnoj verziji. Ta aktivnost osveavanja je razlog zato se memorija naziva dinamikom. Brzina osveavanja se izraava u nanosekundama (ns) i ta cifra u stvari predstavlja "brzinu" RAM meorije. Veina PC raunara zasnovanih na Pentijumu koristi RAM sa brzinama od 60 ns do 70 ns. Najtei aspekt rada sa DRAM uredjajima je razreenje vremenskh zahteva. DRAM memorije su obino asinhrone i odgovaraju na ulazne signale kad god se oni pojave. Dok se ti signali primenjuju u ispravnom redosledu, sa trajanjima signala i kanjenjima izmedju njih koja ispunjavaju odredjena ogranienja, DRAM memorija e raditi ispravno. Tih signala nema mnogo i oni ukljuuju: Signal za izbor reda adrese (/RAS): Kolo za /RAS se koristi za pamenje reda adrese i zapoinjanje memorijskog ciklusa. To je potrebno na poetku svake operacije. /RAS signal je aktivan na nivou logike nule; to znai, da bi se omoguio /RAS, potreban je prelaz napona sa visokog nivoa ("1") na niski nivo ("0"). Napon mora da ostane na niskom nivou, sve dok /RAS vie nije potreban. Za vreme potpunog memorijskog ciklusa, postoji minimum vremena u kome /RAS mora da bude aktivan, kao i minimum vremena u kome /RAS mora da bude neaktivan, to se zove vreme prethodnog uspostavljanja /RAS signala. Signal /RAS moe takodje da se upotrebi da bi se zapoeo ciklus osveavanja memorije (ROR - /RAS Only Refresh, /RAS samo za osveavanje). Signal za izbor kolone adrese (/CAS): Signal /CAS se koristi za pamenje kolone adrese i za zapoinjanje operacije itaznja ili upisivanja. Signal /CAS takodje moe da se koristi za okidanje /CAS pre /RAS ciklusa osveavanja. Taj ciklus osveavanja zahteva da /CAS bude aktivan pre /RAS i da ostane aktivan u odredjenom vremenu. On je aktivan na nivou logike nule. Specifikacija memorije odredjuje minimalno vreme u kome /CAS mora da bude aktivan, da bi se zapoele operacije itanja ili upisivanja. Za veinu memorijskih operacija, postoji takodje i minimum vremena u kome signal /CAS mora da bude neaktivan, to se zove vreme prethodnog uspostavljanja /RAS signala. (Ciklus ROR ne zahteva da signal /CAS bude aktivan.) Adresa: Adresa se koristi da se izabere memorijska lokacija na ipu. Adresni pinovi na memorijskom uredjaju se koriste i za izbor reda adresei za izbor kolone adrese (multipleksiranje). Broj adresa zavisi od veliine i organizacije memorije. Nivo napona na svakoj adresi odredjuje red i kolonu adrese koja je izabrana. Da bi se obezbedilo da su izabrani red i kolona adrese ba oni koji su i eljeni, u vremenskoj specifikaciji DRAM memorije definisana su vremena uspostavljanja i dranja u odnosu na /RAS i /CAS prelaze na nivo logike nule. Signal za omoguavanje upisivanja (/WE - Write Enable): Signal /WE se koristi da bi se odabrala operacija itanja ili upisivanja. Niski napon oznaava da se eli operacija upisivanja; visoki napon se koristi za izbor operacije itanja. Operacija koja treba da se izve-

6 de je obino odredjena pomou nivoa napona na /WE kada signal /CAS predje na niski nivo (izuzetak je odloeni upis). Da bi se osigurao taan izbor operacije, vremena uspostavljanja i dranja u odnosu na signal /CAS odredjena su u vremenskoj specifikaciji DRAM memorije. Signal za omoguavanje izlaza (/OE): Za vreme operacije itanja, ovaj upravljaki signal se koristi da sprei da se podaci pojavljuju na izlazu, sve dok ne budu potrebni. Kada je signal /OE na niskom nivou, podaci se pojavljuju na izlazima za podatke im postanu raspoloivi. Signal /OE se ignorie za vreme operacije upisivanja. U mnogim primenama, pin za /OE je uzemljen i ne koristi se za vremensko upravljanje DRAM memorijom. Izlazni podaci (DQ): Pinovi DQ (takodje nazvani i ulazno/izlazni, ili I/O pinovi) na memorijskim uredjajima se koriste za ulaz i izlaz. Za vreme operacije upisivanja, napon (visok = 1, nizak = 0) se dovodi na DQ. Ovaj napon se prevodi u odgovarajui signal i smeta u odabranu memorijsku eliju. Za vreme operacije itanja, podatak proitan iz odabrane memorijske elije se pojavljuje na DQ pinovima, kada je pristup upotpunjen i izlaz omoguen (/OE je na niskom nivou). U veini drugog vremena, DQ pinovi su u stanju visoke impedanse: oni niti su izvor niti ponor bilo kakve struje i ne predstavljaju signal za sistem. Ovo takodje spreava sukob izmedju DQ kada dva ili vie uredjaja dele magistralu podataka.

FPM DRAM (Fast Page Mode DRAM - dinamika memorija sa direktnim pristupom)
Sve vrste memorije se adresiraju kao matrica redova i kolona, a individualni bitovi su smeteni u svakoj eliji matrice. Kod standardne DRAM memorije ili FPM DRAM memorije, koja dolazi na trite sa pristupnim vremenima od 70 ns ili 60 ns, jedinica za upravljanje memorijom ita podatke tako to prvo aktivira odgovarajui red matrice, zatim aktivira tanu kolonu, potvrdjuje podatak i prenosi ga sistemu. Tada se kolona deaktivira, to unosi neeljeno stanje ekanja u kome procesor mora da eka dok memorija zavri prenos. Onda se iskljuuje izlazni bafer za podatke, ime sistem postaje spreman za sledei pristup memoriji. U najboljem sluaju, sa ovakvom emom, FPM moe da postigne vremenski raspored prenosa neprekidne grupe podataka od 5-3-3-3. To znai da itanje prvog elementa podataka uzima pet ciklusa generatora takta i pri tom sadri etiri stanja ekanja, dok sledea tri elementa uzimaju svaki po tri ciklusa. Poveanja brzine DRAM memorija istorijski potiu od napredaka u procesu i fotolitografiji. Novija poboljanja performanse, medjutim, rezultovala su iz promena osnovne arhitekture DRAM memorija, koja su zahtevala malo ili nikakvo poveanje veliine ipa. Jeddan takav primer je EDO (Extended Data Out - proireni izlaz podataka) DRAM memorija.

EDO DRAM (Extended Data Out DRAM - dinamika memorija sa direktnim pristupom i proirenim izlazom podataka)
EDO memorija dolazi na trite sa brzinama od 70 ns, 60 ns i 50 ns. Od tih brzina, 60 ns je najsporija koja bi trebalo da se upotrebi u sistemima sa brzinom magistrale od 66 MHz (odnosno Pentijum 100 MHz i bri), a skupovi ipova Triton HX i VX mogu takodje da imaju koristi od verzije sa brzinom od 50 ns. EDO DRAM ne zahteva da se kolona deaktivira i bafer

7 iskljui pre nego to pone sledei prenos podataka. Ona zato dostie tipini vremenski raspored prenosa neprekidne grupe podataka od 5-2-2-2 pri brzini magistrale od 66 MHz i moe da obavi neka itanja memorije teoretski 27 % bre od FPM DRAM memorije.

Burst Extended Data Out DRAM (EDO DRAM sa stepenom za neprekidnu grupu podataka)
Burst EDO DRAM je evoluciono poboljanje EDO DRAM memorije koje sadri stepen za protonu obradu i 2-bitni broja neprekidne grupe podataka. Kod konvencionalnih DRAM memorija kao to su FPM i EDO, inicijator pristupa memoriji preko kontrolera memorije. Kontroler mora da eka da podatak postane spreman pre nego to ga poalje inicijatoru. BEDO DRAM meorija eliminie stanja ekanja, poboljavajui na taj nain performansu sistema do 100 % u odnosu na FPM DRAM i do 50 % u odnosu na standardnu EDO DRAM memoriju, dostiui sistemske vremenske rasporede od 5-1-1-1 kada se koristi sa podravajuim skupom ipova. Uprkos injenici da BEDO ubedljivo obezbedjuje vie poboljanja u odnosu nad EDO od EDO u odnosu nad FPM, taj standard pati od nedostatka podrke skupa ipova i zato nikada nije stvarno proao u utakmici sa Sinhronnom DRAM memorijom (SDRAM).

SDRAM (sinhrona dinamika memorija sa drirektnim pristupom)

Najnovija Sinhrona DRAM memorija radi sasvim drugaije od drugih tipova memorija. Ona koristi injenicu da su veina PC pristupa memoriji sekvencijalni i projektovana je da donosi sve bitove u neprekidnim grupama to je bre mogue. Kod SDRAM memorije broja neprekidne grupe podataka na ipu dozvoljava da se deo adrese koji se odnosi na kolonu inkrementira veoma brzo, to pomae da se znaajno ubrza izvlaenje informacija u sekvencijalnim itanjima. Kontroler memorije obezbedjuje zahtevano mesto i veliinu bloka memorije, a ip SDRAM daje bitove onako brzo kako centralna procesorska jedinica moe da ih preuzme, koristei generator takta da sinhronizuje vremensko uskladjenje memorijskog ipa sa sistemskim generatorom takta centralne procesorske jedinice. Ova kljuna osobina SDRAM memorije daje joj znaajnu prednost nad ostalim, asinhronim tipovima memorija, omoguavajui podacima da budu isporueni van ipa brzinama neprekidnih grupa do 100 MHz. Jednom kada je poeo prenos neprekidne grupe podataka, svi preostali bitovi grupe se isporuuju brzinom od 10 ns. Pri brzini magistrale od 66 MHz, SDRAM memorije mogu da smanje brzine prenosa grupe na 5-1-1-1. Prvi broj je vei od odgovarajueg vremenskog uskladjenja za FPM i EDO RAM, jer je

8 potrebno vie postavljanja za poetni prenos podataka. ak i tako, postoji teoretsko poboljanje od 18 % u odnosu na EDO za pravi tip prenosa podataka. Medjutim, kako nije dobijeno nikakvo smanjenje u poetnom pristupu, to je tek sa uvodjenjem Intel-ovog skupa ipova 440 BX, poetkom 1998. godine, prednost od ciklusa stranice od 100 MHz mogla da se iskoristi u punoj meri. Ipak, ak i SDRAM ne moe da se smatra bilo im drugim sem proizvodom za premoivanje jaza, jer ga topologija medjupovezivanja u vidu matrice, to je nasledjeno od ranijih arhitektura, ini nepogodnim za prelazak na uestanosti iznad 100 MHz. Nasledjena definicija funkcija pinova odvojene linije za adrese, upravljanje i podatke/DQM upravljane iz istog generatora takta, vodi ka sloenom rasporedu ploe sa tekim pitanjima vremenskih ogranienja. Pitanja rasporeda i vremenskih uskladjenja na 100 MHz mogu da se reavaju vetim projektovanjem, ali samo kroz dodavanje registara za baferovanje, to poveava kanjenja, disipaciju snage i cenu sistema. Sledei korak u razvoju memorija, dalje od SDRAM na 100 MHz, bio je predvidjen da bude Direct Rambus DRAM (DRDRAM). Prema Intel-u, jedini ustupak u prelaznom periodu trebala je da bude specifikacija S-RIMM, koja dozvoljava da ipovi SDRAM na 100 MHz koriste memorijske module Direct RDRAM. Medjutim, imajui u vidu da bi skupi Direct RDRAM mnogo poveao cene sistema, sa pribliavanjem 1999. godine bilo je znaajnog nivoa podrke za nekoliko prelaznih memorijskih tehnologija.

PC133 SDRAM
Mada je veina industrijalaca saglasna da je Rambus neizbean stepen u razvoju PC raunara, PC133 SDRAM je vidjena kao razumna evoluciona tehnologija i ona koja daje brojne prednosti, to je ini privlanom za proizvodjae ipova koji nisu sigurni koliko vremena e biti potrebno da se njihov interes za Direct RDRAM materijalizuje. U skladu sa tim, poetkom 1999. godine, izvestan broj proizvodjaa ipova van Intel-a, odluio je da uvede skupove ipova koji su podravali bru PC133 SDRAM memoriju. PC133 SDRAM je sposobna za prenos podataka brzinom do 1,6 Gbajta u sekundi poredjeno sa do sada uobiajenim brzinama do 800 Mbajta u sekundi a ne zahteva radikalne promene u inenjerstvu matinih ploa, nema premija u ceni samih memorijskih ipova i nema problema sa fizikom veliinom. Obzirom na redovno kanjenje raspoloivosti Direct RDRAM memorija, ispalo je da je Intel imao malo izbora sem da podri PC133 SDRAM, naroito imajui u vidu irenje glasina da su proizvodjai skupova ipova i memorija saradjivali sa firmom AMD da bi osigurali da njihovi PC133 SDRAM ipovi rade na brzoj magistrali dolazeeg procesora K6-III. Poetkom 2000. godine, firma NEC je poela proizvodnju uzoraka SDRAM memorijskih modula kapaciteta 128 Mbajta i 256 Mbajta, koristei svoju jedinstvenu tehnologiju za pobolja-

9 nje performanse VCM (Virtual Channel Memory - memorija sa virtuelnim kanalom), prvi put objavljenu 1997. godine. Proizvedeni pomou 0,18-mikronskog procesa u saglasnosti sa standardom PC133 SDRAM, VCM SDRAM memorije su dostigle rad na punoj brzini sa kanjenjem itanja od 2 na 133 MHz (7,5 ns), uz kompatibilnost na nivou pakovanja i pinova sa standardnim SDRAM memorijama. Arhitektura VCM poveava efikasnost memorijske magistrale i performansu bilo koje DRAM tehnologije obezbedjujui skup brzih statikih registara izmedju sredita memorije i ulazno/izlaznih pinova, to rezultuje smanjenim kanjenjem podataka i manjom potronjom elektrine energije. Svaki zahtev za podacima od strane gospodara memorije sadri posebne i jedinstvene karakteristike. Kod uobiajenih SDRAM memorija, viestruki zahtevi od strane vie gospodara memorije mogu da prouzrokuju meanje stranica i konflikte, to rezultuje malom efikasnou memorijske magistrale. Arhitektura VCM dodeljuje virtuelne kanale svakom gospodaru memorije. Odravanje individualnih karakteristika svakog zahteva gospodara memorije na taj nain omoguava memorijskom uredjaju da ita, upisuje i osveava paralelno, ubrzavajui tako prenos podataka. Nastavak kanjenja memorije Rambus, kao i problemi sa njenim pridruenim skupovima ipova na kraju su doveli do toga da je Intel sredinom 2000. godine uveo skupove ipova 815/815E svoje prve za podrku PC133 SDRAM memorija.

DDR DRAM (double data rate DRAM - DRAM sa dvostrukom brzinom podataka)
Double Data Rate DRAM (DDR DRAM DRAM sa dvostrukom brzinom podataka) je druga memorijska tehnologija koja se bori da obezbedi konstruktore sistema sa alternativom visokih performansi za Direct RDRAM memorije. Tradicionalno, da bi se sinhronizovali logiki uredjaji, prenosi podataka treba da se pojave na ivici signala generatora takta. Kako impuls generatora takta osciluje izmedju 1 i 0, podaci bi izlazili ili na prednjoj ivici (kada se impuls menja od 0 na 1) ili na zadnjoj ivici. DDR DRAM radi tako to dozvoljava aktiviranje izlaznih operacija i na prednjoj i na zadnjoj ivici, dajui tako efektvno udvostruenje uestanosti generatora takta bez poveanja njegove stvarne uestanosti.

Direct RDRAM
Konvencionalne arhitekture DRAM memorija su dostigle svoju praktinu gornju granicu u operativnoj frekvenciji i irini magistrale. Imajui u vidu masovno trite centralnih procesorskih jedinica koje rade na frekvencijama viim od 300 MHz i medijalnih procesora koji izvravaju vie od 2 Gigaoperacija u sekundi, jasno je da njihov spoljanji memorijski propusni opseg od 533 Mbajta u sekundi ne moe da ispuni sve vee zahteve primena. Uvodjenje Direct Rambus DRAM memorija (DRDRAM) 1999. godine e se verovatno potvrditi kao jedno od dugoronih reenja ovog problema. Direct RDRAM je rezultat saradnje izmedju Intel-a i kompanije po imenu Rambus na razvoju novog memorijskog sistema. To je potpuno nova RAM arhitektura, kompletna sa upravljanjem magistralom (Rambus Channel Master) i novim putem (Rambus Channel) izmedju memorijskih uredjaja (Rambus Channel Slaves). Direct RDRAM je u stvari trea verzija Rambus tehnologije. Originalna (osnovna) konstrukcija radila je na 600 MHz, to je bilo poveano na 700 MHz u drugoj iteraciji, poznatoj kao Concurrent RDRAM.

10

Kanal Direct Rambus obuhvata kontroler i jednu ili vie Direct RDRAM memorija medjusobno povezanih preko zajednike magistrale - koja isto tako moe da povee i druge uredjaje kao to su mikroprocesori, digitalni signal-procesori, grafiki procesori i ASIC-kola (Application Specific Integrated Circuit integrisana kola razvijena posebno za podrku odredjene primene). Kontroler se nalazi na jednom kraju, a RDRAM memorije su rasporedjene du magistrale, koja je paralelno zavrena na suprotnom kraju. Kanal irine dva bajta koristi mali broj veoma brzih signala da prenese sve adrese, podatke i upravljake informacije na frekvenciji do 800 MHz. Signalna tehnologija se zove Rambus signalna logika (RSL Rambus Signalling Logic). Svaki provodnik RSL signala ima isto oprtereenje i njegov izlaz je upuen paralelno sa ostalima na gornjoj povrini tampane ploe, sa povrinom za uzemljenje smetenom ispod. Kroz stalno inkrementalno poveavanje brzina signalnih podataka, za koje se oekuje da e biti po 100 MHz godinje, brzina od 1000 MHz e biti dostignuta u toku 2001. godine. Na sadanjim brzinama, jedan kanal je u stanju da prenosi podatke brzinom od 1,6 Gbajta u sekundi, a viestruki kanali mogu se koristiti paralelno da bi se dostigao propusni opseg do 6,4 Gbajta u sekundi. Nova arhitektura e biti sposobna da radi sa brzinama sistemske magistrale do 133 MHz. Problem i sa Rambus tehnologijom i sa Intel-ovim skupom ipova 820 koji treba da je podrava, bilo je kanjenje pojave DRDRAM memorija sve do kraja 1999. godine znatno kasnije nego to je prvobitno planirano. Zbog tog kanjenja, Intel je morao da obezbedi nain da skup ipova 820 podrava SDRAM DIMM memorije, kao i nove Direct RDRAM RIMM module. Posledica tog iznudjenog kompromisa i potreba za translacijom magistrale izmedju SDRAM DIMM memorija i Rambus sprege skupa ipova 820, bila je slabija performansa od one koja se postizala kada su te iste DIMM memorije bile koriene sa starijim skupom ipova 440 BX!

Relativna performansa
Da bi ostvario dobitak u performansi pomou EDO ili SDRAM memorije, sistem mora da je podri odgovarajuim skupom ipova i osnovnim ulazno/izlaznim sistemom (BIOS). U sutini, poveanje brzine zavisi od tipa skupa ipova, brzine procesorske ma-

11 gistrale i brzine EDO memorije. SDRAM memorija zahteva razliitu spregu (ukljuujui tu i signal generatora takta) obuhvaenu DIMM (Dual In-line Memory Module - dvostruki inlajn memorijski modul) standardom i podranu pomou skupa ipova Triton 430 VX. Kasniji skup ipova 430 TX ak je jo poboljao performansu SDRAM memorija. Sledea tabela prikazuje idealne vremenske karakteristike sistema za trenutno raspoloive memorijske tehnologije, kada radi u opsegu brzina magistrale od 50 MHz do 66 MHz. Tipine Vremenske karakterisMemorijska tehnologija brzine tike prenosa neprekidmagistrale ne grupe podataka Sekundarna skrivena memorija (SRAM) Skrivena memorija sa protonom neprekidnom 3-1-1-1 grupom podataka Asinhrona skrivena memorija 3-2-2-2 Glavna memorija (DRAM) Konvencionalna 4.77-40 5-5-5-5 ili gore FPM DRAM 16-66 5-3-3-3 EDO DRAM 33-75 5-2-2-2 Burst EDO DRAM 60-100 5-1-1-1 Sinhrona DRAM (SDRAM) 60-100 5-1-1-1

SIMM memorijski moduli

Memorijski ipovi se obino pakuju u mala plastina ili keramika dvostruka inlajn pakovanja (DIP dual inline package), koja se sklapaju u okviru memorijskih modula. Jednostruki inlajn memorijski modul ili SIMM (single inline memory module) je mala tampana ploa konstruisana tako da prihvati memorijske ipove u tehnologiji povrinske montae. SIMM moduli koriste manje prostora na ploi i kompaktniji su od ranijeg hardvera za montiranje memorije. Prvobitni SIMM modul imao je 30-pinski format, ali je to odavno zamenjeno varijantom sa 72 pina. Tipina matina ploa nudi etiri SIMM podnoja koja mogu da prihvate jednostrane ili dvostrane SIMM memorijske module kapaciteta 4, 8, 16, 32 ili ak 64 Mbajta. Obzirom da procesor Pentijum ima spoljanju magistralu podataka irine 64 bita, dva modula iste veliine se zahtevaju kao minimalna konfiguracija.

DIMM memorijski moduli

Dvostruki inlajn memorijski modul (DIMM Dual In-line Memory Module) veoma brzo zamenjuje SIMM kao sledei standard modula za industriju PC raunara, jer se memorijski podsistemi standardizuju oko 8-bitne sprege za podatke. DIMM memorijski moduli imaju 168 pinova u dva reda kontakata - po jedan na svakoj strani kartice. Pomou dodatnih pinova raunar moe da izvlai informacije iz DIMM memorijskih modula, po 64 bita istovremeno, umesto prenosa od po 32 ili 16 bita koji su uobiajeni kod SIMM memorijskih modula. to je bitno, i za razliku od SIMM memorijskih modula, oni mogu da se koriste pojedinano i tipino je da savremeni PC raunar ima samo jedno ili dva DIMM podnoja.

12 Izgleda da je nebaferovani DIMM memorijski modula sa napajanjem od 3,3 V izbio na povrinu kao favorizovani standard. To dozvoljava kompatibilnost za SDRAM, BEDO, EDO i FPM DRAM, kao i module x64 i x 72 sa parnou i module x72 i x80 sa kodom za proveru greaka (ECC Error Check Code).

RIMM memorijski moduli

Kada su 1999. godine uvedene Direct RDRAM memorije (DRDRAM), pojavili su se i RIMM memorijski moduli (RIMM nije nikakva skraenica, nego zatien trgovaki naziv firme Rambus Inc.). RIMM memorijski moduli koriste istu specifikaciju podnoja kao i standardni DIMM memorijski modul za 100 MHz. BIOS PC raunara e moi da odredi koji tip RAM memorije je ugradjen, pa bi tako SDRAM memorijski moduli za 100 MHz mogli da rade u RIMM-kompatibilnom sistemu. Medjutim, sistemi ne mogu da koriste RIMM memorijske module ukoliko ih i BIOS i skup ipova ne podravaju. to se tie ovog poslednjeg, posle mnogo kanjenja, konano je stigao u obliku Intel-ovog skupa ipova 820, u novembru 1999. godine.

Memorija sa parnou
Memorijski moduli su tradicionalno bili raspoloivi u dve osnovne verzije: bez parnosti i sa parnou. Provera parnosti koristi deveti memorijski ip da dri kontrolni zbir podataka iz sadraja drugih osam ipova u toj memorijskoj sekciji. Ako predvidjena vrednost kontrolnog zbira odgovara njegovoj stvarnoj vrednosti, sve je u redu. Ako ne odgovara, tada je sadraj memorije oteen i nepouzdan. U tom sluaju generie se nemaskirani prekid (NMI nonmascable interrupt), da bi se sistem iskljuio i time izbeglo bilo kakvo mogue oteenje podataka. Provera parnosti je sasvim ogranienih mogunosti otkriva samo neparne brojeve greaka bitova (jer e dve greke parnosti u istom bajtu meddjusobno da se ponite) i nema naina da se identifikuju ili poprave neispravni bitovi. Zato je poslednjih godina sloenija i skuplja memorija sa kodom za proveru greaka (ECC Error Check Code) postala popularnija.

ECC memorija
Za razliku od memorije sa parnou, koja koristi jedan bit da obezbedi zatitu osam bitova, ECC koristi vee grupe. Potrebno je pet ECC bitova da se zatiti re od osam bitova, est za 16-bitne, sedam za 32-bitne i osam za 64-bitne rei. Potreban je dodatni kod za ECC zatitu, a firmver koji generie i proverava ECC moe da bude na samoj matinoj ploi, ili ugradjen u skupove ipova na matinoj ploi (veina Intel-ovih ipova sada ima i ECC kod). Loa strana je da je ECC memorija relativno spora ona zahteva vie dodatnog rada za smetanje podataka od memorije sa parnou i prouzrokuje gubitak performanse u memorijskom podsistemu od oko 3 %. Uopte uzevi, upotreba ECC memorija ograniena je na takozvane kritine primene, pa se zato mnogo ee nalaze u serverima nego u stonim raunarima. ta firmver radi kada otkrije greku moe da bude veoma razliito. Savremeni sistemi e automatski ispraviti greke na jednom bitu bez zaustavljanja sistema, to vredi za veinu greaka u RAM memoriji. Mnogi od njih mogu takodje da isprave greke na vie bitova u toku rada ili, gde to nije mogue, da automatski ponovo pokrenu sistem sa oznaenom loom memorijom.

13

Nadgradnje memorije
U poslednje vreme, mada je sve jevtinija, RAM memorija takodje postaje i sve sloenija. Postoji itavo obilje razliitih verzija, oblika i napona napajanja. Zato je prvi korak u planiranju nadgradnje je da se odredi koji su memorijski moduli ve ugradjeni i da li postoji bilo kakvo slobodno podnoje. Ako ga nema, treba zameniti postojee memorijske module onima sa veim kapacitetom. Najbolji nain da se osigura kompatibilnost je da se doda jo memorije iste specifikacije, odnosno da nova memorija odgovara staroj u sledeim takama: Fiziki format: Poeljno je drati se istog formata modula. Taj format takodje odredjuje koliko modula bi trebalo ugraditi: PC raunar zasnovan na procesoru 486 prihvara 72-pinske SIMM memorijske module individualno, dok 30-pinski SIMM memorijski moduli moraju da se instaliraju u skupovima od po etiri. Pentijum e prihvatiti DIMM memorijske module individualno, ali 72-pinski SIMM memorijski moduli moraju da se ugrade u skupovima po dva. Kada se instalira skup SIMM memorijskih modula, va-no je osigurati da su oni svi slini i da imaju isti kapacitet. Parnost ili neparnost: Memorija sa parnou ima 3, 6, 9, 12 ili 18 ipova na svakom SIMM memorijskom modulu, dok ih memorija bez parnosti ima 2, 4, 8 ili 16. Postojea RAM memorija treba da se uzme kao putokaz - ugradnja RAM memorije sa parnou na ploi koja je ne koristi moe da rezultuje zaustavljanjem, dok dodavanje memorije bez parnosti RAM memoriji sa parnou verovatno ini proveru parnosti neoperativnom. Broj ipova: Mali broj stvarno osetljivih matinih ploa daje prednost posebnom broju ipova po SIMM memorijskom modulu. To su najee ploe za procesor 486 i one moda nee biti ba srene sa meavinom od 30-pinskih SIMM modula sa tri ipa i 30-pinskih SIMM modula sa devet ipova, ili sa meavinom jednostranih 72-pinskih SIMM modula i dvostranih 72-pinskih SIMM modula. Napon: Veina memorija danas koristi napon od 5 V. Ako u priruniku za matinu plou pie da ona takodje podrava memorije sa naponom od 3,3 V, treba proveriti postavljanje kratkospajaa. Ako su instalirane memorije sa 3,3 V, bilo kakva nadgradnja bi trebalo takodje da koristi napon od 3,3 V. Tip: Tri glavna tipa RAM memorije su: standardna (FPM), sa proirenim izlazom (EDO), ili sinhrona (SDRAM). Sistem e normalno javiti (prilikom pokretanja ili u BIOS-u) da li koristi EDO ili SDRAM ako to ne uradi, verovatno ima FPM. Najsigurnije je da se ne meaju tipovi memorija, mada esto postoje prilike kada je to mogue (vidi dalje u tekstu). Brzina: Brzinu obino oznaavaju dve poslednje cifre u broj na ipu, esto 60 ns ili 70 ns. Izuzetak je SDRAM gde se brzina meri u megahercima koji odgovaraju maksimalnoj brzini sa kojom magistrala matinog raunara moe da radi sa takvim ipom.

Uskladjenost instalirane memorije po svih tih est taaka praktino garantuje kompatibilnost. Preporuljivo je, ipak, proveriti u priruniku za matinu plou dozvoljene konfiguracije DRAM memorije, pri emu treba razmotriti tri stvari. Pre instaliranja stvarno velikih SIMM memorijskih modula (32 Mbajta i vie), vano je videti da li ih matina ploa podrava. Za

14 matine ploe sa mnogo SIMM podnoja (preko osam 30-pinskih ili etiri 72-pinska), treba proveriti da nema bilo kakvih ogranienja za upotrebu suvie mnogo dvostranih SIMM memorijskih modula. Najzad, ako prirunik zha matinu plou pominje preplitanje memorije, posebna panja mora da se obrati na proveru eljene konfiguracije, jer su ploe sa isprepletanom memorijom obino osetljivije po tom pitanju. Ima sluajeva kada nije mogue odrati memoriju konzistentnom i kada treba da se ugrade moduli drugaiji od onih koji su ve instalirani. Prvo, moe se dogoditi da nema slobodnih podnoja istog tipa kao onih to su ve zauzeta, nego samo neke druge vrste (na primer, ploe koje imaju i 30-pinska i 72-pinska SIMM podnoja, ili ploe zasnovane na skupu ipova Triton VX koje imaju i SIMM i DIMM podnoja). Ovde je vano konsultovati prirunik ua matinu plou, jer je bilo kakvo meanje memorijskih modula sa razliitim tipovima podnoja nestandardno i verovatno moe da ima udna ogranienja u vezi sa ugradjenim modulima. Na primer, ploe zasnovane na skupu ipova Triton VX koje imaju i SIMM i DIMM podnoja esto zahtevaju da SIMM banka ostane prazna, ili da bude popunjena jednostranim SIMM memorijskim modulima, samo da bi moglo da se koristi DIMM podnoje. Sa druge strane, matina ploa moe da podrava memoriju vie performanse od one koja je ve ugradjena. Neki skupovi ipova e sreno podrati meavinu razliitih memorijskih tehnologija. Ploe zasnovane na skupovima ipova Triton VX i HX dozvoljavaju da razliite banke budu popunjene sa razliitim tipovima memorija (FPM, EDO ili SDRAM) i da rade sa svakom bankom nezavisno, na njenoj optimalnoj brzini. Skup ipova Triton FX dozvoljava meavinu FPM i EDO memorija u okviru iste banke, ali e raditi kao FPM. Medjutim, sa manje poznatim skupovima ipova, meanje tipova RAM memorija je opasan posao i trebalo bi ga izbegavati.

Evolucija
Krajem 1990-ih godina, korisnici PC raunara su imali koristi od izuzetno stabilnog perioda u razvoju arhitekture memorija. Posle loe organizovanog prelaska sa FPM na EDO memorije, dolo je do postepenog i uredjenog prelaska na tehnologiju Sinhrone DRAM memorije. Medjutim, budunost izgleda znatno neizvesnija, sa vie razliitih moguih paralelnih scenarija za sledeu generaciju memorijskih uredjaja. Do kraja 1998. godine, SDRAM memorija za 100 MHz (PC100) bila je industrijski standard za glavno trite i servere. Kao to je prikazano u tabeli za poredjenje dalje u tekstu, to nudi maksimalni memorijski propusni opseg od 800 Mbajta u sekundi, sa tipinom efikasnou od 65 % dostava sa oko 500 Mbaja u sekundi u praksi. To je perfektno odgovarajue za standardni stoni PC raunar, ali na delu trita sa vrhunskim karakteristikama proizvoda, moni AGP grafiki podsistemi i nove primene zahtevaju vii nivo performanse. Direktna alternativa SDRAM memorije bila je Direktni Rambus, visoko skalabilna i protona memorijska arhitektura, razvijena u kalifornijskoj kompaniji Rambus i podrana od strane industrijskog giganta - firme Intel. To je trebalo da se ostvari sredinom 1999. godine, sa uvodjenjem skupa ipova centralne procesorske jedinice Pentijum III poznate pod kodnim imenom Camino. Medjutim, problemi sa tim skupom ipova i proizvodnjom Direct Rambus DRAM memorije (DRDRAM), prouzrokovali su kanjenje do kraja 1999. godine. Drugi inilac koji je doprineo neizvesnosti bilo je ustezanje proizvodjaa DRAM memorija da plate velike trokove za prava korienja tehnologije firme Rambus. Cena za krajnjeg korisnika je takodje

15 problem, jer prve procene nagovetavaju oko 50 % veu cenu DRDRAM modula (RIMM memorijski moduli) u odnosu na SDRAM memorije. Posledica je da je proizvodjaima PC raunara ostavljeno da trae put ka privremenom reenju memorije, sa veim propusnim opsegom i manjim kanjenjem, posebno za upotrebu u serverima i radnim stanicama. Prva alternativa bila je PC 133 SDRAM memorija direktno inkrementalno poveanje brzine memorije PC 100. To je imalo prednost da su moduli mogli da se koriste u postojeim sistemima koji rade na 100 MHz. U jesen 1999. godine Intel se konano sloio da usvoji standard PC 133 i objavio je nameru da proizvodi skup ipova PC 133 u prvoj polovini 2000. godine. U medjuvremenu, prodavci e morati da nastave da se snabdevaju ovim skupom ipova kod proizvodjaa iz konkurencije. Druga mogunost je DDR-SDRAM (Double Data Rate SDRAM - sinhrona memorija sa direktnim pristupom i dvostrukom brzinom podataka) koja ima prednost da radi na istoj brzini magistrale kao i SDRAM ali je, upotrebom naprednije sinhronizacije, u stanju da udvostrui raspoloivi propusni opseg na 2,1 Gbajta u sekundi. Dalji razvoj ovog pristupa predstavlja DDR2-SDRAM memorija koja nudi do 4,8 Gbajta u sekundi i podrana je od strane konzorcijuma proizvodjaa RAM memorija, poznatog kao Advanced Memory International. Ova grupa je u stvari ponovo ustanovljena inkarnacija konzorcijuma SyncLink DRAM (SLDRAM), koji je 1998. godine zasnovao skalabilnu tehnologiju zasnovanu na paketima, veoma slinu Direktnom Rambus-u, ali kao slobodni standard, bez plaanja za prava korienja. Dugoronije gledano, veoma je verovatno da e Direktni Rambus postati standard - ne samo zbog toga to njegova skalabilnost nije postignuta od strane alternativa izuzev SLDRAM memorija. Medjutim, dok se to dogodi, izgleda verovatno da e razliiti proizvodjai ii svojim drugaijim putevima - dajui nesrene kratkorone izglede veem broju konkurentskih i nekompatibilnih tipova memorija i brzina.
PC100 Objavljena frekvencija (MHz) Maksimalni propusni opseg (Gbajta/s) Oekivani propusni opseg (Gbajta/s) Efikasnost (%) irina podataka (bit) 100 0.80 0.50 65 64 PC133 133 1.00 1.00 60 64 DDR SDRAM 200/266 1.6/2.1 0.9/1.2 60 64 SL DRAM 800 1.60 ? ? 16 Osnovni Rambus 700 0.70 0.40 60 8/9 Konkur. Rambus 700 0.70 0.50 80 8/9 Direktni Rambus 600/800 1.2/1.6 1.1/1.5 97 16/18

Fle memorija
Fle memorija je poluprovodnika, postojana memorija u koju se moe ponovo upisivati i koja radi kao kombinacija RAM memorija i vrstog diska. Ona lii na konvencionalnu memoriju i na trite dolazi u oblicima diskretnih ipova, modula ili memorijskih kartica. Ba kao kod DRAM i SRAM memorije, bitovi elektronskih podataka su smeteni u memorijskim elijama, a kao vrsti disk, fle memorija je postojana i zadrava svoje podatke ak i kada se iskljui napajanje elektrinom energijom. Ne negirajui njene oigledne prenosti nad RAM memorijom (postojanost podataka) i vrstim diskom (odsustvo pokretnih delova), postoje brojni razlozi zato fle memorija nije prava zamena za bilo koga od njih. Zbog svoje konstrukcije, fle memorija mora da se brie u blokovi-

16 ma podataka a ne po pojedinanim bajtovima kao RAM memorija. Ovo, uz znaajno viu cenu i injenicu da memorijske elije u fle ipu imaju ogranieni ivotni vek na oko 100000 ciklusa upisivanja, ini fle memoriju neodgovarajuom alternativom za RAM memoriju za kao glavnu memoriju PC raunara. Dok su "fle jedinice" manje, bre, troe manje energije i sposobne su da izdre udare i do 2000 G - to odgovara padu sa visine od preko 3 metra na beton - bez gubljenja podataka, njihov ogranieni kapacitet (oko 100 Mbajta) ini ih neodgovarajuom alternativom uredjaju vrstog diska PC raunara. ak i kada kapacitet ne bi bio problem, kao kod RAM memorije, fle memorija ne moe da se takmii sa vrstim diskom u ceni. Od svog poetka sredinom 1980-ih godina, fle memorija se razvila u vienamensko i praktino reenje za smetanje podataka. Postoji vie njenih razliitih primena. NILI (NOR) fle memorija je uredjaj sa direktnim pristupom, pogodan za primene memorisanja kda. NI (NAND) fle memorija - optimizirana za primene masovnih memorija - je najei njen oblik. Njena velika brzina, postojanost i mali naponski zahtevi, ine je idealnom za upotrebu u mnogim primenama - kao to su digitalne kamere, elijski telefoni, tampai, raunari koji se dre u ruci, pejderi i audiorekorderi. Samsung Electronics je vodei proizvodja fle memorije i, zaista, vodei proizvodja memorija uopte. Njihove kartice sa fle memorijom SmartMedia pojavile su se prvi put 1996. godine i - zajedno sa uredjajima CompactFlash - postale su jedan od preovladjujuih formata fle memorije. Krajem 1999. godine, kompanija je najavila prototip fle memorije kapaciteta od 1 Gbajta, prvi u svetu, zasnovan na procesnoj tehnologiji od 0,15 mikrona. Sledee godine njihova kartica sa do tada najveim kapacitetom - od 128 Mbajta - dola je na trite, a ip od 512 Mbajta pripremljen je za masovnu proizvodnju u 2001. godini. Medjutim, ba u vreme kada su kapaciteti poeli brzo da rastu, fle memorija se i sama nala suoena sa izazovom radikalno nove tehnologije memorijskih ipova, u obliku Magnetske RAM memorije.

Magnetska RAM memorija

Krajem 2000. godine IBM i nemaka poluprovodnika kompanija Infineon Technologies AG objavili su planove da saradjuju na razvoju Magnetske memorije sa direktnim pristupom (MRAM) - to je proboj u memorijskoj tehnologiji koji bi mogao znaajno da produi ivot baterija prenosnih raunarskih uredjaja i da dovede do "odmah ukljuenih" raunara. Vodei poreklo od IBM-ovog pionirskog razvoja minijaturnog sastavnog dela zvanog "magnetski tunelski spoj" jo iz 1974. godine, MRAM koristi namagnetisanje - slino kao i vrsti diskovi - da smeta informacije, za razliku od naelektrisanja u postojeim oblicima memorije. ipovi to smetaju jedinice i nule, koji ine digitalne podatke, u magnetni materijal u "sendviu" izmedju dva metalna sloja.

17 Predlagai tvrde da ova nova tehnologija kombinuje najbolje vrline vie uobiajenih oblika memorije - nisku cenu i veliki kapacitet dinamike RAM memorije, veliku brzinu statike RAM memorije i postojanost fle memorije. Ona ima potencijal da znaajno unapredi mnoge mnoge elektronske proizvode pamenjem vie informacija, brim pristupanjem tim informacijama i upotrebom manje elektrine energije iz baterija od konvencionalnih elektronskih memorija. Kako MRAM memorija zadrava informacije kada se napajanje elektrinom energijom iskljui, to znai da bi proizvodi kao to su personalni raunari mogli trenutno da ponu sa radom, bez ekanja da ih softver "pokrene". Postojanost podataka takodje znai i smanjenu potronju elektrine energije. Kako joj nee trebati stalna elektrina energija da bi odrala podatke netaknutim, MRAM memorija bi imala mnogo manju potronju od postojeih tehnologija memorija sa direktnim pristupom, to bi produilo radni vek baterija u elijskim telefonima, uredjajima koji rade drani u ruci, prenosnim raunarima i drugim proizvodima koji se napajaju iz baterija. Do poetka 2002. godine, trebalo bi da bude jasno da li tehnologija moe biti izvodljiva i da li magnetni materijal moe da se napravi u tradicionalnim porocesima za proizvodnju ipova. Ako bude tako, oekuje se da bi stvarni MRAM proizvodi mogli biti komercijalno raspoloivi ve 2004. godine, kao i da bi ta tehnologija mogla predstavljati ozbiljnu pretnju razliitim memorijskim ipovima zasnovanim na silicijumu oko 2010. godine.