ELEKTRONIKA

Prof.
dr SRAN STANKOVI,
Elektrotehniki fakultet, Podgorica
Dr RADOMIR-Mato LAKOVI
Elektrotehniki fakultet, Podgorica
ELEKTRONIKA
Recenzenti:
Prof. dr ZORAN MIJANOVI
Prof. dr IVO KOSTI
Izdava:
ELEKTROTEHNI^KI FAKULTET
Podgorica
Za izdavaa:
Prof. dr Novak Jaukovi
Dizajn korice:
VOJO TATAR
tampa:
SLOG, Podgorica
CIP - Katalogizacija u publikaciji
Centralna narodna biblioteka
Republike Crne "ure Crnojevi", Cetinje
Elektronika / Sran Stankovi, Radomir-Mato Lakovi - Podgorica:
Elektrotehniki fakultet; tamparija Slog, 1999. (Podgorica: tamparija
Slog). - 302 str.: graf. prikazi; 23 cm.
Tira 500. - Bibliografija: str. 301-302.
1. Lakovi Radomir-Mato
P.k: a) Elektronika
________________________________________________________________
__
Odlukom Komisije za izdavaku djelatnost i informisanje Univerziteta Crne Gore br. 02-837/2 od
16.12.1996. god., ova knjiga prihvaena je za tampu kao univerzitetski udbenik.
ELEKTROTEHNIKI FAKULTET
Prof. dr Sran Stankovi
Dr Radomir-Mato Lakovi
ELEKTRONIKA
Podgorica, 1999.
Glava 1. OSNOVI FIZIKE POLUPROVODNIKA

_________________________________________________
1
OSNOVI
FIZIKE
POLUPROVODNIKA
Poluprovodniki materijali imaju znaajnu ulogu u elektronici. Stoga e ovdje
posebna panja biti posveena razumijevanju strukture i osnovnih osobina ovih
materijala.
1.1 ENERGETSKI NIVOI ELEKTRONA

Da bi shvatili sutinsku razliku izmeu pojedinih materijala (provodnika,
dijelektrika i poluprovodnika) moramo se pozvati na osnovne pojmove iz
atomske fizike. Naime, poznavanje strukture atoma i nekih postulata kvantne
mehanike bie dovoljno da se shvati struktura materijala u obimu koji je
zahtijevan ovakvim udbenikom. Kao to je poznato, atom se sastoji od
pozitivno naelektrisanog jezgra i negativno naelektrisanih elektrona, koji krue
po orbitama oko jezgra (slika 1.1).
nivo
nivo
M
L
nivo
nivo
nivo
a)
Energija
b)
nivo
Slika 1.1 a) Jedan model atoma; b) Energetski

nivoi usamljenog atoma.
Elektroni na orbitama imaju tano odreene energije. Da bi elektron preao iz
jedne u drugu orbitu neophodno mu je saoptiti energiju koja je jednaka razlici
energija elektrona na tim orbitama (energetski procjepi). Orbite se objeleavaju
_________________________________________________
9
S. Stankovi, R-M. Lakovi, E L E K T R O N I K A

_________________________________________________
slovima: K, L, M, N, O, P i Q, i u svakoj od njih je tano definisan maksimalni

mogui broj elektrona. Idui od jezgra ka posljednjoj orbiti, elektroni su sve
slabije vezani, tako da je elektronima iz zadnje orbite potrebno najmanje
energije za naputanje atoma. Ovi elektroni, koji najlake mogu napustiti atom,
nazivaju se valentni elektroni. Posmatrajmo sada to se deava ako se vie
atoma priblii jedan drugom. Elektroni koji su imali iste energetske nivoe u
razliitim atomima, zbog efekata koji se objanjavaju u kvantnoj mehanici, ne
mogu zadrati iste vrijednosti energija, ve se svaki energetski nivo cijepa na po
vie, veoma bliskih, energetskih podnivoa, formirajui tzv. energetske zone
(slika 1.2). Unutar zone, elektroni imaju tano definisane diskretne vrijednosti
energije. Ukupna energetska razlika jedne zone je manja od termike energije
koju elektron ima na sobnoj temperaturi, te se, stoga, elektron lako kree unutar
zone. Razlika energija pojedinih energetskih zona naziva se energetski procjep.
procjep
zone
procjep
Energija
Slika 1.2 Ilustracija energetskih zona i energetskih procjepa.
Vrijednou energetskog procjepa definisani su razliiti materijali. Naime, kod
izolatora energetski procjep je toliki da je valentnom elektronu, koji se nalazi u
tzv. valentnoj zoni, potrebno saoptiti veliku energiju da bi preao iz valentne
zone u zonu slobodnog kretanja - provodnu zonu. Stoga, izolatori imaju veoma
mali broj slobodnih nosilaca naelektrisanja (elektrona), a time i nisku elektrinu
provodnost. Za razliku od izolatora, kod provodnika se valentna i provodna zona
preklapaju, pa postoji veliki broj slobodnih nosilaca naelektrisanja, koji bi, pod
dejstvom elektrinog polja, mogli obrazovati usmjereno kretanje (struju).
Poluprovodnici se odlikuju procjepom ija je vrijednost, pri normalnoj
temperaturi, negdje izmeu one kod provodnika i izolatora (nia od 3eV).
Ilustracija valentnih i provodnih zona, kod svakog od pomenutih materijala, data
je na slici 1.3.
_________________________________________________
10

_________________________________________________
provodna zona
energetski
procjep
Energija
a)
valentna zona
provodna zona
provodna zona
b)
energetski proc.
valentna zona
c)
+
+
valentna zona
Slika 1.3 ematski prikaz energetskih zona: a) Dielektrika;

b) Provodnika; c) Poluprovodnika.
1.2 SOPSTVENA I PRIMJESNA PROVODNOST

POLUPROVODNIKA
Kod istih poluprovodnika pri temperaturi apsolutne nule, elektroni u valentnoj
zoni nemaju dovoljnu energiju da preu u provodnu zonu. Meutim, dovoenjem
energije spolja (toplota, svjetlost,...), neki valentni elektroni bivaju sposobni da
preu u provodnu zonu. Naputajui valentnu zonu, ovi elektroni za sobom
ostavljaju nepopunjenu vezu - upljinu, koja se moe tretirati kao elementarno
pozitivno naelektrisanje. Nastajanje para elektrona i upljine naziva se
generacija. Neki drugi elektron, koji je takoe napustio atom, sada moe da
popuni ovu upljinu. upljinu moe popuniti i neki od susjednih valentnih
elektrona, ostavljajui za sobom opet novo mjesto, odnosno novu upljinu.
Proces popunjavanja upljina naziva se rekombinacija. Iz samog mehanizma
generisanja i rekombinovanja elektrona i upljina, jasno je da su smjerovi
kretanja elektrona i upljina suprotni jedan drugom. Takoe, sasvim logino
slijedi da je broj generisanih elektrona, ili upljina (ni odnosno pi), u istom
poluprovodniku uvijek jednak, i naziva se sopstvena koncentracija elektrona,
odnosno upljina. Sopstvena koncentracija, u nekom istom poluprovodniku,
moe biti tano odreena za date uslove.
Na kraju, napomenimo da je elektrina provodnost istih poluprovodnika jako
mala. Zbog toga se, u praktinim primjenama, koriste ne kao isti ve sa
dodatkom drugih elemenata, koji se nazivaju primjese i koji poluprovodnicima
daju drugaije osobine.
_________________________________________________
11

_________________________________________________
1.2.1 n-tip i p-tip poluprovodnika

Kao to je navedeno, u praksi se koristi primjesna provodnost poluprovodnika,
koja se postie dodavanjem odreene primjese poluprovodniku visoke istoe.
Dodavanje primjese vri se u cilju poveanja broja slobodnih elektrona, odnosno
upljina. Ideja na koji nain se moe ostvariti ovo poveanje broja elektrona,
odnosno upljina, je sljedea. Kako su isti poluprovodnici, npr., germanium
(Ge) i silicium (Si), etvorovalentni elementi, to, ukoliko im se doda petovalentni
ili trovalentni primjesni elemenat, tada e, u prvom sluaju, etiri elektrona iz
zadnje ljuske, npr. silicijuma, ostvariti kovalentne veze sa etiri elektrona
petovalentnog elementa, dok e peti elektron ostati nesparen i slabo vezan.
Takav elektron je u stanju da lako napusti atom. Slino, dodavanjem
trovalentnog elementa etvorovalentnom, tri elektrona obrazuju kovalentne
veze, dok etvrta veza ostaje nepopunjena, i tei da se popuni nekim
elektronom iz susjednog atoma, na ijem mjestu e ostati upljina. Zavisno od
vrste primjese (petovalentni ili trovalentni elementi), razlikuju se n-tip, odnosno
p-tip poluprovodnika, respektivno.
Si
Si
Si
Si
Si
e
a)
Si
Si
As
Si
Si
Si
Si
b)
Si
Ga
Si
Si
{upljina
Si
Si
Slika 1.4 Povrinska ema obrazovanja primjesne provodnosti kod

silicijuma: a) Sa primjesom astatana; b) Sa primjesom galijuma.
Kao to smo rekli, najire korieni poluprovodniki elementi su elementi etvrte
grupe periodnog sistema - silicijum i germanijum. Da bi se dobio n-tip
poluprovodnika, istim poluprovodnicima treba dodati neki od elemenata pete
grupe periodnog sistema, kao npr. arsen, astatan i dr. Tada se dobija kristalna
struktura kao na slici 1.4a.
Sa slike 1.4 vidi se da su etiri elektrona astatana formirala kovalentne veze sa
atomima silicijuma, dok je peti njegov elektron ostao izvan kovalentnih veza, i
time veoma slabo vezan sa matinim atomom. Takvom elektronu je potrebna
izuzetno mala spoljanja energija da napusti svoj atom i pree u provodnu zonu.
_________________________________________________
12

_________________________________________________
Njegov energetski nivo ilustovan je na slici 1.5a (donorski nivo). Naputajui

kristalnu reetku, ovaj elektron ostavlja za sobom stabilnu strukturu, koja postaje
pozitivno naelektrisana. Pozitivno naelektrisanje potie stoga to je, prije
naputanja elektrona, struktura atoma bila elektriki neutralna, te, gubitkom
negativnog naelektrisanja, ona postaje pozitivna. Na ovaj nain nastaju stabilna
pozitivna struktura (pozitivni "nepokretni" jon, kojeg emo kasnije oznaavati sa
"") i slobodni elektron. Slino prethodnom, posmatrajui sliku 1.4b, moe se
objasniti stvaranje upljine i negativnog jona. Naime, dodavanjem trovalentnih
elemenata istom poluprovodniku, jedna veza ostaje nepopunjena. Ta veza, kao
i uplina kod istog poluprovodnika, ima tenju da bude popunjena. Zbog toga je
potrebna vrlo mala energija nekom od valentnih elektrona, iz susjednih veza, da
je popuni, i time za sobom ostavi pozitivni nosilac naelektrisanja - upljinu (slika
1.5b). Kako je ovakva struktura bila elektriki neutralna, to primanjem elektrona,
u nesparenoj vezi (emu tei atom), dobija se negativno naelektrisana stabilna
struktura, odnosno negativni "nepokretni" jon.
provodna zona
provodna zona
Donorski nivo
Energija
a)
valentna zona
energetski
procjep
b)
Akceptorski nivo
valentna zona
Slika 1.5 ematski prikaz energetskih nivoa primjesnih

poluprovodnika: a) n-tip; b) p-tip.
Vano je napomenuti da se, i u n-tipu i u p-tipu poluprovodnika, u kojima su
glavni nosioci naelektrisanja elektroni i upljine, respektivno, javljaju i takozvani
sporedni nosioci naelektrisanja. Sporedni nosioci su zapravo elektroni u p-tipu i
upljine u n-tipu. Proces generisanja parova elektron - upljina u p-tipu, ili u ntipu, poluprovodnika odvija se na isti nain kao kod istog poluprovodnika. Iz
ovog razloga, sporedni nosioci su u ogromnoj manjini u odnosu na glavne.
Takoe, napomenimo i to da je pokretljivost upljina tri puta manja nego
pokretljivost elektrona.
I kod istih i kod primjesnih poluprovodnika, vai zakon termodinamike
ravnotee, koji se moe izraziti kao: np ni2 p i2 , tj. proizvod koncentracije
elektrona i upljina konstantan je i jednak kvadratu sopstvene koncentracije
istog poluprovodnika.
_________________________________________________
13

_________________________________________________
ELEKTRI^NO POLJE
struja elektrona
kretanje elektrona
STRUJA
kretanje {upljina
struja {upljina
Slika 1.6 Kretanje elektrona i upljina pod uticajem elektrinog polja.

Pod dejstvom elektrinog polja, u poluprovodniku se uspostavlja kretanje
elektrona u smjeru suprotnom od smjera polja, i "kretanje upljina" u smjeru
polja. Naravno, imajui u vidu razliite znake naelektrisanja, struje, koje su
posljedice ovih kretanja, se algebarski sabiraju. Ilustracija uticaja elektrinog
polja na kretanje elektrona i upljina, data je na slici 1.6.
_________________________________________________
14

_________________________________________________
2
DIODE
2.1 ISPRAVLJAKE DIODE
Poluprovodnike diode su elementi sa dva poluprovodnika sloja (sloj p tipa i
sloj n tipa). Ovdje e biti razmotreni osnovni principi funkcionisanja diode, kao i
aproksimacije koje omoguavaju pojednostavljivanje analize kola sa diodama.
2.1.1 p-n spoj - dioda

Ranije smo konstatovali da su kod n-tipa poluprovodnika glavni nosioci
naelektrisanja elektroni. Naime, ovaj tip poluprovodnika sadri veliki broj slabo
vezanih (slobodnih) elektrona, koji predstavljaju glavne nosioce naelektrisanja,
a koji su simboliki prikazani znakom "-" na slici 2.1b. Na istoj slici, znakom "+"
unutar kruia prikazane su stabilne strukture, odnosno nepokretni pozitivni
joni. Slino prethodnom, kod p-tipa poluprovodnika glavni nosioci naelektrisanja
su upljine, koje su oznaene znakom "+" na slici 2.1a, na kojoj su sa "-" unutar
kruia oznaeni negativni nepokretni joni.
a)
+
+
+
-
+
+
+
-
n
+ +
- + +
- + +
- -
b)
+
+
+
+
+
+
+
+
+
+
+
+
Slika 2.1. Nosioci naelektrisanja. a) p-tip; b) n-tip.

Posmatrajmo sada to se deava prilikom spajanja p-tipa i n-tipa
poluprovodnika (to se u praksi ostvaruje dosta sloenijim tehnolokim
_________________________________________________
14
Glava 2. DIODE
_________________________________________________
postupkom od prostog spajanja). U tom sluaju, kako je koncentracija elektrona

u n-tipu mnogo vea nego ovih u p-tipu, dolazi do difuzionog kretanja elektrona
i upljina, koje ima za cilj izjednaenje koncentracija u svim djelovima
poluprovodnike strukture. Znai, elektroni poinju da se kreu od mjesta vee
ka mjestima manje koncentracije, odnosno u smjeru od n-tipa ka p-tipu
poluprovodnika. Slino vai i za upljine, koje se kreu od p-tipa ka n-tipu
poluprovodnika (slika 2.2a). Prilikom kretanja jednih ka drugim, na samoj granici
spoja, dolazi do rekombinacije, odnosno do popunjavanja upljina elektronima.
Na taj nain, oko same granice spoja, obrazuje se jedan sloj kojeg su napustili i
elektroni i upljine, i koji sada predstavlja dijelom pozitivno, odnosno dijelom
negativno naelektrisanje, respektivno. Kako se oko spoja formiralo s jedne
strane negativno, a s druge pozitivno naelektrisanje, u tom dijelu se uspostavlja
elektrino polje (E), koje ima smjer od pozitivnog ka negativnom naelektrisanju.
Odnosno, uspostavlja se polje, iji smjer je takav da se protivi daljem kretanju
elektrona, odnosno upljina (smjer kretanja elektrona pod uticajem polja je
suprotan od smjera polja). Kad intenzitet polja dovoljno poraste da sprijei
kretanje elektrona i upljina, prestaje difuziono kretanje. Tada se kae da se
unutar p-n spoja formirala oblast prostornog tovara. Razlika potencijala izmeu
krajnjih taaka ove oblasti naziva se potencijalna barijera. Nju veinski nosioci
naelektrisanja, sa jedne i druge strane spoja, nijesu u stanju da preu pri
normalnim uslovima (odsustvo stranog polja). Ovo je ilustrovano na slici 2.2b.
+
+
+
-
+
+
+
-
p
+
+
+
-
oblast
prostornog
n
+
+
+
-
+
+
+
+
+
+
+
+
+
+
+
+
-
+
+
+
tovara
p
n
+ +
- - - - - - +++ + +
+ +
- - - - - - +++ + +
+ +
- - - - - - +++ + +
b)
a)
Slika 2.2. p-n spoj. a) Trenutak stvaranja;

b) Oblast prostornog tovara.
_________________________________________________
15

_________________________________________________
Primijetimo da je uspostavljeno elektrino polje, unutar oblasti prostornog

tovara, najjae na samoj granici spoja, jer se, samo u tim takama, polja od svih
dipola (pojedinano) sabiraju (slika 2.2b).
Na sobnoj temperaturi (uz uobiajenu koncentraciju primjesa), razlika
potencijala ove barijere iznosi oko 0.2V za silicijumske, odnosno oko 0.6V za
germanijumske diode.
Na kraju, napomenimo da je, u prethodnim ilustracijama, pretpostavljeno da su
p-tip i n-tip poluprovodnika jednako (simetrino) dopirani.
2.1.2 Direktna i inverzna polarizacija

Vidjeli smo da, po uspostavljanju potencijalne barijere, prestaje kretanje glavnih
nosilaca naelektrisanja sa jedne na drugu stranu spoja, i obratno. Postavlja se
pitanje, na koji nain iskoristiti prisustvo velikog broja elektrona u n-tipu i
upljina u p-tipu poluprovodnika za uspostavljanje struje kroz diodu. Namee se
jedno veoma logino rjeenje, a to je da treba otkloniti uzrok prestanka kretanja
glavnih nosilaca naelektrisanja. Naime, da bi se obezbijedilo dalje kretanje
glavnih nosilaca, neophodno je napon potencijalne barijere "oboriti", odnosno
smanjiti uspostavljeno polje, koje je uzrokovalo prekid kretanja naelektrisanja.
Ovo se moe ostvariti ako se dioda prikljui na spoljanji izvor, ije polje e biti
suprotno od polja uspostavljenog unutar oblasti prostornog tovara (direktna
polarizacija diode). Tada se smanjuje potencijal koji je bio barijera za kretanje
glavnih nosilaca, pa se, na taj nain, uspostavlja njihovo kretanje, ija
posljedica je struja kroz diodu u smjeru suprotnom od smjera kretanja elektrona
(prema konvenciji) u njoj. Postavlja se pitanje da li e se, prelaskom elektrona iz
n-tipa, naruiti struktura u p-tipu. Ovo se ne deava jer su elektroni u p-tipu
sporedni nosioci, te se, praktino, u potpunosti rekombinuju uz samu oblast
prostornog tovara. Ovo isto vai i za upljine. Direktna polarizacija diode
prikazana je na slici 2.3a. Struja koja se uspostavlja pri direktnoj polarizaciji
naziva se esto struja direktne polarizacije.
Inverzna polarizacija se ostvaruje kad se izvor vee na nain kojim e se
poveavati elektrino polje unutar oblasti prostornog tovara, odnosno kao na
slici 2.3b.
_________________________________________________
16
Glava 2. DIODE
_________________________________________________
{upljine
elektroni
+
+
+
-
p
+
+
+
-
+
+
+
Es
a)
elektroni
- +
- +
- +
n
- - + + +
- - + + +
- - + + +
p
+ +
- - - - - +++
+ +
- - - - - +++
+ +
- - - - - +++
elektron
Eu
+ -
Es
b)
n
- + +
- + +
- + +
Eu
- +
Slika 2.3. Struja kroz diodu: a) direktno polarisanje,

b) inverzno polarisanje.
U ovom sluaju, oigledno je da se onemoguava kretanje glavnih nosilaca
kroz p-n spoj, jer se oblast prostornog tovara, odnosno potencijalna barijera,
poveava. Meutim, primijetimo da ovakvo polje pogoduje slobodnim
manjinskim nosiocima naelektrisanja, elektronima u p-tipu i upljinama u n-tipu
poluprovodnika. Kako, iako u jako malom broju, ovi sporedni nosioci postoje, to
se, pri inverzno polarisanom p-n spoju, ipak uspostavlja neka veoma mala
struja, koja se, u skoro svim praktinim analizama, zanemaruje.
In
Ge
n-tip
leg. InGe
In
Ge
pn-prelaz
Slika 2.4. ema realizacije pn-spoja postupkom zalivanja.

Ranije smo naveli da p-n spoj nije mogue realizovati prostim spajanjem p-tipa i
n-tipa poluprovodnika jednog uz drugi. Ovi spojevi se realizuju posebnim
tehnolokim postupcima, kakav je npr. postupak ilustrovan slikom 2.4.
2.1.3 Strujno naponska karakteristika diode

Prethodna analiza omoguila nam je da shvatimo postupke direktne i inverzne
polarizacije. Meutim, na osnovu dosadanje analize, ipak, nijesmo u stanju da
preciznije odredimo zavisnost struje kroz diodu od dovedenog napona
direktene, ili inverzne, polarizacije. Postoje veoma sloene matematike analize
_________________________________________________
17

_________________________________________________
koje opisuju ove zavisnosti. Sigurno najpouzdanija i najoiglednija je analiza

koja se bazira na snimanju strujno naponske karakteristike. Ovaj postupak se
bazira na mjerenju (i prikazivanju) struje i napona diode pri promjeni napona
direktne, odnosno inverzne, polarizacije (slike 2.5 i 2.6). Na slici 2.5a ilustrovan
je postupak snimanja tzv. I-V (ili V-I) karakteristike za sluaj direktene
polarizacije. Uoimo sa slike 2.6a dvije karakteristine take - prvu koja
predstavlja tzv. napon praga Vk (ili napon koljena) poslije koga struja kroz diodu
poinje naglo da raste, i drugu taku ("pregorijevanje"), koja predstavlja napon
kojim bi se unitila dioda iz razloga to bi, pod njegovim uticajem, dolo do
nepoeljnog poveanja temperature diode, do mjere pri kojoj poluprovodnici
gube svoja svojstva.
0.6V
0A
V< V p
0A
V< V p
b)
a)
0.6V
0.6V
V= V p
0A
Slika 2.5. Polarisanje diode: a) Direktno; b) Inverzno.

Pri naponima inverzne polarizacije, struja kroz diodu jednaka je struji inverzno
polarisanog p-n spoja, i ona je veoma mala. Meutim, i pri ovakvoj polarizaciji,
postoji ogranienje. Naime, ukoliko se inverzni napon isuvie povea (u
apsolutnom iznosu), dolazi do tzv. proboja diode. Proboj moe nastati zbog tzv.
lavinskog efekta koji emo opisati. Poveanjem napona inverzne polarizacije,
poveava se inverzno polje unutar potencijalne barijere. Ovo polje ubrzava
slobodne elektrone, i pri nekoj kritinoj vrijednosti saoptava im dovoljnu
energiju da oni, pri sudaru sa vezanim elektronima, oslobode novi par elektron -
_________________________________________________
18
Glava 2. DIODE
_________________________________________________
upljina. Ako novoosloboeni elektroni imaju dovoljne energije da generiu

nove parove elektron - upljina, proces e se nastaviti poput lavine. Lavinski
proces poinje na samoj granici pn-spoja (gdje je polje najjae). Visokim
naponom inverzne polarizacije moe se nepovratno razoriti struktura diode.
Ilustracija snimanja, kao i sama I-V karakteristika, za ovaj sluaj, dati su na
slikama 2.5b i 2.6b, respektivno.
I
I max
pregorijevanje
- Vp
ta~ka
proboja
a)
Vk
b)
Slika 2.6. Karakteristika diode: a) Direktna polarizacija;

b) Inverzna polarizacija.
2.1.4 Aproksimiranje diode

Razmatrajui diodu, ukazali smo da se, u njoj, odvijaju sloeni procesi, koji, da
bi se opisali, zahtijevaju dosta sloen matematiki aparat. Meutim, najee je,
prilikom analize kola sa diodama, potrebno usvojiti neke aproksimacije. U tom
smislu, zavisno od eljene tanosti, najee se upotrebljavaju tri osnovne
aproksimacije karakteristika diode. Prva, i najgrublja, aproksimacija
podrazumijeva diodu kao idealni prekida (idealna dioda). Naime, kad je
direktno polarisana, dioda se posmatra kao zatvoreni prekida u kolu. U sluaju
inverzne polarizacije, dioda se posmatra kao otvoreni prekida. Karakteristika i
ilustracija idealne diode dati su na slici 2.7.
inverzna polarizacija
idealna dioda
a)
b)
prekida~
direktna polarizacija
Slika 2.7. Idealna dioda: a) Karakteristika; b) Ilustracija.
_________________________________________________
19

_________________________________________________
Ukoliko napon izvora nije mnogo vei od napona praga diode, pribjegava se
drugoj (manje gruboj) aproksimaciji diode. Ovako aproksimirana dioda
prikazana je na slici 2.8. Izvor sa slike ekvivalentira djelovanje pada napona na
diodi.
Vk
a)
b)
Vk
idealna
dioda
Slika 2.8. Druga aproksimacija: a) Karakteristika;

b) Ekvivalentno kolo.
Za sluajeve kad otpornost diode ima red veliine isti kao i otpornosti
prikljuene u kolu, koristi se trea aproksimacija, prikazana na slici 2.9, gdje Rd
predstavlja otpornost diode pri direktnoj polarizaviji.
Vk
v
idealna
dioda
b)
a)
Vk
Rd
Slika 2.9. Trea aproksimacija: a) Karakteristika;

b) Ekvivalentno kolo.
Pri zahtjevima za stroijim analizama, esto nee zadovoljiti ni trea
aproksimacija. U takvim sluajevima, nuno je koristiti matematiki model
strujno naponske karakteristike diode
I= Is (e
V
VT
1) ,
(2.1)
_________________________________________________
20
Glava 2. DIODE
_________________________________________________
gdje su: VT termiki napon (iznosi oko 25mV na 20oC), Is inverzna struja
zasienja, V napon diode, dok je konstanta koja iznosi 1 za silicijumske, a 2
za germanijumske diode.
Za analize sa najstroijim zahtjevima, koriste se eksperimentalno snimljene
karakteristike dioda.
2.2 VRSTE DIODA

2.2.1 Svjetlea dioda (LED)
LED dioda (light emitting diodes), kao to joj samo ime kae, ima osobinu da,
pri direktnoj polarizaciji, emituje svjetlost. Emitovana svjetlost moe biti (i
najee je) iz vidljivog spektra (crvena, uta,...), ili iz nevidljivog (infracrvena).
LED diode se najee upotrebljavaju kao indikatori nekog stanja, i, praktino,
srijeu se u skoro svim elektronskim ureajima. Polarizacija LED diode vri se
na nain prikazan na slici 2.10a. Jedna od primjena (indikacija stanja) data je
na slici 2.10b, na kojoj je prikazan segmentni indikator za ispisivanje cifara,
odnosno brojeva.
a
f
+V
b
g
R
e
a)
c
d
b)
Slika 2.10 a) LED kao indikator; b) Sedmosegmentni indikator cifara.

Princip funkcionisanja indikatora sa slike 2.10b jednostavno je shvatiti, npr. iz
primjera prikazivanja cifre 6, kad je neophodno da budu direktno polarisane
diode: a, c, d, e, f i g.
2.2.2 Fotodiode i optoizolatori

Za razliku od prije razmatranih, kod fotodioda normalan reim rada je pri
inverznoj polarizaciji. Fotodiode imaju osobinu da, pod uticajem svjetlosti,
_________________________________________________
21

_________________________________________________
provode u inverznom smjeru. Nain polarizacije fotodiode dat je na slici 2.11a.

Napomenimo da, zavisno od intenziteta svjetlosti, zavisi struja kroz diodu (pri
jaoj svjetlosti struja je vea).
+V
R
izlazni napon
a)
b)
Slika 2.11 a) Fotodioda; b) Optoizolator.

Mogue je, kombinacijom LED i fotodiode, da se dobije skoro idealan sklop za
galvansko odvajanje, koji se naziva optoizolator. Princip realizacije ovakvog
sklopa moe se shvatiti sa slike 2.11b.
2.2.3 Schottky dioda

Ukoliko se obina dioda upotrijebi za ispravljanje napona vrlo visoke
frekvencije, tada nije korektno zanemariti efekte ilustrovane slikom 2.12c, kako
je to uraeno na slici 2.12b. Ovaj efekat potie odatle to, pri inverznoj
polarizaciji, odreeno vrijeme, protie struja kroz diodu. Za vrijeme direktne
polarizacije dolazi do nagomilavanja sporednih nosilaca naelektrisanja uz pnspoj. Prilikom promjene smjera polarizacije (sa direktne na inverznu),
uspostavljeno polje pospjeuje prelazak ve nagomilanih sporednih nosilaca
kroz pn-spoj. Otuda kratkotrajno (nekoliko mikrosekundi kod obinih dioda)
prisustvo relativno velike inverzne struje (slika 2.12c).
v
v
a)
b)
c)
Slika 2.12 a) Polutalasni ispravlja; b) Izlazni napon za nie

frekvencije; c) Izlazni napon za visoke frekvencijei
_________________________________________________
22
Glava 2. DIODE
_________________________________________________
Rjeavanje ovog problema zahtijeva projektovanje diode na specijalan nain,

odnosno pomou metala (npr. zlata) i n-tipa poluprovodnika (slika 2.13a).
Ovakva dioda naziva se Schottky (otki) dioda, a njen simbol dat je na slici
2.13b. Oblik izlaznog napona ove diode (za visoke frekvencije) identian je
onom sa slike 2.12b.
Schottky dioda
+
metal
a)
b)
vi
Slika 2.13 Schottky dioda: a) Struktura; b) Polutalasnii ispravlja;
2.2.4 Varikap dioda

Ranije smo konstatovali da se, pri inverznoj polarizaciji, oblast prostornog
tovara unutar p-n spoja iri. To znai da se na jednoj strani gomila pozitivno, a
na drugoj negativno naelektrisanje. Na taj nain se, unutar spoja, pravi
kondenzatorska struktura. Promjenom napona inverzne polarizacije mijenja se
irina oblasti prostornog tovara, pa se, tako, mijenja i sama kondenzatorska
struktura, pa i kapacitivnost, diode. Diode koje koriste ovaj efekat prave se kao
posebni tipovi dioda, i nazivaju se varikap diode. Konstatujmo da je, kod ovih
dioda, normalan reim rada inverzna polarizacija, a nale su iroku primjenu u
kolima gdje je neophodna naponski kontrolisana kapacitivnost. Ilustracija
kondenzatorske strukture, potencijalne barijere i simbol varikap diode dati su na
slici 2.14.
E
+
+
+
-
+
+
+
-
+
+
+
-
+ +
+ +
+ +
+
+
+
+
+
+
+
+
+
n
V
a)
b)
Slika 2.14 a) Ilustracija potencijalne barijere;

b) Simbol varikap diode.
_________________________________________________
23

_________________________________________________
2.2.5 Zenner dioda

Kod poluprovodnikih materijala sa poveanim koncentracijama primjesa javlja
se tzv. Zennerov (Cenerov) proboj. Pojava Zennerovog proboja nastaje pri
relativno niskim naponima inverzne polarizacije. Kod ovako dopiranih dioda,
(Zenner diode), polje unutar oblasti prostornog tovara znatno je vee nego kod
obinih dioda. Ono je takvo da su elektroni unutar kristalne strukture dovedeni
do granice ekscitacije. Uz prisustvo spoljneg inverznog napona, postojee
(unutranje) polje se pojaava, i sposobno je da odvoji elektrone iz kristalne
strukture. Strujno naponska karakteristika Zenner diode data je na slici 2.15a.
Napon proboja (jedne realizacije) Zenner diode je praktino konstantan (npr.
Vz=6V).
I
V
-V
Vz
Ii
Rz= V / I i
a)
-I
b)
Slika 2.15 a) Karakteristika Zenner diode; b) Simbol Zenner diode.

Simbol Zenner diode dat je na slici 2.15b.
Uticaj temperature ima suprotan efekat kod Zennerovog u odnosu na lavinski
proboj. Naime, poveanje temperature potpomae Zennerov, a suprotno djeluje
na lavinski proboj. Ovo je jasno ako se ima u vidu to da je, kod Zennerovog,
bitna to vea energija za izbijanje elektrona iz kristalne strukture, te taj proces
ne mora biti ureen. Meutim, kod lavinskog proboja, haotino kretanje, koje
unosi poveanje temperature, ne ide u prilog uspostavljanju ovog efekta.
_________________________________________________
24
Glava 2. DIODE
_________________________________________________
Zenner diode se koriste za stabilizaciju napona, o emu e biti rijei u poglavlju

10.
2.3 MODEL DIODE ZA MALE SIGNALE

Dosadanja objanjenja principa rada dioda odnosila su se na to kako dioda
reaguje na signale koji su vei od napona praga. Meutim, veoma esto se
srijeemo sa signalima koji mogu biti manji od napona praga diode. Postavlja se
pitanje, kako djeluje dioda u kolima u kojim se nalaze takvi signali. U cilju to
lakeg razumijevanja ovakvih situacija, razmotriemo prvo teoremu
superpozicije, odnosno kola u kojima je ova teorema primijenjena.
2.3.1 Teorema superpozicije

Teorema superpozicije omoguava da djelovanje strujnih, ili naponskih, izvora u
nekom kolu moe biti pojedinano posmatrano, kao to je to pokazano
primjerom sa slike 2.16a, 2.16b i 2.16c. Rezultantna struja kojoj je
proporcionalan izlazni napon, u kolu sa slike 2.16a data je na slici 2.16d, i
predstavlja zbir onih sa slika 2.16b i 2.16c.
vg
vgm
+
t
-vgm
vg
a)
b)
i
I
+
-
c)
vg
R
t
d)
Slika 2.16 Ilustracija teoreme superpozicije.
_________________________________________________
25

_________________________________________________
U prethodnom primjeru razmatran je sluaj djelovanja dva naponska izvora u

kolu - prvi jednosmjerni i drugi naizmjenini prikazan na slici 2.16a.
2.3.2 Otpornost diode za male signale

Posmatrajmo diodu vezanu u kolu kao na slici 2.17b. Naizmjenini signal,
doveden na ulaz diode, prikazan je na slici 2.17a. Prema teoremi superpozicije,
"radna taka" Q (slika 2.17c) dobija se kada u kolu djeluje samo jednosmjerni
izvor. Mali signali su signali koji radnu taku pomjeraju relativno malo, tako da
se dio krive, po kojem se pomjera radna taka usljed djelovanja malog signala,
moe smatrati linernim. Dakle, kad je dioda sastavni dio nekog linearnog
pojaavaa, jednosmjernim naponom radnu taku treba "postaviti" u najlinearniji
dio karakteristike diode (iznad praga provoenja). Na slici 2.17c prikazano je
djelovanje malog signala na radnu taku, te, imajui ovo u vidu, djelovanje diode
na mali signal moe se ekvivalentirati otpornou r koja je jednaka recipronoj
vrijednosti koeficijenta pravca tangente u taki Q. Znai, r=1/(dI/dV), pa, imajui
u vidu izraz (2.1), dobija se r=VT/(IQ+Is). Kako je konstanta VT=25mV, to je r
25mV/IQ, gdje IQ predstavlja struju diode u radnoj taki.
Naizmjeni~na struja
radna
ta~ka
jed. struje
C
V
vgm
vg
+
t
vg
+
- vgm
a)
t
Naizmjeni~ni napon
b)
c)
Slika 2.17 Otpornost diode u odnosu na naizmjeninu struju

pri radu iznad praga provoenja.
_________________________________________________
26
Glava 2. DIODE
_________________________________________________
Na kraju, konstatujmo da jednosmjerni izvor uzrokuje struju oko koje se mijenja

struja dobijena usljed djelovanja malog signala.
_________________________________________________
27
Glava3. TRANZISTORI
_________________________________________________
3
TRANZISTORI
3.1 BIPOLARNI TRANZISTOR
3.1.1Princip rada
Bipolarni tranzistor se sastoji od dva pn spoja, kod kojih je jedna oblast
zajednika za oba i naziva se baza. Zavisno od toga kakvog je tipa zajednika
oblast, razlikuju se npn i pnp tranzistori, kod kojih su baze p odnosno n tipa,
respektivno. Oblasti s jedne i druge strane baze, iako od istog tipa
poluprovodnika, nijesu identine. Naime, jedna je jae dopirana od druge.
Prikljuak na jae dopiranoj oblasti naziva se emitor, a na drugoj oblasti
kolektor. Ovi nazivi slijede iz samog principa rada tranzistora.
Razmotrimo sada tzv. aktivni reim rada npn tranzistora, pri emu se analogna
analiza moe provesti i za pnp tranzistor. U aktivnom reimu, spoj baza emitor
mora biti direktno polarisan, dok spoj baza kolektor treba inverzno polarisati, kao
to je to pokazano na slici 3.1.
n
- - - - - -- - E - - -- - - - - -- --- - -- - - -- ----
p
+
+
+
+
Ed
- + +
- + +
- +
+
- + +
n
-
+
+
+
+
+
+
+
+
+
+
+
+
- C
- -- - --
Ei
V BC
VBE
Slika 3.1 Tranzistor npn tipa u aktivnom reimu rada - principska ema
_________________________________________________
29

_________________________________________________
U ovom sluaju, elektroni, koji su glavni nosioci u emitoru (E), nesmetano

prolaze potencijalnu barijeru spoja emitor baza i prelaze u oblast baze. Treba
napomenuti da je, zbog velike dopiranosti emitora, broj slobodnih elektrona
mnogo vei nego broj upljina u njemu. Obzirom da je baza p tip
poluprovodnika, za oekivati bi bilo da se u njoj rekombinuje veliki broj elektona
iz emitora. Meutim do toga nee doi iz raloga to je baza tehnoloki izvedena
tako da ima veoma malu irinu i slabiju dopiranost, takvu da samo neznatan broj
elektrona uspije da se rekombinuje u njoj. Veinski dio elektrona, koji se nije
rekombinovao u bazi, difuzijom dolazi do drugog spoja baza kolektor, koji je, kao
to je ve reeno, inverzno polarisan (njegovo polje ima smjer suprotan kretanju
elektrona). Takvo polje pogoduje kretanju elektrona, odnosno, ono ih ubrzava i
prosljeuje kolektoru (C). Znajui da je smjer struje suprotan smjeru kretanja
elektrona, vidimo da se, na ovaj nain, struja iz kolektora, uz male izmjene,
prenosi do emitora.
Simboli npn i pnp tranzistora dati su na slici 3.2.
C
a)
b)
Slika 3.2 Simbol bipolarnog tranzistora za tipove: a) npn; b) pnp.

Da bi se dobila potpunija slika o radu tranzistora, pored ove principske, i dosta
pojednostavljene analize, nephodno je razmotriti kakav je odnos struja na sva tri
prikljuka tranzistora. Za tu svrhu, posmatrajmo paljivo sliku 3.3.
IE
I ee
Ib{
I e{
e
I ce
Ibr
e
Icbo
{
IB
Ic
Icbo
Slika 3.3 Tokovi nosilaca naelektrisanja i komponenti struja

kod npn tranzistora.
_________________________________________________
30
Glava3. TRANZISTORI
_________________________________________________
Unutar emitora postoje dvije komponente struje - struja elektrona u emitoru Iee,
o kojoj je ve bilo rijei, i struja Ie, koja predstavlja struju upljina koje prolaze iz
baze u emitor. Treba napomenuti da je ova druga komponenta struje znatno
manja od prve iz razloga to je emitor znatno "bogatiji" elektronima nego baza
upljinama, kao i zbog slabije pokretljivosti upljina u odnosu na elektrone. Baza
sadri komponentu Ibr, koja potie od rekombinacije elektrona iz emitora unutar
baze, te se moe shvatiti kao struja koju treba algebarski oduzeti od struje
elektrona iz emitora da bi se dobila struja elektrona unutar kolektora. Pored ove,
postoji i struja direktno polarisanog spoja baza emitor Ib, od koje potie struja
Ie i, na kraju, postoji struja inverzno polarisonag spoja baza kolektor ICB0.
Oigledno, slijedi da se kolektorska struja sastoji od komponente struje
elektrona iz emitora koji se nisu rekombinovali u bazi Ice, kao i od struje inverzno
polarisanog spoja baza kolektor ICB0. Imajui ovo u vidu, moemo pisati
IE=Iee+Ie ; IB=Ibr+Ib-ICB0; IC=Ice+ICB0.
(3.1)
Odnos struje elektrona u kolektoru i struje emitora naziva se koeficijent strujnog

pojaanja od emitora do kolektora, i iznosi
I
I I
ce C CB 0 .
(3.2)
IE
IE
Obzirom da je IE=IB+IC , veoma jednostavno se dobija
1
IC
IB
ICB 0 .
1
1
Uzimajui da je
,
1
(3.3)
(3.4)
dobija se
IC IB ( 1)ICB 0 IB .
(3.5)
Faktor naziva se koeficijent strujnog pojaanja od baze do kolektora, i, za

razne tipove tranzistora, njegova vrijednost se kree od 50 do 1000. Treba
napomenuti da je ovo pojaanje direktno proporcionalno intenzitetu dopiranosti
emitora, a da je obrnuto proporcionalno irini baze, to je sasvim jasno imajui u
vidu da jae dopiran emitor ima veu efikasnost (daje veu struju elektrona), to
ima za posljedicu poveanje kolektorske struje (posmatrati izraz (3.5) kao odnos
_________________________________________________
31

_________________________________________________
struja IC i IB). S druge strane, ua baza znai manje rekombinovanje, te je,

stoga, i struja baze manja, uz istovremeno poveanje broja elektrona koji iz
emitora dospijevaju do kolektora, to izaziva poveanje struje kolektora, pa obje
promjene djeluju u smislu poveanja . Meutim, pored ovih tehnolokih
parametara, koji se mogu kontrolisati, na strujno pojaanje utie i temperatura,
to moe biti veoma tetno, jer, pri promjeni temperature, tranzistor moe dobiti
drugaije karakteristike. Taj uticaj odraava se tako to raste sa poveanjem
temperature (za odreene, ni jako male ni jako velike, opsege struje kolektora).
3.1.2 Statike karakteristike

Za bolje razumijevanje rada tranzistora, veoma vane su njegove statike
karakteristike. One predstavljaju grafike prikaze odnosa ulaznih, ili izlaznih
struja, i ulaznih, ili izlaznih, napona. Prije prelaska na samu analizu, potrebno je
jednu od elektroda (prikljuaka) uzeti za zajedniku. Neka to bude, u ovom
sluaju, emitor (u praksi interesantan sluaj). Tada se kae da je tranzistor u
spoju sa zajednikim emitorom. Tipini izgledi familija: ulaznih, prenosnih i
izlaznih karakteristika, za tranzistor u spoju sa zajednikim emitorom, dati su na
slici 3.4. Eksponencijalni karakter prve dvije karakteristike slijedi iz relacije (3.6),
ije izvoenje prevazilazi nivo ovog kursa
IC Is e
VBE
VT
(3.6)
gdje je Is konstanta.
Sa familije ulaznih karakteristika, vidi se da se, poveanjem napona kolektor
emitor, pomou koga se vri inverzna polarizacija spoja baza kolektor, struja
baze smanjuje, jer se, poveanjem napona inverzne polarizacije, poveava
irina oblasti prostornog tovara, to ima za posljedicu smanjenje efektivne irine
baze, odakle slijedi i smanjenje struje rekombinacije u bazi, i poveanje struje
inverzno polarisanog pn-spoja, te se, na taj nain, smanjuje i rezultantna struja
baze. Poveanjem napona kolektor emitor, poveava se struja kolektora, zbog
toga to se, u uoj bazi, rekombinuje manji broj elektrona dospjelih iz emitora.
_________________________________________________
32
Glava3. TRANZISTORI
_________________________________________________
VCE1 VCE2
IB ( )
IC (mA)
VCE1 VCE2
VCE2< VCE1
VCE1 < VCE2
VBE ( V )
V BE ( V )
a)
B
+
b)
C
IB
VBE
VEr
IC
+
VCE
VCE
IC
zasi}en
aktivan
IB5
IB 4
I B3
I B2
IB1
E
VBE
c)
VCE
Slika 3.4 Statike karakteristike tranzistora: a) Ulazna;

b) Prenosna; c) Izlazna.
Na izlaznim karakteristikama, oznaena su dva reima rada tranzistora. Pri
aktivnom reimu kolektorske struje su praktino nezavisne od napona kolektor
emitor. Zavisnost ipak postoji, i ogleda se u blagom nagibu karakteristika,
zavisnom od tzv. Earllyevog (Erlijevog) napona VEr , odnosno
IC Is e VBE / VT (1 VCE / VEr )
VCE VEr .
S druge strane, reim zasienja nastupa pri direktnoj polarizaciji oba pn spoja
(sama granica je kad su naponi kolektor emitor i baza emitor jednaki, jer je, u
tom sluaju, napon baza kolektor, koji je razlika ova dva napona, jednak nuli).
Sa statikih karakteristika je oigledno da je, u aktivnom reimu, kolektorska
struja zavisna samo od ulaznog napona baza emitor, odnosno od ulazne struje
baze, to nije sluaj kada je tranzistor u zasienju. Za reim zasienja vai
nejednakost
IB IC .
(3.7)
_________________________________________________
33

_________________________________________________
Model tranzistora u reimu zasienja dat je na slici 3.5.
B
+
-
VBES
VCES
+
-
E
Slika 3.5 Model tranzistora u reimu zasienja.
Treba napomenuti da tranzistor moe da radi i u sluaju kad je spoj emitor baza
inverzno, a spoj baza kolektor direktno polarisan. Takav reim naziva se
inverzno aktivan reim, i, u njemu, tranzistor ima mnogo manju efikasnost jer
tada koeficijent strujnog pojaanja uzima vrijednost do deset. Za ovo nije teko
nai objanjenje, obzirom da su kolektor i emitor zamijenili mjesta, te da je
kolektor slabije dopiran nego emitor.
3.1.3 Oblast sigurnog rada tranzistora

Pri radu sa tranzistorom, neophodno je poznavati ogranienja koja postoje u
pogledu dovedenih napona na njegovim krajevima, kao i struja kroz njega, pri
kojima nee doi do njegovog oteenja. Unutar tih ogranienja nalazi se tzv.
oblast sigurnog rada tranzistora.
IC
I Cmax
PDmax
B VCE
VCE
Slika 3.6 Oblast sigurnog rada tranzistora.

Sa slike 3.6, koja ilustruje oblast sigurnog rada tranzistora, vidi se da je ta oblast
ograniena: maksimalnom snagom disipacije PDmax=VCEIC iznad koje bi se
tranzistor zagrijavao do oteenja, naponom proboja inverzno polarisanog pn
_________________________________________________
34
Glava3. TRANZISTORI
_________________________________________________
spoja BVCE i maksimalnom strujom ICmax, pri kojoj ima propisanu (nominalnu,
nazivnu) vrijednost, i pri kojoj nee doi do pregorijevanja veza unutar kuita
tranzistora.
3.1.4 Polarizacija tranzistora

Iz dosadanjeg izlaganja, slijedi da se polarizacija tranzistora moe izvriti
pomou dva izvora (baterije). Jedan slui za direktnu polarizaciju spoja baza
emitor, dok se drugim, koji je vezan izmeu kolektora i emitora, vri inverzna
polarizacija spoja baza kolektor (VBC=VBE-VCE; VCEVBE). Meutim, ovakav
nain polarizacije, sa aspekta trokova i utede prostora, bio bi veoma
nepraktian, te se, stoga, polarizacija uobiajeno vri pomou jednog izvora, a
pogodni razdjelnik napona obezbjeuje potrebnu polarizaciju na oba pn spoja.
Polarizacija tranzistora jednom baterijom prikazana je na slici 3.7, na kojoj su
takoe, radi lakeg razumijevanja, date i odgovarajue zamjenske eme.
+ VCC
R1
VCC
RC
R1
+
-
R2
R2
a)
VCC +
RC +
+
VBE
IB
VCE
+
-
b)
VBB
RB
IC
RC
VCE
+
VBE
c)
Slika 3.7 Polarizacija tranzistora jednim izvorom (a) i (b)

i ekvivalentno kolo (c).
Slika 3.7b pokazuje kako se na pregledan nain prezentiraju eme u elektronici.
Naime, preglednost se postie kad se jedna taka, gdje se stie vie grana,
proglasi referentnom, te se svi ostali potencijali prikau i raunaju u odnosu na
tu taku (virtualna masa). Na slici 3.7c prikazani su ekvivalentni naponski izvori
kojima se vri polarizacija tranzistora. Na osnovu Teveninove teoreme, slijedi
VBB
VCCR2
R1 R2
RB
R1R2
.
R1 R2
(3.9)
_________________________________________________
35

_________________________________________________
Oigledno je da, za konture naznaene na slici 3.7c, vae jednaine

VBB=VBE+RBIB
VCC=VCE+RCIC.
(3.10)
Ucrtavajui prave (3.10) na ulaznoj, odnosno izlaznoj, karakteristici iz taaka

presjeka, mogu se odrediti svi jednosmjerni naponi i struje tranzistora, odnosno,
moe se rijeiti dato kolo sa tranzistorom. Prave (3.10) nazivaju se radne prave,
a take presjeka radne take tranzistora. Primijetimo da, ukoliko se eli da
tranzistor bude u aktivnom reimu, radna prava mora biti tako definisana da
njena radna taka lei u oblasti aktivnog reima rada. Pored toga, poeljno je da
se radna taka nalazi na linearnom dijelu karakterisike, kako bi tranzistor, sam
po sebi, unosio to manja izoblienja.
IC
IB
Q(VCEQ , ICQ)
VCC
RC
VBB
RB
IBQ
Q(VBE Q , IBQ )
VBB
VBE
VCC
VCE
Slika 3.8 Radna prava i radna taka tranzistora.

Nalaenje radne take tranzistora, na ovakav nain, bilo bi sasvim nepraktino.
Stoga se esto, radi efikasnosti, pristupa aproksimaciji, koja se sastoji u tome
to se napon VBE uzme konstantnim (obino 0,6V). Ovakva aproksimacija je u
redu jer su varijacije ovog napona praktino neznatne u odnosu na razliku
napona VBB-0,6V. Na taj nain, iz (3.10), lako se dobija IB=(VBB-VBE)/RB, pa
odatle IC=IB, a zatim i VCE=VCC-RCIC.
3.1.5 Kompletna ema tranzistora kao pojaavaa

Do sada smo razmatrali samo tranzistor prikljuen na jednosmjerne napone.
Radi objanjenja uvoenja tranzistora u aktivni reim rada, koristili smo njegove
_________________________________________________
36
Glava3. TRANZISTORI
_________________________________________________
statike karakteristike. Kao neophodan uslov, istakli smo da je radnu pravu

potrebno postaviti tako da radna taka "lei" u oblast aktivnog reima. Za rad
tranzistora sa naizmjeninim naponima, zahtijeva se da radna taka bude to
blia sredini radne prave jer se, na taj nain, omoguava najvea promjena
izlaznog napona izazvana promjenama ulaznog napona. Naime, ukoliko se na
ulaz tranzistora (sa zajednikim emitorom) dovede promjenljivi ulazni napon vu
(slika 3.9), tada e se taj napon superponirati na postojei jednosmjerni napon
VBE, te e se rezultantni napon mijenjati u ritmu promjene ulaznog napona, to
ima za posljedicu promjene struje baze od vrijednosti IB1 do vrijednosti IB2 (slika
3.10a). Ove promjene struje baze na ulazu imaju za posljedicu puta vee
promjene kolektorske, tj. izlazne, struje, to opet uzrokuje promjene izlaznog
napona sa znatno veom amplitudom od amplitude ulaznog napona (slika
3.10b).
+ VCC
C
vu
R1
RC
vi
R2
Slika 3.9 Tranzistor kao pojaava.

Zakljuimo da jednosmjerni naponi i struje iskljuivo slue za dovoenje
tranzistora u aktivni reim, odnosno, da tranzistor osposobe da pojaava
promjenljive ulazne signale, koji, opet, ne smiju imati proizvoljne amplitude kako
ne bi radna taka izala iz oblasti aktivnog rada, jer, u tom sluaju, tranzistor ne
bi radio kao pojaava, ve bi ulazio u reime zakoenja i zasienja, u kojima
se izlazni napon ne mijenja bez obzira na promjene ulaznog napona. Time bi se
vrilo izoblienje izlaznog napona (vidi sliku 3.11a). Sa slika 3.10, jasna je
potreba da radna taka bude na sredini radne prave. Na taj nain, omoguavaju
se jednake maksimalne promjene amplituda izlaznog napona u jednom i u
drugom smjeru.
_________________________________________________
37

_________________________________________________
Kondenzatori znatne kapacitivnosti C, koji se dodaju u kolo sa tranzistorima radi

razdvajanja jednosmjernih i naizmjeninih komponenti na ulazu i izlazu,
nazivaju se spreni kondenzatori.
VBB
RB
IB2
VCC
RC
IB
IC
IB2
IBQ
Q(VBE Q , IBQ )
IB1
IB1
VBB
VBE
VCE
VCC
ulazni
signal
a)
b)
izlazni
signal
Slika 3.10 Analiza rada tranzistora pomou statikih karakteristika.

U prethodnom razmatranju, konstatovali smo da je postavljanje radne take u
eljenom dijelu karakteristike veoma bitno, jer se, na taj nain, tranzistor
unaprijed projektuje za ograniene ulazne napone, sa tano poznatim
maksimalnim odstupanjima. Meutim, problemi mogu nastati onda kad se radna
taka, mimo nae volje, pomjeri na jednu ili na drugu stranu radne prave. Neka
se to pomjeranje dogodilo, npr., ka oblastima manjih kolektorskih struja (slika
3.11b). U ovom sluaju, se, maksimalno planiranim promjenama ulaznog
napona (u jednom smjeru), tranzistor, odreeno vrijeme, uvodi u zakoenje, kad
ne pojaava ulazni napon, pa se na izlazu dobija napon izoblien u odnosu na
oblik ulaznog napona. Ovakvo, neeljeno, pomjeranje radne take moe da
nastupi usljed promjene temperature. Iz tog razloga, posmatrajmo uticaj
temperature na pojedine temperaturno zavisne parametre. Ve znamo da je
IC=IB+(+1)ICB0 ,
pa, koristei izraze (3.10), za IB, dobija se
( VBB VBE )
IC
( 1)ICB 0 .
RB
(3.11)
_________________________________________________
38
Glava3. TRANZISTORI
_________________________________________________
U izrazu (3.11) su: , ICB0 i VBE zavisni od temperature, i to tako to njenim

poveanjem prva dva parametra rastu, a trei parametar opada. Ukupni uticaj
temperature moe se predstaviti sljedeom relacijom
IC=k1+k2VBE+k3ICB0,
gdje su:
k1
IC
k2
IC
VBE
k3
(3.12)
IC
ICB0
(3.13)
koeficijenti temperaturne osjetljivosti, koji direktno slijede iz (3.11) i (3.13).

VCC
RC
IC
IC
IB2
IBQ
T1
IB1
VCC
T2
VCE
VCC
VCE
izobli~enje
izlazni
signal
a)
b)
Slika 3.11 Izoblienje izlaznog napona usljed: a) Velike amplitude ulaznog

signala; b) Pomjeranja radne take uzrokovanog promjenom temperature.
Da bi se tranzistor temperaturno stabilisao, neophodno je, na neki nain,
smanjiti koeficijente (3.13). To se obino radi dodavanjem otpornika RE u kolo
emitora, kao na slici 3.12. Na istoj slici je prikazana i ekvivalentna ema za
odreivanje bazne struje za ovaj sluaj. Naime, oigledno je
VBB VBE
IB
,
RB ( 1)RE
odakle slijedi da je
VBB VBE
IC
( 1)ICB 0 .
RB ( 1)RE
_________________________________________________
39

_________________________________________________
Uvrtavajui prethodni izraz u (3.13), slijedi da se, na ovaj nain, i k1 i k2

smanjuju proporcionalno faktoru (1+)RE. Meutim, treba napomenuti da
otpornik RE moe uticati na pojaavaka svojstva, npr. smanjuje naponskog
pojaanja kod pojaavaa u spoju sa zajednikim emitorom. Ovakva situacija
se prevazilazi premotavanjem otpornika RE sprenim kondenzatorom velike
kapacitivnosti, jer takav
kondenzator, za naizmjenine signale koji se
pojaavaju, predstavlja kratak spoj, te se, na taj nain, neutralie i uticaj RE na
ove signale, dok za jednosmjerne signale C predstavlja prekid, i nema uticaja u
pogledu polarizacije tranzistora (odnosno nema uticaja na poloaj radne take).
+ VCC
VCC +
RC
C
RC
R1
IB
RB
C
vi
vu
R2
RE
+ V
BB
-
( +1) IB
RE
Slika 3.12 Polarisanje tranzistora za temperaturnu

stabilizaciju radne take.
3.1.6 Model tranzistora za male signale

U cilju analize pojaavakih svojstava tranzistora, neophodno je modelirati
tranzistor, odnosno zamijeniti ga ekvivalentnom emom koja e posluiti za
izraunavanje naponskog i strujnog pojaanja, kao i ulazne i izlazne
otpornosti. U primjeni su razliiti modeli. Meutim, mi emo ovdje navesti jedan,
koji se vrlo esto koristi. To je tzv. model, koji je dat na slikama 3.13a i 3.13b,
zavisno do toga u kom obliku se predstavlja strujni izvor.
Na ovim slikama, r predstavlja ulaznu otpornost tranzistora, a ri otpornost
izmeu kolektora i emitora, koja ima relativno veliku vrijednost te se, stoga, vrlo
esto, izostavlja u proraunima. Naime, esto se grana sa tom otpornou
posmatra kao grana u prekidu. Na slici 3.13b, gm, predstavlja tzv.
transkonduktansu koja se moe dobiti kao gm=/r.
_________________________________________________
40
Glava3. TRANZISTORI
_________________________________________________
Treba napomenuti da ovaj model vai i za npn i pnp tranzistore. Takoe,

naglasimo da ovaj model vai za jedan poloaj radne take. Napomenimo da se
svi jednosmjerni izvori smatraju masom (sa aspekta odredjivanja pojaanja), a
grane sa nezavisnim strujnim izvorima treba prekinuti, jer je bitna samo
relativna promjena napona oko nekog jednosmjernog napona, koji je definisan
radnom takom, i koji se moe usvojiti kao referentni.
ib
ib
vbe
a)
ri
v ce
vbe r
b)
gmvbe
ri
v ce
Slika 3.13 - model tranzistora za male signale.
3.1.7 Osnovne pojaavake sprege

Zavisno od toga koji prikljuak je zajedniki za ulazni i izlazni signal, razlikuju
se: pojaavai sa zajednikim emitorom (koji su i dosad razmatrani), pojaavai
sa zajednikim kolektorom i pojaavai sa zajednikom bazom. Koristei
model tranzistora, izvriemo aproksimativnu (u najveem broju praktinih
situacija dovoljno strogu) analizu svake od ovih pojaavakih sprega (stepena).
3.1.7.1 Pojaava sa zajednikim emitorom

Kompletna ema pojaavaa sa zajednikim emitorom data je na slici 3.14a, a
njegova ekvivalentna ema za male signale na slici 3.14b.
Radi lake analize, na slici 3.14b emo izostaviti otpornik ri, to nee znaajno
umanjiti optost izraza, jer, i kad se on uzme u obzir, vrlo esto se, tako dobijeni
izraz, kasnije uprotava korienjem aproksimacije koju mi na samom poetku
usvajamo.
_________________________________________________
41

_________________________________________________
Naponsko pojaanje definie se kao odnos izlaznog i ulaznog napona, odnosno

kao AV=vi /vu. Sa slike 3.14, jasno je da je vu=ibr+(1+)REib, dok je vi=-ibRc,
Av
Rc .
(3.14)
r (1 )RE
Izraz (3.14) izveli smo uzimajui u obzir otpornost u emitoru, i njime potkrijepili
ranije izreenu tvrdnju da se njime smanjuje pojaanje pojaavaa. Ukoliko
zanemarimo RE, to moemo uraditi zahvaljujui sprenom kondenzatoru
(kratak spoj na slici 3.14b), tada moemo pisati da je
A v Rc gmRc .
(3.15)
r
Znak "-", u (3.14) i (3.15), znai da su faze ulaznog i izlaznog signala pomjerene
za , jedna u odnosu na drugu.
+ VCC
a)
C
vu
R1 RC
R2
RE
b)
C
vi
C
iu
R1//R2
vu
ic
B
ib ib
E
ri
RC
C
+
vi
RE
Slika 3.14 Pojaava sa zajednikim emitorom i njegova

ekvivalentna ema za male signale.
Strujno pojaanje izmeu dva dijela kola definie se kao odnos struje izlaznog i
struje ulaznog kraja (pojednostavljen izraz, za dio kola sa samim tranzistorom,
se dobija za AI=ic/ib), i u posmatranom sluaju ono iznosi
i
Ai b .
(3.16)
ib
Ulazna otpornost iz neke take sa strane ulaza pojaavaa se rauna tako to
se u taki iz koje se posmatra prikljui test generator (raunajmo je prvo u
skladu sa slikom 3.15a), a onda nae odnos Ru=vt/it (pri emu se svi nezavisni
izvori se postave na nulu).
_________________________________________________
42
Glava3. TRANZISTORI
_________________________________________________
Sasvim lako se dobija da je

Ru=r +(1+)RE,
odnosno, premotavanjem RE, ima se Ru=r.
it
r
vt
a)
it
RE
ri
RC
(3.17)
ib
r
R1//R 2
b)
ib
it
ri
vt
RE
Slika 3.15 Zamjenske eme za dobijanje ulazne i izlazne otpornosti

Slino ulaznoj, izlazna otpornost se trai kao odnos napona (u taki iz koje se
posmatra) prikljuenog test genaratora i njegove struje (slika 3.15b), na osnovu
ega se dobija Ri=ri (jer je oigledno bazna struja ib jednaka nuli, te je i ib=0).
Iz prethodnog razmatranja, jasno je, zavisno od toga iz koje take se posmatra
ulazna otpornost, odnosno ta se uzima za ulaznu i izlaznu struju, da e
vrijednosti ulazne otpornosti i strujnog pojaanja imati razliitu vrijednost od
prethodno izraunatih. Ukoliko raunamo strujno pojaanje (takodje u skladu
sa slikom 3.14b) kao: Ai=ic/iu, tada imajui u vidu:
vu
v
v
iu
u u ib jer je R1 / / R2 r
R1 / / R2 r
r
ic ib
dobija se da je Ai.
Izraunajmo sada ulaznu otpornost u skladu sa slikom 3.15c.
_________________________________________________
43

_________________________________________________
it
ib
r
vt
ib
ri
RC
R1// R2
Slika 3.15c Zamjenska ema za dobijanje ulazne otpornosi gledane sa

ulaza pojaavaa
v
Iz prethodne slike jednostavno se dobija Ru t R1 / /R2 / /r r
it
Slino, ako bismo posmatrali izlaznu otpornost iz take desno od otpornika RC
dobili bismo Ri=RC.
3.1.7.2 Pojajava sa zajednikim kolektorom

[ema pojaavaa sa zajednikim kolektorom data je na slici 3.16a, dok je
njegova zamjenska ema za male signale dat na slici 3.16b.
Na osnovu slike 3.16b ima se
vu=ibr+vi=ibr+(1+)REib i vi=(1+)REib,
te se, uz pretpostavku da je r zanemarljivo u odnosu na (1+)RE, dobija
A v 1.
Direktno slijedi (ukoliko se kao ulazna posmatra bazna struja) da je
i
Ai i 1 .
ib
_________________________________________________
44
Glava3. TRANZISTORI
_________________________________________________
iu
+ VCC
R1
R2
vu
R1//R2
+
vi
RE
ib
B
r
vu
a)
C
ib
ii
b)
RE
vi
Slika 3.16 Pojaava sa zajednikim kolektorom i ema za male signale.

Izraunajmo ulaznu i izlaznu otpornost prema slikama 3.17a i 3.17b. U tom
sluaju dobija se izraz Rur+(1+)RE. Oigledno je (ak i bez raunanja) sa
slike (3.17b) da je
r R1 / /R2
r R1 / /R2
Ri
/ /ri
.
+ 1
+ 1
F
G
H
IJ
K
ib
it
r
vt
a)
it
RE
ib
ri
R1//R 2
b)
ri
vt
Slika 3.17. Zamjenske eme za dobijanje ulazne i izlazne otpornosti
Kao i kod pojaavaa sa zajednikim emitorom i u ovom sluaju izraunajmo

strujno pojaanje kao odnos A i ii / iu . Takoe emo izraunati ulaznu
otpornost, u skladu sa slikom 3.17c.
_________________________________________________
45

_________________________________________________
it
ib
ib
r
vt
R1// R2
ri
RE
Slika 3.17c. Zamjenska ema za dobijanje ulazne otpornost

gledane sa ulaza pojaavaa
Sa slike 3.16b imamo:
vbe
r
R
(1 ( 1) E )vbe
r
v
be
R1 / / R2
r
ii ( 1)ib ( 1)
iu
vu
v
be
R1 / /R2
r
odakle se dobija:
Ai
(1 )R1 / /R2
r R1 / /R2 (1 )RE
Sa slike 3.17c imamo:
it
vt
vt
vt
ib
R1 / /R2
R1 / /R2 r (1 )RE
te slijedi da je:
Ru
v t R1 / /R2 (r (1 )RE )
it R1 / /R2 r (1 )RE
Napomenimo da su, za razliku od strujnih pojaanja, naponska pojaanja, za

ovaj i prethodni pojaava, nezavisna od otpornosti R1//R2, to je oigledno iz
zamjenskih ema i naina raunanja.
_________________________________________________
46
Glava3. TRANZISTORI
_________________________________________________
3.1.7.3 Pojaava sa zajednikom bazom

Jedna realizacija pojaavaa sa zajednikom bazom i njegova zamjenska ema
dati su na slici 3.18. Slino kao za prethodna dva, za ovaj pojaava, je vu=-rib
i vi=-ibRC, te je
A v Rc gmRc ,
r
dok su:
Ai / ( 1) 1;
Ri.
Rur/(+1) ;
Napomenimo da se, veoma esto, ulazna ili izlazna otpornost mogu direktno
oitati. Tada je neophodno sve otpornosti svesti na istu granu. Da bi to ostvarili,
pretpostavimo da se kroz jednu granu ima struja ib, a da se ona nastavlja
drugom granom kroz koju se ima struja (+1)ib. Izmjetajui otpornost iz grane
sa (+1)ib u granu sa ib, mora se izmjetana otpornost pomnoiti sa (+1).
Ekvivalentna otpornost se tada direktno dobija kao veza otpornika u svedenoj
grani. Predlaemo itaocu da, prethodno odreene otpornosti, provjeri na ovaj
nain.
-VEE
+ VCC
RE RC
C
vu
i b
RE
vu
vi
RC
ib
+
vi
Slika 3.18 Pojaava sa zajednikom bazom i njegova

zamjenska ema za male signale.
Jo jedna, alternativna, ema pojaavaa sa zajednikom bazom i njena

ekvivalnetna ema prikazane su na slici 3.18a.
Analogno prethodnim sluajevima, dobija se:
Av
RC
R1 / /R2 r
Ai
RE
(1 )RE r R1 / /R2
_________________________________________________
47

_________________________________________________
Ru
RE (r R1 / /R2 )
vt
(1 )RE r R1 / /R2
it
Ri RC
ic
+ VCC
R1 RC
R2
RE
C
vi
C
R1//R2
ib ib
E
RE
vu
ri
RC
C
+
vi
vu
Slika 3.18a. Pojaava sa zajednikom bazom realizovan preko jednog

izvora za napajanje i njegova zamnjenska ema
Posmatrajui dobijene rezultate za ova tri pojaavaka stepena moemo

zakljuiti da su naponska pojaanja, za stepen sa zajednikim emitorom i za
stepen sa zajednikom bazom, suprotnih faza, jer stepen sa zajednikim
emitorom obre fazu za (znak "-" u izrazu za naponsko pojaanje).
Stepen sa zajednikim kolektorom ima veliku ulaznu otpornost. Zbog osobine
da mu je naponsko pojaanje priblino jednako jedan, i zbog velike ulazne
otpornosti, stepen sa zajednikim kolektorom se koristi kao razdvojni stepen
(kada se eli prenijeti odreeni napon sa izlaza jednog na ulaz drugog kola,
eliminiui mogue ulazne struje u drugom kolu).
3.1.8 Darlingtonov par

U cilju dobijanja to veeg pojaanja ekvivalentnog tranzistora, kao i postizanja
poveane ulazne otpornosti, tranzistori se veu i na nain prikazan na slici
3.19a.
Ukoliko posmatrani tranzistori T1 i T2 imaju pojaanja 1 i 2, tada je
ekvivalentno pojaanje ovakvog para tranzistora praktino e=12. Ovo je lako
_________________________________________________
48
Glava3. TRANZISTORI
_________________________________________________
dokazati imajui u vidu da je struja baze drugog tranzistora jednaka emitorskoj

struji prvog tranzistora. Za ulaznu otpornost se dobija
Ru r1 (1 1)r 2 .
+ VCC
i C1
iB
1
i C2
T1
iE1 i B2
R2
vu
2
(b)
R1
T2
RE
(a)
+
vi
Slika 3.19 a) Darlingtonov par; b) Pojaava sa Darlingtonovim parom

(sa zajednikim kolektorom).
Primjer pojaavaa sa Darlington-ovim parom dat je na slici 3.19b.
3.2 TRANZISTORI SA EFEKTOM POLJA

Posebne vrste tranzistora, kod kojih se struja uspostavlja zahvaljujui djelovanju
elektrinog polja, nazivaju se tranzistori sa efektom polja. Postoji vie vrsta, ali
mi emo razmatrati samo dvije JFET, ili, skraeno, FET (field effect transistor) i
MOSFET (metal oxide semiconductor field effect transistor),
3.2.1 FET (field effect transistor)

FET-ovi su tranzistori koji se sastoje od po dvije oblasti p ili n tipa
poluprovodnika izmeu kojih se nalazi jae dopirana oblast (kanal) suprotnog
tipa. Zavisno od toga da li je kanal n ili p tipa, razlikuju se n kanalni i p kanalni
FET-ovi, iji simboli su dati na slici 3.20.
Na slici 3.20: sa G je oznaen prikljuak koji se naziva gejt (analogan bazi kod
bipolarnog tranzistora), D predstavlja drejn, a S sors (analogni kolektoru i
emitoru, respektivno).
_________________________________________________
49

_________________________________________________
D (Drain)
D (Drain)
(Gate)
G
(Gate)
G
n-kanalni
p-kanalni
S (Source)
S (Source)
Slika 3.20 Simboli n-kanalnog i p-kanalnog FET-a.
Da bismo analizirali rad n kanalnog FET-a, posmatrajmo njegovu strukturu sa

naponima polarizacije prikazanim na slikama 3.21a i 3.21b.
VGS
a)
VGS +
S
p
+
-
VDS
b)
Slika 3.21 Principske eme FET-a: a) bez
b) sa prikljuenjem napona VDS.
Sa slike 3.21, jasno je da FET, kao i bipolarni tranzistor, ima dva pn spoja, pri
emu su, u ovom sluaju, oba inverzno polarisana naponom VGS. Za
uspostavljanje struje od drejna ka sorsu, koristi se elektrino polje dobijeno
pomou izvora VDS. Pod uticajem elektrinog polja, elektroni se kreu od sorsa
ka drejnu, to ima za posljedicu struju suprotnog smjera.
Posmatrajmo sada kako koji od pomenutih napona utie na rad FET-a. Ukoliko
ne bi bilo napona VDS, tada bi oblasti prostornih tovara oba pn spoja bile
simetrine, i izgledale bi kao na slici 3.21a. Kontrola irine kanala se obavlja
naponom inverzne polarizacije izmeu gejta i sorsa. Poveanjem ovog napona
(u apsolutnom iznosu) do odreenog graninog napona VGST, moe
_________________________________________________
50
Glava3. TRANZISTORI
_________________________________________________
se potpuno prekinuti kanal, jer bi se, u tom sluaju, obje oblasti prostornih
tovara spojile. Postojanje napona izmeu drejna i sorsa ima za posljedicu
nesimetrine oblasti prostornih tovara (slika 3.21b). Ovo je lako shvatiti, ako se
uzme u obzir injenica da su pn spojevi na mjestima blie drejnu jae inverzno
polarisani (pozitivan pol izvora VDS), nego kad su blie sorsu. Slijedi da se, i
poveanjem napona VDS, moe smanjivati irina kanala na mjestima blie
drejnu. Meutim, to suavanje kanala ima granicu, odnosno, na ovaj nain se
ne moe potpuno prekinuti kanal bez obzira na poveanje napona VDS. To se
moe objasniti na sljedei nain. Napon VDS saoptava elektronima unutar
kanala energiju zahvaljujui kojoj se ovi kreu od sorsa ka drejnu, to ima za
posljedicu struju u suprotnom smjeru. Poveanjem napona VDS, suava se
kanal, a elektrino polje pojaava. Polje, sada, svoju energiju prenosi na
elektrone u preostalom dijelu kanala. Daljim poveanjem ovog napona, dolazi
se u situaciju kad e napon VGD=VGS-VDS (treba imati u vidu da je napon VGS
negativan) dostii vrijednost graninog napona VGST, to bi trebalo da znai i
potpuno prekidanje kanala. Do toga nee doi jer, suavanjem kanala,
proporcionalno raste elektrino polje, pa i energija elektrona u kanalu,
zahvaljujui kojoj nee doi do potpunog prekida kanala. Naime, kanal e se
stisnuti skoro do prekida, ali e, zahvaljujui energiji elektrona, "ostati" takasti
otvor kroz koji e se odvijati protok struje od drejna ka sorsu. Ukoliko bi se jo
poveao VDS, to praktino ne bi imalo uticaja na struju u kanalu, to je i
razumljivo, jer se broj elektrona koji uestvuju u formiranju struje ne poveava.
U ovom sluaju e se, kao posljedica, imati pomjeranje oblasti stisnutog kanala
ka sorsu. Ovakav reim rada FET-a naziva se zasienje.
Primijetimo, na osnovu prethodne analize, da u reimu zasienja struja FET-a
ne zavisi od izlaznog napona VDS, te je, stoga, ovo reim rada FET-a analogan
aktivnom reimu kod bipolarnog tranzistora. Strujno naponska karakteristika
FET-a se rauna za oblast koja predstavlja granicu izmeu reima zasienja i
tzv. omskog reima, i data je sljedeom relacijom:
V
ID IDSS(1 GS )2 ,
(3.21)
VGST
gdje je IDSS konstanta koja zavisi od tehnoloke izrade FET-a. Primijetimo da
struja ID ima najveu vrijednost za VGS=0, i da tada iznosi ID=IDSS.
_________________________________________________
51

_________________________________________________
3.2.1.1 Statike karakteristike FET-a

Prije nego to prezentiramo statike karakteristike FET-a, primijetimo da su, kod
njega, oba pn spoja uvijek inverzno polarisana. Na taj nain, struja gejta se
praktino svodi na nulu. Imajui ovo u vidu, jasno je to se, za FET, ne crtaju
ulazne karakteristike. Tipini izgledi prenosne i izlazne karakteristike FET-a,
prikazani su na slici 3.22.
ID
ID
IDSS
omski
reìm
ID =I DSS( VDS / VGS )2

zasi}en
VGS =0
VGS =-1
VGS=-2V
VGST
VGS
VDS
Slika 3.22 Statike karakteristike FET-a.
Omski i reim zasienja, na izlaznoj karakteristici, ogranieni su parabolom

ID IDSS(
VDS 2
) .
VGST
(3.22)
Prethodna relacija je dobijena iz izraza (3.21) za sluaj kad je VGD=VGST. Kako

je VGD=VGS-VDS, slijedi da je VGST-VGS=-VDS.
I ovdje djeluje Earllyev efekat, koji se ogleda u blagoj nagnutosti izlaznih
karakteristika. Sa prenosne karakteristike se vidi da je struja FET-a najvea kad
je napon izmeu gejta i sorsa jednak nuli.
3.2.1.2 Polarizacija FET-a

Polarizacija FET-a moe se ostvariti na nain kao na slici 3.23, i to je tzv.
polarizacija sa automatskim prednaponom.
_________________________________________________
52
Glava3. TRANZISTORI
_________________________________________________
Prolaskom struje kroz FET dolazi do pada napona na otporniku Rs,, koji
predstavlja napon VGS, tj. napon inverzne polarizacije pn spojeva. Imajui u
vidu prenosnu karakteristiku, jasno je da se polarizacija FET-a moe ostvariti i
za Rs=0, to je ekvivalentno sa VGS=0.
+ VSD
RD
+
VGS R S
_
Slika 3.23 Polarizacija FET-a.
Napomenimo da je FET, kao i bipolarni tranzistor, temperaturno nestabilan, jer

se, porastom temperature, granini napon poveava (u apsolutnom iznosu), a
IDSS se smanjuje.
Model FET-a za male signale dat je na slici 3.24.
D +
vgs
gm vgs
rds
vds
S
Slika 3.24 Model FET-a za male signale.
_________________________________________________
53

_________________________________________________
3.2.2 MOSFET (metal oxide semiconductor

field effect transistor)
Zavisno od tehnologije izrade, postoje MOSFET-ovi sa ugraenim i MOSFETovi sa indukovanim kanalom. I kod jednih i kod drugih, gejt nije direktno vezan
sa poluprovodnikim materijalom, ve preko metal oksida od SiO2 (silicijum
dioksid). Odatle im potie i prefiks MOS u nazivu (metal oxid semiconductor).
Kao i kod FET-a, i ovdje postoje n kanalni i p kanalni MOSFET-ovi.
3.2.2.1 MOSFET sa ugraenim kanalom

Princip rada ovog tranzistora veoma je slian principu rada FET-a. Meutim,
bitna razlika je to to se ovdje dozvoljava i pozitivni i negativni napon izmeu
gejta i sorsa. Strukturna ema n kanalnog MOSFET-a sa ugraenim kanalom
data je na slici 3.25.
- +
VGS
VDS
- G
+
S
D
n
n+
n+
----
----
Si O2
+ + + + + + + +
a)
b)
Slika 3.25 Principska ema MOSFET-a sa ugraenim kanalom.
Sa slike 3.25a vidi se da se struktura ovog MOSFET-a sastoji od osnove, koja

je p tip poluprovodnika, od dva dijela jae dopiranog poluprovodnika n tipa (n+),
za koje su vezani drejn i sors, i od kanala od slabije dopiranog poluprovodnika
n tipa.
_________________________________________________
54
Glava3. TRANZISTORI
_________________________________________________
Za polarizaciju kao na slici 3.25a naponom VGS, u kanalu do dielektrika se

indukuju pozitivna naelektrisanja - slika 3.25b. Poveanjem napona VGS,
poveava se i sloj kanala u kome je poveana koncentracija pozitivnih
naelektrisanja. Stoga se kretanje elektrona od sorsa ka drejnu, pod uticajem
napona VDS, odvija u dijelu kanala koji nije obogaen pozitivnim
naelektrisanjima. Dio kanala, koji ima poveanu koncentraciju pozitivnog
naelektrisanja, nije simetrian zbog dejstva napona VDS (objanjenje analogno
onom za FET). Poveanjem napona VDS, poveava se koncentracija pozitivnih
nosilaca naelektrisanja uz drejn, te bi bilo za oekivati da e se, pri nekoj
vrijednosti VGD iznad granine, kanal "isuiti" od slobodnih elektrona (prekinuti),
ali do toga ne dolazi iz istih razloga kao i kod FET-a. Odnosno, u ovom sluaju,
u kanalu ostaje prostor koji omoguava nesmetan tok struje od drejna ka sorsu.
Dalje poveanje VDS praktino nema uticaja na promjenu struje, pa je tada
MOSFET u zasienju. Reim rada MOSFET-a, sa ovakvom polarizacijom
napona VGS, naziva se osiromaeni reim rada.
MOSFET moe raditi i pri naponu VGS suprotnog smjera od ovog na slici 3.25a.
U tom sluaju, u kanalu se indukuju dodatna negativna naelektrisanja, i to
predstavlja obogaeni reim rada. Napomenimo, na kraju, da se, pri svim
polarizacijama, mora voditi rauna da pn spojevi, koji postoje izmeu osnove i
n+ poluprovodnika, ne smiju nikad biti direktno polarisani. To se postie, ili
spajanjem sorsa i osnove kao na slici, ili dovoenjem negativnog potencijala na
osnovu.
Strujno naponska karakteristika MOSFET-a ima oblik
ID B( VGS VGST )2 ,
gdje B predstavlja konsatantu, koja zavisi od tehnologije izrade.

Primijetimo da, za razliku od FET-a, kod koga, iako zanemarljivo mala, ipak
postoji struja gejta (struja inverzno polarisanog pn spoja), kod MOSFET-a ona
praktino ne postoji. Stoga, ni ovdje, se ne crtaju ulazne karakteristike. Simbol i
tipini oblici prenosne i izlazne karakteristike MOSFET-a prikazani su na slici
3.26.
_________________________________________________
55

_________________________________________________
2
ID =BV DS
ID
ID
D
G
+3
+2
+1
O
IDSS
S
VGS=-1V
VGS
VGST
VDS
Slika 3.26 Simbol, prenosna karakteristika i izlazne karakteristike

MOSFET-a sa ugraenim kanalom.
Ogranienja koja postoje pri polarizaciji MOSFET-a su u tome to se naponom

VDS, zapravo vri inverzna polarizacija osnove i drejna, te se mora voditi rauna
da ne doe do proboja pn spoja. Takoe, mora se paziti da se velikim naponom
VGS ne uniti dielektrina struktura sloja SiO2.
3.2.2.2 MOSFET sa indukovanim kanalom

Za razliku od MOSFET-a sa ugraenim kanalom, kod ovog MOSFET-a ne
postoji ugraen kanal izmeu drejna i sorsa. On radi samo u obogaenom
reimu rada. Njegova struktura (n kanalni) prikazana je na slici 3.27a.
- +
V-GS
+
S
n+
VDS
D
n+
+++
+++
_
_
_
_
_
______
__
__
_
p
a)
Si O 2
b)
Slika 3.27 Principska ema MOSFET-a sa ugraenim kanalom.
_________________________________________________
56
Glava3. TRANZISTORI
_________________________________________________
Za prikazanu polarizaciju naponom VGS, dolazi do indukovanja negativnih

naelektrisanja u osnovi neposredno uz dielektrik (slika 3.27b). Poveanjem
napona VGS do odreene granine vrijednosti VGST, uspostavie se kanal od
negativnih naelektrisanja izmeu drejna i sorsa. Zbog uticaja napona VDS, kanal
nee biti simetrian, ve e imati oblik kao na slici 3.27a. Pri uspostavljenom
kanalu i prisustvu napona izmeu drejna i sorsa, dolazi do proticanja struje kroz
MOSFET, koja e biti nezavisna od ovog napona pri VGDVGST. Ovakav reim
naziva se reim zasienja. Kao i kod prethodnog, i kod ovog MOSFET-a treba
voditi rauna o vezivanju osnove, u cilju obezbjeivanja da pn spojevi ne budu
direktno polarisani.
Simbol MOSFET-a sa indukovanim kanalom, kao i tipini izgledi njegove
prenosne i izlazne karakteristike, dati su na slici 3.28.
ID
ID
D
8
6
4
G
S
VGST
VGS= VGST
VGS
VGS=2V
VDS
Slika 3.28 Simbol, prenosna karaktersistika, i izlazne karakteristike

MOSFET-a sa indukovanim kanalom
Primjer polarizacije MOSFET-a sa indukovanim kanalom, i njegov model za

male signale, dati su na slici 3.29.
_________________________________________________
57

_________________________________________________
+V DD
R1
RD
G
+
R2
RS
D +
vgs
gmvgs
vds
rds
S
Slika 3.29 Polarizacija i model za male signale za MOSFET
sa indukovanim kanalom.
3.3 POJAAVAI SA FET-om I MOSFET-om

Imajui u vidu prethodna razmatranja o FET-ovima i MOSFET-ovima, mogu se
realizovati pojaavai sa ovim elementima. Na slici 3.30 prikazani su pojaavai
u spojevima sa zajednikim sorsom za sluajeve korienja FET-a (slika 3.30a)
i MOSFET-a (slika 3.30b).
a)
C
vu
b)
+V DD
RD
RG
R1
RD
C
vi
vi
RS
+V DD
vu
R2
RS
Slika 3.30 Pojaavai sa zajednikim sorsom: a) Sa FET-om;

b) Sa MOSFET-om.
Koristei modele FET-a i MOSFET-a za male signale, ekvivalentna ema

pojaavaa sa slike 3.30, prikazana je na slici 3.31.
_________________________________________________
58
Glava3. TRANZISTORI
_________________________________________________
i g =0
ii
G
g mvgs
R
vu
rds
D
+
RD
vi
S
RS
za MOSFET R=R1 //R2
za FET R=RG
Slika 3.31 Ekvivalentna ema pojaavaa sa FET-om i

MOSFET-om za male signale.
Sa slike 3.31 slijedi:

Av
vi gm v gs RD
gmRD
vu
v gs
Ai
ii gm v gs
ig
0
Ru i
Ri rds .
Prethodne relacije izvedene su uz pretpostavku da je rds praktino beskonane

vrijednosti (grana sa njim u prekidu). Takoe je zanemarena vrijednost RS jer
je, praktino, kratko prespojen pomou sprenog kondenzatora.
_________________________________________________
59

_________________________________________________
S obzirom na potpunu analogiju (koja je oigledna iz prethodnog razmatranja)

pojaavaa sa zajednikim sorsom sa pojaavaem sa zajednikim emitorom, i
za spojeve sa zajednikim drejnom i gejtom, mogue je napraviti analize sline
onim za pojaavae sa zajednikim kolektorom i zajednikom bazom.
_________________________________________________
60
Glava 4. DIFERENCIJALNI POJAAVA

_________________________________________________
4
DIFERENCIJALNI
POJAAVA
4.1 PRINCIP RADA
Diferencijalnim pojaavaem se razlika napona sa ulaza pojaava na izlazu.
Principska ema diferencijalnog pojaavaa data je na slici 4.1.
+V CC
RC
vC1 vC2
vi
RC
+
v1
T1
T2
VBE1
Io VBE2
-VEE
+
v2
Slika 4.1 Principska ema diferencijalnog pojaavaa.

Izvrimo analizu rada diferencijalnog pojaavaa, pretpostavljajui da je
prikazani pojaava idealan, odnosno da su tranzistori i otpornici identinih
karakteristika. Tada, ukoliko su na ulazima jednaki naponi, kolektorske struje
tranzistora su iste, a, samim tim, jednaki su padovi napona na otpornicima RC.
Kao rezultat svega toga, izlazni napon, koji predstavlja razliku kolektorskih
napona pojedinih tranzistora, jednak je nuli. Meutim, ukoliko su ulazni naponi
v1 i v2 meusobno razliiti, odnosno ako je v1-v2=vd razliito od nule, onda se na
izlazu dobija pojaani ulazni (diferencijalni) napon.
_________________________________________________
61

_________________________________________________
Da bi lake shvatili princip rada diferencijalnog pojaavaa, posmatrajmo

diferencijalni napon vd kao razliku koja se dobija tako to se v1 posmatra kao
odstupanje u pozitivnom smjeru za vd/2 od srednje vrijednosti vs (vs=(v1+v2)/2),
a v2 kao odstupanje u negativnom smjeru za vd/2 od iste vrijednosti (vidi slliku
4.2).
Na ovaj nain, djelovanje napona vd moe se prikazati kao djelovanje vd/2 na
ulazu gdje je prikljuen v1 i kao djelovanje -vd/2 na drugom ulazu. U ovom
sluaju, pri porastu vd, struja kolektora prvog tranzistora se poveava, dok se
struja kolektora drugog tranzistora smanjuje u istom iznosu. To ima za
posljedicu proporcionalno smanjenje napona na kolektoru prvog, odnosno isto
takvo poveanje napona na kolektoru drugog tranzistora, to znai da se i
njihova razlika, koja je zapravo izlazni napon vi , poveala.
v2
v2'
v1
v1 - v2 = vd
-vd
2
v1'
v'
+ vd
2
vs
Slika 4.2 Predstavljanje ulaznih napona preko njihove razlike.

Sa slike 4.1 vidi se da je izlazni napon
vI VCC RCiC1 ( VCC RCiC 2 ) RC (iC 2 iC1) .
(4.1)
Takoe je iE1+iE2=Io, pa, imajui u vidu injenicu da su struje emitora i

kolektora priblino jednake, vai
iC1+iC2=Io.
(4.2)
Od ranije znamo da je
iC1 Is e
v BE1
VT
iC 2 Is e
v BE2
VT
(4.3)
_________________________________________________
62

_________________________________________________
te se, uvrtavajui (4.3) u (4.1) i (4.2), dobija
vI RCIs ( e
Is ( e
vBE1
VT
vBE2
VT
vBE2
VT
vBE1
VT
) Io
(4.4)
Odavde slijedi da je
vI RCIo (
v BE2
VT
v BE1
VT
e
e
v BE1
VT
v BE2
VT
).
(4.5)
Sa slike 4.1, vidi se da je: v1-vBE1+vBE2-v2=0, odakle je v1-v2=vBE1-vBE2=vd.

Uzimajui ovo u obzir, dijeljenjem svakog lana u (4.5) sa faktorom
e v BE2 / VT dobija se prenosna karakteristika diferencijalnog pojaavaa
vI RCIo (
1 e
vd
VT
1 e
vd
VT
).
(4.6)
vI
vI
RC Io
3v T
- 3v T
RC Io
- 3v T
vd
3v T
- RC Io
- RC Io
vd
Slika 4.3 Prenosne karakteristike diferencijalnog pojaavaa.

Da bi nacrtali karakteristiku (4.6), naimo njene asimptotske vrijednosti
za v d ;
vI RCIo
dok je za v d
vI RCIo .
_________________________________________________
63

_________________________________________________
Razmotrena prenosna karakteristika data je na slici 4.3a, dok je na slici 4.3b

prikazana prenosna karakteristika za sluaj izlaznog napona suprotnog smjera
od razmatranog, odnosno kad je vI=RC(iC1-iC2).
4.2 POJAANJE DIFERENCIJALNOG

POJAAVAA
Polazei od prethodne analize diferencijalnog pojaavaa, a smatrajui
diferencijalni pojaava linearnim, analiza pojaanja moe se izvriti tako to e
se vriti za oba tranzistora posebno, a potom, obzirom da oba imaju isti doprinos
na pojaanje izlaznog signala, apsolutne vrijednosti dobijenih pojaanja treba
sabrati. Za tranzistor T1 vai ekvivalentna ema prikazana na slici 4.4.
ib
vd
2
ib
vC 1
RC
Slika 4.4 Model tranzistora (T1) primijenjenog kod diferencijalnog

pojaavaa.
Sa slike 4.4, vidi se da je vC1=-RCib, pri emu je ib=vd/(2r), odakle slijedi

A V1
v C1
g
RC m RC .
vd
2r
2
Potpuno analogno, za drugi tranzistor vai da je pojaanje

g
A V2
RC m RC ,
2r
2
koje je pozitivno jer na njemu djeluje negativan napon. Ukupno pojaanje
jednako je zbiru (po apsolutnim vrijednostima) prethodna dva i iznosi
A V RC gmRC .
r
_________________________________________________
64

_________________________________________________
Diferencijalni pojaava se moe realizovati i ukoliko se, umjesto bipolarnih

tranzistora, koriste FET-ovi ili MOSFET-ovi. Jedan primjer diferencijanog
pojaavaa sa FET-ovima prikazan je na slici 4.5.
+V DD
RD
+
v1
RD
vi
T1
T2
VGS1
Io
+
VGS2
v2
-VDD
Slika 4.5 Realizacija diferencijalnog pojaavaa sa FET-om.
Analiza ovog potpuno je analogna analizi prethodnog diferencijalnog

pojaavaa, pri emu se koristi jednaina za struju FET-a, i vodi rauna o tome
da mora biti
iD1 iD2 Io IDSS ,
jer je to uslov visoke ulazne impedanse (spoj gejt-kanal inverzno polarisan).
Sa slike 4.5 vidi se da je
v1 v GS1 v GS2 v 2 0 ,
pa slijedi
v d v1 v 2 v GS1 v GS2 .
Obzirom da je
iD IDSS(1
v GS 2
) ,
VGST
iz prethodnih relacija, mogu se dobiti zavisnosti

iD1, iD2 f(I0 , VGST , Vd ,IDSS ) .
_________________________________________________
65

_________________________________________________
4.3 REALNI DIFERENCIJALNI POJAAVA

Prethodna razmatranja odnosila su se na tzv. idealni diferencijalni pojaava,
koji je nemogue realizovati jer nikad nije mogue nai dva tranzistora identinih
karakteristika, kao ni dva otpornika identinih otpornosti. Kod realnog
pojaavaa, kao posljedica nerealizovanih pretpostavki, na izlazu moe postojati
izvjesni napon VIOS, u sluaju kad su naponi na ulazima potpuno jednaki.
Neidentinost (razdeenost) komponenti diferencijalnog pojaavaa mogue je
ekvivalentirati ulaznim naponom razdeenosti VOS (napon offset-a) i ulaznom
strujom razdeenosti IOS (struja offset-a), kao to je to pokazano na slici 4.6.
Vrijednost napona VOS moe se odrediti na osnovu mjerenja izlaznog napona
VIOS. U tom sluaju je
V
VOS IOS .
AV
VOS
- + I
v2
IB1
1 I
oS
2
vi
v1 I B2
Slika 4.6 Modelovanje i kompenzacija strujne i naponske razdeenosti

(offset-a) kod realnog diferencijalnog pojaavaa.
Ovaj napon moe se, takoe, odrediti znajui koliko iznosi razdeenost
kolektorskih otpornika. Za poznatu vrijednost RC, vai
VOS
I
RC o
VIOS
2.
gmRC
AV
Pretpostavimo da je strujna razdeenost takva da je IB1-IB2=IoS, tada,

prikljuenjem strujnog izvora kao na slici 4.6, vri se kompenzacija
_________________________________________________
66

_________________________________________________
(neutralizacija) ove razdeenosti. Pokaimo zato vrijednost kompenzacionog

strujnog izvora iznosi IoS/2. Pretpostavimo da strujni izvor za kompenzaciju ima
vrijednost IoSK. Tada, imajui u vidu sliku 4.6, slijedi I+IB1=IoSK i I+IoSK+IB2=0.
Odavde je IoSK-IB1+IB2+IoSK=0, te je 2IoSK =IB1 -IB2 , a kako je IB1-IB2=IoS,
slijedi da je IoSK=IoS/2.
Struja IOS moe se dobiti, znajui da potie usljed razliitih strujnih pojaanja
iz izraza
I
I
I
Io
I I
IOS IB1 IB 2 E1 E1 o
0 2 B .
2 2( ) 2
Iz prethodnog izraza vidi se da se strujna razdeenost smanjuje ukoliko

pojaanje raste (pod uslovom da se ne poveava). Isto vai i za naponsku
razdeenost, to se moe uoiti ako se gm zamijeni sa /r.
_________________________________________________
67
Glava 5. STRUJNI IZVORI

_________________________________________________
5
STRUJNI IZVORI
Idealanim strujnim izvorom smatrao bi se onaj izvor koji bi bio sposoban da daje
konstantnu struju, nezavisno od otpora potroaa, i koji bi imao beskonanu
vrijednost sopstvene otpornosti. Naalost, takav strujni izvor nije mogue
realizovati, pa su, stoga, svi strujni izvori, manje ili vie, nesavreni, odnosno,
samo priblino ispunjavaju prethodne zahtjeve. Realizacija jednog, veoma
jednostavanog (sa dosta grubom aproksimacijom), strujnog izvora prikazana je
na slici 5.1.
+V C C
I1
Rp
IC
I2
Slika 5.1 [ema jednostavnog strujnog izvora (Strujno ogledalo).

Kolo sa slike 5.1 naziva se strujno ogledalo. Njegov naziv slijedi iz same
funkcije. Kolo se projektuje tako da prenosna karakteristika tranzistora (struja
kolektora u zavisnosti od napona baza-emitor) i strujno naponska karakteristika
diode budu to je mogue slinije. Ukoliko se, za teorijsku analizu, uzme da su
ove karakteristike identine, tada su kolektorska struja i struja diode jednake, jer
_________________________________________________
69

_________________________________________________
su napon baza-emitor i napon diode isti (slika 5.1a). Kako je bazna struja puta
manja od kolektorske struje, to se moe, sa dovoljnom tanou, smatrati da je
struja kroz otpornik R jednaka struji diode, a ova je jednaka kolektorskoj struji.
Zbog pretpostavke da su pomenute karakteristike diode i tranzistora identine,
moe se zakljuiti da je I1Ic. Na ovaj nain se, znai, struja iz grane sa
otpornikom preslikava, kao u ogledalu, na kolektorsku granu.
Postoje realizacije strujnih ogledala kod kojih se preslikavanje struje vri uz
manje aproksimacije (savreniji izvori). Jedno takvo strujno ogledalo prikazano
je na slici 5.2.
+V CC
T1
IC
2IB
IB
RC
T2
IB
VBE
Slika 5.2 Realizacija strujnog ogledala sa dva tranzistora.

Da bi izvrili analizu ovog strujnog izvora, pretpostavimo, na poetku, da su
tranzistori identinih karakteristika. U ovom sluaju, njihove bazne struje su iste,
te su im, samim tim, i kolektorske struje jednake. Sa slike 5.2, vidi se da je
V VBE
I CC
const ,
R
(5.1)
kao i
I=IC+2IB=IC(1+2/).
(5.2)
Kako je korektna pretpostavka da je 2/ zanemarljivo, to slijedi da je IC I . [ema

poboljane verzije strujnog ogledala, u odnosu na ovu sa slike 5.2, data je na
slici 5.3.
U ovom sluaju je
_________________________________________________
70

_________________________________________________
VCC 2 VBE
const .
R
(5.3)
Tako|e je IE3=2IB=2IC/, odnosno IB3=IE3/(+1). Kako je I=IC+IB3, slijedi da je

2
I IC (1 2
).
(5.4)

+V CC
I
IB3
+
VBE
IC
T1
T3
IE3
IB
IB
IC
T2
VBE
Slika 5.3 Realizacija strujnog ogledala sa tri tranzistora.
Oigledno je da su mnogo bolje karakteristike ovog, nego prethodno

razmatranog, strujnog izvora jer je
2
2
.
(5.5)
2
5.1 POLARIZACIJA TRANZISTORA I

DIFERENCIJALNOG POJAAVAA STRUJNIM
IZVORIMA
Strujna ogledala se veoma esto koriste i za polarizaciju tranzistora i
dieferencijalnih pojaavaa. Kod polarizacije tranzistora strujnim izvorom, pored
toga to se dobijaju utede u prostoru (tranzistori u integrisanoj tehnologiji
zauzimaju manje mjesta od otpornika), postiu se i vea pojaanja (tipino 1000
do 2000 puta). Jedan primjer polarizacije tranzistora i diferencijalnog pojaavaa
dat je na slici 5.4.
_________________________________________________
71

_________________________________________________
+V CC
+V CC
T2
T3
T3
T1
iC1
T1
+
IR
vi
vu
T4
iC4
i C2
T2
+
Io
-VEE
v1
+
+
vi
Rp
v2
Slika 5.4 Polarizacije tranzistora i diferencijalnog pojaavaa pomou

strujnog ogledala.
Provedimo prvo analizu za tranzistor, usvajajui dosta grubu aproksimaciju da je

strujni izvor idealan. U tom sluaju, tranzistor i njegova zamjenska ema za
male signale mogu se predstaviti kao na slici 5.5.
I0
vi
vu
vu
ib
ib
vi
ri
Slika 5.5 Polarizacija tranzistora strujnim izvorom: a) [ema;

b) Ekvivalentna ema za male signale.
Podsjetimo se da, kod modela za male signale, grane sa nezavisnim strujnim

izvorima treba prekinuti. Sa slike 5.5b, direktno slijedi
A v ri gmri .
r
Od ranije je poznato da je ri za red veliine vee od ostalih otpornosti, pa je to,
ujedno, razlog zato je pojaanje, pri ovakvom nainu polarizacije, veliko.
Tanija analiza, za ovaj pojaava, bi se dobila kad bi se za sve tranzistore sa
slike 5.4 nacrtale zamjenske eme. U tom sluaju, dobija se ema kao na slici
5.6.
_________________________________________________
72

_________________________________________________
vu
B2
ib
ib2=0
ri r'i
ib
r'
ib2=0
E2
Slika 5.6 Potpuni model za male signale pojaavaa

polarisanog strujnim izvorom.
Sa slike 5.6, oigledno, slijedi

A v gm (ri / / r 'i ) .
Diferencijalni pojaava analizirajmo pretpostavljajui da je na njegov izlaz

prikljuen potroa Rp (isprekidana linija na slici 5.4). Vidi se da je struja kroz
potroa ip=ic4-ic2, a kako je za ovo strujno ogledalo ic4=ic1, onda je ip=ic1-ic2.
Od ranije znamo da su struje kolektora tranzistora, kod diferencijalnog
pojaavaa, iste po apsolutnom iznosu, a suprotne po znaku. To znai da je
ip=2ic1. Iz zamjenske eme za tranzistor kod diferencijalnog pojaavaa (slika
4.4) dobija se
v
ic1 ib d ,
2r
te je
v
ip d ,
r
odakle slijedi
vi Rp ip
Rp v d
r
Av gmRp .
Ukoliko bi se vrila analiza neoptereenog diferencijalnog pojaavaa, tada bi

se, u krajnjem izrazu, umjesto Rp, imala izlazna otpornost strujnog izvora.
_________________________________________________
73
Glava 6. POJAAVAI SNAGE

_________________________________________________
6
POJAAVAI SNAGE
Pojaavai snage se veoma esto nazivaju i izlazni pojaavaki stepeni, jer se
od njih zahtijeva da daju to veu snagu potroau. Ranije razmatrani pojaava
sa zajednikim emitorom moe se upotrijebiti za ovu svrhu. U tom sluaju, u cilju
poveanja stepena iskorienja, treba omoguiti da se radna taka kree na
radnoj pravoj du itavog aktivnog reima na izlaznoj karakteristici. Istovremeno,
radna prava treba biti postavljena tako da njena duina izmeu osa bude
najvea, uz potovanje ranije razmatranih ogranienja kod polarizacije. Na ovaj
nain, dobija se maksimalna promjena amplitude izlaznog signala vrijednosti
VCC/2 (slika 6.1). Treba zapaziti da e kretanje radne take du itavog aktivnog
reima imati za posljedicu njen prolazak i kroz nelinearne djelove karakteristike,
to e uzrokovati izoblienja pojaanog signala. Odredimo sada stepen korisnog
dejstva ovog pojaavaa, koji se definie kao =Pk/PCC, gdje je Pk korisna
snaga, a PCC snaga koju daje izvor. Kako su na izlazu pojaavaa napon i struja
oblika i=Imsint i v=Vmsint, to je
Pk
1
T
vidt
1 T
1 T
1 cos 2t
V I
Vm I m sin 2 tdt Vm I m
dt m m ,
0
0
2
2
T
T
dok je
PCC
1 T
1
VCC iC dt
T 0
T
V
0
CC
( I CQ I m sin t )dt VCC I CQ .
Kako su, u ovom sluaju, amplitude date sa (slika 6.1) Vm=VCC/2 i Im=ICQ, to je
=1/4. To znai da ovaj pojaava snage ima stepen iskorienja svega 25%,
to ga, uz izoblienje koje unosi, ini praktino nekorisnim za ovu primjenu.
_________________________________________________
75

_________________________________________________
VCC /RC
t
IC
Im
IC
Q
Q
VCC /2
VCC /2
VCEQ
VCC
VCE
Vm
Slika 6.1 Maksimalne promjene napona i struje pojaavaa

sa zajednikim emitorom.
Vei stepen korisnog dejstva dobija se ukoliko se polarizacija stepena sa
zajednikim emitorom realizuje kao na slici 6.2.
+V CC
Rp
R1
C
vu
R2
RE
Slika 6.2 Pojaava snage sa induktivnom spregom u kolektoru.

Sa slike 6.2 vidi se da je otpornik u kolu kolektora zamijenjen primarom
transformatora, preko ijeg sekundara je prikljuen potroa. Neka napon u
_________________________________________________
76

_________________________________________________
radnoj taki VCE=V'CC. Prikljuenjem promjenljivog ulaznog napona, napon na

kolektoru tranzistora moe da se smanji do vrijednosti koju ima u zasienju, a to
je priblino 0V. Ovo smanjenje se dobija na raun indukovane elektromotorne
sile u primaru transformatora. Na isti nain, pri suprotnoj polarizaciji od
prethodne, napon na kolektoru moe se poveati, u odnosu na vrijednost u
radnoj taki, za isti iznos za koji se u prethodnom sluaju smanjio. To znai da
moe iznositi VCE=2V'CC (slika 6.3).
IC
ICQ
VCEQ= V'CC
2 V'CC
VCE
Slika 6.3 Maksimalne promjene napona i struje pojaavaa sa

induktivnom spregom u kolektoru.
Lako je pokazati da se, u ovom sluaju, stepen korisnog dejstva dvostruko
poveava, odnosno dobija se da iznosi 50%. Meutim, treba napomenuti da
transformator u kolu kolektora unosi, u odnosu na postojea, jo i dodatna
izoblienja izlaznog napona.
6.1 PUSH-PULL POJAAVA SNAGE

Najvei stepen korisnog dejstva dobija se kod pojaavaa snage koncipiranog
prema slici 6.4. Ovo je tzv. pu-pul (push-pull) pojaava.
Pu-pul pojaava sadri dva tranzistora. Jedan tranzistor (npn) pojaava samo
pozitivne poluperiode, a drugi tranzistor (pnp) pojaava negativne poluperiode
ulaznog signala. Na ovaj nain, moe se, i za jedan i za drugi tranzistor, dozvoliti
da im radna taka proe du itavog aktivnog reima u samo jednoj poluperiodi,
jer, u trenutku kad jedan ulazi u zakoenje, drugi preuzima njegovu ulogu i
poinje da provodi. Diode D1 i D2 se direktno polariu preko otpornika R.
_________________________________________________
77

_________________________________________________
Padom napona na diodama D1 i D2 vri se polarizacija tranzistora T1 i T2.

Zahvaljujui ovome, oba tranzistora su na pragu proveenja. Stoga, za vrijeme
pozitivne poluperiode ulaznog napona, tranzistor T1 radi kao pojaava, dok je
T2 zakoen. Negativna poluperioda ulaznog signala, dodatnim negativnim
naponom, vraa tranzistor T1 sa granice aktivnog u zakoeno stanje, a tada T2
ulazi u aktivni reim. Tako se dobija napon na potroau u toku cijele periode sa
maksimalno dozvoljenim amplitudama napona i struje, odnosno sa
maksimalnom snagom koju moe ovaj pojaava da prenese potroau.
+v CC
R
T1
D1
+
D
vu
T2
Rp
vp
-vCC
Slika 6.4 Push-pull pojaava snage.
Ulazni napon, struje kolektora prvog i drugog tranzistora i njihov zbir, kao i
napon na izlazu ovog pojaavaa prikazani su na slici 6.5.
Sa slike 6.5 ima se icu=ic1+ic2. Za ovaj sluaj je
PCC
1 T
1
2
V
i
dt
VCC I m sin tdt VCC I m ,

CC
cu
0
0
T
dok je
V I
Pk CC m ,
2
jer je, kod ovog pojaavaa, Vm=VCC. Dakle, stepen iskorienja pojaavaa
iznosi =/4, odnosno 78,5%.
_________________________________________________
78

_________________________________________________
vu
t
Im
i c1
t
Im
i c2
t
Im
i cu
t
Vp max= VCC
vp
t
Slika 6.5 a) Ulazni napon; b) Struja kolektora za T1; c) Struja kolektora

za T2; d) Zbir struja kolektora; e) Izlazni napon.
Izraunajmo sada koliko iznosi maksimalna struja potroaa. Ovo se moe
izraunati iz uslova da, pri ulaznom naponu (njegov pozitivni smjer) koji
odgovara ovoj struji, dolazi do granice koenja diode (pretpostavimo da je dioda
zakoena). Tada se, na osnovu konture sa slike 6.6, dobija
VCC RiB VBE Rp ip max 0 ,
pa kako je ipiB, dobija se
iB
VCC VBE
,
R Rp
te je
ip max
VCC VBE
,
R Rp
odnosno
vp max Rp ip max .
_________________________________________________
79

_________________________________________________
+v CC
R
iB
+v
T1
BE
Rp
i pmax
Slika 6.6. Ilustracija odreivanja maksimalne

struje (pozitivne) potroaa.
Na prethodni nain, dobijeni su izrazi za maksimalnu struju i napon potroaa za
sluaj pozitivnog napona na ulazu. Na analogan nain, mogu se dobiti
odgovarajui izrazi kad je napon na ulazu negativan.
Napomenimo da smo, u prethodnoj analizi, pretpostavili da su tranzistori T1 i T2
idealno upareni.
+V CC
R
T1
D1
Vu
D2
T3
Rs
Rs
T4
T2
Rp
ip
R
-VCC
Slika 6.7 Push-pull pojaava snage sa tranzistorima
za strujnu zatitu.
Dodavanjem paru T1 i T2 tranzistora T3 i T4, kao na slici 6.7, realizuje se
strujna zatita. Funkcionisanje strujne zatite je veoma jednostavno shvatiti.
Naime, ukoliko se struja iP u toku pozitivne poluperiode povea do dozvoljene
_________________________________________________
80

_________________________________________________
vrijednosti IPmax, tada e pad napona na otporniku Rs dovesti tranzistor T3 u

provodno stanje, jer se Rs odreuje tako da bude RsIPmax=VBET (napon
ukljuenja tranzistora). Sada e se bazna struja T1 smanjiti za iznos kolektorske
struje T3, to e prouzrokovati puta vee smanjenje kolektorske struje T1.
Analogno tumaenje zatitne uloge vai i za tranzistor T4.
Ukoliko se eli poveati ulazna otpornost push-pull pojaavaa snage, onda se
on realizuje tako to se, umjesto tranzistora T1 i T2, upotrijebi Darlingtonov par,
kao na slici 6.8.
+v CC
R
+
vu
Rp
R
vp
-vCC
Slika 6.8 Push-pull pojaava snage sa Darlingtonovim parom.
U ovom sluaju, maksimalna struja potroaa (u jednom smjeru) data je sa
ip max 1 2
VCC 2 VBE
,
R 1 2Rp
gdje su 1 i 2 strujna pojaanja tranzistora T1 i T2, respektivno.
_________________________________________________
81
Glava 7. POJAAVAI SA POVRATNOM SPREGOM

_________________________________________________
7
POJAAVAI SA
POVRATNOM SPREGOM
Do sada smo razmatrali pojaavae kod kojih izlazni signal nema uticaja na
ulazni. Kad se uspostavi sprega izmeu izlaza i ulaza, signal na ulazu samog
pojaavaa se, uopteno gledano, modifikuje, pa se i pojaanje ekvivalentnog
pojaavaa mijenja. Tada kaemo da je uspostavljena povratna sprega. Analizu
funkcionisanja pojaavaa sa povratnom spregom realizujmo na primjeru
pojaavaa sa slike 7.1. Na ovaj nain interpretirana analiza ne gubi na optosti.
vu
ve
+
+
vi
vr
R2
R1
Slika 7.1 Struktura pojaavaa sa povratnom spregom.

Na slici 7.1 dat je osnovni pojaava pojaanja A sa kolom povratne sprege .
Kad je povratna sprega realizovana preko omskog djelitelja, otpornosti R1 i R2,
koeficijent povratne sprege iznosi
_________________________________________________
83

_________________________________________________
v
R2 .
r
vi R1 R2
(7.1)
Sa slike 7.1 vidi se da se, ovakvom povratnom spregom, ulaznom signalu

dodaje izlazni signal pomnoen sa , pa je
v e vu vi .
(7.2)
S druge strane, ekvivalentno (ukupno) pojaanje ovakavog pojaavaa je, po

definiciji, jednako
v
Ae i .
(7.3)
vu
Sa slike se, takoe, vidi da je pojaanje osnovnog pojaavaa
v
A i ,
ve
(7.4)
pa je ve=vi/A, te, imajui u vidu (7.2), slijedi

vi A( vu vi ) ,
odakle je ukupno pojaanje pojaavaa sa povratnom spregom

v
A
Ae i
,
vu 1 A
(7.5)
to zapravo znai da je ekvivalentno pojaanje pojaavaa sa povratnom

spregom funkcija pojaanja osnovnog pojaavaa i faktora A, koji se naziva
kruno pojaanje.
Posmatrajmo sada jednainu (7.5) za karakteristine sluajeve:
1. Kad je 1 A 1, odnosno kad je ekvivalentno pojaanje manje od
pojaanja pojaavaa bez sprege, kae se da je uspostavljena negativna
povratna sprega;
2. Kad je 1 A 1 pojaanje sa spregom je vee nego bez nje. Sprega
takvog tipa naziva se pozitivna povratna sprega;
_________________________________________________
84

_________________________________________________
3. Specijalan sluaj prethodnog je 1 A 0 . Tada je rezultantno

pojaanje teorijski beskonano (praktino pojaanje mora imati konanu
vrijednost). U tom sluaju, izlazni napon postoji bez prisustva ulaznog. Kola kod
kojih je ispunjen ovaj uslov nazivaju se oscilatori, i bie razmatrana u poglavlju
11.
7.1 NEGATIVNA POVRATNA SPREGA

Negativna povratna sprega se veoma jednostavno (i najee) realizuje tako to
se podesi da je faza A jednaka . Tada je sigurno ispunjen uslov pod takom 1,
odnosno, u tom sluaju, je
Ae
A
1 A
Ukoliko je A>>1, onda slijedi

Ae
1
.
(7.6)
Ovo je veoma vaan rezultat jer govori da je, za sluaj negativne povratne
sprege (uz ispunjen prethodni uslov A >>1), ekvivalentno pojaanje nezavisno
od pojaanja osnovnog pojaavaa. Za ovaj primjer pojaavaa (pojaava sa
negativnom povratnom spregom realizovanom preko omskog djelitelja), ukupno
pojaanje zavisi samo od otpornika, zahvaljujui emu je mogue realizovati
pojaavae visoke stabilnosti pojaanja izborom otpornika od, praktino,
temperaturno nezavisnih materijala (manganinski i slini otpornici).
Za jaku spregu (A>>1) takoe vai
v e v u vr 0 ,
jer je
vi
A
vu i vi Ave ,
1 A
ve
vu
0 za A 1.
1 A
odakle slijedi
_________________________________________________
85

_________________________________________________
Razmotrimo sada kakav uticaj ima negativna povratna sprega na varijacije

pojaanja ekvivalentnog pojaavaa. U tom smislu, naimo odnos izmeu
promjene pojaanja pojaavaa sa i bez negativne povratne sprege
dA
.
dAe 1 A A
A
dAe
A
dA
1 A2 A(1 A)2 Ae 1 A
(7.7)
Iz prethodne relacije, jasno je da se, primjenom negativne povratne sprege,

uticaj promjena pojaanja A na ekvivalentno pojaanje smanjuje.
Radi analize uticaja negativne povratne sprege na izoblienja pojaanja
pojaavaa, posmatrajmo sistem sa dva pojaavaa A1 i A2 zatvoren
negativnom povratnom spregom. Uzmimo da ovi pojaavai rade u aktivnom
reimu u razliitim oblastima, kao na slici 7.2.
vi
VCC
VCC
A2
A1
- VCC
VCC
Slika 7.2 Linearizacija prenosne karakteristike pojaavaa

primjenom negativne povratne sprege.
Na slici 7.2, punom linijom data su pojaanja pojaavaa bez povratne sprege,
dok je isprekidanom linijom prikazano pojaanje sa negativnom povratnom
spregom. Sa slike se uoava da se nelinernosti pojaavaa eliminiu primjenom
povratne sprege. Ovo je jasno ako se ima u vidu relacija (7.6), koja eksplicira
da pojedinana pojaanja A1 i A2, uz prije navedene uslove, ne utiu na
ekvivalentno pojaanje. Zapazimo da se, u ovom sluaju, oblast aktivnog reima
proirila ( VCC , VCC ) .
_________________________________________________
86

_________________________________________________
vu
ve
vr
vs
v'i + +
vi
Slika 7.3 um u kolu negativne povratne sprege.

Negativna povratna sprega ima uticaja i na smetnje kojima moe biti zahvaen
ulazni signal. Njen uticaj, u ovom pogledu, moe biti koristan u nekim
sluajevima. Naime, negativna povratna sprega utie na redukciju smetnji na
izlazu. Meutim, ta redukcija je proporcionalna smanjenju samog signala, te se,
sa stanovita odnosa signala i smetnje (koji definie faktor redukcije smetnji),
nita ne dobija ukoliko se smetnja javi na ulazu. Ukoliko se, pak, smetnje jave
blie izlazu pojaavaa, onda se one mogu redukovati primjenom negativne
povratne sprege. Razmotrimo ovo za sluaj sa slike 7.3.
U ovom sluaju je vi=vi'+vs, te je i
vi Avu A vi v s
vi
ve
+ v
r
1
A
vu
vs
1 A
1 A .
(7.8)
vi
vu
Slika 7.4 Realizacija negativne povratne sprege u cilju

poveanja ulazne impedanse.
U prethodnoj jednaini, predpostavljeno je na poetku da je reakcija negativna,
odnosno, uzeto je A sa znakom minus (ime je obezbijedjen fazni pomak od ).
Ukoliko se, u prethodnoj relaciji, pretpostavi da je A>>1, onda drugi lan, koji
potie od smetnje, tei nuli, to je trebalo i pokazati.
_________________________________________________
87

_________________________________________________
Izvrimo jo analizu uticaja negativne povratne sprege na ulaznu impedansu

pojaavaa. Napomenimo da se, zavisno od naina izvoenja povratne sprege,
mogu dobiti razliiti rezultati. Ovdje e biti razmatrana ulazna impedansa za
pojaava sa negativnom povratnom spregom izvedenom prema slici 7.4. U
ovom sluaju, ulazna impedansa pojaavaa bez sprege je
v
Zu e .
(7.9)
i
Ulazni napon za pojaava sa povratnom spregom iznosi
vu v e vr v e A v e ,
odnosno
vu v e (1 A ) .
S druge strane, ekvivalentna ulazna impedansa je data sa

v (1 A )
v
Z ue u e
.
i
i
(7.10)
(7.11)
(7.12)
Imajui u vidu (7.9), iz (7.12) slijedi

Z ue (1 A )Z u .
Iz prethodne relacije, zakljuuje se da se ulazna impedansa, u ovom sluaju,

poveala.
_________________________________________________
88
Glava 8. OPERACIONI POJAAVA

_________________________________________________
8
OPERACIONI POJAAVA
I NJEGOVE PRIMJENE
8.1 OPERACIONI POJAAVA
Imajui u vidu svojstva do sada razmatranih pojaavaa, moe se projektovati
pojaava veoma specifinih osobina. Pojaavai visokog pojaanja (red
veliine pojaanja 105), veoma visoke ulazne otpornosti i male izlazne otpornosti
nazivaju se operacioni pojaavai. Takvi pojaavai realizuju se u tehnologiji
integrisanih kola, a imaju simbol prikazan na slici 8.1.
+ VCC
v1
v2
vi
- VCC
Slika 8.1 Simbol operacionog pojaavaa.
Izlazni napon kod operacionog pojaavaa je proporcionalan razlici ulaznih
napona, odnosno
vi Aop ( v1 v 2 ),
(8.1)
gdje je Aop njegovo pojaanje. Naponi +VCC i -VCC predstavljaju napone
napajanja operacionog pojaavaa. Primijetimo da je, na datoj slici, jedan ulaz
oznaen znakom "+", a drugi znakom "-". Prvi ulaz naziva se neinvertujui, a
drugi invertujui ulaz operacionog pojaavaa. Ove oznake znae da je izlazni
napon u fazi sa naponom na neinvertujuem ulazu, dok je fazno pomjeren za
u odnosu na napon na invertujuem ulazu.
_________________________________________________
87

_________________________________________________
Prije nego to damo principsku emu operacionog pojaavaa, vratimo se izrazu

(8.1). Iz ovog izraza slijedi da, iz razloga to je na izlazu pojaana razlika ulaznih
napona, ulazni stepen operacionog pojaavaa treba biti kolo koje e pojaavati
razliku napona, a to je diferencijalni pojaava. Dalje, da bi se obezbijedilo
dodatno pojaanje, logino je da treba uvesti, kao drugi stepen, naponaski
pojaava, dok trei stepen treba da predstavlja izlazni stepen, koji treba da
obezbijedi dovoljnu snagu na izlazu. Ova tri stepena mogu se simboliki
predstaviti kao na slici 8.2.
+V CC
Io
R
+
-
vi
Io
Io
-VCC
Slika 8.2 Principska ema operacionog pojaavaa.

Operacioni pojaava se realizuje kao integrisano kolo. Njegov izgled,
unutranja struktura i funkcije pojedinih noica prikazani su na slici 8.3.
offset 1
ULAZI
8 NC
7 VCC
6 IZLAZ
- VCC 4
5 offset
NC - no connected
Slika 8.3 Integrisano kolo operacionog pojaavaa 741.

Sa slike 8.3, vidi se da noice 2 i 3 predstavljaju invertujui i neinvertujui ulaz,
respektivno. Noica 6 predstavlja izlaz, a noice 4 i 7 su predviene za
dovoenje napona napajanja pojaavaa.
8.2 PRIMJENE OPERACIONOG POJAAVAA

Primjenom negativne povratne sprege na operacioni pojaava, dobijaju se kola
sa interesantnim osobinama. Negativna povratna sprega uspostavlja se tako to
_________________________________________________
88

_________________________________________________
se signal sa izlaza, preko kola povratne sprege, dovodi na invertujui ulaz

operacionog pojaavaa. Na taj nain, dobija se konstantno pojaanje (to smo
ranije analitiki pokazali). Fiziki, ovo se moe shvatiti pomou slike 8.4. Uoava
se poremeaj izlaznog napona u pozitivnom smjeru (strijelica nagore), pa je
jasno da e u istom smjeru biti poremeen i napon na izlazu kola povratne
sprege. Kako je on doveden na invertujui ulaz, to e se na izlazu napon
smanjiti (jednaina (8.1). Ukoliko se, pak, ima pad napona na izlazu (strelica
nadolje), tada e, analogno prethodnom, negativna povratna sprega uticati na
porast izlaznog napona. Dakle, negativna povratna sprega se protivi bilo kakvoj
promjeni izlaznog napona. Na ovaj nain, obezbijeena je konstantnost
pojaanja operacionog pojaavaa sa kolom negativne povratne sprege.
A op
+
vU
vI
Slika 8.4 Djelovanje negativne povratne sprege u kolu

sa operacionim pojaavaem.
8. 2.1 Neinvertujui pojaava

Koristei prethodnu sliku, a uzimajui za kolo povratne sprege omski djelitelj
koeficijenta povratne sprege , kao na slici 8.5, dobija se neinvertujui
pojaava.
+
-
R1
vU
vI
R2
Slika 8.5 Neinvertujui pojaava.
_________________________________________________
89

_________________________________________________
Pretpostavljajui da je operacioni pojaava idealan, tj. da Ru i Aop,

analiza ovog kola postaje veoma jednostavna. Za jaku negativnu reakciju, vai
ve0 (vidi poglavlje 7), to, primijenjeno na ovaj sluaj, znai v+-v-0. Dakle,
ukoliko je uspostavljena negativna povratna sprega, vai da su naponi na
invertujuem i neinvertujuem ulazu jednaki. Stoga je napon na "-" ulazu jednak
ulaznom naponu. Dalje, struja se zatvara kao na slici 8.5, jer ne moe "ui" u
operacioni pojaava zbog njegove vrlo visoke (beskonane) ulazne otpornosti.
Na osnovu ovoga, struja iznosi
v
i U.
R2
Kako je izlazni napon vI (R1 R2 )i , to se, uzimajui u obzir izraz za struju,
dobija
R
vI (1 1 )vU ,
(8.2)
R2
odakle slijedi da je pojaanje ovakvog pojaavaa A 1 R1 / R2 . Ovaj rezultat
pokazuje da pojaanje zavisi samo od odnosa otpornosti otpornika koji se mogu
odabrati tako da su, praktino, neosjetljivi na uticaje temperature i na druge
mogue uticaje. Treba napomenuti da izraz (8.2) vai samo za odreeni opseg
ulaznih napona, koji nee uvesti operacioni pojaava u zasienje. Taj opseg
moe se lako odrediti posmatrajui izraz (8.2), za sluaj kad se pojaava nalazi
na ivici pozitivnog, ili negativnog, zasienja. Naime, tada je vI=VCC, odakle
slijedi da vU(-VCC/A, VCC/A).
Rg
+
+
vI
Rp
vU
Slika 8.5a Jedinini pojaava.

Specijalan sluaj neinvertujueg pojaavaa, za R2 i R1=0, naziva se
jedinini pojaava i dat je na slici 8.5a.
Iz uslova jednakosti napona na invertujuem i neinvertujuem ulazu (pri
uspostavljenoj negativnoj povratnoj sprezi), slijedi da su izlazni i ulazni napon
jednaki, vI=vU. Jedinini pojaava se upotrebljava u kolima kao razdvojni
_________________________________________________
90

_________________________________________________
stepen, odnosno, on slui za "prenos napona" iz jedne u drugu taku kola, pri
emu visoka ulazna impedansa ne optereuje prvu taku (generator vU sa Rg),
a mala izlazna impedansa omoguava dobijanje neoslabljenog napona na
potroau Rp.
8.2.2 Invertujui pojaava

Zatvarajui negativnu povratnu spregu na nain kao na slici 8.6, dobija se
invertujui pojaava.
i
R2
+
vU
R1
vI
Slika 8.6 Invertujui pojaava.

Kako naponi na invertujuem i neinvertujuem ulazu trebaju biti jednaki, slijedi
da je napon na "-" ulazu jednak nuli (masa). Struja se, iz ranije navedenih
razloga, zatvara po konturi oznaenoj na slici 8.6, a njena vrijednost moe se
izraziti kao
v v vU
i U
.
R1
R1
Izlazni napon iznosi vI R2i v R2i , odnosno, imajui u vidu izraz za
struju, ovaj napon je
R
vI 2 vU .
R1
Odavde slijedi da je pojaanje A=-R2/R1. Znak "-" indicira da se na izlazu
pojaavaa dobija napon suprotnog polariteta, odnosno invertovan napon, te
otuda i naziv za ovaj pojaava.
Prethodna analiza moe se proiriti i za sluaj invertujueg pojaavaa sa vie
ulaza, kakav je predstavljen na slici 8.6a.
_________________________________________________
91

_________________________________________________
i
R
i1
+
v1
i2
R1
v2
in
+
vI
R2
Rn
vn
Slika 8.6a Kolo za sabiranje.
Sa slike 8.6a se vidi da je struja kroz otpornik R jednaka zbiru struja u granama
1, 2, ..., n. Kako je napon na "-" ulazu jednak naponu na "+" ulazu, to je struja u
n-toj grani
v
in n ,
Rn
dok je napon na izlazu jednak vI=-Ri, pri emu je
n
Rkk .
k 1
Usvajajui R1=R2=...=Rn=R, dobija se da je vI=-(v1+v2+...+vn). Na ovaj nain,

dobija se izlazni napon kao zbir ulaznih napona (uz fazni pomak ). Zbog toga
se ovakav pojaava naziva sabira.
8.2.3 Instrumentacioni pojaava

Za pojaavanje diferencijalnih signala, koji se esto srijeu pri mjerenjima
neelektrinih veliina, koristi se instrumentacioni pojaava. On ima osobinu
visokog potiskivanja signala srednje vrijednosti, te je, zbog toga, mogue
pojaati eljeni signal uz istovremeno potiskivanje prisutnih smetnji. Kolo
instrumentacionog pojaavaa prikazano je na slici 8.7. Drugi dio ovog
pojaavaa predstavlja diferencijalni pojaava, realizovan pomou operacionog
pojaavaa, pa emo, stoga, analizirajui instrumentacioni pojaava,
istovremeno izvriti analizu i pomenutog diferencijalnog pojaavaa.
_________________________________________________
92

_________________________________________________
+
+
vA
v1-
R1
v-
vB
OP1
v'1
R2
i2
v3-
R3
R3
OP2
+
v+3
R2
i1
v'2
R4
vI
OP3
R4
Slika 8.7 Instrumentacioni pojaava.

Sa slike 8.7 vidi se da je struja kroz otpornik R1
i
v1 v 2
R1
v A vB
,
R1
(8.3)
jer je uspostavljena negativna povratna sprega na prvom i drugom operacionom

pojaavau, te su i naponi na njihovim ulazima jednaki. S druge strane, ima se
da je
v '1 v '2 (R1 2R2 )i .
(8.4)
Uvrtavanjem izraza za struju (8.3) u relaciju (8.4), dobija se

R
v '1 v '2 (1 2 2 )( v A vB ) .
R1
(8.5)
Naimo sada pojaanje razlike napona v '1 v '2 na izlazu. Taj dio kola
predstavlja diferencijalni pojaava. Oigledno je da je napon na "+" ulazu
treeg operacionog pojaavaa jednak v 3 R4i1, pri emu je i1=v'2/(R3+R4), te
je
v3
R4
v '2 .
R3 R4
(8.6)
Dalje, struja i2 je
_________________________________________________
93

_________________________________________________
i2
v '1 v 3 v '1 v 3 (R4 R3 )v '1 R4 v '2
,
(R3 R4 )R3
R3
R3
(8.7)
dok je napon na izlazu vI=v-3-R4i2, pa se, imajui u vidu izraze (8.6) i (8.7),
poslije jednostavnog sreivanja, dobija
R
vI 4 ( v '1 v '2 ) .
(8.8)
R3
Ovo se odnosi na dio kola koji predstavlja diferencijalni pojaava. Na osnovu
(8.5) i (8.8), slijedi da je napon na izlazu instrumentacionog pojaavaa
R
R
vI 4 (1 2 2 )( v A vB ).
R3
R1
Dakle, pojaanje diferencijalnog pojaavaa moe se mijenjati promjenom
otpornosti nekog od otpornika kola. Za tu svrhu najpogodniji je otpornik R1, jer,
jedino on, nije uparen.
8.2.4 Integrator
Ako se snime vremenski dijagrami napona na ulazu i izlazu kola realizovanog
prema emi sa slike 8.8, paljivom analizom moe se uoiti da izlazni napon
predstavlja integral ulaznog napona (u odreenom opsegu). To je razlog to se
ovakva kola nazivaju integratori.
Za ovo kolo, analogno prethodnim sluajevima, je i=vU/R. Kako se ovom strujom
puni kondenzator C (sa smjerom kao na slici), to e napon na izlazu biti jednak
vI vc
1
1
idt
vU dt .
C
CR
(8.9)
Izraz (8.9) dokazuje prethodno iznijetu tvrdnju.
_________________________________________________
94

_________________________________________________
vc
R
vU
vI
Slika 8.8 Integrator.

Ovdje treba voditi rauna da se ulaznim naponom operacioni pojaava ne
dovede u zasienje, jer bi, tada, izlazni napon bio konstantan, pa ne bi vie
vaila prethodna relacija.
Na slici 8.8a je prikazano kolo koje vri integraciju razlike ulaznih napona,
odnosno kod koga se, imajui u vidu prethodna izvodjenja, napon na izlazu
jednostavno dobija u obliku:
vI
1
(v2 v1 )dt .
CR
C
R
v1
R
v2
vI
Slika 8.8a Integrator razlike ulaznih napona.
8.2.5 Diferencijator
Vezivanjem otpornika i kondenzatora u kolu operacionog pojaavaa kao na
slici 8.9 dobija se diferencijator, koji ima osobinu da diferencira ulazni napon.
Izlazni napon, u ovom sluaju, iznosi vI=-Ri, pri emu se struja dobija
diferenciranjem izraza
_________________________________________________
95

_________________________________________________
vU vc
,
1
idt
te slijedi da je i C( dv U / dt ) . Uvrtavajui ovo u izraz za izlazni napon dobija se

dv
(8.10)
vI RC U ,
dt
i
R
C
vU
vI
Slika 8.9 Diferencijator.

odnosno, dobija se da izlazni napon predstavlja izvod ulaznog signala.
Potpuno analogno sa kolom 8.8a, jednostavno se moe projektovati kolo koje
difirencira razliku ulaznih napona.
8.2.6 Logaritamski pojaava

Zatvaranjem kola negativne povratne sprege preko tranzistora (slika 8.10) dobija
se pojaava koji ima osobinu da mu je izlazni napon proporcionalan logaritmu
ulaznog napona.
i
vU>0
vBE
vI
Slika 8.10 Logaritamski pojaava.
_________________________________________________
96

_________________________________________________
Sa slike 8.10 slijedi da je i=vU/R. Ova struja predstavlja kolektorsku struju

tranzistora za koju vai
ic Is e
v BE
VT
pa je
v BE
vU
Is e VT .
R
Kako je vI=-VBE, to slijedi da je
v
vI VT ln U ,
RIs
(8.11)
ime je pokazana logaritamska zavisnost izlaznog od ulaznog napona.
8.2.7 Konvertor napona u struju

Strujni izvori mogu se realizovati, koristei operacioni pojaava, kao na slici
8.11. U ovom sluaju ,oigledno, vai
v
(8.12)
Io U .
R
RP
Io
vU
Slika 8.11 Konvertor napona u struju.

Vano je primijetiti da na izlaz prikljueni potroa Rp ne utie na struju Io.
_________________________________________________
97
Glava 9. FREKVENCIJSKE KARAKTERISTIKE POJAAVAA

_________________________________________________
9
FREKVENCIJSKE
KARAKTERISTIKE POJAAVAA
9.1 TEORIJSKI PRISTUP
U praksi se veoma esto postavlja zahtjev da pojaavai vre pojaanje ulaznog
signala samo za odreeni opseg frekvencija. To je naroito znaajno za
sluajeve kada se zna da se korisni signal nalazi u odreenom frekvencijskom
opsegu, a razne smetnje van tog opsega. Tada prenosnu karakteristiku
pojaavaa treba podesiti tako da bude konstanta (konstantno pojaanje) u
opsegu signala, dok van tog opsega treba biti nula. Na taj nain se pojaava
samo korisni dio ulaznog signala. Pojaavai koji obavljaju ovakvu funkciju
nazivaju se filtri. Naime, ako je prenosna karakteristika pojaavaa takva da on
pojaava signale od nulte do neke frekvencije fn, onda se radi o
niskopropusnom filtru. Pojaavai koji pojaava od neke frekvencije fv pa
nadalje nazivaju se visokopropusni filtari, dok pojaavai koji pojaavaju unutar
nekog frekventnog opsega ogranienog frekvencijama fd i fg predstavljaju tzv.
propusnike opsega. Ilustracije prenosnih karakteristika za sve tri vrste filtara
date su na slici 9.1.
H( j )
H( j )
n
a)
H( j )
v
b)
c)
Slika 9.1 Karakteristike filtara: a) Niskopropusni; b) Visokopropusni;

c) Propusnik opsega.
_________________________________________________
101

_________________________________________________
Da bi se ostvarile prenosne funkcije pojaavaa ije pojaanje e biti konstantno

samo unutar zadanog frekventnog opsega, neophodno je, prilikom
projektovanja, upotrijebiti reaktivne elemente. Tada e prenosna funkcija
pojaavaa, uopteno posmatrano, biti kompleksna. U tom smislu, prenosna
funkcija se moe zapisati kao
H( j ) A( )e j( ) ,
(9.1)
gdje A() predstavlja amplitudsku, a () faznu karakteristiku pojaavaa.

Amplituda neke funkcije H(j) dobija se kao moduo ove funkcije, dok je faza
jednaka arkustangensu odnosa imaginarnog i realnog dijela prenosne funkcije,
tj. ima se
ImH(j ) .
A( ) H ( j ) ( ) arctg
ReH(j )
Prilikom analize frekvencijskih karakteristika pojaavaa, esto je neophodno

nacrtati i amplitudsku i faznu karakteristiku. Obzirom da se prenosna funkcija
moe sastojati od niza proizvoda prenosnih karakteristika oblika (9.1), koje
karakteriu pojedine stepene pojaavaa, to je veoma pogodno amplitudsko
fazne karakteristike crtati u logaritamskoj razmjeri i, umjesto same funkcije, crtati
njen logaritam. Tada se prizvod pretvara u sumu, to pojednostavljuje crtanje
karakteristika. Znai, umjesto crtanja A(), treba crtati
AL ( ) 20logA( ) .
Logaritam pojaanja izraava se u decibelima (dB). Za A()=10 dobija se da je

AL()=20 dB.
Prije nego preemo na analizu nekih konkretnih pojaavaa, razmotrimo
amplitudsko fazne karakteristike oblika koji se, veoma esto, srijeu u
prenosnim funkcijama.
1. Neka prenosna funkcija ima oblik
j
H( j ) ( )k .
f
Ako je k>0, tada je
_________________________________________________
102

_________________________________________________
j
AL ( ) 20log H(j ) 20log
f
k
k 20log
.
f
Na osnovu prethodne relacije, jednostavno je nacrtati amplitudsku karakteristiku.

Naime, za =f karakteristika sijee nulu, dok za sluaj =10f pojaanje ima
vrijednost 20k dB. Frekvencijska osa se uzima u logaritamskoj razmjeri, jer se
tada logaritamska funkcija pretvara u linearnu, odnosno, tada je razmak izmeu
tzv. dekada 1, 10, 100,..., u ovakvoj razmjeri, jednak. Imajui ovo u vidu,
amplitudska karakteristika za prethodni sluaj izgleda kao na slici 9.2a.
()
20log H ( j )
20k dB
k>1
k ( /2 )
k>1
/2
k=1
k=1
20 dB
a)
f 10 f
(log)
b)
10 f
(log)
Slika 9.2 Prenosna funkcija H( j ) (j / f )k :

a) Amplitudska karakteristika; b) Fazna karakteristika.
Za karakteristiku sa k=1 kae se da raste za 20 dB/dekadi.
Fazna karakteristika za datu funkciju prenosa, a za sluaj k=1, ima oblik
( ) arctg (
Imj / f
) arctg () / 2 .
Rej / f
Ovo se moglo i direktno zakljuiti, jer mnoenje sa jk odgovara faznom pomaku

od k/2, zbog ejk/2=jk. Imajui ovo u vidu, fazne karakteristike, za razmatrani
sluaj, izgledaju kao na slici 9.2b.
2. Neka sada prenosna funkcija ima oblik
j
H( j ) ( ) k .
f
_________________________________________________
103

_________________________________________________
Oigledno da e, po analogiji sa prethodnim sluajem, biti
AL ( ) 20k log
.
f
U ovom sluaju, taka presjeka sa apscisom je ista kao i u prethodnom, dok je,
za =10f pojaanje AL=-k20 dB. Zbog toga se kae da, npr. za k=1,
karakteristika pada za 20 dB/dekadi. Odgovarajua amplitudska karakteristika
izgleda kao slici 9.3a.
20log H ( j )
f 10 f
(log)
- 20 dB
( )
f
10 f
(log)
- /2
k=1
- k (/2 )
k>1
k=1
- 20k dB
k>1
a)
b)
Slika 9.3 Prenosna funkcija H( j ) (j / f ) k :
Analogno prethodnim zakljucima, za faznu karakteristiku, slijedi da je

( ) k / 2
to je prikazano na slici 9.3b.

3. Pored razmotrenih, veoma esto se javljaju prenosne funkcije oblika
j k
H( j ) (1
) .
f
Amplitudska karakteristika ove funkcije (tzv. viestruka realna nula) data je sa
AL 20k log 1+
j
20k log 1+ ( )2 .
f
f
Na slici 9.4 predstavljen je oblik stvarne amplitudske karakteristika za k=1.
_________________________________________________
104

_________________________________________________
20log H ( j )
20 dB/dekadi
3 dB
(log)
Slika 9.4 Oblik stvarne amplitudske karakteristike za realnu nulu

(prenosna funkcija H( j ) 1 (j / f ) ).
Radi praktinijeg predstavljanja, nikad se, pri analizama, ne crta ovakva
karakteristika, ve se pribjegava aproksimacijama koje znatno pojednostavljuju
predstavljanje, a, istovremeno, za najvei broj primjena, ne unose znaajne
greke. Naime, u tanoj relaciji se vri takva aproksimacija to se, za <f, drugi
lan ispod korjena zanemari, pa je tada AL=0, dok se, za >f, zanemaruje
jedinica pod korjenom, te se izraz svodi na AL 20k log( / f ) , odnosno, na
oblik koji je ve analiziran. Greka, koja se pravi ovakvom aproksimacijom
najvea je u taki =f (vidi se poreenjem slika 9.4 i 9.5.a) i iznosi oko 3 dB.
Imajui prethodno u vidu, aproksimativna amplitudska karakteristika za realnu
nulu izgleda kao na slici 9.5a. Ovako dobijeni dijagrami nazivaju se asimptotski
dijagrami.
20log H ( j )
k>1
20k dB
()
k=1
20 dB
a)
10 f
k (/2 )
k>1
/2
k=1
(log)
b)
0.1 f f
(log)
10 f
k
Slika 9.5 Prenosna funkcija H( j ) 1 (j / f ) :

Fazna karakteristika za k=1 dobija se pomou izraza
_________________________________________________
105

_________________________________________________
( ) arctg
/ f
.
arctg
1
f
I prilikom predstavljanja fazne karakteristike ini se aproksimacija u smislu to

se funkcija arctg linearizuje. Takoe se uzima da je, za >10f,
( ) arctg( ) / 2 , i da je, za <0.1f, ( ) arctg(0) 0 . Imajui ovo u
vidu, fazna karakteristika za realnu nulu izgleda kao na slici 9.5b.
Sa slike 9.5b vidi se da k>1 (isprekidano), karakteristiku "podie" od /2 (za k=1)
na vrijednost k/2.
4. Analizirajmo jo funkciju prenosa oblika
j k
H(j ) (1
) .
f
Po analogiji sa realnom nulom, amplitudska karakteristika za ovu funkciju (tzv.
realni pol) dobija se u obliku
0 za f
.
A L ( )
20klog(/f ) za f
Na osnovu ove relacije dobija se slika 9.6a.
a)
- 20 dB
- 20k dB
()
20log H ( j )
f
10 f
b)
(log)
0.1 f
f 10 f
(log)
- /2
k=1
- k ( /2 )
k>1
k=1
k>1
Slika 9.6 Sluaj realnog pola: a) Amplitudska karakteristika;

b) Fazna karakteristika.
Oigledno je da e fazna karakteristika biti kao i kod realne nule, samo sa
promijenjenim znakom, kao na slici 9.6b.
_________________________________________________
106

_________________________________________________
Pored navedenih, postoji jo moguih oblika funkcije prenosa, ali emo se mi

zadrati na prethodno analiziranim.
9.2 AKTIVNI FILTRI

Prethodna razmatranja dobijaju puni smisao kad se primijene, npr., pri analizi
amplitudskih karakteristika nekih aktivnih filtara. U optem sluaju, aktivni filtri se
mogu prikazati slikom 9.7.
Na slici 9.7, Z1 i Z2 predstavljaju kompleksne impedanse. Imajui u vidu ranija
razmatranja (analogno sluaju invertujueg pojaavaa), moe se pisati da je
V ( j )
Z
H(j ) i
2.
Vu ( j )
Z1
vu
Z1
Z2
-
vi
Slika 9.7 Opti oblik aktivnih filtara.

Poseban sluaj predstavlja niskopropusni filtar, koji se dobija kad se, za Z1 i Z2,
odaberu elementi kao na slici 9.8.
C2
Z1
vu
R1
Z2
R2
vi
Slika 9.8 Niskopropusni filtar.
_________________________________________________
107

_________________________________________________
U ovom sluaju je
Z2
R2
1 jR2C
i Z1 R1.
Uvrtavanjem dobijenih vrijednosti impedansi u opti izraz za prenosnu funkciju,

dobija se
.
R2
H(j )
R1(1 j C 2R2 )
Iz prethodnog izraza slijedi da je
AL ( ) 20log
R2
20log (1+
R1
j 1
) .
1
C 2R2
Prvi lan predstavlja konstantno pojaanje proporcionalno odnosu otpora R2 i

R1, dok je oblik drugog lana ve analiziran i predstavljen na slici 9.6a, pri emu
je, u ovom konkretnom sluaju, c=1/(C2R2). Imajui ovo u vidu, amplitudska
karakteristika niskopropusnog filtra izgleda kao na slici 9.9a.
20log H ( j )
20log H ( j )
-20 dB/dekadi
20log(R 2/R 1 )
-20 dB/dekadi
(log)
c1
c2
(log)
-20 dB/dekadi
a)
b)
Slika 9.9 Amplitudske karkteristike: a) Niskopropusnog filtra;

b) Visokopropusnog filtra.
U prethodnom sluaju, izvrena je analiza prenosne karakteristike
niskopropusnog filtra. Postavlja se pitanje kako na osnovu relacije za opti oblik
aktivnog filtra projektovati visokopropusni filtar. Ovaj problem se moe svesti na
odreivanje impedansi tako da amplitudska karakteristika dobije oblik dat slikom
9.9b.
_________________________________________________
108

_________________________________________________
Na osnovu ranije analiziranih sluajeva znamo da, za j/c1, amplitudska

karakteristika raste za 20 dB/dekadi, dok kod realnog pola amplitudska
karakteristika opada za 20 dB/dekadi (k=1), poslije neke frekevncije c2.
Uzimajui da je c2>c1, zbir ove dvije karakteristike e izgledati kao na slici
9.9b. Znai, prenosna karakteristika filtra treba da bude takva da se u broiocu
ima j/c1, a u imeniocu realna nula, odnosno
j
j
c1
1 / (R2C ) .
H( j )
1 j
1
c2
1 / (R1C )
Prethodni izraz moe se napisati u obliku koji je pogodniji za sagledavanje
potrebnih impedansi za sintezu visokopropusnog filtra
H(j )
R2
jR2C
.
R1C
1
j
1 jR1C
jC
Iz ovog izraza slijedi da impedansa Z2 treba da predstavlja otpornik R2, dok

impedansa Z1 treba da predstavlja rednu vezu otpornika R1 i kondenzatora C.
Na ovaj nain, dolo se do visokopropusnog filtra. Primijetimo da je, i kod ovog i
kod prethodnog filtra, mogue granine frekvencije podeavati izborom
odgovarajuih otpornika i kondenzatora.
Na kraju, napomenimo da se, u praktinim realizacijama, filtri mogu projektovati
sa strmijim amplitudskim karakteristikama od prethodno analiziranih (sa po
20dB/dekadi).
_________________________________________________
109
Glava 10. ISPRAVLJAI

_________________________________________________
10
ISPRAVLJAI
10.1 STRUKTURA I OPTE KARAKTERISTIKE
ISPRAVLJAA
Opta blok-ema ispravljaa, u koju ulaze: transformator (T), ispravljako kolo
(I.K.), filtar (F) i stabilizator (S), prikazana je na slici 10.1. Ulazni element
ispravljaa predstavlja mrea (M) naizmjeninog napona. Na izlaz ispravljaa
vee se prijemnik (P).
T I.K. F
Slika 10.1 Opta blok-ema ispravljaa.

Svi elementi ispravljaa, na svoj nain, doprinose kvalitetu ispravljanja,
odnosno, primjena svakog od njih doprinosi da se realizuju poveani zahtjevi u
odnosu na kvalitet izlaza ispravljaa.
Savremeni ispravljai razlikuju se prema: funkciji ispravljanja (polutalasno i
punotalasno), emi veza elemenata u ispravljakom kolu i prema broju faza
izvora naizmjenine struje. Takoe, ispravljai se dijele na neupravljive i
upravljive ispravljae.
Kod ispravljaa, ulaz je naizmjenina, a izlaz jednosmjerna veliina. Logian je
interes da izlaz (jednosmjerna veliina) bude, vie ili manje, blizak po obliku
_________________________________________________
109

_________________________________________________
stalnom naponu, ili struji. U vezi sa tim, definie se veliina, na osnovu koje se
moe kritiki suditi o kvalitetu ispravljaa, valovitost
V
W k 100% ,
Vis
gdje je Vis srednja vrijednost ispravljenog napona, a Vk veliina koja karakterie
naizmjeninu komponentu u izlaznom naponu ispravljaa, saglasno slici 10.2.
v
Vk
Vis
t
Slika 10.2 Ilustracija definicije valovitosti.

Nia vrijednost W ukazuje na bolji kvalitet ispravljaa.
Druga vana veliina, kojom se karakterie kvalitet stabilizatora, a time i
ispravljaa kod koga je ovaj primijenjen, je faktor stabilizacije. Ovaj faktor (S)
definie se kao odnos relativne promjene ulaznog napona (dVu/Vu) i relativne
promjene izlaznog napona (dVi/Vi) stabilizatora.
dV / V
S u u .
dVi / Vi
to je vee S, to se stabilizator (a time i ispravlja sa stabilizatorom) smatra
kvalitetnijim.
10.2 NEUPRAVLJIVA ISPRAVLJAKA KOLA

Neupravljivi ispravljai sadre ispravljaka kola sa ispravljakim diodama. Ova
ispravljaka kola realizuju se za polutalasno ili za punotalasno ispravljanje. Kola
mogu, takoe, biti realizovana za ispravljanje jednofaznih, ili za ispravljanje
viefaznih veliina.
Kod polutalasnog ispravljanja (vidi npr. sliku 2.12), ispravljako kolo proputa
(ispravlja) samo jednu poluperiodu naizmjenine struje (dovedene u direktnom
_________________________________________________
110

_________________________________________________
smjeru), dok se druga poluperioda "gubi" (zbog inverzne polarizacije), i nema je

na izlazu. Nedostatak ovakvog ispravljanja je, za najee primjene, nepovoljan
oblik izlaznog napona.
Punotalasnim ispravljanjem iskoriava se pozitivna i negativna poluperioda
naizmjeninog napona, tako da kroz prijemnik, za vrijeme obje poluperiode, tee
struja u istom smjeru.
Dvije su osnovne koncepcije ispravljakih kola za punotalasno ispravljanje ispravljako kolo sa transformatorom sa srednjom takom i ispravljako kolo u
mostnom spoju - Greatzov (Grecov) spoj.
D1
i+
vu
i-
R
D2
Slika 10.3 Ispravljako kolo za punotalasno ispravljanje sa

transformatorom sa srednjom takom.
Ispravljako kolo sa transformatorom sa srednjom takom realizuje se prema
emi sa slike 10.3. Ispravljanje, u ovom spoju, zahtijeva primjenu transformatora
sa srednjom takom u sekundarnom kolu, na ija dva kraja se prikljuuju
ispravljake diode. Za vrijeme pozitivne poluperiode na ulazu, naponi na
sekundaru transformatora su takvih smjerova da je direktno polarisana dioda
D1, a inverzno dioda D2. U toku negativne poluperiode ulaznog napona,
situacija je obrnuta - provodi dioda D2, dok je dioda D1 zakoena. Primijetimo
da, u oba sluaja, struja kroz potroa R ima isti smjer, te su, stoga, obje
poluperiode ulaznog napona iskoriene, pa se na izlazu dobija napon u tzv.
punotalasnom obliku, kao na slici 10.3 (oblik signala na otporniku). Radi
jednostavnosti, diode su posmatrane kao idealni elementi.
_________________________________________________
111

_________________________________________________
Greatzov spoj realizuje se prema emi prikazanoj na slici 10.4a. Pozitivni

polutalas ulaznog napona polarie u direktnom smjeru diode D1 i D4 (slika
10.4b), ega je posljedica pojava pozitivnih polutalasa struje i+ kroz potroa
(R). S druge strane, negativni polutalas ulaznog napona polarie u direktnom
smjeru diode D2 i D3 (slika 10.4c), pa otuda negativni polutalasi struje i- kroz
potroa. Ukupna struja kroz potroa jednaka je sumi ove dvije struje i=i++i-,
kako je to pokazano na slici 10.4a.
D1
i+
D3
i-
D2
D1
i
R
D4
vu
D2
D4
i+
i+
i-
i-
i+
i+
a)
vu
iR
D3
ib)
vu
c)
Slika 10.4 Greatzov spoj: a) Potpuna ema; b) Ekvivalentna ema za

pozitivni polutalas; c) Ekvivalentna ema za negativni polutalas.
Nekad se zahtijeva da se izlazni napon dijagonale mosta, za isti ulazni napon,
povea. Jedan od jednostavnih naina da se to postigne realizuje se tako to se,
umjesto dioda D2 i D4, u most veu kondenzatori odgovarajuih kapacitivnosti
(C2 i C4), kako je to pokazano na slici 10.5.
Za vrijeme pozitivne poluperiode, kad je dioda D1 otvorena, kondenzator C2 se
puni do amplitudske vrijednosti Vm. Za to vrijeme, dioda D3 je zatvorena. Pri
sljedeoj poluperiodi, otvara se D3 i puni C4 sa smjerom kao na slici. Za to
vrijeme D1 je zatvorena. Za vrijeme dok se puni kondenzator C4, kondenzator
C2 se prazni preko R vremenskom konstantnom =RC2. Ukoliko je veliko,
onda je potrebno i veliko vrijeme da se C2 isprazni. Dakle, za sluaj kad je
mnogo vee od trajanja poluperiode, C2 e se veoma malo isprazniti, odnosno,
zadrae vrijednost Vm. Kako su kondenzatori C2 i C4 vezani redno, napon na
krajevima potroaa je praktino udvostruen. Idealno posmatrano, izlazni
signal se, na ovaj nain, poveava dva puta. Meutim, ovo poveanje izlaznog
napona je ipak neto nie od dva puta.
_________________________________________________
112

_________________________________________________
D1
i+
C2
+
D3
i
R
C4
ivu
Slika 10.5 Mostni ispravlja udvostruiva napona.

Postavlja se pitanje, koje su prednosti i nedostaci razmotrenih punotalasnih
ispravljaa. Za razliku od ispravljaa sa Greatzovim spojem, u sluaju
ispravljaa sa transformatorom sa srednjom takom potrebno je dvostruko vie
navojaka u kolu sekundara transformatora da bi se dobio napon iste srednje
ispravljene vrijednosti. Prednost Greatzovog spoja je i u tome to diode "trpe"
dvostruko manji inverzni napon. Meutim, njegov nedostatak je upotreba etiri
diode, kod kojih je ukupna disipacija i ukupni pad napona vei.
Trofazno ispravljako kolo za polutalasno ispravljanje ematski je prikazano slici
10.6a.
Dakle, trofazno ispravljako kolo za polutalasno ispravljanje ima transformator
na iju svaku fazu sekundara je prikljuena po jedna ispravljaka dioda (tri
jednofazna ispravljaka kola objedinjena vezama kao na slici 10.6a).
va D1
vA
+
vb D2
v u vB
vc D3
vR R
v
C
a)
_________________________________________________
113

_________________________________________________
vR
1
t
va vb vc va vb vc va vc
b)
Slika 10.6 Trofazno ispravljako kolo za polutalasno ispravljanje:

a) ema; b) Oblik izlaznog napona.
Sa slike 10.6b moe se uoiti princip ispravljanja kod ovog ispravljaa. Naime,
dok je napon va na anodi diode D1 vei od napona katode D1, ova dioda vodi.
To ima za posljedicu da je, u idealnom sluaju, napon na katodi D1, a samim tim
i na katodama D2 i D3, jednak naponu va. Znai, dioda, D2 je zakoena sve dok
napon na njenoj anodi (vb) ne postane vei od napona va (taka 1 na slici
10.6b). Tada se napon sa anode D2 prenosi na katode sve tri diode, te kako je
napon na katodi D1 vei od napona na njenoj anodi, dioda D1 je zakoena.
Potpuno analogno ovome, u taki 2, dioda D3 poinje da vodi, a dioda D2 je
zakoena. Ovakve promjene reima rada dioda, izazvane uticajem mrenog
napona, nazivaju se prirodna komutacija
10.3 UPRAVLJIVA ISPRAVLJAKA KOLA

10.3.1 Tiristor
Tiristor je energetski poluprovodniki element, koji se realizuje za struje od
nekoliko ampera do nekoliko kiloampera, i za napone od nekoliko desetina volti
do nekoliko kilovolti. Njegova struktura prikazana je na slici 10.7a, a njegov
simbol na slici 10.7b.
K
K
G
n2
p2
n1
p1
katoda
3
2
1
anoda
a)
b)
Slika 10.7 Tiristor: a) Struktura; b) Simbol.
_________________________________________________
114

_________________________________________________
Kako se vidi sa slike 10.7a, tiristor ine slojevi pnpn, posmatrajui od anode
prema katodi. Kod tiristora, pored anode (A) i katode (K), postoji jo jedna
elektroda G (gate) na sloju p2, koja se naziva upravljaka elektroda. Sloj p2
realizuje se kao dosta tanji od ostalih slojeva. Spoljanji slojevi (p1 i n2) realizuju
se kao jako dopirani, a unutranji slojevi (n1 i p2) kao slabo dopirani.
Kad je izmeu anode i katode doveden, ne veliki, jednosmjerni napon (kolo
upravljake elektrode otvoreno), u smjeru kao na slici 10.8, tada su spojevi 1 i 3
direktno polarisani, dok je spoj 2 inverzno polarisan, pa je tiristor zatvoren. Kako
je otpornost spoja 2 mnogo puta vea od otpornosti ostala dva spoja, to e,
praktino, pad napona na njemu biti jednak padu napona na tiristoru, odnosno
dovedenom naponu V. Pri tome, spoj 2 proputa vrlo malu struju (slika 10.8a). U
takvim uslovima, kad dovedeni napon raste, i ova struja lagano raste (slika
10.8b), a tiristor je i dalje zatvoren.
a)
b)
c)
Slika 10.8 Snimanje karakteristike tiristora: a) Mali napon; b) Neto vei

napon; c) Kritini napon (trenutak neposredno nakon otvaranja).
Sa rastom dovedenog napona, raste i elektrino polje, udaljavajui slobodne
nosioce (elektrone i upline) od spoja 2, i ubrzavajui slobodne elektrone. Kad
dovedeni napon dostigne neku kritinu vrijednost (napon otvaranja tiristora
Vdmax), brzine slobodnih elektrona postaju toliko velike da, svojom energijom,
razore po jednu valentnu vezu atoma u oblasti spoja, i, na taj nain, obrazuju
novi par nosilaca. Osloboeni elektroni, takoe, postaju sposobni da oslobode
druge, a stvorene upljine da privuku elektrone, itd. Za ovakvo stanje, kae se
da je nastupila jonizacija oblasti spoja. Pri tome, u unutranje slojeve obilno
pristiu nosioci iz spoljanjih, jako dopiranih, slojeva (lavinski proces). Jaina
struje vrlo brzo raste (slika 10.8c), jer je ograniena, praktino, samo otpornou
potroaa R (tiristor provodan).
_________________________________________________
115

_________________________________________________
Na slici 10.9 prikazan je tipini oblik karakteristike tiristora (kriva 1), saglasan sa
eksperimentom prema slici 10.8. Dio karakteristike (1) tiristora, predstavljen
isprekidanom linijom, predstavlja podruje u kojem se odvija lavinski proces
(proboj), odnosno predstavlja podruje nestabilnog rada tiristora.
I
I u >0
3
1 I u =0
2
Vi max
Vot
V d max
Slika 10.9 Karakteristike tiristora pri razliitim vrijednostima

upravljake struje.
Zbog obilnosti nosilaca u spoju 2, nakon njegove jonizacije, napon na njemu (pa
i na tiristoru), pri lavinskom proboju, naglo opadne na vrijednost oko 1V. Pri tako
niskom naponu, mala je energija koja se oslobaa u tiristoru. Zbog toga, pri
pravilnom konstruisanju i korienju tiristora, lavinski proboj, i relativno velika
struja, ne dovode do nepovratnih procesa u njegovoj strukturi (oteenja).
U odnosu na napon suprotnog smjera (inverzni napon), tiristor je zatvoren.
Naime, u tom sluaju, spoj 2 je direktno polarisan, dok su spojevi 1 i 3 inverzno
polarisani, tako da suprotni (inverzni) napon ne dovodi tiristor u stanje
provoenja. Vrijednost Vimax (inverzni probojni napon) predstavlja
karakteristinu vrijednost tiristora, i priblino je jednaka Vdmax.
Do sada smo razmatrali rad tiristora pri otvorenom kolu upravljake elektrode G.
Dovoenjem G na razliite napone, moe se upravljati naponom otvaranja
tiristora Vot. Naime, kad je G pozitivno u odnosu na K, to omoguava da se u
sloj p2 uvedu dodatni nosioci, to utie da se napon otvaranja tiristora smanji.
Djelovanje upravljake struje Iu (kriva 2 na slici 10.9) ekvivalentno je poveanju
dovedenog napona, jer doprinosi pojavi samostalne jonizacije i lavinskog
proboja u spoju 2.
_________________________________________________
116

_________________________________________________
Kad se tiristor otvori, nije vie neophodna struja upravljakog kola da takvo
stanje odrava. Dakle, za otvaranje tiristora dovoljno je na G dovesti naponski
impuls relativno kratkog trajanja, jer se stacionarno stanje provoenja tiristora
uspostavlja relativno brzo (red s). Eksperiment prema slici 10.8 bi pokazao da
se, nakon dovoenja u stanje provoenja, tiristor moe ponovo zatvoriti
(blokirati) tek nakon to se smanji napon do neke vrijednosti, koja e sniziti
struju kroz kolo ispod neke vrijednosti karakteristine za tiristor (struja
odravanja tiristora). Zatvaranje tiristora moe se, dakle, vriti samo snienjem
napona na njegovim krajevima, tj. smanjenjem struje kroz njega ispod vrijednosti
struje odravanja.
10.3.2 Ispravljako kolo sa tiristorom

Kad je dovedeni napon naizmjeninog karaktera, onda postoje uslovi za
provoenje pri jednom karakteru polutalasa, a za zatvaranje tiristora odmah
nakon prolaska napona kroz nulu (vrijeme potrebno za zatvaranje je takoe vrlo
kratko).
Na slici 10.10a prikazano je jedno ispravljako kolo sa tiristorom za polutalasno
ispravljanje. Za razliku od kola za polutalasno ispravljanje sa diodom, koje daje
na izlazu potpune polutalase pristigle u direktnom smjeru, ovo kolo omoguava
dobijanje samo djelova tih polutalasa, u zavisnosti od trenutka otvaranja tiristora,
odnosno od trenutka dovoenja impulsa na upravljako kolo, kako je to
pokazano na slikama 10.10b i 10.10c. Dakle, pomou ovakvog kola, mogue je
upravljati vrijednou ispravljenog napona, odnosno ispravljene struje, pa se
ispravljai, koji sadre ovakvo kolo, nazivaju upravljivi ispravljai. Napomenimo
da je prikaz struje na slici 10.10c idealizovan, jer niti se tiristor otvara
neposredno nakon dovoenja impulsa na upravljaku elektrodu, niti se on
zatvara neposredno nakon prolaska dovedenog napona kroz nulu.
_________________________________________________
117

_________________________________________________
a)
iu
iu
iu
b)
i
v
R
t
c)
Slika 10.10 Polutalasni upravljivi ispravlja a) ema veza;

b) Oblik dovedenog napona; c) Oblik struje kroz prijemnik.
Prema istom principu, kao i kod neupravljivih ispravljaa, koncipiraju se trofazni
upravljivi ispravljai, samo se, umjesto sa ispravljakim diodama, radi sa
tiristorima.
10.4 ISPRAVLJAKI FILTRI

Kako je ve uoeno, naponi na izlazima svih razmatranih ispravljakih kola su,
vie ili manje, talasasti. Zbog toga, da bi se dobio to bolje ispravljen izlazni
napon, on se filtrira u kolu za filtriranje (filtru). Na slici 10.11a prikazano je
ispravljako kolo za polutalasno ispravljanje sa tzv. kapacitivnim filtrom.
Princip filtriranja napona, pomou ovog filtra, je krajnje jednostavan. Naime, za
vrijeme pozitivne poluperiode, dioda vodi, i, preko nje, kondenzator se puni do
vrijednosti amplitude ispravljanog napona. Dok traje negativna poluperioda,
dioda je zakoena, te se kondenzator prazni, preko otpornika R, vremenskom
konstantom =RC. Ukoliko je veliko, kondenzatoru treba dosta vremena da se
potpuno isprazni. Stoga, za sluaj kad je trajanje poluperiode mnogo manje od
, kondenzator se vrlo malo isprazni, i zadri vrijednost blisku amplitudskoj. Pri
nailasku sljedee pozitivne poluperiode, kondenzator se "dopunjava", itd., te
napon na izlazu ispravljaa sa filtrom izgleda kao na slici 10.11b. Napomenimo
da su prethodna analiza i grafika interpretacija realizovani uz neke idealizacije,
koje ne utiu znatno na optu predstavu o predmetnom filtru.
_________________________________________________
118

_________________________________________________
Filtar u Greatzovom spoju, ili kod ispravljaa sa transformatorom sa srednjom

takom, se dodaje tako to se paralelno otporniku vee kondenzator, analogno
kao na slici 10.11a, i tada je, oigledno, napon kvalitetnije ispravljen.
Napomena: Pojmovi punjenje i pranjenje kondenzatora,

kako smo ih koristili u ovoj knjizi, definisani su u dijelu 12.2.
Radi ilustracije, navedimo ovdje jednu interesantnu primjenu kola sa slike
10.11a. Pretpostavimo da R predstavlja ukupnu otpornost u kolu namotaja
magnetoelektrinog mjernog mehanizma (mjerila koje radi na principu
pretvaranja jednosmjerne struje u ugaoni pomjeraj njegovog kretnog sistema).
Neka je ovo mjerilo etalonirano da pokazuje srednju vrijednost napona. Paljivim
izborom C i R (otpornost namotaja plus dodata otpornost), postie se da
ispravljeni napon ima stalno praktino maksimalnu vrijednost. Na ovaj nain se,
dakle, moe mjeriti maksimalna (vrna) vrijednost naizmjeninog napona, pa se
ureaj, koji ima ovakvu osobinu, naziva voltmetar za vrne vrijednosti, ili diodni
voltmetar, zbog upotrijebljene diode pri njegovoj realizaciji.
vu
ic
vu
R
a)
b)
Slika 10.11 Ispravljako kolo sakapacitivnim filterom a) ema;

b) Promjene karakteristinih veliina.
Pored navedenog, u praksi se koriste filtri sa kombinacijom kondenzatora i
kalema, koji imaju bolja svojstva od razmotrenog prostog kapacitivnog filtra.
10.5 STABILIZATORI NAPONA

U prethodnom poglavlju, vidjeli smo da se talasni oblik jednosmjernog napona
moe znatno poboljati pomou filtara. Teoretski, moe se ostvariti idealno
ispravljanje. Meutim, u realnim sluajevima, nije mogue upotrijebiti
_________________________________________________
119

_________________________________________________
komponente (na primjer za kapacitivni filtar C) kakve se teorijski zahtijevaju.

Stoga se, za dobijanje eljenog (konstantnog) napona, koriste posebna kola,
koja se nazivaju stabilizatori.
Ip
I
Vu
Iz
Vz
Rp
Slika 10.12 Kolo jednostavnog stabilizatora sa Zener diodom.

Jedno jednostavno kolo stabilizatora koristi stabilizatorske osobine Zenner
diode. Naime, ranije smo konstatovali da, pri inverznoj polarizaciji Zenner diode,
pri nekom naponu veem od napona Zennerovog proboja VZ (predvienog za
datu diodu), Zenner dioda provodi. Daljim, i malim, poveanjem inverznog
napona struja kroz diodu se znatno poveava, tj. moe se smatrati da je u
reimu proboja napon konstantan i da ne zavisi od struje (slika 2.15a). Iz tog
razloga, ona djeluje kao stabilizator napona, tj., na svom izlazu (u ovom sluaju
katodi), "dri" priblino konstantan napon VZ. Jednostavan stabilizator sa Zenner
diodom predstavljen je na slici 10.12.
Imajui u vidu ranije izloeno, sjetimo se da postoje ogranienja za struje kroz
Zenner diodu, i to u pogledu IZmin, tj. minimalne struje pri kojoj se usvaja da je
dolo do proboja Zenner diode, kao i IZmax, koja predstavlja maksimalnu struju
koja smije proticati kroz Zenner diodu, a da ne izazove njeno "pregorijevanje".
Uzimajui ovo u obzir, jasno je da se vrijednost otpora R mora birati tako da, ni u
jednom sluaju, struja kroz Zenner diodu ne uzme vrijednosti van ovih
ogranienja. Maksimalna vrijednost otpora R moe se dobiti uz uslov da, pri
minimalnom ulaznom naponu i maksimalnoj struji prijemnika, struja kroz Zenner
diodu bude IZmin. U tom sluaju, imajui u vidu sliku 10.12, vai
Vumin RmaxI VZ ,
(10.1)
I Izmin Ipmax .
(10.2)
gdje je
Uvrtavajui (10.2) u (10.1), dobija se
_________________________________________________
120

_________________________________________________
Rmax
Vumin VZ
.
IZmin Ipmax
(10.3)
Za sluaj minimalne vrijednosti otpora, treba se osigurati da, ni pri maksimalnom

ulaznom naponu i minimalnoj struji prijemnika, struja kroz Zenner diodu ne
pree maksimalno dozvoljenu vrijednost. Tada je
Vumax RminI VZ .
(10.4)
U ovom sluaju je
I Iz max Ip min .
Iz (10.5) i (10.4) ima se
(10.5)
Vumax VZ .
IZmax Ipmin
Rmin
(10.6)
Iz prethodnog razmatranja slijedi da se otpor R treba birati tako da njegova

vrijednost bude ograniena vrijednostima definisanim relacijama (10.3) i (10.6),
tj. Rmin RRmax .
Napomenimo da ovakvi stabilizatori imaju veliku disipaciju. Ulazna snaga ostaje
visoka, i onda kad kroz potroa ne tee struja. Stoga se koriste sloenija kola,
koja u svojoj osnovi sadre takoe Zenner diodu. Jedno takvo kolo dato ja na
slici 10.13.
T
R
Vu
R1
Rp
Vi
+
-
R2
Vz
Slika 10.13 Strukturna ema integrisanog stabilizatora.
_________________________________________________
121

_________________________________________________
U ovom sluaju, za stabilizaciju napona na potroau, koristi se kolo negativne

povratne sprege.
Ts
R
Vu
Rs
R1
Vi
+
-
RT1
Rp
R2
Vz
TT
RT2
Slika 10.14 Integrisani stabilizator sa ugraenim zatitama.

Negativna povratna sprega je uspostavljena preko razdjelnika napona,
invertujueg ulaza operacionog pojaavaa i tranzistora. Uoimo sada kako
djeluje negativna povratna sprega. Ukoliko doe do poremeaja napona na
izlazu (kao na slici strelica nagore), on e izazvati poremeaj u istom smjeru na
invertujuem ulazu, to implicira pad napona na izlazu operacionog pojaavaa,
tj. na bazi tranzistora, a to direktno uslovljava smanjenje struje kroz tranzistor,
odnosno pad napona na izlazu (strelica nadolje). Pad napona na izlazu bi doveo
do pada napona na invertujuem ulazu, to bi (analogno prethodnoj analizi)
izazvalo poveanje napona na izlazu. Na ovom primjeru vidimo puni smisao
negativne povratne sprege, koja se protivi bilo kakvoj promjeni izlaznog napona
i, na taj nain, vri njegovu stabilizaciju. Izraunajmo sada odnos izlaznog
napona i napona na Zenner diodi. Obzirom da je uspostavljena negativna
povratna sprega, naponi na neinvertujuem i invertujuem ulazu operacionog
pojaavaa su jednaki, to znai da struja kroz otpornik R2 iznosi VZ/R2.
Odavde slijedi da je izlazni napon jednak
Vi
VZ
R
(R1 R2 ) VZ (1 1 ) .
R2
R2
Za stabilizator sa slike 10.13 ugrauju se pojedine zatite. Stabilizator sa

strujnom i temperaturnom zatitom, prikazan je na slici 10.14
Kao strujna zatita upotrijebljen je tranzistor Ts. Izmeu baze i emitora ovog
tranzistora postavljen je otpornik Rs, koji e, tek pri maksimalno dozvoljenoj
struji, da izazove pad napona dovoljan da tranzistor Ts provede (na primjer
_________________________________________________
122

_________________________________________________
0.6V). Na taj nain, ovaj tranzistor e, preko svoje kolektorske struje, smanjiti
baznu struju tranzistora T, to ima za posljedicu smanjenje kolektorske struje
tranzistora T. Znai, otpornost Rs se bira prema najveoj dozvoljenoj struji.
Tranzistor TT slui za temperaturnu zatitu. On ima osobinu da mu se napon
ukljuenja smanjuje poveanjem temperature na njemu. Za odreenu vrijednost
temperature, tano je definisan napon ukljuenja. Preko razdjelnika RT1 RT2
podeena je vrijednost napona emitor baza takva da e se tranzistor TT ukljuiti
kad temperatura integrisanog kola pree maksimalno dozvoljenu. Ukljuenje
tranzistora TT rastereuje tranzistor T, te time smanjuje njegovu disipaciju
(odnosno zagrijavanje). Napomenimo, takoe, da se vrijednost otpora R
proraunava slino kao kod otpornika sa slike 10.12.
LM317
+
vu
iz
ul
C1
ADJ
I ADJ
R1 R2
VREF
CL
I1
LM317
vi
a)
ADJ
b)
UL
IZ
Slika 10.15 Integrisani stabilizator LM317: a) ema veza;

b) Izgled i oznake noica.
Na slici 10.15a data je ema vezivanja integrisanog stabilizatora LM317, a na
slici 10.15b izgled ovog stabilizatora sa oznakama noica. Kod ovog
stabilizatora C1=0,1F i CL=(1-10)F. Napomenimo da su primijenjeni
kondenzatori opcioni i da je, npr., C1 neophodan ukoliko je ovo kolo udaljeno od
filtarskog kondenzatora, dok se sa CL popravlja izlazna impendansa. VREF,
(napon izmeu vi i ADJ) je konstantan i iznosi 1,25V. To uzrokuje da je i struja
kroz R1 konstantna. Izlazni napon je dat izrazom.
Vi=VREF+(I1+IADJ)R2=VREF+VREFR2/R1+IADJR2=
=VREF(1+R2/R1)+IADJR2..
Struja IADJ je konstantna, i kataloki se daje.
Na slici 10.16 dat je izgled stabilizatora tipa 78XX.
_________________________________________________
123

_________________________________________________
78XX
UL
IZ
MASA
Slika 10.16 Integrisani stabilizator 78XX, Izgled i oznake noica.

U oznaci stabilizatora, XX oznaava vrijednost izlaznog napona. Tako, npr.
stabilizator 7805 ima izlazni napon 5V. Minimalna i maksimalna vrijednost
ulaznog napona, za svaki tip, su definisane. Tako, npr.: za kolo 7805 Vulmin=7V, a Vulmax=25V, za kolo 7808 - Vulmin=10,5V, a Vulmax=25V, za kolo
7805 - Vulmin=17,5V, a Vulmax=30V, itd. I ovdje se esto veu opcioni
kondenzatori.
_________________________________________________
124
Glava 11. LINEARNI OSCILATORI

_________________________________________________
11
LINEARNI
OSCILATORI
Razmatrajui pojaavae sa povratnom spregom doli smo do izraza
A
Ae
,
1 A
koji predstavlja ekevivalentno pojaanje. Ukoliko se u relaciju za ekvivalentno
pojaanje uvrsti A=1 (po modulu), i usvoji da je faza krunog pojaanja jednaka
nuli, dobija se Ae=, odnosno
Ae
vi
vu
v i vu .
Da bi vi bilo konano, potrebno je da bude vu=0, jer je, u tom sluaju, vi=0,
to, u matematikom smislu, znai neodreenost, a, u fizikom smislu, znai da
je vrijednost napona na izlazu konana. Tumaei ovo, dolazi se do zakljuka
da se, bez prisustva pobudnog ulaznog signala, na izlazu moe dobiti signal
odereene (konane) vrijednosti. Sa slike 11.1 moe se shvatiti fizika sutina
ovakvog tumaenja.
ve
vi
vr
Slika 11.1 Strukturna ema oscilatora.
_________________________________________________
127

_________________________________________________
Pretpostavimo na izlazu neki napon vi, koji je rezultat postojanja napona ve na

ulazu. Kako je vr=Ave, te imajui u vidu sliku 11.1, to je ve=vr, pa slijedi da je
v e Av e
A 1.
Na ovaj nain se, preko krunog pojaanja, obezbjeuje da, bez prikljuenog
pobudnog izvora, postoji potreban ulazni napon, koji na izlazu obezbjeuje
pretpostavljeni izlazni napon. Napomenimo da u praksi nije mogue idealno
ostvariti A=1, te se, uvijek, oscilatori projektuju tako da bude A malo vee od
jedan, jer, ukoliko bi bilo manje, dolo bi do priguenja oscilacija i do prestanka
oscilovanja. Prethodni uslov naziva se uslov oscilovanja. Frekvencija oscilovanja
i pojaanje primijenjenog pojaavaa odreuju se iz uslova da funkcija krunog
pojaanja A ne unosi fazni pomak, to znai da treba da bude realna i
pozitivna. Uslov da ova funkcija bude realna koristi se za odreivanje frekvencije
oscilovanja. Uvrtavanjem naene frekvencije u funkciju krunog pojaanja,
imaginarni dio se odbacuje (jer je frekvencija naena iz uslova da je on jednak
nuli), a pojaanje primijenjenog pojaavaa se odreuje tako da A bude
pozitivno i jednako jedinici. Imajui u vidu prethodno definisane kriterijume,
razvijena su razliita kola koja ispunjavaju ove uslove, odnosno koja obavljaju
funkciju oscilatora.
Vano je napomenuti i to da se na izlazu oscilatora dobijaju naponi, manje ili
vie, bliski sinusnom obliku. Ovakvi oblici napona su mogui zahvaljujui
primjeni reaktivnih elemenata (koji imaju sposobnost akumulacije energije) u
kolu povratne sprege. Koliko e oblik izlaznog napona biti blizak sinusnom zavisi
od vrijednosti A. Za vee vrijednosti A dobijaju se vea izoblienja, dok za
manje A (malo vee od jedan) oblici izlaznog signala mogu biti, praktino,
sinusni.
11.1 OSCILATORI SA FAZNIM POMAKOM

Oscilatori sa faznim pomakom se obino realizuju pomou kola reakcije, kojim
se obezbjeuje fazni pomak (najee od ), i invertujueg pojaavaa, koji
unosi dodatni
_________________________________________________
128

_______________________________________________________
fazni pomak, kako bi ukupni fazni pomak bio 0 (2). Pri ovome se vodi ra~una da bude
ispunjen i uslov Re{A}1. Blok {ema ovakvog oscilatora data je na slici 11.2.
invertuju}i
poja~ava~
mreà za
fazni pomak
od
Slika 11.2 Blok {ema oscilatora sa faznim pomakom.

Koriste}i prethodnu blok {emu, moè se projektovati oscilator sa faznim pomakom
pomo}u tri RC }elije (slika 11.3). Pomo}u njih se obezbje|uje ukupni fazni pomak od .
Prva dva poja~ava~a sluè kao razdvojni stepeni, dok se tre}im vr{i inverzija, odnosno
uno{enje dodatnog faznog pomaka od . Za razliku od prva dva, ~ije je poja~anje
jednako jedinici, preko poja~anja tre}eg pode{ava se da realni dio kru`nog poja~anja
bude ve}i ili jednak od jedan.
A=1
Ai
A=1
Slika 11.3 Oscilator sa faznim pomakom.

Prenosna funkcija za svaku od RC }elija sa slike 11.3 je
jCR
H(j ) =
.
1+ jRC
Za tri }elije iz kola, ekvivalentna prenosna funkcija jednaka je proizvodu svake, pa, kako
su one identi~ne, ima oblik
He (j ) =
FG jCR IJ
H 1+ jRC K
j 3R3C 3
j 3R3C 3 3 2R2C 2 + 3jRC + 1
koji, dijeljenjem svakog ~lana u razlomku sa broiocem, postaje
_______________________________________________________
129
S. Stankovi}, R-M. Lakovi}, E L E K T R O N I K A

_______________________________________________________
He (j ) =
1
.
3j
3
j
1
2 2 2+ 3 3 3
RC R C
R C
Uzimaju}i u obzir i poja~anje tre}eg poja~ava~a (invertuju}eg), funkcija kru`nog

poja~anja je
A =
Ai
.
3j
3
j
1
+
RC 2R2C 2 3R3C 3
Frekvencija oscilovanja moè se na}i iz uslova da je imaginarni dio izraza jednak nuli,
jer je, na taj na~in, obezbije|eno da kru`no poja~anje bude realna funkcija, te je
3
1
1 .
= 3 3 3
=
RC R C
3RC
Uvr{tavaju}i izraz za frekvenciju u relaciju za kru`no poja~anje (odbacuju}i odmah
kompleksne ~lanove jer se iz uslova da su nula dobio izraz za ), dobija se
A
A = i 1 Ai 8 .
8
Dakle, invertuju}i poja~ava~ treba da ima poja~anje najmanje osam da bi bili ispunjeni
uslovi da oscilator, na izlazu, daje napon prethodno izra~unate frekvencije. Napomenimo
da se isti izraz za frekvenciju mogao dobiti i iz uslova da jedna }elija unosi fazni pomak
od /3. U tom slu~aju, iz prenosne funkcije jedne }elije, dobija se njen fazni pomak
Im H(j
1
1
1
= arctg
=
= 3 =
= arctg
.
Re H(j )
RC 3
RC
3RC
l q
l q
Na kraju, napomenimo i to da se oscilatori sa faznim pomakom ne realizuju pomo}u

dvije RC }elije, jer fazni pomak od /2 po }eliji nije mogu}e realizovati u praksi.
11.2 OSCILATORI U TRI TA^KE

Uop{teno posmatrano, oscilator se moè realizovati i pomo}u tranzistora vezanog sa tri
impedanse, prema {emi sa slike 11.4.
_______________________________________________________
130

_________________________________________________
Z3
Z1
vi
Z2
Slika 11.4 Uoptena ema oscilatora u tri take (za male signale).
Koristei model tranzistora za male signale, prethodno kolo moe se predstaviti
kao na slici 11.5.
ib
+
vu
ZB
h 11e
h 21e i b
ZC
vi
Slika 11.5 Model za male signale oscilatora sa tri impedanse.

Na slici 11.5 ZB predstavlja ekvivalentnu impedansu gledanu sa ulazne strane
(od baze), dok ZC predstavlja ekvivalentnu impedansu gledanu sa izlazne strane
(od kolektora). Oigledno, ove impedanse imaju vriednosti
Z B Z1 / /(Z 2 Z 3 )
Z1(Z 2 Z 3 )
Z1 Z 2 Z 3
Z C Z 2 / /(Z1 Z 3 )
Z 2 (Z1 Z 3 ) .
Z1 Z 2 Z 3
Ukupna ulazna impedansa iznosi

Z U h11e Z B ,
dok pojaanje iznosi
v
Z
A i h21e C ,
vu
ZU
pri emu je sa h11e oznaeno r, a sa h21e oznaen je koeficijent strujnog
pojaanja tranzistora (ic/ib). Uvrtavajui izraze za impedanse u relaciju za
pojaanje, dobija se
_________________________________________________
131

_________________________________________________
A h21e
Z 2 (Z1 Z 3 )
.
(Z1 Z 2 Z 3 )h21e Z1(Z 2 Z 3 )
Sa slike 11.4 vidi se da, za kolo sprege (analogno kao kod otpornikog
razdjelnika), vai
Z1
,
Z1 Z 3
te je
Z1Z 2
.
A h21e
(Z1 Z 2 Z 3 )h11e Z1(Z 2 Z 3 )
Ako se, sada, impedanse zamijene reaktansama: Z1=jX1, Z2=jX2, i Z3=jX3
dobija se
X1X2
.
A h21e
j(X1 X2 X3 )h11e X1(X2 X3 )
Iz uslova da je imaginarni dio krunog pojaanja jednak nuli, ima se
X1 X2 X3 0 .
(11.1)
Iz prethodne jednaine se, za konkretni oscilator, moe odrediti frekvencija

oscilovanja. Za datu frekevnciju se, potom, dolazi do uslova da kruno pojaanje
bude jednako ili vee od jedinice, odnosno do
X2
A h21e
1.
X2 X3
Kako je, iz (11.1), X2 X3 X1, to prethodna relacija postaje
X
h21e 1 .
X2
(11.2)
Relacija (11.2) predstavlja uslov oscilovanja. Ona pokazuje da X1 i X2 moraju

biti reaktanse istog tipa, ili obje induktivne ili obje kapacitivne (ako su X1 i X2
induktivne reaktanse mogua je sprega meu njima).
Jedan oblik oscilatora, kod koga su
X1
1
1
; X2
; X3 L ,
C1
C 2
_________________________________________________
132

_________________________________________________
naziva se Colpittsov (Kolpicov) oscilator, a njegova ema data je na slici 11.6.

Z3
L
+V CC
R1
LC
Cs
Z1
C1
Cs
R2
C2
RE
vi
Z2
Cs
Slika 11.6 Colpittsov oscilator.

Uvrtavajui vrijednosti X1, X2 i X3 u relacije (11.1) i (11.2), vodei rauna o
razliitom znaku za X1 i X2, kod kojih je, u ovom sluaju, j u imeniocu, odnosno
za X3, dobijaju se izrazi
C
1
i h21e 2 .
C1
C1C 2
L
C1 C 2
Prethodni izrazi vae uz pretpostavke da ulazna otpornost primijenjenog
pojaavaa ne optereuje oscilatorno kolo, kao i da je Lc dovoljno veliko, kako
ne bi uticalo na impedansu ZC (slika 11.5).
Na slian nain, dobijaju se frekvencije i uslovi oscilovanja i za ostale oscilatore
iz opisane klase.
11.3 WIENOV OSCILATOR

Oscilator se moe projektovati i pomou kola poznatog po nazivu Wienov
(Vinov) most. Ovo kolo je sastavljeno od otpornika i kondenzatora, koji su
meusobno vezani kao na slici 11.7.
_________________________________________________
133

_________________________________________________
R1
Z1
C1
Z2
R2
vu
C2
R3
vi
R4
Slika 11.7 Wienov most.

Kad je most u ravnotei (vu=0 pri vi0), vai poznata jednakost
Z1Z 4 Z 2Z 3 .
(11.3)
Sa slike 11.7 slijedi da su

Z1
1 j R1C1
;
j C1
Z2
R2
;
1 j R2 C 2
Z 3 R3 ;
Z 4 R4 .
Uvrtavajui ove vrijednosti u izraz (11.3) dobija se

1 jR1C1
R2
R4
R3
,
jC1
1 jR2C 2
odakle je
R4 jR2C 2R4 jR1C1R4 2C1C 2R1R2R4 jR1C1R3 .
Iz realnog dijela prethodne jednaine proizilazi
1
C1C 2R1R2
za C1 C 2 C i R1 R2 R
1 ,
RC
(11.4)
dok, iz imaginarnog dijela slijedi

C 2R2R4 C1R1R4 C1R2R3 za C1 C 2 C i R1 R2 R
R3
2 . (11.5)
R4
Wienov oscilator, koji za osnovu ima odgovarajui most, koncipiran je prema

emi sa slike 11.8.
_________________________________________________
134

_________________________________________________
vi
Z1
Z2
vu
R1
R2
Slika 11.8 Wienov oscilator.

Uvrtavajui izraz za , dat relacijom (11.4), u izraz za impedanse Wienovog
oscilatora, dobija se
1
R
R(1 j)
Z1 R
R(1 j) i Z 2
.
(11.6)
j
1
2
j
C
1
RC
RC
RC
Dalje, sa slike 11.8, vidi se da je
Z2
V
vi
Z1 Z 2
R2
vi .
R1 R2
(11.7)
Uvrtavajui izraze (11.6) i (11.5) u izraz (11.7) (imajui u vidu da su otpornici

R3 i R4 , u ovom sluaju, objeleeni sa R1 i R2), dolazi se do
v
v
V i i V i vu V V 0 .
3
3
Iz prethodnog izraza slijedi da je most u ravnotei. Da bi oscilator poeo da
osciluje, treba most izvesti iz ravnotee, odnosno treba ga malo razdesiti.
Razdeenost mosta se ostvaruje pomou otpornika R1 i R2, tako da bude
Vr
R2
1
vi ,
R1 R2
gdje predstavlja stepen razdeenosti mosta, i pokazuje se da treba uzeti 3.

Sada se moe definisati uslov otpoinjanja oscilovanja
_________________________________________________
135

_________________________________________________
A A(V V r ) 1
A , odnosno A 3 .
(11.8)
Dakle, A3 predstavlja uslov pri kojem e Wienov oscilator oscilovati

frekvencijom datom izrazom (11.4).
Napomenimo da brzina promjene faznog pomaka izmeu vu i vi zavisi od
stepena razdeenosti mosta. [to je vee, promjena faznog pomaka u funkciji
frekvencije je bra. Kod dobro podeenog oscilatora pozitivna povratna sprega
na frekvenciji osnovnog harmonika prerasta u negativnu povratnu spregu u
odnosu na vie harmonike, to ima za posljedicu slabljene viih harmonika na
izlazu.
_________________________________________________
136
Glava 12. OSNOVNA IMPULSNA KOLA

_________________________________________________
12
OSNOVNA
IMPULSNA KOLA
12.1 OSNOVNI IMPULSNI OBLICI
Prije nego preemo na razmatranje osnovnih impulsnih, a kasnije i digitalnih
kola, upoznajmo se sa oblicima signala koji se najee javljaju na ulazima, a
koji se, takoe, esto zahtijevaju kao izlazi iz pojedinih kola. Signali, koji se
srijeu u impulsnoj i digitalnoj elektronici, su: oblika Heavisideove (Hevisajdove)
funkcije, pravougaoni impulsi, delta impulsi, testerasti, trougaoni, itd.
12.1.1 Heavisideova funkcija

Oblik Heavisideove, ili odskone, funkcije prikazan je na slici 12.12.
h
1
Slika 12.1 Heavisideova funkcija.

Sa slike se vidi da je vrijednost amplitude ovakvog impulsa nepromjenljiva i
jednaka jedan u pozitivnom dijelu t-ose. Ovakav signal oznaava se sa h(t) i
naziva se jedinini impuls. Definicioni izraz za jedinini impuls je
1 za t 0
h(t )
.
0 za t 0
_________________________________________________
137

_________________________________________________
Signalom Heavisideovog tipa nazivaemo sve signale koji imaju oblik

Heavisideove funkcije, ali kod kojih naponska vrijednost ne mora biti jednaka
jedinici.
12.1.2 Pravougaoni impuls

Najjednostavniji nain da se dobije pravougaoni impuls, trajanja T i amplitude 1,
je da se jednom jedininom impulsu doda drugi, koji je obrnut, i koji kasni za T, u
odnosu na prvi impuls. Jedan ovakav pravougaoni impuls, za sluaj proizvoljne
amplitude, prikazan je na slici 12.2.
v
Vm
Slika 12.2 Pravougaoni impuls.

Pravougaoni impuls, proizvoljne amplitude Vm i vremena trajanja T, mogue je
definisati relacijom
V za 0 t T
.
v(t ) m
0 drugdje
Ukoliko bi pravougaoni impuls "istegli", tako da mu amplituda bude beskonane
duine, a trajanje zanemarljivo malo, dobili bi jednu veoma vanu funkciju, koja
se naziva Diracova (Dirakova) funkcija, odnosno Diracov delta () impuls,
definisan kao
za
t 0
(t )
za
t0
(t )dt 1
Na slici 12.3 dat je oblik Diracovog delta impulsa.
_________________________________________________
138

_________________________________________________
Slika 12.3 Delta impuls.

Ukoliko se pravougaoni impulsi, trajanja Ti,, periodino ponavljaju, sa pauzom
izmeu impulsa Tp, onda se dobija povorka impulsa uestanosti f=1/(Ti+Tp), kao
ona na,slici 12.4.
Ti
Tp
T
Slika 12.4 Povorka pravougaonih impulsa.

Kod svih navedenih impulsa da se primijetiti da je trajanje bone ivice
predstavljeno kao trenutno, to bi bilo idealno. Meutim, sa postojeim
elektronskim kolima, ovo nije mogue ostvariti.
v
Vm
1
0,9
0,5
0,1
tr
t
tf
Ti
Slika 12.5 Stvarni oblik pravougaonog impulsa.

Sa slike 12.5 vidi se da su bone ivice, kod realnog pravougaonog impulsa,
odreenog trajanja. Takav impuls se definie vremenom uspona tr (rise time),
vremenom padanja tf (fall time) i vremenom trajanja impulsa Ti. Napomenimo jo
da se, u nekim sluajevima, javlja premaenje impulsa.
_________________________________________________
139

_________________________________________________
12.1.3 Linearni signali

Osim opisanih signala, u impulsnoj elektronici esto se koriste i razni oblici
signala, koji u osnovi imaju linearnu promjenu. Nekoliko (idealizovanih) oblika
takvih signala prikazno je na slici 12.6.
v
a)
b)
c)
t
d)
Slika 12.6. Linearni signali: a) Usponski; b) Testerasti;

c) Trouglasti; d) Trapezni.
12.2 RC I CR UOBLIAVAKA KOLA

RC i CR kola su prisutna u mnogim realizacijama impulsnih i digitalnih kola.
Veoma esto se, pomou vrijednosti primijenjenih otpornika R i kondenzatora C,
vri podeavanje kola. Ovi parametri imaju vanu ulogu u definisanju rada
pojedinih kola. Da bi kasnije lake shvatili principe rada kola, kod kojih se
primjenjuju RC i CR kola, ovdje emo analizirati ova dva kola u nekim
sluajevima. Kao posebne sluajeve, posmatraemo odzive ovih kola na signale
Heavisideovog tipa, kao i na pravougone impulse.
Prije nego preemo na pojedinanu analizu ovih kola, ukaimo na najosnovnije
injenice, koje su zajednike za obje vrste kola. Naime, treba znati da je
promjena napona na kondenzatoru kontinualan proces, i da se odvija
postepeno, zavisno od vremenske konstante. Vremenska konstanta jednaka je
proizvodu kapacitivnosti C i ekvivalentne otpornosti R preko koje se odvija
prelazni proces promjene napona na kondenzatoru - =RC. U zavisnosti od
tendencije promjene napona na kondenzatoru, koristiemo pojmove punjenje i
pranjenje kondenzatora. Pod punjenjem kondenzatora podrazumijevaemo
_________________________________________________
140

_________________________________________________
prelazni proces pri kojem se razlika potencijala na njegovim krajevima poveava

(u apsolutnom iznosu). Isto tako, smatraemo da se kondenzator puni kada
napon na njegovim krajevima ima tendenciju rasta od neke negativne prema
nekoj pozitivnoj vrijednosti. S druge strane, proces koji pokazuje tenju
izjednaavanja potencijala na krajevima kondenzatora nazivaemo pranjenje
kondenzatora. Takoe emo smatrati da se radi o pranjenju kondenzatora kad
napon na njegovim krajevima ima tenju promjene od neke pozitivne prema
nekoj negativnoj vrijednosti.
Vano je navesti da, za obije vrste kola, vai opta jednaina
v( t ) v( ) v( 0 ) v( ) e
t
,
(12.1)
gdje su: v(t) - napon na kondenzatoru u proizvoljnom trenutku, v(0) - poetna

vrijednost napona na kondenzatoru, v() - asimptotska vrijednost, dok
predstavlja vremensku konstantu punjenja, ili pranjenja, kondenzatora.
12.2.1 RC kolo
RC kolo se sastoji od otpornika i kondenzatora, pri emu se kao izlaz uzima
napon na kondenzatoru, kao to je to prikazano na slici 12.7.
v1
v2
Slika 12.7 RC kolo.

Analizirajmo rad ovog kola za sluaj kad je na njegovom ulazu doveden napon
Heavisideovog oblika v1(t)=Vmh(t) (vidi slike 12.1 i 12.8a). Pretpostavimo da je,
prije nailaska ulaznog napona, napon na kondenzatoru bio jednak nuli. Po
nailasku naponskog signala Vm na ulaz, na krajevima otpornika javlja se razlika
potencijala, to uslovljava proticanje struje kroz otpornik. Tom strujom poinje da
se puni kondenzator, odnosno, tada poinje da raste potencijal na njegovom
neuzemljenom kraju. Kako je ovaj kraj kondenzatora ujedno i jedan kraj
otpornika, to razlika potencijala na krajevima otpornika pada, pa se i struja
punjenja kondenzatora smanjuje. Struja punjenja e prestati da postoji kad na
oba kraja otpornika bude isti potencijal. Tada e, znai, napon na kondenzatoru
imati vrijednost ulaznog napona, odnosno, tada e kondenzator prestati da se
_________________________________________________
141

_________________________________________________
puni. Imajui ovo u vidu, i koristei optu jednainu (12.1), punjenje

kondenzatora moe se opisati relacijom
v 2 ( t ) Vm (1 e
),
(12.2)
zato to je v2(0)=0 i v2()=Vm i =RC (jer se punjenje kondenzatora vri preko

otpornika R). Oblik signala na izlazu kola v2(t), saglasan izrazu (12.2), prikazan
je na slici 12.8b.
v1
v2
Vm
Vm
0,95Vm
0,63Vm
a)
b)
Slika 12.8 Oblici signala a) na ulazu v1(t)=Vmh(t) i b) na izlazu RC kola.

Iz izraza (12.2), oigledno je da brzina dostizanja asimptotske vrijednosti
izlaznog signala (ilustrovano slikom 12.8b) zavisi od vremenske konstante
=RC. U vezi sa ovim, valja izvesti korisne zakljuke. Naime, to je kapacitivnost
C manja, vremenska konstanta kola je manja, pa se kondenzator bre puni, i
napon na njegovim krajevima prije dostie asimptotsku vrijednost. Isto tako, to
je otprnost R manja, struja punjenja kondenzatora je vea pa, ponovo, napon na
kondenzatoru prije dostie asimptotsku vrijednost.
Smatra se da je kondenzator "pun" kad napon na njemu dostigne 95% konane
vrijednosti. Vrijeme potrebno za to moe se izraunati iz uslova
v 2 ( t ) Vm (1 e RC ) 0. 95 Vm
e RC 0. 05 .
Odavde proizilazi da je vrijeme punjenja, koje zadovoljava gornji uslov, t=3.

Vrijeme izmeu 3 i 5 definie se kao vrijeme smirivanja. Poslije 5, napon na
kondenzatoru je iznad 99% konane vrijednosti.
Dosadanja analiza RC kola bila je bazirana na ve datoj jednaini (12.1) i provedena je
na nain da se fiziki shvate procesi u RC kolu. Uz poznavanje Fourierove (Furieove)
_________________________________________________
142

_________________________________________________
analize, moe se, dosta lako, izvesti matematika potvrda za dobijenu relaciju (12.2).
Naime, korienjem Fourierovih transformacija, moe se dobiti funkcija prenosa za
posmatrano kolo, oblika
1
H1( j )
V2 ( j )
V1( j )
1
jC
.
1
1 jCR
R
jC
gdje je V1(j) Fourierova transformacija (FT) ulaznog napona, a V2(j) FT izlaznog

napona.
Za ulazni napon oblika Heavisideove funkcije h(t), odnosno, za sluaj da signal trenutno
dostie vrijednost Vm, (vidi sliku 12.8b), tj. za
v1( t ) Vmh( t ) ,
Fourierova transformacija je V1(j)=Vm/(j), pa je odgovarajua transformacija izlaznog
signala
Vm
1
H1( j )V1( j ) .
V2 ( j )
1 jRC j
Mnoenju Fourierovih transformacija odgovara konvolucija u vremenskom domenu.
Inverzna transformacija h1(t) od H1(j) je, na osnovu tablica FT,
t
1 RC
h1( t )
e
h( t ) ,
RC
te je
RC
v 2 ( t ) h1 (t ) v1 ( t t1 )
e
0
t
t
RC V dt V (1 e RC ) h (t )
m
m
Umjesto analize uz korienje dosta sloenih matematikih operacija, kakvu

smo prezentirali, u praksi se ipak koristi analiza na bazi intuitivnog razmatranja
fizikih procesa u kolu, koja se, kao to smo vidjeli, oslanja na procjene poetnih
vrijednosti signala neposredno prije dovoenja ulaznog signala, neposredno
nakon odskone pobude, kao i na procjene asimptotskih vrijednosti signala.
Dobijene take se spajaju eksponencijalnim funkcijama, uvaavajui vremenske
konstante .
Posmatrajmo sada RC kolo na ijem je ulazu dovedena povorka pravougaonih
signala, prikazana slikom 12.9.
U zavisnosti od vremenske konstante kola i irine impulsa, dobijaju se razliiti
oblici signala na izlazu. Ukoliko je vremenska konstanta kola znatno manja od
_________________________________________________
143

_________________________________________________
irine impulsa, odnosno 3Ti, onda signal, u toku trajanja impulsa Ti, dostie
vrijednosti bliske asimptotskim, kao to je to prikazano na slici 12.9a.
v1
v2
v1 (t)
v2 (t)
a)
t
Ti >3
v1
v2
b)
Tp >3
v1 (t)
v2 (t)
Ti <3
Tp >3
Slika 12.9 Oblici signala na izlazu RC kola kad je na njegov ulaz

dovedena povorka impulsa pri: a)TiTp3; b) Ti3 Tp3.
Fiziki smisao sluaja prikazanog na slici 12.9a je da se kondenzator u toku
trajanja impulsa priblino napuni do svoje konane vrijednosti. U sluaju kad je
vrijeme trajanja impulsa krae od tri vremenske konstante kola (Ti3),
kondenzator se, za vrijeme trajanja jednog impulsa, ne uspije napuniti (slika
12.9b).
Napomenimo da se za vrijeme trajanja pauze kondenzator prazni takoe preko
otpornika R. Tada je napon na ulazu nula, a na kondenzatoru ima onu vrijednost
do koje se ovaj napunio. Stoga, poinje da tee struja kroz otpornik ka ulazu
kola. Struja prestaje da tee kada napon na kondenzatoru bude jednak nuli.
Jednaina pranjenja je data sa
v 2 ( t ) Vme
t
,
gdje je uzeto v(0)=Vm, i v()=0. Vrijeme 3 se uzima kao dovoljno da se

kondenzator isprazni.
_________________________________________________
144

_________________________________________________
12.2.2 Integrator
Posebno interesantan sluaj RC kola je kad su vrijednosti otpora i kapacitivnosti
visoke, odnosno kad je vremenska konstanta jako velika (struja punjenja
kondenzatora mala). U tom sluaju, vrijeme za koje se kondenzator puni (3),
odnosno za koje eksponencijalna funkcija sa slike 12.8 dostie asimptotsku
vrijednost, postaje jako veliko, tako da se, u nekom vremenskom intervalu
znatno kraem od 3, eksponencijalna funkcija moe aproksimirati linearnom
funkcijom. Znai, od konstantnog ulaznog napona, dobija se linearna funkcija,
odakle slijedi da takvo kolo obavlja funkciju integraljenja.
Prethoda tvrdnja moe se lako matematiki dokazati. Naime, za sluaj kad je RC veliko,
H1(j) ima oblik
1
1 1
H1( j )
,
1 jRC RC j
pa se moe zapaziti da je funkcija prenosa ekvivalentna operatoru integraljenja u
Fourierovom domenu pomnoenom sa 1/(RC). Prema tome, kolo se, u ovom sluaju,
ponaa kao integrator, odnosno, na izlazu daje integral ulaznog napona
v2 (t )
1
RC
v1 ( t ) dt
Za sluaj kad je na ulaz kola doveden napon oblika Heavisideove funkcije, ima
se, saglasno relaciji 12.2,
v 2 ( t ) Vm (1 e
),
odnosno, nakon razvoja e-x=1-x (za male vrijednosti x), dobija se da je izlazni
napon RC kola
t
v 2 ( t ) Vm
,
RC
jer je t/ malo za veliko . Dakle, dobija se linearni oblik funkcije na izlazu, to
zaista predstavlja integral konstante.
Za sluaj povorke impulsa na ulazu, napon na izlazu integratora ima oblik kao
na slici 12.10.
_________________________________________________
145

_________________________________________________
v1
v2
v1 (t)
v2 (t)
t
Ti
Tp
Slika 12.10 Napon na izlazu integratora.
12.2.3 CR kolo
CR kolo se dobija kad otpornik i kondenzator kod RC kola zamijene mjesta. U
ovom sluaju, izlazni napon se "uzima" sa krajeva otpornika, kao to je
prikazano na slici 12.11a.
vi
Vm
C
v1
v2
t
a)
b)
Slika 12.11 CR kolo: a) ema; b) Oblik izlaznog napona.

Kao i za RC kola, i ovdje emo prvo analizirati ponaanje kola na izlazu kad je
na ulaz doveden napon Heavisidevog oblika. Pretpostavimo da je, prije
dovoenja napona, kondenzator bio prazan, odnosno da je razlika potencijala
na njegovim krajevima bila jednaka nuli. To znai da je i izlazni napon tada
jednak nuli. Neposredno nakon odskone pobude, napon na kondenzatoru
ostaje jednak nuli, tako da se promjena napona na ulazu v1=Vm u potpunosti
prenosi na izlaz, v2(0+)=Vm; Time se uspostavlja struja kroz otpornik R i poinje
prelazni proces punjenja kondenzatora (na raun smanjenja izlaznog napona).
Proces se zavrava nakon (35). Kad struja punjenja opadne na zanemarljivu
vrijednost, izlazni napon se priblii asimptoti v2()=0. Brzina punjenja
kondenzatora, odnosno brzina smanjivanja napona na izlazu, zavisi od
_________________________________________________
146

_________________________________________________
vremenske konstante, koja, i u ovom sluaju, iznosi =RC. Imajui u vidu

poetnu i asimptotsku vrijednost, i jednainu (12.1), moe se pisati
v 2 ( t ) Vme
t
.
(12.3)
Koristei relaciju (12.3) i prethodna razmatranja, moe se predstaviti izlazni

napon CR kola u funkciji vremena kao na slici 12.11b.
Poslije vremena veeg od 3 rauna se da je izlazni napon CR kola pao na nulu.
Koristei Fourierove transformacije, prethodna jednaina moe biti izvedena matematiki.
Naime, prenosna funkcija kola sa slike 12.11a je
jRC
H( j )
,
1 jRC
te je
V RC .
jRC Vm
v 2 ( j )
m
1 jRC j
1 jRC
Nakon nalaenja inverzne Fourierove transformacije prethodne relacije, dobija se izlazni
napon u vremenskom domenu oblika
t
v 2 ( t ) Vm e ,
gdje je =RC.
Neka je sada na ulaz CR kola dovedena povorka pravougaonih impulsa. Oblik

napona na izlazu moe se dobiti na osnovu slike 12.11b, i prikazan je na slici
12.12 (puna linija).
v1
v2
v1 (t)
v2 (t)
t
Slika 12.12 Odziv CR kola na pobudu pravougaonim impulsima.

Kako se dobija dio krive, koji se odnosi na promjenu ulaznog napona sa nule na
vrijednost Vm, ranije je objanjeno. Neposredno prije promjene napona na ulazu
_________________________________________________
147

_________________________________________________
sa Vm na nulu, napon na kondenzatoru je iznosio Vm. I nakon ove promjene,

tako mora ostati. Da bi ovo bilo ispunjeno, kako je na strani kondenzatora kod
ulaza dovedena nula, to na strani kondenzatora kod izlaza, potencijal mora
naglo pasti na -Vm.. Tada ostaje napon na kondenzatoru Vm. Sada, kako je na
jednom kraju otpornika negativan potencijal, a na drugom nula, poinje da tee
struja od mase ka kondenzatoru, to ima za posljedicu smanjenje (u apsolutnom
iznosu) napona na izlazu, a samim tim i takvo smanjenje napona na
kondenzatoru. Kad se potencijali na obje strane otpornika izjednae, napon na
izlazu e biti jednak nuli, a kondenzator e biti prazan, tj. napon na njemu bie
jednak nuli. Napomenimo da smo, na slici 12.12, pretpostavili da je trajanje
impulsa i pauze dovoljno da se prelazni procesi punjenja, odnosno pranjenja,
kondenzatora zavre.
CR kolo obavlja funkciju diferenciranja kad su vrijednosti otpora i kapacitivnosti
jako male. Tada se punjenje i pranjenje kondenzatora, odnosno pad izlaznog
napona na nulu, odvija veoma brzo. Znai da je, praktino tokom itavog trajanja
impulsa (kad je napon konstantan), napon na izlazu jednak nuli. Slijedi da se, od
ulaznog konstantnog napona, na izlazu dobija napon koji je, u veem
vremenskom intervalu, jednak nuli, a to praktino znai da, u tom vremenskom
intervalu, kolo obavlja funkciju diferenciranja.
Prethoda tvrdnja moe se lako matematiki dokazati. Naime, za sluaj kad je vremenska
konstanta kola =RC mala, prenosna funkcija H1(j) ima oblik
jRC
H1( j )
jRC .
1 jRC
Iz ovog izraza, da se primijetiti da je funkcija prenosa kola ekvivalentna operatoru
diferenciranja u j domenu pomnoenom sa RC, pa je
dv ( t )
v 2 ( t ) RC 1 .
dt
Za sluaj povorke impulsa na ulazu, napon na izlazu diferencijatora je oblika kao

na slici 12.13.
v1
v2
v1 (t)
v2 (t)
Slika 12.13 Napon na izlazu diferencijatora za sluaj povorke impulsa.
_________________________________________________
148

_________________________________________________
12.3 UOBLIAVAKA KOLA SA DIODAMA

Idealan prekida karakteriu dva stanja - prvo za R=, koje se naziva stanje
otvorenog prekidaa, i drugo R=0, koje se naziva stanje zatvorenog prekidaa.
Ako se prisjetimo razmatranja o diodi, sjetiemo se da ona, u najgrubljoj (prvoj)
aproksimaciji, predstavlja idealan prekida.
Posmatrajmo tri razliita kola koja se dobijaju primjenom diode: kolo kod koga je
dioda vezana na red u odnosu na ulazni napon (redni ograniava), kolo kod
koga je dioda vezana paralelno u odnosu na ulazni napon (paralelni
ograniava), i tzv. ograniava sa dva nivoa. Radi pojednostavljenja analize,
koje nee uticati na optost krajnjih zakljuaka, posmatraemo diodu kao
idealan element, tj. smatraemo da je VD0 (ako dioda vodi posmatraemo je
kao zatvoren prekida, dok ako je u neprovodnomn stanju, smatraemo je
otvorenim prekidaem u kolu).
Dioda kao redni ograniava je data na slici 12.14a. Ukoliko je ulazni napon
sinusoidalnog oblika, onda e, u toku pozitivne poluperiode, za vrijednosti
napona na diodi vee od VR, dioda biti direktno polarisana. Tada je napon na
izlazu jednak ulaznom naponu. Za ostale vrijednosti napona dioda ne provodi, te
je napon na izlazu jednak naponu VR. Dijagram ulaznog i izlaznog napona za
ovo kolo dat je na slici 12.14b, gdje je tankom prikazan ulazni, a punom linijom
izlazni napon.
vu
vi
VR
vu
VR
vi
a)
b)
Slika 12.14 Redni ograniava: a) ema; Ulazni i izlazni napon.

Sa slike 12.14b vidi se da dioda, zapravo, vri odsijecanje ulaznog napona ispod
nivoa VR.
Kod paralelnog ograniavaa, datog na slici 12.15a, ulazni napon se prenosi na
izlaz kola, za vrijednosti za koje je dioda inverzno polarisana. U toku provoenja
_________________________________________________
149

_________________________________________________
diode, napon na izlazu jednak je naponu VR, to je oigledno, te ulazni i izlazni

napon izgledaju kao na slici 12.15b.
vu
vi
VR
R
vu
D
+
VR
vi
a)
b)
Slika 12.15 Paralelni ograniava: a) ema; b) Ulazni i izlazni napon.

Ograniava sa dva nivoa prikazan je na slici 12.16a, a oblici ulaznog i izlaznog
napona ovog ograniavaa prikazani su na slici 12.16b.
vu
vi
R
vu
a)
D1
+
VR1
VR1
D2
vi
VR2 +
t
VR2
b)
Slika 12.16 Ograniava sa dva nivoa: a) ema; b) Ulazni (tanke linije) i

izlazni napon (pune linije).
U ovom sluaju, ulazni napon se prenosi nepromijenjen na izlaz kola samo ako
su obije diode inverzno polarisane, odnosno ako je ulazni napon VR1Vu-VR2.
Za ostale vrijednosti ulaznog napona, izlazni napon jednak je VR1, odnosno
VR2, zavisno od toga koja dioda je u stanju provoenja. Valja napomenuti da su,
i na slici 12.16, naponi praga provoenja dioda zanemareni.
Umjesto baterija VR1 i VR2, kod ograniavaa, esto se koriste Zenner diode.
Odgovarajui ograniava sa dva nivoa prikazan je na slici 12.17.
R
D Z1
vu
D Z2
vi
Slika 12.17 Ograniava sa dva nivoa sa Zenner diodama.
_________________________________________________
150

_________________________________________________
Oblik napona na izlazu je isti kao i na slici 12.16b, pri emu je VR1 jednak
Zennerovom naponu na prvoj diodi, a VR2 Zennerovom naponu na drugoj diodi.
12.4 TRANZISTOR KAO UOBLIAVA

Stanja u kojima se koristi tranzistor kao prekida su zakoeno i zasieno stanje,
pri emu se tei da stanje kad je tranzistor u aktivnom reimu bude to krae, jer
je to, u ovom sluaju, neeljeno stanje zbog snage disipacije.
Neka je na ulaz tranzistora u spoju sa zajednikim emitorom (slika 12.18a)
doveden sinusoidalni napon (slika 12.18b). Neka je, dalje, amplituda
sinusoidalnog napona u pozitivnom smjeru vea od napona koji je potreban da
izazove zasienje, a amplituda napona u negativnom smjeru neka je dovoljna da
izazove zakoenje tranzistora. Na osnovu ranije opisanog principa rada
tranzistora, moe se zakljuiti da e izlazni napon ovog kola imati oblik kao na
slici 12.18c.
vu
+ VCC
RB
VBES
VBET
RC
b)
VCE
vi
vu
a)
VCC
c)
VCES
vi
Slika 12.18 Pojaava sa zajednikim emitorom: a) ema;

b) Ulazni napon; c) Izlazni napon.
Treba primijetiti da, izmeu stanja zasienja i zakoenog stanja, postoji prelazni
period, zbog toga to, u odreenom intervalu, tranzistor radi u aktivnom reimu.
U periodu dok je tranzistor zakoen (vuVBET), kroz njega ne tee struja, pa
nema pada napona na otporniku RC, te je izlazni napon jednak naponu izvora
+VCC. Dok je tranzistor u zasienju, izlazni napon je veoma mali, i jednak je
naponu zasienja izmeu kolektora i emitora VCES.
_________________________________________________
151

_________________________________________________
Na kraju, napomenimo da se u ovakvim analizama esto zanemaruju vremena

koja su potrebna da se tranzistor, ili dioda, iz zakoenog prevedu u provodno,
odnosno zasieno, stanje, kao i vremena koja su potrebna da se ovi elementi iz
stanja provoenja, odnosno zasienog stanja, prevedu u zakoeno stanje.
12.5 KOMPARATORI
Komparatori su kola kojima se vre poreenja ulaznih signala. Ulazni signali
mogu biti analogni i digitalni, te, stoga, postoje komparatori za jedne i druge. U
ovom sluaju, razmatraemo komparatore za anologne signale (naponske).
Idealni komparator trebao bi biti definisan sa tri stanja na izlazu: stanje koje se
uspostavlja kad je razlika ulaznih napona pozitivna, stanje kad je ova razlika
negativna, i tree stanje koje detektuje jednake naponske nivoe na ulazu,
odnosno stanje kad je razlika ulaznih napona nula. Prenosna karakteristika
ovakvog komparatora prikazana je na slici 12.19. Dva stanja, koja odgovaraju
pozitivnoj, odnosno negativnoj, razlici ulaznih napona su na slici oznaena
naponskim nivoom logike jedinice i naponskim nivoom logike nule,
respektivno. Za logiku jedinicu se esto kae visok, a za nulu nizak naponski
nivo.
Vi
"1"
vu =V 1-V 2
"0"
Slika 12.19 Prenosna karakteristika idealnog komparatora.

Postavlja se pitanje koje kolo sa dva ulaza moe dati najsliniju karakteristiku
idealnoj. Prisjetimo se da diferencijalni pojaava ima dva ulaza, a i da njegova
prenosna karakteristika ima oblik slian posmatranom. Naime, od ranije znamo
da prenosna karakteristika diferencijalnog pojaavaa izgleda kao na slici
12.20a.
vi
vi
+V CC
+ VCC
vD =V 1-V2
a)
vD =V 1-V 2
-VCC
- VCC
b)
Slika 12.20 Prenosne karaktersistike pojaavaa:
a) Diferencijalnog: b) Operacionog.
_________________________________________________
152

_________________________________________________
Vidimo da, ako je razlika napona na ulazu V1-V2 dovoljno vea od nule, onda je
napon na izlazu +VCC, a ako je napon V1 dovoljno nii od napona V2, onda je na
izlazu -VCC. Primijetimo da ovakav komparator biva praktino neupotrebljiv
ukoliko su razlike napona na ulazu unutar oblasti u kojoj ovaj pojaava radi u
aktivnom reimu, jer se, u tom sluaju, ne dobijaju vrijednosti napona na izlazu
kojima su definisanja stanja pozitivne i negativne razlike. Pored ovoga, naponski
nivo logike nule je -VCC, a esto se zahtijeva da bude nula.
Imajui u vidu eljeni oblik prenosne karakteristike, kao i ranija razmatranja,
slijedi da e se karakteristika komparatora poboljati ukoliko se, umjesto
diferencijalnog, primijeni operacioni pojaava. Prenosna karakteristika
operacionog pojaavaa je znatno strmija od one sa slike 12.20a i prikazana je
na slici 12.20b.
V CC
2
+
-
1
4
- V EE
Slika 12.21 Komparator LM 311

Operacioni pojaavai se, ipak, ne mogu koristiti u ulozi komparatora u
situacijama kada se trai:
- velika brzina odziva, ili
- izlaz sa otvorenim kolektorom, ili
- da se nivo logike nule postavi razliit od -VCC.
Zbog navedenih razloga, izrauju se posebna integrisana kola, koja dobro
aproksimiraju funkciju idealnog komparatora. Na slici 12.21 prikazan je
komparator LM 311, koji se sastoji od diferencijalnog pojaavaa i tranzistora.
Ako je razlika napona na ulazu operacionog pojaavaa pozitivna (na "+" ulazu
napon vei nego na "-" ulazu), na njegovom izlazu ima se pozitivan napon
napajanja, a on se dalje dovodi na bazu tranzistora, koji ulazi u zasienje, te je,
na njegovom izlazu (koji je ujedno izlaz iz komparatora), napon priblino jednak
nuli. Za sluaj kad je negativna razlika napona na ulazu operacionog
pojaavaa, na bazi tranzistora je negativan napon napajanja, te je on zakoen,
_________________________________________________
153

_________________________________________________
pa je na izlazu pozitivan napon +VCC1 (slika 12.22). Iz prethodne analize zapaa

se da se, ukoliko se eli da se, za pozitivnu razliku napona na ulazu, ima
pozitivan napon napajanja na izlazu, kao i, za negativnu razliku, da se ima nula
na izlazu, mora se usvojiti da je "+" ulaz komparatora zapravo "-" ulaz
operacionog pojaavaa, i obratno. Kako djeluje ovaj komparator prikazano je
na slici 12.22a, a njegov simbol dat je na slici 12.22b.
Vm
2
+V CC
VCC1
+V CC
1
4
a)
-VEE
-VEE
b)
Slika 12.22 Komparator sa stanjima pozitivnog napona napajanja i napona

mase: a) Ilustracija djelovanja; b) Simbol.
Kod integrisanih komparatorskih kola, odziv je veoma brz (ukupno vrijeme
kanjenja je manje od 0,1s).
12.6 SCHMITTOVO OKIDNO KOLO

U osnovnoj konfiguraciji jedne realizacije Schmittovog (mitovog) kola nalazi se
komparatorsko kolo kod kojeg je ostvarena pozitivna povratna sprega, kako je to
predstavljeno na slici 12.23a.
vu
vi
vi
ViG
VH
R2
a)
R1
ViD
b)
vu
VT1 VCH VT2
c)
Slika 12.23 Schmittovo kolo: a) ema; b) Karakteristika prenosa;
_________________________________________________
154

_________________________________________________
c) Simbol.
Na slici 12.23b data je karakteristika prenosa ovoga kola, koja odgovara
moguim stanjima ViG i ViD (gornji nivo - obino logika jedinica i donji nivo obino logika nula, respektivno), na izlazu.
Otponimo analizu pretpostavkom da je na izlazu stanje ViG. Tek kad ulazni
napon dostigne vrijednost
R2
VT 2
ViG
R1 R2
na izlazu se dobija stanje ViD, jer napon na "-" ulazu komparatora postaje vei
od napona na "+" ulazu komparatora. Daljim poveanjem ulaznog napona,
napon na izlazu ostaje ViD. S druge strane, snienjem napona vu, izlazni napon
ostaje takoe na nivou ViD sve do neke ulazne vrijednosti napona
R2
VT1
ViD ,
R1 R2
kad ponovo izlazni napon dolazi na nivo ViG, jer napon na "-" ulazu komparatora
postaje nii od napona na njegovom "+" ulazu. Vrijednosti VT1 i VT2 nazivaju se
naponi okidanja.
Na opisani nain, formira se prenosna karakteristika u obliku histerezisa.
Histerezis Schmittovog kola moe se okarakterisati naponom histereze
R2
VH VT 2 VT1
( ViG ViD )
R1 R2
i centrom histerezisa
V VT 2
R2
VCH T1
( ViG ViD ) ,
2
2(R1 R2 )
koji se mogu podeavati pomou vrijednosti R1 i R2.

Napomenimo jo da se, esto, kraj otpornika R2 vee na naponski izvor (nivo
VR), umjesto na masu. Ovo doprinosi promjeni vrijednosti napona okidanja, a
time i promjeni karakteristike prenosa. Analiza, i za ovaj sluaj, potpuno je
analogna analizi prethodnog kola.
U realnosti, opisani procesi, kod Schmittovog kola, odvijaju se konanom
brzinom, i praeni su odstupanjima ulaznih i izlaznih napona.
_________________________________________________
155
Glava 13. BROJNI SISTEMI, BINARNA ARITMETIKA I KODOVI

_________________________________________________
13
BROJNI
SISTEMI, BINARNA
ARITMETIKA I KODOVI
13.1 BROJNI SISTEMI
Tradicionalni brojni sistem, koji se izuava u koli, i koji se koristi u
svakodnevnom ivotu, naziva se dekadni brojni sistem. U ovakvom sistemu, broj
se predstavlja nizom cifara, a poziciji svake cifre odgovara odreena teina
(znaaj). Vrijednost broja predstavlja ponderisanu sumu cifara, npr.
1863=11000+8100+610+31.
Svaka teina predstavlja broj 10 dignut na redni broj pozicije cifre "i" (s desna na
lijevo, i=0,1,2...). Kod brojeva sa decimalnom takom koriste se kako pozitivni
tako i negativni redni brojevi za oznaavanje pozicije cifre, npr.
3564.72=31000+5100+610+41+70.1+20.01.
Uopteno, broj S oblika c2c1c0.c-1c-2 ima vrijednost
S=c2102+c1101+c0100+c-110-1+c-210-2.
Ovdje se 10 naziva osnova brojnog sistema (dekadni brojni sistem) i jednaka je
broju cifara koje se koriste u ovom sistemu 0,1,2,3,4,5,6,7,8,9.
Kod opteg pozicionog brojnog sistema, osnova moe biti bilo koji cio broj B, a
cifra na i-toj poziciji ima teinu Bi (i=0,1,2...). Opti oblik broja sa p cifara lijevo
(cjelobrojni dio) i n cifara desno (necjelobrojni dio) od take, u proizvoljnom
pozicionom brojnom sistemu, je
cp-1cp-2c1c0.c-1c-2c-n.
_________________________________________________
159

_________________________________________________
U optem sluaju, vrijednost S proizvoljnog broja u brojnom sistemu sa

osnovom B jednaka je sumi svake njegove cifre pomnoene odgovarajuim
teinskim faktorom
S
gdje je 0 c i B 1.
p 1
i n ciBi ,
(13.1)
Krajnja lijevo cifra naziva se cifra najveeg nivoa (znaaja), a krajnja desno cifra
naziva se cifra najnieg nivoa (znaaja). Nule ispred cifre najveeg nivoa, isto
kao i nule iza cifre najnieg nivoa iza take, nemaju nikakvog znaaja (npr.
0138.7200 isto je to i 138.72).
13.1.1 Binarni brojni sistem

Navika, proistekla iz svakodnevnog rada, ini provoenje matematikih
operacija nad brojevima u dekadnom sistemu vrlo jednostavnim za realizaciju.
To i jeste tako kad se radi o tzv. manuelnom raunanju. Meutim, ovaj brojni
sistem pokazuje se vrlo komplikovanim za realizaciju elektronskih kola za
raunanje. To je razlog zbog kojeg se, za ove svrhe, koristi tzv. binarni sistem.
Binarni brojni sistem ima za osnovu 2, a zapisuje se pomou cifara iz skupa od
dva elementa 0,1. Realizacija stanja koja indiciraju cifre 0 ili 1 moe biti vrlo
razliita, ali, u svakom sluaju, je jednostavna. Primjeri: prekida otvoren (nema
struje u kolu) - prekida zatvoren (kroz kolo protie struja), kondenzator
nenapunjen - kondenzator napunjen; dioda ne provodi - dioda provodi, tranzistor
zakoen - tranzistor otkoen, magnetno kolo nenamagneeno - magnetno kolo
namagneeno, itd.
Konverzija iz binarnog u dekadni zapis moe se obaviti saglasno izrazu (13.1).
Tako je binarnom zapisu 1001111101 ekvivalentna suma 637 u dekadnom
brojnom sistemu, jer je
1 29 0 28 0 27 1 26 1 25 1 24 1 23 1 22 0 21 1 20 637
Na ovaj nain, ujedno je ilustrovana procedura konverzije broja iz binarnog

sistema u broj u dekadnom sistemu, kad se radi o cijelom broju.
Konverzija necjelobrojnog zapisa iz binarnog oblika u dekadni vri se na nain
kako je to ilustrovano na primjeru binarnog broja 0.0010001111:
_________________________________________________
160

_________________________________________________
0 0 2 3 0 0 0 2 7 2 8 2 9 2 10 ... 0.14 .
Dakle, binarnom broju broju 1001111101.0010001111 ekvivalentan je dekadni

broj 637.14 (1001111101.00100011112=637.1410).
Proceduru pretvaranja brojeva iz dekadnog u binarni brojni sistem ilustrovaemo
na primjeru broja 637.1410. U prvoj koloni dolje, prikazana je procedura
pretvaranja cjelobrojnog dijela (637) u binarni broj, a u desnoj koloni procedura
pretvaranja necjelobrojnog dijela (0.14) u binarni broj.
637:2=318 ostatak 1
0
318:2=159
1
159:2=79
1
79:2=39
1
39:2=19
1
19:2=9
1
9:2=4
0
4:2=2
0
2:2=1
1
1:2=0
0.14x2=0.28
0.28x2=0.56
0.56x2=1.12
0.12x2=0.24
0.24x2=0.48
0.48x2=0.96
0.96x2=1.92
0.92x2=1.84
0.84x2=1.68
0.68x2=1.36
zapis
0
0
1
0
0
0
1
1
1
1
zapis
Oigledno, je da vai jednakost 637.1410=1001111101.0010001111...2, iz koje

se zapaa da je dobijen binarni broj sa deset mjesta iza zareza, a da, ni sa tih
deset mjesta, nije potpuno tano odreen. Koliki broj mjesta usvojiti, u ovakvim
sluajevima, zavisi od zahtijevane tanosti raunanja. esti su i sluajevi kada
se, pri pretvaranju necjelobrojnih brojeva iz dekadnog u binarni brojni sistem,
dobijaju konani brojevi mjesta iza zareza u binarnom zapisu. Tako, npr,
0.37510=0.0112, to se moe lako provjeriti prema proceduri iz prethodnog
primjera.
13.1.2 Oktalni brojni sistem

Oktalni brojni sistem ima za osnovu B=8, a brojevi u njemu zapisuju se pomou
cifara iz skupa od osam elemenata 0,1,2,3,4,5,6,7. Tako, broj 1175.107534 iz
ovog sistema, saglasno izrazu (13.1), ima sumu
1 83 1 82 7 81 5 80
1 8 1 0 8 2 7 8 3 5 8 4 3 8 5 4 8 6
.
637.14
_________________________________________________
161

_________________________________________________
koja prestavlja dekadni ekvivalent datom oktalnom broju.

Pri konverziji iz binarnog u oktalni brojni sistem, binarni broj se dijeli u grupe sa
po tri cifre, pa se te grupe pretvore u dekadni sistem i tako dobijene cifre po
redosljedu grupisanja zapiu.
Da bi ovo dokazali, poimo od binarnog broja S=anan-1...a1a0, koji ima
vrijednost
S an 2n an 12n 1... a 2 21 a121 a 0 20 .
Ako je n=3m-1 za m cio broj (ukoliko nije onda se binarni broj moe dopuniti
nulama), moe se pisati
S ( an 22 an 121 an 2 )2n 2 ... ( a 5 22 a 4 21 a 3 )23 ( a 2 22 a121 a 0 )
b m 123m 3 ... b 123 b 0 b m 18m 1... b181 b 0 80
gdje je
bm-1=a3m-122+a3m-22+a3m-3.
PRIMJER Pretvoriti binarni broj 1011010111.10 u oktalni broj.
po tri cifre
0 0 1 0 1 1 0 1 0 1 1 1. 1 0 0
1
7.
4 .
Dakle, 1011010111.102=1327.48.
U primjeru, dopune do skupa od tri bita su osjenene!
Pretvaranje oktalnog broja u binarni broj vri se pretvaranjem svake cifre

oktalnog broja u po tri cifre binarnog broja.
PRIMJER Pretvoriti oktalni broj 3721.4 u binarni broj.

3
0 1 1
1 1 1
0 1 0
1.
0 0 1. 1 0 0 .
Dakle, 3721.48=11111010001.12.
_________________________________________________
162

_________________________________________________
13.1.3 Heksadecimalni brojni sistem

Heksadecimalni brojni sistem ima za osnovu B=16, a brojevi u ovom sistemu
imaju cifre iz skupa 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F, gdje: A, B, C , D, E i F
odgovaraju u dekadnom sistemu vrijednostima: 10, 11, 12, 13, 14 i 15,
respektivno.
Pretvaranje brojeva iz binarnog u heksadecimalni brojni sistem je slino
pretvaranju brojeva iz binarnog u oktalni brojni sistem, s tim to se ovdje
grupisanje vri u po etiri cifre.
PRIMJER Pretvoriti binarni broj 1011011110.1 u heksadecimalni broj.
0 0 1 0
po ~etiri cifre
1 1 0 1 1 1 1 0. 1 0 0 0
E.
Dakle, 1011011110.12=2DE.816.
Broj iz heksadecimalnog pretvara se u broj iz binarnog brojnog sistema
analogno kao i iz oktalnog u binarni brojni sistem, s tim to se svaka cifra
heksadecimalnog broja pretvori u po etiri cifre iz binarnog brojnog sistema.
PRIMJER Pretvoriti heksadecimalni broj 2DE.8 u binarni broj.

2
1 0
1 1 0 1
E.
1 1 1 0. 1 0 0 0
Dakle, 2DE.88=1011010000.12.
Iz ovog, i iz prethodnog primjera, uoava se da je prikaz broja u

heksadecimalnom sistemu znatno krai nego prikaz istog broja u binarnom
brojnom sistemu. Slinu, ali manje izraenu prednost, u ovom pogledu, ima i
_________________________________________________
163

_________________________________________________
oktalni u odnosu na binarni brojni sistem. Zbog toga, ova dva sistema imaju svoj
znaaj za krae zapisivanje binarnih brojeva.
13.2 BINARNA ARITMETIKA

Za bilo koji brojni sistem, pa i za binarni, nuno je definisati osnovne operacije
(sabiranje, oduzimanje, mnoenje i dijeljenje) u njemu.
13.2.1 Binarno sabiranje

I pri binarnom sabiranju, slino kao i pri sabiranju u dekadnom brojnom sistemu,
sabiranje se vri po kolonama. Kod sabiranja u dekadnom sistemu javlja se
potreba prenosa u "znaajniju" kolonu samo onda kad je zbir jedne kolone
viecifren (9+4=3, prenos 1; 8+8+5=1, prenos 2). U binarnom sistemu prenos se
vri prema emi
0+0=0
0+1=1
1+0=1
1+1=0
prenos
prenos
prenos
prenos
0
0
0
1
PRIMJER Sabrati binarne brojeve10111110 i 10001101.

prenos
X
Y
X+Y
1 1 1 1
0
0
1 0 1 1 1 1 1 0
1 0 0 0 1 1 0 1
0 1 0 0 1 0 1 1
19 0
+ 141
331 .
13.2.2 Binarno oduzimanje

Pokazuje se da se realizacija oduzimanja binarnih brojeva moe svesti na
sabiranje. Da bi objasnili postupak konverzije oduzimanja u sabiranje binarnih
brojeva, razmotrimo prvo sluaj ove konverzije u dekadnom sistemu.
_________________________________________________
164

_________________________________________________
PRIMJER Oduzeti 263 od 417.

Ova operacije moe se izvriti kao
417-263=417+(-263)=154.
Pokuajmo da istu operaciju izvrimo na sljedei nain
417-263=417+(1000-263)=1 154,
odakle se vidi da je dobijen broj koji ima jednu cifru vie, a kojem kad se
ispusti prva cifra, preostali dio predstavlja taan rezultat (1 154). Ovaj
postupak daje dobar rezultat kad je umanjilac po apsolutnoj vrijednosti
manji ili jednak od umanjenika.
Broj 1000+(-263)=999-263+1 naziva se drugi komplement devetke

komplement desetke, a broj 999-263 naziva se komplement devetke.
ili
Komplement devetke n-to cifrenog broja dobija se tako to se od n-to cifrenog

broja 999...9 oduzme dati broj. Komplement desetke dobija se tako to se
komplementu devetke doda 1.
Neto drugaiji je sluaj kod oduzimanja brojeva kad je apsolutna vrijednost
umanjioca vea od vrijednosti umanjenika.
PRIMJER Broj 63 oduzeti od broja 17.

Broj 99-63=36 i broj 99-63+1=37 predstavljaju komplement devetke i
komplement desetke broja 63, respektivno.
Sabiranjem komplementa desetke broja 63 sa brojem 17, dobija se broj
37+17=54,
koji ima isti broj cifara, to se tumai kao negativna razlika. Oigledno,
ni po apsolutnoj vrijednosti, ovaj broj ne predstavlja taan rezultat.
Taan rezultat oduzimanja dobija se kao komplement desetke ovog
broja (99-54+1=46) sa znakom "-", odnosno, taan rezultat je broj -46.
_________________________________________________
165

_________________________________________________
Operacija oduzimanja binarnih brojeva zasnovana je na istim principima kao i

kod dekadnih brojeva, s tim to se, umjesto komplementa desetke, koristi
komplement dvojke.
Jedinini komplement nekog binarnog broja dobija se oduzimanjem tog broja od
binarnog broja najvie vrijednosti sa istim brojem cifara.
PRIMJER Nai jedinini komplement binarnog broja 100110011.
Oduzimanjem datog broja od broja 111111111 dobija se
1
- 1
1
0
1
0
1
1
1
1
1
0
1
0
1
1
1
1
odakle se vidi da se jedinini komplement nekog broja dobija kad se u

tom broju sve jedinice zamijene nulama, a sve nule jedinicama, to je za
realizaciju veoma jednostavno.
Komplement dvojke (dvojni komplement jedinice) dobija se kad se jedininom
komplementu doda jedinica (bitu najmanje teine), to, primijenjeno na
prethodni primjer, daje 011001100+1=011001101.
Oduzimanje u binarnom sistemu svodi se na sabiranje umanjenika sa
komplementom dvojke umanjioca.
PRIMJER Od binarnog broja 101011 oduzeti binarni broj 10001.
Umanjenik i umanjilac moraju biti istobitni brojevi to se postie
dodavanjem nula broju sa manje bita (cjelobrojnom dijelu - lijevo,
necjelobrojnom dijelu - desno). Stoga, umanjilac 10001 bie zapisan
kao 010001. Komplement dvojke binarnog umanjioca 010001 je
101110+1=101111, pa je razlika datih brojeva jednaka zbiru ovog broja i
umanjenika, odnosno
1
+ 1
1
0
0
1
1
1
0
1
1
1
1
zna~i da je rezultat pozitivan
komplement dvojke umanjioca

umanjenik
REZULTAT
_________________________________________________
166

_________________________________________________
Dakle, rezultat je 011010 sa znakom "+", jer je na poetku jedinica kao

cifra vie od broja cifara veeg broja.
PRIMJER Od binarnog broja 10001 oduzeti binarni broj 101011.

Komplement dvojke binarnog umanjioca 101011 je 010100+1= 010101,
pa je razlika datih brojeva jednaka zbiru ovog broja i umanjenika,
odnosno
0
+ 0
1
1
0
0
1
0
0
0
1
1
komplement dvojke umanjioca

umanjenik
rezultat je komplement dvojke
ovoga broja i negativan je
Dobijen je estocifreni broj, to je dimenzija jednog od zadatih

elemenata oduzimanja. To se tumai kao negativan rezultat, i, po
analogiji sa oduzimanjem u dekadnom sistemu, i ovdje se taan rezultat
dobija kao komplement dvojke dobijenog broja, tj.
011001+1= 011010
sa znakom "-".
13.2.3 Binarno mnoenje

Za binarno mnoenje vai ista procedura kao i za mnoenje u dekadnom
brojnom sistemu, s tim to je bitno jednostavnije, jer se meusobno mnoe
samo jedinice i nule.
PRIMJER Pomnoiti binarne brojeve 1011 i 1101.
_________________________________________________
167

_________________________________________________
X
Y
XY
1
0
1
0
0
0
0
1
0
1
1
1
0
1
1
1
0
1
0
0
1
1
0
1
0
1
1
1
1
3
3
1
1
3
1
13.2.4 Binarno dijeljenje

Dijeljenje u binarnom sistemu predstavlja kombinaciju binarnog mnoenja i
oduzimanja, a realizuje se kao to je pokazano u narednom primjeru.
PRIMJER Binarno podijeliti brojeve date u dekadnom sistemu 12 i 4.

1 1 0 0 : 1 0 0 = 1 1
1 0 0
1 0 0
1 0 0
0 0 0
Dakle, procedura dijeljenja u binarnom sistemu je istovjetna kao

procedura dijeljenja u dekadnom sistemu.
13.3 KODOVI
esta je potreba da se, iz raznih razloga (jednostavnije zapisivanje, potpunije
zapisivanje, laka realizacija operacija), neki broj iz nekog sistema, ili neki
karakter (slovo, znak, simbol i slino) prevede u drugi oblik. Za razliite svrhe
primjenjuju se, u ovom smislu, razliiti sistemi koji nose zajedniko ime kodovi.
Ovdje emo razmotriti neke osnovne kodove koji se esto srijeu.
_________________________________________________
168

_________________________________________________
13.3.1 BCD kod

Ve smo se uvjerili da dekadnom necjelobrojnom dijelu broja sa konanim
brojem mjesta ne odgovara obavezno necjelobrojni dio binarnog broja sa
konanim brojem cifara (637.1410=1001111101.0010001111...2). Takoe smo
se uvjerili da konverzije dekadnog u binarni broj, i obratno, nijesu jednostavne.
Iz ova dva razloga pribjegava se primjeni tzv. BCD (Binary Coded Decimal)
koda.
Kod BCD koda, svaka dekadna cifra pretvara se u nizove od po etiri binarne
cifre prema tabeli
Dekadna cifra
0
1
2
3
4
BCD kod
0000
0001
0010
0011
0100
Dekadna cifra
5
6
7
8
9
BCD kod
0101
0110
0111
1000
1001
BCD kod je jednostavan i doprinosi rjeavanju problema zapisivanja

necjelobrojnog dijela dekadnog broja konanim brojem cifara. Meutim,
realizacija aritmetikih operacija, kad se primjenjuje BCD kod, je dosta sloenija
nego kad se radi sa brojevima koji su direktno binarno zapisani. Ilustrujmo to na
dva primjera sabiranja:
X
Y
X+Y
5
9
1 4
0
+ 1
1
0
0
0
1
1
1
0
1
1
1
1
0
0
5
11
0
+ 1
1
0
0
1
1
1
0
0
0
1
0
1
0
0
korekcija
16
Oigledno, u ovim sluajevima, kad se kao zbir dobije nedozvoljeni broj za BCD
kod (11102=1210 i 100002=1610), koji ne moe predstavljati rezultat sabiranja,
bilo je potrebno takvom zbiru dodati 610=01102. Ovo se odnosi i na sve druge
sluajeve kad se, kao rezultati, javljaju nedozvoljne kombinacije u BCD kodu.
Izloena varijanta BCD koda nosi oznaku 8421. Meutim, u primjeni su i druge
varijante ovoga koda, kao to je varijanta sa oznakom 2421, koja se razlikuje od
_________________________________________________
169

_________________________________________________
razmotrene po kombinacijama binarnih cifara koje se pridruuju pojedinim

dekadnim ciframa, a shodno tome, i po realizaciji aritmetikih operacija.
13.3.2 ASCII kod

U sistemima za prenos informacija, kao i kod raunara, prisutna je potreba da
se prenese ili obradi poruka koja ne sadri samo brojeve ve i: slovne znake,
znakove pojedinih operacija, razne simbole i slino. Ovakvi podaci (karakteri) se
nazivaju alfanumeriki podaci. Sve ove karaktere, da bi se sa njima moglo
operisati u digitalnim sistemima, nuno je pretvoriti u oblik (kod) pogodan za
prenos i obradu digitalnim kolima i sistemima. U realnosti, postoji potreba
konverzije 87 karaktera (26 malih i 26 velikih slova engleskog jezika, 10 cifara
dekadnog sistema i 25 ostalih znaka, kao to su: +, -, =, *, /, ", !, ?, %, ...).
Za predstavljanje 87 karaktera kombinacijama 0 i 1 dovoljno je sedam bita, jer
se sa 7 bita moe predstaviti 27=128 razliitih karaktera. Ipak, standardno je u
primjeni korienje osam bita, od kojih se sedam koristi za predstavljanje
alfanumerikih podataka, a osmi bit se koristi za detekciju eventualnih greaka
pri uitavanju ili ispisivanju binarnih cifara koje predstavljaju jedan karakter, Ovaj
bit (slika 13.1) naziva se bit parnosti, i poprima vrijednosti 1 ili 0 tako da bi
ukupan broj jedinica u jednom bajtu (jednoj cjelini) bio paran, ili neparan, prema
dogovoru, odnosno prema usvojenom sistemu kodiranja.
karakter
bit parnosti
Slika 13.1 Organizacija smjetaja karaktera i bita parnosti

u jednom bajtu.
U praksi je naao najiru primjenu tzv. ASCII kod (American Standard Code for
Information Interchange).
13.3.3 Greyov kod

Greyov (Grejov) kod ima osobinu da se kombinacije bilo koja dva susjedna
stanja razlikuju samo za po jedan bit. Ova osobina je pogodna sa stanovita
eventualne greke pri prenosu podataka. Naime, ako grekom doe do
promjene jednog bita, tada e grekom zauzeto stanje biti susjedno sa pravim.
_________________________________________________
170

_________________________________________________
Greyov kod sa odgovarajuim prirodnim binarnim kodom dat je u tabeli 13.1

Tabela 13.1 Kombinacije u a) binarnom kodu i b) u Greyovom kodu.
a)
B2
B1
B0
G2
G1
G0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
1
1
1
1
0
0
1
1
1
1
0
0
0
1
1
0
0
1
1
0
b)
Paljivim posmatranjem tabela 13.1a i 13.1b, uoava se na koji nain se prelazi

iz prirodnog binarnog u Greyov kod, odnosno
G2=B2,
G1=B2+B1,
G0=B1+B0
(bez prenosa),
ime su definisane veze izmeu prirodnog binarnog i Greyovog koda.

U praksi se esto srijeu digitalni sistemi za identifikaciju mehanikih pozicija
nekih rotirajuih djelova (kopir-aparati, autonomni koioni sistemi, itd.). Takvi
sistemi su najee bazirani na Greyovom kodu.
Na slici 13.2a dat je principski prikaz diska za kodiranje sa nizom od tri kontakta
kojima se realizuje osam 3-bitnih binarno kodiranih vrijednosti, u zavisnosti od
pozicije diska koji rotira. Tamne povri diska su povezane za izvor signala koji
odgovara logikoj jedinici (1), a svijetle povri nijesu povezane na izvor, pa
kontakti sa njima rezultiraju logikom nulom (0). Primijetimo da kombinacije sa
slike 13.2a odgovaraju prirodnom binarnom kodu.
110
111
000
001
101
100
000
001
0 0 1
0 0 1
101
100
011
010
a)
111
110
010
011
b)
_________________________________________________
171

_________________________________________________
Slika 13.2 Dvije varijante diska za korienje 3-bitnog koda:

a) Prirodni kod; b) Greyov kod.
Kod ovakvog kodera, nastaje problem onda kad je disk pozicioniran na
granicama izmeu regiona (tamnih i svijetlih). Tako, kod granice izmeu regiona
001 i 010 diska, dolazi do jednovremene promjene dva bita. Ako disk rotira u
smjeru oznaenom na slici, zbog nesavrenosti diska i kontakata, mogue je da
oitavanje bude, umjesto 001, ili 011 ili 000. Slino se moe dogoditi i na drugim
granicama. Vidi se da greka u prethodnom sluaju varira od nula do tri. Ovaj
problem umnogome se rijeava pomou diska kod kojeg nema mogunosti
jednovremene promjene vie bita, kakav je prikazan na slici 13.2b. U ovom
sluaju se, oitavanjem pozicija diska, dobija Greyov kod.
Na nain slian izloenom, moe se realizovati primjena Greyovog koda za
kodiranje viebitnim binarnim kodom.
13.3.4 Kodovi za detekciju i korekciju greke

Kada smo govorili o ASCII kodovima, rekli smo da se osmi bit, u ovom kodu,
koristi kao bit parnosti. Dodavanje bita parnosti (tako da broj jedinica u poruci
bude paran ili neparan, zavisno od konvencije) je jedan od naina, koji se esto
primjenjuje, za detekciju greke. U optem sluaju, uobiajeno je da se neka
duga poruka (sastavljena od veeg broja bita) razbija na blokove od po n-1 bit,
pri emu se n-ti bit dodaje i slui kao bit parnosti. Redundansa, koja predstavlja
odnos ukupnog broja upotrijebljenih bita i bita poruke, u ovom sluaju, iznosi
n/(n-1)=1+1/(n-1). Moe se, dakle, zakljuiti da bi bilo poeljno da blokovi, na
koje se razbija poruka, budu to dui. Meutim, u blokovima sa veim brojem
bita raste vjerovatnoa dogaaja dvije greke, koje nije mogue detektovati
bitom parnosti.
Polazei od toga da je vjerovatnoa dogaaja da doe do greke na jednom bitu p,
vjerovatnoa dogaaja da n bita budu ispravno prenijeti je P=(1-p)n, vjerovatnoa
dogaaja da doe do greke na jednom od n bita P1=(1-p)nnp, a vjerovatnoa
greke kod dva od n bita istovremeno je P2=(1-p)np2n(n-1)/2. Za ilustraciju, uputno
je razmotriti primjer prenosa n=50 bita, ako je vjerovatnoa greke kod jednog bita
p=0,01 (P1=30%).
Najjednostavniji, i ujedno najprimitivniji, metod koji se koristio za ispravljanje

greaka prenosa sastoji se u tome da se tri puta poalje ista informacija, pa se,
_________________________________________________
172

_________________________________________________
na osnovu veine primljenih informacija, proglaava ispravna. Oigledno je da je

ovo skup i neefikasan metod.
Drugi, mnogo efikasniji nain, kojem emo posvetiti malo veu panju, koristi
tzv. pravougaoni kod. Naime, svaka poruka se razbije na po n-1 grupu, od po n1 bit (ili, uopteno, m-1 bit), pa se tako formira kvadrat (ili pravougaonik). Nakon
toga se dodaje jo po jedna vrsta i kolona, tako da, u svakoj vrsti i koloni, bude
paran broj jedinica (ilustracija je data na slici 13.3). Ukoliko doe do greke na
nekom bitu, poremetie se parnost u vrsti i koloni (npr. vrsti "i" i koloni "j") kojoj
on pripada. Tako, presjek vrste i kolone odreuje na kojem bitu je dolo do
greke (element "ij" u matrici). Na ovaj nain moe se pouzdano detektovati
pojava jedne greke.
x
x
x
x
x
x x
Slika 13.3. Ilustracija matrice pravougaonog koda dopunjenog bitima

parnosti (x) za svaku vrstu i kolonu.
Ilustrujmo prethodno na primjeru prenosa poruke 011001111, i, u tom smislu,
formirajmo odgovarajui pravougaoni kod.
0
0
1
1
0
1
1 0
1 1
1 1
1 0
Primijetimo da smo element 4,4 izabrali tako da elementi etvrte vrste i etvrte
kolone zajedno zadovoljavaju uslov parnosti.
Neka je, prilikom prenosa poruke, dolo do greke. Naime, neka je dobijena
informacija oblika
_________________________________________________
173

_________________________________________________
0
0
1 0
1 1
1
1
1 1
1 0
Ispitivanjem parnosti zapaa se da je ona poremeena u drugoj vrsti i drugoj

koloni. Dakle, dolo je do greke na bitu pozicije 2,2, shodno prethodnoj
ilustraciji.
Postavlja se pitanje da li postoji efikasniji nain za kodiranje, koji bi takoe
omoguio korekciju greke. Jedna kraa teorijska podloga doprinijee da se
shvati sutina jednog takvog naina kodiranja. U tom smislu, posmatrajmo
informaciju od n bita, i proglasimo jednu kombinaciju dozvoljenom. Da bi se
ispravila jedna greka, moraju se sve kombinacije koje se razlikuju za po jedan
bit zabraniti (ilustracija data na slici 13.4). To znai da, za jednu dozvoljenu,
postoji n nedozvoljenih kombinacija. Dakle, ako treba prenijeti k razliitih poruka,
to znai da je, za k dozvoljenih stanja, potrebno k(n+1) kombinacija. Kako je
ukupan broj kombinacija za n bita 2n,to je neophodno da bude ispunjen uslov
k(n+1)2n, odnosno da je k2n/(n+1), to, izraavajui k sa k=2q, dobija oblik
2n-qn+1, odnosno 2mn+1, gdje je m=n-q, i izraava koliko je bita neophodno
"potroiti" za kodiranje. Na primjer, ako je n=31 bit, tada je m=5, odnosno, 5 bita
su neophodna za kodiranje, a 26 bita je mogue koristiti za informaciju.
3
1
n
n-1
n+1
Slika 13.4. Ilustracija informacije (krui u centru) i zabranjenih stanja

koja se razlikuju za po jedan bit.
Radi lakeg razumijevanja, prethodno razmatranje emo ilustrovati primjerom
informacije od tri bita. Mogue kombinacije (za n=3, 2n=8) ilustrovane su
_________________________________________________
174

_________________________________________________
takama na tjemenima kuba na slici 13.5a. Kako je n=3, to je m=2, odakle slijedi
da se 2 bita koriste za kodiranje, a samo jedan za informaciju. U ovom sluaju,
porukama se proglaavaju stanja 000 i 111. Stanju 000 se pridruuju stanja 001,
010 i 100 (do kojih je moglo doi usljed greke pri prenosu), dok se stanju 111
pridruuju stanja 110, 101 i 011, kako je to ilustrovano strelicama na slici 13.5a.
Dakle, sva stanja, koja imaju Hammingovu distancu 1 od datog, pridruuju se
tome stanju.
101
110
111
001
a)
000
01
11
b) 00
10
011
110
010
Slika 13.5. a) Ilustracija pridruivanja zabranjenih stanja na osnovu

razlike u jednom bitu za primjer poruke od 3 bita; b) Ilustracija
nedefinisanosti pridruivanja stanja za sluaj Hammingove distance 2.
Pojam Hammingove distance moe se lako shvatiti iz sljedea dva primjera:
b0,0,0g b0,1,0g 0 1 0 1
b0, 0, 0g b111
, , g 1 1 1 3
ili sa slike 13.5, gdje se vidi da je Hammingova distanca odreena najmanjim
brojem linija preko kojih se moe doi od jednog do drugog stanja. Da bi se kod
mogao koristiti za korigovanje greke, Hammingova distanca mora biti najmanje
3. Ovaj zakljuak se moe ilustrovati primjerom sa slike 13.5b, gdje je najvea
distanca 2. Naime, u ovom sluaju postoji neizvjesnost oko toga kojem stanju
(00 ili 11) treba pridruiti stanje 01, odnosno stanje 10.
Posmatrajmo postupak kreiranja Hammingovog koda za poruku 7 bita. Binarni
zapis brojeva od 1 do 7 je:
1 001; 2 010; 3 011; 4 100; 5 101; 6 110; 7 111.

Iz relacije 2mn+1 dobija se (za n=7) da je m=3, odnosno da su 3 bita
neophodna za kodiranje. Pozicije bita za kodiranje, kod Hammingovog koda,
_________________________________________________
175

_________________________________________________
nijesu proizvoljne, ve se odreuju tako da odgovaraju teinama u binarnom

sistemu 1,2,4,8,... Dakle, u sedmobitnoj poruci prvi drugi i etvrti bit su biti za
kodiranje, dok su ostala 4 bita (3,5,6 i 7) biti informacije. Iz gornjeg binarnog
zapisa brojeva od 1 do 7 vidi se da: jedinica u prvom bitu (bitu najmanje teine)
uestvuje u binarnim kombinacijama koje odgovaraju brojevima 1,3,5,7, jedinica
u drugom bitu uestvuje u formiranju brojeva 2,3,6,7, a jedinica u treem bitu
uestvuje u formiranju brojeva 4,5,6,7. Slijedi da ako prvi bit bude bit parnosti za
pozicije 3,5,7, drugi bit bude bit parnosti za pozicije 3,6,7, a etvrti za pozicije
5,6,7, onda e eventualna greka u bilo kojem od svih 7 bita promijeniti parnost
u onim bitima za provjeru tako da e binarni zapis poremeaja odgovarati
rednom broju bita na kojem je dolo do greke. Ilustrujmo ovo primjerom
originalne poruke 0110. Postavimo svaki bit ove poruke na odgovarajue
pozicije u Hammingovom kodu
0
1.
2.
3.
1 1 0
4.
5.
6.
7.
Formirajmo sada 7-bitnu poruku tako to emo na poziciji jedan upisati onu
binarnu vrijednost koja nam podeava da pozicije 1,3,5,7 daju paran broj
jedinica. Dakle, u ovom sluaju, na poziciji jedan je binarna jedinica. Bit na
poziciji 2 emo odrediti tako to emo njime podesiti parnost na pozicijama
2,3,6,7, te slijedi da je tu takoe binarna jedinica. Bit na etvrtoj poziciji
odreujemo podeavajui parnost za pozicije 4,5,6,7, pa dobijamo da je on
binarna nula. Kompletna poruka, u Hammingovom kodu, sada ima oblik:
1 1 0 0 1 1 0
1.
2.
3.
4.
5.
6.
7.
Neka je, usljed prenosa, dolo do greke, tako da primljena poruka ima oblik:
1 1 0 0 1 0 0
1.
2.
3.
4.
5.
6.
7.
Provjerimo parnosti ove poruke:

provjerom parnosti na pozicijama 1,3,5,7 dobija se paran broj, upisujemo
0,
provjerom parnosti na pozicijama 2,3,6,7 dobija se neparan broj, upisujemo
1,
_________________________________________________
176

_________________________________________________
provjerom parnosti na pozicijama 4,5,6,7 dobija se neparan broj, upisujemo

1.
Imajui u vidu da najveu teinu ima bit kod tree provjere, zatim kod druge, pa
tek onda kod prve dobija se binarna kombinacija 110, iji je dekadski ekvivalent
6. To znai da je dolo do greke na poziciji 6, to je trebalo pokazati.
esto se, kod Hammingovog koda, dodaje i osmi bit, koji predstavlja bit parnosti
kompletne poruke, to dodatno poveava pouzdanost prenosa informacije.
_________________________________________________
177
Glava 14. BOOLEOVA ALGEBRA I PREKIDAKE FUNKCIJE

_________________________________________________
14
BOOLEOVA ALGEBRA
I PREKIDAKE FUNKCIJE
14.1 OSNOVI BOOLEOVE ALGEBRE
Booleova (Bulova) algebra se oslanja na: postulate, pravila, zakone, teoreme i
identitete, koje emo ovdje izloiti. Promjenljiva u Booleovoj (prekidakoj) algebri
moe imati vrijednosti 0 i 1. Komplement neke promjenljive A ima znaenje
suprotno od A, odnosno, ako je promjenljiva A uzela jednu od vrijednosti 0,1
tada e A imati onu drugu vrijednost.
14.1.1 Postulati i pravila Booleove algebre

Osnovni postulati i pravila Booleove algebre prikazani su u sljedeim tabelama.
ILI (OR)
0+
0+
1+
1+
0
1
0
1
=
=
=
=
0
1
1
1
A+0 =A
A+1 = 1
A+A=A
A+A= 1
I (AND)
0
0
1
1
.
.
.
.
0
1
0
1
=
=
=
=
0
0
0
1
A .0 = 0
A . 1 =A
A . A=A
A . A= 0
NE (NOT)
0 = 1
1 = 0
A = A
U tabelama su date logike operacije "ILI", "I" i "NE" nad ciframa binarnog
sistema 0 i 1, i nad promjenljivom A. Valja obratiti panju na razliku logike
operacije "ILI" nad nulama i jedinicama od operacije sabiranja nad binarnim
ciframa 0 i 1. Naime, zbir 1+1=0 uz prenos 1, dok operacija "ILI" daje 1+1=1.
Operacije "ILI" i "I" nazivaju se logiko sabiranje i logiko mnoenje, respektivno.
_________________________________________________
179

_________________________________________________
14.1.2 Zakoni Booleove algebre

Neki od osnovnih zakona Booleove algebre, vezani za operacije nad
promjenljivom A, prikazani su u donjoj tabeli .
zakon komutacije
zakon asocijacije
A + B = B + A
A
B = B
A + ( B + C) = ( A + B ) + C
(B
zakon apsorpcije
A + (A
A
B) =
(A + B) =
C) = ( A
B)
zakon distribucije
A
A
( B + C) = ( A
A + (B
B) + (A
C) = ( A + B )
C)
( A + C)
U tabeli, promjenljive B i C imaju ista svojstva kao promjenljiva A.
14.1.3 De Morganove teoreme

Na bazi Booleove algebre, De Morgan je formulisao dvije vane teoreme, koje, u
generalizaciji Shanona ([enona), imaju jedinstven iskaz
Za dobijanje komplementa neke Booleove funkcije treba sve promjenljive
zamijeniti njihovim komplementima pa zatim operacije "ILI" zamijeniti sa
"I", a operacije "I" sa "ILI",
to se moe iskazati kao
i1Xi Ni 1Xi
N
Ni 1Xi Ni1Xi .
Ovdje emo se zadovoljiti dokazom ove teoreme koji se odnosi na sluaj sa

samo dvije promljenljive A i B,
A B A B
AB A B.
_________________________________________________
180

_________________________________________________
TABELA 14.1 Dokaz De Morganove teoreme za dvije promjenljive.
A+B
AB
1
0
1
0
1
1
0
0
0
1
0
1
0
1
1
0
0
0
Uporeujui sadraje osjenenih djelova tabele 14.1, dokaz je oigledan.

Na slian nain, uz primjenu matematike indukcije, moe se izvesti dokaz i za
bilo koji broj promjenljivih.
Koristei osnovna pravila Booleove algebre i De Morganove teoreme, dokaimo,
npr., osjenene jednakosti iz dijela 14.1.2 (zakon apsorpcije i zakon distribucije):
1. A (A B) A A A B A A B A(1 B) A ;
2. A B C A B C A (B C) A B A C A B A C (A B) (A C) .
14.1.4 Identiteti Booleove algebre

Pri radu sa funkcijama promjenljivih A, B i C u Booleovoj algebri, najee se
javlja potreba korienja identiteta, kao to su:
1) A . B + A . B = A ;
2)
A. ( A + B ) = A.B ;
3) ( A + B ) . ( A + B ) = A .
Dokaimo ove identitete:

1) A B A B A (B B ) A ;
2) A ( A B ) A A A B A B ;
3) ( A B ) ( A B ) A A A B A B B B A A (B B ) A A A .
Korienje ovih identiteta znatno olakava rad sa funkcijama u Booleovoj
algebri.
_________________________________________________
181

_________________________________________________
14.2 PREKIDAKE FUNKCIJE I NJIHOVA

MINIMIZACIJA
14.2.1 Zadavanje prekidakih funkcija
Koristei osnovne operacije Booleove algebre, kao i prekidake promjenljive,
mogu se formirati proizvoljne funkcije koje se, zbog karaktera promjenljivih,
nazivaju prekidake funkcije. Naini zadavanja prekidakih funkcija mogu biti
razliiti. Tipian nain formiranja prekidake funkcije je da se razne kombinacije
logikih proizvoda povezuju u logiki zbir, vodei rauna da sve kombinacije
budu formirane tako da daju logiku jedinicu. Neophodnost ovoga lei u tome
to je logiki proizvod promjenljivih jedino jednoznaan za vrijednost logike
jedinice, te to obezbjeuje i jednoznanost predstavljanja prekidakih funkcija.
Meutim, imajui u vidu jednoznanost, odmah se namee jo jedan nain
predstavljanja logikih funkcija, a to je da se one predstave kao proizvod
logikih zbirova. U ovom sluaju, vodi se rauna da zbirovi promjenljivih budu
formirani na nain kojim e biti obezbijeena logika nula, jer je logiki zbir
promjenljivih jednoznaan samo za sluaj kad daje logiku nulu. Prethodno
ilustrujmo pomou dva primjera formiranja logike funkcije sa tri razliite logike
promjenljive:
f A B C A B C A B C
f (A B C) (A B C) (A B C) .
Prvi primjer predstavlja neku funkciju definisanu kao zbir logikih proizvoda, dok
drugi primjer predstavlja proizvoljnu funkciju datu kao proizvod logikih zbirova.
Napomenimo da broj promjenljivih, a samim tim i broj lanova u jednom i
drugom primjeru, nije ogranien (jedino logino ogranienje je da broj lanova
ne bude vei od broja moguih kombinacija sa primijenjenim promjenljivim). Da
li e u nekom od lanova biti upotrijebljen komplement neke promjenljive ili ona
sama, zavisi od uslova pod kojima se dobija logika jedinica u prvom, odnosno
logika nula u drugom primjeru.
Pored pomenuta dva naina zadavanja prekidakih funkcija, postoji i nain tzv.
tabelarnog zadavanja, koji je pogodan za sluajave funkcija sa manjim brojem
promjenljivih. U tom sluaju se, za odreeni broj promjenljivih, ispisuju sve
njihove mogue kombinacije, a u posebnoj koloni upisuje se za koju od
kombinacija je prekidaka funkcija jednaka logikoj jedinici, odnosno za koju od
kombinacija je jednaka logikoj nuli. Zbir logikih proizvoda formira se kao zbir
kombinacija koje daju logiku jedinicu, dok se proizvod logikih zbirova formira
_________________________________________________
182

_________________________________________________
kao proizvod kombinacija koje daju logiku nulu. Ilustrujmo ovo formirajui
tablice (funkcione tabele, tabele istine) iz kojih e slijediti logike funkcije
prethodnih primjera.
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
f
0
1
0
1
0
0
1
0
Iz prethodne tabele, uoava se da je funkcija f jednaka jedinici samo za

kombinacije promjenljivih definisanisane u prvom primjeru. Funkcija definisana
drugim primjerom, moe se tabelarno predstaviti kao
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
f
0
1
0
1
1
0
1
1
Zapazimo da se, pri formiranju sume logikih proizvoda, vrijednost logike nule
neke promjenljive tretira kao njen komplement, dok se, za sluaj proizvoda
logikih suma, vrijednost logike jedinice tretira kao komplement.
14.2.2 Minimizacija prekidakih funkcija

Veoma esto su prekidake funkcije definisane tako da, ukoliko se upotrijebe
osnovna pravila i teoreme Booleove algebre, broj njihovih lanova moe biti
znatno smanjen, odnosno, one se mogu zapisati manjim brojem kombinacija.
Procedura svoenja prekidakih funkcija na reduciranu formu naziva se
_________________________________________________
183

_________________________________________________
minimizacija prekidakih funkcija. Pokaimo ovo na jednom jednostavnom

primjeru
f A B C D ( A B ) C D A (B C ) .
Primjenom De Morganove teoreme ( A B A B
izdvajanjem zajednikih promjenljivih, dobija se
kao i B C B C ), i
f A B C D A B C D A B C A B C (D D ) A B C A B ( C C ) A B
Jasno je da, iako sloenija (etiri promjenljive i vie lanova), prva forma ove
funkcije ima istu logiku funkciju kao i druga, koja ima samo dvije promjenljive i
jedan lan. Obzirom da se, za realizaciju logikih kola, koriste elektronske
komponente, oigledna je prednost minimizirane forme neke logike funkcije.
Meutim, mora se istai da je prethodno primijenjeni nain esto nepogodan za
minimiziranje prekidakih funkcija, jer, esto, logiki izrazi sadre vei broj
lanova, te je smanjena preglednost, a time i mogunost da se izvri potpuna
minimizacija. U tom cilju, radi jednostavnosti minimizacije logikih funkcija,
uvedene su tzv. Karnaughove (Karnoove) tablice.
Karnaughove tablice u sebi sadre polja iji je broj jednak broju kombinacija
promjenljivih od kojih zavisi neka funkcija. Znai, svako polje odgovara jednoj
kombinaciji promjenljivih, i oznaava se brojem, koji odgovara dekadnoj
vrijednosti koja oznaava redosljed te kombinacije. Primjer Karnaughove tablice
za tri promjenljive dat je na slici 14.1.
Primijetimo, kombinacije promjenljivih za svaka dva susjedna polja razlikuju se
samo za jednu promjenljivu, te, izdvajajui one dvije koje su iste, moe se dobiti
minimizirana forma za dva lana koja odgovaraju tim poljima. Pokaimo ovo na
primjeru polja 1 i 5. U ovom sluaju, lanovi u ovim poljima imaju oblike ABC i
ABC , respektivno, te se funkcija, koja sadri ova dva lana, oigledno svodi na
oblik
BC( A A ) BC .
BC
A
0
1
00
01
11
10
Slika 14.1 Karnaughova tablica za tri promjenljive.
_________________________________________________
184

_________________________________________________
Do istih zakljuaka moglo bi se doi dokazujui ovo za bilo koja dva susjedna
polja (to se moe lako uoiti i bez pisanja). Vano je naglasiti da se, kao
susjedna polja, raunaju i ona polja koja bi se spojila preklapanjem tablice. U
ovom sluaju, to su polja 0 i 2, kao i polja 4 i 6.
Razmotrimo sada to se dobija za etiri susjedna polja, recimo: 3, 7, 2 i 6.
Oigledno, funkcija, iji lanovi se nalaze u susjednim poljima, ima oblik
ABC ABC ABC ABC BC BC B ,
ime se funkcija tri promjenljive svela na jednu promjenljivu. Analogno bi se

dobilo i da se, kao primjer, posmatraju bilo koja druga etiri susjedna polja.
Zapazimo da se prethodni rezultati mogu direktno dobiti (oitati) iz tablice, tako
to se uoe susjedna polja, a minimizirana forma dijela funkcije, koji odgovara
tim poljima, dobije direktnim ispisivanjem vrijednosti promjenljivih koje su
zajednike za ta polja. Da bi ovo uvjebali i shvatili, minimizirajmo dvije funkcije
iji lanovi su predstavljeni kao jedinice u odgovarajuim poljima tablice (zbir
logikih proizvoda).
BC
A
00
01
11
10
3
1
1
2
6
Funkcija koja odgovara datoj Karnaughovoj tablici je

f ABC ABC ABC ABC ABC .
Uoava se da se susjednim poljima mogu smatrati polja 0,4,2 i 6, pa se

odgovarajua etiri lana svode na promjenljivu zajedniku za sve, a to je C .
Polje 7, kojem odgovara peti lan, je susjedno polju 6 (jedno polje se moe vie
puta koristiti pri minimizaciji jer je A+A+...+A=A), te je njihova minimalna forma
AB , pa, stoga, funkcija f, u minimalnoj formi, ima oblik f AB C .
Razmotrimo jo funkciju datu lanovima koji odgovaraju sljedeoj tablici
_________________________________________________
185

_________________________________________________
BC
A
00
01
0
0
1
11
1
10
1
1
U ovom sluaju, susjedna polja su 1 i 3, kao i polja 3 i 7, pa se, stoga, tri lana u
tim poljima svode na jedan AC i jedan BC . Polje 4 nema susjednog, pa se
odgovarajui lan ne moe minimizirati. Imajui sve ovo u vidu, funkcija, u ovom
primjeru, ima oblik f AC BC ABC .
Dosad smo razmatrali sluajeve kad je broj susjednih polja dva (lanovi se
saimaju za jednu promjenljivu) i etiri, kad se odgovarajui lanovi saimaju za
dvije promjenljive. Postoji jo mogunost saimanja osam susjednih polja. U tom
sluaju, sva polja su ispunjena jedinicama, pa je i funkcija jednaka logikoj
jedinici za svaku kombinaciju. Dakle, u ovom sluaju, svoenje se vri za sve tri
promjenljive. Uoimo pravilo da, ako je broj susjednih polja koja uestvuju u
minimizaciji oblika 2i, onda "i" direktno predstavlja broj promjenljivih za koje e
se saeti dati lanovi funkcije u susjednim poljima.
Potpuno analogna analiza moe se provesti za funkcije sa etiri promjenljive. U
tom sluaju, Karnaughova tablica ima oblik kao na slici 14.2.
CD
AB
00
01
11
10
00
01
11
10
12
13
15
14
11
10
Slika 14.2 Karnaughova tablica za etiri promjenljive.

I u ovom sluaju, broj polja koja uestvuju u minimizaciji je 2i, a kao susjedna
raunaju se polja: 0 i 8; 1 i 9; 3 i 11; 2 i 10; 0 i 2; 4 i 6; 12 i 14; 8 i 10. Sve to je
_________________________________________________
186

_________________________________________________
reeno za tablice sa tri promjenljive, vai i u ovom sluaju. Minimizirajmo

funkciju od sedam lanova na osnovu Karnaughove tablice
CD
AB
00
00
1
12
11
1
11
1
1
10
3
0
4
01
10
01
13
15
14
11
10
Vidi se da je, za susjedna polja 0, 8, 2 i 10, zajedniko BD , za polja 5 i 7

zajedniko je ABD , dok je za polja 5 i 13 zajedniko BCD . Znai, minimizirana
forma funkcije, zadate u tabeli, ima oblik
f B D A B D B C D.
Napomenimo da smo, do sada, vrili minimizaciju funkcija koje su date u obliku

zbira logikih proizvoda. Postavlja se pitanje kako bi izgledala funkcija u zadnjoj
tabeli ako bi bila predstavljena u obliku proizvoda logikih zbirova. Pa, kako se,
u tom sluaju, posmatraju kombinacije koje daju nulu (to su u naem sluaju sva
polja koja nemaju jedinicu), onda se ta polja mogu minimizirati na isti nain, s
tim da se vrijednosti promjenljive 0 piu kao neinvertovane, a vrijednosti
promjenljive 1 kao invertovane.
Za sluajeve kad se radi o funkcijama sa vie od etiri promjenljive (npr. pet),
jednu promjenljivu treba izdvojiti i sainiti jednu tablicu za sve lanove iz kojih je
izdvojena njena neinvertovana vrijednost, i drugu tablicu, za lanove ispred kojih
je izdvojena invertovana vrijednost odabrane promjenljive. Znai, u ovom
sluaju, vri se minimizacija lanova koji ostaju u zagradi poslije izdvajanja
neinvertovane i invertovane vrijednosti odabrane promjenljive.
_________________________________________________
187
Glava 15. OSNOVNA LOGIKA KOLA I NJIHOVE REALIZACIJE

_________________________________________________
15
OSNOVNA LOGIKA
KOLA I NJIHOVE REALIZACIJE
15.1 OSNOVNA LOGIKA KOLA
Realizacija prekidakih funkcija vri se pomou logikih kola. Zavisno od naina
projektovanja, postoje logika kola koja obavljaju razliite logike funkcije. U
ovom poglavlju bie govora o osnovnim logikim kolima koja se srijeu u realnim
digitalnim sistemima. Navedimo prvo kola koja obavljaju osnovne logike
operacije: invertovanje ("NE" operacija), "I" operaciju i "ILI" operaciju.
Logiko kolo "NE" ima ulogu da na izlazu realizuje stanje suprotno stanju na
ulazu, zbog ega se naziva invertor.
(a)
(b)
1
0
0
1
Slika 15.1. Invertor (Logiko "NE" kolo): a) Simbol;

b) Funkciona tabela.
U emama, invertor se predstavlja, ili kao na slici 15.1a, ili, ee, samo
kruiem na ulazu ili izlazu, sa znaenjem da se radi o promjeni stanja u njemu
suprotno stanje. Na slici 15.1b data je funkciona tabela ovog kola.
Logiko kolo "I" moe imati vie ulaza i samo jedan izlaz. Simbol "I" kola sa dva
ulaza dat je na slici 15.2a. Ilustracija funkcije "I" kola data je, pomou prekidaa,
na slici 15.2c. Struja moe tei kroz granu, u kojoj su prekidai, samo kad su
oba zatvorena (obje promjenljive A i B u stanju 1). Ako je bilo koji prekida
otvoren (ima stanje 0), kroz granu ne moe proticati struja (stanje izlaza 0).
_________________________________________________
189

_________________________________________________
Dakle, zavisnost izlaza od ulaza moe se izraziti funkcionom tabelom "I" kola,
datom na slici 15.2b.
A
(a)
AB
(c)
(b)
A.B
0
0
1
1
0
1
0
1
0
0
0
1
Slika 15.2 Logiko kolo "I": a) Simbol; b) Funkciona tabela;

c) Ilustracija.
Simbol, funkciona tabela i ilustracija logikog "ILI" kola prikazani su na slici 15.3.
Sa slike 15.3c vidi se da struja kroz granu moe potei uvijek kad je bar jedan
prekida ukljuen (u stanju 1). Za dva ulaza A i B, to znai ili A ili B.
A
(a)
A +B
B
A
(c)
(b)
A+B
0
0
1
1
0
1
0
1
0
1
1
1
Slika 15.3 Logiko kolo "ILI": a) Simbol; b) Funkciona tabela;

c) Ilustracija.
Pored pomenutih kola, kojima se realizuju osnovne logike operacije, izuzetno
znaajna su i kola koja obavljaju NI, NILI, EX-ILI (ekskluzivno ILI) operacije, te
emo, stoga, razmotriti sutinu i ovih logikih kola.
Logiko "NI" kolo sa svojom funkcionom tabelom dato je na slici 15.4.
A
(a)
A. B
(b)
A.B
0
0
1
1
0
1
0
1
1
1
1
0
Slika 15.4 Logiko kolo "NI": a) Simbol; b) Funkciona tabela.
_________________________________________________
190

_________________________________________________
Primijetimo da "NI" kolo zapravo predstavlja invertovano "I" kolo (oigledno se

vidi gledajui funkcione tabele jednog i drugog).
Analogno "NI" kolu, "NILI" kolo predstavlja invertovanu verziju "ILI" kola. Njegov
simbol i funkciona tabela dati su na slici 15.5.
A
B
(a)
A+ B
(b)
A+B
0
0
1
1
0
1
0
1
1
0
0
0
Slika 15.5 Logiko kolo "NILI": a) Simbol); b) Funkciona tabela.

U odnosu na logiko "ILI" kolo, "EKSKLUZIVNO ILI" (EX ILI) kolo razlikuje se
samo u sluaju kad su na ulazu obje logike jedinice. Pri tome "ILI" rezultira na
izlazu logikom jedinicom, a "EX ILI" logikom nulom. Na slici 15.6a dat je
simbol, a na slici 15.6b funkciona tabela ovoga kola.
(a)
Q=A + B
(b)
Q=A
0
0
1
1
0
1
0
1
0
1
1
0
+B
Slika 15.6 Logiko kolo "EX ILI": a) ematski prikaz; b) Funkciona tabela.
Logiko kolo "EX ILI" realizuje se na jedan od dva naina, ili prema emi sa slike
15.7a, ili prema emi sa slike 15.7b.
A
A. B
A
B
A+ B
A. B
Q
A. B
(b)
(a)
Slika 15.7 Logiko kolo "EX ILI": a) Realizacija na osnovu Q A B A B ;

b) Realizacija na osnovu Q ( A B ) ( A B ) ( A B ) ( A B ) ;
_________________________________________________
191

_________________________________________________
Istovjetnost funkcija ove dvije realizacije slijedi iz naina formiranja logikih

funkcija. Prvi nain koncipiran je na bazi zbira logikih proizvoda, a drugi na bazi
proizvoda logikih zbirova.
Logika operacija "EX ILI" oznaava se znakom "".
Svako od pomenutih logikih kola moe se realizovati pomou bilo koja dva od
opisanih. Tako, npr., "I" kolo se moe realizovati pomou "ILI" kola i invertora,
koristei: A B A B A B . "ILI" kolo moe se realizovati, npr., pomou
invertora i "I" kola: A B A B A B . Slino se moe pokazati i za ostala
logika kola.
Naglasimo da su, radi jednostavnosti, posmatrana samo kola sa dva ulaza.
Meutim, u prektinim realizacijama, broj ulaza je vrlo esto mnogo vei.
15.2 REALIZACIJE OSNOVNIH LOGIKIH KOLA

Postoji vie razliitih tehnika za realizaciju logikih kola. Od kada su proizvedena
prva logika kola, tehnika i tehnologija njihove realizacije se stalno usavravala.
Tako su jedne familije logikih kola potiskivale prethodne. Osnovni kriterijumi, na
osnovu kojih se vrednuju logika kola, su: to vei stepen integracije, to vea
brzina rada i to manja discipacija. Trend razvoja tehnika i tehnologija realizacije
logikih kola je i dalje u usponu. Mi emo ovdje obraditi dvije tehnike, i to TTL i
CMOS tehniku. Kao tipinu, razmatraemo realizaciju "NI" kola ovim tehnikama.
Struktura standardnog TTL "NI" kola prikazana je na slici 15.8.
_________________________________________________
192

_________________________________________________
VCC =5V
RC2
R B1
A
B
4K
R C4
1,4K
300
T4
D
T2
T1
T3
R E2
NI
1K
Slika 15.8 Standardno TTL "NI" kolo sa dva ulaza.

U analizi emo, esto, za nivo logike nule upotrebljavati izraz "nizak naponski
nivo", jer odgovarajui naponi esto imaju vrijednosti bliske 0V, dok emo za
nivo logike jedinice koristiti izraz "visok naponski nivo" (njegova gornja granica
jednaka je naponu napajanja kola, dok njegova donja granica zavisi od same
izrade kola).
Tranzistor T1 sa slike 15.8 je dvoemitorski i moe se ekvivalentirati sa dva
tranzistora kojima su baze i kolektori meusobno spojeni. Analizirajmo rad kola
sa slike 15.8 za razliite kombinacije ulaznih signala koji dolaze na krajeve
emitora tranzistora T1.
Pretpostavimo da bar jedan od ulaznih signala ima nizak naponski nivo (logika
nula). U takvom sluaju, tranzistor T1 vodi, i nalazi se u reimu zasienja. Da je
ovaj tranzistor u reimu zasienja moe se zakljuiti dosta jednostavnom
analizom. Struja baze posmatranog tranzistora (ukoliko se uzme da logika nula
odgovara 0V) iznosi
V VBE
IB1 CC
1mA ,
RB1
njegova kolektorska struja jednaka je inverznoj struji kolektorskog spoja
tranzistora T2, a ta struja, kao to je poznato, ima veoma malu vrijednost (reda
nA), te je sigurno, za ovaj sluaj, ispunjen uslov IB1IC1, to predstavlja uslov
zasienja tranzistora T1. Kako je ovaj tranzistor zasien, napon izmeu
kolektora i emitora na njemu priblino je jednak 0.2V, to, uz neki niski ulazni
napon, nije dovoljno da polarie tranzistore T2 i T3 i dovede ih u provodno
stanje. Znai da e drugi i trei tranzistor biti zakoeni. Ovo uslovljava da je
_________________________________________________
193

_________________________________________________
tranzistor T4 u aktivnom reimu. Struja baze ovog tranzistora je mala, za sluaj

ako izlaz kola nije prikljuen, te je i pad napona na otporniku RC2 veoma mali.
Imajui to u vidu, napon na izlazu e biti VI VCC VBE VD 3. 8 V , pri emu je
uzeto da su pad napona na diodi i napon baza emitor jednaki i da iznose 0.6V.
Dakle, izlazni napon je znatno vei od nule, odnosno ima, u ovom sluaju,
vrijednost blizu napona napajanja, tj, ima visok naponski nivo (nivo logike
jedinice).
Analizirajmo sada rad kola za sluaj kad oba ulazna signala imaju visok
naponski nivo. U tom sluaju, postoje svi uslovi da tranzistor T1 bude u inverzno
aktivnom reimu rada. Prisjetimo se da, za inverzno aktivni reim, vai slina
analiza kao i za aktivni reim (samo to su emitor i kolektor zamijenili mjesta), te
da je samo strujno pojaanje tranzistora mnogo manje. U ovom sluaju, struja
kolektora prvog tranzistora ima takav smjer da "ulazi u bazu" drugog tranzistora.
Tranzistori T2 i T3 provode, i rade u reimu zasienja. Tranzistor T4 je zakoen.
Dakle, izlazni napon je jednak naponu kolektor emitor tranzistora T3, a to je oko
0.2V, to predstavlja nizak naponski nivo (nivo logike nule).
Konstatujmo, za kombinacije ulaznog napona 00; 01 i 10, na izlazu kola se ima
logika jedinica, dok za kombinaciju 11, ima se logika nula na izlazu, a to je
upravo logika "NI" kola.
Dioda u kolu sa slike 15.8 je dodata da bi tranzistor T4 sigurno bio zakoen (kad
je na izlazu logika nula), jer je tada
VB 4 VCES2 VBES3
VE4 VD VCES3
.
U ovom sluaju je sigurno obezbijeeno da napon VBE4=VB4-VE4 bude

nedovoljan da polarie etvrti tranzistor. Primijetimo da bez napona, koji je
rezultat pada napona na diodi, etvrti tranzistor bi bio na ivici provoenja.
Takoe, primijetimo da je trei tranzistor u zasienju kad je na izlazu nivo
logike nule. Ukoliko se na izlaz ovog kola prikljue ista ovakava kola (slika
15.9), jasno je da e postojati uslovi da vieemitorski tranzistori prikljuenih kola
provode, odnosno da "daju" (poveavaju) struju kolektoru treeg tranzistora.
Odreeni broj prikljuenih tranzistora bi doveo do toga da vie, za trei
tranzistor, ne vai uslov IB1IC1. Ovo ini da broj kola N, koja se smiju prikljuiti
na izlaz TTL "NI" kola, mora biti ogranien.
_________________________________________________
194

_________________________________________________
VCC
RC2
RB1
A
B
RC4
VBC1
IC2 +
T1 I B2
T2
I E2
RE2
VCC
VCC
RB1
T4
VCES2
I B3
+
T
3
+
I R1
D
R B1
I R1
VCES3
VBES3
Slika 15.9 Vie TTL "NI" kola prikljueno na izlaz jednog.

Imajui u vidu reeno, na osnovu slike 15.9, lako se moe izraunati ovaj broj iz
nejednaine
IB 3 NIR1,
gdje je
IB 3 IE2 I ,
pri emu je I struja kroz otpornik RE2, koja ima vrijednost
I
VBES3 .
RE2
S druge strane, struja emitora drugog tranzistora je

IE2 IB2 IC2 i
VCC VBC1 VBES2 VBES3 VCC VCES2 VBES3

,
RB1
RC2
gdje je sa i je oznaeno pojaanje tranzistora u inverzno aktivnom reimu, pri

emu je napon baza-kolektor prvog tranzistora ekvivalentan naponu bazaemitor tranzistora, kad je ovaj u aktivnom reimu. Na kraju, napiimo jo izraz za
struju
V VBES1 VCES3 .
IR1 CC
RB1
koji, praktino, predstavlja baznu struju jednog od tranzistora prikljuenih na
izlaz.
_________________________________________________
195

_________________________________________________
Kombinujui prethodne izraze, lako je izraunati maksimalni broj (N) kola koja se
mogu prikljuiti na izlaz "NI" kola (za sluaj logike nule na izlazu). U praktinim
realizacijama, ovaj broj je oko deset.
Da bi kolo prelo iz jednog u drugo stanje, potrebno je neko vrijeme.
Napomenimo da su TTL kola vrlo brza, tj. da brzo prelaze iz jednog u drugo
logiko stanje. Pri prelazu, npr., iz stanja logike nule u stanje logike jedinice
na izlazu, neophodno je da drugi i trei tranzistor preu iz stanja zasienja u
stanje zakoenja. Pri tome, poznato je iz fizike poluprovodnika da ovaj proces
prati preraspodjela naelektrisanja. Ova preraspodjela se obavlja brzo, jer se
odvija preko prvog tranzistora koji, iz inverzno aktivnog, prelazi u aktivno, a
potom u stanje zasienja. Struje ovog tranzistora omoguavaju brzu
preraspodjelu naelektrisanja drugog i treeg tranzistora, i njihovo dovoenje u
zakoenje, to na izlazu kola prouzrokuje logiku jedinicu.
Moramo ipak istai da, iako bismo eljeli, promjene stanja ovog kola ipak nijesu
trenutne ve postupne, tako da, u jednom trenutku, prilikom promjene stanja,
sva etiri tranzistora provode. U cilju smanjenja vremena promjene stanja
(poveanja brzine kola), razvijene su i druge verzije TTL kola, kao na primjer
TTL kola sa Schottky tranzistorima. Napajanje TTL kola vri se naponima od 4.5
do 5.5V.
Najpogodnija, za kola sa vrlo visokim stepenom integracije (VLSI), su tzv.
CMOS kola, koja koriste komplementarne MOSFET-ove (odatale im i ime). Ova
kola su danas i najrasprostranjenija, pa emo im posvetiti i malo veu panju, tj.
prikazaemo realizaciju vie logikih kola u ovoj tehnologiji. U cilju boljeg
razumijevanja funkcionisanja CMOS kola, razmotriemo prvo CMOS invertor.
Struktura i ema CMOS invertora dati su na slici 15.10.
ulaz
+V DD
izlaz
G1
G2
MF2
+VDD
(a)
S1
D1
D2
+V DD
MF1
S2
(b)
Slika 15.10 CMOS Invertor: a) Struktura; b) ema sa do sada

korienim i alternativnim simbolima za MOSFET.
Sa slike 15.10a vidi se da se komplementarni MOSFET-ovi realizuju kao par koji
ine n-kanalni i p-kanalni MOSFET. Pokazuje se da se, koristei
_________________________________________________
196

_________________________________________________
komplementarne MOSFET-ove, moe ostvariti visok stepen integracije pri

realizaciji logikih kola.
+V DD
1
0
Slika 15.11 Ilustrativna ema CMOS invertora.
ema CMOS invertora data je na slici 15.10b. Sa nje se jasno vidi da su, u
realizaciji, upotrijebljena dva MOSFET-a, i to MF1 koji je n-kanalni (NMOS) i MF2
koji je p-kanalni (PMOS). Princip rada invertora je veoma jednostavan. Ukoliko
je na ulazu visok naponski nivo, provodie MF1, dok e MF2 biti zakoen. Pad
napona na MF1 e biti veoma mali (reda 10mV), te je, na taj nain, izlaz
praktino spojen sa masom (mogue je umjesto mase koristiti negativne
napone, ali se to ree radi). Suprotno tome, ukoliko je na ulazu nizak naponski
nivo, provodie MF2 dok e MF1 biti zakoen, pa e, u tom sluaju, izlaz
praktino biti spojen sa naponom napajanja. Ilustrativna ema invertora je data
na slici 15.11. Jedinica "gura" i izaziva otvaranje gornjeg i zatvaranje donjeg
kontakta, te je rezultat na izlazu nula. Nula "vue" i izaziva otvaranje donjeg i
zatvaranje gornjeg kontakta, te je rezultat na izlazu jedinica. U oba sluaja na
izlazu se dobija invertovana vrijednost sa ulaza.
Iz prethodne analize, oigledno je da ovo kolo ima logiku invertora.
Napomenimo da, ni u ovom sluaju, promjena stanja nije trenutna, ve se odvija
postupno. U jednom intervalu, oba MOSFET-a provode. Stoga, realna prenosna
karakteristika CMOS invertora izgleda kao na slici 15.12.
vi
VDD =10V
Vp
4
vu
Slika 15.12 Prenosna karakteristika CMOS invertora.
_________________________________________________
197

_________________________________________________
U praktinim realizacijama tei se da prelazna oblast bude to kraa. Takoe,

uvijek se usvaja neki napon iznad kojeg se nalazi nivo logike jedinice i, veoma
esto, se ista vrijednost usvaja za gornju granicu logike nule. Ovaj napon se
naziva napon praga logikog kola (Vp) i obino je, kod CMOS kola, jednak
polovini napona napajanja logikog kola (VDD/2).
Primijetimo da su ulazne struje kod ovih kola, u statikom stanju, praktino
jednake nuli, odnosno da su otpornosti ovih kola praktino beskonane. Naponi,
koji se koriste za napajanje CMOS kola, kreu se izmeu 3V i 15V. Od
vrijednosti ovog napona i frekvencije logikih promjena zavisi snaga discipacije
CMOS kola.
U cilju zatite kola od statikog elektriciteta, dodaju se tzv. zatitne diode (na
slici 15.10b predstavljene isprekidanim linijama).
U prethodnom razmatranju analizirali smo invertor na bazi CMOS tranzistora.
Postavimo sada pitanje neophodnosti istovremenog korienja n-kanalnog NMOS i p-kanalnog - PMOS tranzistora. Da bi shvatili ovo, posmatrajmo
prekidaka svojstva NMOS i PMOS tranzistora.
Na slici 15.13 dati su simbol i ematski prikaz NMOS tranzistora.
a
a)
b
G
a
b)
b
G
Slika 15.13 a) Simbol; b) ematski prikaz NMOS tranzistora.

Ukoliko je na gejtu doveden napon logike jedinice, NMOS tranzistor vodi, i tada
se ima stanje zatvorenog prekidaa. U tom sluaju, ako je na ulazu "a" napon
logike nule, zbog malog pada napona izmeu drejna i sorsa, i na izlazu "b" e
biti napon logike nule. Meutim, ukoliko je na ulaz "a" doveden napon logike
jedinice, onda e i na izlazu "b" biti napon logike jedinice (po svojoj vrijednosti
veoma blizak ulaznom naponu). To znai da e i na gejtu i na sorsu biti napon
logike jedinice, te je veoma lako mogue da, zbog nedovoljnog napona izmeu
gejta i sorsa, doe do zakoenja tranzistora, to bi imalo za posljedicu prekid
prenosa signala sa ulaza na izlaz (otvoren prekida). Dakle, koristei NMOS
kolo, jasno je da se logika nula pouzdano prenosi sa ulaza na izlaz, dok je
prenos logike jedinice nepouzdan.
Posmatrajmo sada PMOS tranzistor u ulozi prekidaa, slika 15.14.
_________________________________________________
198

_________________________________________________
a)
b)
Slika 15.14 a) Simbol; b) ematski prikaz PMOS tranzistora.

Imajui u vidu prethodnu analizu, i injenicu da ovaj tranzistor ima suprotna
svojstva od NMOS tranzistora, slijedi da e se preko PMOS tranzistora, dok je
na gejtu napon logike nule, pouzdano prenositi logika jedinica sa ulaza "a" na
izlaz "b", dok e prenos logike nule biti nepouzdan. Dakle, kombinacijom
NMOS i PMOS tranzistora moe se ostvariti pouzdan prenos i logike nule i
logike jedinice. Imajui ovo u vidu, prekidai se izvode tako da se
upotrebljavaju zajedno jedan i drugi tip MOS tranzistora, tako da jedan drugog
udopunjavaju, te se, stoga, kola sa takvom kombinacijom nazivaju
komplementarna MOS kola, odnosno CMOS kola. Takozvani bilateralni CMOS
prekida prikazan je na slici 15.15.
K
K
Slika 15.15 Bilateralni CMOS prekida.
Oigledno, za kontrolni napon K vrijednosti logike jedinice oba MOS tranzistora
provode, tj. prekida je zatvoren, dok su za kontrolni napon K vrijednosti logike
nule oba tranzistora zakoena, pa je prekida otvoren. Naziv bilateralni potie
otuda to su primijenjena kola NMOS i PMOS simetrina, tako da je, sa aspekta
prenosa informacija, svejedno sa koje na koju stranu se to radi.
NI
B
n
A
A
a)
n
b)
NI
Slika 15.16. a) Dio NI kola u realizaciji sa NMOS tranzistorima;

b) Dio NI kola u realizaciji sa PMOS tranzistorima.
_________________________________________________
199

_________________________________________________
Sada se, ve, moemo upustiti u razmatranje postupka projektovanja logikih

CMOS kola za proizvoljnu funkciju. Oigledno, iz prethodne analize, slijedi da je,
pri projektovanju, uputno prvo logiku funkciju realizovati pomou NMOS
tranzistora iji kraj e biti vezan na masu, zbog pouzdanog prenosa logike nule.
Meutim, istu logiku funkciju treba realizovati i pomou PMOS tranzistora, iji
kraj e biti vezan na logiku jedinicu, radi pouzdanog prenosa logike jedinice.
Dakle, neophodno je kombinovati jedan i drugi tip realizacije funkcije da bi se
obezbijedilo da kolo obavlja pouzdano zadatu logiku funkciju. Prilikom
projektovanja treba imati na umu da redna veza prekidaa (u ovom sluaju
NMOS kola) obavlja "I" funkciju, ali kako se u naem sluaju ovi tranzistori veu
za masu, to e data veza obavljati invertovanu "I", odnosno "NI" funkciju (slika
15.16.a). Kada zavrimo prvi dio "NI" kola pomou NMOS tranzistora, prelazimo
na projektovanje drugog dijela pomou PMOS tranzistora. Tada, imajui u vidu
suprotna svojstva PMOS u odnosu na NMOS tranzistore, paralelna veza PMOS
kola bie ekvivalentna rednoj vezi NMOS kola (slika 15.16.b). Vezivanjem
ovakva dva dijela kola, dobija se "NI" kolo u CMOS tehnologiji kao na slici 15.17
a i b.
+V DD
1
p
p
NI
n
n
a)
NI
B
B
b)
Slika 15.17. NI kolo: a) Strukturna ema; b) Realizacija.

Projektujmo sada "NILI" kolo. Oigledno je da NMOS tranzistore treba vezati
paralelno, to uz injenicu da su vezani na masu, obezbjeuje invertovanu "ILI",
odnosno "NILI" funkciju. Drugi dio "NILI" kola se dobija jednostavno, tako to se
PMOS tranzistori veu redno (suprotno NMOS tranzistorima). Realizacija "NILI"
kola u CMOS tehnologiji prikazana je na slici 15.18)
Na kraju, projektujmo logiko kolo za neku proizvoljnu logiku funkciju, na
primjer za funkciju F ABC ABC . Projektujui prvi dio sa NMOS tranzistorima
_________________________________________________
200

_________________________________________________
(za pouzdan prenos logike nule) jasno je da treba A vezati na red sa B i C, pa

onda sve vezati paralelno sa rednom vezom A, B i C (donji dio kola na slici
15.19). Za drugi dio, sa PMOS tranzistorima (za pouzdan prenos logike
jedinice) treba obratno postupiti - paralelnu vezu A , B i C treba redno vezati sa
paralelnom vezom A, B i C (gornji dio kola sa slike 15.19. Na ovaj nain, na
zajednikom izlazu, dobija se invertovana funkcija F , jer se, kao to je ranije
istaknuto, I funkcija spaja na masu, te da bi se dobila funkcija F, izlaz iz kola
treba invertovati.
1
+V DD
p
p
A
a)
NILI
NILI
n
b)
Slika 15.18. NILI kolo: a) Strukturna ema; b) Realizacija.
_________________________________________________
201

_________________________________________________
1
A
B p
B p
p
1
p
F
F
C
Slika 15.19. Strukturna ema realizacije logike funkcije F ABC ABC .

Realizacija strukturne eme sa slike 15.19, data je na slici 15.20.
_________________________________________________
202

_________________________________________________
+V
DD
F
C
Slika 15.20. Realizacija logike funkcije F ABC ABC

u CMOS tehnologiji.
Na kraju, napomenimo da, u pogledu stepena integracije, snage disipacije i
broja ulaza, prednost imaju CMOS u odnosu na TTL kola, dok, u pogledu brzine
rada, ova druga su imala prednost do prije nekoliko godina. Nove
_________________________________________________
203

_________________________________________________
generacije brzih CMOS kola (74HC.., 74ACT..) su TTL kompatibilne, a po brzini

rada prednjae.
+5V
+5V
5-50K
CMOS
TTL
TTL
CMOS
(a)
(b)
+15V
+5V
50-100K
+15V
CMOS
TTL
TTL
CMOS
+
-
+
-
(c)
(d)
10-100K
CMOS
(e)
Slika 15.21 Povezivanje TTL i CMOS kola: a) Napon napajanja isti (TTL u
CMOS); b) Napon napajanja isti (CMOS u TTL); c) Napon napajanja razliit
(TTL u CMOS); d) TTL ili CMOS povezani sa operacionim pojaavaem;
e) Operacioni pojaava povezan sa CMOS kolom.
Obzirom da se, jo uvijek, koriste TTL i CMOS kola iz serije 4000, a da
eventualno kombinovanje jednih sa drugim, prostim vezivanjem, nije mogue
(zbog razliitih osobina), to emo ovdje dati veze (interfejse) TTL i CMOS kola.
Posmatrani su sluajevi kad su naponi napajanja za obje vrste kola isti, i kad je
napon napajanja CMOS kola znatno vei. Takoe su date veze ovih kola sa
operacionim pojaavaem. Sve ovo je prikazano na slici 15.21. Brza CMOS kola
iz serije 74HC, 74HCT i 74ACT se, kao i TTL kola, napajaju sa 5V, i mogu da se
direktno meusobno povezuju.
_________________________________________________
204
Glava 16. MULTIVIBRATORSKA KOLA

_________________________________________________
16
MULTIVIBRATORSKA KOLA
Zavisno od karaktera, odnosno od uslova za promjene stanja na izlazima,
multivibratorska kola se dijele na: bistabilna, astabilna i monostabilna. Bistabilna
kola imaju dva stabilna stanja, i prelaze iz jednog u drugo (i obratno) samo uz
pomo pobudnih signala dovedenih na ulaz kola. Astabilna kola imaju dva
kvazistabilna stanja tano definisanog trajanja. Kod njih se promjena stanja na
izlazu odvija bez ikakvog pobudnog signala. Kao izlazi iz ovih kola dobijaju se
povorke pravougaonih impulsa. Monostabilna kola imaju jedno stabilno stanje iz
kojeg prelaze u stanje definisanog trajanja pod uticajem pobudnog ulaznog
signala. Poslije tano odreenog vremena, izlaz se ponovo vraa u prvobitno
(stabilno) stanje.
16.1 BISTABILNA KOLA

Bistabilnim kolima nazivaju se kola koja mogu imati dva stabilna stanja na
izlazu. Obino su ova kola projektovana tako da imaju dva izlaza, od kojih jedan
predstavlja komplement drugog. Ulazak u neko od stabilnih stanja, tj. promjena
stanja na izlazu kola, vri se pomou signala koji se dovode na ulaz kola.
Postoje razni naini izvoenja bistabilnih kola, to je svakako zavisno od potrebe
konkretne primjene. Vrlo esto se u literaturi bistabilna kola dijele na tzv. le kola
i flip flop kola. Flip flopovi, za razliku od le kola, koriste i tzv. takt signale, kojima
se moe definisati promjena stanja u tano odreenom trenutku. Napomenimo,
prije nego preemo na analizu pojedinih kola, da uopte nije pogreno sva kola
(i le i flip flopove) nazivati flip flop, ali, obzirom da u procesu uenja moe biti
preglednije ukoliko se jedna vrsta naziva le, a druga flip flop, to emo i mi, u
razmatranju principa rada, razliito nazivati jedna i druga kola.
_________________________________________________
205

_________________________________________________
Postoje razliite vrste le kola, odnosno flip flopova. U naem razmatranju, prvo
emo posvetiti panju tzv S-R le kolu i S-R flip flopu. Na bazi ovoga, kasnije
emo analizirati i esto koriene J-K, D i T flip flopove.
16.1.1 S-R le
S-R le se sastoji od dva ulaza, koja se objeleavaju sa R i S, i dva izlaza (Q i
njegova invertovana vrijednost Q ). Ulazi imaju oznake u skladu sa svojom
funkcijom. Zapravo odgovarajuim signalom na ulazu R, le se resetuje, tj. na
njegovom izlazu Q se dobija logika nula. Pomou ulaza S, le se setuje,
odnosno izlaz postaje logika jedinica. ema S-R lea, na bazi "NILI" kola, i
njegova funkciona tabela dati su na slici 16.1.
R
(a)
(b)
Q Q
0
1
0
1
0
0
1
1
QS
1
0
0
QS
0
1
0
Slika 16.1 S-R le: a) Realizacija pomou "NILI" kola;

U tabeli na slici 16.1b, Qs predstavlja nepromijenjeno (staro) stanje (stanje koje
je bilo prije).
Objanjavajui funkcionu tabelu S-R lea, objasniemo princip rada ovog kola.
Da bismo lako shvatili princip rada le kola, moramo se prisjetiti logike "NILI"
kola, koje daje logiku jedinicu samo ako su oba ulaza nule, dok, za sve ostale
kombinacije na ulazu, daje logiku nulu na izlazu. Analizu trebamo poeti
pretpostavljajui neko stanje na izlazu. Uzmimo da je le kolo setovano, tj. da je
na izlazu Q logika jedinica. U tom sluaju, u odsustvu ulaznih signala na "NILI"
kolu sa R ulazom, imaju se na oba ulaza logike nule (jer je drugi ulaz
invertovano Q, a za Q je pretpostavljeno da je jedinica). Obije nule na ulazu daju
jedinicu na izlazu ovog kola, to je u skladu sa pretpostavljenim. Na drugom
(donjem) "NILI" kolu ima se na jednom ulazu (S) logika nula, dok je na drugom
ulazu logika jedinica, te je na izlazu toga kola logika nula. Ova analiza je
ujedno dokazala da se ovo stanje nee mijenjati sve dok su ulazni signali na
_________________________________________________
206

_________________________________________________
nivou logike nule. Resetovanje le kola izvrie se ako se na ulaz R dovede

logika jedinica, a, pri tome, se na ulazu S zadri logika nula. U tom sluaju, na
gornjem "NILI" kolu ima se kombinacija nule i jedinice na ulazu, to rezultira
logikom nulom na izlazu ovog "NILI" kola, (to je ujedno izlaz Q). Logika nula,
sa izlaza Q, prenosi se na ulaz donjeg "NILI" kola, te se na njegovom ulazu ima
kombinacija obije nule, to rezultira logikom jedinicom na izlazu. Primijetimo
da, u ovim uslovima, kad se ulaz R vrati na logiku nulu, nita se nee
promijeniti, jer od invertovanog izlaza se prosljeuje jedinica na ulaz gornjeg
"NILI" kola, koja odrava nulu na izlazu. Pokazali smo da kombinacija R=1, S=0
daje na izlazu Q=0, Q =1. Promjena stanja bi se sad izvrila ako bi na ulaz S bila
dovedena logika jedinica, dok bi ulaz R bio na logikoj nuli. Tada bi se, na isti
nain kao prije, odvijale promjene, samo to bi ulogu gornjeg "NILI" kola uzelo
donje "NILI" kolo, i obratno. Rezultat ovoga je logika jedinica na izlazu Q, i,
razumije se, logika 0 na njegovoj invertovanoj vrijednosti.
metastabilno
stabilno
stabilno
Slika 16.2 Ilustracija metastabilnog stanja S-R le kola.

Ostalo je jo da razmotrimo sluaj kad se na oba ulaza S i R imaju logike
jedinice. Tada je stanje na izlazima nepoeljno. Naime, u sluaju kada su na
oba ulaza lea logike jedinice, u skladu sa logikom "NILI" kola, na oba izlaza
bie logike nule, a kako izlazi treba da predstavljaju invertovane vrijednosti
jedan drugog, to ovo stanje nije poeljno. Napomenimo i to da ukoliko se, poslije
ovoga, na oba ulaza dovede logika nula, izlaz iz le kola ulazi u sljedee
nepredvidivo stanje. Dakle, le kolo se, u tom sluaju, nalo u tzv.
metastabilnom stanju (ilustracija na slici 16.2).
Simbol S-R le kola je dat na slici 16.3. Mogue je, dakle, potpuno ravnopravno
koristiti jedan od dva prikazana simbola.
_________________________________________________
207

_________________________________________________
S
Slika 16.3 Dva ravnopravna simbola S-R le kola.
16.1.2 S R le
Varijanta S-R le kola, koja se veoma esto srijee, je takozvano S R le kolo.
Ovo kolo se izvodi pomou logikih "NI" kola. Njegova ema i funkciona tabela
dati su na slici 16.4.
S
(a)
(b)
Q Q
0
0
1
1
0
1
0
1
1
1
0
QS
1
0
1
QS
Slika 16.4 S R le kolo: a) ema; b) Funkciona tabela.

Primijetimo da se setovanje i resetovanje ovog kola vri signalima logike nule
na S , odnosno na R ulazu, respektivno. Analizu ovog kola moemo provesti
analogno kao za prethodno kolo. Pretpostavimo, u ovom sluaju, da je kolo
resetovano, odnosno da je izlaz Q na logikoj nuli. Tada se, na gornjem "NI"
kolu, imaju obije jedinice ( S =1 ukoliko nije doveden signal za setovanje). Imajui
u vidu logiku "NI" kola, slijedi da je na njegovom izlazu logika nula. Na donjem
"NI" kolu ima se jedna nula (sa izlaza Q) i jedna jedinica na R ulazu, te je na
izlazu toga "NI" kola logika jedinica. Setovanje ovog kola vri se dovoenjem
nule na S ulaz (dok R ulaz ostaje na jedinici). Tada se ima na gornjem "NI" kolu
kombinacija nule i jedinice, to na izlazu daje logiku jedinicu. Ta jedinica se
prenosi na donje "NI" kolo, te, sa jedinicom na R ulazu, daje nulu na izlazu Q .
Po prestanku djelovanja nule na S ulazu, i dalje se ima kombinacija jedinice i
nule na gornjem "NI" kolu, jer se nula sa Q prenosi na ulaz gornjeg "NI" kola. Na
taj nain, kolo je setovano, tj. na izlazu se dobija logika jedinica. Potpuno
analogna analiza vai za resetovanje ovog kola. Takoe, po analogiji sa
prethodnim sluajem, ovdje je kombinacija obije nule na ulazu nepoeljna.
_________________________________________________
208

_________________________________________________
Dva ravnopravna simbola S R le kola, data su na slici 16.5.

S
Slika 16.5 Dva ravnopravna simbola S R le kola.

Sa simbola se vidi da krui na ulazu znai da je taj ulaz aktivan na logikoj nuli.
16.1.3 S-R le sa signalom dozvole

Vrlo esto je poeljna mogunost kontrole setovanja i resetovanja le kola. U tu
svrhu, realizuju se S-R kola sa takozvanim signalom dozvole, kojim se kontrolie
(dozvoljava), kad le kolo moe biti setovano, ili kad ono moe biti resetovano.
Naime, u odsustvu ovog signala, bez obzira na to koja je kombinacija na S i R
ulazu, kolo ne moe promijeniti stanje. Iz tog razloga, ovakvo kolo se naziva S-R
le sa signalaom dozvole, a ema jednog takvog kola i njegov simbol prikazani
su na slici 16.6.
S
Q
S
C
Q
R
(a)
C
R
Q
(b)
Slika 16.6. S-R le sa signalom dozvole: a) ema; b) Simbol.

Sa slike se vidi da, ukoliko je signal dozvole C=0, tada, bez obzira na
kombinaciju S i R ulaza, na izlazima prva dva "NI" kola ima se logika jedinica.
Obzirom da su te logike jedinice ulazi u S R kolo, to se stanje na njegovom
_________________________________________________
209

_________________________________________________
izlazu ne mijenja. Meutim, ukoliko je C=1 i npr. S=1, a R=0, tada je na izlazu
gornjeg "NI" kola logika nula, a to je signal (u ovom sluaju) za setovanje S R
lea, te je, u cjelini gledano, ovo le kolo setovano. Napomenimo da je
setovanje izvreno signalom logike jedinice. Potpuno analogno se moe
provesti analiza za sluaj kada je C=1 i kad je na ulazu R=1, a S=0.
Zakljuimo, ovo kolo, uz prisustvo signala dozvole, tj. za C=1, radi kao S-R le,
dok, ukoliko je C=0, kolo ne reaguje na ulazne signale.
16.1.4 S-R flip flop

U prethodnom razmatranju smo prikazali S-R le, iji rad se kontrolie pomou
signala dozvole. Meutim, veoma esto je potrebno projektovati takvo bistabilno
kolo kod koga e se okidanje (setovanje ili resetovanje) vriti u tano
odreenom trenutku, definisanom poetkom ili krajem impulsa za okidanje.
Takva kola se nazivaju flip flopovi. S-R flip flop sa ivinim okidanjem (okidanje
se vri zadnjom ivicom kontrolnog signala sa slike 16.7), prikazan je na slici
16.8, na kojoj je dat i njegov simbol.
C
1
0
Slika 16.7 Kontrolni signal C.
Sa slike 16.8 vidi se da se S-R flip flop sastoji iz dva S-R le kola sa signalom
dozvole. Imajui u vidu prethodna znanja o ovim S-R le kolima, analizirajmo
rad S-R flip flopa za sluaj kad na ulazu postoje uslovi za njegovo setovanje
(S=1, R=0). Kad naie impuls C=1, i kad je na ulazu kombinacija S=1, R=0,
setovae se prvi le, odnosno imae se na njegovom izlazu logika jedinica
Q=1. Primijetimo da je signal C u drugi le doveden preko invertora, te, zbog
toga, drugo kolo ne reaguje na promjene na njegovom ulazu. U trenutku kad
signal C padne sa jedinice ne nulu (zadnja ivica impulsa), prvi S-R le se
blokira, dok se na drugom dobija signal dozvole jednak logikoj jedinici, te je
ono, tek tada, u stanju da reaguje na promjenu prisutnu na njegovom ulazu. Ta
_________________________________________________
210

_________________________________________________
promjena je zapravo bila logika jedinica na S, a nula na R ulazu (koje su se

prenijele sa Q i Q izlaza prvog S-R lea). Na ovaj nain, izvreno je setovanje i
drugog le kola, odnosno, u cjelini gledano, S-R flip flop je setovan, i to tek
nakon nailaska opadajue ivice kontrolnog signala C.
S
C
R
C
Q
(b)
(a)
Slika 16.8 S-R flip flop: a) ema; b) Simbol.

Ovaj flip flop se esto naziva i master-slave S-R flip flop iz razloga to, kod
njega, jedno kolo "gospodari" drugim kolom. Kod simbola, krui na taktnom
ulazu znai da flip flop okida na zadnju ivicu.
16.1.5 J-K flip flop

Mana S-R flip flopa je to se, za kombinaciju obije logike jedinice na ulazu,
dobija nepoeljno stanje na njegovim izlazima. Ova nepoeljna osobina S-R flip
flopa je prevaziena kod J-K flip flopa. Realizacija J-K pomou S-R flip flopa
prikazana je na slici 16.9, na kojoj su dati i njegov simbol i odgovarajua
funkciona tabela.
J
K
J
C
C
R
(a)
(b)
(c)
Q Q
0
1
0
1
0
0
1
1
QS
1
0
QS
QS
0
1
QS
Slika 16.9 J-K flip flop: a) Realizacija pomou S-R flip flopa;
b) Simbol; c) Funkciona tabela.
_________________________________________________
211

_________________________________________________
Sa slike se vidi da je J ulaz doveden na "I" kolo zajedno sa signalom sa izlaza

Q . Na taj nain, omogueno je da se, preko "I" kola, signal, sa J ulaza, proslijedi
samo kad je Q =1, odnosno kad je flip flop resetovan. U tom sluaju, ako je J=1,
na ulazu S ima se logika jedinica, te se, na taj nain, ovaj flip flop setuje.
Analogna analiza vai i za K ulaz. On se moe proslijediti kroz "I" kolo samo za
sluaj kada je Q=1, tj. kad je flip flop setovan, te, ukoliko je i K=1, tada e na
ulazu R biti logika jedinica, i flip flop e se resetovati. Analizirajmo sada sluaj
kad su na ulazima obije jedinice (J=1 i K=1). Pretpostavimo da je flip flop bio
resetovan. Tada jedan ulaz gornjeg "I" kola ima jedinicu sa izlaza Q , pa se
signal sa drugog ulaza (J) proslijeuje na ulaz S. Istovremeno, na donjem "I"
kolu se signal logike nule, sa izlaza Q, proslijeuje na njegov ulaz, i, na taj
nain, onemoguava da ovo "I" kolo proslijedi jedinicu sa K ulaza. Dakle, na
ulazu S se ima logika jedinica , a na ulazu K logika nula, odnosno, flip flop se
setuje (mijenja preanje stanje). U funkcionoj tabeli, to je prikazano kao Q S. Za
sluaj da je flip flop bio setovan, tada bi donje "I" kolo prenijelo signal sa K ulaza,
dok bi gornje kolo blokiralo prolaz J signala. U ovom sluaju, znai, ima se na R
ulazu logika jedinica, a na S logika nula, te je, na osnovu toga, flip flop
resetovan (opet je preanje stanje promijenjeno). Ovime je pokazano da, i za
kombinaciju obije jedinice na ulazu, ovaj flip flop ulazi u tano definisano stanje.
16.1.6 D flip flop

Za razliku od S-R i J-K flip flopa, koji koriste dva ulaza za setovanje ili
resetovanje, D flip flop ima samo jedan ulaz, koji se oznaava sa D. Realizacija
D flip flopa pomou S-R flip flopa prikazana je na slici 16.10a, a njegov simbol
dat je na slici 16.10b.
D
C
(a)
C
(b)
Q
C
Q
(c)
D
1
0
Q Q
1
0
0
1
_________________________________________________
212

_________________________________________________
Slika 16.10 D flip flop: a) Realizacija pomou S-R flip flopa;

b) Simbol; c) Funkciona tabela.
Imajui u vidu princip rada S-R flip flopa, i sliku 16.10a, rad D flip flopa moe se
jednostavno objasniti. Naime, ukoliko je na ulazu D logika jedinica, imae se na
ulazu S takoe logika jedinica, dok e na ulazu R biti logika nula, te se, na taj
nain, flip flop setuje, odnosno, na izlazu Q dobija se logika jedinica. Za sluaj
kad je na ulazu D logika nula, flip flop e biti resetovan, odnosno na izlazu Q e
biti logika nula. Na osnovu ove analize, data je funkciona tabela D flip flopa na
slici 16.10c.
Primijetimo da D flip flop ima takvu funkciju da signal, sa ulaza D, prosljeuje na
izlaz Q. Ova osobina D flip flopa je uinila da se on koristi kao memorijski
element, sposoban da podatak sa ulaza smjesti na svoj izlaz.
16.1.7 T flip flop

Kao D, i T flip flop ima jedan ulaz na kome se dovode signali za njegovo
setovanje ili resetovanje. Realizacija T flip flopa, pomou S-R flip flopa,
prikazana je na slici 16.11a.
S
T
C
R
(a)
Q
(b)
Q
Q
(c)
QS Q
1
1
0
1
1
0
0
0
0
1
0
1
Slika 16.11 T flip flop: a) Realizacija pomou S-R flip flopa; b) Simbol; c)
Funkciona tabela.
Sa slike se vidi da se T ulaz dovodi na dva "I" kola, koja su ujedno povezana sa
Q i Q izlazima flip flopa. Ukoliko je flip flop bio resetovan, izlaz Q je na logikoj
jedinici, a Q je na logikoj nuli. Tada gornje "I" kolo prosljeuje ulaz T i, za sluaj
jedinice na T ulazu, setuje flip flop (Q=1). Za sluaj kad je flip flop setovan, donje
"I" kolo je sposobno da proslijedi signal T, te, ako je on logika jedinica, flip flop
e se resetovati (Q=0).
_________________________________________________
213

_________________________________________________
Primijetimo da, pri svakoj novoj logikoj jedinici na ulazu T, na njegovom izlazu
se mijenja stanje, odnosno on okida (trigeruje). Napomenimo da, ukoliko je na
ulazu T logika nula, stanje na izlazu se ne mijenja, jer su tada oba "I" kola
zatvorena.
16.2 ASTABILNI MULTIVIBRATORI

Astabilni multivibratori imaju dva kvazistabilna stanja, koja se na izlazu
naizmjenino mijenjaju. Za rad astabilnog multivibratora nije potrebno dovoditi
okidne signale, te se ova kola esto svrstavaju u klasu oscilatornih kola. Kao
izlaz iz astabilnog multivibratora dobija se povorka pravougaonih impulsa.
Postoje razliiti naini realizacije ovih kola, ali mi emo ovdje posmatrati samo
njihovu realizaciju pomou logikih CMOS kola, i realizaciju sa kolom "555".
Na slici 16.12 data je ema astabilnog multivibratora realizovanog sa CMOS
logikim "NI" kolima.
B
A
R
Slika 16.12 Astabilni multivibrator sa CMOS "NI" kolima.

Ponimo analizu uz pretpostavku da je napon na izlazu B jednak nuli. Obzirom
da "NI" kola sa spojenim krajevima imaju funkciju invertora, to je taka A na
nivou logike jedinice (usvojiemo priblino naponu napajanja logikih kola). U
taki C ima se opet napon logike nule. Primijetimo da se na obje strane
kondenzatora (to su take C i B) imaju naponi logike nule (priblino 0V za
CMOS kola). Znai, napon na kondenzatoru, koji je jednak razlici napona na
pojedinim njegovim krajevima, iznosi 0V (slika 16.13). Obzirom da je
kondenzator prazan i da je, u ovom sluaju, prikljuen na napon logike jedinice
(VDD), on poinje da se puni preko otpornika R, tj. napon take C raste
(eksponencijalno). Ovaj proces se odvija sve do trenutka kad napon take C, tj.
napon na kondenzatoru, ne dostigne vrijednost napona logikog praga VP, tj.
kad napon u taki C pree iz logike nule u logiku jedinicu (za napon logikog
_________________________________________________
214

_________________________________________________
praga se obino uzima vrijednost polovine napona napajanja, tj. VP=VDD/2).

Tada se prvo "NI" kolo (koje ima funkciju invertora) prebacuje, tj. na njegov izlaz
(taka A) se postavlja logika nula. Oigledno da e se na izlazu drugog "NI"
kola (taka B) postaviti logika jedinica. Promjena napona u taki B (VB=VDD)
e se, preko kondenzatora, prenijeti u taku C, tako da e napon VC postati
VC=VP+VB= VP+VDD=(3/2)VDD. Sada, kako je u taki A napon nula, to se
kondenzator, preko otpornika R, prazni, pa se smanjuje napon na kraju C. Ovaj
proces se odvija sve do trenutka kad napon u taki C opet dostigne vrijednost
praga, tj. dok pree iz logike jedinice u logiku nulu. Tada se, opet, stanja na
izlazima "NI" kola mijenjaju. Taka A opet prelazi na logiku jedinicu, dok taka
B pada na logiku nulu. U tom sluaju se VB=-VDD prenosi, preko
kondenzatora, u taku C, gdje se dobija VC=VP-VDD=-VDD/2. Sad se opet
kondenzator puni, tj. poveava se napon u taki C sve do napona praga, kad se
opet ponavljaju opisane promjene na izlazima logikih kola, i na krajevima
kondenzatora. Napomenimo da se kondenzator i puni i prazni preko istog
otpornika R, tj. istom vremenskom konstantom (=RC). Opisane promjene
napona na kondenzatoru ilustrovane su slikom 16.13.
B
C
Karakter promj.
napona
VC
VC
VC
VC
VC
Logika
vrijedn.
napona
0
1
1
1
0
VC
VB
Napon na kondenzatoru
VC-VB
0
Vp
Vp
Vp+VDD
Vp
-Vp
0
0
VDD
VDD
VDD
0
V=0-0=0
V=Vp-0=Vp=VDD/2
V=Vp-VDD=-VDD/2
V=VDD+Vp-VDD=VDD/2
V=-VDD/2
V=-Vp=-VDD/2
_________________________________________________
215

_________________________________________________
Osjeneno stanje se ne realizuje!

Slika 16.13 Ilustracija promjene napona na krajevima kondenzatora
kod astabilnog multivibratora.
Imajui u vidu prethodna razmatranja, na slici 16.14 dati su talasni oblici napona
astabilnog multivibratora u pojedinim njegovim takama.
Sa slike 16.14, vidi se da je trajanje impulsa, odnosno pauze, kod astabilnog
multivibratora, odreeno vremenom pranjenja, odnosno vremenom punjenja
kondenzatora, kao to je to oznaeno segmentima Ti i Tp. Zapazimo da se prvi
segment ne uzima u obzir za proraun trajanja pauze, jer on predstavlja vrijeme
uspostavljanja normalnog rada multivibratora.
C
VDD + Vp
segment
impulsa
(c)
Vp
segment
pauze
- Vp
B
1
(b)
Tp
0
A
Ti
Ti
(a)
1
0
Slika 16.14 Talasni oblici: a) U taki A; b) U tai B; c) U taki C.

Za naredna razmatranja bie nam od koristi opti izraz za RC kola.
v( t ) v( ) v( 0 ) v( ) e .
Za segment sa slike 16.14c, dok traje impuls, ima se poetna vrijednost napona
v(0)=3VDD/2, asimptotska vrijednost koja bi se dostigla pri pranjenju je v()=0,
dok poslije ukupnog vremena t=Ti, napon dostie vrijednost v(t)=v(Ti)=VDD/2.
Uvrtavajui ove vrijednosti u dati opti izraz, dobija se
Ti
VDD 3
VDDe ,
2
2
_________________________________________________
216

_________________________________________________
Ti ln3 = RCln3 .
Za izraunavanje trajanja pauze, posmatrajmo interval punjenja kondenzatora

sa slike 16.14c. U tom sluaju, imaju se sljedee vrijednosti: v(0)=-VDD/2,
asimptotska vrijednost, pri punjenju, jednaka je naponu napajanja, tj. v() =VDD,
dok se poslije vremena t=Tp, ima napon v(t)=v(Tp)=VDD/2. Uvrtavajui ove
vrijednosti u opti izraz ima se
VDD
V
VDD ( DD VDD )e
2
2
Tp
V
3
DD VDDe
2
2
Tp
odakle (kao u prethodnom sluaju) slijedi

Tp ln3 = RCln3.
Vidimo da se, mijenjajui R i C, moe kontrolisati trajanje impulsa i pauze, koji

su, za ovaj multivibrator, jednaki.
U prethodnoj analizi, pretpostavljeno je da su upotrijebljena CMOS kola bez
zatitnih dioda. Potpuno drugaiji rezultat e se dobiti ukoliko se koriste CMOS
kola sa zatitnim diodama. Radi lakeg uoavanja efekta koji proizvode zatitne
diode, nacrtajmo, umjesto "NI" kola, invertor sa zatitnim diodama. Za ovo
imamo puno opravdanje jer su, i u prethodnom kolu, "NI" kola obavljala funkciju
invertora. Posmatrajmo invertor sa slike 16.15.
+V DD
Slika 16.15 Invertor sa zatitnim diodama.
_________________________________________________
217

_________________________________________________
Vidimo da na ulazu invertora, koji je u naoj analizi taka C, ne moe napon biti
vei od VDD+VDVDD, jer, u tom sluaju, dioda provodi i spaja ulaz C sa
napajanjem VDD. Takoe, zapazimo da napon u istoj taki (na ulazu invertora)
ne moe biti manji od -VD0. Imajui u vidu prethodno, dijagrami, za take A, B i
C, e, za ovo kolo, izgledati kao na slici 16.16.
C
VDD + VD
Vp
t
- VD
B
Tp
A
T1
T1
t
Slika 16.16 Talasni oblici kad su upotrijebljena CMOS kola
sa zatitnim diodama.
Jasno je da e, u ovom sluaju, proraun biti drugaiji nego prije. Naime, za
segment dok traje impuls, ima se: v(0)=VDD+VDVDD, v()=0 i v(t)=v(Ti)= VDD/2.
Uvrtavajui ovo u opti izraz dobija se
Ti
VDD
VDDe ,
2
Ti ln2 = RCln2 .
Za segment dok traje pauza, imaju se sljedee vrijednosti: v(0)0, v()=VDD i

v(t)=v(Tp)=VDD/2. Uvrtavajui ovo u opti izraz, ima se
VDD
VDD ( 0 VDD )e
2
Tp
V
DD VDDe
2
Tp
odakle slijedi
Tp ln2 = RCln2.
_________________________________________________
218

_________________________________________________
Napomenimo da su ove relacije izvedene uz uslov da su otpornost direktno

polarisane diode i izlazna otpornost "NI" kola znatno manje od otpornosti R.
CMOS kola, koja su danas u upotrebi, imaju zatitne diode. êsto se dodaje
otpornost na ulaz prvog "NI" kola (Ru>>R), i tada se moe koristiti raun kao za
kola bez zatitnih dioda.
16.2.1 Astabilni multivibrator sa kolom "555"

Pored navedene izrade, esto se astabilna kola izvode pomou kola "555".
Astabilni multivibrator, realizovan pomou ovog kola, ematski je prikazan na
slici 16.17a.
+VCC
4
8
R1
R2
Vk
C
7
6
V2
555
R
+
R
2
V1
KP1
KP2
reset
+VCC
3
R
V2
V1
(a)
(b)
Slika 16.17 Astabilni multivibrator sa kolom "ne 555": a) ema;

b) Detalj razdjelnika napona.
Analizu rada ovog kola ponimo od pretpostavke da je kondenzator prazan,
odnosno da je napon Vk=0. Sa slike 16.17a, izdvojimo posebno dio kola i
prikaimo ga na slici 16.17b, da bi izraunali napone V1 i V2. Sa ove slike,
oigledno je da su V1=VCC/3 i V2=2VCC/3.
Sa slike 16.17a vidi se da se na ulaze komparatora KP1 i KP2 dovode naponi
VC, V1 i V2 . Sjetimo se da komparatori na izlazu daju logiku jedinicu ako je
napon na neinvertujuem ("+") vei nego na invertujuem ("-") ulazu, odnosno
logiku nulu ako je obratna situacija. U ovim uslovima, na izlazu KP1 ima se
_________________________________________________
219

_________________________________________________
logika nula, a na izlazu KP2 logika jedinica. Primijetimo da su izlazi KP1 i KP2
ujedno R i S ulazi flip flopa, respektivno. Znai da je na ulazu flip flopa
kombinacija S=1 i R=0, te je flip flop setovan, odnosno na njegovim izlazima je
stanje Q=1 i Q =0. Obzirom da je baza tranzistora prikljuena na Q izlaz, to je
tranzistor, u ovom sluaju, zakoen. Kondenzator se puni preko otpornika R1 i
R2 vremenskom konstantom (R1+R2)C. Kako napon na kondenzatoru Vk raste,
on e, u jednom trenutku, dostii vrijednost napona V1. U tom sluaju, napon na
"-" ulazu komparatora KP2 postaje vei od napona na njegovom "+" ulazu, te e
se na izlazu ovog komparatora postaviti logika nula. Sada je kombinacija na
ulazu flip flopa S=0 i R=0, te e, kao to je poznato, stanje na izlazu flip flopa
ostati nepromijenjeno. To znai da e se i dalje kondenzator puniti, odnosno da
e se napon na njemu poveavati. Meutim, kad napon na kondenzatoru
dostigne vrijednost napona V2, tada napon na "+" ulazu postaje vei od napona
na "-" ulazu komparatora KP1, te e se na njegovom izlazu postaviti logika
jedinica. U ovom sluaju, kombinacija na ulazu flip flopa je S=0 i R=1, to znai
da se on resetuje. Tada se mijenjaju stanja na izlazima flip flopa, te ona postaju
Q=0 i Q =1. Obzirom da se visoki naponski nivo sa Q izlaza dovodi na bazu
tranzistora, to ovaj poinje da vodi (u zasienju je zbog velike bazne struje).
Preko tranzistora se grana, koja vodi od otpornika R2, spaja sa masom. Tada
kondenzator poinje da se prazni preko otpornika R2 i tranzistora vremenskom
konstantom R2C. Pranjenjem, napon na kondenzatoru se smanjuje tako da
brzo pada ispod vrijednosti V2, to uzrokuje da se i na R ulazu flip flopa pojavi
logika nula (S=0, R=0). Meutim, ova kombinacija ne utie na promjenu stanja
na izlazima flip flopa, pa kondenzator nastavlja da se prazni. Kad se
kondenzator isprazni do vrijednosti napona V1, tada se na izlazu komparatora
KP1 stanje mijenja sa logike nule na logiku jedinicu. To znai da se na ulazu
S dobija logika jedinica, dok je R od prije bio na nuli. Ovom kombinacijom, flip
flop se setuje, odnosno, na njegovim izlazima se dobija Q=1 i Q =0. Tranzistor je
ponovo zakoen. Sada se ponovo kondenzator puni po opisanom postupku
preko R1 i R2, sve do napona V2, kad se stanje mijenja, i on se opet prazni.
Dijagram promjene ovih stanja dat je na slici 16.18.
Sa talasnih oblika sa slike 16.18, a imajui u vidu oznaene segmente, i relaciju
v( t ) v( ) ( v( 0 ) v( ))e
lako se moe izraunati trajanje impulsa i pauze i za ovaj multivibrator. Za prvi

segment (pranjenje kondenzatora) imaju se sljedee vrijednosti:
_________________________________________________
220

_________________________________________________
v(0)=V2=2VCC/3, v()=0, i na kraju intervala Tp

Uvrtavajui ove vrijednosti u optu relaciju, dobija se
v(t)=v(Tp)=V1=VCC/3.
Tp
Tp
,
1
VCC
2VCC
1
0
0 e
e 1
3
2
3
gdje je 1=CR2. Odavde siljedi da je

Tp=1ln2=CR2ln2.
VCC
vk
V2
V1
t
Q
Tp
T1
Tp
Slika 16.18 Oblici napona kod astabilnog multivibratora sa kolom

"555": a) U taki Q; b) Vk.
Trajanje impulsa dobija se iz segmenta koji odgovara punjenju kondenzatora,
kad su: v(0)=V1=VCC/3, asimptotska vrijednost, u ovom sluaju, jednaka je
naponu napajanja, tj. v()=VCC, dok je napon na kraju segmenata (poslije
vremene trajanja impulsa) v(t)=v(Ti)=V2=2VCC/3. Zamjenjujui ove vrijednosti u
optu relaciju, dobija se
F
G
H
IJ
K
Ti
V
V
2 CC VCC CC VCC e 2
3
3
i
VCC 2
VCC
e
2
,
3
3
Ti=2ln2=C(R1+R2)ln2.
Kolo "555" pravi se kao integrisano kolo. Brojevi na slici 16.17a predstavljaju
oznake noica integrisanog kola datog na slici 16.19.
_________________________________________________
221

_________________________________________________
1
2
timer
555
Slika 16.19 Integralno kolo "ne 555".

+VCC
R1
R2
timer
6 555
1
2
Slika 16.20 Astabilni multivibrator sa integralnim kolom "ne 555".

Imajui u vidu oznake noica kola "555", kao i emu sa slike 16.17a, astabilni
multivibrator se moe predstaviti i kao na slici 16.20. Napomenimo da je noica
4 spojena sa ulazom za resetovanje S-R flip flopa (u odsustvu napona VCC flip
flop je resetovan).
16.3 MONOSTABILNI MULTIVIBRATORI

Za razliku od astabilnih multivibratora, kod kojih se, nezavisno od bilo kakvog
pobudnog signala, na izlazu kola ima stalna izmjena stanja, kod monostabilnih
kola, za izmjenu stanja na izlazu, neophodno je dovesti takozvani okidni signal.
Naime, tek pri nailasku okidnog impulsa na njegovom ulazu, kod monostabilnog
multivibratora dolazi do izmjene stanja na izlazu (esto je to prelazak sa nivoa
logike nule na nivo logike jedinice). Ovo novo stanje je tano odreenog
trajanja, i definisano je vrijednostima pojedinih komponenti u kolu. I za sluaj
monostabilnog multivibratora postoji vie naina za realizaciju. Mi emo, kao i
_________________________________________________
222

_________________________________________________
kod astabilnog multivibratora, razmotriti dvije realizacije - realizaciju pomou

CMOS kola i realizaciju pomou kola "555".
ema realizacije monostabilnog multivibratora pomou CMOS "NILI" kola data
je na slici 16.21.
VDD
1
0
R
A
Slika 16.21 ema monostabilnog multivibratora realizovanog

pomou CMOS "NILI" kola.
Prije analize rada ovog kola, prisjetimo se logike funkcije koju obavlja "NILI"
kolo. Ono, samo za sluaj obije nule na ulazu, daje jedinicu, dok, za sve ostale
kombinacije, daje nulu. Takoe, zapazimo da drugo "NILI" kolo (sa spojenim
ulazima) obavlja logiku funkciju invertora. Ponimo analizu pretpostavljajui da
je na izlazu (taka C) monostabilnog kola nivo logike nule. Oigledno da je na
ulazu drugog "NILI" kola napon na nivou logike jedinice (taka B). S druge
strane, kako se napon sa take C prenosi na ulaz prvog "NILI" kola, to je, u
odsustvu okidnog impulsa, na oba ulaza napon logike nule, te je na izlazu
prvog logikog kola logika jedinica (taka A). Primijetimo da je, i na jednom i na
drugom kraju kondenzatora (take A i B), potencijal nivoa logike jedinice, pa
napon na kondenzatoru (koji je jednak razlici potencijala u ovim takama) iznosi
V=0. S druge strane, napon na strani kondenzatora na kojoj se nalazi napajanje
ve ima vrijednost napona napajanja VDD, pa je i razlika napona na krajevima
otpornika jednaka nuli, to znai da kroz njega ne protie struja. Dakle, ima se
stabilno stanje monostabilnog multivibratora. Da bi se izveo multivibrator iz ovog
stanja, neophodno je na njegov ulaz dovesti okidni impuls, odnosno, neophodno
je dovesti na slobodni kraj prvog "NILI" kola logiku jedinicu. U tom sluaju
(kombinacija nule i jedinice), na izlazu ovog "NILI" kola dobija se logika nula.
Promjena napona u taki A (VA=-VDD) se prenosi preko kondenzatora u taku
B, te je VB=0. Obzirom da je taka B na nuli, to se na izlazu drugog "NILI" kola
dobija napon nivoa logike jedinice.
Primijetimo da, i po prestanku djelovanja okidnog impulsa, na izlazu prvog "NILI"
kola stoji logika nula, jer se jedinica sa izlaza prenosi na ulaz, te, i dalje, ostaje
_________________________________________________
223

_________________________________________________
kombinacija nule i jedinice na ulazu prvog "NILI" kola. Sada, kako je

kondenzator prazan, a kako istovremeno postoji razlika napona na krajevima
otpornika, to e se preko njega kondenzator puniti. Punjenjem kondenzatora,
poveava se razlika potencijala na njegovim krajevima. Obzirom da je taka A
stalno na nivou logike nule, to se poveanje razlike napona izmeu taaka A i
B dobija samo na raun poveanja napona u taki B. Porast napona u taki B
postaje znaajan onda kad dostigne vrijednost napona praga, tj. kad pree iz
logike nule u logiku jedinicu. Tada logika jedinica sa ulaza drugog "NILI" kola
implicira logiku nulu na njegovom izlazu, (to je ujedno izlaz monostabilnog
kola), to se, preko izlaza, prosljeuje na ulaz prvog "NILI" kola. Na ulazu prvog
"NILI" kola ima se sada kombinacija obije nule. Slijedi da e na izlazu prvog
"NILI" kola biti napon nivoa logike jedinice (VDD). Kako je, prije promjene
stanja, napon na kondenzatoru bio V=VB-VA=Vp-0=Vp, to, i neposredno poslije
promjene, V mora imati istu vrijednost. Napon u taki B, dakle, mora porasti na
VDD+Vp=3VDD/2. Sada se kondenzator, preko otpornika, prazni sve dok napon
u taki B ne doe do nivoa napona napajanja, kad nema vie struje kroz
otpornik, pa se time i pranjenje kondenzatora zavrava. Primijetimo da je ovo
stanje identino stanju od koga smo poeli analizu, pa, u skladu sa prijanjim
zakljukom, ono se nee promijeniti sve do eventualnog nailaska novog okidnog
impulsa. Napomenimo i to da, za vrijeme trajanja logike jedinice na izlazu
monostabilnog multivibratora (taka C), nema nikakvog uticaja na rad kola
eventualno dovoenje okidnih impulsa na njegov ulaz. Oblici napona u takama
B, C, i A dati su na slici 16.22.
Imajui u vidu opti izraz
v( t ) v( ) v( 0 ) v( ) e
t
.
kao i segment sa slike 16.22a, koji predstavlja vrijeme za koje se kondenzator

puni, moe se izraunati trajanje impulsa na izlazu monostabilnog kola (slika
16.22b). Naime, sa slike 16.22a ima se v(0)=0, i asimptotska vrijednost do koje
bi kondenzator mogao da se napuni v()=VDD, dok je napon, koji se dostie na
kraju segmenta, tj. koji se ima poslije vremena t=Ti jednak v(t=Ti)=Vp=VDD/2.
Uvrtavajui ove vrijednosti u optu relaciju, dobija se
_________________________________________________
224

_________________________________________________
,
T
i
VDD
VDD 1 e
2
pa, obzirom da je =RC, dobija se

Ti ln 2 RC ln 2 .
t
VDD + Vp V B
VDD
Vp
(a)
t
VC
(b)
t
0
1
VA
(c)
Ti
Slika 16.22 Talasni oblici napona za monostabilni multivibrator sa

CMOS "NILI" kolima: a) Napon u taki B; b) Napon u taki C;
c) Napon u taki A.
Dakle, odabirajui parametre za R i C, moe se podesiti trajanje impulsa na
izlazu monostabilnog multivibratora. Primijetimo da pranjenje kondenzatora sa
3VDD/2 na VDD nema nikakvog uticaja na proraun trajanja impulsa na izlazu.
Meutim, to vrijeme predstavlja rastereenje monostabilnog kola, poslije kojeg je
ovo u stanju da opet ispravno reaguje na dolazak okidnog impulsa. Slino
_________________________________________________
225

_________________________________________________
kao kod astabilnog multivibratora, ukoliko "NILI" kola imaju zatitne diode,
talasni oblici izgledaju kao na slici 16.23.
t
VDD +V D
VDD
Vp
VB
(a)
t
VC
(b)
t
0
1
VA
(c)
Ti
Slika 16.23 Talasni oblici napona za monostabilni multivibrator sa CMOS

"NILI" kolima koja imaju ugraene zatitne diode: a) Napon u taki B; b)
Napon u taki C; c) Napon u taki A.
16.3.1 Monostabilni multivibrator sa kolom

"555"
Kao i astabilni, tako se i monostabilni multivibrator moe realizovati pomou kola
"555" (slika 16.24). Ovako realizovano monostabilno kolo e okidati na signale
logike nule na ulazu. Naime, na ulazu monostabilnog kola je stalno logika
jedinica, sve do trenutka nailaska okidnog impulsa, kada je na ulazu logika
nula.
_________________________________________________
226

_________________________________________________
+VCC
R1
Vk
V2
- KP2
+
C
1
0
R1
R1
V1
- KP1
+
R
S
R1
Slika 16.24 ema monostabilnog multibvibratora sa kolom "555".

Napon logike jedinice na ulazu monostabilnog multivibratora treba biti vei od
napona V1. U tom sluaju, na izlazu komparatora KP1 je nivo logike nule.
Takoe je i na izlazu komparatora KP2 napon logike nule, pa, znai, na
ulazima S i R ima se kombinacija obije nule, a to znai da se zadrava
prethodno stanje. Pretpostavimo da je monostabilno kolo bilo resetovano, tj. da
je na izlazu Q logika nula. Obzirom da je tranzistor prikljuen na komplement
izlaza Q, to je na njemu logika jedinica. Posljedica ovoga je da tranzistor vodi
(u zasienu), pa je kondenzator, preko tranzistora, praktino spojen sa masom, i
onemogueno je njegovo punjenje. Po nailasku okidnog impulsa, napon na
ulazu postaje manji od napona V1, pa se na izlazu komparatora KP1 dobija nivo
logike jedinice. Dakle, ulazi S-R flip flopa imaju kombinaciju S=1 i R=0, te se on
setuje. Na izlazu Q dobija se logika jedinica. Logika nula se prosljeuje na
tranzistor, i dovodi ga u zakoeno stanje. Obzirom da okidni impulsi mogu biti
veoma kratki, to kombinacija, po prestanku djelovanja okidnog impulsa, biva
S=0 i R=0, to nee imati nikakvog uticaja na promjenu stanja na izlazu kola.
Kako je tranzistor zakoen, omogueno je punjenje kondenzatora preko
otpornika R1. Kad napon na kondenzatoru dostigne vrijednost V2, komparator
KP2 na izlazu daje jedinicu, te se, tada, na ulazu flip flopa, ima kombinacija S=0
i R=1, odnosno, on se resetuje. Odatle proizilazi da izlazni napon postaje
logika nula. Tranzistor provodi, i kondenzator se, gotovo trenutno, preko
tranzistora, prazni. Pranjenjem kondenzatora, na izlazu komparatora KP2
dobija se logika nula, odnosno, na ulazu flip flopa ima se kombinacija S=0 i
R=0, koja ne utie na promjene stanja na izlazu kola, pa se preanje stanje
zadrava. Dakle, kondenzatoru je onemogueno da se puni sve dok tranzistor
_________________________________________________
227

_________________________________________________
vodi, odnosno, sve dok je na izlazu napon logike nule. Ovo e se promijeniti tek
nailaskom novog okidnog impulsa, koji bi izazvao ve opisane promjene. Talasni
oblici napona na kondenzatoru i izlazu Q dati su na slici 16.25.
t
VCC
V2
Vk
(a)
t
VQ
(b)
Ti
Slika 16.25 Talasni oblici napona za monostabilni multivibrator sa

kolom "555": a) Na kondenzatoru; b) U taki Q.
Trajanje impulsa, za ovaj multivibrator, moe se izraunati imajui u vidu
segment punjenja kondenzatora prikazan na slici 16.25a. U ovom sluaju je
v(0)=0, asimptotska vrijednost do koje bi se napunio kondenzator je v()= VCC,
dok je napon na kraju segmenta v(t=Ti)=V2=2VCC/3. Uvrtavajui ove vrijednosti
u dobro poznatu optu relaciju za RC kola, dobija se
F
G
G
H
Ti
I
J
J
K
2
VCC VCC 1 e ,
3
odakle slijedi
Ti ln 3 R1C ln 3 ,
jer je =R1C, obzirom da se kondenzator puni preko otpornika otpornosti R1.

Monostabilni multivibrator se moe predstaviti i kao na slici 16.26.
_________________________________________________
228

_________________________________________________
+VCC
R
7
timer
6 555
1
2
C
1
0
Slika 16.26 Monostabilni multivibrator sa integrisanim kolom "555".
_________________________________________________
229
Glava 17. GENERATORI LINEARNIH NAPONSKIH OBLIKA

_________________________________________________
17
GENERATORI
LINEARNIH NAPONSKIH OBLIKA
U ovom poglavlju bie opisana kola od kojih se zahtijeva da na svojim izlazima
daju napone koji su linearne funkcije vremena. Imajui u vidu ove zahtjeve,
namee se ideja na koji nain se to moe rijeiti. Naime, elementarna
matematika znanja su dovoljna da se zna da je integral konstante, zapravo,
linearna funkcija. Kako smo ve ranije opisali kolo za integraljenje (u dijelu o
operacionim pojaavaima), jasno je da se, dovoenjem konstantnog napona na
ulaz integratora, moe, na njegovom izlazu, dobiti napon koji linearno zavisi od
vremena. Obzirom na ovo, kolo sa slike 17.1 se moe koristiti kao generator
linearnih naponskih oblika.
P
I
V
R
C
+ VC
+
Vi
Slika 17.1 Integrator sa operacionim pojaavaem.

Kako je u kolu sa slike 17.1 uspostavljena negativna povratna sprega, to su
naponi na invertujuem "-" i neinvertujuem "+" ulazu operacionog pojaavaa
isti. Kako je "+" ulaz spojen sa masom, to slijedi da je i na "-" ulazu napon
jednak nuli. Imajui ovo u vidu, struja kroz otpornik R je konstantna, jer je
proporcionalna razlici konstantnih napona na njegovim ulazima, odnosno
_________________________________________________
231

_________________________________________________
V0 V
.
R
R
(17.1)
Iz razloga to je ulazna otpornost operacionog pojaavaa praktino

beskonana, struja se zatvara kao to je oznaeno na slici 17.1. Za takav smjer
struje, napon na kondenzatoru VC ima oznaeni smjer. Zatvarajui konturu od
izlaza preko napona na kondenzatoru, te konano do "-" ulaza operacionog
pojaavaa (koji je na nuli), uoava se da je
vi Vc .
(17.2)
Znajui da je, u optem sluaju, napon na kondenzatoru
vc
1
idt ,
C
(17.3)
te imajui u vidu da je struja konstatna, i uvrtavajui (17.1) u (17.3), a s obzirom

na (17.2), ima se
vi
1 V
1
dt
Vt kt ,
C R
RC
(17.4)
gdje su sa k oznaeni konstantni parametri u izrazu za izlazni napon. Izraz

(17.4) pokazuje da je izlazni napon, za kolo sa slike 17.1, linearna funkcija
vremena.
Postavlja se pitanje koliku maksimalnu vrijednost moe da ima izlazni napon.
Ova vrijednost je ograniena naponima napajanja operacionog pojaavaa,
odnosno relacija (17.4) vai za
VCC v i VCC .
Prekidaem P, sa slike 17.1, regulie se rad kola. Naime, prethodna razmatranja

vae samo za sluaj kad je prekida P otvoren. Ukoliko je prekida P zatvoren,
kondenzator se, preko njega, trenutno prazni, i izlazni napon postaje nula. Tek
ponovnim
otvaranjem
prekidaa,
omogueno
je
da
se
na
_________________________________________________
232

_________________________________________________
izlazu dobije napon opisan relacijom (17.4). Izraunajmo sada koliko bi trebalo
da bude vrijeme otvorenog prekidaa T, za koje e napon na izlazu dostii
vrijednost napona napajanja operacionog pojaavaa. Iz uslova
V
T VCC ,
RC
slijedi da je
T RC
VCC
.
V
(17.5)
Imajui u vidu prethodna razmatranja, oblik napona na izlazu, za datu funkciju

prekidaa, koji je otvoren za vrijeme manje od T, izgleda kao na na slici 17.2.
P
otvoren
zatvoren
T0
T0
(a)
t
vi
t
(b)
-VCC
v i < -VCC
Slika 17.2 a) Funkcija prekidaa u zavisnosti od vremena; b) Napon na

izlazu za datu funkciju prekidaa.
Sa prethodne slike, vidi se da napon na izlazu opada sve dok je prekida
otvoren, dok je, za sluaj zatvorenog prekidaa, jednak nuli. Kao to je ranije
istaknuto, T0T (T definisano relacijom (17.5)). Ukoliko je trajanje otvorenog
prekidaa T0T, tada su naponski oblici kao na slici 17.3.
Napomenimo da prekida P, sa slike 17.1, moe biti bilateralni prekida. U tom
sluaju bi se njime moglo upravljati impulsima sa nekog astabilnog
_________________________________________________
233

_________________________________________________
multivibratora. Tada bi prekida bio zatvoren za vrijeme dok impuls traje, dok bi,
u toku trajanja pauze, bio otvoren.
P
otvoren
(a)
T0
zatvoren
t
vi
T
t
(b)
-VCC
Slika 17.3 a) Funkcija prekidaa u zavisnosti od vremena; b) Napon na

izlazu za datu funkciju prekidaa.
Primijetimo da su, u prethodnim primjerima, naponi na izlazu negativni. Ukoliko
se eli dobiti pozitivni napon na izlazu kola sa slike 17.1, onda na ulaz kola treba
dovesti negativan napon. Odgovarajui oblici, za sluajeve To<T i To>T,
prikazani su na slici 17.4.
vi
(a)
V CC
vi
T0
T0
t
(b)
t
T0
Slika 17.4 Oblici napona na izlazu za sluaj negativnog napona na ulazu: a)

Za To<T; b) Za To>T.
Da bi se dobili trougaoni naponski oblici, na ulaz kola sa slike 17.1 treba dovesti
napon prikazan na slici 17.5a. Tada napon na izlazu, za vrijeme trajanja
negativnog impulsa raste, dok za vrijeme trajanja pozitivnog impulsa opada. Ovo
je ilustrovano slikom 17.5b.
_________________________________________________
234

_________________________________________________
vu
V
(a)
-V
t
v i T0
T0
t
(b)
Slika 17.5 a) Promjene napona na ulazu kola;
b) Promjene napona na izlazu kola.
Na slici 17.5 je pretpostavljeno da, ni u jednom sluaju, ni trajanje impulsa ni
trajanje pauze, nije dovoljno da napon na izlazu dostigne neku od vrijednosti
napona napajanja operacionog pojaavaa. Prekida je uvijek otvoren.
17.1 GENERATOR TESTERASTOG NAPONA

REALIZOVAN POMO]U KOLA "555"
Linearni naponski oblici mogu se generisati i pomou kola "555". U tom sluaju,
na ovo kolo treba vezati strujni izvor i kondenzator kao na slici 17.6.
+VCC
R
V2
I0
VC
C
R
V1
KP1
KP2
R
S
Slika 17.6 Generator linearnog naponskog oblika realizovan

pomou kola "555".
_________________________________________________
235

_________________________________________________
Sa slike 17.6, vidi se da je, u ovom sluaju, kondenzator povezan sa

komparatorima KP1 i KP2, kao kod astabilnog multivibratora. Dakle, dok je
kondenzator prazan, ima se da je S=1 i R=0, odnosno, da je kolo setovano, pa
je, s obzirom da je na invertovanom izlazu logika nula, tranzistor zakoen.
Postoje svi uslovi da se kondenzator pone puniti iz konstantnog strujnog izvora.
Kako se kondenzator puni iz konstantnog izvora, napon na njemu raste po
linearnom zakonu
1
v C I0 t .
C
Kao i kod astabilnog multivibratora, uslovi za promjenu stanja na izlazu kola
postojae tek kad napon na kondenzatoru dostigne vrijednost napona V2. Tada
je S=0 i R=1, dakle, kolo se resetuje. Na invertovanom izlazu dobija se logika
jedinica, te tranzistor provodi, i preko njega se kondenzator (zbog male
otpornosti) praktino trenutno prazni. Ovo pranjenje je toliko brzo da obavlja za
vrijeme krae od kanjenja kroz S-R flip flop, tako da ovaj ne uspijeva reagovati
(setovati se) pri prolasku kroz vrijednost V1. Kako se kondenzator ispraznio,
napon na njemu je praktino jednak nuli (napon kolektor emitor u zasienju), pa
je S=1 i R=0, to izaziva koenje tranzistora, te opet postoje uslovi da se
kondenzator (ponovo) pone puniti. Vremenski oblici napona na kondenzatoru i
izlazu Q dati su na slici 17.7.
V2
vC
(a)
t
vQ
(b)
Slika 17.7 Talasni oblici napona: a) Na kondenzatoru;

b) Na izlazu Q.
Sa slike 17.7, vidi se da se linerni naponski oblici dobijaju na kondenzatoru, te
se odgovarajua taka uzima kao izlaz kola. Slika 17.8 daje uobiajeni prikaz
kola sa slike 17.6.
_________________________________________________
236

_________________________________________________
+VCC
I0
izlaz
7
C
timer
6 555
1
2
Slika 17.8 Generator linearnog naponskog oblika realizovan pomou

integrisanog kola "555".
_________________________________________________
237
Glava 18. KOMBINACIONE MREE

_________________________________________________
18
KOMBINACIONE MREE
Kombinacione mree predstavljaju klasu digitalnih logikih kola koja vre obradu
digitalnih signala po zadatim logikim funkcijama. U praktinoj primjeni,
najee se srijeu kombinacione mree: dekoderi, enkoderi, konvertori koda,
multiplekseri i demultiplekseri, te emo ovim mreama posvetiti posebnu panju.
18.1 DEKODER I ENKODER

Dekoder je logiko kolo sa vie ulaza i vie izlaza, a slui za konvertovanje
kodiranih binarnih ulaza u predviene vrijednosti na izlazu. Dekoder, dakle, vri
jednoznano preslikavanje ulaznog koda u tano definisani izlaz.
Opta struktura dekodera data je na slici 18.1. Ulazi dozvole (ENABLE - EN),
ako postoje, slue za odobravanje vrenja normalne funkcije dekodera.
ULAZI
ulazi
dozvole
.
..
DEKODER
.
..
..
.
IZLAZI
Slika 18.1 Struktura dekodera.
_________________________________________________
239

_________________________________________________
Tzv. binarni dekoder ima 2n izlaza za n ulaza. Od svih 2n izlaza samo odreeni
izlaz ima vrijednost 1 pri nekoj kombinaciji ulaznih signala (bita). ema
dekodera sa dva ulaza (n=2) prikazana je na slici 18.2a, a njegova funkciona
tabela na slici 18.2b.
A0
D0
D1
A1
A 1 A 0 D 3 D2
0 0
0 0
0 1
0 0
0 1
1 0
1 1
1 0
D2
D3
(a)
(b)
D1 D0
0
1
0
0
1
0
0
0
Slika 18.2 Dekoder sa dva ulaza: a) ema; b) Funkciona tabela.

Na slici 18.3 prikazani su ema i funkciona tabela dekodera sa dva ulaza i
ulazom dozvole.
A0
D0
D1
A1
D2
(a)
D3
EN
(b)
EN
A 1 A 0 D 3 D2 D1 D0
0
1
1
1
1
x
0
0
1
1
x
0
1
0
1
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
x predstavlja stanje "bilo {ta"
Slika 18.3 Dekoder sa dva ulaza i ulazom dozvole: a) ema;

Uporeujui tabele sa slika 18.2b i 18.3b, jasno se uoava uloga ulaza dozvole.
Naime, ulazom dozvole omogueno je da se odobrava, ili ne odobrava,
normalna
funkcija
(preslikavanje)
dekodera.
Imajui
u
vidu
_________________________________________________
240

_________________________________________________
realizaciju prethodnog 2/4 binarnog dekodera, na potpuno analogan nain,

moe se projektovati n/2n binarni dekoder.
A
0
A
1
A
dekoder
EN
D
0
D
1
D
2
D
3
dekoder
EN
D
4
D
5
D
6
D
7
Slika 18.4 Jedna kombinacija dva dekodera sa po dva ulaza

i ulazom dozvole.
Na slici 18.4 prikazan je jedan sistem od dva dekodera, kojim se ilustruje
doprinos ulaza dozvole proirenju broja izlaza za isti broj ulaza (umjesto 22=4,
dobija se 222=8 izlaza).
Za ilustraciju primjene dekodera, uzmimo primjer identifikacije osam pozicija
diska za realizaciju Greyovog koda. U tom smislu, na slici 18.5a(a), data je
funkciona tabela dekodera trobitnog binarnog koda na osmobitni binarni kod,
kakav se primjenjuje za ove svrhe.
POZICIJA
(a)
0o
45 o
o
90
135 o
180 o
225 o
270 o
315 o
G 2 G1 G 0
0
0
0
0
1
1
0
0
1
1
1
1
0
1
1
0
0
1
1
1
0
0
1
0
IZLAZ
D
0
D
1
D
3
D
2
D
6
D
7
D
5
D
4
(b)
DEKODER
3 na 8
D
0
D
1
D
G0
3
D
G1
2
D
G2
6
D
7
EN
D
5
D
4
0o
45 o
90 o
135 o
180 o
225 o
270 o
315 o
Slika 18.5a Dekoder sa tri ulaza i osam izlaza: a) Funkciona tabela;

b) Ulazi i izlazi.
_________________________________________________
241

_________________________________________________
7
DEKODER
3 na 8
KOLO ZA DETEKCIJU PARNOSTI
Slika 18.5b Primjena dekodera sa sa tri ulaza i osam izlaza u kolu za

detekciju i korekciju greke Hammingovim kodom.
Na slici 18.5a(b) prikazana je ema ulaza i izlaza dekodera za realizaciju
funkcije saglasne tabeli sa slike 18.5a.
Jedna interesantna primjena dekodera 3/8 za projektovanje kola za detekciju i
korekciju greke Hammingovim kodom, saglasna izloenom u 13.3.4, prikazana
je na slici 18.5b.
Za razliku od dekodera, koji, kao to smo vidjeli, ima vie izlaza nego ulaza,
enkoderi (koderi) imaju vie ulaza nego izlaza. Funkcija im je da vre
jednoznano preslikavanje nekog ulaza u izlazni kod. Na slici 18.6 prikazana je
opta struktura tzv. binarnog enkodera.
_________________________________________________
242

_________________________________________________
ENKODER
..
.
2 n ulaza
A0
D0
A1
D1
A2
D2
A 2 n-1
D n-1
..
.
n izlaza
Slika 18.6 Struktura binarnog enkodera.

Binarni enkoder ima n izlaza pri 2n ulaza. Ulazu enkodera, koji, u jednom
trenutku, ima samo jedan ulaz 1, odgovara na izlazu eljena kombinacija iji
dekadni ekvivalent odgovara rednom broju ulaza koji ima vrijednost 1.
Odnosi izlaza i ulaza enkodera, za sluaj etiri ulaza i dva izlaza, definisani su
tabelom na slici 18.7a.
P
D
(a)
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
A1 A 0
0
0
1
1
0
1
0
1
D
0
D
1
D
2
D
3
A0
(b)
A1
Slika 18.7 Enkoder sa etiri ulaza i dva izlaza: a) Tabela; b) ema.

Iz tabele sa slike 18.7a, moe se uoiti, npr., da kombinacija izlaza 1,0
(102=210) indicira da je aktivan ulaz D2, a da kombinacija 1,1 (112=310) indicira
da je aktivan ulaz D3.
Na osnovu tabele, dobija se A1=D2+D3 i A0=D1+D3. Iz razloga to je A0=0 i
A1=0 u dva sluaja (kad je aktivan ulaz D0, a i kad nijedan ulaz nije aktivan),
neophodno je, pored izlaza A0 i A1, imati jo jedan izlaz P, koji e detektovati
dali je bilo koji od ulaza aktivan (P=D0+D1+D2+D3). Ovakvom sintezom dobija
se enkoder sa etiri ulaza ija je ema prikazana na slici 18.7b.
_________________________________________________
243

_________________________________________________
Enkoder se moe realizovati i tako da dozvoli jednovremeno aktiviranje

(dovoenje logike jedinice) na vie ulaza. U tom sluaju, utvruje se prioritet
ulaza, pa se logike jedinice na ulazima niih prioriteta zanemaruju, i smatra se
da je dovedena samo jedinica na ulaz sa najviim prioritetom.
18.2 KONVERTORI KODA

Govorei o kodovima rekli smo da se, u razne svrhe, koristi razliito kodiranje,
odnosno koriste razliiti kodovi. Imajui to u vidu, javlja se potreba da se
projektuju mree kojima e se vriti konverzija iz jednog, u kome je signal
predstavljen, u drugi, u koji elimo da ga predstavimo. Princip projektovanja
mrea za konverziju emo objasniti na primjeru konvertora Greyovog u prirodni
binarni kod. Radi jednostavnosti, posmatraemo trobitni sluaj. U tom sluaju,
ispisujemo prvo tablicu koja odgovara kombinacijama Greyovog koda (tabela
18.1a), a do nje piemo odgovarujee kombinacije u prirodnom binarnom kodu
(tabela 18.1b).
Tabela 18.1
Kombinacije trobitnog a) Greyovog i
b) prirodnog binarnog koda.
a)
G2
G1
G0
0
0
0
0
1
1
1
1
0
0
1
1
1
1
0
0
0
1
1
0
0
1
1
0
b)
B2 B1 B0
0
0
0
0
0
1
0
0
1
0
1
1
0
0
1
0
1
1
0
1
1
1
1
1
U ovom sluaju, ulazne promjenljive su G2, G1, G0, dok su izlazne B2, B1, B0.
Kako su izlazne promjenljive zadate tabelarno, to se direktno mogu pisati
funkcije za svaku od njih. Naime, iz tabele 18.1 su:
B 2 G2G1G0 G2G1G0 G2 G1G0 G2 G1G0 G2G1 G2 G1 G2 ;
_________________________________________________
244

_________________________________________________
B1 G2 G1G0 G2 G1G0 G2 G1G0 G2 G1 G0 G2 G1 G2 G1 G2 G1;

B 0 G2 G1G0 G2G1G0 G2 G1G0 G2 G1G0 G2 ( G1 G0 ) G2 ( G1G0 G1G0 ) .
Imajui u vidu da je G1G0 G1G0 G1 G0 , to je

B 0 G2 (G1 G0 ) G2 (G1 G0 ) G2 G1 G0 .
Na slici 18.8 je, u saglasnosti sa krajnjim izrazima za B2,B1,B0, data ema

konvertora Greyovog u prirodni binarni kod.
G2
B2
G1
B1
B0
G0
Slika 18.8 Konvertor Greyovog u prirodni binarni kod.

Analogno opisanom postupku, mogu se projektovati i konvertori proizvoljno
zadatih kodova jednih u druge.
18.3 SEGMENTNA INDIKACIJA

Iako smo postali familijarni sa binarnim brojnim sistemom, to je ipak on, za irok
broj korisnika elektronskih ureaja, nepoznanica. Iz tih razloga je binarne zapise
neophodno pretvarati u oblike pogodne za iru upotrebu. Tako, naprimjer,
neophodno je binarne brojeve, na neki nain, predstaviti preko indikatora na
kojima e se ispisivati dekadne cifre. Jedan jednostavan indikator, sastvaljen od
svjetleih segmenata (npr. sa LED), prikazan je na slici 18.9a.
Na slici 18.9a segmenti su oznaeni slovima: a, b, c, d, e, f i g. Oni imaju
osobinu da svijetle ako je na njima doveden napon nivoa logike jedinice (za
LED cifru sa zajednikom katodom), dok su, u protivnom, ugaeni.
Projektovanje mree koja e omoguiti da se, za odreenu binarnu kombinaciju,
upale segmenti kojima e biti ispisana odgovarajua dekadna cifra vri se tako
to se prvo u tabelu unesu sve binarne kombinacije dekadnih cifara. Zatim, u
_________________________________________________
245

_________________________________________________
istu tabelu, treba unijeti koji od segmenata mora biti upaljen (na logikoj jedinici)
da bi, za tu kombinaciju, odreeni segmenti ispisali odgovarajuu cifru. Da bi se
ispisala nula treba biti g=0, a ostali segmenti jedinice; za ispis jedinice potrebno
je da b i c budu jedinice, a ostali nule, itd. Oigledno je koja kombinacija
svejtleih segmenata je potrebna i za ostale cifre. Na ovaj nain dobija se tabela
sa slike 18.9b.
a)
b)
D C B A
a b c d e f g
0
0
0
0
0
0
0
0
1
1
1
0
1
1
0
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
0
0
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
1
1
0
1
1
0
1
1
1
0
1
0
0
0
1
0
1
0
1
0
0
0
1
1
1
0
1
1
0
0
1
1
1
1
1
0
1
1
Slika 18.9 Sedmosegmentni indikator: a) Izgled; b) Funkciona tabela BCD

sedmosegmentnog dekodera.
Na osnovu tabele sa slike 18.9b, lako je ispisati logike funkcije svakog
segmenta. Kao primjer, ispiimo logiku funkciju za segment e. U ovom sluaju
je
e DCBA DCBA DCBA DCBA .
Minimizacija date funkcije vri se uz pomo Karnaughove tablice uzimajui u
obzir i zabranjena stanja (oznaena sa x u Karnaughovoj tablici):
BA
DC 00 01 11 10
1
00 1
01
1
11 x x x x
x x
10 1
Oigledno je, iz tablice, da se dobija:

e AB AC .
_________________________________________________
246

_________________________________________________
Analognim postupkom, mogu se dobiti logike funkcije i ostalih segmenata, na

osnovu kojih je mogue iscrtati mreu preko koje se binarni izlazi veu sa
segmentima u indikatoru, na nain kojim se omoguava simboliko prikazivanje
(u obliku dekadnih cifara) binarnih kombinacija.
0,33 K
a
7447
A
14
13
BI
12
11
10
GND
VCC
74 4 7
Slika 18.9c Sedmosegmentni indikator prikljuen na logiko kolo tipa 7447

i izgled logikog kola sa rasporedom noica.
ema veze segmentnog indikatora sa logikim kolom tipa 7447 data je na slici
18.9c kao i izgled ovog logikog kola sa rasporedom noica. Istu funkciju moe
obavljati i logiko kolo tipa 74LS49.
18.4 MULTIPLEKSER I DEMULTIPLEKSER

Tipian digitalni sistem ima vie izvora informacija i vie odredita na koje treba
proslijediti njihove informacije. Stoga je neophodno informaciju, sa tano
odreenog izvora (ulaza), prenijeti na eljeno odredite (izlaz).
_________________________________________________
247

_________________________________________________
izlazna
linija
izvori
podataka
adrese
trasa
ulazna
linija
DEMULTIPLEKSER
adrese
MULTIPLEKSER
odredi{te
Slika 18.10 Informacioni sistem sa zajednikom trasom.

U praksi, ovaj problem se rjeava pomou kombinacionih mrea zvanih
multiplekser, odnosno demultiplekser (ilustracija na slici 18.10). Multiplekser
selektuje (bira) eljeni ulaz i uvodi njegovu informaciju u zajedniku trasu.
Demultiplekserom se informacija, sa trase, prenosi na selektovani (odabrani)
izlaz.
S1
S1
S0
S0
O1
I 1
I
O0
I 0
O
O2
O3
I 3
S1 S0
S1 S0 O3 O2 O 1 O 0
0
0
1
1
I0
I1
I2
I3
0
0
1
1
0
1
0
1
(a)
0
1
0
1
0
0
0
I
0
0
I
0
0
I
0
0
I
0
0
0
(b)
Slika 18.11 eme: a) Multipleksera sa etiri ulaza sa funkcionom tabelom;

b) Demultipleksera sa etiri izlaza.
Multiplekser omoguava da se od 2n podataka, koji se dovode na ulaz, prema
izlazu proslijedi samo jedan. Odabiranje ulaza, koji e se proslijediti prema
izlazu, vri se zadavanjem adrese u obliku rednog broja odabranog ulaza. Za 2n
_________________________________________________
248

_________________________________________________
ulaza, potrebno je n adresnih bita. Na slici 18.11a data je jedna ema

multipleksera za sluaj n=2, saglasna tabeli sa iste slike, u kojoj S1 i S0
predstavljaju adresne signale, ije kombinacije definiu redni broj odabranog
ulaza.
Demultiplekser omoguava da se jedan podatak I, sa ulaza, proslijedi do jednog
(odabranog) od 2n izlaza. Odabir izlaza vri se pomou n adresnih bita (u ovom
sluaju sa dva bita). Na slici 18.11c data je jedna ema demultipleksera sa etiri
izlaza.
I0
MUX
DMUX
4/1
1/4
I1
I2
O0
O1
O2
I3
O3
S1
I0
I n-1
S0
S m-1
a)
..
.
..
.
S0
S1
DMUX
MUX
S0
1/n
n/1
O
S0
S m-1
n=2 m
.
.
.
b)
..
.
O0
O n-1
n=2 m
Slika 18.12 Simboli: a) Multipleksera 4/1 i n/1;

b) Demultipleksera 1/4 i 1/n.
Na slici 18.12 prikazani su simboli multipleksera i demultipleksera.
_________________________________________________
249

_________________________________________________
18.4.1 Analogni multiplekser/demultiplekser

Za razliku od digitalnog, analogni multiplekser/demultiplekser moe da selektuje
i analogne signale. Koristei ve opisanu mreu dekodera, moe se projektovati
kolo koje e obavljati funkciju multipleksera i demultipleksera. Za ilustraciju,
uzmimo da projektujemo kolo multipleksera 4/1, odnosno demultipleksera 1/4.
Za ova kola potrebna su dva adresna signala, kojima e se odreivati koji od
ulaza e biti spojen sa izlazom, odnosno koji izlaz e biti spojen sa ulazom.
Ulogu adresnih signala e imati ulazi dekodera 2/4. Primjenjujui ovaj dekoder i
prekidae upravljane impulsima, moe se, kao na slici 18.13, projektovati kolo
koje obavlja funkciju i multipleksera i demultipleksera.
IO 0
IO 1
OI
IO 2
bilateralni
prekida~
D0
D1
D2
A1
IO 3
D3
A0
Slika 18.13 Multiplekser/Demultiplekser.

Napomenimo da su primijenjeni prekidai sa slike 18.13 bilateralni prekidai. Na
slici 18.13 kontrolne signale predstavljaju signali sa izlaza dekodera. Tako, npr.,
za ulaznu kombinaciju 00, na izlazu D0 postavie se logika jedinica, pa, kako je
on kontrolni signal prvog prekidaa, to je ovaj zatvoren, i, na taj nain, je kraj IO0
spojen sa krajem OI. Dakle, ako je u pitanju multiplekser, onda e ulaz biti IO0
dok e izlaz biti OI, a za sluaj demultipleksera, ulazni signal e se dovoditi na
OI i preko prekidaa proslijediti na IO0. Uzmimo jo da analiziramo sluaj kad je
na ulazima dekodera (A1,A0) kombinacija 10. Tada je na njegovom izlazu D2
logika jedinica, koja trei prekida dovodi u zatvoreno stanje. Preko njega su
krajevi IO2 i OI spojeni, te, zavisno od toga gdje se dovodi ulazni signal, kolo ga
prosljeuje u jednom, ili u drugom, smjeru. Konstatujmo da se binarnom
kombinacijom na uzlazu dekodera odreuje koji kraj, od krajeva IO, je spojen sa
krajem OI. Dakle, ovi ulazi predstavljaju adresne signale za kolo koje, kao to
smo vidjeli, moe obavljati funkciju multipleksera ili demultipleksera. U prvom
sluaju, krajevi IO su ulazi a kraj OI izlaz, dok je, u drugom sluaju, obrnuta
situacija.
_________________________________________________
250
O3
O2
O1
O0
Q Q
Q Q
Q Q
Q Q
D
takt
I3
I2
I1
I0
Slika 19.1 Stacionarni registar sa D flip flopovima.

O3
O2
O1
O0
R
Q Q
Q Q
Q Q
Q Q
takt
C
W
I3
I2
I1
I0
Slika 19.2 Stacionarni registar sa kontrolom upisa i itanja podataka.
ulaz
D
C
Q
Q
D
C
Q
Q
D
C
Q
Q
D
C
Q
Q
takt
Slika 19.3 Pomjeraki registar sa D flip flopovima.
izlaz
O3
O2
O1
O0
R
ulaz
D
C
takt
Slika 19.5 Pomjeraki registar sa paralelnim oitavanjem podataka.
Reg. A
Reg. C
Reg. B
Slika 19.6 Kolo sa vie pomjerakih registara.

O3/O0
O2/O1
O1/O2
O0/O3
R
takt
UL
L/D
D Q
D Q
D Q
D Q
UD
Slika 19.7 Obostrani pomjeraki registar.

A
B
C
takt
TA
Q
TB
Q
TC
Q
R
Slika 19.8 Redni broja.

1
7
(a)
A
0
(b)
(c)
(d)
B
0
C
0
Slika 19.9 Promjena stanja na izlazima rednog brojaa: a) Taktni impulsi;

b) U taki A; c) U taki B; d) U taki C.
A
takt
TA
Q
Q
Q
TB
Q
TC
Q
R
Slika 19.10 Redni broja unazad.
1
(a)
QA
1
(b)
QA
(c)
QB
1
QB
(d)
(e)
QC
1
(f)
Slika 19.11 Promjene stanja za redni broja unazad: a) Takt impulsi;

b) U taki A; c) Invertovani izlaz izlaza A; d) U taki B;
e) Invertovani izlaz izlaza B; f) U taki C.
K
takt
TA
Q
Q
Q
TB
Q
TC
Q
R
Slika 19.12 Redni broja sa mogunou brojanja unaprijed i unazad.
1
J
takt
K
Slika 19.13 J-K flip flop sa funkcijom T flip flopa.

A
JA Q
JB
KA Q
KB Q
JC
KC Q
R
takt
Slika 19.15 Paralelni broja sa osnovom brojanja est.
Glava 20. ARITMETIKA KOLA

_________________________________________________
20
ARITMETIKA KOLA
Aritmetika kola se projektuju radi obavljanja osnovnih aritmetikih operacija u
binarnom zapisu. Kao to je ranije konstatovano, osnovne aritmetike operacije
u binarnom brojnom sistemu su: sabiranje, oduzimanje, mnoenje i dijeljenje.
Ovdje e biti razmotrena samo kola za sabiranje i oduzimanje. Razumijevanje
rada ovih kola omoguava lako shvatanje principa rada i kola za mnoenje i
dijeljenje.
20.1 KOLA ZA BINARNO SABIRANJE I

ODUZIMANJE
Operacija sabiranja dvije binarne cifre A i B ilustrovana je sljedeom tabelom.
A
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
Sa S je oznaena suma (rezultat sabiranja), a sa P prenos (ostatak). Iz tabele

slijedi da su
S= AB AB =AB
i
P=AB.
Kolo opisano prethodnim funkcijama naziva se polusabira, i prikazano je na
slici 20.1.
Polusabira se ne moe upotrijebiti za sabiranje viebitnih brojeva, jer kod njega
ne postoji ulaz za eventualni prenos sa bita manje teine. Ilustrujmo ovo
primjerom sabiranja brojeva 01 i 11. Jedan polusabira (koji sabira bit manje
_________________________________________________
269

_________________________________________________
teine) na izlazima ima S0=0 i P0=1. Ovo P bi trebalo da se prenese na

polusabira koji sabira bite vee teine, ali ne moe jer nije predvien ulaz za
njega. Stoga je, na izlazima drugog polusabiraa kombinacija S1=1, P1=0.
Dakle, ukupan zbir, dobijen na ovaj nain, je S1S0=10, to nije taan rezultat.
S
A
B
P
PS
(b)
(a)
Slika 20.1 Binarni polusabira: a) Jedna ema; b) Simbol.
(a)
A B P0
SP
0
0
0
0
1
1
1
1
0
1
1
0
1
0
0
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
1
(c)
A
B
P0
PPS
A
B
PS
PS
P
P0
(b)
Slika 20.2 Potpuni sabira: a) Funkciona tablica;

b) Jedna ema; c) Simbol.
Potpuni sabira (PPS), koji omoguava potpuno sabiranje dvije binarne cifre, uz
prenos sa nieg P0 na vii nivo, moe se realizovati pomou tabele sa slike
20.2a, iz koje slijede funkcije za sumu S i prenos P, a koje ukljuuju, pored
ulaza A i B, i prenos sa bita manje teine P0
S ABP0 ABP0 ABP0 ABP0 = P0 ( AB + AB)+ P0 ( AB AB )=
= P0 A B+ P0 A B = A B P0
_________________________________________________
270

_________________________________________________
P ABP0 ABP0 AB P 0 ABP0 P0 ( AB AB) AB( P 0 + P0 )

ili P = (A B)P0 AB
Simbol potpunog sabiraa dat je na slici 20.2c.
Na slici 20.3 dat je ematski prikaz potpunog sabiraa, koncipiranog na osnovu
minimiziranih funkcija potpunog sabiraa datih uz sliku 20.2.
Sabiranje viecifrenih binarnih brojeva moe se realizovati sistemom za redno i
sistemom za paralelno sabiranje.
A
A +B
B
P0
S= A + B + P0
AB
P= ( A + B ) P0 + AB
(A + B )P0
Slika 20.3 Potpuni sabira dobijen na osnovu minimiziranih

prekidakih funkcija za S i P.
Sistem za redno sabiranje (blok ema za sluaj sabiranja dva etvorocifrena
binarna broja data je na slici 20.4a) sadri: jedan potpuni sabira, jedan D flip
flop i pomjeraki registar za smjetanje sabiraka i rezultata. Princip rada ovog
sabiraa sastoji se u rednom sabiranju pojedinih bita, smjetanju rezultata u
registar S i dovoenju prenosa na ulaz P0 PPS-a. Postupak sabiranja
etvorocifrenih binarnih brojeva zavrava se poslije etiri taktna impulsa.
Rezultat se nalazi u registru S, a prenos sa mjesta najvieg bita (MSB) je na
izlazu Q flip flopa D.
Paralelno sabiranje dva n-to cifrena binarna broja vri se korienjem n potpunih
sabiraa. Svaki od PPS-a obavlja jednobitno sabiranje odgovarajuih cifara
sabirka A i sabirka B, ukljuujui i prenos sa nieg mjesta.
Na slici 20.4b data je blok ema sistema za paralelno sabiranje dva
etvorocifrena binarna broja. Sistem je koncipiran tako da moe obavljati niz
_________________________________________________
271

_________________________________________________
uzastopnih sabiranja, jer se drugi registar (registar B) koristi za smjetanje i

sabirka i rezultata, a na ulaz A se dovode brojevi koji se ele sabrati.
Binarno oduzimanje svodi se, kako smo to ve ranije vidjeli, na dodavanje
komplementa umanjioca umanjeniku, pa zatim dodavanje takvom zbiru jedinice.
Prema tome, binarno oduzimanje se moe realizovati pomou potpunih sabiraa
i kola za komplementiranje umanjioca. Jedna realizacija sistema, koji moe
obavljati i funkciju sabiraa i funkciju oduzimaa, data je u obliku blok eme na
slici 20.5.
SHIFT REG A
takt
SHIFT REG B
SHIFT REG S
A
PPS
B
P0 P
Q D
C
a)
A
b)
takt
C
C
REG A
A3
P3
REG B
Q
D
C
D
C
P2
D
C
P1
A0
PPS Pu1
B1
S1
D
C
D
Q
A1
PPS Pu2
B2
S2
D
Q
A2
PPS Pu3
B3
S3
D
Q
P0
PPS Pu0
B0
S0
"0"
D
C
Slika 20.4 Sistemi za sabiranje dva etvorocifrena binarna broja:

a) Redno sabiranje; b) Paralelno sabiranje.
_________________________________________________
272

_________________________________________________
Ako je na ulaz K dovedena 0, onda je P0=0, ujedno "EX ILI" kola, na svojim
izlazima, daju vrijednosti jednake ulaznim vrijednostima B3B2B1B0 (jer je 0
B=B). Sistem, u tom sluaju, vri funkciju sabiraa.
P4
PPS
S1
S2
S3
P3
PPS
P2
PPS
S0
P1
PPS
P0
K
A3
B3
A2
B2
A1
B1
A0
B0
Slika 20.5 Blok ema sabiraa-oduzimaa.

Ako je K=1, onda kola "EX ILI" komplementiraju ulazne vrijednosti, odnosno
1 B B . Vrijednost K=1 se, takoe, dovodi u sistem i kao ulazni prenos, pa se,
na taj nain, na izlazu dobija A B 1 A B .
_________________________________________________
273
Glava 21. D/A I A/D KONVERZIJA

_________________________________________________
21
D/A I A/D
KONVERZIJA
Poznavanje digitalne elektronike, odnosno digitalnih kola, omoguava dosta
jednostavnu obradu digitalnih signala, koja u nizu sluajeva pokazuje prednosti
u odnosu nad obradom analognih signala. Stoga je, veoma esto, pogodno
analogne signale predstaviti u digitalnoj formi. Kola koja to rade nazivaju se
analogno digitalni, ili krae A/D, konvertori. Meutim, isto tako, nakon izvrenih
obrada, u mnogo sluajeva, je potrebno da se dobijeni digitalni signal pretvori u,
njemu odgovarajui, analogni. Kola koja obavljaju ovu funkciju nazivaju se
digitalno analogni, odnosno D/A, konvertori. Obzirom da se pojedini A/D
konvertori realizuju pomou D/A konvertora, to je pogodnije prvo razmotriti D/A,
a zatim A/D konvertore.
21.1 D/A KONVERTORI

Kako D/A konvertor pretvara digitalni u analogni signal, to je neophodno da
svaka digitalna kombinacija nekog signala ima jedinstven analogni naponski (ili
strujni) ekvivalent. Naime, ako se, npr., dovedu izlazi brojaa na D/A konvertor
(slika 21.1a), tada e se na njegovom izlazu dobiti odgovarajui analogni
ekvivalenti za svaku kombinaciju izlaza brojaa (slika 21.1b).
_________________________________________________
275

_________________________________________________
vA
vA
izlaz
D/A
KONVERTOR
Q0
a)
1 LSB
Q2
Q1
BROJA^
b)
000 001 010 011 100 101 110 111
Q 2 Q 1Q0
Slika 21.1 D/A konvertor na ijem ulazu se dovode izlazi iz brojaa:

a) Blok ema; b) Statika karakteristika prenosa D/A konvertora.
U primjeru sa slike 21.1, pretpostavili smo, radi jednostavnosti, da se radi o
trobitnom konvertoru, iako se u praksi esto srijeu dvanestobitni i
esnaestobitni konvertori. Sa slike 21.1b vidi se da svakoj kombinaciji digitalnog
signala na ulazu konvertora odgovara odreeni naponski nivo na izlazu. Zavisno
od binarne kombinacije, na izlazu se dobijaju naponi ije su vrijednosti poreane
stepeniasto, u skladu sa vrijednou ulaznog digitalnog signala. U prikazanom
sluaju, kako se na ulazu ima osam kombinacija, to je svakoj dodijeljena jedna
stepenica sa odreenim naponskim nivoom. Prva stepenica odgovara
kombinaciji 001, druga kombinaciji 010,..., a posljednja kombinaciji 111. Kod
idealnog konvertora, razmak izmeu svake od stepenica je jednak i naziva se
"promjena za bit najmanje teine" (LSB - least significant bit). Nesavrenost D/A
konvertora postoji ako se neki od LSB razlikuju meusobno. Mjera za tu
nesavrenost je odstupanje od linearanosti konvertora.
1/2 LSB
1/2 LSB
Slika 21.2 Greka D/A konvertora van granica tolerancije.
Kod linearnog konvertora, ako se povue pravac iz koordinatnog poetka do
stepenice koja odgovara kombinaciji 111, nijedna od datih stepenica ne odstupa
od prave. Nesavrenost se moe tolerisati do odreenog stepena. Konvertor
postaje neupotrebljiv ako se dva susjedna naponska nivoa promijene za po
_________________________________________________
276

_________________________________________________
1/2LSB, na nain kako je to prikazano na slici 21.2. U ovom sluaju se, za dvije
susjedne kombinacije dobija ista analogna vrijednost, te je, stoga, ovakav
konvertor neupotrebljiv za pravilnu konverziju digitalnog u analogni signal.
Iz prethodnog, moe se zakljuiti da D/A konvertor treba da obezbijedi da se
digitalne kombinacije pretvore u razliite naponske nivoe, tako da se, za svake
dvije susjedne kombinacije, dobiju naponski nivoi sa jednakim razmacima.
Ovakav zahtjev se moe ostvariti na razliite naine. Mi emo, meutim,
razmotriti samo jedan, koji se najee primjenjuje. To je D/A konvertor
realizovan pomou takozvane ljestviaste R-2R mree.
B0
2R
2R
Q0
A0
R
2R
Q1
B1
A1
R
2R
Q2
B2
A2
R
2R
Qi
Bi
Ai
R B n-2 R
2R
Q n-2
B n-1
2R
Q n-1
A n-2
2R
A n-1
V
Slika 21.3 Ljestviasta R-2R mrea.
Otpornika mrea, prikazana na slici 21.3, ima neka specifina svojstva.
Posmatrajui mreu iz bilo kojeg od vorova Bi, bilo sa lijeve ili sa desne strane,
ekvivalentna otpornost je uvijek 2R. Provjerimo ovo za tri vora, raunajui
ekvivalentne otpornosti sa lijeve strane vorova. U tu svrhu nacrtajmo slike koje
daju samo djelove mree lijevo od posmatranih vorova .
Za vor B0 (slika 21.4a), oigledno, slijedi da je ekvivalentna otpornost 2R. Za
vor B1 (slika 21.4b) dva otpornika otpornosti po 2R vezana su paralelno, a
zatim redno sa otpornikom otpornosti R, pa je ekvivalentna otpornost, takoe,
2R. Obzirom da je lijevo od B1 ekvivalentna otpornost 2R, te da je ona u paraleli
sa 2R i na red sa R (slika 21.4c), opet je, i za B2, ekvivalentna otpornost 2R. Na
bazi prethodnog, indukcijom se zakljuuje da e, i za bilo koji
_________________________________________________
277

_________________________________________________
drugi vor, idui desno, ekvivalentna otpornost biti 2R. Obzirom da je mrea
simetrina, jasno je da isti zakljuci vae kad se posmatraju ekvivalentne
otpornosti s druge (desne) strane vorova Bi.
B0
2R
B0
2R
B1
2R
B0
2R
2R
B1
2R
B2
R eB1 =2R
B1
B2
2R
R eB1 =2R
R eB0 =2R
a)
R eB2 =2R
b)
c)
Slika 21.4 Nalaenje ekvivalentne otpornosti za vorove

B0, B1 i B2 sa lijeve strane.
Za vorove Ai, lako je nai ekvivalentnu otpornost. Naime, imajui u vidu da su, i
sa jedne i sa druge strane vora Bi, ekvivalentne otpornosti po 2R, to se
ekvivalentne otpornosti u odnosu na vorove Ai mogu odrediti na osnovu slike
21.5.
Bi
R eB i =2R
2R
R eB i =2R
Ai
Slika 21.5 Ekvivalentna otpornost iz taaka Ai.

U odnosu na take Ai, sa slike 21.5, slijedi da ekvivalentne otpornosti iznose po
3R (dva po 2R paralelno, a zatim sa 2R redno).
Posmatrajmo sada to se deava ako se neki kraj Ai prikljui na naponski izvor
(V). Neka je na izvor prikljuen vor An-1. Tada se u grani An-1Bn-1 javlja struja
I=V/(3R). Ta struja se, iz vora Bn-1, grana na I/2 na lijevu i I/2 na desnu stranu
(slika 21.6a). Ako je na izvor V prikljuen vor An-2, tada se struja (iste
vrijednosti kao prije jer je ista otpornost iz svake take Ai), u voru Bn-2, grana
na I/2 lijevo i I/2 desno ka voru Bn-1. Struja I/2 se, dalje, iz vora Bn-1, zbog
jednakih otpornosti rava na po I/4 (In-2=I/22), kao na slici 21.6b. Slino se
_________________________________________________
278

_________________________________________________
dobija kad se posmatra vor An-3, s tim to se tada na izlazu (krajnji desni
otpornik 2R) dobja struja I/8 (In-3=I/23), kako je to ilustrovano na slici 21.6c.
Na osnovu prethodnog razmatranja, i na osnovu slike 21.6, nije teko zakljuiti
da e se iz grane A0B0, struja tako granati da e, na izlaznom otporniku, imati
vrijednost In-n=I0=I/2n, pa opti izraz za izlaznu struju ima oblik
II Qn 1In 1 Qn 2In 2 ... Q11
I Q0I0 Qn 1
I
I
I
I
Qn 2 2 ... Q1 n 1 Q0 n ,
2
2
2
2
gdje su sa Qi oznaeni signali kojima se, zavisno od toga dali imaju nivoe
logike nule ili jedinice, preko prekidaa, obezbjeuje da take Ai budu spojene
sa masom, odnosno na napon V.
2R
2R
2R
I/2 R
B n-1
I/2
I
2R
2R
A n-1
a)
2R
I/2 R B n-2 R I/2 B n-1 I/4

I
I/4
2R
2R
2R
I/2
B n-3
b)
2R
R I/4
I
2R
A n-2
2R
R I/2
I/4
2R
I/8
I/8
2R
2R
A n-3
c)
Slika 21.6 Grananje struja kad je na izvor prikljuena taka:

a) An-1; b) An-2; c) An-3.
Izdvajajui I/2, i mnoei i imenioce i broice sa 2n-1, te izdvajajui iz imenioca
2n-1, dobija se
II
I
2 2n 1
V
( Qn 12n 1 Qn 2 2n 2 ... Q121 Q0 20 )
6R2n 1
( Qn 12n 1 Qn 2 2n 2 ... Q121 Q0 20 ) .
Dodajui ljestviastoj mrei jedan operacioni pojaava, kao na slici 21.7, dobija
se principska ema D/A konvertora sa ljestviastom mreom.
_________________________________________________
279

_________________________________________________
R
2R
B0
2R
Q0
B1
2R
Q1
A0
B2
2R
Q2
A1
B n-1
2R
Q n-1
II
2R
_
A n-1
A2
R1
VI
Slika 21.7 D/A konvertor sa ljestviastom mreom.

Sa slike 21.7 vidi se da je napon na izlazu D/A konvertora jednak
VI
VR1
n 1
6R2
( Qn 12n 1 Qn 2 2n 2 ... Q121 Q0 20 ).
(21.1)
Iz relacije (21.1), slijedi da je naponski ekvivalent jedne stepenice LSB jednak

VR1/(6R2n-1). Zavisno od toga koji digitalni signal se konvertuje, imaju se
razliite kombinacije Qi (i=0,1,2,...,n), koje direktno, na osnovu prethodne
relacije, definiu vrijednost analognog napona na izlazu konvertora.
Napomenimo i to da n predstavlja broj bita digitalnog signala koji se konvertuje,
pa, za sluaj etvorobitnog signala, relacija (21.1) ima oblik
VR1
VI
( Q3 23 Q2 22 Q121 Q0 20 ) .
6R23
Tako, konvertovana (analogna) vrijednost digitalnog signala 1100, iznosi
VR1
VR1
VI
.
(1 23 1 22 0 21 0 20 )
3
4R
6R2
Napomenimo da se, u praksi, koristi i R-2R mrea istovjetna prethodnoj, ali sa
drugaijom koncepcijom napajanja, kojom se postiu odreene prednosti u
odnosu na razmotrenu. Analiza takvih konvertora analogna je prethodnoj analizi.
Na slici 21.8 predstavljena je jedna ema veza 8-bitnog D/A konvertora tipa
DAC0800 do DAC0802 proizvodnje "NATIONAL" ukupne greke 1LSB.
_________________________________________________
280

_________________________________________________
DIGITALNI ULAZ
MSB
81
10V
LSB
82
83
84
85
86
87
88
10K
5K
10V
5K
10
11
12
14
15
IZLAZ
DAC0800
3
0.1 F
a)
13
16
0.01
10K
DO 20V
1
REF
(-)
komp.
V
LC
I
i
V
0.1 F
REF
+
V
(+)
b)
16
B8 LSB
15
B7
14
B6
4 DAC0800 13
B5
12
B4
11
B3
10
B2
B1 MSB
Slika 21.8 D/A konvertor DAC0800: a) [ema veza;

b) Izgled i raspored noica.
21.2 A/D KONVERTORI

A/D konvertorima se analogni signal pretvara u digitalni. Postoje razliiti principi
realizacije A/D konvertora. Ovdje e biti razmotren jedan od njih, koji je moda
najilustrativniji za shvatanje principa A/D konverzije. Naime, razmatrae se
takozvani pratei A/D konvertor. Ovaj konvertor se sastoji od jednog brojaa, sa
mogunou brojanja naprijed i unazad (N/U), jednog D/A konvertora,
komparatora i izvora takt impulsa. Principska ema prateeg konvertora
prikazana je na slici 21.9.
vu
+
N/U
BROJA^
TAKT
IMPULSI
Q n-1
Q n-2
vA
Q1
Q0
D/A KONVERTOR
Slika 21.9 Pratei A/D konvertor.

Sa slike 21.9 vidi se da broja ima dva ulaza i n izlaza. Ulaz oznaen sa N/U,
koji se dovodi sa izlaza komparatora, kontrolie da li e broja da broji naprijed
_________________________________________________
281

_________________________________________________
(N) ili unazad (U). Naime, ako je na ulazu N/U logika jedinica, broja broji
naprijed, a ako je na ulazu N/U logika nula, broja broji unazad. Drugi ulaz C
predstavlja ulaz na kome se dovode takt impulsi koje broja broji. Izlazi iz
brojaa (Qn-1,Qn-2,....,Q1,Q0) predstavljaju izlaze A/D konvertora, a oni se
istovremeno dovode na ulaze D/A konvertora, na ijem izlazu se dobija analogni
ekvivalent vA digitalnog signala Qn-1,Qn-2,....,Q1,Q0.
Princip rada ovog konvertora najlake je objasniti pomou slike 21.10, koja
ilustruje konverziju signala proizvoljnog oblika.
takt impulsi
vu
vA
t
Slika 21.10 Konverzija analognog napona pomou prateeg A/D

konvertora.
Kako je u poetku broja na nuli, to je i na izlazu D/A konvertora napon vA
jednak nuli. U tom sluaju je ulazni napon vu vei od vA, te je na izlazu
komparatora logika jedinica. Dakle, broja broji unaprijed. Poslije svakog takt
impulsa, stanje na izlazu brojaa se mijenja (u skladu sa prirodnim binarnim
kodom), te, kako se ta stanja dovode u D/A konvertor, to e na njegovom izlazu
napon rasti za po jednu stepenicu poslije svakog takt impulsa. U jednom
trenutku, meutim, napon sa izlaza konvertora (vA), dostii e, ili e premaiti,
vrijednost ulaznog napona ija se konverzija vri. Tada, kako je vA>vu, to je na
izlazu komparatora logika nula, to implicira da broja pone da broji unazad.
Pri brojanju unazad, napon vA, pri svakom takt impulsu, pada za po jednu
stepenicu, te, kad ovaj napon padne ispod vrijednosti ulaznog napona, opet,
komparator daje logiku jedinicu, pa broja broji unaprijed, to znai da se
_________________________________________________
282

_________________________________________________
poveava vA za po jednu stepenicu. Na slici 21.10 ilustrovano je kako napon vA,

koji predstavlja analogni ekvivalent digitalnih izlaza, prati ulazni napon vu.
Finoa, kojom ovaj napon prati ulazni napon, predstavlja finou konverzije, i
oito da ona zavisi, kako od frekvencije takt impulsa, tako i od veliine stepenice
(LSB) D/A konvertora. Naime, pri manjim LSB, manja e biti odstupanja
digitalizovanih vrijednosti ulaznog napona od njegove anologne vrijednosti.
Takoe, pri veoj frekvenciji takt impulsa, konvertor e biti u stanju da bolje prati
bre promjene ulaznog napona.
1
2
3
5
11
12
MP
13
14
15
16
17
18
CS
RD
WR
INTR
ADC
5V
V CC
085
084
083
082
081
080
150pF
Transducer
CLK IN
087
086
10K
CLK R
VIN (+)
V IN (-)
A GND
VREF/2
O GND
6
7
8
9
10
ulaz
ADJ
MP - mikroprocesor
MP BUS
Slika 21.11 A/D konvertor tipa ADC0802 do ADC0805.

Na slici 21.11 predstavljena je jedna ema veze 8-bitnog A/D konvertora tipa
ADC0801 do ADC0805 proizvodnje "NATIONAL". Rezolucija ovih A/D
konvertora je 8 bita, ukupna greka: (1/4)LSB, (1/2)LSB i 1LSB, a vrijeme
konverzije 100s.
21.3 KONVERTOR NAPONA U FREKVENCIJU

Veoma esto je poeljno da se odreeni analogni napon pretvori u povorku takt
impulsa ija je frekvencija proporcionalna vrijednosti datog napona. Sklopovi koji
vre takvu konverziju nazivaju se konvertori napona u frekvenciju. Jedna
mogua realizacija takvog konvertora data je na slici 21.12.
_________________________________________________
283

_________________________________________________
P
MK
R
C
vi
+
+
vk
-VR
Slika 21.12 Konvertor napona u frekvenciju.

Sva kola, primijenjena na slici 21.12, su ve ranije razmatrana, te, stoga, nije
teko shvatiti princip rada ovog kola. Sa MK oznaeno je monostabilno kolo, dok
je sa P oznaen bilateralni prekida. Na ulaz kola se dovodi napon V, iju
konverziju treba obaviti. Na izlaz vi generie se linearni naponski oblik (vidi
generatore linearne vremenske baze) dat relacijom
V
(21.2)
vi
t.
RC
Obzirom da se ovaj napon dovodi na "-" ulaz komparatora, te kako je na njegov
"+" ulaz prikljuen napon -VR, to e na izlazu komparatora biti logika nula sve
dok napon vi ne padne ispod vrijednosti -VR. Tada napon na "+" ulazu
komparatora postaje vei od napona na njegovom "-" ulazu, pa se na izlazu
komparatora dobija naponski nivo logike jedinice. Promjena napona na izlazu
komparatora, sa nivoa logike nule na nivo logike jedinice, predstavlja okidni
impuls za monostabilni multivibrator MK, koji na svom izlazu generie impuls
kojim se prekida P zatvara. Trajanje impulsa na izlazu MK treba da bude toliko
da dri prekida zatvorenim dok se kondenzator ne isprazni. Kako se
kondenzator prazni preko prekidaa (veoma male otpornosti) to pranjenje
kratko traje. Kad se kondenzator isprazni (gotovo trenutno), napon vi opet
postaje nula, pa i na izlazu komparatora napon pada sa nivoa logike jedinice
na nivo logike nule. Po zavretku trajanja kratkog impulsa na izlazu MK kola,
prekida je ponovo otvoren, te napon vi ponovo raste (u apsolutnom iznosu) po
relaciji (21.2). Ponovo, kad dostigne vrijednost -VR, sve se ponavlja. Talasni
oblici napona vi i napona na izlazu komparatora vk dati su na slici 21.13.
_________________________________________________
284

_________________________________________________
vi
T
t
-VR
vk
T
T
t
Slika 21.13 Oblici napona kod konvertora napona

u frekvenciju: a) vi; b) vk.
Za sliku 21.13 pretpostavili smo da se kondenzator praktino trenutno prazni. Sa
slike se vidi da je perioda impulsa (u taki vk) jednaka vremenu T za koje napon
vi dostigne vrijednost -VR, odnosno
V
T VR
RC
RC
VR.
V
Iz prethodnog izraza slijedi da je frekvencija impulsa vk data sa

1
V
f
V kf ,
T VRRC
odakle se vidi da je ulazni napon V direktno proporcionalan frekvenciji impulsa
na izlazu komparatora, pri emu konstanta proporcionalnosti iznosi k=VRRC.
_________________________________________________
285
Prilog A
O OSNOVNIM KOMPONENTAMA
1. Oznaavanje i provjera otpornika
Neki tipovi otpornika stalnih vrijednosti, tolerancija 5%, 10% i 20%, oznaavaju se pomou koda
boja. U donjoj tabeli data su znaenja pojedinih boja. Pored tabele pruena su objanjenja primjene
ovoga koda.
BOJA CIFRA
MULTIPL TOLERANSA REDOSLJED OZNAKA
crna
0
braon 1
crvena 2
oran`
3
ùta
4
zelena 5
plava
6
ljubi~a. 7
siva
8
bijela
9
zlatasta
srebrnasta
bez boje
1
10
100
1000
10000
100000
1000000
0.1
0.01
1. zna~ajna cifra
2. zna~ajna cifra
multipl
toleransa
DIGITAL MULTIMETER
D C
V
O
L
T
S
600
300
60
12
3
0.3
600
300
60
12
3
x1
x10
x100
x1K
x100K
D
0.06
C
1.2
m 12
A 120
5%
10%
20%
A C
V
O
L
T
S
O
H
M
S
COM
Tipi~no ozna~avanje otpornika snage je

na samom tijelu otpornika.
zelena
crna
braon
srebrnasta
Kao primjer primjene koda boja razmotrimo sluaj oznaka boja prema redosljedu: zelena, crna,
braon i srebrnasta. Za ovaj sluaj moe se pisati
R 500 10%,
jer se na prve dvije znaajne cifre odnose zelena (5) i crna (0), na multipl se odnosi trea oznaka
(braon - 10), a na toleranciju etvrta oznaka (srebrnasta - 10%).
Kontrola ispravnosti otpornika moe se najjednostavnije izvriti mjerenjem pomou ommetra, ili
multimetra, na podruju koje odgovara naznaenoj vrijednosti otpornosti konkretnog otpornika, a
prema datoj slici. Na podruju 100, multimetar pokazuje 5, to odgovara otpornosti otpornika koda
boja: zelena, crna, braon i srebrnasta.
_________________________________________________
285
2. Oznaavanje kondenzatora
Neki kondenzatori se oznaavaju bojama. Kod boja kondenzatora u osnovi je isti kao za otpornike,
uz neke razlike vezane za tolerancije. U ovom prilogu data je tabela za kod boja kondenzatora
(izraavanje u pF). Isto tako, prikazana su objanjenja za primjenu koda na primjerima dvije vrste
kondenzatora (keramiki disk i cjevasti presovani kondenzator).
BOJA
CIFRA
MULTIPL
TOLERANSA
20%
1%
2%
3%
1
10
100
1000
10000
100000
1000000
0
1
2
3
4
5
6
7
8
9
crna
braon
crvena
oran`
ùta
zelena
plava
ljubi~asta
siva
bijela
zlatasta
srebrnasta
bez boje
1. zna~ajna cifra
2. zna~ajna cifra
1. zna~ajna cifra
2. zna~ajna cifra
multipl
multipl
toleransa
5%
temp. koef.
1. zna~ajna cifra
2. zna~ajna cifra
multipl
toleransa
0.1
0.01
10%
20%
NAPON
1. zna~ajna cifra
2. zna~ajna cifra
KAPACITIVNOST
dvije nule
! Dodati
zna~ajnim ciframa za napon
3. Izgled i provjera ispravljakih dioda

U praksi se najee srijeu ispravljake diode oblika predstavljenih na slici, na kojoj su date i
karakteristine oznake za prepoznavanje njihovih prikljuaka (anode - A i katode - K.
A
K
A
A
Kad se eli provjeriti ispravnost diode, najjednostavnije je to uiniti pomou ommetra, ili pomou
multimetra na omskom podruju) kako je to prikazano na slici. Kad se prikljui dioda kao na prvom
dijelu slike, mjeri se njena otpornost u direktnom smjeru, i ona ima relativno visoku otpornost. Pri
inverznom polarisanju (drugi dio slike), otpornost diode (u inverznom smjeru) kod ispravne diode
mora imati praktino beskonanu vrijednost.
_________________________________________________
286
oo
oo
DIODA DIREKTNO POLARISANA
DIODA INVERZNO POLARISANA
Na bazi ilustrovana dva mjerenja, moe se odrediti karakter prikljuaka ako oni nijesu oznaeni na
neki nain (u ovom sluaju trakastom oznakom blie katodi). I bez oznake, pri pokazivanju konane
vrijednosti otpora, anoda je ona elektroda koja je prikljuena na "V" multimetra, a katoda ona druga.
4. Izgled i provjera tranzistora

Oblici najee korienih tranzistora, posmatranih sa strane noica, ili odozgo, prikazani su na
donjoj slici.
POGLED SA STRANE NO@ICA

E
B
E C
C E
B
Za neke oblike tranzistora karakteristiniji je pogled odozgo, pa su oni tako i prikazani na narednoj
slici.
POGLED ODOZGO
B
B C E
_________________________________________________
287
Provjera ispravnosti tranzistora moe se realizovati na analogan nain kao i za diode, s obzirom da
tranzistor ine dva p-n spoja (vidi ilustraciju, za npn tranzistor, na donjoj slici.
Dakle, otpornosti od B ka E i od B ka C imae konane vrijednosti, pri emu je vrijednost od B ka E

manja.
Prilog B
UNIVERZALNA [TAMPANA PLOÂ
Pri realizaciji fizikih modela raznih elektronskih kola, i posebno u edukativne svrhe, iroko se koriste
univerzalne tampane, odnosno eksperimentalne ploe. Na donjoj slici prikazana je eksperimentalna
ploa posmatrana sa radne i sa donje strane.
Sa radne strane ploe uoavaju se leita kontakata (kvadratii) u koje se "ubadaju" noice
komponenti. Sa donje strane vidi se kako su pojedini kontakti ploice meusobno povezani.
_________________________________________________
288
Prilog C
VJEBA 1
Cilj ove vjebe je upoznavanje sa nainom praktine realizacije prostog ispravljakog kola sa
kapacitivnim filtrom, saglasnog sa slikom 10.11.
PROBE ADJ
INTENS POS X
OSCILOSCOPEPOWER ON
FOCUS POS Y
VOLTS/DIV
SEC/DIV
DC
PROBE ADJ
AC
INTENS POS X
OSCILOSCOPEPOWER ON
FOCUS POS Y
VOLTS/DIV
SEC/DIV
DC
AC
Pri realizaciji, mogu se koristiti komponente: R=470k; C=220nF; dioda tipa 1N4148. Frekvencija
ulaznog signala 50Hz.
_________________________________________________
289
VJEBA 2
Predmet ove vjebe je realizacija pojaavaa sa zajednikim emitorom, saglasnog sa slikom 3.9.
+V CC
vu
R1
C
B
E
RC
vi
R2
C
Koriene su sljedee komponente: R1=470k; R2=47k; RC=3,3k; C=220nF; +VCC=20V;

tranzistor tipa BC182. Naponsko pojaanje ovog pojaavaa iznosi A=-360.
SUGESTIJA: Mijenjajui napon na ulazu, posmatrati izoblienja koja se javljaju na izlazu usljed
ulaska tranzistora u zasienje i zakoenje.
_________________________________________________
290
VJEBA 3
Ova vjeba realizuje se saglasno slici 8.5, koja predstavlja neinvertujui pojaava.
-V CC +V CC
R1
R2
3
4
-V CC +
ul. -
vi
741
vu
iz. +VCC
5
U realizaciji je korien operacioni pojaava sa osam noica. Noice 1 i 5 koriste se za

podeavanje offseta. Noica 8 nije povezana, dok su funkcije ostalih noica naznaene na slici.
Ostale komponente su R1=470ki R2=47k. Naponi napajanja su 15V.
SUGESTIJA: Odrediti vrijednosti ulaznog napona (analitiki i eksperimentalno) pri kojima pojaava
ulazi u zasienje. Realizovati pomou istih komponenti jedinini i invertujui pojaava.
_________________________________________________
291
VJEBA 4
Vjeba ima za cilj realizaciju integrisanog stabilizatora sa Zenner diodom i ispitivanje stvarnih
svojstava ovakvog stabilizatora kada se na njegov ulaz dovede izrazito nestabilan napon oblika kao
na slici a. Na slici b prikazana je ema stabilizatora sa slike 10.13, a na slici c izgled ploice sa
relizovanim stabilizatorom
BC182
vu
vu
10K
oko 8V
8V
10K
3 + 7
2 741
4
ZF2V7
v i =5,4V
10K
K
b)
a)
A
c)
vu
nestabilisan napon kao na slici "a"

10K
ZF2V7
10K
vi
5,4V
741
5
10K
E B C
BC
182
SUGESTIJA: Snimati signal na ulazu kao i signal na izlazu! Poeljno je da se to radi dvokanalnim
osciloskopom.
_________________________________________________
292
VJEBA 5
Prema emi sa slike 11.8, na eksperimentalnoj ploici, realizovati Wienov oscilator i snimiti njegov
izlaz. Na osnovu izraza 11.4 provjeriti frekvenciju izlaznog signala sa frekvencijom ustanovljenom na
osciloskopu.
PROBE ADJ
POWER ON
INTENS
FOCUS
VOLTS/DIV
SEC/DIV
DC
-5V
AC
+5V
100K
47K
10K
1nF
vi
741
5
1nF
10K
_________________________________________________
293
VJEBA 6
Zadatak vjebe je da se realizuje "I" kolo u CMOS tehnologiji, a zatim da se izvri njegovo testiranje.
Na slici je predstavljena ema kola 4007, kao i izgled istog nakon njegovog postavljanja na ploicu.
14
13
11
TESTIRANJE
A=+5V
B-povorka pravoug. impulsa
IZLAZ: AB=B
12
A=0
B-povorka pravoug. impulsa
IZLAZ: AB=0
7
10
VDD =+5V
A
7 6 5 4 3 2 1
4007
8 9 10 111213 14
AB
SUGESTIJA: Koristei iste elemente, projektovati ILI kolo.
_________________________________________________
294
VJEBA 7
Predmet vjebe je realizacija astabilnog multivibratora, saglasna slici 16.20.
+V CC
R1
4
R2
5
555
vi
6 7 8
Koriste se sljedee komponente: R1=470k; R2=840k; C=440nF; +VCC=10V.

SUGESTIJA: Snimiti napon na neuzemljenom kraju kondenzatora (prikljuak na noici 6).
_________________________________________________
295
VJEBA 8
Ovom vjebom realizuje se monostabilni multivibrator. Okidanje monostabilnog multivibratora vri se
opadajuom ivicom signala izlaza astabilnog multivibratora. Snimiti izlaze oba multivibratora pomou
dvokanalnog osciloskopa.
+V CC
1
555
555
7
6
5
dvokanalni osciloskop
+V CC
100nF
3.3K
100nF
4
5
10K
555
6 7 8
555
6 7 8
3.3K
_________________________________________________
296
VJEBA 9
Realizovati vezu brojaa 74LS93 sa multipleksorom 4051 kao na donjoj emi i snimiti na osciloskopu
stanja izlaza.
otvoren
4051
74LS93
takt
reset
+5V
X4
1 14
2 13
3 12
4 11
X6
izlaz X
Q3
X7
X5
5 10
6 9
Q1
Q2
-5V
+5V
1 16
2 15
3 14
4 13
5 12
6 11
7 10
8 9
+5V
+5V +5V
X3
+5V
0V
0V
0V
0V
0V
X0 X1 X2 X3 X4 X5 X6 X7 X0 X1
X2
X1
+5V
-5V
X0
-5V
-5V
A
B
C
takt
reset
7 6 5 4 3 2 1
8 7 6 5 4 3 2 1
8 9 10 111213 14
9 10 111213 141516
74LS93
analogni
izlaz
4051
-5V
adresni ulazi
analognog multipleksera
CBA
_________________________________________________
297
VJEBA 10
Predmet vjebe je povezivanje brojaa (74LS93) i D/A konvertora sa lestviastom mreom i
snimanje analognog izlaznog signala.
reset
14
13
12
+5V
74LS93
STRUKTURA 74LS93
TAKT
2R
MSB
Q0
2R
11
Q3
10
2R
14 13
Q0 Q3
12
2R
LSB
R
R
Q2
5
Q3
6
+5V
osciloskop
reset
10K
20K
takt
Q0
2R
+5V
Q1 Q2
11 10
Q1
Q1
Q2
Takt
viz
20K
10K
20K
10K
7 6 5 4 3 2 1
74LS93
8 9 10 111213 14
20K
v iz
20K
NAPOMENA: Kolo 74LS93 u vjebi 9 korieno je kao trobitni, a u vjebi 10 kao etvorobitni broja,
to omoguava njegova struktura prikazana gore.
SUGESTIJA: Realizovati ovu vjebu i korienjem D/A konvertora prikazanog na slici 21.7.
_________________________________________________
298
SADRAJ
Strana
Sadraj
Predgovor prvom izdanju
Predgovor drugom izdanju
1 OSNOVI FIZIKE POLUPROVODNIKA
1.1. Energetski nivoi elektrona
1.2 Sopstvena i primjesna provodnost poluprovodnika
1.2.1 n-tip i p-tip poluprovodnika
9
9
11
12
2 DIODE
2.1.Ispravljake diode
2.1.1 p-n-spoj - dioda
2.1.2 Direktna i inverzna polarizacija
2.1.3 Strujno naponska karakteristika diode
2.1.4 Aproksimiranje diode
2.2 Vrste dioda
2.2.1 Svjetlea dioda (LED)
2.2.2 Fotodiode i optoizolatori
2.2.3 Schottky dioda
2.2.4 Varikap dioda
2.2.5 Zenner dioda
2.3 Model diode za male signale
2.3.1 Teorema superpozicije
2.3.2 Otpornost diode za male signale
3 TRANZISTORI
3.1 Bipolarni tranzistor
3.1.1 Princip rada
15
15
15
17
18
20
22
22
22
23
24
25
26
26
27
29
29
29
3.1.2 Statike karakteristike

3.1.3 Oblast sigurnog rada tranzistora
3.1.4 Polarizacija tranzistora
3.1.5 Kompletna ema tranzistora kao pojaavaa
3.1.6 Model tranzistora za male signale
3.1.7 Osnovne pojaavake sprege
3.1.8 Darlingtonov par
3.2 Tranzistori sa efektom polja
3.2.1 FET (field effect transistor)
3.2.2 MOSFET (metal oxide semicondutctor field effect transistor)
3.3 Pojaavai sa FET-om i MOSFET-om
32
34
35
36
40
41
48
49
49
53
57
4 DIFERENCIJALNI POJAAVA
4.1 Princip rada
4.2 Pojaanje diferencijalnog pojaavaa
4.3 Realni diferencijalni pojaava
59
59
62
64
5 STRUJNI IZVORI
5.1 Polarizacija tranzistora i diferencijalnog
pojaavaa strujnim izvorima
67
6 POJAAVAI SNAGE
6.1 Push-pull pojaava snage
73
75
7 POJAAVAI SA POVRATNOM SPREGOM

7.1 Negativna povratna sprega
81
83
8 OPERACIONI POJAAVA I NJEGOVE PRIMJENE

8.1 Operacioni pojaava
8.2 Primjene operacionog pojaavaa
8.2.1 Neinvertujui pojaava
8.2.2 Invertujui pojaava
8.2.3 Instrumentacioni pojaava
8.2.4 Integrator
8.2.6 Logaritamski pojaava
8.2.7 Konvertor napona u struju
87
87
89
89
91
93
95
96
97
98
69
9 FREKVENCIJSKE KARAKTERISTIKE POJAAVAA

9.1 Teorijski pristup
9.2 Aktivni filtri
99
99
105
10 ISPRAVLJAI
10.1 Struktura i opte karakteristike ispravljaa
10.2 Neupravljiva ispravljaka kola
109
109
111
10.3 Upravljiva ispravljaka kola

10.3.1 Tiristor
10.3.2 Ispravljako kolo sa tiristorom
10.4 Ispravljaki filtri
10.5 Stabilizatori napona
114
114
117
118
120
11 LINEARNI OSCILATORI
11.1 Oscilatori sa faznim pomakom
11.2 Oscilatori u tri take
11.3 Wienov oscilator
125
127
129
132
12 OSNOVNA IMPULSNA KOLA

12.1. Osnovni impulsni oblici
12.1.1 Heavisideova funkcija
12.1.2 Pravougaoni impuls
12.1.3 Linearni signali
12.2 RC i CR uobliavaka kola
12.2.1 RC kolo
12.2.2 Integrator
12.2.3 CR kolo
12.3 Uobliavaka kola sa diodama
12.4 Tranzistor kao uobliava
12.5 Komparatori
12.6 Schmittovo okidno kolo
135
135
135
136
138
138
139
143
144
147
147
150
151
154
13 BROJNI SISTEMI, BINARNA ARITMETIKA I KODOVI

13.1 Brojni sistemi
13.1.1 Binarni brojni sistem
13.1.2 Oktalni brojni sistem
13.1.3 Heksadecimalni brojni sistem
13.2 Binarna aritmetika
13.2.1 Binarno sabiranje
13.2.2 Binarno oduzimanje
13.2.3 Binarno mnoenje
13.2.4 Binarno dijeljenje
13.3 Kodovi
13.3.1 BCD kod
13.3.2 ASCII kod
13.3.3 Greyov kod
13.3.4 Kodovi za detekciju i korekciju greki
157
157
158
160
161
162
162
163
166
167
167
167
169
169
171
14 BOOLEOVA ALGEBRA I PREKIDAKE FUNKCIJE

14.1 Osnovi Booleove algebre
14.1.1 Postulati i pravila Booleove algebre
177
177
177
14.1.2 Zakoni Booleove algebre

14.1.3 De Morganove teoreme
14.1.4 Identiteti Booleove algebre
14.2 Prekidake funkcije i njihova minimizacija
14.2.1 Zadavanje prekidakih funkcija
14.2.2 Minimizacija prekidakih funkcija
178
178
179
180
180
182
15 OSNOVNA LOGIKA KOLA I NJIHOVE REALIZACIJE

15.1 Osnovna logika kola
15.2 Realizacije osnovnih logikih kola
187
187
190
16 MULTIVIBRATORSKA KOLA
16.1 Bistabilna kola
16.1.1 S-R le
16.1.2 S R le
16.1.3 S-R le sa signalom dozvole
16.1.4 S-R flip flop
16.1.5 J-K flip flop
16.1.6 D flip flop
16.1.7 T flip flop
16.2 Astabilni multivibratori
16.2.1 Astabilni multivibrator sa kolom "555"
16.3 Monostabilni multivibratori
16.3.1 Monostabilni multivibrator sa kolom "555"
203
203
204
206
207
208
209
210
211
212
217
220
224
17 GENERATORI LINEARNIH NAPONSKIH OBLIKA

17.1 Generator testerastog napona realizovan pomou
kola "555"
229
233
18 KOMBINACIONE MREE
18.1 Dekoder i enkoder
18.2 Konvertori koda
18.3 Segmentna indikacija
18.4 Multiplekser i demultiplekser
18.4.1 Analogni multiplekser/demultiplekser
237
237
242
243
245
247
19 SEKVENCIJALNE MREE
19.1 Registri
19.1.1 Pomjeraki registri
19.1.2 Prenos podataka iz registra u registar
19.1.3 Obostrani pomjeraki registar
19.2 Brojai
19.2.1 Redni brojai
19.2.2 Paralelni brojai
249
249
251
253
254
255
255
261
20 ARITMETIKA KOLA
20.1 Kola za binarno sabiranje i oduzimanje
267
267
21 D/A I A/D KONVERZIJA

21.1 D/A konvertori
21.2 A/D konvertori
21.3 Konvertor napona u frekvenciju
273
273
279
281
PRILOZI
285
INDEKS
299
Literatura
301

ELEKTRONIKA

Uploaded by

Copyright:

Available Formats

You might also like

ELEKTRONIKA

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

ELEKTRONIKA

Uploaded by

Copyright:

Available Formats

Prof.

Prof. dr Sran Stankovi

Glava 1. OSNOVI FIZIKE POLUPROVODNIKA

1.1 ENERGETSKI NIVOI ELEKTRONA

Slika 1.1 a) Jedan model atoma; b) Energetski

S. Stankovi, R-M. Lakovi, E L E K T R O N I K A

slovima: K, L, M, N, O, P i Q, i u svakoj od njih je tano definisan maksimalni

Glava 1. OSNOVI FIZIKE POLUPROVODNIKA

Slika 1.3 ematski prikaz energetskih zona: a) Dielektrika;

1.2 SOPSTVENA I PRIMJESNA PROVODNOST

S. Stankovi, R-M. Lakovi, E L E K T R O N I K A

1.2.1 n-tip i p-tip poluprovodnika

Slika 1.4 Povrinska ema obrazovanja primjesne provodnosti kod

Glava 1. OSNOVI FIZIKE POLUPROVODNIKA

Njegov energetski nivo ilustovan je na slici 1.5a (donorski nivo). Naputajui

Slika 1.5 ematski prikaz energetskih nivoa primjesnih

S. Stankovi, R-M. Lakovi, E L E K T R O N I K A

Slika 1.6 Kretanje elektrona i upljina pod uticajem elektrinog polja.

S. Stankovi, R-M. Lakovi, E L E K T R O N I K A

2.1.1 p-n spoj - dioda

Slika 2.1. Nosioci naelektrisanja. a) p-tip; b) n-tip.

postupkom od prostog spajanja). U tom sluaju, kako je koncentracija elektrona

Slika 2.2. p-n spoj. a) Trenutak stvaranja;

S. Stankovi, R-M. Lakovi, E L E K T R O N I K A

Primijetimo da je uspostavljeno elektrino polje, unutar oblasti prostornog

2.1.2 Direktna i inverzna polarizacija

Slika 2.3. Struja kroz diodu: a) direktno polarisanje,

Slika 2.4. ema realizacije pn-spoja postupkom zalivanja.

2.1.3 Strujno naponska karakteristika diode

S. Stankovi, R-M. Lakovi, E L E K T R O N I K A

koje opisuju ove zavisnosti. Sigurno najpouzdanija i najoiglednija je analiza

Slika 2.5. Polarisanje diode: a) Direktno; b) Inverzno.

upljina. Ako novoosloboeni elektroni imaju dovoljne energije da generiu

Slika 2.6. Karakteristika diode: a) Direktna polarizacija;

2.1.4 Aproksimiranje diode

Slika 2.7. Idealna dioda: a) Karakteristika; b) Ilustracija.

S. Stankovi, R-M. Lakovi, E L E K T R O N I K A

Slika 2.8. Druga aproksimacija: a) Karakteristika;

Slika 2.9. Trea aproksimacija: a) Karakteristika;

2.2 VRSTE DIODA

Slika 2.10 a) LED kao indikator; b) Sedmosegmentni indikator cifara.

2.2.2 Fotodiode i optoizolatori

S. Stankovi, R-M. Lakovi, E L E K T R O N I K A

provode u inverznom smjeru. Nain polarizacije fotodiode dat je na slici 2.11a.

Slika 2.11 a) Fotodioda; b) Optoizolator.

2.2.3 Schottky dioda

Slika 2.12 a) Polutalasni ispravlja; b) Izlazni napon za nie

Rjeavanje ovog problema zahtijeva projektovanje diode na specijalan nain,

Slika 2.13 Schottky dioda: a) Struktura; b) Polutalasnii ispravlja;

2.2.4 Varikap dioda

Slika 2.14 a) Ilustracija potencijalne barijere;

S. Stankovi, R-M. Lakovi, E L E K T R O N I K A

2.2.5 Zenner dioda

Slika 2.15 a) Karakteristika Zenner diode; b) Simbol Zenner diode.

Zenner diode se koriste za stabilizaciju napona, o emu e biti rijei u poglavlju

2.3 MODEL DIODE ZA MALE SIGNALE

2.3.1 Teorema superpozicije

S. Stankovi, R-M. Lakovi, E L E K T R O N I K A

U prethodnom primjeru razmatran je sluaj djelovanja dva naponska izvora u