BAI TAP KTMT HAN NOP 17/4

Câu 1
1. Trình bày phương pháp ánh xạ liên kết hoàn toàn?
2. Một máy tính có dung lượng bộ nhớ chính là 64MByte được tổ chức theo các block nhớ. Bộ nhớ
cache có dung lượng là 64Kbyte, kích thước đường là 64 byte. Tính dạng địa chỉ truy cập cache trong
trường hợp ánh xạ liên kết hoàn toàn.
Câu 2 Thực hiện phép toán sau trong máy tính: A+ B; A-B biết
A = - 0,101.2-101; B = - 0,1.2-1001
Câu 3. Biểu diễn số thực sau dưới dạng số phảy động 32 bít theo chuẩn IEEE/754:
x= - 371.687510 ; y= 1250.67510
Câu 4 Cho dạng thức biểu diễn số phảy động theo chuẩn IEEE- 754 32 bít như hình vẽ, lưu ý chuẩn
này sử dụng hệ đếm 2 để biểu diễn và chuẩn hóa phần định trị M và phần mũ E
31 30 23 22 0

S
(dÊu E (phÇn M (phÇn ®Þnh
) mò)
Xác định dạng thức số phảy động chuẩn hóa của số X trong hệ đếm thập phân, nếu giá trị biểu diễn
theo chuẩn IEEE nói trên của X là FF800000H
Câu 5 Trình bày thuật toán thực hiện phép nhân hai số không dấu?
Mô tả quá trình nhân trên máy tính hai số 4 bít sau: A=7(10), B=6(10).
Câu 6
a. Trình bày phương pháp ánh xạ trực tiếp?
b. Một máy tính có dung lượng bộ nhớ chính là 64MByte được tổ chức theo các block nhớ. Bộ
nhớ cache có dung lượng là 512Kbyte, kích thước đường là 64 byte. Tính dạng địa chỉ truy cập
cache trong trường hợp ánh xạ trực tiếp.
Câu 7 Cho dạng thức biểu diễn số phảy động theo chuẩn IEEE- 754 32 bít như hình vẽ, lưu ý chuẩn
này sử dụng hệ đếm 2 để biểu diễn và chuẩn hóa phần định trị M và phần mũ E:
31 30 23 22 0

S
(dÊ E (phÇn M (phÇn
u) mò) ®Þnh trÞ)
BAI TAP KTMT HAN NOP 17/4
Xác định dạng thức số phảy động chuẩn hóa của số X trong hệ đếm thập phân, nếu giá trị biểu
diễn theo chuẩn IEEE nói trên của X là 66980000H.

Câu 8 Trình bày giải thuật Booth thực hiện phép nhân hai số có dấu?
Mô tả quá trình nhân trên máy tính hai số 4 bít sau: A= -9(10), B= - 8(10)
Câu 9
a. Trình bày phương pháp ánh xạ liên kết tập hợp?
b. Giả sử hệ thống nhớ có bộ nhớ chính là 4GBytes, bộ nhớ cache có dung lượng là 512Kbytes.
Tổ chức nhớ theo kiểu ánh xạ liên kết tập hợp 8 đường, kích thước đường là 32 bytes. Hãy xác
định số bít của các trường địa chỉ khi truy nhập bộ nhớ cache?
Câu 10 Thiết kế mạch mở rộng bộ nhớ từ 1K x 4 lên 4K x 8.
Cho biết vùng địa chỉ quản lý của các IC.

Câu 11Giả thiết rằng máy tính có 128KB cache tổ chức theo kiểu ánh xạ liên kết tập hợp 4 line. Cache
có tất cả là 1024 Set từ S0->S1023. Địa chỉ bộ nhớ chính là 32 bít và đánh địa chỉ cho từng byte.
a. Tính số bít cho từng trường địa chỉ khi truy cập cache?
b. Xác định byte nhớ có địa chỉ 003D03BFh được ánh xạ vào Set nào của Cache?
Câu 12 Thiết kế mạch mở rộng bộ nhớ từ 2K x 4 lên 4K x 16.
Cho biết vùng địa chỉ quản lý của các IC.
Câu 13 Thực hiện phép toán sau trong máy tính: A-B; A+ B khi biết
A  0,111.2 1001 ; B  0,101.2 111

Câu 14 Một máy tính có dung lượng bộ nhớ chính là 1 GByte được tổ chức theo các block nhớ kích
thước 16 byte. Bộ nhớ cache có dung lượng là 2 Mbyte được tổ chức theo phương pháp ánh xạ liên
kết tập hợp 4line, giả sử kích thước của line đúng bằng kích thước block nhớ trong bộ nhớ chính.
a. Xác định số bít của các trường địa chỉ khi truy nhập bộ nhớ cache?
b. Hãy cho biết tập hợp S2 có thể chứa những block nào của bộ nhớ chính khi được đưa vào Cache.
Câu 15 Trình bày lưu đồ thuật toán thực hiện phép chia 2 số không dấu? Mô tả quá trình chia trên
máy tính hai số 4 bít sau: A= 13(10), B= 4(10)
BAI TAP KTMT HAN NOP 17/4
Câu 17 Một máy tính có dung lượng bộ nhớ chính là 1 GByte được tổ chức theo các block nhớ kích
thước 16 byte. Bộ nhớ cache có dung lượng là 2 Mbyte được tổ chức theo phương pháp ánh xạ liên
kết tập hợp 4line, giả sử kích thước của line đúng bằng kích thước block nhớ trong bộ nhớ chính.
a. Xác định số bít của các trường địa chỉ khi truy nhập bộ nhớ cache?
b. Hãy cho biết tập hợp S2 có thể chứa những block nào của bộ nhớ chính khi được đưa vào
Cache.
Câu 18 Thiết kế mạch mở rộng bộ nhớ từ 1K x 4 lên 4K x 16. Cho biết vùng địa chỉ quản lý của các
IC?

Câu 19 Trình bày lưu đồ giải thuật Booth thực hiện phép nhân hai số có dấu?
Mô tả quá trình nhân trên máy tính hai số 4 bít sau: A= -7(10), B= -13(10)

Câu 20 Thiết kế mạch mở rộng bộ nhớ từ 2K x 4 lên 8K x 16. Cho biết vùng địa chỉ quản lý của các
IC.
Câu 21 a. Trình bày phương pháp ánh xạ trực tiếp?
b. Một máy tính có dung lượng bộ nhớ chính là 64MByte được tổ chức theo các block nhớ. Bộ nhớ
cache có dung lượng là 512Kbyte, kích thước đường là 64 byte. Tính dạng địa chỉ truy cập cache
trong trường hợp ánh xạ trực tiếp.

Câu 22 Trình bày phương pháp ánh xạ tập hợp? Cho máy tính có dung lượng 64MB bộ nhớ chính, 64
KB Cache, kích thước đường 64 byte. Xác định các bít trong từng trường của phương pháp ánh xạ
tập hợp.
Câu 23 Thiết kế mạch mở rộng bộ nhớ từ 4K x 4 lên 16K x 16. Cho biết vùng địa chỉ quản lý của các
IC?
Câu 24 Trình bày phương pháp ánh xạ liên kết tập hợp? Giả sử hệ thống nhớ có bộ nhớ chính là
4GBytes, bộ nhớ cache có dung lượng là 512Kbytes. Tổ chức nhớ theo kiểu ánh xạ liên kết tập hợp 8
đường, kích thước đường là 32 bytes. Hãy xác định số bít của các trường địa chỉ khi truy nhập bộ nhớ
cache?
Câu 25 Thực hiện phép toán sau trong máy tính: A- B; A+B khi biết
A  0,111.2 1001 ; B  0,101.2 101
BAI TAP KTMT HAN NOP 17/4
Câu 26 Cho dạng thức biểu diễn số phảy động theo chuẩn IEEE-754 32 bít, lưu ý chuẩn này sử dụng
hệ đếm 2 để biểu diễn và chuẩn hóa phần định trị M và phần mũ E. Xác định dạng thức số phảy động
chuẩn hóa của số X trong hệ đếm thập phân, nếu giá trị biểu diễn theo chuẩn IEEE nói trên của X là
97880000H.
Câu 27 Trình bày lưu đồ giải thuật Booth thực hiện phép nhân hai số có dấu? Mô tả quá trình nhân
trên máy tính hai số 4 bít sau: A= -7(10), B= -14(10)
Câu 28 Trình bày lưu đồ thuật toán thực hiện phép chia 2 số có dấu? Mô tả quá trình chia trên máy
tính hai số 4 bít sau: A= -13(10), B= -4(10)
Câu 29Thiết kế mạch mở rộng bộ nhớ từ 1K x 4 lên 4K x 8. Cho biết vùng địa chỉ quản lý của các
IC?
Câu 30
1.Giả thiết rằng máy tính có 128KB cache tổ chức theo kiểu ánh xạ liên kết tập hợp 4 line. Cache có
tất cả là 1024 Set từ S0->S1023. Địa chỉ bộ nhớ chính là 32 bít và đánh địa chỉ cho từng byte.
a. Tính số bít cho từng trường địa chỉ khi truy cập cache?
b. Xác định byte nhớ có địa chỉ 103D04CFh được ánh xạ vào Set nào của Cache?
2. Trình bày lưu đồ thuật toán thực hiện phép chia 2 số có dấu? Mô tả quá trình chia trên máy tính hai
số 4 bít sau: A= -15(10), B= 6(10)