第三章 MOS器件

第一节 MOS 器件的工作原理

+
S VGS D
G
-

n+ n+

n-channel Depletion 耗尽区

n 沟道 Region
p-substrate
P 衬底

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第3章 第1页

 MOS 晶体管的类型与符号
D D

G G

S S

NMOS 增强型 NMOS 耗尽型

D D

G B G B

S S

PMOS 增强型（带体端） NMOS 增强型（带体端）

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第3章 第2页

MOS管的阈值电压（Threshold Voltage）

衬底费米势 注入
表面电荷
耗尽层电荷
衬偏（体）效应
功函数差
0.9

0.85
衬偏效应系数 0.8

0.75

0.7

V (V)
0.65

T
0.6

0.55

0.5

0.45

0.4
-2.5 -2 -1.5 -1 -0.5 0
V (V)
BS

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第3章 第3页

 MOSFET的电流与电压的关系（长沟道）

线性区： VGS -VT > 0

其中

工艺跨导参数

饱和区： VGS -VT > 0

沟长调制

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第3章 第4页

 MOSFET的电流与电压的关系（长沟道）
-4
x 10
6
VGS= 2.5 V

电阻区 饱和区
4
VGS= 2.0 V
ID (A)

3 平方关系
VDS = VGS - VT
2
VGS= 1.5 V

1
VGS= 1.0 V

0
0 0.5 1 1.5 2 2.5
V DS (V)

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第3章 第5页

 闩锁（Latch-up）

N 阱电阻
P 源端

N 阱电阻
P 衬底电阻 P 衬底 N 源端
P 衬底电阻

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第3章 第6页

 第二节 MOS 器件中的二级效应
（一）短沟效应：
（1）有效沟道长度 L = L drawn − 2 L diff − 2 ∆ L poly
（2）耗尽电荷共享
沟道耗尽电荷 = 栅耗尽区 + 源漏耗尽区

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第3章 第7页

 W
（二）窄沟效应
（1）有效沟道宽度 W = W drawn − ∆W
1. 鸟嘴 耗尽区
2. 场注

（2）沟宽方向上的边缘场使耗尽电荷增加

Vth
（绝对值）
窄沟（W）

短沟窄沟对
阈值电压的
影响 短沟（L）

L, W

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第3章 第8页

（三）迁移率变化

迁移率
（1）影响迁移率的因素 温度

1. 载流子的类型
2. 随掺杂浓度增加而减小
3. 随温度增加而减小
垂直电场强度
4. 随沟道纵向、横向

载流子速度
电场增加而减小
Vmax

（2）迁移率的纵向电场退化

（3）迁移率的横向电场退化
横向电场
2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第3章 第9页
 （4）速度饱和
速度并不总是与（横向）电场强度成正比
迁移率在高电场强度时减小：
υ n (m/s)

载流子速度 V :
υsat = 105
速度为常数

迁移率为常数 (斜率= µ)

ξc = 1.5 ξ (V/µm)
2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 10 页
 饱和速度 V 的计算：
BSIMv3 取精确的 n 值并采用台劳级数
逐段线性近似：
n 为 2 时不易求解 E
手工计算时可取 n ＝ 1（足够精确）

载流子速度

考虑两个区域连续时：

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 11 页

 迁移率减小时的电流－电压关系：

VDS = VDSat 时达到速度饱和：

（此时E=EC ）

当 VGS-VTh << ECL ( VGS < 1V) 时，VDSat 接近 VGS-VTh

此时饱和电流可近似为：

线性关系

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 12 页

 深亚微米MOSFET的电流与电压的关系
-4
x 10
2.5

VGS= 2.5 V
提前饱和
2

VGS= 2.0 V
1.5

线性关系
ID (A)

VGS= 1.5 V
1

0.5 VGS= 1.0 V

0
0 0.5 1 1.5 2 2.5
VDS (V)

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 13 页

 长沟与短沟器件电流比较

ID
长沟器件

VGS = VDD
短沟器件

V DSAT VGS - V T VDS

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 14 页
 ID 与 VGS 的关系
-4 -4
x 10 x 10
6 2.5

5
2
线性关系
4
平方关系 1.5

ID (A)
ID (A)

1
2

0.5
1
平方关系
0 0
0 0.5 1 1.5 2 2.5 0 0.5 1 1.5 2 2.5
VGS(V) VGS(V)

长沟器件 短沟器件

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 15 页

 ID 与VDS 的关系

-4 -4
x 10 x 10
6 2.5
VGS= 2.5 V
VGS= 2.5 V
5
2
电阻区 饱和区 VGS= 2.0 V
4
VGS= 2.0 V 1.5

ID (A)
ID (A)

3
VDS = VGS - VT 1 VGS= 1.5 V
2
VGS= 1.5 V
0.5 VGS= 1.0 V
1
VGS= 1.0 V

0 0
0 0.5 1 1.5 2 2.5 0 0.5 1 1.5 2 2.5
VDS(V) VDS(V)

长沟器件 短沟器件

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 16 页

（四）沟道长度调制：
（1）长沟道器件：沟道夹断饱和
（2）短沟道器件：载流子速度饱和
1. 短沟器件中，速度饱和先于夹断饱和
2. 速度饱和点在漏端处
3. 当源漏电压上升时,饱和点向源端移动

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 17 页

 G

统一（手工）计算模型
S D

B
当

其中：

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 18 页

 简单模型（实线）与 SPICE模拟结果（虚线）
-4
x 10
2.5

VDS=VDSAT
2

1.5
速度饱和区
ID (A)

1 线性区

0.5
VDSAT=VGT

VDS=VGT 饱和区
0
0 0.5 1 1.5 2 2.5
VDS (V)

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 19 页

 PMOS 晶体管电流－电压特性
-4
x 10
0

-0.2 VGS = -1.0V

-0.4 VGS = -1.5V

I D (A)

所有变量取负值
-0.6
VGS = -2.0V

-0.8
VGS = -2.5V

-1
-2.5 -2 -1.5 -1 -0.5 0
VDS (V)

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 20 页

（五）漏感应势垒下降及源漏穿通（DIBL）
（1） V DS 增加会使源端势垒下降
（2）沟道长度缩短会使源端势垒下降
（3）源漏穿通：
发射流加大并以扩散形式
到达漏端，不受栅压控制
源 漏
区 沟道 区

Vds = 0

Vds > 0
L

V DS 增加会使源端势垒下降 沟道长度缩短会使源端势垒下降

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 21 页

（六）器件漏电
I 1 : pn 结反向偏置电流
I 2 : 弱反型电流
I 3 : DIBL
（漏极感应势垒降低）

I 4 : GIDL
（栅极感应漏端漏电）

I 5 : Punchthrough
（源漏穿通）

I 6 :窄宽度效应
I 7 :栅氧隧穿
I 8 :热电子注入
2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 22 页
 亚阈值漏电 qVGS
⎛ qV
− DS ⎞
I D = I 0e nkT ⎜1 − e kT ⎟(1 + λ ⋅ VDS )
⎜ ⎟
⎝ ⎠
线性
平方

指数
亚阈值斜率系数 S为使电流下降10倍（ ID2/ID1 =10）时
所需电压的下降∆VGS

亚阈值斜率典型值 60~90 mV/十倍电流

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 23 页
 MOSFET 工作区域

• 强反型 VGS > VT

– 线性 (电阻区) VDS < VDSAT
– 饱和(常数电流) VDS ≥ VDSAT

• 弱反型 (亚阈值) VGS ≤ VT

– 与 VGS 呈指数关系，与 VDS 呈线性关系

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 24 页

（七） 热载流子效应
（1）原因：
1．漏端强电场引起高能热电子与晶格碰撞产生
电子/空穴对，引起衬底电流．
2．电子在强纵向电场作用下穿过栅氧，引起栅电流
（2）影响:
1. 使器件参数变差，特性不稳，电路失效
2. 衬底电流引起噪声，Latch-up, 以及动态节点漏电
（3）LDD (lightly doped drain) : 在源漏区与沟道间
−
加一段电阻率较高的轻掺杂 n 区
1. 优点：可减小热电子效应，提高源漏电压
−
2. 缺点： n 区使器件跨导和 I DS 减小
2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 25 页
2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 26 页
（八）体效应：（Body Effect）
（1）衬偏引起体效应： 开启电压随衬偏变化
（2）衬底电流感应体效应：
（SCBE ─ Substrate Current Induced Body Effect ）
衬底电流在衬底电阻上的压降造成衬偏电压

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 27 页

 （九）输出电阻

Triode CLM DIBL SCBE

输出电阻

源漏电流

源漏电压

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 28 页

（十）源漏寄生电阻 RS ， RD

源漏电阻取决于：
1. 源漏区 PN 结电阻
2. 接触孔电阻

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 29 页

（十一）反型层电容分压
（1）反型层表面电势 ΦS 随栅压 V G 而变化
（2）当 t OX 缩小时， C OX 可与沟道电容比拟
使跨导减小
Vgg

C OX

ΦS

C ch

Vss

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 30 页

（十二）横向和纵向的非均匀掺杂
（1）横向非均匀掺杂：随沟道缩短，沟道中平均
掺杂浓度增加，使阈值上升
（2）纵向非均匀掺杂引起 V TH 与 VP − V BS
之间存在非线性关系
Nimp
深注入

浅注入

X（纵向）

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 31 页

（十三）其它

（1）体电荷效应
（2）耗尽层宽度不均匀引起阈值电压沿沟道分布不均匀

（3）参数随几何尺寸变化
（4）参数取决于源漏电压
2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 32 页
 第三节 MOS器件模型
建立MOS模型的目的和要求

建立模型的目的与意义

为减少设计时间和制造成本，需有效、精确的模型

对模型的要求：
（1）精确：适合全工作范围，电流及其它小信号参数
（2）有物理基础： 全面理解物理过程，能预测器件性能
（3）可扩展性：能预见不同尺寸器件的性能
（4）高效率： 收敛，连续，减少迭代次数和模拟时间

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 33 页

（一）MOS1 模型（Shichman-Hodges 模型）
（1）一阶模型，适合精度要求不高的长沟道
（10 µm ）MOS 管

（2）考虑以下效应：
1．横向扩散（有效沟道长度）
2．沟道长度调制系数 λ
3．衬偏效应

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 34 页

（二）MOS2 模型（二维解析模型）
（1）适合于6 ─ 7 µm
（2）考虑以下效应：
1．沟道长度对阈值的影响
2．沟道宽度对阈值的影响
3．迁移率随表面电场的变化
4．沟道夹断引起的沟长调制效应
5．载流子速度饱和引起源漏电流饱和
6．弱反型导电
7．漏区静电反馈对阈值的影响
（3）收敛性与效率：
1. 载流子速度饱和引起源漏电流饱和的模型在饱和区和线性区的
边界处引入导数不连续，使计算不精确，会引起不收敛
2. 弱反型导电可使电流在处连续，但导数不连续，在模拟强反型区
到弱反型区之间的过渡区时精度不高
2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 35 页
（三）MOS3 模型（半经验模型 ）
（1）适合短沟道器件（2 µm 左右或以上）
（2） MOS3 模型考虑以下效应：
1. 沟道长度对阈值的影响
2. 沟道宽度对阈值的影响
3. 纵向（栅）电场对迁移率的调制
4. 载流子速度饱和使迁移率下降
5. 速度饱和点移动造成沟长调制
6. 漏端感应源端势垒下降（DIBL）
7. 弱反型导电
8. 衬偏效应
9. 源漏串联寄生电阻
10. 饱和电压下降
（3）MOS 模型中的许多公式是经验的，目的是改进模型
精度、减少计算复杂性

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 36 页

（四）MOS4 （BSIM1）模型
（1）专为短沟道开发的模型
（适合 L = 1 µ m 、t OX ≈ 15nm 器件）
（2）MOS4 考虑以下效应：
1. 沟道长度对阈值的影响 7. 弱反型（次开启）导电
2. 沟道宽度对阈值的影响 8. 衬偏效应
3. 垂直电场对载流子迁移率的影响 9. 源漏寄生串联电阻
4. 载流子速度饱和 10. 离子注入后的非均匀杂质分布
5. 沟道长度调制效应 11. 参数随几何尺寸变化
6. 漏端感应引起表面势垒下降 12. 参数随衬偏电压变化
（3）特点：
1. BSIM1的大信号模型根据电荷守衡定律及沟道电荷划分的方法得出
2. BSIM1的小信号模型通过对直流和大信号模型线性化得出
3. BSIM1将直流电学参数与工艺参数联系起来
（4）缺点：
1．使用经验参数模拟沟道长度调制效应不能正确预测输出电阻
2．过渡区电流由强反型和弱反型成分之和组成，小电流工作时会引起误差
3．用经验常数 e1.8 调整强反型与次开启区阈值电压的微小差别不符合实际
（阈值电压与工艺尺寸有关）
2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 37 页
（五）BSIM2 模型（深亚微米模型）
（1）适合沟道长度小至 0.25µm 、栅氧化层的厚度
薄至 3.6nm
（2）BSIM2 考虑以下效应：
1. 沟道长度对阈值的影响 8. 衬偏效应
2. 沟道宽度对阈值的影响 9. 源漏寄生串联电阻
3. 垂直电场对载流子迁移率的影响 10. 离子注入后的非均匀杂质分布
4. 载流子速度饱和 11. 参数随几何尺寸变化
5. 沟道长度调制效应 12. 参数随衬偏电压变化
6. 漏端感应引起表面势垒下降 13. 热电子引起输出电阻下降
7. 弱反型（次开启）导电 14. 反型区电容效应

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 38 页

 （3）对BSIM1 的修改：
1. 修改阈值电压公式中漏端感应引势垒下降的系数
2. 改进迁移率与垂直场的关系式 （引入二次项使与实验数据相符并包含
源漏寄生电阻影响）
3. 修改载流子速度与迁移率的关系使漏源电流方程的一阶导数连续
4. 线性区的源漏电流公式中将垂直场的迁移率下降项与速度饱和项从
相乘改为相加，使更精确
5. 饱和区的源漏电流公式采用线性公式但用 V DSAT 代替 V DS
6. 采用电荷薄层近似（Charge-sheet approximation）推导次开启区
电流公式，采用弥合系数反映强反型 区与次开启区阈值电压的偏离
7. 考虑反型层电容的影响并引入栅电压描述过渡区，
使源漏电流从弱反型区到强反型区过渡光滑
8. 饱和区输出电阻受三种机理影响
( a ) 漏端感应引起表面势垒下降
( b ) 沟道长度调制效应
( c ) 热电子引起输出电阻下降

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 39 页

（六）BSIM3 模型

（1）BSIM1、BSIM2集中解决精度和简化公式，
引入大量参数以提高精度。而BSIM3着重物理机制。
考虑尺寸及工艺参数影响，力求可预测， 并尽可能
减少参数。
（2）采用统一的电流-电压模型：
1. 统一的沟道电荷密度公式
2. 统一的迁移率公式
3. 统一的线性区电流公式
4. 统一的饱和电压公式
5. 统一的饱和区电流公式
6. 所有工作区电流公式

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 40 页

（3）BSIM3 考虑以下效应：

1. 沟道长度对阈值的影响 10. 横向和纵向的非均匀掺杂

2. 沟道宽度对阈值的影响 11. 衬底电流引起衬偏效应
3. 垂直电场引起载流子迁移率下降 12. 参数随几何尺寸变化
4. 载流子速度饱和 13. 参数随衬偏电压变化
5. 沟道长度调制效应 14. 输出电阻变化
6. 漏端感应引起表面势垒下降 15. 反型区电容效应
16. 多晶栅耗尽层效应
7. 次开启导电
8. 衬偏效应 17. 体电荷效应
9. 漏寄生串联电阻

参考书： 杨之廉、申明：
《超大规模集成电路设计方法学导论》（第二版）
清华大学出版社，1999.3

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 41 页

（七）BSIM4 模型（2000年）

考虑了新的物理效应的影响：
（1）栅极感应漏端漏电（Gate Induced Drain Leakage )
（2） 栅极直接隧穿漏电（Gate Direct Tunneling Leakage）
（3） 反型层量子效应（Inversion Layer Quantization）
（4） 有限电荷层效应（Finite Charge Layer Effect）
（5） MOSFET 寄生参数的 HF 影响
（6） 源端和漏端电阻的不对称性
进一步研究在 BSIM3v3 中已考虑过的一些物理效应，
提高了模型精度

参考资料： T. Ytterdal, Y. Cheng and T. A. Fjeldly ,

《Device Modeling for Analog and RF CMOS Circuit Design》,
John Wiley & Sons, Ltd ISBN:0-471-49869-6

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 42 页

 未来的MOS晶体管
需要建立新的器件模型

25 nm FINFET MOS transistor

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 43 页

 第四节 MOS 器件的电阻和电容
（一）MOSFET 电阻
（1）沟道等效电阻
MOS管的导通电阻： ID
V GS = VD D
（一阶近似）
1 L
RC = ( ) Rmid
µ OX (V gs − V t ) W
R0

V DS
W/L = 1的等效电阻：
（考虑整个过渡区）
VDD/2 VDD

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 44 页

 5
x 10
7

MOSFET 开关

(Ohm)
4

沟道等效电阻

eq
3

R
2

0
0.5 1 1.5 2 2.5
V (V)
DD

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 45 页

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 46 页
 晶体管堆叠（stack）时的影响

对于 2 输入与门 （NAND2 ），NMOS

晶体管堆叠在一起，为使上升时间等于下
降时间，NMOS 管的尺寸（宽度）加倍，
使下拉电路的等效电阻与反相器相同。
但堆叠使晶体管的 VDS 和 VGS 减小，
晶体管较不饱和，此时 NAND2 门的
NMOS 管的尺寸（宽度）应＝？
NAND3 ?
NOR2 ?
NOR3 ?

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 47 页

（2）MOS 晶体管的寄生电阻
（Parasitic Resistances）

多晶硅栅
G 漏接触
contact
VGS,eff LD
S D

W
RS RD

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 48 页

 （二）MOS 晶体管电容（ 栅电容、源漏电容）
MOS 电容特性

P衬底高浓度空穴 d 耗尽层 导电层（沟道）

⎛ ε sio ε 0 ⎞
表面 表面积累：C gb = C 0 = ⎜ 2
⎟A
表面 表面 ⎝ t ox ⎠
积累 耗尽 反型

低频 表面耗尽： C gb = C 0 与 C dep 串联
1.0
V gs =
ε si ε 0 A
Cgb C dep
d
C0
表面反型：
0.2 高频 低频 C gb = C 0
高频 C gb ≈ C 0 与 C dep (max) 串联
V gs
VT
2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 49 页
 MOSFET 晶体管电容模型

栅源 ＝ 栅源沟道＋栅源覆盖 栅漏 ＝ 栅漏沟道＋栅漏覆盖

源扩散 漏扩散

栅体 ＝ 栅体沟道

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 50 页

（1）MOS管栅电容（栅沟道电容 ＋ 栅覆盖电容）
多晶栅 栅－体覆盖
Gate-bulk overlap

源 漏
W
n+ xd xd n+

Ld
栅沟道电容 顶视图
栅－体覆盖电容
栅氧
tox
n+ L n+

截面图

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 51 页

 G
1. MOS 管栅沟道电容
Cg = Cgb + Cgs + Cgd CGS CGD

S D

截止时： Cgs = 0, Cgd = 0,

Cg = Cgb = Co 与 Cdep 串联 CSB CGB CDB

电阻区： Cgb = 0（高频）， Cgs = Cgd = ½ Co,

Cg = Co B

饱和区： Cgd = 0 ( Pinch-off ) （短沟时 Cgd 有一定值）

Cgs = 2/3 Co, Cgb = 0 （高频），
Cg = 2/3 Co ~ 0.9Co
G G G

CGC CGC CGC

S D S D S D

截止区 电阻区 饱和区

Cut-off Resistive Saturation
数字电路设计中最重要的区域：饱和区 与 截止区
2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 52 页
 栅沟道电容（非线性电容）

沟道电容与 VGS 的关系（ VDS = 0 ） 沟道电容与饱和程度的关系

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 53 页

2. MOS 管栅覆盖电容： 线性
边缘电容
有密勒（Miller 效应）

多晶栅 栅－体覆盖
Gate-bulk overlap

源 漏
W
n+ xd xd n+

Ld

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 54 页

 3. MOS 管栅（总）电容（栅沟道电容 ＋ 栅覆盖电容）
CGB = CGCB ； CGS = CGCS + CGSO ； CGD = CGCD + CGDO ；
栅体 ＝ 栅体沟道 栅源 ＝ 栅源沟道＋栅源覆盖 栅漏 ＝ 栅漏沟道＋栅漏覆盖
CGSO = CGDO = Cox xd W = Co W
栅源覆盖 = 栅漏覆盖 = 单位面积栅电容 • 横向扩散 • 沟宽 =
= 单位宽度覆盖 • 沟宽
栅总电容＝
栅体沟道 ＋ 栅源沟道 ＋栅漏沟道 ＝ 栅沟道 栅沟道＋栅覆盖
工作区域 CGCB CGCS CGCD CGC CG
截至 COXWL 0 0 COXWL COXWL+2CoW

线性 0 COXWL/2 COXWL/2 COXWL COXWL+2CoW

饱和 0 2/3COXWL 0 2/3COXWL 2/3COXWL+2CoW

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 55 页

 （2）MOS管的源漏扩散（pn 结）电容
沟道阻挡注入 N A

源扩散
CSB = Csdiff ； 侧壁
漏扩散 W
源
ND
CDB = CDdiff
底面

xj 侧壁
沟道
LS
衬底 N A

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 56 页

 源漏扩散（ pn 结）电容 ：非线性
C j0
Cj= m
⎛ VD⎞
⎜1 − ⎟
⎜ φ ⎟
⎝ 0 ⎠

Cjo : 零偏置（VD = 0 ）
时的电容
VD : 结电压
φ 0 : 内建结电势
~ 0.6V
m : 0.3（渐变结），
0.5（突变结）

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 57 页

 源漏电容取决于：
1。有源区与衬底（或阱）之间电位
2。（底、侧）有效面积
3。场注：使电容加大
4。LOCOS： 使电容减少
5。沟道耗尽区：使侧壁电容下降

结电容的线性化：用大信号等效线性电容代替非线性结电容
条件：在所关注的电压摆动范围位移相等的电荷

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 58 页

MOS 晶体管电容：（1）栅电容＝沟道电容＋覆盖电容
（2） 源漏（扩散）电容
非线性电容： 栅沟道电容、源漏（扩散）电容
线性电容： 栅覆盖电容

非线性电容
（1）需要通过模拟来获取实际的等效电容
（2）非线性电容的线性近似只在一定工作范围内成立
（3）对 H-L 和 L-H 过渡以及不同功耗，电容会不同
（4）当有负载电容时，漏端电容的非线性能得到一定
补偿，但这随 FanOut（扇出） 而变

2004-9-22 清华大学微电子所《 数字大规模集成电路》 周润德 第 3 章 第 59 页