Problemas 211 crux —I 1 J FIGURA 5-31 Diagrama légico del contador de tres bits tador se complements en cada conteo. Una funcién booleana que incluye a todas los minitér- ‘minos define un valor constante de 1. Las ecuaciones de entrada que se dan abajo de cada ma- pa especifican la parte combinacional del contador. Al incluir estas funciones con los wes flip-flops, obtenemos el diagrama légico del contador de la figura 5-31, PROBLEMAS 5-1 Ellatch D dea figura 5-6 se constuy6 con evato compuestas NAND y un inversor Consdere clas otras tes formas de obtener un latch D. Ea cada cato, dbuje el diagrama égic y veiigue cl fuscionamieato dl citcuito 2) Use compuertas NOR paral pate de latch SR y compuetas AND para ls otras dos. Se po- Jia necesitar un iversoe 1) Use compuetas NOR para las custo compuetas, Se poran requir inversores ©) Use nicamente custo compuertes NAND (sin inverso). Exo se lograconectando la sida de a compterta superior dela figura 5-6 que va al latch SR) con la entrada de la compu ta inferio en vez de la salida dl inversor) E] CConsruya un flip-flop JK con un flip-flop D, un mauliplesor de 2 SS Demucste que la ecuacisn caracteristica para la sada de complemeato de un flip-flop JK es sas a1 y un inversor or +1)=s0'+ Ko 5-4 Unip-flop PN tiene custzo operaciones: despeje a0, ningin cambio, complementoy estableci- siento a 1, cuando las entradas P y N son 00, 01, 10y 11, respectivamente 4) Tobule la tabla de caractristicas. b) Deduzca la ecuacign caractristica, ©) Tabule Ia tabla de excitacié, 8) Mucsize cémo el flip-flop PV se puede ‘convertx en un flip-flop D. 5-5 Explique la diferencia entre tabla de verdad, abla de estados, tabla caraceristic y tabla de ex= citacién. Explique también la diferencia entre una ecuacién booleana, una ecuacién de estado, una cecuacién earacteristica y una ecuacién de entrada de flip-flop, www.FreeLioros.me212 Capitulo 5 Légica secuencial sincrénica 5-6 _Uncitenito secuencial con dos flip-flops D, A y B; dos entradas, x yy; y una salida, z, se especi fica con las ecuaciones de estado y salida siguientes Ale + 1) Br +1) 4a) Dibuje el diagrama légico del circuito. _b) Prepare la tabla de estados del circuito secuencial ©) Dibuje el diagrams de estados correspondiente, 5-7 Uncitcuito secuencial tiene un flip-flop Q, dos entradas x y y, y una salida S. Consta de un cir- ccuito sumador completo conectado a un flip-flop D, como se indica en la figura PS-7. Deduzca la tabla de estados y el diagrama de estados del circuit secuencial. <7} sumador ¥——>| completo © D |—cK FIGURA P5-7 5-8 Dednzca la tabla de estados y el diagrama de estados del circuito secuencial que se muestra en Is figura P5-8, Explique la foncién del circuit. a lA Bw |B c c r r CLK FIGURA P5-8. www.FreeLioros.meProblemas 213 5-9 Unciteaito sccuencial tiene dos flip-flops JK, A y B, yuna entrada, x. El creuito se deseibe con cstas ecuaciones de entrada de fip-lop: x Kae x kaa 4) Deduzea las ecuaciones de estado A(t + 1) y B(t + 1) sustituyendo las ecuaciones de entra- da por las variables Jy K. b)_Dibuje el diagrama de estados del cixcuito In cireuitosecuencial tiene dos flip ops JK, A y B, dos entradas, xy, y una said, z. Las ecua- ‘ciones de entrada de los flip-flops y la ecuacidn de sada del crcuito son n= Bx + BY Ky = Bey’ n= Ax Ke = Aw’ + By, ty 4) Dibuje el diagrama légica dl citcuito, _b) Prepare la tabla de estados, ©) educa las ecuaciones de estado para Ay B. 5-11 Partiendo del estado 00 en el diagrama de estados dela figura S-16, determine las transiciones de estados y sucesién de salida que se generarén cuando se apligue la sucesién de entrada o1orio1z 101110, 5-12 Reduzca el nimero de estados de la siguiente tabla de estados y tabule la tabla de estados re- cid, « foe oo ’ aoe o 0 « foe oe ‘ se 1 oo « aoe oe f fob D4 & coh o4 A fa 10 5-13 Partiendo del estado a y la sucesién de entrada 01110010011, determine la sucesin de salida de 8) Ta tabla de estados del problema anterior y la tabla de estados reduci sin de salida con ambas del problema anterior. Demuestre que se obiene la misma suce- www.FreeLioros.me214 Capitulo 5 Légica secuencial sincrénica 9-14 Sustuya ta asignaci6n binaria 2 de fa abla 5-9 en los estas de a tabla 5-8 yobtenga fata deestados binarin 5-15. Prepare una abla de estados para el flip-flop JK wilizando Q como estado actual y siguiente, y Jy K como entradas, Disei el circuito secuencial expecificado por la tabla de estados y demaues- ‘ue que es equivalent ala figura 5-123), 5-16 Disete un circuito secuencial con dos flip-flops D, A y B. y una entrada, x. Cuando x = 0, el es- tado del cirewito no cambis. Cuando x = 1, el circuito pasa por las transiciones de estado de 00 01a lLalOy de vuelta 200, y repite [Disesc un complementador a dos en serie con una entrada y una sida, El ctcuito acepta una cae Hlena debits de la entrada y genera el complemento a dos en la slida, El eircuito se puede resta- jcamente para iniciary terminar la operacién. blecer asiner 5-18 Disefc un cicuito secuencial con dos flip-flops JK, A y B, y dos entradas, Ey x. Si cireuito permanece en el mismo estado sea cual sea el valor dex. SiE = Ly x = 1, e eitcuito pasa por las transiiones de estado de 00 a 01 a 10 a 11 y de vuelta a0, y repite. Cuando E = 1 x= 0, el ciruito pasa por las transciones de estado de 00 a 11 a 10.201 y de vuelta a00, y repite Fe fee secuenial ene tes flip-flop, A,B, C; una entrada x;y una sald . El diagr Je extados apaece en la figura PS-19, El cteuto se disedirétestando los estado no wtlizados ‘como condiciones deindierencia,Analice el cicuiteobtenida de disefo par determina el efec- tod los estos no ulizados 4) Use flip-lops D en el disco, 1b) Use flip-lops JK en l diseno FIGURA P5-19 5-20 Disefie el circuito secuencial expecificado por el diagrama de estados de la figura S.19 emplean- do flip-flops T. 5-21 Bxplique la principal diferencia entre un enunciado initial y ua enunciado always en Verilog HDL. www.FreeLioros.me250 Capitulo 6 Registros y contadores PROBLEMAS 6-1 Teluya una compuerta NAND de dos eatradas cone egisuo de la igura 61 y conete a sala de Ue compuere as entradas C de todos los flip-llops. Una entrada de la compuera NAND recibe los pos dereoj del generaor de elo. y I ota entaa dela compueca se encarge de conta act {40 paraelo Expigu el fancioamiento del registro modiiado, 6-2 Incluya una entrada de despejesincténica para el regisuo de a figura 6-2, El registro modiea- do tend una capacdad de carga en paleo y una capacidad de despejesincénico. El registro se despeja (pone on cere) sncrénicamente cuando el rel tiene una transieién pesitvaylaen- tuada de despeje es {Qué iterencia hay ent transerencia en serie yen poralelo? Expiique céno vonvedirdatosen se ‘ew rato y dais en parlcloa datos en serie: (Qué tip Ue regina se necesita? 6-4 Elcontenido de un registro de cuatro bits es inicislmente 1101. El registro se desplaza seis veces ala derecha, siendo la entrada en serie 101101. ,Qué contiene el registro desputs de cada des- plazamiento? 6-5 Elregistro universal de desplazamiento de cuatro bits mostrado en la figura 6-7 se enciera en un ppaquete de CI. 63 8) Dibujeun diagrama de bloques del ciccuito itegrado que sefale todas las entradas y salidas, Tncluya dos entradas para la alimentacién eléctrica, 1) Dibuje un diagrama de blogues empleando dos CI para producir un registro de desplaza- Sf Operacién del registro Sincambio ‘Complementar Is evatosalidas one elregisto en eros (sinerénico cone elo) ‘Carga dos en paalto 6-8 EL sumador en serie de la figura 6-6 usa dos registro de evatro bits. El registro A contiene el aiimero binario 0101, y el registro B, 0111. Bl flp-flop de acareo se sestabece inicialmente en (0. Numere los valores binarios que estsn en el registro A y en el ‘lip-flop de acarreo después de ‘cada desplazazniento 6-9 Ein la seccién 6-2 se describieron dos formas de implementar un sumador en serie (A ++ B). Es necesatio modifiar los citcuitos para converts en restadores en serie (A ~ B), 4) Ublizando el cieuito de a figura 6-5, indique los cambios necesarios para obtener A + com- plemento a das de B )Utlizando el eireuita de fa figura 6-6, indique los cambios requeridos modificando Ia tabla 6-2, de uncircuito sumador # uno restador.(Véase el problema 4-12.) 6-10 Disese un complementador dos en serie con un registro de desplazamiento y un flip-flop. El ni mero binario se desplaza hacia afuera por un lado y su complemento a dos se desplaza hacia ‘dentro por el ott lado del registro de desplazamiento. www.FreeLioros.meon 6-12 613 614 615 617 618 619 620 621 Problemas 251 ‘Un contador binaria de rizo usa flip-flops que se disparan can el borde positivo del rele}. ¢Cu seri el conteo si a) ls saidas normales de los flip-flops se conectan al relojy b) las salidas de ‘complemento de los flip-flops se conectan al reloj? Dibuje el diagrams légico de un sumador binario de rizo de cuatro bits de cuenta regresiva wile ‘zando a) flip-flops que se disparan con el borde positive del rele y b) flip-flops que se disparan «con el borde negativo del rlo} Demueste que es posible construr un contador BCD de sizo empleaado wn contador binatio de rizo de cuatro bits con despeje asincr6nico y una compwerta NAND que detecta la ocurrencia de la cuenta 1010, {{Cudntos flipflops se complementarén en un contador binario de rizo de 10 bits para llega ala siguiente cuenta después de la cuenta a) 1001100111; 5) OOLLLLLL115 ¢) LILI11111. Un flip-flop tiene un retardo de 5 ns desde el momento en que se dal borde de rloj hasta el mo- ‘mento en que la salida se complements, ;Qué retardo maximo tendria un contador binario de ri- 2o de 10 bits que usara esos flip-flops? ,Con qué frecuencia maxima puede operar el contador de era confiable? contador BCD de rizo que se representa en Ia figura 6-10 ene cuatro flip-flops y 16 estados, ae los cuales solo se usan 10, Anaice el circuit y determine el siguiente estado para cada uno de las otras seis estados no utilizados. ,Qué sucederé si una sefal de ruido hace que el eieuito par 8 a uno de los estads no utlizados? Disese un contador binario sinerénico de cuatro bits con flip-flops D. {Qué operacién se efectia en el contador ascendente-descendente de la figura 6-13 cuando am- bas entradas, arriba y abajo, estén habilitadas? Modifique el circito de modo que cuando ambas entradas sean 1, el contador no cambie de estado, sino que permanezca en la misma cuenta, Las ecuaciones de entrada de flip lope para un contador ECD construido con flip-flops Tse incli- yen en ie seevi6n 64. Obienga las eeuaones de eniraa para un contador BCD consid con 8) Aip-flops JK y ) flip-flops D. Compare los tres diseios para determinar cu e el mis eficiente. Encierre el contador binario con carga paralela dela figura 6-14 en un diageama de blogues que -muestre todas las entradas y slidas 4) Mucsize las conesiones de euatzo de esos bloques pura formas un contador de 16 bits con eat 2 paralels, ) Construya un contader binario que cuente desde 0 hasta 64 binari. El contador de la figura 6-14 tiene dos entradas de control —Cargar(L) y Conteo ¢)—y una en- trada de datos (1). a) Deduzca las ecuaciones de entrada de flip-flops para Jy K de la primera etapa en términos del, Cel 'b) Bn la figura P6.21 se observa el diagrams I6gico de la primera etapa de un cicuito integra do equivalente (74161). Comprucbe que este circuito sea equivalente al dea). capa) >) 5 Conteo (©) { ok buss) Cy \— ncurare www.FreeLioros.me252 Capitulo 6 Registros y contadores 6-22 Uiilzande el cincuito dela figura 6-14, dé tes altemativas para un contador mod-12: 8) Usilizando una compuerta AND y la entrada de carga b)_Uillizando el avarreo de salida ©) Uilizando una compuerta NAND y la entrada de despeje asincrénico. 6-23. Disese un ciouito de emporizacién que genere una seal de sada que se mantenga encendida durante exactamente ocho ciclos de reloj, Una seal de inicio hace que la salida pase al estado 1; después de ocho cielos de rej, la sefial vuelve al estado 0. 3, 7, 6, 4. Demuestte que silos estados binarios 010 y 101 se consideran condiciones de indi ferencia, el contador podria no funciona correctamente. Encuentre une forma de c diseho. opie 6-25 Be necesario generar seis scales repetidas de temporizacién Ty a T; similares las que se indi- an en la figura 6-17e), Disede el eiteuito vlizando 4) UnicamenteMip-lops ')_ Un contador y un decodificador. 6-26 Un sistema digital tiene un gencrador de reloj que produce pulsos con tna freewencia de 80 ‘Millz, Disede un cicuito que genere un reloj con un tiempo de ciclo de 50 as. 6-27 Diseie un contador que siga esta sucesién binaria repetida: 0, 1, 2, 3, 4, 5,6. Use flip-flops JK. 6-29 Numere los ocho estados no utilizadas del contador de anillo con extzemo conmutado dela fi- gura 6-188) Determine el siguiente estado pata cada uno de estos estadas y demuestee qu, siel contador lle- {542 estar en un estado no vilido, no volveré a un estado vilido, Modifique el circuito como se recomienda en el texto y demuestre que el contador produce la misma sucesin deestados y que Lircuito llega a un estado vilide desde cualquiera de los estados no wilizados 6-30 Denmestre que wn contador Johnson con n flip-flops produce una sucesion de 2n estados. Nu- ‘mere los 10 estadas producidos con cinco Hip-lops y los érminos booleanos de cada una de las dice salidas de compuerta AND. 6-31 Bseriba las descripciones HDL de comportarniento estructural del registro de cuatro bits dela ‘gra 6-1. 6-32 a) Escriba la descripci6n HDL del comportamiento de un registro de cuatro bits con eatga par ralela y despeje asincrénico, +b) Escria la descripeién HDL estructural del registro de cuatro bits con carga paralela dela fi gura.6-2, Utlice un muliplexor 2 * 1 para as entradas de Mip-flops. Incluya una entrada de Aespejeasinerénico, ©) Verifique amas descripciones con un conjunto de pruebas 6-33. Se usa el programa de estimulo siguiente para simular el contador binatio con carga paralela descritoen ol ejemplo HDI. 6-3. Examine el programa y prediga qué salida tend el contador y cLacarreo entre = Oy = 155s, www.FreeLioros.me