Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

Hệ thống máy tính Nội dung học phần

„ Chương 1. Giới thiệu chung

Chương 2. Kiến trúc bộ nhớ
Chương 2 „

„ Chương 3. Kiến trúc vào-ra

KIẾN TRÚC BỘ NHỚ „ Chương 4. Kiến trúc bộ xử lý
„ Chương 5. Kiến trúc máy tính tiên tiến

Nguyễn Kim Khánh

Trường Đại học Bách khoa Hà Nội

8 September 2009 1 8 September 2009 2

NKK-HUT NKK-HUT

Nội dung 2.1. Tổng quan về hệ thống nhớ

1. Các đặc trưng của hệ thống nhớ
2.1. Tổng quan về hệ thống nhớ „ Vị trí
2.2. Bộ nhớ bán dẫn „ Bên trong CPU:
tập thanh ghi
2.3. Bộ nhớ chính „

„ Bộ nhớ trong:
2.4. Bộ nhớ cache „ bộ nhớ chính
2.5. Bộ nhớ ảo „ bộ nhớ cache
„ Bộ nhớ ngoài: các thiết bị nhớ
2.6. Hệ thống lưu trữ RAID
„ Dung lượng
„ Độ dài từ nhớ (tính bằng bit)
„ Số lượng từ nhớ

8 September 2009 3 8 September 2009 4

Nguyễn Kim Khánh - ĐHBKHN 1

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

Các đặc trưng của hệ thống nhớ (tiếp) Các đặc trưng của hệ thống nhớ (tiếp)

„ Đơn vị truyền „ Hiệu năng (performance)

„ Từ nhớ „ Thời gian truy nhập
„ Khối nhớ „ Chu kỳ nhớ
„ Phương pháp truy nhập „ Tốc độ truyền
„ Truy nhập tuần tự (băng từ) „ Kiểu vật lý
„ Truy nhập trực tiếp (các loại đĩa) „ Bộ nhớ bán dẫn
„ Truy nhập ngẫu nhiên (bộ nhớ bán dẫn) „ Bộ nhớ từ
„ Truy nhập liên kết (cache) „ Bộ nhớ quang

8 September 2009 5 8 September 2009 6

NKK-HUT NKK-HUT

Các đặc trưng của hệ thống nhớ (tiếp) 2. Phân cấp hệ thống nhớ

„ Các đặc tính vật lý

„ Khả biến / Không khả biến
(volatile / nonvolatile)
„ Xoá được / không xoá được
„ Tổ chức

8 September 2009 7 8 September 2009 8

Nguyễn Kim Khánh - ĐHBKHN 2

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

Ví dụ hệ thống nhớ thông dụng Nguyên lý cục bộ hoá tham chiếu bộ nhớ

„ Trong một khoảng thời gian đủ nhỏ CPU

thường chỉ tham chiếu các thông tin
trong một khối nhớ cục bộ
„ Ví dụ:
„ Cấu trúc chương trình tuần tự
„ Vòng lặp có thân nhỏ
„ Cấu trúc dữ liệu mảng
Từ trái sang phải:
„ dung lượng tăng dần

„ tốc độ giảm dần

„ giá thành/1bit giảm dần

8 September 2009 9 8 September 2009 10

NKK-HUT NKK-HUT
2.2. Bộ nhớ bán dẫn ROM (Read Only Memory)
1. Phân loại
Kiểu bộ nhớ Tiêu Khả năng xoá Cơ chế ghi Tính „ Bộ nhớ không khả biến
chuẩn khả biến
Read Only Memory
„ Lưu trữ các thông tin sau:
Mặt nạ
(ROM) Bộ nhớ Không xoá „ Thư viện các chương trình con
Programmable ROM chỉ đọc được
(PROM)
„ Các chương trình điều khiển hệ thống (BIOS)
Erasable PROM bằng tia cực tím, Không „ Các bảng chức năng
(EPROM) Bộ nhớ cả chip khả biến
hầu như Bằng điện „ Vi chương trình
Electrically Erasable bằng điện,
chỉ đọc
PROM (EEPROM) mức từng byte
Flash memory bằng điện,
Bộ nhớ từng khối
Random Access đọc-ghi bằng điện, Khả biến
Bằng điện
Memory (RAM) mức từng byte
8 September 2009 11 8 September 2009 12

Nguyễn Kim Khánh - ĐHBKHN 3

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

Các kiểu ROM Các kiểu ROM (tiếp)

„ ROM mặt nạ:

„ thông tin được ghi khi sản xuất „ EEPROM (Electrically Erasable PROM)
„ rất đắt „ Có thể ghi theo từng byte
„ PROM (Programmable ROM) „ Xóa bằng điện
„ Cần thiết bị chuyên dụng để ghi bằng chương „ Flash memory (Bộ nhớ cực nhanh)
trình Æ chỉ ghi được một lần „ Ghi theo khối
„ EPROM (Erasable PROM) „ Xóa bằng điện
„ Cần thiết bị chuyên dụng để ghi bằng chương
trình Æ ghi được nhiều lần
„ Trước khi ghi lại, xóa bằng tia cực tím
8 September 2009 13 8 September 2009 14

NKK-HUT NKK-HUT

RAM (Random Access Memory) SRAM (Static) – RAM tĩnh

„ Bộ nhớ đọc-ghi (Read/Write Memory) „ Các bit được lưu trữ bằng các Flip-Flop
„ Khả biến Æ thông tin ổn định
„ Lưu trữ thông tin tạm thời „ Cấu trúc phức tạp

„ Có hai loại: SRAM và DRAM „ Dung lượng chip nhỏ

(Static and Dynamic) „ Tốc độ nhanh

„ Đắt tiền

„ Dùng làm bộ nhớ cache

8 September 2009 15 8 September 2009 16

Nguyễn Kim Khánh - ĐHBKHN 4

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

DRAM (Dynamic) – RAM động Một số DRAM tiên tiến

„ Các bit được lưu trữ trên tụ điện „ Enhanced DRAM

Æ cần phải có mạch làm tươi „ Cache DRAM
„ Cấu trúc đơn giản „ Synchronous DRAM (SDRAM): làm việc
„ Dung lượng lớn được đồng bộ bởi xung clock
„ Tốc độ chậm hơn „ DDR-SDRAM (Double Data Rate SDRAM)
„ Rẻ tiền hơn
„ Dùng làm bộ nhớ chính

8 September 2009 17 8 September 2009 18

NKK-HUT NKK-HUT

2. Tổ chức của chip nhớ Các tín hiệu của chip nhớ
ƒ Sơ đồ cơ bản của chip nhớ
„ Các đường địa chỉ: An-1 ÷ A0 Æ có 2n từ nhớ
„ Các đường dữ liệu: Dm-1 ÷ D0 Æ độ dài từ
nhớ = m bit
„ Dung lượng chip nhớ = 2n x m bit
„ Các đường điều khiển:
„ Tín hiệu chọn chip CS (Chip Select)
„ Tín hiệu điều khiển đọc OE (Output Enable)

„ Tín hiệu điều khiển ghi WE (Write Enable)

(Các tín hiệu điều khiển thường tích cực với mức 0)

8 September 2009 19 8 September 2009 20

Nguyễn Kim Khánh - ĐHBKHN 5

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

Tổ chức của DRAM Chip nhớ

„ Dùng n đường địa chỉ dồn kênh Æ cho

phép truyền 2n bit địa chỉ
„ Tín hiệu chọn địa chỉ hàng RAS
(Row Address Select)
„ Tín hiệu chọn địa chỉ cột CAS
(Column Address Select)
„ Dung lượng của DRAM= 22n x m bit

8 September 2009 21 8 September 2009 22

NKK-HUT NKK-HUT

3. Thiết kế mô-đun nhớ bán dẫn Tăng độ dài từ nhớ

VD1:
„ Dung lượng chip nhớ 2n x m bit „ Cho chip nhớ SRAM 4K x 4 bit

„ Thiết kế mô-đun nhớ 4K x 8 bit

„ Cần thiết kế để tăng dung lượng:
„ Thiết kế tăng độ dài từ nhớ Giải:
„ Dung lượng chip nhớ = 212 x 4 bit
„ Thiết kế tăng số lượng từ nhớ
„ chip nhớ có:
„ Thiết kế kết hợp
„ 12 chân địa chỉ
„ 4 chân dữ liệu
„ mô-đun nhớ cần có:
„ 12 chân địa chỉ
„ 8 chân dữ liệu
8 September 2009 23 8 September 2009 24

Nguyễn Kim Khánh - ĐHBKHN 6

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

Ví dụ tăng độ dài từ nhớ Bài toán tăng độ dài từ nhớ tổng quát

„ Cho chip nhớ 2n x mbit

„ Thiết kế mô-đun nhớ 2n x (k.m) bit
„ Dùng k chip nhớ

8 September 2009 25 8 September 2009 26

NKK-HUT NKK-HUT

Tăng số lượng từ nhớ Tăng số lượng từ nhớ

VD2:
„ Cho chip nhớ SRAM 4K x 8 bit

„ Thiết kế mô-đun nhớ 8K x 8 bit

Giải:
„ Dung lượng chip nhớ = 212 x 8 bit

„ chip nhớ có:

„ 12 chân địa chỉ
„ 8 chân dữ liệu
„ Dung lượng mô-đun nhớ = 213 x 8 bit G A Y0 Y1

„ 13 chân địa chỉ 0 0 0 1

0 1 1 0
„ 8 chân dữ liệu
1 x 1 1

8 September 2009 27 8 September 2009 28

Nguyễn Kim Khánh - ĐHBKHN 7

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

Bài tập Bộ giải mã 2Æ4

1. Tăng số lượng từ gấp 4 lần:
„ Cho chip nhớ SRAM 4K x 8 bit G B A Y0 Y1 Y2 Y3
„ Thiết kế mô-đun nhớ 16K x 8 bit 0 0 0 0 1 1 1

2. Tăng số lượng từ gấp 8 lần: 0 0 1 1 0 1 1

0 1 0 1 1 0 1
„ Cho chip nhớ SRAM 4K x 8 bit
0 1 1 1 1 1 0
„ Thiết kế mô-đun nhớ 32K x 8 bit
1 x x 1 1 1 1
3. Thiết kế kết hợp:
„ Cho chip nhớ SRAM 4K x 4 bit
„ Thiết kế mô-đun nhớ 8K x 8 bit
8 September 2009 29 8 September 2009 30

NKK-HUT NKK-HUT

2.3. Bộ nhớ chính 2. Tổ chức bộ nhớ đan xen (interleaved memory)

1. Các đặc trưng cơ bản

„ Chứa các chương trình đang thực hiện và các „ Độ rộng của bus dữ liệu để trao đổi với
dữ liệu đang được sử dụng bộ nhớ: m = 8, 16, 32, 64,128 ... bit
„ Tồn tại trên mọi hệ thống máy tính
„ Các ngăn nhớ được tổ chức theo byte
„ Bao gồm các ngăn nhớ được đánh địa chỉ trực
Æ tổ chức bộ nhớ vật lý khác nhau
tiếp bởi CPU
„ Dung lượng của bộ nhớ chính nhỏ hơn không
gian địa chỉ bộ nhớ mà CPU quản lý.
„ Việc quản lý logic bộ nhớ chính tuỳ thuộc vào
hệ điều hành

8 September 2009 31 8 September 2009 32

Nguyễn Kim Khánh - ĐHBKHN 8

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

m=8bit Æ một băng nhớ tuyến tính m = 16bit Æ hai băng nhớ đan xen

8 September 2009 33 8 September 2009 34

NKK-HUT NKK-HUT

m = 32bit Æ bốn băng nhớ đan xen m = 64bit Æ tám băng nhớ đan xen

8 September 2009 35 8 September 2009 36

Nguyễn Kim Khánh - ĐHBKHN 9

Bài giảng Hệ thống máy tính
NKK-HUT
2.4. Bộ nhớ đệm nhanh (cache memory)
1. Nguyên tắc chung của cache
„ Cache có tốc độ nhanh hơn bộ nhớ chính
„ Cache được đặt giữa CPU và bộ nhớ chính nhằm
tăng tốc độ CPU truy cập bộ nhớ
„ Cache có thể được đặt trên chip CPU
8 September 2009
NKK-HUT
Cấu trúc chung của cache / bộ nhớ chính
8 September 2009
Nguyễn Kim Khánh - ĐHBKHN
NKK-HUT
Ví dụ về thao tác của cache
„ CPU yêu cầu nội dung của ngăn nhớ
„ CPU kiểm tra trên cache với dữ liệu này
„ Nếu có, CPU nhận dữ liệu từ cache
(nhanh)
„ Nếu không có, đọc Block nhớ chứa dữ
liệu từ bộ nhớ chính vào cache
„ Tiếp đó chuyển dữ liệu từ cache vào
CPU
37 8 September 2009 38
NKK-HUT
Cấu trúc chung của cache / bộ nhớ chính (tiếp)
„ Bộ nhớ chính có 2N byte nhớ
„ Bộ nhớ chính và cache được chia thành
các khối có kích thước bằng nhau
„ Bộ nhớ chính: B0, B1, B2, ... , Bp-1 (p Blocks)
„ Bộ nhớ cache: L0, L1, L2, ... , Lm-1 (m Lines)
„ Kích thước của Block = 8,16,32,64,128 byte
39 8 September 2009 40
10
Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

Cấu trúc chung của cache / bộ nhớ chính (tiếp) 2. Các phương pháp ánh xạ

„ Một số Block của bộ nhớ chính được (Chính là các phương pháp tổ chức bộ
nạp vào các Line của cache. nhớ cache)
„ Nội dung Tag (thẻ nhớ) cho biết Block „ Ánh xạ trực tiếp
nào của bộ nhớ chính hiện đang được (Direct mapping)
chứa ở Line đó. „ Ánh xạ liên kết toàn phần
„ Khi CPU truy nhập (đọc/ghi) một từ nhớ, (Fully associative mapping)
có hai khả năng xảy ra: „ Ánh xạ liên kết tập hợp
„ Từ nhớ đó có trong cache (cache hit)
(Set associative mapping)
„ Từ nhớ đó không có trong cache (cache
miss).

8 September 2009 41 8 September 2009 42

NKK-HUT NKK-HUT

Ánh xạ trực tiếp Minh hoạ ánh xạ trực tiếp

„ Mỗi Block của bộ nhớ chính chỉ có thể được nạp
vào một Line của cache:
„ B0 Æ L0
„ B1 Æ L1
„ ....
„ Bm-1 Æ Lm-1
„ Bm Æ L0
„ Bm+1 Æ L1
„ ....
„ Tổng quát
„ Bj chỉ có thể nạp vào L j mod m
„ m là số Line của cache.
8 September 2009 43 8 September 2009 44

Nguyễn Kim Khánh - ĐHBKHN 11

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

Đặc điểm của ánh xạ trực tiếp Ánh xạ liên kết toàn phần
„ Mỗi một địa chỉ N bit của bộ nhớ chính gồm „ Mỗi Block có thể nạp vào bất kỳ Line
ba trường:
nào của cache.
„ Trường Word gồm W bit xác định một từ nhớ
trong Block hay Line: „ Địa chỉ của bộ nhớ chính bao gồm hai
2W = kích thước của Block hay Line trường:
„ Trường Line gồm L bit xác định một trong số các „ Trường Word giống như trường hợp ở
Line trong cache:
trên.
2L = số Line trong cache = m
„ Trường Tag dùng để xác định Block của
„ Trường Tag gồm T bit:
bộ nhớ chính.
T = N - (W+L)
„ Bộ so sánh đơn giản „ Tag xác định Block đang nằm ở Line đó
„ Xác suất cache hit thấp
8 September 2009 45 8 September 2009 46

NKK-HUT NKK-HUT

Minh hoạ ánh xạ liên kết toàn phần Đặc điểm của ánh xạ liên kết toàn phần

„ So sánh đồng thời với tất cả các Tag Æ

mất nhiều thời gian
„ Xác suất cache hit cao.
„ Bộ so sánh phức tạp.

8 September 2009 47 8 September 2009 48

Nguyễn Kim Khánh - ĐHBKHN 12

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

Ánh xạ liên kết tập hợp Minh hoạ ánh xạ liên kết tập hợp

„ Cache đươc chia thành các Tập (Set)

„ Mỗi một Set chứa một số Line
„ Ví dụ:
„ 4 Line/Set Æ 4-way associative mapping
„ Ánh xạ theo nguyên tắc sau:
„ B0 Æ S0
„ B1 Æ S1
„ B2 Æ S2
„ .......

8 September 2009 49 8 September 2009 50

NKK-HUT NKK-HUT

Đặc điểm của ánh xạ liên kết tập hợp Ví dụ về ánh xạ địa chỉ

„ Kích thước Block = 2W Word
„ Trường Set có S bit dùng để xác định
một trong số V = 2S Set
„ Trường Tag có T bit: T = N - (W+S)
„ Tổng quát cho cả hai phương pháp trên
„ Thông thường 2,4,8,16Lines/Set
„ Không gian địa chỉ bộ nhớ chính = 4GB
„ Dung lượng bộ nhớ cache là 256KB
„ Kích thước Line (Block) = 32byte.
„ Xác định số bit của các trường địa chỉ
cho ba trường hợp tổ chức:
„ Ánh xạ trực tiếp
„ Ánh xạ liên kết toàn phần
„ Ánh xạ liên kết tập hợp 4 đường

8 September 2009 51 8 September 2009 52

Nguyễn Kim Khánh - ĐHBKHN 13

Bài giảng Hệ thống máy tính
NKK-HUT
Với ánh xạ trực tiếp
„ Bộ nhớ chính = 4GB = 232 byte Æ N = 32 bit
„ Cache = 256 KB = 218 byte.
„ Line = 32 byte = 25 byte Æ W = 5 bit
„ Số Line trong cache = 218/ 25 = 213 Line
Æ L = 13 bit
„ T = 32 - (13 + 5) = 14 bit
8 September 2009 53
NKK-HUT
Với ánh xạ liên kết tập hợp 4 đường
„ Bộ nhớ chính = 4GB = 232 byte Æ N = 32 bit
„ Line = 32 byte = 25 byte Æ W = 5 bit
„ Số Line trong cache = 218/ 25 = 213 Line
„ Một Set có 4 Line = 22 Line
Æ số Set trong cache = 213/ 22 = 211 Set Æ
S = 11 bit
„ Số bit của trường Tag sẽ là: T = 32 - (11 + 5)
= 16 bit
8 September 2009 55
Nguyễn Kim Khánh - ĐHBKHN
NKK-HUT
Với ánh xạ liên kết toàn phần
„ Bộ nhớ chính = 4GB = 232 byte Æ N = 32 bit
„ Line = 32 byte = 25 byte Æ W = 5 bit
„ Số bit của trường Tag sẽ là: T = 32 - 5 = 27 bit
8 September 2009 54
NKK-HUT
Bài tập
Giả thiết rằng máy tính có 128KB cache tổ
chức theo kiểu ánh xạ liên kết tập hợp 4-line.
Cache có tất cả là 1024 Set từ S0 đến
S1023. Địa chỉ bộ nhớ chính là 32-bit và đánh
địa chỉ cho từng byte.
a) Tính số bit cho các trường địa chỉ khi truy
nhập cache ?
b) Xác định byte nhớ có địa chỉ 003D02AF(16)
được ánh xạ vào Set nào của cache ?
8 September 2009 56
14
Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

3. Thuật giải thay thế (1): Ánh xạ trực tiếp Thuật giải thay thế (2): Ánh xạ liên kết
„ Được thực hiện bằng phần cứng (nhanh)
„ Không phải lựa chọn „ Random: Thay thế ngẫu nhiên
„ Mỗi Block chỉ ánh xạ vào một Line xác „ FIFO (First In First Out): Thay thế Block nào
định nằm lâu nhất ở trong Set đó
„ Thay thế Block ở Line đó „ LFU (Least Frequently Used): Thay thế Block
nào trong Set có số lần truy nhập ít nhất trong
cùng một khoảng thời gian
„ LRU (Least Recently Used): Thay thế Block ở
trong Set tương ứng có thời gian lâu nhất không
được tham chiếu tới.
„ Tối ưu nhất: LRU
8 September 2009 57 8 September 2009 58

NKK-HUT NKK-HUT

4. Phương pháp ghi dữ liệu khi cache hit 2.5. Bộ nhớ ảo (Virtual Memory)
„ Khái niệm bộ nhớ ảo: gồm bộ nhớ chính và
„ Ghi xuyên qua (Write-through): bộ nhớ ngoài mà được CPU coi như là một
„ ghi cả cache và cả bộ nhớ chính bộ nhớ duy nhất (bộ nhớ chính).
„ Các kỹ thuật thực hiện bộ nhớ ảo:
„ tốc độ chậm
„ Kỹ thuật phân trang (thông dụng): Chia không
„ Ghi trả sau (Write-back): gian địa chỉ bộ nhớ thành các trang nhớ có kích
thước bằng nhau và nằm liền kề nhau
„ chỉ ghi ra cache
Thông dụng: kích thước trang = 4KBytes
„ tốc độ nhanh „ Kỹ thuật phân đoạn: Chia không gian nhớ thành
„ khi Block trong cache bị thay thế cần phải các đoạn nhớ có kích thước thay đổi, các đoạn
ghi trả cả Block về bộ nhớ chính nhớ có thể gối lên nhau.

8 September 2009 59 8 September 2009 60

Nguyễn Kim Khánh - ĐHBKHN 15

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

Phân trang Cấp phát các khung trang

„ Phân chia bộ nhớ thành các phần có kích

thước bằng nhau gọi là các khung trang
„ Chia chương trình (tiến trình) thành các trang
„ Cấp phát số hiệu khung trang yêu cầu cho
tiến trình
„ HĐH duy trì danh sách các khung trang nhớ
trống
„ Tiến trình không yêu cầu các khung trang liên
tiếp
„ Sử dụng bảng trang để quản lý

8 September 2009 61 8 September 2009 62

NKK-HUT NKK-HUT

Địa chỉ logic và địa chỉ vật lý của phân trang Nguyên tắc làm việc của bộ nhớ ảo phân trang

„ Phân trang theo yêu cầu

„ Không yêu cầu tất cả các trang của tiến trình nằm
trong bộ nhớ
„ Chỉ nạp vào bộ nhớ những trang được yêu cầu
„ Lỗi trang
„ Trang được yêu cầu không có trong bộ nhớ
„ HĐH cần hoán đổi trang yêu cầu vào
„ Có thể cần hoán đổi một trang nào đó ra để lấy
chỗ
„ Cần chọn trang để đưa ra

8 September 2009 63 8 September 2009 64

Nguyễn Kim Khánh - ĐHBKHN 16

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

Thất bại Lợi ích

„ Quá nhiều tiến trình trong bộ nhớ quá nhỏ „ Không cần toàn bộ tiến trình nằm trong
„ HĐH tiêu tốn toàn bộ thời gian cho việc hoán bộ nhớ để chạy
đổi „ Có thể hoán đổi trang được yêu cầu
„ Có ít hoặc không có công việc nào được thực „ Như vậy có thể chạy những tiến trình
hiện
lớn hơn tổng bộ nhớ sẵn dùng
„ Đĩa luôn luôn sáng
„ Bộ nhớ chính được gọi là bộ nhớ thực
„ Giải pháp:
„ Thuật toán thay trang „ Người dùng cảm giác bộ nhớ lớn hơn
„ Giảm bớt số tiến trình đang chạy bộ nhớ thực
„ Thêm bộ nhớ

8 September 2009 65 8 September 2009 66

NKK-HUT NKK-HUT

Cấu trúc bảng trang Translation Lookaside Buffer

„ Mỗi tham chiếu bộ nhớ ảo gây ra hai
truy cập bộ nhớ vật lý
„ Tìm điểm vào của bảng trang
„ Tìm dữ liệu
„ Sử dụng cache đặc biệt cho bảng trang
„ TLB

8 September 2009 67 8 September 2009 68

Nguyễn Kim Khánh - ĐHBKHN 17

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

Hoạt động của TLB Hoạt động của TLB và Cache

8 September 2009 69 8 September 2009 70

NKK-HUT NKK-HUT

2.6. Hệ thống lưu trữ - RAID Đặc điểm của RAID

„ Tập các đĩa cứng vật lý được OS coi như

„ Redundant Array of Inexpensive Disks
„ Redundant Array of Independent Disks
„ Hệ thống nhớ dung lượng lớn
một ổ logic duy nhất Æ dung lượng lớn
„ Dữ liệu được lưu trữ phân tán trên các ổ
đĩa vật lý Æ truy cập song song (nhanh)
„ Có thể sử dụng dung lượng dư thừa để
lưu trữ các thông tin kiểm tra chẵn lẻ, cho
phép khôi phục lại thông tin trong trường
hợp đĩa bị hỏng Æ an toàn thông tin
„ 7 loại phổ biến (RAID 0 – 6)

8 September 2009 71 8 September 2009 72

Nguyễn Kim Khánh - ĐHBKHN 18

Bài giảng Hệ thống máy tính

NKK-HUT NKK-HUT

RAID 0, 1, 2 RAID 3 & 4

8 September 2009 73 8 September 2009 74

NKK-HUT NKK-HUT

RAID 5 & 6 Ánh xạ dữ liệu của RAID 0

8 September 2009 75 8 September 2009 76

Nguyễn Kim Khánh - ĐHBKHN 19

Bài giảng Hệ thống máy tính

NKK-HUT

Hết chương 2

8 September 2009 77

Nguyễn Kim Khánh - ĐHBKHN 20