Professional Documents
Culture Documents
Digi - Design - Ch3-Print-البوابات المنطقية
Digi - Design - Ch3-Print-البوابات المنطقية
Digi - Design - Ch3-Print-البوابات المنطقية
1 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
Definition: تعريف:
Logical gates are electronic البوابات المنطقية هي دوائر إلكترونية
circuits that operates on one or تعمل على إشارة إلكترونية أو أكثر
more input signals to produce كمدخالت وتنتج إشارة كمخرج
an output signal.
The input and the output اإلشارات المدخلة والمخرجة هي عبارة
signal(s) have 2 states only عن إشارات إلكترونية لها حالتين فقط
which we represent by the نشير لهما باألعداد الثنائية“0”:و”“1
”binary values: “0” & “1
البوابات المنطقية هي العناصر
The logical gates are the basic األساسية للدوائر االلكترونية الحاسوبية
elements of electronic circuits
for computing and control in a
computer.
2 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
Chap. 3: Logical Gates الوحدة :3البوابات المنطقية
3 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
4 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
Chap. 3: Logical Gates الوحدة :3البوابات المنطقية
5 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
x ’)y F = (xy x ’)y F = (x + y x y F = xy’+x’y x ’y F = xy+x’y
0 0 1 0 0 1 0 0 0 0 0 1
0 1 1 0 1 0 0 1 1 0 1 0
1 0 1 1 0 0 1 0 1 1 0 0
1 1 0 1 1 0 1 1 0 1 1 1
6 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
Chap. 3: Logical Gates الوحدة :3البوابات المنطقية
x
AND
xy
y
F = xy + z
z OR
7 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
x
OR
x+y
y
’F = (x+y)z
z NOT
’z AND
8 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
Chap. 3: Logical Gates الوحدة :3البوابات المنطقية
x
NOR
’)(x+y
y
F = (x+y)’+yz
OR
AND yz
z
9 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
10 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
Chap. 3: Logical Gates الوحدة :3البوابات المنطقية
11 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
12 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
Chap. 3: Logical Gates الوحدة :3البوابات المنطقية
z
13 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
z
14 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
Chap. 3: Logical Gates الوحدة :3البوابات المنطقية
Example: Find for the حول الدائرة التالية إلى دائرة: مثال
following circuit the
equivalent which uses فقطNAND مكافئة تستخدم البوابات
NAND gates only
x x’
x (x’y’)’ = x+y
x+y
y OR F = xz’ + yz’ y
y’ xz’+yz’
F=xz’+yz’
z NOT
z’ AND z z’ (((x+y)z’)’)’
= (x+y)z’
= xz’+yz’
Quick Test: Find for the حول الدائرة التالية إلى دائرة: تمرين
following circuit the
equivalent which uses فقطNAND مكافئة تستخدم البوابات
NAND gates only
x
xy
y AND
F=xy+z’
z NOT
z’ OR
21 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
22 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
Chap. 3: Logical Gates البوابات المنطقية:3 الوحدة
Gate-Level Minimization :اختصار مستويات البوابات
Karnaugh Map or K-Map “خريطة ”كارنوج“ أو خريطة ”كا
1. K-Map is a table of rows خريطة ”كا“ هي عبارة عن جدول.1
and columns as shown in the يتكون من صفوف وأعمدة كما
following picture y :يظهر ذالك في الشكل التالي
x 0 1
2. This is an example هذه خريطة لمتغيرتين.2
of a K-Map of two 00 01
variables x & y
0 x’y’ x’y x ونضعy وx :فقط
where x is put أفقيا ونضعy عموديا و
1 10 11 لكلتا1 و0 القيم
horizontally and y xy’ xy .المتغيرتين
vertically.
3. Each square refers to the couple 1 أو0 كل مربع يحتوى على القيماتان.3
of binary values of x & y as well و كذلك العبارة التىy وx لكل من
as the expression which refers to تشير إلى تلك القيمة
that value
F = xy + x’y = y
24
F=y
2012 - 1434 \ جامعة الكامل محمد دالي ابراهيم. أ:إعداد
Chap. 3: Logical Gates البوابات المنطقية:3 الوحدة
Gate-Level Minimization :اختصار مستويات البوابات
Karnaugh Map “خريطة ”كارنوج
Example: summarize the تلخيص الدالة المقابلة: مثال
opposite function using
Kartnaugh Map “باستخدام خريطة ”كارنوج
F = xy’ + xy
1. We check in the table the y نؤشر في الجدول على.1
0 1
squares that correspond x المربعات التي تناسب
to the minterms of the 00 01 عناصر الدالة
0 x’y’ x’y
function
نالحظ أن الخانتان المؤشر.2
2. We remark that the 2 1 10 √ 11 √
إذا،عليها متجاورتان
checked squares are xy’ xy يمكن تلخيصهنا إلى عنصر
adjacent and thus can be
written as one term only: x = xy’ + xy :واحد
xy’ + xy = x
F = xy’ + xy = x
F=x
25 2012 - 1434 \ جامعة الكامل محمد دالي ابراهيم. أ:إعداد
F = .....................
27 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
F = ....................
28 جامعة الكامل \ 2012 - 1434 إعداد :أ .محمد دالي ابراهيم
Chap. 3: Logical Gates البوابات المنطقية:3 الوحدة
Gate-Level Minimization :اختصار مستويات البوابات
Karnaugh Map with 3 variables خريطة ”كارنوج“ بثالثة متغيرات
1. We put x vertically and the product yz أفوقياyz عموديا والعبارةx نضع المتغير.1
horizontally. We then put the permitted عموديا ونضع أفوقيا القيم1 و0 ثم نضع
values of x vertically and all the ،11 ،01 ،00 : وهيxy المتاحة للعبارة
permitted values of the expression yz في هذا التسلسل حيث من قيمة إلى10
horizontally in an order such as only
one digit changes from one value to the
قيمة الموالية تتغير قيمة خانة واحدة فقط
next one, for example: 00, 01, 11, 10
2. Then we put in yz ثم نضع في كل مربع.2
00 01 11 10
each square the x القيمة الثنائية المناسبة
appropriate 000 001 011 010 والعبارة الجبرية التي
0 x’y’z’ x’y’z x’yz x’yz’
binary value تشير إلى تلك القيمة
and also the 101 110
expression 1 100 111
xy’z’ xy’z xyz xyz’
which refers to
that value
F = x’z + xy
31 2012 - 1434 \ جامعة الكامل محمد دالي ابراهيم. أ:إعداد
F = …………....
F = …………....
F = …………....
37 2012 - 1434 \ جامعة الكامل محمد دالي ابراهيم. أ:إعداد
End OF Chap. 3
3 نـهـايــــة الـوحـــدة