bai giang dien tu tuong tu -số

Giới thiệu nội dung môn học
Chương 1: Các linh kiện điện tử cơ bản.

- Chương 2: Kỹ thuật tương tự.
- Chương 3: Kỹ thuật xung số.
TÀI LIỆU HỌC TẬP
Kỹ thuật mạch điện tử - NXB Giáo dục 2009.
Kỹ thuật điện tử - Đỗ Xuân Thụ – NXB Giáo dục.
Tài liệu tham khảo

Giáo trình linh kiện điện tử và ứng dụng - TS. Nguyễn
Viết Nguyên, Nhà xuất bản Giáo dục, 2005.
Kỹ thuật mạch điện tử - TS Nguyễn Viết Nguyên, Nhà xuất
bản Giáo dục
Kỹ thuật mạch điện tử - Phạm Minh Hà – NXB Khoa học kỹ
thuật.
CHƢƠNG 1 Các linh kiện điện tử cơ bản
1.1. Giới thiệu chung

Bộ khuếch đại điện tử là một mạch điện tử mà tín hiệu đầu ra
của mạch lớn gấp K lần tín hiệu đầu vào của mạch và dạng tín
hiộu ở đầu ra giổng hệt dạng của tín hiệu đầu vào.
Sơ đổ khối của một bộ khuếch đại điện tử hình 1.1



1.2. Khuếch đại tín hiệu nhỏ dùng transistor lưỡng cực BJT.
Các cách mắc cơ bản của transistor
Đối với transistor có 3 cách mảc cơ bản: Base chung,
emitter chung, collector chung.
C C E
B E B
Ura Ura Ura
Uvµo Uvµo Uvµo
E B C
M¾c EC M¾c BC M¾c CC

 Emitter chung
IC (mA)
Hä ®Æc tuyÕn ra
IB5 = IBmax
IB4
IB3
IB (A) UCE1 < UCE2 IB2
IB1
IB1
IB = 0
IC0(E) UCE(V)
IB2
UBE (V)
0
Họ đặc tuyến ra
Hä ®Æc tuyÕn vµo
Các tham số của Transistor Bipolar
- Ta có biểu thức dòng điện trong transistor là:

IE = IB + IC . Do IB << IE , IB << IC nên IE  IC
- Để đánh giá mức độ hao hụt của dòng điện cực phát tại vùng cực
gốc, người ta đưa ra khái niệm gọi là hệ số truyền đạt dòng điện :
 = IC / IE ,  1 càng tốt. (1)
- Để đánh giá tác dụng điều khiển của dòng điện cực gốc tới dòng
điện cực góp người ta đưa ra hệ số khuyếch đại dòng điện :
 = I C / IB (2)
Thường  = vài chục  vài trăm lần , từ (1) và (2) ta có quan hệ:
IE = (1+ )IB
 =  / (1+)
Phân cực cho transistor lƣõng cực- BJT

Để transistor lưỡng cực hoại động ta phải phân cực cho nó, nghĩa
là đưa một điện áp một chiều từ bên ngoài vào chuyển tiếp emitter
và collector với giá trị và cực tính phù hợp.
Chuyển tiếp emitter phân cực thuận, chuyển tiếp collector phân
cực ngược transistor sẽ hoạt động trong vùng tích cực. Khi tính
toán chế dộ một chiều trong vùng này ta thường sử dụng các công
thức:
UBE= 0,7 V
 = I C / IB
IE = I B + IC
- Để phân tích chế độ một chiều ta có thể bỏ các tụ điện.
Phân cực cho transistor lƣõng cực- BJT

+ Điểm làm việc tĩnh:
Khi phân cực cho transistor, dòng điên và điện áp một chiều sẽ
thiết lập cho transistor một điểm làm việc cố định trên đặc tuyến
ra, điểm này gọi là điểm làm việc tĩnh (và thường ký hiệu là điểm
Q). Để transistor khuếch đại được tín hiệu. điểm làm việc tĩnh Q
phải nằm trong vùng tích cực, nếu chọn được điểm Q thích hợp thì
biên độ tín hiệu ra có thể lớn mà không bị méo (thường là giữa đặc
tuyến ra).
1.2. Phân cực cho transistor lƣõng cực- BJT

1.2.1. Phân cực cố định
Sơ đồ mạch phân cực cố định được cho trên hình 1.17.
CHƢƠNG 1 Khuếch đại tín hiệu nhỏ dùng transistor lưỡng
cực BJT
Xét vòng base - emitter
Viết định luật Kirchhoff cho vòng điện

áp ta được
Theo công thức trên điện áp UCC UBE luôn không đổi, vì thế
giá trị RB sẽ quyết định giã trị dòng IB, và dòng IB này sẽ
không đổi.
cực BJT
Xét vòng collector — emitter
Viết định luật Kirchhoff cho vòng
collector — emitter ta được
+ Đường tải tĩnh: Đường tải tĩnh là đường quan hệ giữa dòng
điện ra và điện áp ra trong chế độ một chiều. Đường tải tĩnh
được vẽ trên đặc tuyến ra, điểm làm việc tĩnh Q sẽ nằm trên
đường này.
cực BJT
+ Đường tải tĩnh:
Đối với sơ đồ mạch như hình 1.19. quan hệ giữa dòng điện ra Ic và
diện áp ra UCE khi có tải R
Nếu thay dổi giá trị cùa điện trở RB

sẽ lãm cho IB thay đổi, khi đó
dường tải tĩnh không đổi, nhưng
điểm làm việc tình Q sẽ dịch lên
hoặc xuống.
cực BJT
+ Đường tải tĩnh:
cực BJT
cực BJT
cực BJT
cực BJT
1.2.2. Mạch phân cực ồn định cực emitter
cực BJT
1.2.2. Mạch phân cực ổn định cực emitter
Xét vòng base - emitter
cực BJT
Xét vòng collector — emitter
cực BJT
cực BJT
1.2.3. Mạch phân áp
Đầu vào của sơ đồ hình 1.29 có thể
vẽ lại như hình 1.30
Sử dụng định lý Thevenin ta có thể tính

được dòng IB như sau:
Ngắn mạch nguồn cấp Ucc (hình 1 31a)
cực BJT
Từ sơ đồ tương đương Thevenin
Khi phân tích gần đúng RE phải thoả

mãn điều kiện :
Ta có:
cực BJT
cực BJT
cực BJT
1.2.4. Mạch phân cực hồi tiếp âm điện áp
cực BJT
1.3. Khuếch đại tín hiệu nhỏ dùng transistor lưỡng cực BJT
Để phân tích bộ khuếch đại tín hiệu nhỏ dùng BJT người ta dùng
sơ đồ tương đương để phân tích.
Khi vẽ sơ đồ tương đương đối với tín hiệu xoay chiều cần chú ý:
- Thiết lập tất cả các nguồn cấp một chiều ở chế độ ngắn mạch.
- Ngắn mạch tất cả các tụ điện.
Sơ đồ tương đương của mạch CB
cực BJT
Sơ đồ tương đương của mạch CE

cực BJT
Sơ đồ tương đương của mạch CE
Trở kháng ra r0 được xác định theo độ dốc của đường đặc tuyến
ra
cực BJT
Các mạch khuếch đại tín hiệu nhỏ thông dụng dùng BJT
1.3.1. Mạch phân cực cố định
Sơ đồ mạch như hình
cực BJT
Sơ đồ tương đương của
mạch như hình 1.45
cực BJT
1.3..1. Mạch phân cực cố định
Ta có
Dođó
nên
cực BJT
Hệ số khuếch đại dòng điện:
Ta có Nên
cực BJT
cực BJT
Đáp số
cực BJT
cực BJT
Sơ đồ tương đương
Trở kháng vào

cực BJT
Trở kháng ra
Hệ số Ku
Hệ số Ki
cực BJT
cực BJT
cực BJT
1.3.2. Mạch phân cực emitter
Do đó
cực BJT
Trở kháng vào
Trở kháng ra
Hệ số Ku
Nên
cực BJT
Hệ số Ki
Nên
Do đó
cực BJT
cực BJT
1.3.5. Mạch base chung( SGK)
1.3.6. Mạch hồi tiếp từ cực C(SGK)
CHƢƠNG 1 Khuếch đại tín hiệu nhỏ dùng transistor BJT
BT01- Cho mạch điện như
hình 1.
a/ Xác định các điện áp và
dòng điện một chiều
tại các cực của transitor.
Khi  tăng thì các giá trị đó
tăng hay giảm?
b/ Tính trở kháng vào, ra
của mạch?
c/ Cho UV = 20mV. Tính
UR?
d/ Cho r0 = . Xác định
UCC để KU = -200.
cực BJT
BT02- Cho mạch điện như hình
2.
a/ Xác định chế độ một chiều
của transitor?
b/ Tính trở kháng vào, ra của
mạch?
c/ Tính hệ số khuếch đại điện áp
và dòng điện?
cực BJT
BT03- Cho mạch điện như hình
3.
a/ Xác định điểm làm việc tĩnh Q
của transitor?
b/ Tính trở kháng vào, ra của
mạch?
c/ Tính hệ số khuếch đại điện áp
và dòng điện?
d/ Làm lại các phần trên khi ngắt
bỏ tụ CE?
CHƢƠNG 2: KĐ tín hiệu nhỏ dùng transistor trường FET
2.1. Giới thiệu
Có 2 loại: JFET (Junction FET) và MOSFET ( Metal Oxide
Semiconductor FET)
Mỗi loại có 2 loại kênh: - Kênh n (hoặc p) đặt sẵn.

- Kênh p (hoặc n) cảm ứng.
+ Kí hiệu JFET
+ Kí hiệu MOSFET
D D D D
G G G G
S S S S
Kªnh n ®Æt s½n Kªnh p ®Æt s½n Kªnh n c¶m øng Kªnh p c¶m øng
2.1. Giới thiệu
2.1.1. Transistor trƣờng có cực cửa tiếp giáp (JFET)
Đặc tuyến ra:
Quan hệ giữa ID và UGS theo công thức Shockly:

2.1. Giới thiệu
Transistor trƣờng có cực cửa cách ly (MOSFET)
c) Đặc tuyến V-A
2.1. Giới thiệu
MOSFET kênh liên tục (kênh đặt sẵn)
Quan hệ giữa ID và UGS theo công thức
Shockly:
MOSFET kênh gián đoạn (kênh cảm ứng)
Quan hệ giữa ID và UGS theo công thức:
Với:
2.1. Giới thiệu
2.1.2. Phân cực cho FET
Sơ đồ phân cực cố định

2.1. Giới thiệu
Sơ đồ tự phân cực
2.1. Giới thiệu
2.1. Giới thiệu
2.1. Giới thiệu
Sơ đồ phân cực phân áp
Với:
2.1. Giới thiệu
2.1. Giới thiệu
2.1. Giới thiệu
Sơ đồ phân cực phân áp MOSFET kênh cảm ứng
2.2. Khuếch đại tín hiệu nhỏ dùng transistor trường FET
Mô hình FET ở chế độ tín hiệu nhỏ
Xác định hệ số hỗ dẫn:
Nên:
Trở kháng vào, ra:

Sơ đồ phân cực cố định:

Sơ đồ mạch tự phân cực:
- Trường hợp có tụ CS:

Tính toán như mạch phân
cực cố định.
Sơ đồ mạch tự phân cực:
- Trường hợp không có tụ CS:
Sơ đồ mạch phân áp JFET:
- Sơ đồ tương đương:
Sơ đồ mạch phân áp JFET:
- Sơ đồ tương đương vẽ lại:
Sơ đồ lặp cực nguồn JFET( SGK)
- Sơ đồ JFET cực cổng G chung(

SGK)
- Sơ đồ mạch MOSFET kênh dặt sẵn

tương tự như JFET( SGK)
Sơ đồ MOSFET kênh cảm ứng ở chế độ tín hiệu nhỏ
Sơ đồ hồi tiếp cực máng MOSFET kênh cảm ứng
Sơ đồ phân áp MOSFET kênh cảm ứng
CHƢƠNG 3: Ghép tầng KĐ và các mạch KĐ đặc biệt
1. Lý do ghép tầng
Rn Ur1 Uv2 Ur2 Uv3 Ur3 Uvn it
 en Uv KU1 KU2 KU3 KUn Ut Rt
K = Ku1* Ku2 *Ku3 *...*Kun

3.2 . Ghép tầng khuếch đại dùng điện dung
Trở kháng vào của mạch:
Trở kháng ra của mạch:

KU1=- [RC1//(R3// R4//βre2)]/ re1

3.3. Ghép tầng dùng điện cảm
3.3. Ghép tầng dùng điện cảm
Sơ đồ tương đương xoay chiều
3.4. Mạch khuếch đại ghép trực tiếp
3.4. Mạch khuếch đại ghép trực tiếp
3.5. Ghép tầng khuếch đại cascode.
3.6. Ghép tầng khuếch đại Darlington.
3.7. Khuếch đại vi sai
* Tầng KĐ vi sai (KĐ tín hiệu có sai lệch nhỏ)
* Chế độ đơn
* Chế độ vi sai
* Chế độ đồng pha

CHƢƠNG 4: Khuếch đại công suất
4.1 Định nghĩa - Phân loại
1. Định nghĩa
Bộ khuếch đại là thiết bị dùng để làm tăng các tham

số tín hiệu điện (U,I,P), gồm mạch vào nối với nguồn tín
hiệu cần khuếch đại, mạch ra được nối với tải.
Thực chất khuếch đại là một quá trình biến đổi năng
lượng có điều khiển, trong đó năng lượng của nguồn một
chiều (không chứa đựng thông tin) được biến đổi thành
năng lượng xoay chiều (mang thông tin) và là quá trình
xử lý thông tin dạng tương tự.
2. Phân loại:
Tầng khuếch đại công suất có thế làm việc ở các chế độA, B, AB và
C, D tùy thuộc vào chế độ công tác của transistor.
― Chế độ A : Là chế độ khuếch đại cả tín hiệu hình sin vào. Chế độ
này có hiệu suất thấp (với tải điện trở dưới 25%) nhưng méo phi
tuyến nhò nhất, nên được dùng trong trường hợp đặc biệt.
Chế độ B : là chế độ khuếch đại nửa hình sin vào, đây là chế độ có
hiệu suất lớn (η= 78%), tuy méo xuyên tâm lớn nhưng có thể khắc
phục bằng cách kết hợp với chế dộ AB và dùng hồi tiếp âm.
Chế dộ AB : Có tính chất chuyển tiếp giữa A và B. Nó có dòng tĩnh
nhỏ để tham gia vào việc giảm méo lúc tín hiệu vào có biên độ nhỏ.
Chế độ c : Khuếch đại tín hiệu ra bé hơn nửa hình sin, có hiệu suất
khá cao (>78%) nhưng mco rất lớn.
Chế độ D : Transistor làm việc như một khóa điện tử đóng mở.
3. Nguyên lý chung xây dựng một tầng khuếch đại
- Xét tầng khuếch đại có phần tử điều khiển là Tranzito Bipolar
ira
+EC +EC
Irm
I R IC RC
IB Ir
PK§ 0 t
Ura Rt Ura 0
Uvµo Uvµo
IE ura
t
Thỏa mãn điều kiện: Ur0
Irm  Ir0 và Urm  Ur0 (*) 0
Urm
Irm,Urm: biên độ cực đại của thành phần xoay chiều đầu ra
Ir0 ,Ur0 : thành phần 1 chiều, đặc trưng cho chế độ tĩnh
4. Các tham số cơ bản và các đặc tuyến của tầng khuếch đại
a) Các tham số:
* Công suất ra định mức: là công suất ra lớn nhất mà bộ KĐ có
thể cung cấp cho phụ tải trong khi vẫn đảm bảo tín hiệu ra không
bị méo dạng quá mức cho phép và các linh kiện điện tử không bị
quá nhiệt.
2
U radm
Pradm   I radm
2
.Rt
Rt
Trong đó:
Uradm: điện áp định mức trên đầu ra bộ KĐ
Iradm: dòng điện định mức trên đầu ra bộ KĐ
4.1 Khái niệm chung
* Hệ số khuếch đại K:
§¹i lîng ®iÖn ®Çu ra
K=
§¹i lîng ®iÖn t¬ng øng ®Çu vµo
* HÖ sè khuÕch ®¹i dßng ®iÖn: KI = Ira / Iv
* HÖ sè khuÕch ®¹i ®iÖn ¸p: KU = Ura / Uv
* HÖ sè khuÕch ®¹i c«ng suÊt: KP = Pra / Pv
* Trë kh¸ng vµo : Zvµo = Uvµo / Ivµo
* Trë kh¸ng ra : Zra = Ura / Ira
* MÐo kh«ng U 2
U 2
 ...  U 2
®êng th¼ng :
 2m 3m nm
(%)
U1m
b) Các đặc tuyến:
* Đặc tuyến biên độ của tầng KĐ: Ura=f(Uv)
* Đặc tuyến biên độ - tần số: biểu diễn sự phụ thuộc của hệ số KĐ
tương đối K/K0 vào tần số của tín hiệu f.
Ura (V) K
K0
A B Uvµo (mV)
f (Hz)
0 102 2.104
a) b)
a) ĐÆc tuyÕn biªn ®é cña bé khuÕch ®¹i tÇn sè thÊp

b) ĐÆc tuyÕn biªn ®é - tÇn sè
5. Các chế độ làm việc cơ bản của một tầng khuếch đại
P/t điện áp cho mạch ra: +EC
- Khi Uv=0: UCE0=EC-IC0.RC (1) IC RC
- Khi Uv0: UCE0=EC-IC0.(RC//Rt) (2) IB
Rt Ura
P/t (1) cho ta xác định 1 đ/t trên họ đặc Uvµo
IE
tuyến ra của tranzito gọi là đường tải 1
chiều của tầng KĐ (a-b).
IC (mA)
Đêng t¶i 1 chiÒu
P/t (2) cho ta xác định đ/t thứ 2 trên họ c Đêng t¶i xoay chiÒu
đặc tuyến ra của tranzito gọi là đường tải b
IB = IBmax
M
xoay chiều hay đặc tuyến ra động của P IB = IB0
tầng KĐ (c-d). IC0
N IB = 0
0
UCE0 d a U (V)
CE
a) Chế độ làm việc loại A: IC (mA)
- Điểm làm việc tĩnh P nằm giữa điểm M Đêng t¶i 1 chiÒu
c Đêng t¶i xoay chiÒu
và N, với M,N là giao điểm của đường tải IB = IBmax
tĩnh với các đường đặc tuyến ra giới hạn b
M
bởi IB= IBmax và IB= 0. P IB = IB0
IC0
Đặc điểm:
N
- Tín hiệu ra tồn tại trong cả chu kỳ của tín hiệu vào 0 IB = 0
- Méo không đường thẳng A nhỏ UCE0 d a U (V)
CE
- Hiệu suất làm việc A thấp do dòng 1 chiều IC0 lớn

(trong điều kiện lý tưởng A=25%, thực tế khoảng 20%)
Nếu tải được ghép biến áp thì mạch KĐ loại A có thể đạt hiệu suất cao hơn (max=50%)
Ứng dụng: là chế độ làm việc cơ bản của các tầng KĐ điện áp và tầng KĐ công
suất đơn.
b) Chế độ làm việc loại B: IC (mA)
- Điểm làm việc tĩnh P được chọn ở vị trí Đêng t¶i 1 chiÒu
thấp nhất của đường thẳng phụ tải (trùng IB = IBmax
với điểm N) b
M
P IB = IB0
IC0
Đặc điểm:
N
- Tín hiệu ra chỉ tồn tại trong một nửa chu kỳ của tín 0
IB = 0
a U (V)
hiệu vào UCE0 d CE
- Méo không đường thẳng B lớn

- Hiệu suất làm việc B khá cao do dòng IC0 nhỏ (chế
độ 1 chiều không tiêu thụ năng lượng).
Bmax= /4=78,5%
Ứng dụng: được dùng trong tầng KĐ công suất đẩy-kéo để có thể cho được công
suất ra lớn mà hiệu suất làm việc lại cao.
c) Chế độ làm việc loại AB: IC (mA)
- Là chế độ làm việc trung gian giữa chế Đêng t¶i 1 chiÒu
độ A và chế độ B, điểm làm việc nằm trên IB = IBmax
đoạn PN. b
M
P IB = IB0
IC0
Đặc điểm:
N
Vì nó là chế độ làm việc trung gian giữa chế độ A và 0
IB = 0
a U (V)
chế độ B nên: UCE0 d CE
- Méo không đường thẳng: A< AB < B

- Hiệu suất làm việc: A< AB < B
Ứng dụng: được dùng trong bộ KĐ công suất đẩy-kéo.

Khi điểm làm việc nằm ngoài điểm M và N, tranzito làm việc ở chế độ giới hạn.
Nếu điểm làm việc nằm ngoài M tranzito làm việc ở chế độ mở bão hòa, nếu nằm
ngoài điểm N, tranzito làm việc ở chế độ cắt dòng (làm việc ở chế độ xung).
4.2 Khuếch đại công suất chế độ A không dùng biến áp
Ic
Trong mạch KĐ chế độ A, có dòng điện chạy trong

mạch ra trong cả chu kỳ của tín hiệu vào.Kiểu mạch
KĐ này đòi hỏi hoạt động trong miền tuyến tính. Khi
tín hiệu vào thay đổi sẽ khiến dòng IB thay đổi và nếu
sự thay đổi này đủ nhỏ để giữ cho điểm làm việc P vce
làm việc trong miền tuyến tính thì tín hiệu ra sẽ có
dạng như tín hiệu vào.
Dòng IC tồn tại trong cả chu kỳ của tín hiệu và giá
trị trung bình của nó bằng với giá trị tĩnh IC0. IC (mA)Đưêng t¶i 1 chiÒu
c Đưêng t¶i xoay chiÒu
Hình vẽ trên chỉ ra các đường đặc tuyến IB = IBmax
b
điển hình cho mạch KĐ sử dụng tranzito M
lưỡng cực ở chế độ A: đường cong đặc IC0
P IB = IB0
tuyến ra, đường tải, dòng iC, điện áp ra UCE.
N IB = 0
0
UCE0 d a U (V)
CE
4.2 Khuếch đại công suất chế độ A dùng biến áp
1. Tầng khuếch đại công suất đơn
+EC
R2 W1 W2 Rt
C1
T
Uv
R1
RE C2
Sơ đồ tầng KĐ công suất đơn chế độ A

4.3 Khuếch đại công suất chế độ B
4.3.1. KĐ công suất chế độ B không
dùng biến áp
Xét mạch KĐ xoay chiều ở chế độ B:
Hiệu suất của mạch KĐ chế độ A phát sinh từ thực tế là ngay cả khi không có tín hiệu
vào thì tranzito vẫn tiêu thụ công suất.Giải quyết cho vấn đề này ,người ta cố định
điểm làm việc P gần với miền ngắt.Khi đó nếu không có tín hiệu vào, dòng IC sẽ rất
nhỏ.
Tuy nhiên, tín hiệu ra chỉ tồn tại trong 1 nửa chu kỳ dương của tín hiệu vào.Mỗi nửa
chu kỳ âm của tín hiệu vào mà thấp hơn giá trị ngắt OFF, sẽ ngăn dòng IC ở đầu ra.
Với tín hiệu xoay chiều, dòng IC ở đầu ra chỉ xuất hiện trong nửa chu kỳ dương của tín
hiệu (1800  góc dẫn). Để có tín hiệu ra lặp lại dạng của tín hiệu vào, sẽ cần đến 2
linh kiện tích cực cùng hoạt động trong chế độ B. Mỗi linh kiện sẽ khuếch đại tín hiệu
trong ½ chu kỳ.Có 3 kiểu mạch thực hiện nguyên tắc này:
+ Mạch đẩy kéo (push-pull)
+ Mạch kết cuối đơn (single-ended)
+ Mạch đẩy kéo-đối xứng bù (complementary symmetry)
4.3.1. KĐ công suất chế độ B dùng biến áp
a) Mạch KĐ đẩy kéo:
Gồm 2 tranzito NPN nối đối xứng
nhau và chung điểm E. Đầu ra của 2
tầng có 1 biến áp với điểm giữa nối
với nguồn +UCC.
- Ở chế độ tĩnh cả 2 tranzito hoạt
động ở chế độ B nên chúng sẽ đóng.
- Ở chế độ động hay chế độ xoay chiều, giả thiết mỗi T sẽ thay phiên
mở trong mỗi nửa chu kỳ của tín hiệu.Vì 2 nửa sóng trên cuộn thứ cấp
là ngược chiều nhau nên dạng sóng hình sin hoàn chỉnh sẽ được tạo lại
trên tải.
Một biến áp vào có điểm giữa nối đất có nhiệm vụ đưa đến cực Bazơ
của 2 Tranzito hai tín hiệu bằng nhau nhưng ngược pha.
4.3.1. KĐ công suất chế độ B dùng biến áp
Mạch KĐ đẩy kéo:
Các công thức tính công suất:
+ Công suất tiêu thụ hữu ích: Pu=U2M/2*RL
+ Công suất cung cấp bởi nguồn PCC (giá trị trung bình của công suất cung cấp bởi
nguồn 1 chiều)
PCC=2*UCC*UM /(*RL)
PCCmax=2*U2CC/(*RL) khi UMmax=UCC
+ Công suất tiêu hao trên Tranzito T U CC .U M U M2
Đây là giá trị trung bình của công suất tiêu hao trên mỗi T: PD  
 .RL 4.RL
PD lớn nhất khi UM=2*UCC/ và PDmax= U2CC/(2*RL) ~ Pumax/5
Hiệu suất: Pu  .U M
 
PCC 4.U CC
max=/4=78,5% khi UM=UCC.
Hiệu suất thực tế của mạch KĐ chế độ B là khoảng 70%
CHƢƠNG 5: Biến đổi điện áp và dòng điện
I. Chỉnh lưu không điều

khiển
Sơ đồ và hoạt động của nó
Các thông số cơ bản của sơ đồ
1. Sơ đồ chỉnh lưu tia ba pha không điều
khiển
D1
A Ud Id
Ud
B D2 Id 50%
t
C D3 E 0
1 2 3 4
t
L R C A B
F t
a. I1
t
I 2
I3 t
UD1
b.
Sơ đồ và các đường cong

D1
Ud Id
A
Ud
Id 0,5Umax
B D2
t
C D3 0 t3
t1 t2 t4
L t
R
UT1
II. Chỉnh lưu có điều khiển

• Nguyên tắc điều khiển
• Hoạt động của sơ đồ khi tải thuần trở
• Hoạt động của sơ đồ khi tải điện cảm
2. Chỉnh lưu có điều khiển

Sơ đồ
T1 T1
A A
B T2 B T2
C T3 T3
C
_
_ + +
L R L
di
R
Ud
• Định nghĩa về góc thông tự nhiên A
T1
B T2
C T3
góc thông tự nhiên L R

a.
Ud Ud
Ud
Ud
Id
t t
0
t1 t2 t 3 t 0
4 t1 t2 t3 t4
X1 t X1 t
X2 t X2 t
X3 t X3 t
Xung trước góc thông tự nhiên Xung sau góc thông tự nhiên
1. Nguyên tắc điều khiển
Góc thông
Id
tự nhiên Ud
Ud
T1
A Id
B T2 t
0
T3 t1 t2 t3 t4
C
X1
t
R
X2
a. t
X3
t
2. Hoạt động của sơ đồ khi tải thuần trở
<300 >300
Ud Id
Ud Ud Id
Id Ud
T1 Id
A
t
0 t3 t
t1 t2 t4 0
T2 I1 t1 t2 t3 t4
B I1
t
I2 t
T3 I2
C t
t
I3
t I3
t
R
UT1 t
a. UT1 t
b.
c.
Hoạt động =300
A B C A
Uf
t
0 1 1 2 2 3 3 4
D1 T1
D2 T2 Ud
Id
D3 T3 t
R L
IT1
X1 t
IT2 X2 t
a. IT3 X3 t
ID1 t
ID2
ID3 t
b.
Khi góc mở lớn =900
A B C A
Uf
• . Sơ đồ t
0
D1 T1
D2 T2 Ud
Id
D3 T3 t
R L IT1 X1 t
IT2 X2 t
IT3 X3 t
ID1 t
ID2
ID3 t
b.
1 1 2 2 3 3 4
Hình
a- sơ đồ động lực, b- giản đồ các đường cong 1.12. Chỉnh lưu cầu ba điều khiển không đối
pha xứng
CHƢƠNG 6: Khuếch đại thuật toán
Khái niệm chung
KĐTT (OA) là bộ KĐ
dòng 1 chiều có hệ số KĐ + +EC
_ I0 -
lớn, có 2 đầu vào vi sai Uvd -
và 1 đầu ra chung.
+ Đầu vào Uvk (hay Uv+) U0
gọi là đầu vào không đảo. Uvk + Ur
+ I0 +
+ Đầu vào thứ hai Uvd _
(hay Uv-) gọi là đầu vào -EC
đảo.
Hinh 1: Ký hiÖu khuÕch ®¹i thuËt to¸n

trong s¬ ®å ®iÖn tö
Khái niệm chung
Hinh 1: Ký hiÖu khuÕch ®¹i thuËt to¸n

Đặc tính truyền đạt ura=f(uvào)

Ur
+Ec
Đầu vào đảo Đầu vào

U+rmax khôngđảo
0 UV
U-rmax
HÖ sè khuÕch ®¹i cña K§TT:
K = Ura / Uvµo -Ec
Hình 2: Đặc tuyến truyền đạt của

KĐTT
Các giả thuyết lý tưởng +

_ Uvd I0- +EC
-
U0
Uvk + Ur
+
_ I0+ -EC
+ Trở kháng vào của KĐTT nhìn từ hai đầu lối vào là vô cùng
lớn: Zv = 
+ Trở kháng ra của KĐTT nhìn từ đầu ra so với mass là bằng 0:
Zra = 0()
+ Hệ số khuếch đại (chưa thực hiện phản hồi) tiến tới vô cùng:
K=
+ Độ "trôi điểm không " bằng 0 - các đường đặc tuyến đi qua gốc
toạ độ.
Một số ứng dụng của mạch khuếch đại thuật toán

1) Mạch khuếch đại đảo
Theo ĐL Kiếchốp1,tại nút N: I1-Iph-I0=0 Iht Rht
Uv U N U N Ur
I1  I ht  +E
R1 R ht R1 I0-
Uv -
U0 = UN-UP = 0 N U Ur
I1 0
Do KĐTT có Zv= ∞ nên I0=0 +
P
 I1 = Iht I0+ -E
Uv Ur Rht Ur Ur Rht
    K   (*)
R1 Rht R1 Uv Uv R1

2) Mạch khuếch đại không đảo
+E
Giả thiết KĐTT là lý tưởng, ta có: Uv +
Uv=U0+UN. Vì U0=0 nên  Uv=UN U0 Ur
-
Theo ĐL Kiếchốp1,tại nút N: Iht= I1+I0
I0 -E
Ur N
Do I0 = 0 nên: I1  I ht  Iht Rht
R1  R ht R1 I1
UN = UR1 = I1.R1

Ur R1  Rht Rht
U N  Uv 
Ur
R1 K    1
R1  R ht Uv R1 R1

3) Mạch khuếch đại cộng đảo
R1 Rht
U1
Theo ĐL Kiếchốp1,tại nút N: I1 Iht
R2
I1+I2+…+In = I0+Iht. Do I0=0 nên U2 .
. I2 I0- +E
I1+I2+…+In = Iht .
.
. Rn
Un -
I N U
U1  U N U 2  U N Un U N U N Ur n 0
Ur
  ...  P +
R1 R2 Rn R ph
I0+ -E
U1 U 2 Un Ur
Do UN=UP=U0=0    ... 
R1 R 2 Rn R ht
 U1 U 2 Un 
U r   Rht    ... 
 R1 R 2 Rn  Khi R1≠R2≠…≠ Rn
n
U r  U 1  U 2  ...  U n   U i Khi R1= R2=…= Rn
i 1
4) Mạch khuếch đại cộng không đảo
U0 = UN-UP = 0  UN = UP
Tại nút N: I1+I2+…+In=I0=0 (1) U1 R
I1 R
Tại nút P: Iph = IR1+ I0- U2 .
Do I0- = 0  Iph=IR1 (2) . I2 I0+
+E
. R
Un +
In P U0 Ur
U0 -
U1  U N U 2  U N U U N (3)
  ... n 0 I0- -E
R1 R2 Rn
Ur Ur
I ph  I R1   U P  I R1 .R1  .R1 (4) N Iph Rph
R1  R ph R1  R ph
R1 IR1
R1
Thay (4) vào (3): U 1  U 2  ...  U n  n. .U r
R1  R ph
R1  R ph R1  R ph n
Ur  .U1  U 2  ...  U n   .U i
n.R1 n.R1 i 1
6) Mạch khuếch đại trừ I Ra
1 N I2
Ur = K1.U1+K2.U2 U1
Ra/a
I0 - _
* Cho U2 = 0  mạch làm việc như bộ KĐ đảo
I0 + +
Ura1= -.U1  K1= - Rb/b Ur
U2
* Cho U1 = 0  mạch làm việc như bộ KĐ P
I3
không đảo có phân áp I4 Rb
Tại nút P: I3 = I4 + I0+ U2 U2

I0 = I 0 = 0  3
- + I  I   U  U  .Rb (*)
Rb /  b  Rb Rb /  b  Rb
4 P Rb
Tại nút N: I1 + I2 = I0- = 0

U1  U N U r  U N U ra 2
 0  UN  .Ra /  a (**)
Ra /  a Ra R a /  a  Ra

6) Mạch khuếch đại trừ I Ra
1 N I2
U2 U1
U P  U Rb  .Rb (*)
Rb /  b  Rb Ra/a
I0 - _
U ra 2 I0 + +
UN  .Ra /  a (**) Rb/b Ur
R a /  a  Ra U2 P
I3
I4 Rb
Do U0 = UP – UN = 0  UP = UN
Từ (*) và (**) ta có:
U ra2 U2 b
.Ra /  a  .Rb  U ra 2  .1   a .U 2
Ra /  a  Ra Rb /  b  Rb 1 b
b b
 K2  .1   a   U ra  U ra1  U ra 2  .1   a .U 2   a .U 1
1 b 1 b
Nếu a = b =  thì K1 = - ; K2 =   Ura = (U2 - U1)

7) Mạch tích phân IC C
Tại nút N: IR = IC + I0- = IC ( Do I0+ = I0- = 0)
d U N  U ra 
+E
Uv U N R I0-
C Uv -
R dt NU Ur
Uv dU ra IR 0
UN = UP = 0   C P
+
R dt I0+
t -E
1
 U ra  
RC 0
U v .dt  U r 0
Ur0 - điện áp trên tụ C khi t = 0 (Uv = 0 và Ura = 0)

t
1
U ra  
  U
0
v .dt  = R.C - hằng số tích phân của mạch
Khi tín hiệu vào thay đổi từng nấc, tốc độ thay đổi của điện áp ra khi đó:
U ra U
 v (đầu ra mạch tích phân, điện áp tăng (giảm) tuyến tính theo thời gian)
t RC

8) Mạch vi phân IR R
Tại nút N: IC = IR + I0- = IR ( Do I0+ = I0- = 0)
+E
d U v  U N 
C I0-
U N  U ra
C Uv
NU
-
Ur
R dt IC 0
U ra dU v P +
UN = UP = 0   C I0 +
-E
R dt
dU v dU v
 U ra   RC  
dt dt
 = R.C - hằng số vi phân của mạch
- Khi tín hiệu vào là hình sin, bộ vi phân làm việc như là bộ lọc tần cao, hệ số
KĐ của nó tỷ lệ thuận với tần số tín hiệu vào và làm quay pha Uv một góc
900.
- Thường bộ vi phân làm việc kém ổn định ở tần số cao vì khi đó ZC = 1/C
 0 làm hệ số hồi tiếp âm giảm.
Thiết kế mạch thực hiện phép toán sau:
a. Ur = 3U1+ 2U2+ U3
b. Ur = 3U1- 2U2+ 5U3
c. Ur = 2U1- 3U2- 4U3
Cho sơ đồ mạch điện như hình vẽ sau. Hãy xác định UR theo U1,
2,7k
U2, U3?
1,5k
U1
 + 10k
_
1,5k _ UR
U2
 3k 
+

U3
2k
4k
U2, U3 và U4?
Cho sơ đồ mạch điện như hình vẽ sau. Hãy xác định UR theo
U1, U2, U3?
8,3k 4,7k
3,3k
U1  _ 4,7k
_ UR
2k
+ 
U2 +
 1k
U3 
U2, U3 và U4?
6k 3k
6k
U1 _
 3k
3k _
U2 UR
 + 0,75k 
2k U4 +

U3

Là tín hiệu liên tục theo Là tín hiệu rời rạc theo
giá trị và theo thời gian thời gian và theo độ lớn
Ưu nhược điểm của Điện tử số
 Ƣu điểm
 Dễ thiết kế  Chính xác, tin cậy

 Lưu trữ dễ dàng  Chịu ít nhiễu hơn
 Các thao tác có thể lập trình  Khả năng tổ hợp cao
 Nhƣợc điểm
Đa số các tín hiệu cần xử lý là tín hiệu tương tự:
tín hiệu tín hiệu

tương tự Xử lý tín tương tự
ADC
hiệu số DAC
CHƢƠNG 1: CƠ SỞ ĐẠI SỐ LOGIC
1.1 Đại số logic
1.1.1 Khái niệm

1.1.1.1 Giới thiệu
1.1.1.2 Các quy ước logic cơ bản:
 Biến logic xi
Tập n biến logic x1, x2, . . . . xn
 Hàm logic f(xi)
1.1.1.3 Các hàm và các phần tử logic cơ bản
Hàm NOT (hàm đảo) Phép toán : Y  X

X Y
X Y
0 1
1 0
Hàm AND (hàm và) A Y A & Y

B B
Phép toán : Y  A.B....
A B Y
0 0 0
0 1 0 Y=1 A &B&…=1
1 0 0
1 1 1
Hàm OR (hàm hoặc) A Y

B
Phép toán : Y = A + B + ……..
A B Y
Y=0 A &B&…=0
0 0 0
0 1 1 Y=1 A =1 hoặc B =1 …
1 0 1
1 1 1
Hàm NAND (NOT AND) Hàm NOR (NOT OR)

A Y A & Y A Y
B B B
Phép toán : Y  A.B.... Phép toán : Y  A  B....
A B Y A B Y
0 0 1 0 0 1
0 1 1 0 1 0
1 0 1 1 0 0
1 1 0 1 1 0
Y=1 A=0 hoặc B=0 …. Y=1 A=0 và B=0 ….
Hàm XOR (hàm cộng modul) Hàm tƣơng đƣơng (đảo của
hàm XOR)
A Y
B  A Y
B 
Phép toán: Y  A  B Phép toán: Y  A  B

A B Y A B Y
0 0 0 0 0 1
0 1 1 0 1 0
1 0 1 1 0 0
1 1 0 1 1 1
Y=1 A≠B Y=1 A=B

1.1.2 Các công thức và định luật
a) Các công thức
1+0=1 0.0=0
1+1=1 1.1=1
0+0=0 0.1=0
0 1 10
 Quan hệ giữa biến số và hằng số
A+1=1 A .1 = A
A+0=A A.0=0
A+A=A A.A=A
A A 1 A. A  0
b) Các định luật Hệ quả
- Định luật giao hoán: XY XY  X
A.B=B.A ; A+B=B+A
X ( X  Y )  XY
- Định luật kết hợp:
A + B + C = (A + B) + C = A + (B + C) X  XY  X
- Định luật phân phối: ( X  Y )( X  Z )  X  YZ

A.(B + C) = AB + AC X (X  Y)  X
- Định luật hoàn nguyên: XY  Y  X  Y
AA
- Định luật Demorgan :
A  B  A.B
AB  A  B
1.1.3 Các quy tắc
a) Quy tắc thay thế
Trong một đẳng thức logic bất kỳ, nếu ta thay thế một biến số nào đó
bằng một hàm số thì đẳng thức không đổi
F1 ( x1 , x2 , x3 .....)  F2 ( x1 , x2 , x3 .....)
F1{Z(x), x2 , x3 .....}  F2 {Z(x), x2 , x3 .....}
Ví dụ: Ta có: AB  A  B
Giả thiết ta có Z = B.C

Vậy nếu ta thay hàm Z vào biến B thì ta có
ABC  A  BC ABC  A  B  C
Đẳng thức không đổi vì đây chính là đẳng thức demorgan cho 3 biến
Ứng dụng: - Tạo ra công thức mới từ công thức đã biết
- Mở rộng phạm vi ứng dụng của một công thức
b) Quy tắc đảo một hàm số

Để có được hàm f từ hàm f ta thực hiện như sau
Trong hàm số đó:
- Đổi dấu nhân thành dấu cộng và cộng thành nhân
- Đổi giá trị 0 thành 1 và 1 thành 0
- Đổi biến số thành đảo biến số và ngược lại
Chú ý: Phép đảo trên nhiều biến số phải được giữ nguyên
Ví dụ: Tìm hàm f biết

f1  AB  A(C  B) f2  A  B  BC
Áp dụng quy tắc đảo hàm số ta có:
f 1  (A  B).A  C B f 2  AB.( B  C)
c) Quy tắc đối ngẫu
Hàm f1 và f2 được gọi là đối ngẫu với nhau khi
- Dấu ‗+‘ và dấu ‗.‘
- Giá trị 1 và giá trị 0
Đổi chỗ cho nhau 1 cách tương ứng
Ví dụ: f1  AB  A BC đối ngẫu với f 2  A  B( A  B  C )
f3  A  BC đối ngẫu với f 4  A( B  C )
Chú ý: Đối ngẫu là tương hỗ nên nếu một đẳng thức đã tồn tại
(gồm 2 biểu thức vế trái và vế phải) thì đối ngẫu của vế trái và đối
ngẫu của vế phải cũng là một đẳng thức
Ví dụ : Chứng minh (A + B)(A + C)(A + D) = A + BCD

Lấy đối ngẫu 2 vế ta có
Đối ngẫu vế trái = AB + AC + AD
Đối ngẫu vế phải = A(B + C + D)
Do đối ngẫu vế trái bằng đối ngẫu vế phải, nên đẳng thức được
chứng minh
Ứng dụng
- Áp dụng quy tắc đối ngẫu có thể đơn giản hoá việc chứng minh
một số đẳng thức
- Nếu một đẳng thức đã được chứng minh thì đối ngẫu của nó
cũng đúng mà không cần phải chứng minh
1.1.4 Phép cộng modul
A A B F
Hàm XOR:  F
B 0 0 0
Phép toán: F  A  B 0 1 1
1 0 1
Vậy F = 1 khi A = 1 và B = 0 hoặc
A = 0 và B = 1 1 1 0
F = 1 khí A ≠ B
Vậy ta có thể viết:
A
F
F  AB  BA B
Hàm tƣơng đƣơng
Cách 2:
Cách 1: A

F
Phép toán: F  A  B
B
A B F
Ta có thể viết F  A B  B A 0 0 1
Áp dụng định luật Demorgan
0 1 0
triển khai hàm F ta có:
1 0 0
F  A B  B A  A B.B A  ( A  B )( A  B)
1 1 1
F  A B  AB F  A.B  A.B
 Luật toán học với XOR

- Luật giao hoán A  B  B  A
- Luật kết hợp ( A  B)  C  A  ( B  C )
- Luật phân phối A( B  C)  AB  AC
 Luật đổi chỗ nhân quả

Nếu A  B  C thì A  C  B

B  C  A
 Phép toán XOR với hằng số
A 1  A
A0A
AA0
A  A 1
1.1.5 Định lý triển khai hàm

1) Định lý
F(A1, A2 , A3....An )  A1.F(1, A2 , A3...An )  A1.F(0, A2 , A3...An )
 A1  F(0, A2 , A3 ,...An ).A1  F(1, A2 , A3 ,...An )
Hệ quả
a )A1F(A1, A2 , A3....An )  A1F(1, A2 , A3....An )
b)A1  F(A1, A2 , A3....An )  A1  F(0, A2 , A3....An )
c)A1F(A1, A2 , A3....An )  A1F(0, A2 , A3....An )
d)A1  F(A1, A2 , A3....An )  A1  F(1, A2 , A3....An )

Ví dụ: Chứng minh

A. A  B  C  ABC  AB C
Giải: Gọi F(A,B,C) = A  B  C
Vậy theo hệ quả a) ta có

A. A  B  C  A.1  B  C  A.B  C  A( B  C )  A( B C  BC )
Điều phải chứng minh

Bài tập : Chứng minh đẳng thức sau
1) A  B  A  B  A  B
2) A  B  A  B
3) A  B  C  A  B  C
4) AB( A  B  C )  ABC
5) A  BC  D  A ( B  C ) D
6) AB  A B  C  AC  BC
Rút gọn biểu thức sau
Z  ABC  A BC  AB C  ABC
Z  AB  BC.( A  C )
1.2 Phƣơng pháp biểu thị hàm logic
Tuỳ vào đặc điểm của hàm logic mà ta có những phương pháp
biểu thị hàm logic khác nhau. Cụ thể ta có 4 phương pháp biểu thị:
 Bảng chân lý
 Biểu thức hàm số
 Bảng Karnaugh
 Sơ đồ logic
1.2.1 Bảng chân lý
a) Khái niệm
 Là bảng mô tả quan hệ giữa giá trị của hàm logic tương ứng
với giá trị của tổ hợp các biến logic
 Mỗi biến số đầu vào nhận 2 giá trị là 0 hoặc 1, như vậy với n
biến số. Đầu vào ta có 2n tổ hợp giá trị khác nhau của chúng
 Bảng chân lý sẽ liệt kê tất cả các giá trị của biến đầu vào và
các giá trị đầu ra tương ứng với từng tổ hợp đó
Ví dụ : Thiết kế mạch biểu quyết cho một hội đồng giám khảo gồm 3
người. Để biểu quyết một vấn đề, nếu đa số vị giám khảo bấm nút bỏ
phiếu thuận thì đèn sáng, vấn đề được chấp thuận. Viết bảng trạng
thái của quan hệ nói trên
Giải: Gọi 3 vị uỷ viên trong hội đồng là 3 biến số A, B, C
Khi các vị giám khảo bấm nút chấp thuận thì biến số bằng 1
Nếu các vị giám khảo phủ quyết thì biến số bằng 0
Gọi F là tín hiệu ra đèn
Đèn sáng F = 1
Đèn tắt F = 0
Ta có bảng chân lý :
TT A B C F
1 0 0 0
2 0 0 1
3 0 1 0
4 0 1 1
5 1 0 0
6 1 0 1
7 1 1 0
8 1 1 1
Theo điều kiện của đầu bài, nếu đa số uỷ viên giám khảo bấm nút chấp
thuận thì đèn sáng, vậy với hội đồng 3 uỷ viên thì ít nhất phải có 2 người
bấm nút chấp thuận thì vấn đề mới được thông qua, tương ứng với 2 biến
bất kỳ bằng 1 thì hàm F sẽ bằng 1
Vậy ta có thể xác định hàm F như sau:
TT A B C F
1 0 0 0 0
2 0 0 1 0
3 0 1 0 0
4 0 1 1 1
5 1 0 0 0
6 1 0 1 1
7 1 1 0 1
8 1 1 1 1
Đây chính là bảng chân lý của bài toán
1.2.2 Biểu thức hàm số

Ta công nhận một định lý như sau:
Định lý: một hàm logic bất kỳ luôn biểu diễn được dưới dạng
chuẩn tắc tuyển và chuẩn tắc hội.
 Hàm cho dưới dạng một tổng của các tích được gọi là dạng tuyển.
F  AB C  AB  A BC
 Mỗi số hạng được gọi là một phần tử của tuyển
 Mỗi phần tử của tuyển mà bao gồm đầy đủ các biến thì được
gọi là phần tử đầy đủ của tuyển.
 Nếu mọi phần tử của tuyển mà đều là phần tử đầy đủ thì hàm
được gọi là hàm chuẩn tắc tuyển.
b) Đặc điểm bảng chân lý
 Rõ ràng, trực quan, nếu xác định được giá trị đầu vào ta có thể
tra bảng để xác định được giá trị đầu ra
Thuận lợi trong quá trình giải quyết một bài toán logic thực tế
Nhược điểm của bảng chân lý là sẽ rất phức tạp và cồng kềnh
nếu có nhiều biến số đầu vào.
c) Ghi chú:
 Các trạng thái cần về mặt nguyên tắc chỉ cần liệt kê một cách
đầy đủ, không cần theo thứ tự, nhưng trên thực tế, để tránh nhầm
lẫn và bỏ sót người ta thường liệt kê chúng theo thứ tự trọng số
tăng dần của số nhị phân
d) Bài tập: Hãy viết bảng trạng thái của bài toán sau:
Thiết kế mạch kiểm tra bit lẻ của một số nhị phân 4 bit, nếu số
bit ở mức tích cực dương mà là số lẻ thì đèn sẽ sáng để báo hiệu
 Hàm cho dưới dạng một tích của các tổng được gọi là dạng hội.
F  (A  B  C)( A  B)( A  B  C)
 Mỗi thừa số được gọi là một phần tử của hội
 Mỗi phần tử của hội mà bao gồm đầy đủ các biến thì được gọi là
phần tử đầy đủ của hội
 Nếu mọi phần tử của hội mà đều là phần tử đầy đủ thì hàm
được gọi là hàm chuẩn tắc hội
a) Hàm chuẩn tắc tuyển
Trên bảng chân lý ta chỉ quan tâm tới các tổ hợp biến mà làm cho
hàm có giá trị bằng 1
Số lần hàm bằng 1 chính là số phần tử của tuyển
Trong tổ hợp mà ta quan tâm (tổ hợp làm cho hàm có giá trị bằng
1) biến có giá trị bằng 1 viết nguyên biến, biến có giá trị bằng 0
viết đảo biến
Kết quả là mỗi phần tử của tuyển sẽ là một số hạng dạng tích
tương ứng với tổ hợp đang xét.
Lấy tổng các tích đó ta sẽ được hàm chuẩn tắc tuyển
TT A B C F
1 0 0 0 0
2 0 0 1 0
3 0 1 0 0
4 0 1 1 1 → A BC
5 1 0 0 0
6 1 0 1 1 → AB C
7 1 1 0 1 → ABC
8 1 1 1 1 → ABC
Vậy: F  ABC  A BC  AB C  ABC

 Mỗi phần tử của tuyển mà bao gồm đầy đủ các biến (xuất hiện
dưới dạng nguyên hoặc dạng đảo) được gọi là số hạng nhỏ nhất
 Mỗi số hạng nhỏ nhất được gọi là một mintec – ký hiệu là m
 Ký hiệu các mintec như sau
Như vậy, ta có thể viết

F  A BC  AB C  ABC  ABC  m3  m5  m6  m7   (3,5,6,7)
Số hạng tối thiểu

- Là một số hạng có dạng tuyển
- Là phần tử cơ bản của hàm logic
- Là phần tử rút gọn của dạng chuẩn tắc tuyển
Ví dụ: F  ABC  A BC  AB C  ABC
 ABC  ABC ABC  ABC  ABC  ABC
 AB(C  C) AC(B  B)  BC(A  A)  AB  AC  BC
b) Hàm chuẩn tắc hội
Trên bảng chân lý, ta chỉ quan tâm tới những tổ hợp biến mà làm cho hàm
có giá trị bằng 0
Số lần hàm bằng không chính là số phần tử của hội
Trong tổ hợp mà ta quan tâm, biến có giá trị bằng 0 viết nguyên biến,
biến có giá trị bằng 1 viết đảo biến.
Mỗi phần tử của hội sẽ là một thừa số dạng tổng
Lấy tích của các tổng đó, ta được hàm chuẩn tắc hội.
Ký hiệu: Mỗi phần tử của hội luôn bao gồm đầy đủ các biến xuất hiện
một lần dưới dạng nguyên hoặc dạng đảo. Chúng được gọi là thừa số
lớn nhất hay còn được gọi là một Maxtec – Ký hiệu là M
Ví dụ: Trên bảng chân lý ta có các phần tử của hội như sau
TT A B C F
1 0 0 0 0 → ( A  B  C)
2 0 0 1 0
→ (A  B  C )
3 0 1 0 0 → ( A  B  C)
4 0 1 1 1
5 1 0 0 0 → ( A  B  C)
6 1 0 1 1
7 1 1 0 1 Z  (A  B  C)( A  B  C)( A  B  C)( A  B  C)
8 1 1 1 1
Các Maxtec tương ứng như sau
Vậy ta có thể viết

Z  M 0 .M1.M 2 .M 4   (0,1,2,4)
c) Kết luận về biểu thức hàm số

- Dùng các ký hiệu logic để biểu thị một quan hệ logic giữa biến
và hàm làm cho cách viết gọn hơn, tính khái quát cao hơn
- Tiện cho việc sử dụng công thức định lý để biến đổi
- Tiện cho việc chuyển đổi sang sơ đồ logic
- Không trực quan bằng bảng chân lý
Bài tập
Triển khai hàm sau thành dạng chuẩn tắc tuyển hoặc chuẩn tắc hội
a )Z  AB  BC
b) Z  B  C  AB
c)f  BC  ABC  AB( B  C)
Hãy xây dựng bảng chân lý cho mạch kiểm tra bit lẻ của một số
nhị phân 4 bít
Bảng
Sơ đồ
chân lý
logic
Phương
pháp biểu
thị hàm
logic
Biểu
Bìa
thức
Karaugh
hàm số
1.2.3 Bảng Karnaugh (các nô)

Là phương pháp hình vẽ biểu thị hàm logic dựa trên một bảng quan hệ.
 Trên bảng Karnaugh, điền các phần tử của hàm logic ta được bảng
Karnaugh của hàm logic đó.
Nguyên tắc xây dựng bảng
 Bảng Karnaugh có dạng hình chữ nhật.
 Có n biến số đầu vào thì có 2n ô, mỗi ô tương ứng với một phần tử
F2 BC
F1 B
A A
Giá trị của các biến được sắp sếp theo mã vòng.
F B
0 1 F CD
A 00 01 11 10
AB
0 0 1
00 0 1 3 2
1 2 3
01 4 5 7 6
11 12 13 15 14
F BC
00 01 11 10 10 8 9 11 10
A
0 0 1 3 2
1 4 5 7 6
Đặc điểm bảng Karnaugh
 Ưu điểm:
Làm nổi bật tính kề nhau (cạnh nhau) hoặc đối xứng nhau của các phần tử.
Phân biệt, kiểm tra và nhớ dễ dàng khi tính toán bằng bảng Karnaugh
F CD
AB 00 01 11 10
00 0 1 3 2
01 4 5 7 6
11 12 13 15 14
10 8 9 11 10
 Nhược điểm: Nếu số biến tăng thì độ phức tạp của biến tăng nhanh.
Mở rộng bảng Karnaugh
X3=0 X3=1
x 4x 5
5 biến
x 1x 2 00 01 11 10 10 11 01 00
0 1 3 2 6 7 5 4
00
8 9 11 10 14 15 13 12
01
24 25 27 26 30 31 29 28
11
16 17 19 18 22 23 21 20
6 biến
10 x4 x5 x6
x1 x2 x3
000 001 011 010 110 111 101 100
000 0 1 3 2 6 7 5 4
001 8 9 11 10 14 15 13 12
011 24 25 27 26 30 31 29 28
010 16 17 19 18 22 23 21 20
110 48 49 51 50 54 55 53 52
111 56 57 59 58 62 63 61 60
101 40 41 43 42 46 47 45 44
100 32 33 35 34 38 39 37 36
Điền vào bảng Karnaugh

Trƣờng hợp 1: Điền cho hàm ở dạng chuẩn tắc tuyển
Căn cứ trên hàm đã cho điền số 1 vào những ô mà ở đó tổ hợp biến
làm cho hàm có giá trị bằng 1.
Trên bảng Karnaugh quy định, 1 là giá trị của biến số và 0 là
giá trị của đảo biến
Bìa 2 biến VD1 : F ( A, B)   (0,2)  d (3)

F B F B
0 1 0 1
A A
0 0 1 0 1
1 2 3 1 1 x
Bìa 3 biến VD2 : F(A,B, C)   (2,4,7)  d (0,1)
F BC F
00 01 11 10 BC
00 01 11 10
A A
0 0 1 3 2 0 x x 1
1 4 5 7 6 1 1 1
Bìa 4 biến
VD3 : F(A,B, C, D)   (1,3,9,11,12,13,14,15)  d (0,4,8)
F F
CD 00 01 11 10 CD 00 01 11 10
AB AB
00 0 1 3 2 00 x 1 1
01 4 5 7 6 01 x
11 12 13 15 14 11 1 1 1 1
10 8 9 11 10 10 x 1 1
Trƣờng hợp 2: Điền cho hàm ở dạng chuẩn tắc hội

 Căn cứ trên hàm đã cho điền số 0 vào những ô mà ở đó tổ hợp
biến làm cho hàm có giá trị bằng 0
Trên bảng Karnaugh quy định, 0 là giá trị của biến số và 1 là giá
trị của đảo biến.
VD 4 : F1 ( A, B)   (1,3)  d (2)
VD5 : F2 (A, B, C)   (2,4,7)  d (0,1)
F2
F1 BC
B 00 01 11 10
0 1 A
A
0 0 x x 0
0
x 0 1 0 0
1
1.3 Tối thiểu hóa hàm logic

Mục đích: Giảm số lƣợng cấu kiện, nâng cao độ tin cậy của hệ thống
1.3.1 Khái niệm tối thiểu hoá
a) Nguyên nhân:
 Một hàm logic có thể biểu diễn dưới nhiều phương thức khác nhau.
b) Thế nào là tối thiểu hóa:
 Tối thiểu hoá 1 hàm là phương pháp biến đổi tương đương để tạo
cho mạch có số đầu vào ở mỗi tầng là tối thiểu mà không thay đổi
tính năng của mạch.
1.3.2 Phƣơng pháp tối thiểu hóa hàm logic
a. Phƣơng pháp tối thiểu hóa bằng công thức:

VD6: Ta có 1 hàm F1 như sau
F1  ABC  ABC  ABC  ABC
F1  ABC  ABC  ABC  ABC  AB  BC  CA  F2
a a
b
c b
a
b
c f 1 f 2 b
a c
b
c
a c
b a
c
Số đầu vào tầng 1 là 12 Số đầu vào của tầng 1 là 6
Số đầu vào tầng 2 là 4. Số đầu vào tầng 2 là 3.
-> Tổng số đầu vào của mạch là 16 Tổng = 9
b. Phƣơng pháp tối thiểu hóa bằng bảng Karnaugh:

 Nguyên tắc:
- Trên bảng Karnaugh 2n phần tử nằm kề nhau hoặc đối xứng nhau
thì ta có thể (nhóm) gộp lại và bỏ đi n biến số.
F
CD 00 01 11 10
AB
00 0 1 3 2
01 4 5 7 6
11 12 13 15 14
10 8 9 11 10
Bỏ đi
Gộp 2 phần tử 1 biến
F BC
00 01 11 10
A
0 1 1
F  AC A  0; C  1
1
F BC
00 01 11 10
A
0 0
1 0 F  BC B  1; C  0
Bỏ đi
F BC
00 01 11 10
A
0 1 1
1 1 F C
1
F BC
00 01 11 10
A
0
1 0 0 0 0 FA
Bỏ đi
F
CD 00 01 11 10
AB F=B
00
F
01 1 1 1 1 CD 00 01 11 10
AB
0 0
11 1 1 1 1 00
01
0 0
10
11
0 0
10
0 0
F=C
Các bƣớc thực hiện tối thiểu hóa

- Vẽ bảng Karnaugh của hàm đang xét
- Khoanh vòng để gộp các nhóm với mỗi nhóm gồm 2n phần tử
- Loại bỏ bớt các biến số không cần thiết trong mỗi nhóm
- Viết lại biểu thức dạng tối giản
 Chú ý
- Phải khoanh đầy đủ các phần tử không được bỏ sót
- Vòng khoanh phải gồm nhiều phần tử nhất có thể, để có thể lược bỏ
được nhiều biến số nhất
- Trong mỗi vòng khoanh phải tồn tại ít nhất 1 phần tử không thuộc
vòng khoanh khác
F1
CD 1
00 01 11 10 Nhóm 1: AC
AB
00 1 1 Nhóm 2: AB
01 1 1 1 1 Nhóm 3: BC D
11 1 2
10
F1  AC  AB  BC D
3
Bài tập áp dụng:
F2 F3
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 1 00 1
01 1 1 01 1 1 1 1
11 1 1 11 1
10 1 10
BÀI TẬP VỀ NHÀ:

Bài tập1: Tối thiểu hóa hàm sau
F(A, B, C, D)  m (0,1,2,3,4,9,10,12,13,14,15)
F(A, B, C, D)   (0,1,2,4,5,10,11,13,14,15)
F(A, B, C, D)  A  B  CD  AD.B
F(A, B, C, D)  AB  AC  BC  BCD  BCD
Bài tập2: Rút gọn hàm sau
F ( A, B, C , D)  (0,4,8,9,12,13,15)
F ( A, B, C , D)  (0,2,3,4,6,10,14).D(7,8,9,11,12)
CHƢƠNG 2: MẠCH LOGIC TỔ HỢP
2.1- Đặc điểm cơ bản và phƣơng pháp thiết kế
2.1.1 Đặc điểm cơ bản
- Mạch tổ hợp là mạch mà trị số của tín hiệu đầu ra ở thời điểm bất kỳ
chỉ phụ thuộc vào tổ hợp giá trị biến đầu vào tại thời điểm đó.
- Các trạng thái của mạch tổ hợp tại các thời điểm trước không làm ảnh
hưởng đến tín hiệu ra của mạch tại thời điểm sau
X1 Y1
X2 Mạch Y2 X Mạch Y
X3
. tổ
Y3
. Hay tổ
Xn hợp
.
hợp
Ym
n đầu vào (x) X = X1, X2, …..Xn

Mạch gồm:
m đầu ra (y) Y = Y1, Y2, …..Ym
Phương trình quan hệ mô tả như sau:
Yj = f(x1, x2, … xn) với j {1  m}
2.1.2 Phƣơng pháp thiết kế

Các bước thực hiện:
Bảng
Karnaugh
Bài Phân Lập Tối Hàm Sơ đồ

Toán tích Bảng thiểu tối logic
logic Chân Hoá thiểu
lý Biểu thức
logic
a) Phân tích yêu cầu:

- Đặt bài toán dưới dạng bài toán logic.
- Xác định các biến số đầu vào và hàm đầu ra.
- Xác định quan hệ giữa hàm và biến.
b) Lập bảng chân lý

 Bước đầu tiên để lập bảng chân lý là ta phải phân tích logic và đặt ra
các quy ước, các giả thiết.
 Phân tích các trường hợp có thể xảy ra và giải bài toán cho từng trường hợp
Chú ý:
 Mọi trạng thái tín hiệu vào luôn được liệt kê đầy đủ.
 Nếu có tổ hợp nào của biến đầu vào mà không sử dụng đến hoặc
không có tín hiệu đầu ra cấm thì tại đầu ra ta đánh dấu ―x‖
c) Tối thiểu hóa
Nếu lượng biến số không nhiều (khoảng 6 biến trở xuống) thì ta nên
sử dụng phương pháp tối thiểu hoá bằng bìa Karnaugh.
Nếu lượng biến số nhiều hơn thì ta nên tối thiểu hóa bằng phương pháp
biến đổi đại số
d) Sơ đồ logic
 Sử dụng các linh kiện logic cơ bản để vẽ sơ đồ logic
 Việc thực hiện sơ đồ logic phải căn cứ vào linh kiện được cung cấp
của đầu bài và yêu cầu từ thực tế
2.2 Bộ mã hóa
2.2.1 Khái niệm mã hóa:
 Mã hóa là việc sử dụng ký hiệu (ký tự) để biểu diễn đặc trưng cho một
đối tượng nào đó.
Bộ mã hóa là mạch điện dùng n bít để mã hóa 2n tín hiệu
2.2.2 Bộ mã hoá nhị phân:
 Là mạch điện dùng n bít để mã hóa 2n tín hiệu
Y0
A1
Y1
2n Tín hiệu . A2
n bít nhị
.
vào .
phân để
. Bộ mã .
Mã hoá . mã hoá
hoá .
Y2 n-1
An
2n tín hiệu
Ví dụ: Thiết kế bộ mã hóa 3 bit để mã hoá 8 tín hiệu vào. Vẽ mạch chỉ
sử dụng phần tử NAND
Giải:
- Gọi 8 tín hiệu vào là Y0 đến Y7
- Gọi 3 bít đầu ra là A, B, C
Vậy bài toán có: - 8 biến số vào Y0, Y1 …. Y7
- 3 hàm đầu ra A, B, C
Ta có bảng chân lý
Bảng chân lý Hàm

Y A B C A = Y5 + Y6 + Y7 + Y8
Y1 0 0 0
B = Y3 + Y4 + Y7 + Y8
Y2 0 0 1
C = Y2 + Y4 + Y6 + Y8
Y3 0 1 0
Biến đổi hàm để mạch toàn phần tử
Y4 0 1 1 NAND
Y5 1 0 0 A  Y5 .Y6 .Y7 .Y8

Y6 1 0 1 B  Y3 .Y4 .Y7 .Y8
Y7 1 1 0 C  Y2 .Y4 .Y6 .Y8
Y8 1 1 1
Ta có sơ đồ mạch
2.2.3 Bộ mã hoá BCD (nhị phân – thập phân):
- Là bộ mã nhị phân nhưng chỉ sử dụng 4 bit để mã hoá 10 chữ số thập
phân từ 0 9.
- Do bộ mã thập phân gồm 10 chữ số nên phải sử dụng ít nhất là 4 bit
Ta có bảng chân lý Hàm
Y A B C D
A = Y8 + Y9
0 0 0 0 0
1 0 0 0 1 B = Y4 + Y5 + Y6 +Y7
2 0 0 1 0
C = Y2 + Y3 + Y6 + Y7
3 0 0 1 1
4 0 1 0 0 D = Y1 + Y3 + Y5 + Y7 + Y9
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
2.2.4 Bộ mã GRAY (mã vòng): X1 X2 X3 X4
0 0 0 0
- Là loại mã không có trong số, các từ mã
0 0 0 1
kế cận nhau chỉ khác nhau ở 1 biến số.
0 0 1 1
- Mã GRAY dùng để biểu diễn bảng Karnaugh 0 0 1 0
Nguyên tắc xây dựng bảng mã GRAY 0 1 1 0
nhiều bit từ bảng 2 bit 0 1 1 1
0 1 0 1
0 1 0 0
1 1 0 0
1 1 0 1
1 1 1 1
1 1 1 0
1 0 1 0
1 0 1 1
1 0 0 1
1 0 0 0
2.2.5 Bộ mã dƣ 3:
- Được tạo thành bằng cách cộng thêm 3 đơn vị vào mã BCD.
- Các mã dư 3 được sử dụng rộng rãi trong các thiết bị tính toán
số học của các hệ thống gia công hoặc xử lý tín hiệu số
Mã BCD + 3 đơn vị (011) = Mã dư 3
Y A B C D Z
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1 0
Mã
4 0 1 0 0 1
BCD 5 0 1 0 1 2
6 0 1 1 0 3
Mã
7 0 1 1 1 4
8 1 0 0 0 5 Dư 3
9 1 0 0 1 6
1 0 1 0 7
1 0 1 1 8
1 1 0 0 9
2.3 Bộ giải mã
Là bộ có chức năng phiên dịch từ mã trở lại thành tín hiệu đầu ra
2.3.1. Sơ đồ nguyên lý
Ví dụ về bộ giải mã 3 bit:
A Y1
Y2
BỘ .
B GIẢI .
.
MÃ Y8
C
2.3.2. Thiết kế mạch giải mã:

Ví dụ minh họa: thiết kế bộ giải mã 3 bit – giải mã thành 8 tín hiệu đầu ra
- Gọi 3 bít đầu vào là ABC
- Gọi 8 tín hiệu ra là Y1, Y2, . . , Y8,
Ta có bảng chân lý:
A B C Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Y1  A.B.C Y2  A.B.C Y3  A.B.C Y4  A.B.C

Y5  A.B.C Y6  A.B.C Y7  A.B.C Y8  A.B.C
Sơ đồ mạch
y1 y2 y3 y4 y5 y6 y7 y8
a
a
b
b
c
c
2.3.3. Mạch chuyển mã

Mạch chuyển mã là một bộ giải mã, thực hiện chuyển một loại mã này
thành loại mã khác tương ứng
Ví dụ: Thiết kế mạch chuyển đổi mã nhị phân sang mã GRAY (4 bít)
Ta có bảng chân lý sau:
X1 X2 X3 X4 Y1 Y2 Y3 Y4
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 1
0 0 1 1 0 0 1 0 Mã Gray
Mã nhị 0 1 0 0 0 1 1 0
phân 0 1 0 1 0 1 1 1
0 1 1 0 0 1 0 1
0 1 1 1 0 1 0 0
1 0 0 0 1 1 0 0
1 0 0 1 1 1 0 1
1 0 1 0 1 1 1 1
1 0 1 1 1 1 1 0
1 1 0 0 1 0 1 0
1 1 0 1 1 0 1 1
1 1 1 0 1 0 0 1
1 1 1 1 1 0 0 0
Bảng Karnaugh:
Y1 = X1 Y2  X 1 X 2  X 1 X 2 Y3  X 2 X 3  X 2 X 3
Y4 = X4
y 2 y 3 y 4
x 1
x 1
x 2
x 2
x 3
x 3
x 4
x 4
2.3.4 Bộ giải mã hiển thị ký tự (hiển thị mã 7 thanh)

- Đây là bộ giải mã BCD sang mã 7 thanh
- Mã 7 thanh là một bộ mã sử dụng 7 thanh LED, sắp sếp theo một
trật tự nhất định nhằm hiển thị ký tự
- Thanh LED sẽ sáng khi có tín hiệu kích thích

Bảng trạng thái (sử dụng mức logic âm)
A B C D a b c d e f g Số hiển thị
0 0 0 0 0 0 0 0 0 0 1 0
0 0 0 1 1 0 0 1 1 1 0 1
0 0 1 0 0 0 1 0 0 1 0 2
0 0 1 1 0 0 0 0 1 1 0 3
0 1 0 0 1 0 0 1 1 0 0 4
0 1 0 1 0 1 0 0 1 0 0 5
0 1 1 0 0 1 0 0 0 0 0 6
0 1 1 1 0 0 0 1 1 1 1 7
1 0 0 0 0 0 0 0 0 0 0 8
1 0 0 1 0 0 0 0 1 0 0 9
- Với việc sử dụng mức logic âm thì khi nhận tín hiệu bằng1 thanh
sẽ tắt và khi mức tín hiệu bằng 0 thanh sẽ sáng
- Với 4 bít đầu vào thì sẽ tạo ra được 2n = 16 tổ hợp trạng thái khác
nhau. Vậy việc giải mã hiển thị 7 thanh mới chỉ sử dụng hết 10 trạng
thái nên còn 6 trạng thái chưa sử dụng đến (ta ký hiệu là X)
- Đưa vào kìa karnaugh của từng thanh:
2.4 Bộ kiểm tra so sánh

Nhiệm vụ :
 Dùng để so sánh hai số
 Số so sánh có thể là số nhị phân hoặc ký tự được mã hóa dưới dạng
nhị phân
2.3.1 Bộ so sánh hai số nhị phân (1 bít)
Có 2 bít Ai và Bi cần so sánh
Ai Bi Ai = Bi Ai > Bi >
Ta có bảng chân lý: 0 0 1 0 0
0 1 0 0 1
1 0 0 1 0
1 1 1 0 0
Vậy ta có hàm đầu ra của bộ so sánh như sau:

F1 ( Ai  Bi )  Ai  Bi
F2 ( Ai  Bi )  Ai .Bi
F2 ( Ai  Bi )  Ai .Bi
Sơ đồ mạch: a i
f 1 a i b i
b i
f 2 a i b i
f 3 a i b i
2.3.2 Bộ so sánh hai số nhị phân An, Bn bít

A: An An-1…A1
B: Bn Bn-1…B1
Giả sử ta có 2 số nhị phân 3 bít
A: A3 A2 A1
B: B3 B2 B1
Sử dụng mạch so sánh từng bít nói trên ta có:
 A = B khi A3 = B3 và A2 = B2 và A1 = B1
 A > B khi (A3 > B3) hoặc (A3 = B3 và A2 > B2) hoặc
( A3 = B3; A2 = B2 và A1>B1)
 A < B khi (A3 < B3) hoặc (A3 = B3 và A2 < B2) hoặc
( A3 = B3; A2 = B2 và A1<B1)
Vậy căn cứ vào mạch so sánh từng bít ta sẽ xây dựng mạch so
sánh 3 bít.
Ta có: A3 = B3  F31 = 1
A3 > B3  F32 = 1
A3 < B3  F33 = 1
A2 = B2  F21 = 1
A2 >B2  F22= 1
A2 <B2  F23= 1
A1 = B1  F11 = 1
A1>B1  F12= 1
A <B  F =1
Sơ đồ mạch:
f 2 f 3
f 1
f 31
f 32
f 33
f 21
f 22
f 23
f 11
f 12
f 13
F1 = 1  A=B ( F1 = F31 . F21 . F11)

F2 = 1  A>B ( F2 = F32 + F31 . F22 + F31 . F21 . F12)
F3 = 1  A<B ( F3 = F33 + F31 . F23 + F31 . F21 . F13)
2.5 Bộ chọn kênh (bộ tách ghép kênh-MUX)

a. Định nghĩa: Bộ chọn kênh còn được gọi là bộ dồn kênh (MUX) hay
còn gọi là bộ chọn dữ liệu (Data selector)
 Bộ sử dụng n điều khiển để chọn 1 trong 2n đầu vào tín hiệu
 Thực chất nó chính là một chuyển mạch điện tử sử dụng n đầu vào
điểu khiển để điều khiển sự kết nối mạch của đầu ra với 1 trong số 2n
đầu vào tín hiệu
b. Nguyên lý
2n đầu X0
MUX
tín hiệu X1 Y đầu ra X0
2n -> 1
vào . X1 Y
. X2
X2n-1 .
.
…. X2n-1 .
A0 A1 An-1
n đầu vào điều khiển
Nếu A1, A2…An =J10 thì Y =Xj. Phương trình tín hiệu ra của MUX:
Y  X 0 ( A1 A2 ... An )  X 1 ( A1 A2 ... An )  X n1 ( A1 A2 ... An )
Ví dụ: Có 2 tín hiệu điều khiển A, B thì sẽ điều khiển được 4 tín
hiệu vào X0, X1, X2, X3
Phương trình trạng thái:
A B X0 X1 X2 X3
0 0 1
0 1 1
1 0 1
1 1 1
Y  X 0 ( A.B)  X1 ( A. B)  X 2 ( A.B)  X 3 ( A.B)
Ngoài ra người ta còn đưa vào 1 tín hiệu E để điều khiển (ngắt, hoạt
động của MUX)
 Y  E. X 0 ( A.B)  E. X1 ( A. B)  E. X 2 ( A B)  E. X 3 ( A.B)
y
e AB = 00 -> Y nối X0
a
AB = 01 -> Y nối X1
b
AB = 10 -> Y nối X2
AB = 11 -> Y nối X3
x 0 x 1 x 2 x 3
E= 0 -> Y= 0 (MUX không làm việc).

E = 1 -> Y = 1 (MUX ở chế độ làm việc).
2.6 Bộ phân kênh (DEMUX)
Bộ phân kênh hay còn gọi là bộ giải mã 2n đầu ra nhờ n bít đầu vào
điều khiển. Tại một thời điểm có 1 trong 2n đầu ra ở mức tích cực
Phương trình tín hiệu ra:
Y0  X ( A0 A1.... An1 An ) E
Y1  X ( A0 A1.... An1 An ) E
Y2  X ( A0 A1.... An1 An ) E
.
.
.
Yn  X ( A0 A1.... An1 An ) E
E: Tín hiệu chọn mạch
Bài tập áp dụng
1.ThiÕt kÕ MUX
- 3 bÝt ®iÒu khiÓn
- 6 ®Çu vµo
2.ThiÕt kÕ DEMUX
- 3 bÝt ®iÒu khiÓn
- 7 ®Çu ra
CHƢƠNG 3: MẠCH FLIP -FLOP
3.1 Mạch Flip –Flop thông dụng

- FF là linh kiện cơ bản của mạch số, nó luôn có hai trạng thái ổn
định của đầu ra là Q cà Q
- Dưới tác động của các tín hiệu bên ngoài có thể chuyển đầu ra từ
trạng thái ổn định này sang trạng thái ổn định khác
- Nếu không có tín hiệu bên ngoài tác động thì có thể duy trì mãi
trạng thái ổn định vốn có
Ck: đầu vào đồng bộ

Clr: đầu vào xóa
Pr: đầu vào thiết lập
Q, Q : 2 trạng thái ra ổn
định của FF
3.2 Flip –Flop RS

Khái niệm: RS-FF là mạch điện có chức năng thiết lập trạng thái
1(set), trạng thái 0 (reset) và duy trì nhớ các trạng thái đó.
Các trạng thái Q cà Q phụ thuộc vào các tín hiệu đầu vào RS
n 1
Phương trình đặc trưng : Q  S  R.Q
n
Q n Đầu vào RS-FF ở thời điểm t

Q n 1 Đầu vào RS-FF ở thời điểm t+1
Ck được kích thích
(Qn) R = 0 S = 0 -> Qn+1 = Qn (trạng thái duy trì)

R=1 S=0 -> Qn+1 = 0
R=0 S=1 -> Qn+1 = 1
R=1 S=1 -> Trạng thái cấm
Biểu thị chức năng logic: Qn R S Qn+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 X
1 0 0 1
1 0 1 1
1 1 0 0
Từ đây ta rút ra kết luận về việc chuyển trạng thái từ Q n   Q n1

Qn -> Qn+1 R S
0 -> 0 X 0
0 -> 1 0 1
1 -> 0 1 0
1 -> 1 0 x
Đồ hình trạng thái: Điều kiện là có xung Ck

Đồ thị thời gian dạng sóng:

Sử dụng sườn âm xung nhịp
c k
qn
r =1 r =1
r
s =1 s =1
s
q n +1
3.3 Flip –Flop T Q

T
T FF
Ck Q
 T-FF là một loại Flip- Flop có chức năng duy trì và biến đổi tín
hiệu đầu vào T trong điều kiện có xung Ck
 Phương trình trạng thái: Qn1  TQn  T Qn

T=0 -> Qn+1 = Qn (giữ nguyên trạng thái cũ)
T=1-> Qn +1 = Qn (chuyển trạng thái)
 Bảng chức năng logic
Qn T Qn+1 Qn -> Qn+1 T
0 0 0 0 -> 0 0
0 1 1 0 -> 1 1
1 0 1 1 -> 0 1
1 1 0 1 -> 1 0
 Đồ hình trạng thái t =1
t =0 1 t =0
t =1
Đồ thị trạng thái
CK
Q
3.4 Flip –Flop JK

J Q
JK - FF
K
Ck Q
 JK-FF là mạch điện có khả năng thiết lập tại đầu ra trạng
thái 0, trạng thái 1, chuyển đổi và duy trì trạng thái nhờ tín
hiệu đầu vào JK và xung đồng hồ Ck
 Phương trình trạng thái: Qn1  J Qn  KQn
J=0 ; K=0 Giữ nguyên trạng thái cũ Qn+1 = Qn

J=0 ; K=1 Qn+1 = 0
J=1 ; K=0 Qn+1 = 1
J=1 ; K=1 Qn 1  Qn
 Bảng chức năng
Qn J K Qn+1 Qn -> Qn+1 J K

0 0 0 0 0 -> 0 0 x
0 0 1 0 0 -> 1 1 x
1 -> 0 X 1
0 1 0 1
1 -> 1 x 0
0 1 1 1
1 0 0 1 j k = 1x
1 0 1 0 jk =
ox
1 j k = xo
1 1 0 1 j k = x1
1 1 1 0
 Đồ hình trạng thái
j k = 1x
jk =
ox
1 j k = xo
j k = x1
3.5 Flip –Flop D
 D-FF là mạch điện có chức năng thiết lập trạng thái ra

bằng 0 theo tín hiệu vào D=0 và bằng 1, theo trạng thái vào
D=1, điều kiện có xung Ck
Bảng chức năng

Qn -> Qn+1 D Đồ hình trạng thái
0 0 0 d =1
d =0
0 1 1
1 0 0
1 d =1
1 1 1
d =1
3.6 Chuyển đổi các Flip –Flop

 Trong thực tế nhiều khi chúng ta chỉ có 1 loại FF nhất định nào
đó nhưng công việc của chúng ta đòi hỏi cần một loại FF khác. Vậy
việc chuyển đổi giữa các FF sẽ giúp chúng ta giải quyết bài toán
một cách dễ dàng và thuận lợi
Bảng quan hệ chuyển đổi giữa các FF

a) Nguyên tắc
Giả thiết ta có: Y  FF (Q, Q)
Ta cần sử dụng loại X  FF (Q, Q)
Vậy ta có 1 mạch chuyển đổi như sau:
Vậy Y =f(X,Q) ( Do ta cần thiết kế mạch mà đầu ra làY, đầu vào

là X), hàm Y sẽ được xác định từ bảng trạng thái chuyển đổi
giữa các FF như sau:
Ví dụ: Ta có JK-FF nhưng cần loại RS-FF

Vậy ta thực hiện hàm: J  f ( R, S , Q)
K  f ( R, S , Q )
Căn cứ vào bảng chuyển đổi ta có:

bai giang dien tu tuong tu -số

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

bai giang dien tu tuong tu -số

Uploaded by

Copyright:

Available Formats

Giới thiệu nội dung môn học

Chương 1: Các linh kiện điện tử cơ bản.

Tài liệu tham khảo

1.1. Giới thiệu chung

Sơ đổ khối của một bộ khuếch đại điện tử hình 1.1

1.1. Giới thiệu chung

1.1. Giới thiệu chung

M¾c EC M¾c BC M¾c CC

Các tham số của Transistor Bipolar

- Ta có biểu thức dòng điện trong transistor là:

Phân cực cho transistor lƣõng cực- BJT

Phân cực cho transistor lƣõng cực- BJT

1.2. Phân cực cho transistor lƣõng cực- BJT

Viết định luật Kirchhoff cho vòng điện

Nếu thay dổi giá trị cùa điện trở RB

Sử dụng định lý Thevenin ta có thể tính

Từ sơ đồ tương đương Thevenin

Khi phân tích gần đúng RE phải thoả

Sơ đồ tương đương của mạch CE

Trở kháng vào

Trở kháng vào

Mỗi loại có 2 loại kênh: - Kênh n (hoặc p) đặt sẵn.

Quan hệ giữa ID và UGS theo công thức Shockly:

MOSFET kênh gián đoạn (kênh cảm ứng)

Quan hệ giữa ID và UGS theo công thức:

Sơ đồ phân cực cố định

Xác định hệ số hỗ dẫn:

Trở kháng vào, ra:

Sơ đồ phân cực cố định:

- Trường hợp có tụ CS:

- Sơ đồ JFET cực cổng G chung(

- Sơ đồ mạch MOSFET kênh dặt sẵn

Rn Ur1 Uv2 Ur2 Uv3 Ur3 Uvn it

 en Uv KU1 KU2 KU3 KUn Ut Rt

K = Ku1* Ku2 *Ku3 *...*Kun

Trở kháng ra của mạch:

KU1=- [RC1//(R3// R4//βre2)]/ re1

* Chế độ đồng pha

Bộ khuếch đại là thiết bị dùng để làm tăng các tham

a) ĐÆc tuyÕn biªn ®é cña bé khuÕch ®¹i tÇn sè thÊp

- Hiệu suất làm việc A thấp do dòng 1 chiều IC0 lớn

- Méo không đường thẳng B lớn

- Méo không đường thẳng: A< AB < B

Ứng dụng: được dùng trong bộ KĐ công suất đẩy-kéo.

Trong mạch KĐ chế độ A, có dòng điện chạy trong

Sơ đồ tầng KĐ công suất đơn chế độ A

I. Chỉnh lưu không điều

Sơ đồ và các đường cong

II. Chỉnh lưu có điều khiển

2. Chỉnh lưu có điều khiển

góc thông tự nhiên L R

Hinh 1: Ký hiÖu khuÕch ®¹i thuËt to¸n

Hinh 1: Ký hiÖu khuÕch ®¹i thuËt to¸n

Đặc tính truyền đạt ura=f(uvào)

Đầu vào đảo Đầu vào

Hình 2: Đặc tuyến truyền đạt của

Các giả thuyết lý tưởng +

Một số ứng dụng của mạch khuếch đại thuật toán

Một số ứng dụng của mạch khuếch đại thuật toán

Một số ứng dụng của mạch khuếch đại thuật toán

Tại nút P: I3 = I4 + I0+ U2 U2

Tại nút N: I1 + I2 = I0- = 0

Một số ứng dụng của mạch khuếch đại thuật toán

Một số ứng dụng của mạch khuếch đại thuật toán

K = Ku1* Ku2 Ku3 ...*Kun