Professional Documents
Culture Documents
TCL MSD6A608-T8C1 Chassis MSD6A608HT
TCL MSD6A608-T8C1 Chassis MSD6A608HT
⠜ো
ଂৢ㓈ׂ᳡ࡵݠ
᮹ᳳ 2013-07-08
3DJH RI
᭛ӊৡ⿄ଂৢ㓈ׂ᳡ࡵݠ 㓪ো7
⠜ো
Ⳃ ᔩ
ϔ ࠡ㿔ĂĂĂĂĂĂĂĂĂĂĂĂĂĂĂĂĂĂĂĂ
Ѡˊ㓈ׂ䖛ᅝܼঞ⊼ᛣџ乍ĂĂĂĂĂĂĂĂĂĂĂ
ϝˊ᳡ࡵ≳䗮ᑇৄĂĂĂĂĂĂĂĂĂĂĂĂĂĂĂĂ
ಯˊ䜡ӊ⬇䇋⌕ĂĂĂĂĂĂĂĂĂĂĂĂĂĂĂĂ
Ѩˊᐌ㾕⬉⇨ᬙ䱰ߚᵤ⌕ĂĂĂĂĂĂĂĂĂĂĂĂ
݁ˊㅔऩ䯂乬໘⧚ᮍ⊩ĂĂĂĂĂĂĂĂĂĂĂĂĂĂ
3DJH RI
᭛ӊৡ⿄ଂৢ㓈ׂ᳡ࡵݠ 㓪ো7
⠜ো
Ўњᙼⱘᅝܼˈ䇋Ҩ㒚䯙䇏ҹϟᅝܼঞ⊼ᛣџᚙ˖
᠔᳝㓈ׂᎹᖙ乏⬅ϧϮ㓈ׂҎਬ䖯㸠᪡DŽ
㓈ׂࠡ䇋⹂䅸Ꮉৄഄ㡃དˈخད䴭⬉䰆㣗ᮑDŽ
ׂࠡ䇋⹂䅸㓈ׂՓ⫼ⱘ⚭䪕ǃ⬉ᡍㄝϔ䍋䆒ഄ㡃དDŽ
㓈ׂ䖛䇋Խ᠈䴭⬉⦃ˈ䰆ℶҎԧ䴭⬉ᤳണᴎ఼DŽ
㓈ׂࠡ䇋⏙⋕Ꮉৄ䴶ˈ䙓⹀ܡᴖ⠽ߦӸ䴶ᰒ⼎ሣDŽ
㓈ׂ䖛䇋⊼ᛣѻકⱘ᠔᳝䄺ਞֵᙃDŽ
㓈ׂ䖛ᇍѻક䖯㸠䆒ᅮᯊ䇋ᣝ✻ѻકⱘ䇈ᯢ䖯㸠᪡DŽ
㓈ׂ䖛া㛑Փ⫼ᑆᏗ䖯㸠⏙⋕⬉䏃DŽ
㓈ׂ䖛ᤶܗӊПࠡˈ䇋⊼ᛣᶹⳟܗӊⱘൟোˈᖙ乏Փ⫼Ꮉॖᣛᅮⱘൟো䚼ӊˈ৺߭
ৃ㛑ᓩ䍋⬉ߏǃ☿♒ঞ ; ᇘ㒓䕤ᇘㄝ݊ҪӸᆇDŽ
ᤶЏᵓᥦ㒓ᯊˈ䇋⊼ᛣ䙓ܡᥦ㒓ᦦ䫭ԡᦦডˈ৺߭ᯧᇐ㟈 /&' ሣ⚻ണDŽ
/&' ሣ㒓䖲催य़ᵓᯊˈ⹂ֱᦦ༈ᦦࠄԡˈ৺߭ৃ㛑ᓩ䍋Џᵓᠧ☿ᇐ㟈ሣֱᡸ᮴ܝDŽ
ᤶЏᵓ /&' ሣᯊˈ䇋䅸ⳳḌᇍЏᵓᮍḜঞ᠔ᣋ䋱ⱘ䕃ӊϢሣऍ䜡DŽ
㒧ᵘᅝ㺙ᯊ⊼ᛣ䙓ܡय़ࠄ㒓ᴤˈᇸ݊ᰃᅝ㺙ሣ㬑㔽ৢᯊDŽ
ѻકᅝ㺙ᯊϡܕ䆌ฉาӏԩ䗮亢ᄨDŽ
ѻક㓈ׂৢˈ䇋ᇚ᠔᳝䚼ӊⱘԡ㕂ǃᅝ㺙⢊ᗕǃ఼ܗӊൟোখ᭄ᘶЎ㓈ׂࠡⱘ⢊ᗕDŽ
Ѡǃ᳡ࡵ≳䗮ᑇৄ
⬉䆱᳡ࡵᑇৄ˖݀ৌଂৢ᳡ࡵ䚼䮼䆒᳝Ͼ᳡ࡵϧ㒓ˈϧЎܼ⧗ଂৢ㓈ׂЁᖗᦤկ᳡
ࡵᬃᣕˈ᠔᳝ᥜᴗ㓈ׂҎਬ㓈㋏䖛䘛ࠄⱘ᠔᳝䯂乬ഛৃ䗮䖛Ⳍᑨⱘ᳡ࡵষ㦋ᕫ᳡
ࡵϢᬃᣕDŽ
&50 ᳡ࡵᑇৄ˖݀ৌ㔥キᓔ䆒њ &50 ㋏㒳˄ᅶ᠋݇㋏ㅵ⧚㋏㒳˅ˈ᠔᳝ᥜᴗⱘ㓈ׂキৃҹ
ḍ݀ৌᦤկⱘ⫼᠋ৡঞᆚⷕⱏᔩ݀ৌ㔥キⱘ &50 ㋏㒳ˈ䆹㋏㒳ৃҹᅲ⦄䜡ӊ⬇䇋ǃ㓈
ׂ㸼ᦤѸǃᬙ䱰㓈ׂѸ⌕ҹঞ᮹ᐌᎹ䯂乬ড作ㄝᎹݙᆍDŽ
㔥㒰Ꮉ᳡ࡵᑇৄ˖⬅Ѣ㓈ׂ䖛䆒䅵ࠄⱘ䯂乬䕗ᑓˈ䳔㽕ড作ⱘֵᙃᴖˈᎹॖଂৢ
ᣕ㓁ᦤկњ⾡᳡ࡵঞড作⏴䘧ˈབ䚂ӊǃ㔥㒰㘞Ꮉঞ㾚乥Ӵ䕧ㄝㄝDŽ
㓈ׂ䌘᭭᳡ࡵᬃᣕ˖㓈ׂ䖛䘛ࠄ㓈ׂ䌘᭭ϡ䆺ǃ䜡ӊऍ䜡ϡᯢ⹂ǃᬙ䱰ॳ⧚ߚᵤೄ䲒
ㄝഛৃϢᎹॖଂৢ᳡ࡵ㓈ׂキㅵ⧚ਬ䖯㸠㘨㋏ˈ㋶পⳌ݇䌘᭭ˈ⹂ֱ㓈ׂⱘঞᯊ᳝ᬜDŽ
䜡ӊ᳡ࡵᑇৄ˖
㓈਼ׂ䕀䜡ӊկᑨ˖݀ৌḍഄ㓈ׂᚙމЎ㓈ׂキᦤկড়⧚ⱘ㓈਼ׂ䕀ӊˈӊ
3DJH RI
᭛ӊৡ⿄ଂৢ㓈ׂ᳡ࡵݠ 㓪ো7
⠜ো
㉏ൟঞ਼䕀䞣ৃḍᏖഎᚙⱘމব࣪ᅲᯊ䖯㸠䇗ᭈˈҹ⹂ֱ᮹ᐌ㓈ׂ䜡ӊⱘ᳝ᬜկᑨDŽ
㓈ׂ䜡ӊ㋻ᗹ⬇䇋˖㓈ׂ䖛䘛ࠄ䜡ӊⷁ㔎ᯊˈ㓈ׂキ佪ܜ䗮䖛݀ৌ㔥キⱘ &50 ᳡ࡵ
ᑇৄᦤѸ䜡ӊ⬇䇋ˈ⡍⅞ᚙމϟৃҹ䗮䖛Ӵⳳǃ䚂ӊㄝᔶᓣᎹॖথ䗕䜡ӊ⬇䇋ˈ⬅
㓈ׂキㅵ⧚ਬ䋳䋷ᬊᅵḌˈᑊ䕀Ѹ䜡ӊࡲ⧚Ҏਬ䖯㸠ࡲ⧚ঞথ䗕DŽॳ߭Ϟ᠔᳝㓈ׂ
ᖙ乏Փ⫼Ꮉॖᦤկⱘ䜡ӊˈ⡍⅞ᚙމϟ䳔㽕Փ⫼Ꮉॖҹⱘ᳓⫼䜡ӊᯊˈ݊ൟো乏㒣
䖛݀ৌк䴶⹂䅸DŽ
ᡔᴃᬃᣕᑇৄ˖佪ˈܜᎹॖ䆒᳝ᇍ㓈ׂᬃᣕⱘᡔᴃ䆶⛁㒓ˈ⬅䌘⏅㓈ׂᎹᏜ䋳䋷
㾷ㄨᥜᴗ㓈ׂҎਬᦤߎⱘᡔᴃ䯂乬ˈ㓈ׂҎਬ䘛ࠄᡔᴃೄ䲒ᯊˈৃѢϞ⧁ᯊ䯈ᢼᠧ
Ꮉॖⱘᡔᴃ᳡ࡵ⛁㒓পᕫ᳝ᬜⱘ㓈ׂᡔᴃᬃᣕ˗݊ˈ݀ৌḍᏖഎ᳡ࡵᚙމϡᅮᯊᅝ
ᥦ䌘⏅㓈ׂᡔᴃਬࠄܼ㓈ׂЁᖗ䖯㸠᳡ࡵᎵᶹˈᑊᦤկ㓈ׂᡔᴃ≳䗮ঞ䆁ㄝϞ䮼
ᡔᴃᬃᣕˈ⹂ֱ㓈ׂ⚍ৠℹᥠᦵᮄѻકⱘ㓈ׂᡔ㛑DŽ
ϝǃ䜡ӊ⬇䇋⌕
ܡ䌍⬇䇋䜡ӊDŽ㓈਼ׂ䕀䜡ӊϡ㡃ӊᤶܡ䌍䋼ֱⱘݙѻક㓈ׂ䖛ߎ⦄ᗹ䳔䜡ӊ
ᯊˈৃᎹॖᦤѸljܡ䌍䜡ӊ⬇䇋㸼NJ
ˈᎹॖܡ䌍⬇䇋䜡ӊDŽ
Ҭ䌍⬇䇋䜡ӊDŽܡ䌍䋼ֱⱘѻક㓈ׂ䖛ߎ⦄䜡ӊ䳔∖ᯊˈৃᎹॖᦤѸljҬ䌍䜡
ӊ⬇䇋㸼NJ
ˈᎹॖ⬇䇋䜡ӊDŽ
⡍⅞ⱘড়ଚৃḍঠᮍㅒ䅶ⱘଂৢᴵℒ⹂䅸Ҭ䌍ܡ䌍⬇䇋䜡ӊˈݡᣝ䜡ӊ⬇䇋⌕
ࡲ⧚DŽ
㋻ᗹ⬇䇋䜡ӊᯊˈ䰸ᣝ⌕฿ݭ䜡ӊ⬇䇋ˈ䖬䳔⬉䆱䚂ӊㄝᮍᓣ䖯㸠⹂䅸⬇䇋Ꮖফ⧚ˈ
䙓ܡ᳡ࡵᓊ䇃DŽ
⬇䇋䜡ӊ⌕བϟ˖
䗮䖛 &50 ㋏㒳ᦤѸ䜡ӊ⬇䇋ऩ˖
3DJH RI
᭛ӊৡ⿄ଂৢ㓈ׂ᳡ࡵݠ 㓪ো7
⠜ো
ⱏᔩ㔥キ &50 ㋏㒳
฿㋏ݭ㒳䜡ӊ⬇䇋㸼
ϡড়⧚
㓈ׂキㅵ⧚ਬᅵḌ
ড়⧚
Ҭ䌍
䜡ӊㅵ⧚ਬࡲ⧚䜡ӊ 䋶ࡵᬊপᴤ᭭䌍
ܡ䌍
݀ৌ⠽⌕থ䗕䜡ӊ
䗮䖛Ӵⳳ䚂ӊᦤѸ䜡ӊ⬇䇋ऩ˖
฿ݭ䜡ӊ⬇䇋㸼
ϡড়⧚ Ӵⳳ䚂ӊ
㓈ׂキㅵ⧚ਬᅵḌ
ড়⧚
Ҭ䌍
䜡ӊㅵ⧚ਬࡲ⧚䜡ӊ 䋶ࡵᬊপᴤ᭭䌍
ܡ䌍
݀ৌ⠽⌕থ䗕䜡ӊ
ಯǃᐌ㾕⬉⇨ᬙ䱰ߚᵤ⌕
᮴⬉
3DJH RI
᭛ӊৡ⿄ଂৢ㓈ׂ᳡ࡵݠ 㓪ো7
⠜ো
Ẕᶹ 9 կ⬉⬉य़ᰃ৺ℷᐌˈ⬉⑤ᦦ
ᑻᰃ৺㾺㡃ད
ᶹ $&˄9˅⬉य़ᰃ৺ℷᐌˈ&1
ᦦᑻ㾺ᬙ䱰DŽ
<(6 12
<(6 12
<(6 12
Ẕᶹֱ䰽ᰃ৺ᓔ䏃ˈֱ䰽ᓔ䏃 Ẕᶹ⬉⑤ࠄЏᵓ䖲㒓᳝᮴ᵒ
߭ᤶֱ䰽ˈ৺߭ᤶЏᵓ ࡼǃᓔ䏃ǃ㾺ϡ㡃
᮴ܝ
᮴˄ܝᣛ⼎♃҂˅ሣ᮴ᰒ⼎ˈᶹ䘹᳝᮴
݇䯁ˈ҂ᑺǃᇍ↨ᑺ᳝≵᳝䇗ࠄ᳔ᇣˈᶹ
Џᵓࠊ催य़ᵓⱘ⬉य़ᰃ৺ℷᐌ
<(6 12
<(6 12
ᤶ催य़ᵓ Ẕᶹֱ䰽ϱ
ֱᡸ᮴˄ܝᣛ⬏䴶ߎ⦄⾦䩳ৢ᮴˅ڣ
3DJH RI
᭛ӊৡ⿄ଂৢ㓈ׂ᳡ࡵݠ 㓪ো7
⠜ো
⬏䴶䮾ϔϟህ⍜༅њˈݡᓔᴎডབℸˈẔᶹ催य़
ᵓ䕧ߎሣᦦ༈᳝᮴ᠧ☿ǃ㾺ϡ㡃
12 <(6
≵᳝থ⦄䯂乬ˈᤶ催य़ᵓˈ㢹ᥦ䰸ᬙ 㢹᳝ᠧ☿⦄䈵ㄝᤶ催य़ᵓ
䱰ᶹ /&' ሣ㚠♃ܝ䖲㒓᳝᮴㹿य़⸈ᤳˈ
ᤶ /&' ሣ
ⱑሣ
ⱑሣᰃᣛሣⱘ㚠♃ܝ҂ˈ᮴ֵোᰒ⼎ˈܼⱑˈ
ẔᶹЏᵓሣᥦ㒓ⱘᦦᑻ⬉य़ᰃ৺ℷᐌ
<(6 12
ẔᶹЏᵓϢሣⱘ䖲㒓ᦦሣⱘ Ẕᶹࠊሣկ⬉ⱘ㢃⠛ᤶЏ
ষ໘᳝᮴ᵒࡼǃ㜅㨑ˈབ᮴ᓖᐌˈ ᵓDŽ
ᤶ /&' ሣ
݇ᴎⱑሣᓔᴎᰒ⼎䛑ℷᐌ݇ᴎϡ䕧ֵܹো㡖㛑ᯊሣᐩᰒ⼎ܼⱑ⬏䴶
Ẕ⌟Џᵓࠊ催य़ᵓᓔ݇ᴎᯊ⬉
3DJH RI
य़ᰃ৺᳝ব࣪
᭛ӊৡ⿄ଂৢ㓈ׂ᳡ࡵݠ 㓪ো7
⠜ো
<(6 12
Ẕᶹ催य़ᵓᦦᑻষ໘ࠊ ẔᶹЏ㢃⠛ࠊ催य़ᵓᎹ
㛮ᓔ݇ᴎ⬉य़ব࣪ᰃ৺ℷᐌ ⬉य़ⱘᓩ㛮ᓔ݇ᴎᯊ⬉य़
ᰃ৺ℷᐌ
<(6 12 <(6 12
79 ᮴ৄأ㡆
Ẕᶹ⬉㾚㒓ᦦ༈᳝᮴ᵒࡼǃ
᳝᮴㾺ϡ㡃
<(6
أ㡆߭ᶹⳟ㦰ऩᔽ㡆ࠊᓣ䆒 ᤶ㒓ᦦ༈
ᅮᰃ৺ℷᐌˈবᔽ㡆ࠊᓣ
ᰃ৺ᰒ⼎ℷᐌˈϔ㠀䛑䆒ᅮ
Ў㞾ࡼ
12
Ẕᶹ㒓ঞֵো⑤≵᳝䯂乬
ⱘᚙމϟˈᤶৠൟো催乥
༈ࠊ㢃⠛
ໄ䷇ϡ㡃
ໄ䷇ϡ㡃ᣛ᳝ᴖ䷇᮴ໄ䷇ˈ
3DJH RI Ẕᶹ䗝
ᢽໄ䷇ࠊᓣᰃ৺ℷᐌ
᭛ӊৡ⿄ଂৢ㓈ׂ᳡ࡵݠ 㓪ো7
⠜ো
<(6 12
12
<(6
݊ᅗ䕧ܹ䛑᮴ໄ䷇ˈẔᶹໄ䷇ࡳᬒ
݅⫼ࠊ⬉䏃 ݊ᅗ䕧ܹ᳝䷇ˈᤶ 79 催乥༈
ࠊ㢃⠛
9*$ 䕧ܹ᮴ֵো
䕧ܹ 9*$ ֵো≵ডᑨˈሣᐩᰒ⼎䇋䕧
ֵܹোˈᶹ 3& ֵো⑤ঞֵো㒓ᰃ৺
ℷᐌᐌDŽ
<(6 12
12
<(6
ᤶЏᵓᎹॖԡᰃ৺ℷᐌ
ᤶЏᵓϞⱘ 9 〇य़Ѡᵕㅵ
79 ݙ㕂⬉⑤ϡ㡃
3DJH RI
᭛ӊৡ⿄ଂৢ㓈ׂ᳡ࡵݠ 㓪ো7
⠜ো
<(6 12
<(6 12 <(6 12
12
ᤶ⬉⑤
Ѩǃㅔऩ䯂乬໘⧚ᮍ⊩
3DJH RI
᭛ӊৡ⿄ଂৢ㓈ׂ᳡ࡵݠ 㓪ো7
⠜ো
ো ϡ 㡃 1 ß ໘ ⧚ ᮍ ⊩ ⊼
µǃ¯ᶹG㒓ᦦ༈ᰃ৺º»ˈ⹂䅸ֵো⬉!䖲ᰃ৺"ད
ûǃ¯ᶹᰃ৺IC䆒㕂ϡ#ˈë䆒㕂
®᳝ˈè᳝ è &ǃ¯ᶹG㒓Zൟˈìí °$%&'$%
'ǃ¯ᶹG㒓(lԡ㕂ˈ`a)È*(l+Å
½ǃ⹂䅸ᰃ৺ֵো,-ˈ./Փ⫼ֵো01఼
®㡃དˈè᳝ è 䖯Ñ⬉HîऩˈëìíèÊk
᮴ᰒ⼎ˈ᮴çèˈᣛ⼎À
¯ᶹ⬉²㒓ⱘ䖲ᰃ৺"དˈ⬉²ᥦ³ᰃ৺᳝⬉
ϡÁ
®᳝㒓2ㄝᑆ3 ¯ᶹֵোᰃ৺¥4亢ᴎǃ⬉5఼ㄝ䆒ⱘᑆ3
⬉H®ë6 ¯ᶹG㒓(lˈ䙓ܡ催7ঞ8ডᇘˈᯊՓ⫼9`õ㛑
®᮴ïæ ¯ᶹïæÊk`aæ:Å
⬉H᮴è ¯ᶹᰃ৺䴭èˈᰃ৺è[䖛;¯ᶹ<èÊk
⬉=᮴ᰒ⼎ˈᦤ⼎᮴ֵো
Ẕᶹᰃ৺ֵো㒓ᵒࡼ㜅㨑ˈ䞡ᮄ>
䕧ܹˈᣛ⼎♃䮾
3DJH RI
文件名称:售后维修服务手册(6M181/6E181/6M182/6E182 方案)
Document: After-sales Maintenance Service Manual(6M181/6E181/6M182/6E182 Scheme)
6A608
6A608方案 工厂模式调整
Version 软件版本
Board 硬件版本
panel 屏型号
Main pq version Pq 版本
Su pq version
Other options
Date/time 软件生成时间
Watch dog On/off(watch dog timer)
(芯片内部产生的 white pattern。)
Test patten
Off/white/red/green/blue/black
Upgrade mboot 更新 Mboot
Upgrade main 更新主程序
Page 2 of 6 KTC
文件名称:售后维修服务手册(6M181/6E181/6M182/6E182 方案)
Document: After-sales Maintenance Service Manual(6M181/6E181/6M182/6E182 Scheme)
Write macaddr 烧录 mac
Upgrade 6m30 更新 6M30
Restore on default 工厂复位初始化 EEPROM 设定
Power on mode (开机模式选择)Direct/secondary/memory
Age mode On/off
Uart enable (开关 Uart)On/off
Dtv AV delay(non_standard) (DTV 非标信号 AV 延迟 )On/off
Initial channel (初始化工厂频道)DTV/ATV
Panel swing (LVDS Swing 微调)数值
Audio prescale (音频输出增益微调)数值
3D Self-Adaptive Detect Level (3D 自动模式识别)Low/middle/high
Uart debug Debug 工具可以使用 COM 口读取寄存器
(PQ 参数更新)Please click!/ok/no file on
Pq update
sdcard!
Ursa test 6M30 格式自动检测
Page 3 of 6 KTC
网络电视 MSD6A608 方案软件升级(售后服务)
一、软件升级所用的工具及材料
* 个人电脑(WI NDOWS XP 系统, USB2. 0)
* AC100~240V 电源及电源线
* I SP 烧录板及连接线
* I SP 烧录板驱动程序
* USB 闪存盘(2.0 版,容量不要超过 2G)
* 升级软件及引导文件
二、升级前准备工作
升级前最好把工厂菜单里所有信源的 ADC 及白平衡数据记录下来(升级后可能出现 FLASH 初始化,擦除掉彩色
校准数据,这时要把记下来的数据还原):
1. 在 YPbPb 信源下,按 MENU 键在弹出主菜单后,再依次按 8202 数字键进入工厂菜单,选择 ADC ADJUST
项,按 OK 键进入下一级菜单,将光标移动到 MODE 项,按左/右移动键将光标选 择 YPbPr(SD)项,记录下
R-GAIN/G-GAIN/B-GAIN 值以及 R-OFFSET/G-OFFSET/B-OFFSET 值.
2. 在 ADC ADJUST 项, 按 OK 键进入下一级菜单, 将光标移动到 MODE 项,按左/右移动键将光标选择 YPbPr(HD)
项,记录下 R-GAIN/G-GAIN/B-GAIN 值以及 R-OFFSET/G-OFFSET/B-OFFSET 值.
升级前请分别记录好 YPbPr(SD)
和 YPbPr(HD)以及 VGA 模式下
的 R/G/B-GAIN 和 R/B/G-OFFSET
的值,待机器软件升级后再改成所
记录下的值
三、软件升级作业内容及步骤:
1.将 U 盘格式化为 FAT32 格式,再将升级软件(软件名及大小写为 MstarUpgrade,后缀为 bin)放于 U 盘内。
软件升级有两种方法,推荐使用方式 1 进行。
软件越大升级时间越长通常耗
时为 3~4 分钟,升级中需给预足
够的升级时间,确保升级成功
电视屏幕提示
按 OK 键进行升级
四、当不能按照以上第三步进行升级时,请先升级引导文件,具体作业请参照以下说明进行操作。
MSD6A608 网络电视主板其相应的升级软件包内一般情况都配有 mboot.bin 和 MbootUpgrade.bin 两个引导文件。
这两个引导文件功能是一样的,但升级方法却有差异,只需要升级其中一个就可以了。如果当前电视主板能够正
常工作,则可以把引导文件拷贝到 FAT32 格式化后的 U 盘内再按以下说明进行升级:
方式 1:先把 MbootUpgrade.bin 引导文件存放在 U 盘内,再把 U 盘插在电视主板 USB 接口,先按住电视机控
制面板上的 VOL+键不放,再给电视(主板)通电,约五秒钟后电视机的(遥控板)指示灯快速闪烁时,说明电
视正在升级中,当指示灯不再闪烁并熄灭后(这个过程所耗费的时间大约为 60 秒),说明升级完成。
方式 2:先把 Mboot.bin 引导文件存放在 U 盘内,再把 U 盘插在电视主板 USB 接口,给电视通电,然后按遥控
器上的 MENU 键再依次按 8202 数字键进入工厂菜单,移动光标到 Other Option 按 OK 键进入,再移动光标到
Upgrade mboot 选项,按 OK 键进行升级(这个过程所耗费的时间大约为 15 秒) 。
注意事项:
1.mboot.bin 和 MbootUpgrade.bin 两个引导文件可以一起放在同一个 U 盘里,但是不管采用何种方式进行升级,
都需按说明正确的进行操作,升级时需要控制好时间,确保升级完成方可断电,否则会升级失败。
2.因引导文件关联到电视机的显示屏分辨率等相关参数,所以每个主板在软件升级之前必须升级相应的引导文
件。
3.如果以上两种方式都不能进行升级请按下以下说明进采用烧录板在线升级。
五、烧录板驱动安装
使用烧录板进行升级,必须给电脑安装烧录板驱动程序,具体操作以下说明:
1.用 USB 连接线将烧录板与个人电脑连接起来,
ISP 烧录板
到个人电脑
2. PC 机识别到新设备,选择从列表或指定位置安装,并指定驱动文件位置,如图。
3.PC 找到驱动文件后,在安装时会有如下图提示,点击仍然安装即可,系统会有三次安装驱动过程,分别是:Mstar
USB Debug Tool A; Mstar USB Debug Tool B;Mstar USB SerialPort 三个驱动的安装,依次安装好后即可!
六、使用烧录板在线升级引导文件
用 USB 线和 VGA 线将烧录板与个人电脑连接起来
到个人电脑
USB 接口
到电视主板
VGA 插座
连接 OK 连接异常,请点
“Config”按钮进行
通讯设置
当提示 或是 说明连接正常,可以进行烧录作业。
4.点击主菜单栏 按钮出现下一级菜单后再按 加载主板对应的引导文件 Mboot.in.
V4.4.3.5
加载按钮
加载引导文件路径
八、升级完成后,将机器后盖安装好,然后必须进行一次出厂前调整:
1. 给机器通电,先按遥控器上的 MENU 键弹出主菜单后,再依次按数字键 8202 进入工厂菜单后,按上/ 下移键移动
光标到“Ot her Opt i ons ”选项按上/ 下移键移动光标到“Rest or e To Def aul t ”选项按右键执行复位命令,约 8
秒后机器黑屏并自动重新上电完成复位动作。
2 给机器插上 VGA 信号线并机器通电约三分钟后完成初始化( 在工厂菜单执行复位后自动进行初始化) ,切换到 VGA
信源。按 MENU 键弹出主菜单,再依次按 8202 数字键进入工厂菜单,按下移键至“ADC ADJUST”按 OK 键进入下一
级菜单,
按左/ 右移动键将光标选择 VGA 项,再按下移键移动光标到 AUTO TUNE 项按 OK 键执行自调命令。
在 AUTO TUNE
项有相应提示:SUCCESS 表示自调合格,FAI L 表示自调不成功需再一次进行自调。
按左右键执行自调命令,SUCCESS 为合
格,FAIL 为调试失败(需重调)
5. 关于白平衡调整:
*自动白平衡调整时需要给 TV 输入标准图形,推荐使用仪器为 CHROMA222293.
*也可以在不插信号线的情况下,在工厂菜单里的 ADC Adj ust , 分别将信源对应的 VGA、YPBPR( HD) 、YPBPR( SD) 各
模式下的 R-GAIN/G-GAIN/B-GAIN 值以及 R-OFFSET/G-OFFSET/B-OFFSET 值改为升级前的值。
Connector
DC/DC LDO
CN101 12pin/2.0MM !!! 至少需使用4A DC/DC U6
PM5V 1 +5V_Normal
SY8805 L1
VDDC
PM5V 2 +5V_Normal
2 VIN OUT 6
3 2 1
5VSB +5V_Standby 1A
4
3 SWPA8040S2R2NT/5A U2
STANDBY R1 10K OUT R11 NC/0R
standby 4 1 EN VCC_VSENSE
STANDBY + CE3 33pF
D
GND 5 D
H :Power on C22 R25 100R AMS1117-3.3
6
ADJ
OUT
GND L :Power off + 470uF/16V
IN
R4 2.2K
BL_ON/OFF 7 CE4
R1 C7
C1 C6 CE3
100uF/16V R7 2.7K
3
8 + 7 +
BL_PWM CE1 PG R16 NC/13K +3.3V_Standby
R31 NC
12V 9
10
+12V_Normal
100uF/16V 0.1uF 0.1uF
R2
8 R32 27K
0.1uF +5V_Standby
GND
GND
12V FB R33 51K 470uF/16V C2 C3 C53
GND 11 + C215 靠近DC-DC
12 靠近DC-DC 0.1uF 0.1uF 2.2uF
5
GND 470uF/16V
Vout=0.6V*(1+R1/R2)
Connetor 电阻靠近DCDC,敏感线,远离干扰源
+3.3V_Normal
+5V_Normal U5
AS2932M5-25 500mA
+2.5V_Normal
1 VIN OUT 5
R29
Q5 Q6
3
VDI0 VDI 1 R2 VDDC NC/4.7K
2N7002 3 4 C54
GND
BL-ADJUST EN NC
BL_ADJUST 1 3 VID0 1 1 VID1 3
C10 2.2uF
R13 4.7K R41 NC/4.7K
2
2 BL-ON/OFF NC/2N7002 C9
R20 4.7K
2
BL_ON/OFF 0.1uF
C C
3 0.1uF
GND H 1.18V +3.3V_Standby
CN102
3Pin/2.0MM\NC L 1.10V
4
U4
+5V_Standby 4
SY8008
3 2 1
4A
VIN SW 1A Max
D3 0R SWPA3015S2R2NT/2.2uH/1.5A
+5V_Normal +5V_Normal AS1084-3.3
ADJ
OUT
R27 1K
IN
C16 33pF
R12 3K1%
3
R14 R28 100R/NC 1 EN FB 5 R1 +3.3V_Normal
GND
330R C13 + C12
R12由33K改为3K,
CE5 +
3
Q4 CE6 +5V_Normal
0.1uF
BL-ON/OFF 1 R24 10K 100uF/16V C11 C51 C52
2
VBL_CTRL
B 100uF/16V B
BL-ADJUSTR18 2K 3904 R19 10K
0.1uF 靠近DC-DC 0.1uF 2.2uF 0.1uF
R26 2K1%
2
R2
积分电路 3904 R12由33K改为3K,
3
2.2uF NC/2.2K
1 R21 10K
BRI_ADJ Vout=0.6V*(1+R1/R2)
2
1
5 9 5 9 5 9 5 9
4 8 4 8 4 8 4 8
1
1
H9 H10 H11 H12
NC NC NC NC 3 7 3 7 3 7 3 7
+5V_Standby 2 6 2 6 2 6 2 6
1
H5 H6 H7 1 H8 NC NC NC NC
NC NC NC NC
R17
A A
H :Power on
L :Power off
KTC ISO9001.ISO14001体系文件
4.7K
STANDBY STANDBY R22 100R
PWR-ON/OFF
文件名称: MSD6A608方案-T9E智能TV原理参考图
文件编号: T4197 版本:3.0 页数: 1 of 7
设计: JZL 审核: 批准:
发行部门: 研发处 生效日期: Tuesday, February 19, 2013
5 4 3 2 1
5 4 3 2 1
49.9R/1%
49.9R/1%
49.9R/1%
49.9R/1%
VGA_HSYNC HSYNC0 PCM_A[7:0] TS1CLK TS_CLK VDDC_CPU GND
VGA_VSYNC VGA_VSYNC VGA_VSYNC J4 PCM_A0 T15 T13 TS_VLD J16 K10
VSYNC0 PCM_A1 PCMADR0/NF_D0 TS1VALID TS_SYNC TS_VLD VDDC_CPU GND
R17 U12 J17 L10
33R R138 47nF C127 RIN1 PCM_A2 PCMADR1/NF_D1 TS1SYNC TS_SYNC VDDC_CPU GND
YPbPr_PR U17 N10
68R R142 47nF C128 GIN1N RIN1 System-RST PCM_A3 PCMADR2/NF_D2 GND
M1
RIN1P HWRESET
H7 Close to MST IC R16
PCMADR3/NF_D3 DVDD_DDR G20
DVDD_DDR GND
C11
33R R118 47nF C110 GIN1 GIN1N M3 MISC PCM_A4 T16 T10 G11
D YPbPr_Y GIN1M PCMADR4/NF_D4 TS0DATA0 GND D
GIN1 XTALI PCM_A5
R246
R247
R244
R245
L1 GIN1P YPbPr XIN W2 R15 PCMADR5/NF_D5 TS0DATA1 U10 VDDC VCC_VSENSE G18 VSENSE GND H11
33R R119 47nF C111 BIN1 BIN1 L3 Y2 XTALO PCM_A6 Y18 V11 J11
YPbPr_PB BIN1P XOUT PCMADR6/NF_D6 TS0DATA2 GND
0R R144 1nF C132 SOGIN1 SOGIN1 L2 PCM_A7 T17 R10 AVDD2P5 T6 K11
SOGIN1 IR-in C173 C168 PCMADR7/NF_D7 TS0DATA3 AVDD2P5 GND
IRIN F5 V20 PCMADR8 TS0 TS0DATA4 W10 T7 AVDD_MOD GND L11
V17 PCMADR9 TS0DATA5 T11 GND N11
P3 0.1uF 0.1uF Y16 Y10 T8 F12
N2
RIN2P
V13
PCMADR10 (In) TS0DATA6
P10
AVDD_DMPLL AVDD_DMPLL GND
H12
N3
GIN2M USB A4 USB0_D- Y15
PCMADR11 TS0DATA7
R9 U5
GND
J12
GIN2P USB0_DM USB0_D- PCMADR12 TS0CLK AVDD_NODIE AVDD_NODIE GND
M2 B4 USB0_D+ U16 P9 U6 K12
BIN2P SCART USB0_DP USB0_D+ PCMADR13 TS0VALID AVDD3P3 GND
J1 SOGIN0 W17 PCMADR14 TS0SYNC V10 AVDD_NODIE U7 AVDD_AU33 GND L12
P2 W6 USB1_D- B13
HSYNC2 USB1_DM USB1_D+ USB1_D- GND
P1 Y6 W20 VDD33 U8 J13
VSYNC2 USB1_DP USB1_D+ PCMIRQA_N VDDP_PLL GND
W15 K13
USB2_D- PCMOE_N GND
USB2_DM W5 USB2_D- W18 PCMIORD_N GND N13
68R R148 47nF C145 VCOM0 VCOM0 R1 V5 USB2_D+ W16 G14 A14
VCOM CVBS USB2_DP USB2_D+
V16
PCMCE_N AVDD_MIU0
G15
AVDD_DDR0_D GND
F14
33R R133 47nF C130 CVBS0 CVBS0 PCMWE_N AVDD_DDR0_D GND
AV1-IN U2 V19 G13 N14
CVBS1 CVBS0 PCMCD_N AVDD_DDR0_C GND
U4 IN P15 P14
33R R132 47nF C126 CVBS1 CVBS1 PCM_RESET C121 0.1uF GND
AV2 R14 PCMREG_N IP T2 DIF1 GND B15
Y19 T1 C124 0.1uF DIF2 C142 1uFDVDD_NODIE E5 A16
CVBS1_OUT CVBS1_OUT R2 PCMIOWR_N IM DVDD_NODIE GND
CVBS1_OUT CVBSOUT1 OUT W19 PCMWAIT_N GND F16
MSD6A608
RESET 20 EMMC_CMD
20 EMMC_RSTZ
20 EMMC_CLK
EMMC_CMD
EMMC_RSTZ
EMMC_CLK
EMMC_CLK
EMMC_CMD
EMMC_RSTZ
V9
T9
U9
EMMC_CLK
EMMC_CMD
EMMC_RSTN
EMMC
FRONT-END
L7
L8
L14
GND_EFUSE
TEST
VSENSE_VSS
GND
GND
GND
GND
GND
GND
A17
C18
F18
W3
Y4
W4
+5V_Standby V1 R149 10K V4
IF_AGC +3.3V_Normal GND
NAND_ALE W7 V3
NAND_ALE NF_ALE/EMMC_D1 GND
NAND_WPZ V7 R150 0R IF_AGC_T Y3
NAND_WPZ NAND_CEZ NF_WPZ/EMMC_D2 GND
NAND_CEZ V8 NF_CEZ/EMMC_D6 TGPIO0 T3
3
Crystal
NAND-CEZ1 Y9 NAND/EMMC P12 C148
19 NAND-CEZ1 NAND_CLE NF_CEZ1/EMMC_D7 TEST1(NC) 22nF
NAND_CLE W9 NF_CLE/EMMC_D5 I2C_SCKM1 W1
R209 D100 NAND_REZ Y7 V2
100K BAV99
NAND_REZ
NAND_WEZ W8
NF_REZ/EMMC_D4 I2C_SDAM1 Closed to MSTIC MSD6A608
NAND_WEZ NF_WEZ/EMMC_D3
NAND_RBZ V6
NAND_RBZ NF_RBZ/EMMC_D0 +3.3V_Normal
2
R146
XTALO 0R C1 C113
33pF
C195
2.2uF
R156
R157
4.7K
4.7K
MSD6A608
2
R210
2
C1=C2=2*CL-5 10K 1 Q100 C200 C201 T_SCL
R127 3 3906 NC/33pF NC/33pF T_SDA
1M R212
C196
3
X101 100R System-RST 用NAND FLASH 时才用,靠近主IC C156 C157
2.2uF
1
24.000MHz C125 Place C229 & C240 on
XTALI C233pF 根据实际电源 R213 C199 33pF 33pF DVDD_DDR VDDCLV
C C
上电时序调整 100K 1nF VDDC bottom side for debug
NOTE:晶体频偏需要小于30PPM L101
+1.15V_VDDC
FB C920
C919
C94 C95 C221 C222 C229 C240 1uF
0.1uF
2.2uF 2.2uF 0.1uF 0.1uF 0.1uF NC/0.1uF
U100C
AV-AUOUTL0 C314 C321 C309 C306 C327
HDMI1-RX0N F2
HDMI M4
AV_AUOUTL0
HDMI1-RX0P RXA0N AUL0 C180 R165 U100D 10uF 0.1uF 0.1uF 1uF
G3 M5
HDMI Interface HDMI1-RX1N G2
RXA0P
RXA1N
AUR0
AUL1 L6 LINE_IN_1L C162 2.2uF PC_Lin
HD_Lin
220pF 100K CFG-PWM0 3D_EN M17 PWM0 PWM LVDS 0.1uF
HDMI1-RX0P HDMI1-RX1P H3 L4 LINE_IN_1R C163 2.2uF PC_Rin CFG-PWM1 M16 P18 LVA0P
HDMI1-RX0P RXA1P AUR1 HD_Rin PWM1 LVA0P LVA0P 15
HDMI1-RX0N HDMI1-RX2N H2 M7 LINE_IN_2L C169 2.2uF AV1-Lin BRI_ADJ M15 N19 LVA0N Place C300 & C309 on
HDMI1-RX0N
HDMI1-RX1P HDMI1-RX2P H1
RXA2N AUDIO AUL2
N7 LINE_IN_2R C170 2.2uF AV1-Rin
AV1-Lin BRI_ADJ PWM2 LVA0M
R18 LVA1P LVA0N 15
HDMI1-RX1P HDMI1-RX1N HDMI1-CLKN RXA2P AUR2 AV1-Rin AV-AUOUTR0 PWM_PM LVA1P LVA1N LVA1P 15 bottom side for debug
HDMI1-RX1N F3 RXACKN ANALOG AUL3 M6 H6 PWM_PM LVA1M P19
HDMI1-RX2P HDMI1-CLKP AV_AUOUTR0 LVA2P LVA1N 15
HDMI1-RX2P F1 RXACKP AUR3 N6 LVA2P R20 LVA2P 15
HDMI1-RX2N HDMI1-SCL D5 C181 R167 KEY0-in C6 R19 LVA2N
HDMI1-RX2N DDCDA_CK SAR0 LVA2M LVA2N 15
HDMI1-CLKN HDMI1-SDA C5 P5 EARPHONE_OUTL 220pF 100K SAR口耐压只能到3.3V!!!!! KEY1-in D7 T20 LVACLKP
HDMI1-CLKN DDCDA_DA EARPHONE_OUTL SAR1 SAR LVACKP LVACLKP 15
HDMI1-CLKP HDMI1-HPDIN F4 P6 EARPHONE_OUTR VID0 D6 T18 LVACLKN
HDMI1-CLKP HDMI1-SCL HOTPLUGA EARPHONE_OUTR 3 VID0 VID0 LVACKM LVA3P LVACLKN 15 Place C302 & C307 on
HDMI1-SCL G7 TEST5(NC) LVA3P U18
HDMI1-SDA L106 LVA3N LVA3P 15
HDMI1-SDA LVA3M T19 LVA3N 15 +2.5V_Normal bottom side for debug
HDMI1-HPDIN 10uH SPI_SCK B2 V18 LVA4P AVDD2P5
HDMI1-HPDIN PM_SPI_SCK LVA4P LVA4P 15
N4 AV-AUOUTL0 EARPHONE_OUTL SPI_SDI A2 U19 LVA4N L104
AUOUTL2 EARPHONE-OUTL PM_SPI_SDI SPI LVA4M LVA4N 15
N5 AV-AUOUTR0 SPI_SDO B3
AUOUTR2 R168 SPI_CSN PM_SPI_SDO LVB0P FB
A3 PM_SPI_SCZ1/GPIO_PM[6] LVB0P J20
200R LVB0N LVB0P 15
LVB0M J19 LVB0N 15
UART-RX R173 100R H5 K20 LVB1P
DDCA_CK/UART0_RX LVB1P LVB1P 15 C298 C352 C353
R3 AUVAG UART-TX R174 100R E6 K18 LVB1N C347
AUVAG AUVRM 3D_LR_in UART2_RX R188 100R H18 DDCA_DA/UART0_TX UART LVB1M LVB2P LVB1N 15
AUVRM P4 C182 UART2_RX LVB2P L18 LVB2P 15 2.2uF NC/0.1uF NC/0.1uF
10uF VID1 VID1 UART2_TX G19 K19 LVB2N 0.1uF
LED_R PM_TX UART2_TX LVB2M LVBCLKP LVB2N 15
B
LED_R G6 PM_UART_TX/GPIO_PM[1] LVBCKP M18 LVBCLKP 15 B
VBL_CTRL PM_RXR189 100R E7 L19 LVBCLKN
VBL_CTRL VBL_CTRL LVBCKM LVBCLKN 15
M20 LVB3P
AUDIO L107 M_SCL R186 100R J18 LVB3P
M19 LVB3N LVB3P 15
HDMI3-RX0N 10uH M_SCL M_SDA R187 100R H19 I2C_SCKM2/I2C_DDCR_CK LVB3M LVB4P LVB3N 15
C2 RXD0N DIGITAL I2C_SDAM2I2C_DDCR_DA LVB4P N20
HDMI3-RX0P HDMI3-RX0P EARPHONE_OUTR M_SDA LVB4N LVB4P 15
HDMI3-RX0P D3 RXD0P EARPHONE-OUTR LVB4M N18 LVB4N 15
HDMI3-RX0N HDMI3-RX1N D2 K8 I2S_IN_BCK 1 TP22 EEPROM-WP U3
HDMI3-RX0N RXD1N TEST2(NC) GPIO25
HDMI3-RX1P HDMI3-RX1P E3 K6 I2S_IN_SD 3D_FLAG R172 R5
HDMI3-RX1P
HDMI3-RX1N HDMI3-RX2N E2
RXD1P I2S_IN_SD(3D_FLAG)
J7 I2S_IN_WS 1 TP23 200R AMP-MUTE R4
GPIO31 NORMAL GPIO
L/Dimming VCC3.3VA +3.3V_Standby +3.3V_Standby AVDD_NODIE
HDMI3-RX1N HDMI3-RX2P HDMI3-RX2P RXD2N TEST3(NC) GPIO32
HDMI3-RX2P E1 RXD2P C184
HDMI3-RX2N HDMI3-CLKN C3 J5 10uF PANEL_ON/OFF F6 N17
HDMI3-RX2N RXDCKN I2S_OUT_BCK I2S-OUT_BCK PANEL_ON/OFF PANEL ON/OFF SPI1_CK
HDMI3-CLKN HDMI3-CLKP C1 L5 PM GPIO N16
HDMI3-CLKN RXDCKP I2S_OUT_MCK I2S-OUT_MCK SPI1_DI
HDMI3-CLKP HDMI3-SCL D4 J6 PWR-ON/OFF F7 P17
HDMI3-CLKP DDCDD_CK I2S_OUT_WS I2S-OUT_WS PWR-ON/OFF POWER ON/OFF SPI2_CK C927 C928 C244 C249
HDMI3-SCL HDMI3-SDA C4 K5 K7 N15 C248
HDMI3-SCL HDMI3-SDA HDMI3-HPDIN DDCDD_DA I2S_OUT_SD I2S-OUT_SD TEST6(NC) SPI2_DI
B1 M8 P16 10uF
HDMI3-SDA HOTPLUGD TEST7(NC) VSYNC_LIKE
HDMI3-HPDIN 0.1uF NC/0.1uF
HDMI3-HPDIN 0.1uF NC/0.1uF
HDMI-CEC G4 B7 SPDIF_OUT SPDIF_OUT AUVRM
HDMI-ARC HDMI-ARC CEC SPDIF_OUT SPDIF_IN TP21
HDMI-ARC G5 G8 1 MSD6A608
ARC0 TEST4(NC) AUVAG
HDMI-CEC Place C244,C249 on
HDMI-CEC C202 C187 C185 C186
33pF 2.2uF 2.2uF 0.1uF
MSD6A608 L102 FB AVDD_DMPLL
bottom side for debug
Close to MSTAR IC
C926 C104
L100 +5V_Standby 0.1uF NC/0.1uF
FB
Place C101 on
+3.3V_Normal
bottom side for debug
Close to MSTAR IC
with width trace
IR&KEYB R196
R194
2K
4.7K Place C319 & C320 on
R154 100R/NC VDD33 bottom side for debug
LED +3.3V_Normal
3
+5V_Standby R153 4.7k
LED_R 1
Mode Selection
Q102 C345 C354 C355 C356
Connector
3904
2
EEPROM
10uF 0.1uF NC/0.1uF NC/0.1uF
R195 4.7K
// CHIP_CONFIG
{I2S_OUT_BCK, I2S_OUT_MCK, PWM1, PWM0} R193 4.7K +3.3V_Standby
R192
B51_NO_EJ (External SPI) 4'b0000 (0x0)
10K
生产贴片时确认config电路参数 B51_W/O_Scramble (Internal SPI/OTP) 4'b0001 (0x1)
4'b0010 (0x2)
+5V_Standby
3D interface 3D glasses launch
A +3.3V_Standby
+3.3V_Normal SPI_SDI MUTE be pull up 3.3vstb
B51_W/_Scramble (Internal SPI/OTP)
CA9_EMMC_NO_EJ
CA9_SPI_NO_EJ (External SPI)
CA9_SPI_EJ1 (External SPI)
4'b0011 (0x3)
4'b0100 (0x4)
4'b0101 (0x5)
+3.3V_Normal FLASH IR-in R197 100R
1
2
+5V_IN
IR_IN
A
R100 4.7K
CA9_ROM_NO_EJ 4'b0110 (0x6) J110 +5V_NORMAL C192
R101 NC SPI_SDI C189 R203 R204 R205 3
CA9_EMMC_M1_EJ1 4'b0111 (0x7) 3D_FLAG 33pF GND
R176 NC NC/0.1uF 1 CN203 +3.3V_Standby
4'b1000 (0x8) 3D_LR_in
R198 4.7K PWM_PM CA9_ROM_EJ1 U101 2 LED 4
4'b1001 (0x9) 3D_EN 1 LED
CA9_WOS (Internal SPI/OTP) NC/AT24C32 3 R211 10K
M_SDA 2
CA9_WS (Internal SPI/OTP) 4'b1010 (0xa) 1 8 NC/4.7K
NC/4.7K
NC/4.7K 4 PWM_PM U103 KEY0-in R219 1K 5
A0 VCC M_SCL 3 KEY0
SBUS 4'b1011 (0xb) 2 7 EEPROM-WP 5 8 1 SPI_CSN
A1 WP M_SCL VDD CE# SPI_SDO KEY1-in R222 1K
CA9_EMMC_M2_NO_EJ 4'b1100 (0xc) 3 6 6 NC/CON3-2.0 7 2 6
CA9_EMMC_M2_EJ1 4'b1101 (0xd) 4
A2
GND
SCL
SDA 5 M_SDA
NC/CON6-2.0
SPI_SCK 6
HOLD#
SCK
SO
WP# 3 #F_WP KEY1
KTC ISO9001.ISO14001体系文件
4'b1111 (0xf) SPI_SDI 5 4 R221 1k 7
DBUS C190 C191 C197 SI VSS C198 C194 C203 PWR
// {PM_PWM}
R181
R182
NC
4.7K CFG-PWM1
Boot from EXT_FLASH 1'b0
NC/33pF NC/33pF 0.1uF
EN25Q32 8 GND 文件名称: MSD6A608方案-T9E智能TV原理参考图
Boot from INT_FLASH 1'b1
R183 NC 软件必须要做写保护 0.1uF 0.1uF 0.1uF 8pin/2.0MM
R184 4.7K CFG-PWM0
//{PAD_PM_SPI_DI}
文件编号: T4197 版本:3.0 页数: 2 of 7
NODIE_STABLE 1'b0 设计: JZL 审核: 批准:
DIE_STABLE 1'b1
发行部门: 研发处 生效日期: Tuesday, February 19, 2013
5 4 3 2 1
5 4 3 2 1
M1
M9
G2
G8
D7
C1
A_DDR3_A4 A_DDR3_ODT A-DDR3-ODT_1 EMMC_D0 EMMC_D6
A2
A9
K1
K9
B9
E2
E9
D13 H3 J5
1 3 5 7
2 4 6 8
A_DDR3_A4 A_DDR3_A5 U301 EMMC_D1 D0 D6 EMMC_D7
A11 H4 J6
A_DDR3_A5 A_DDR3_A6 A_DDR3_CASZ A-DDR3-CASZ_1 EMMC_D2 D1 D7
D12 H5
VDD
VDD
VDD
VDD
VDD
VDD
VDD
VDD
VDD
VDDQ
VDDQ
VDDQ
VDDQ
A_DDR3_A6 A_DDR3_A7 RP306 22RX4 EMMC_D3 D2 NF_RSTZ
B11 J2 U5
A_DDR3_A7 A_DDR3_A8 A_DDR3_BA0 A-DDR3-BA0_1 D3 RESET
E11
A_DDR3_A8 A_DDR3_A9
C13 K6 M6
1 3 5 7
2 4 6 8
D A_DDR3_A9 NF_POWER VDD_IF VDD NF_POWER D
D14 A_DDR3_A10 A_DDR3_BA2 A-DDR3-BA2_1 A-DDR3-A0_1 K3 C3 A_DDR3_DQSL W4 N5
iNAND
A_DDR3_A10 A_DDR3_A11 A_DDR3_A3 A-DDR3-A3_1 A-DDR3-A1_1 A0 DQS A_DDR3_DQSLB VDD_IF VDD
E10 L7 D3 Y4 T10
A_DDR3_A11 A_DDR3_A12 RP301 22RX4 A-DDR3-A2_1 A1 DQS# VDD_IF VDD +3.3V_Normal NF_POWER
E12 L3 AA3 U9
A_DDR3_A12 A_DDR3_A13 A-DDR3-A3_1 A2 A_DDR3_DML VDD_IF VDD
B12 K2 B7 AA5
A_DDR3_A13 A_DDR3_A14 A_DDR3_A5 A-DDR3-A5_1 A-DDR3-A4_1 A3 DM/TDQS VDD_IF
D11 L8 A7 M7
A_DDR3_A14 A_DDR3_DQL0 A_DDR3_RESET A-DDR3-RESET_1 A-DDR3-A5_1 A4 NU/TDQS# VSS
C19 L2 K4 P5
1 3 5 7
2 4 6 8
A_DDR3_DQL0 A_DDR3_DQL1 A_DDR3_A7 A-DDR3-A7_1 A-DDR3-A6_1 A5 A_DDR3_DQL2 VSS VSS C1001 C1002 C1006 C1007
B16 M8 B3 Y2 R10
A_DDR3_DQL1 A_DDR3_DQL2 A_DDR3_A2 A-DDR3-A2_1 A-DDR3-A7_1 A6 DQ0 A_DDR3_DQL1 VSS VSS 0.1uF 0.1uF 0.1uF
C20 M2 C7 Y5 U8
A_DDR3_DQL2 A_DDR3_DQL3 RP302 22RX4 A-DDR3-A8_1 A7 DQ1 A_DDR3_DQL6 VSS VSS 2.2uF
C16 N8 C2 AA4
A_DDR3_DQL3 A_DDR3_DQL4 A-DDR3-A9_1 A8 DQ2 A_DDR3_DQL3 VSS
D19 M3 C8 AA6 K2
A_DDR3_DQL4 A_DDR3_DQL5 A-DDR3-A10_1 A9 DQ3 A_DDR3_DQL0 VSS CREG/VDDi
B14 H7 E3 C1008 2.2uF
A_DDR3_DQL5 A_DDR3_DQL6 A_DDR3_A13 A-DDR3-A13_1 A-DDR3-A11_1 A10 DQ4 A_DDR3_DQL4 KLM2G1HE3F-B001
D20 M7 D2
A_DDR3_DQL6 A_DDR3_DQL7 A_DDR3_A9 A-DDR3-A9_1 A-DDR3-A12_1 A11 DQ6 A_DDR3_DQL5 NF_POWER
C15 K7 E8
1 3 5 7
2 4 6 8
A_DDR3_DQL7 A_DDR3_DQU0 A_DDR3_A0 A-DDR3-A0_1 A-DDR3-A13_1 A12 H5TQ2G83DFR-PBC DQ5 A_DDR3_DQL7
D16 N3 E7
A_DDR3_DQU0 A_DDR3_DQU1 A_DDR3_WEZ A-DDR3-WEZ_1 A-DDR3-A14_1 A13 DQ7
E17 N7
A_DDR3_DQU1 A_DDR3_DQU2 RP303 22RX4 A14 IC-78P-FBGA-DDR3 A-DDR3-BA0_1 NF_CMD EMMC_CMD EMMC_D0 R1023 10K
E14 J7 J2 EMMC_CMD 4
A_DDR3_DQU2 A_DDR3_DQU3 A15 BA0 A-DDR3-BA1_1 NF_RSTZ EMMC_RSTZ EMMC_D1 R1024 10K
E18 K8 EMMC_RSTZ 4
A_DDR3_DQU3 A_DDR3_DQU4 MVREFCA_A_1 BA1 A-DDR3-BA2_1 NF_CLK R1001 56R EMMC_CLK EMMC_D2 R1025 10K
D17 J8 J3 EMMC_CLK 4
A_DDR3_DQU4 A_DDR3_DQU5 A_DDR3_A14 R324 22R A-DDR3-A14_1 VREFCA BA2 EMMC_D3 R1026 10K
D18
A_DDR3_DQU5 A_DDR3_DQU6 A_DDR3_A1 R323 22R A-DDR3-A1_1 C1009 EMMC_D4 R1027 10K
E15 A3
A_DDR3_DQU6 A_DDR3_DQU7 NC1 A-DDR3_MCLK EMMC_D5 R1028 10K
E16 F1 F7
A_DDR3_DQU7 A_DDR3_CASZ NC2 CK A-DDR3_MCLKZ NC/33pF EMMC_D6 R1029 10K
C9 F9 G7
A_DDR3_CASZ A_DDR3_RASZ NC3 CK# EMMC_D7 R1022 10K
C8 H1
A_DDR3_RASZ A_DDR3_WEZ NC4 MVREFDQ_A_1 NF_CMD R1030 10K
E9 H9 E1
A_DDR3_WEZ A_DDR3_DML A_DDR3_A11 A-DDR3-A11_1 NC5 VREFDQ
B17
A_DDR3_DQML A_DDR3_DMU A_DDR3_A8 A-DDR3-A8_1 A-DDR3-CKE_1
E19 H2 G9
1 3 5 7
2 4 6 8
A_DDR3_DQMU A_DDR3_ODT A_DDR3_A6 A-DDR3-A6_1 A-DDR3-RASZ_1 /CS CKE
A8 F3
A_DDR3_ODT A_DDR3_BA0 A_DDR3_A4 A-DDR3-A4_1 A-DDR3-CASZ_1 /RAS A-DDR3-RESET_1
B9 G3 N2
A_DDR3_BA0 A_DDR3_BA1 RP305 22RX4 A-DDR3-WEZ_1 /CAS RESET#
E13 H3
A_DDR3_BA1 A_DDR3_BA2 A-DDR3-ODT_1 /WE A-DDR3_MCLK
B10 G1
A_DDR3_BA2 ODT
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
D8 A_DDR3_RESET A-DDR3_MCLKZ
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
A_RESET A_DDR3_CKE
NAND FLASH
56R
56R
ZQ
D15
A_DDR3_MCKE A_DDR3_MCLK A_DDR3_A12 A-DDR3-A12_1
C14
A_DDR3_MCLK A_DDR3_MCLKZ A_DDR3_BA1 A-DDR3-BA1_1
A13
1 3 5 7
2 4 6 8
H8
A1
A8
B1
D8
F2
F8
J1
J9
L1
L9
N1
N9
B2
B8
C9
D9
D1
A_DDR3_MCLKZ A_DDR3_DQSL A_DDR3_A10 A-DDR3-A10_1 R972 +3.3V_Normal U1000
B19
A_DDR3_DQSL A_DDR3_DQSLB A_DDR3_CKE A-DDR3-CKE_1 Close to DRAM 240R_1% NAND_FLASH_PWR-3.3V NC/MT29F2G08ABA NAND_FLASH_PWR-3.3V
A19
A_DDR3_DQSBL A_DDR3_DQSU RP304 22RX4
R331
R314
A18
A_DDR3_DQSU A_DDR3_DQSUB R1044
C B18 1 48 C
A_DDR3_DQSBU NC0/VCC NC28/VSS
2 47
NC1/VSS NC27
10nF
3 46
NC2 NC26
4 45
NC/10K NC3 NC25 PCM_A7
MSD6A608 5 44
NC4 D7 PCM_A6
C357
6 43
NAND-RBZ NC5/R/B2 D6 PCM_A5
7 42
NAND-REZ R/B D5 PCM_A4
8 41
NAND-CEZ RE D4
9 40
NAND-CEZ2 CE NC24
10 39
NC6/CE2 NC23 R1012 NC/0R
11 38
NC7 NC22/VCC
12 37
M1
M9
G2
G8
D7
C1
A2
A9
K1
K9
B9
E2
E9
2K 24 25
Close to DDR POWER PIN U302 NC14/VCC NC15/VSS
C1003
MVREFCA_A_1 MVREFCA_A_2 C1004
VDD
VDD
VDD
VDD
VDD
VDD
VDD
VDD
VDD
VDDQ
VDDQ
VDDQ
VDDQ
NC/0.1uF
A-DDR3-RESET_1 A-DDR3-RESET_2 PCM_A[7:0] NC/0.1uF
PCM_A[7:0] 3
C315 C319 C322 C323 C304
2.2uF 0.1uF 0.1uF 0.1uF 0.1uF R302 C324 C303 R303 C308 C302 A-DDR3-A0_2 A_DDR3_DQSU
1K/1% 0.1uF 1nF 1K/1% 0.1uF 1nF
STR电路 A-DDR3-A1_2
K3
L7
A0 DQS
C3
D3 A_DDR3_DQSUB
A-DDR3-A2_2 A1 DQS#
L3
A-DDR3-A3_2 A2 A_DDR3_DMU
K2 B7
AVDD_DDR0
MIU1 connect A-DDR3-A4_2
A-DDR3-A5_2
A-DDR3-A6_2
L8
L2
A3
A4
A5
DM/TDQS
NU/TDQS#
A7
7 5 3 1
M7 D2 NAND_REZ
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF A-DDR3-A12_2 A11 DQ6 A_DDR3_DQU0 EMMC_D3 NAND_WEZ
K7 E8 NAND_WEZ
A_DDR3_CASZ A-DDR3-CASZ_2 A-DDR3-A13_2 A12 H5TQ2G83DFR-PBC DQ5 A_DDR3_DQU4 EMMC_D0 NAND_RBZ
N3 E7 NAND_RBZ
22RX4 RP312 A-DDR3-A14_2 A13 DQ7
N7
A_DDR3_BA0 A-DDR3-BA0_2 A14 IC-78P-FBGA-DDR3 A-DDR3-BA0_2
J7 J2
A15 BA0 A-DDR3-BA1_2
8 6 4 2
7 5 3 1
K8
A_DDR3_BA2 A-DDR3-BA2_2 MVREFCA_A_2 BA1 A-DDR3-BA2_2
J8 J3
A_DDR3_A3 A-DDR3-A3_2 VREFCA BA2
AVDD_DDR0 22RX4 RP307 A3
AVDD_DDR0 A_DDR3_A5 A-DDR3-A5_2 NC1 A-DDR3_MCLK_2
F1 F7
MVREFDQ_A_1 A_DDR3_RESET A-DDR3-RESET_2 NC2 CK A-DDR3_MCLKZ_2
8 6 4 2
7 5 3 1
F9 G7
MVREFDQ_A_2 A_DDR3_A7 A-DDR3-A7_2 NC3 CK#
H1
R348 A_DDR3_A2 A-DDR3-A2_2 NC4 MVREFDQ_A_2
H9 E1
1K/1% R310 22RX4 RP308 NC5 VREFDQ
R311 C365 C364 1K/1% H2 G9 A-DDR3-CKE_2
1K/1% 0.1uF 1nF R307 C366 C363 A_DDR3_A13 A-DDR3-A13_2 A-DDR3-RASZ_2 /CS CKE
F3
1K/1% 0.1uF 1nF A_DDR3_A9 A-DDR3-A9_2 A-DDR3-CASZ_2 /RAS A-DDR3-RESET_2
8 6 4 2
7 5 3 1
G3 N2
A_DDR3_A0 A-DDR3-A0_2 A-DDR3-WEZ_2 /CAS RESET#
H3
A_DDR3_WEZ A-DDR3-WEZ_2 A-DDR3-ODT_2 /WE
G1
ODT
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
22RX4 RP309 A-DDR3_MCLK_2
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
A-DDR3_MCLKZ_2
ZQ
56R
56R
A_DDR3_A1 R327 22R A-DDR3-A1_2
H8
A1
A8
B1
D8
F2
F8
J1
J9
L1
L9
N1
N9
B2
B8
C9
D9
D1
AVDD_DDR0 R971
Close to DRAM 240R_1%
A_DDR3_A11 A-DDR3-A11_2
A_DDR3_A8 A-DDR3-A8_2
8 6 4 2
7 5 3 1
R313
R312
A_DDR3_A6 A-DDR3-A6_2
C346 C313 C328 C330 C348 C329 C358 C350 C317 C326 A_DDR3_A4 A-DDR3-A4_2
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 22RX4 RP310
C351
A_DDR3_A12 A-DDR3-A12_2 10nF
A_DDR3_BA1 A-DDR3-BA1_2
8 6 4 2
7 5 3 1
A_DDR3_A10 A-DDR3-A10_2
A_DDR3_CKE A-DDR3-CKE_2
A 22RX4 RP311 A
KTC ISO9001.ISO14001体系文件
文件名称:MSD6A608方案-T9E智能TV原理参考图
文件编号: T4197 版本:3.0 页数: 3 of 7
设计: JZL 审核: 批准:
发行部门: 研发处 生效日期: Tuesday, February 19, 2013
5 4 3 2 1
5 4 3 2 1
CN310
AV1/AV2/YPBPR共音频输入
16
AV2/Y端口共视频输入 VGA 11 1 VGA-Rin
VGA-Rin
CON700
6 1 HDMI1_RX2P HDMI1-RX2P
VGA-Bin
VGA-Gin
DATA2+
DATA2 SHIELD
DATA2-
2
3 HDMI1_RX2N
HDMI1_RX1P
HDMI1-RX2N
HDMI1-RX1P
HDMI1-RX2P
HDMI1-RX2N
HDMI1 HDMI1/5V
17
GND
CLK SHIELD
3
AV3 28 12 HDMI1_CLKN HDMI1-CLKN Q700
GND CLK- HDMI1-CLKN
D R503 R500 R501 Close to Mstar IC 20 13 CEC 1R706 4.7K HDMI1-HPDIN D
GND1 CEC HDMI1-HPDIN
75R 75R 75R 21 14
DDC_SCL_D +5V_Standby GND2 NC HDMI1-DDC-SCL HDMI1-DDC-SCL 10K 10K R700 22R 3904
UART_RX 22 15 HDMI1-SCL
2
DDC_SDA_D GND3 SCL HDMI1-DDC-SDA HDMI1-DDC-SDA R705 22R
UART_TX 23 GND3 SDA 16 HDMI1-SDA
MUST pull high to 5VSTB 17
100R R605 R201R202 DDC/CEC GND
18
CN314
Close to Mstar IC 100R R606
VGA_VSYNC
VGA_HSYNC
DEBUG
+5V POWER
HOT PLUG 19 HDMI1-HPD
HDMI1/5V
CEC
CEC R729 200R HDMI-CEC
HDMI-CEC
1 2 AV1-IN AV1-IN R607 HDMI/180D
R608 ISP AND VGA EDID
4.7K
3 4 AV1-AuLin R529 10K AV1-Lin 10K 10K 4.7K
UART_TX UART-TX
AV1-AuRin R530 10K UART_RX UART-RX UART_TX
5 6 AV1-Rin UART_RX
AV3 CON702
VIDEO R567
75R
R531
12K
R532
12K DATA2+
DATA2 SHIELD
1
2
HDMI3_RX2P
HDMI3_RX2N
HDMI3-RX2P
HDMI3-RX2N
HDMI3-RX2P
HDMI2 HDMI3/5V
CN311 PC VIDEO
5
DATA2-
DATA1+
3
4 HDMI3_RX1P HDMI3-RX1P
HDMI3-RX2N
HDMI3-RX1P
2 HD-AuLin R509 10K PC_LIN 5 R714
DATA1 SHIELD HDMI3_RX1N HDMI3-RX1N HDMI3/5V
1 26 GND DAT1A- 6 HDMI3-RX1N
R513 10K PC_RIN 25 7 HDMI3_RX0P HDMI3-RX0P R717
GND DATA0+ HDMI3-RX0P
DATA0 SHIELD 8
4 9 HDMI3_RX0N HDMI3-RX0N 1K
DATA0- HDMI3-RX0N
3 HD-AuRin R516 R517 24 10 HDMI3_CLKP HDMI3-CLKP R715 R716 HDMI3-HPD
VIDEO OUT 12K 12K 27
GND
GND
CLK+
CLK SHIELD 11
HDMI3-CLKP
10K
3
28 12 HDMI3_CLKN HDMI3-CLKN Q702
GND CLK- HDMI3-CLKN
20 13 CEC 1R720 4.7K HDMI3-HPDIN
GND1 CEC HDMI3-HPDIN
CN313 21 14 HDMI_ARC
GND2 NC HDMI3-DDC-SCL HDMI3-DDC-SCL 10K 10K R718 22R 3904
22 15 HDMI3-SCL
2
AVOUT-V GND3 SCL HDMI3-DDC-SDA HDMI3-DDC-SDA R719 22R
1 2 23 GND3 SDA 16 HDMI3-SDA
DDC/CEC GND 17
3 4 C171 2.2uF AV-LOUT 18
AV_AUOUTL0 +5V POWER
HOT PLUG 19 HDMI3-HPD
HDMI3/5V
ARC
5 6 C172 2.2uF AV-ROUT HDMI_ARC C700 2.2uF HDMI-ARC
AV_AUOUTR0 HDMI-ARC
C HDMI/180D C
AV3 CN312
SPDIF_O R520 330R SPDIF_OUT 3
2
1 R521 100R
VIDEO OUT OP
+5V_Normal
R522
470R R523
SPDIF OUT Connector HST-0041 R657 75R/1%
20K U651
C609 3906 MDI_TP CON650
3 MDI_TP 1 TD+
3
3
5 R454 Q452 LVB0N 37 38 LVB0P
SHELL PANEL_ON/OFF 15 LVB0N O0- O0+ LVB0P 15
SHELL 6 3 PANEL_ON/OFF 1 39 GND GND 40
10K
R455
USB POWER
2
3904
10K
+5VUSB +5V_Normal
A F101 A
5V_USB1
FUSE 1A
+5VUSB +5VUSB
KTC ISO9001.ISO14001体系文件
文件名称: MSD6A608方案-T9E智能TV原理参考图
C601 C602 C603 文件编号: T4197 版本:3.0 页数: 4 of 7
C608 C607 C610
0.1uF
2.2uF
0.1uF
2.2uF
0.1uF
2.2uF 设计: JZL 审核: 批准:
发行部门: 研发处 生效日期: Tuesday, February 19, 2013
Note:电容靠近USB(端子,提供usb读写稳定性
5 4 3 2 1
5 4 3 2 1
AMP_12V
R261 1K
SHUTDOWN R251 100k
C175 C160 C63
D H :Normal RT9108&TP311 D
28
27
L :Mute U901 C167 300P R259 10R
AUDIO AMP
PVCCL
PVCCL
C133 1uF 1 SD
2 26 C270 0.22uF L5 22UH AMP-Lout+
FAULT BSPL
C265 1uF 3 25 C272 CN202
3 EARPHONE-OUTL LINP OUTPL 0.47UF AMP-Lout+ 2
C266 1uF 4 24 AMP-Lout- 1
LINN PGND C273
R? 10k/NC 23 0.47UF CON2-2.0
gain0 OUTNL
5 GAIN0
AMP_12V R255 10K 22 C271 0.22uF L11 22UH AMP-Lout-
R250 10k/NC gain1 BSNL
6 GAIN1
R266 10R R251 10k
7 C174 300P R260 10R
C106 C176 AVCC
C
C116 R254 10K 10 C166 300P R258 10R C
C115 PLIMIT
1uF
R252 NC 1uF
21 C274 0.22uF L12 22UH AMP-Rout-
C268 1uF BSNR
11 RINN
20 C276 CN201
C267 1uF OUTNR NC/10nF AMP-Rout-
3EARPHONE-OUTR 12 RINP 3
19 AMP-Rout+ 1
+5V_Standby PGND C277
18 NC/10nF CON2-2.0
2
OUTPR
R269 13 17 C275 0.22uF L23 22UH AMP-Rout+
2K/NC REG/DRC BSPR
Thermal
PVCCR
PVCCR
MUTE 14
L :Normal Mute C165 300P R257 10R
H :Mute
29
15
16
3
R264 +12V_NORMAL
SHUTDOWN 1 AMP_12V AMP_12V0805_BEAD L201
Q25 0R
3904/NC
2
470uF/16V
MUTE CONTROL
+5V_Normal
+12V_Normal
R220
D205
1N4148 H:Normal R267
L :Mute 4.7K/NC
10K
SHUTDOWN
D204
3
R221
4.7K AMP-EN 1
Q26
Q206 3904
2
20K
R263 KTC ISO9001.ISO14001体系文件
100uF/16V 3 AMP-MUTE 10K
L :Normal
H :Mute 文件名称: MSD6A608方案-T9E智能TV原理参考图
文件编号: T4197 版本:3.0 页数: 5 of 7
设计: JZL 审核: 批准:
发行部门: 研发处 生效日期: Tuesday, February 19, 2013
5 4 3 2 1
5 4 3 2 1
TS connect
+3.3V_TU
SI TUNER
VDD_1.8V_OUTPUT
C34 NC
TS_CLK RP1 22RX4 TSCLK
TS_CLK X102
TS_VLD TSVLD
8 6 4 2
7 5 3 1
TS_VLD TS_SYNC TSSYNC R842
TS_SYNC
靠近DEMO 1M
C830 C810 16.000MHz
2 4 6 8 2 4 6 8
TS_D0 RP9 22RX4 TS0
1 3 5 7 1 3 5 7
TS_D0 TS_D1 TS1 R815 0R
TS_D1 TS_D2 TS2
D TS_D2 D
TS_D3 TS3 +3.3V_TU
TS_D3 TS_D4 RP10 22RX4 TS4 0.47uF 0.1uF
TS_D4 TS_D5 TS5
TS_D5 TS_D6 TS6
25
26
27
28
29
24
23
22
21
20
19
30
31
32
33
TS_D6 TS_D7 TS7 C826 U805
TS_D7 NC/0.1uF
GND
GND
GND
GND
GND
AS
RESET_N
VDD_1p8_3
GND_XTAL
XTAL_P
XTAL_N
GND
GND
GND
GND
IF_AGC_DM R36 10K DTMB-AGC
IF_AGC_DM
Demod tuner IF AGC C33
0.1uF 1 18
C827 VDD_3p3_1 CLK_OUT
2
Closed demod 1nF
1
ASIC_1v2 RF 4.7nF 1nF 3 16 SCL-T 100R R811
LNA_INN SCL T_SCL 3
L109
4
OUT
1
0.1uF
IF_OUTN_2/GPO_1
IF_OUTP_2/GPO_2
C C
C17 C808
3v3 3v3
AGC RC Filter TP24 6
AGC_1 VDD_1p2
13 0.1uF
0.1uF
VDD_3p3_2
VDD_1p8_2
IF_OUTN_1
IF_OUTP_1
3 IF_AGC_T R812 0R IF_AGC R837 100R C809
+3.3V_Normal ASIC_3V3 2.2nF
1
C817
0R L10 Close Tuner 0.1uF
C61 C50 C49 C40 C41 C43
0R L9 C44
10
11
12
2.2uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF
0.1uF
TUNER POWER
VDD_1.8V_OUTPUT
C820 C825 C828 C829
+3.3V_Normal +3.3V_TU 0.1uF 0.1uF 0.1uF 1uF
TP20
IF-IN+
IF-IN-
R820 0R
M_SDA
M_SCL
C812 C806
demod ATBM 8859 3v3
10uF
+3.3V_TU
1
47nF
NC/4.7KNC/4.7K 100pF
DIF IN&OUT
ASIC_1v2
1
3v3
3v3
R39
IF-IN+ R826 100R VIFP DIF1
C822
B 10K 100pF B
U9
36
35
34
33
32
31
30
29
28
27
26
25
GND
GND
TESTIO23
VDD12
VDD33
VDD33
SDAS
SCLS
VDD12
SDAM
SCLM
I2CINT
ASIC_1v2 37 24
VDD12 PWM1
3v3 38 VDD33 VDD12 23 ASIC_1v2
R38 10K 39 22 R37 59K1%
TESTIO20 REF_BIAS_EXT C31 0.1uF DIF1
3v3 40 21 DIF1
VDD33 IVINN C26 0.1uF DIF2
ASIC_1v2 41 VDD12 IVINP 20 DIF2
Demod_RST 42 19
RESETN QVINN
43 DBGSEL QVINP 18
44 17 3v3
R34 C66 TEST0 ADVDD_ADC
45 16
TSCLK TEST1 CLK_REF_OUT
46 TSBCLK VDD_OSC 15 ASIC_3V3
10K 2.2uF TSVLD 47 14
TSSYNC TSBVLD REFCLKI1
48 TSBSYNC REFCLKI0 13
49
3v3 GND
VDD33
VDD12
VDD12
PWM0
TSB7
TSB6
TSB5
TSB4
TSB3
TSB2
TSB1
TSB0
R35 1M
X103
1
2
3
4
5
6
7
8
9
10
DTMB-AGC 11
12
TS5
TS4
TS3
TS2
TS1
TS0
10pF
10pF KTC ISO9001.ISO14001体系文件
文件名称: MSD6A608方案-T9E智能TV原理参考图
ASIC_1v2
ASIC_1v2
3v3