7.Thiết kế mạch so sánh 2 nhị phân số 1 bít.

Xét hai số nhị phân 1 bit a và b.

Có các trường hợp sau đây:
+ a = 0, b = 0 -> a = b.
+ a = 1, b = 1 -> a = b.
+ a = 0, b = 1 -> a < b.
+ a = 1, b = 0 -> a > b.
Mạch so sánh 1 bit có 2 ngõ vào và 3 ngõ ra.
y1 (a < b), y2 (a=b) và y3 (a > b).
Sơ đồ khối mạch so sánh :

Hình 1 sơ đồ khối
  Từ bảng trạng thái ta có phương trình logic :
Y1=ā .b
Y2=ā ƃ + ab=a ⊕´ b
Y3=aƃ

Library IEEE;
Use IEEE.STD_LOGIC_1164.ALL;
Use IEEE.STD_LOGIC_ARITH.ALL;
Use IEEE.STD_USIGNED.ALL;
-----------
Entity sosanh_1bit is
Port(A,B : in bit;
Y1,Y2,Y3 :out bit);
End entity sosanh_1bit;
8. Thiết kế mux 4-1
Mạch có đường điều khiển sel nên chúng tạo ra 4 trạng thái logic. Mỗi
một trạng thái sẽ cho phép 1 đường vào nào đó qua để truyền tới đường
ra F. Như vậy tổng quát nếu có 2n đường vào song song thì phải cần n
đường điều khiển chọn
Sơ đồ khối :

Bảng trạng thái

Ngõ vào chọn Dữ liệu ra ở F
S1 S0
0 0 F0
0 1 F1
1 0 F2
1 1 F3
Từ bảng trạng thái ta có phương trình logic của mạch là
F= S 1 . S 0 .F0 + S 1 .S0.F1+S1. S 0.F2+S1.S0.F3
Library IEEE;
Use IEEE.STD_LOGIC_1164.ALL;
Use IEEE.STD_LOGIC_ARITH.ALL;
Use IEEE.STD_USIGNED.ALL;
-----------
Entity mux_4to1 is
Port( A ,B ,C,D: in bit;
Sel : in bit_vecter(1 downto 0);
F :out bit);
End entity mux_4to1;