Bolum (FET AC Analiz)

ANALOG
ELEKTRONİK
BÖLÜM 8 ( FET YÜKSELTEÇLER &
AC ANALİZ)
GİRİŞ
FET'ler şunları sağlar:

• Mükemmel voltaj kazancı
• Yüksek giriş empedansı
• Düşük güç tüketimi
• İyi frekans aralığı
Daha önce işlenen konularda FET’lerin DC ön gerilimleme durumu incelendi. Bir

FET’in yükselteç olarak kullanılması durumu aygıtın AC analizini gerektirir ki bu da
FET’in küçük sinyal ac modelinin elde edilmesini zorunlu kılar
ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 2

JFET KÜÇÜK SİNYAL MODELİ
"Geçiş iletkenliği gm"

VGS'deki bir değişime karşılık gelen ID deki değişim ilişkisine «transkondüktans» yani
geçiş iletkenliği denir. Ve "gm" geçiş iletkenliği çarpanı kullanılarak belirlenir.
hatırlanırsa
Olacak şekilde yazılabilir

gm'nin Grafiksel Tayini

Şimdi, Şekildeki transfer özelliklerini incelersek, gm'nin aslında Q çalışma
noktasındaki özelliklerin eğimi olduğunu görüyoruz. Yani,

gm'nin matematiksel tanımı

Bir fonksiyonun bir noktadaki türevi, o noktada fonksiyon eğrisine çizilen teğetin
eğimine eşittir.
Dolayısıyla shockley denklemini kullanarak ID’nin VGS’ye göre türevini alırsak.

gm'nin matematiksel tanımı

VGS’nin sıfır olması durumunda emiğin maksimum olacağını biliyoruz. Yerine
konulursa
Denkleme eklenen "0" alt indisi bize VGS = 0 V

olduğundaki gm'nin değeri olduğunu hatırlatır.

gm
Belirtim sayfalarında, gm genellikle gfs veya yfs olarak verilir.
burada
• y, gm’nin bir admitans eşdeğer devresinin bir parçası olduğunu gösterir.
• f, ileri geçiş iletkenliğini gösterir ve
• s, kaynak terminale bağlı olduğunu belirtir.
Denklem

gm'nin VGS’ye karşı çizimi
eşitliğindeki
Terimi 0 dışında her VGS değeri için 1’den küçük

olduğundan gm’nin büyüklüğü, VGS Vp’ye
yaklaştıkça azalır ve VGS/VP aranı büyüklükçe
artar.

ID’nin gm’ye etkisi

Shockley denkleminde yapılacak bi düzenleme ile
Birkaç özel durum için çizersek

ID’nin gm’ye etkisi
Belirlediğimiz durumlar için

gm’nin ID’ye karşı çizimi

FET EMPEDANSI
Giriş empedansı: JFET için 109 , MOSFET ve MESFET için 1012 ve 1015 ohm
civarındadır.
Çıkış empedansı: JFET için
yos = FET belirtim

sayfalarındaki admitans
parametresidir.

JFET AC EŞDEĞER DEVRESİ
IG = 0 olduğunu hala hatırlıyoruz

• O halde devrenin giriş tarafında
Gate’ terminali ile Source terminali
arasında bir açık devre durumu
söz konusudur.
• Drain – Source tarafında ise bir gm
çarpanı ile VGS’nin kaynak modeli
oluşturulması gerekir.
• Buna ek olarak bir de rd çıkış
empedansına ihtiyacımız var

ORTAK SOURCE (CS) SABİT ÖN GERİLİMLEME DEVRESİ
• Giriş Gate ve çıkış Drain terminalleri

üzerindedir.
• Giriş ve çıkış arasında 180° faz kayması
vardır

ORTAK SOURCE (CS) SABİT ÖN GERİLİMLEME DEVRESİ
Giriş empedansı:
Çıkış empedansı: (Vi=0 durumu için)
Gerilim kazancı:

ORTAK SOURCE (CS) KENDİNDEN ÖN GERİLİMLİ DEVRE
Bu ortak source’lu bir amplifikatör

yapılandırmasıdır, bu nedenle giriş
gate ve çıkış drain terminali
üzerindedir.
Giriş ve çıkış arasında 180 ° faz
kayması vardır.

ORTAK SOURCE (CS) KENDİNDEN ÖN GERİLİMLİ DEVRE
Giriş empedansı:
Gerilim kazancı:

ORTAK SOURCE (CS) KENDİNDEN ÖN GERİLİMLİ DEVRE (RS DİRENÇLİ)
rd sonsuz olursa:
Giriş empedansı:
uygulanan koşullar için bağımlı akım

kaynağı gmVgs = 0 A

rd sonsuz olursa:
uygulanan koşullar için bağımlı akım

kaynağı gmVgs = 0 A
𝑉𝑜 = −𝑔𝑚 𝑉𝑔𝑠
𝑉𝑖 = 𝑉𝑔𝑠 + 𝑉𝑅𝑆 = 𝑉𝑔𝑠 + 𝑔𝑚 𝑉𝑔𝑠 𝑅𝑠 = 𝑉𝑔𝑠 (1 + 𝑔𝑚 𝑅𝑠 )

rd sonsuz olmazsa:
Giriş empedansında bir değişiklik yok
Çıkış empedansı:

rd sonsuz olmazsa:

rd sonsuz olmazsa:

rd sonsuz olmazsa:
Gerilim kazancı:

rd sonsuz olmazsa:
Gerilim kazancı:

ORTAK SOURCE (CS) GERİLİM - BÖLÜCÜ DEVRE
Bu ortak Source bir amplifikatör

yapılandırmasıdır, bu nedenle giriş
Gate’te ve çıkış Drain’dedir.

ORTAK SOURCE (CS) GERİLİM - BÖLÜCÜ DEVRE
Giriş empedansı:
Gerilim kazancı:

ORTAK GATE’Lİ YAPI
Şekilde bir ortak gate’li yapı devresi verilmiştir.

• Giriş Source, çıkış Drain terminali
üzerindedir.
• Giriş ve çıkış arasında faz kayması yoktur.

Giriş empedansı: önce Zi’ empedansını bulalım.

Giriş empedansı: önce Zi’ empedansını bulalım.

Çıkış empedansı: (Vi = 0V için)

Gerilim kazancı:

SOURCE İZLEYİCİ (ORTAK DRAİN) DEVRE
Bir ortak source amplifikatörü

konfigürasyonunda, giriş gate üzerindedir,
fakat çıkış source terminalinden
gelmektedir.
Giriş ve çıkış arasında faz kayması yoktur.

Giriş empedansı:
Çıkış empedansı: (Vi = 0V)

Çıkış empedansı: (Vi = 0V)

Gerilim kazancı:

AZALTIM TİP (D-TİPİ) MOSFET AC EŞDEĞERİ
Shockley denkleminin D-Tip MOSFET’lerde geçerli olması gm için aynı denklemin

kullanılmasına imkan sağlar.
D-tip MOSFET’lerde kullanılan eşdeğer JFET’lerde kullanılan eşdeğerin aynısıdır.

ARTTIRIM TİP (E-TİPİ) MOSFET AC EŞDEĞERİ
gm ve rd, FET için teknik özelliklerin verildiği belirtim sayfalarında bulunabilir.
Çıkış akımı ID ile VGS gerilimi

arasındaki ilişkinin belirtilen
denklemle verildiğini
hatırlayalım ve gm hala
İle tanımlandığından
Transfer denkleminin türevi

alınarak gm’yi bir çalışma
noktası olarak belirlenebilir.

ARTTIRIM TİP (E-TİPİ) MOSFET AC EŞDEĞERİ
Transfer denkleminin türevi alınınca
• k sabitinin, teknik özellik sayfasında belirtilen tipik bir çalışma noktasından belirlenebileceğini
hatırlayın.
• Diğer her bakımdan, ac analizi, JFET'ler veya D-MOSFET'ler için kullanılanlarla aynıdır.
• Bununla birlikte, bir E-MOSFET'in özelliklerinin ön gerilimleme yapılarının bir şekilde sınırlı
olacağına dikkat edin.

ORTAK SOURCE, DRAİN GERİ BESLEME YAPISI
• Giriş ve çıkış arasında 180° faz kayması vardır.

• DC hesaplamalarda IG = 0mA olduğundan VRG = 0V olur
ve RG (devrede RF kullanılmış ) kısa devre eşdeğeriyle
değiştirilir. (bu kısım hatırlanıyordur.)
• Ancak bu direnç Vo ile Vi arasında oldukça büyük bir
empedans sağlar. Aksi halde giriş ve çıkış terminalleri
doğrudan birbirine bağlanır ve Vi=Vo olurdu.

Giriş empedansı:

Çıkış empedansı: (Vi = 0, VGS = 0 ve gmVGS = 0 )
Normalde, RF, rd//RD'den çok

daha büyüktür.
yazılabilir
ise

Gerilim kazancı:
ve

Gerilim kazancı:

GERİLİM BÖLÜCÜ E-MOSFET YAPI
Giriş gate ve çıkış drain terminali üzerindedir.

Giriş ve çıkış arasında 180° faz kayması vardır.

GERİLİM BÖLÜCÜ E-MOSFET YAPI
Giriş empedansı:
Çıkış empedansı: Gerilim kazancı:

ÖZET TABLO EKLENECEK

KAYNAK RSİG VE YÜK RL DİRENÇLERİNİN ETKİSİ
• BJT için geliştirilen iki kapılı sistem

FET’ler için de geçerlidir. Bunun nedeni
ilgilenilen niceliklerin sistem bileşeni
değil giriş ve çıkış terminallerinde
tanımlanmış olmasıdır.
• Bir yükseltecin kazancı yüksüz
durumda en yüksektir
• Yüklü durumdaki kazanç yüksüz
duruma göre her zaman daha azdır.
Gate ile kanal arasındaki yüksek empedanstan
• Kaynak empedansının varlığındaki dolayı giriş empedansının yük direncinden ve
kazanç diğer yüklü ve yüksüz duruma çıkış empedansının da kaynak direncinden
etkilenmediği kabul edilir
göre daha düşüktür.

Şekildeki devre için iki kapılı yaklaşımla
Giriş empedansı Zi: Çıkış empedansı Zo:

Kaynak direnci RS varken

gerilim kazancı AVS

Yük direnci RL varken gerilim

kazancı AVL

ARTARDA BAĞLI YAPILAR
Toplam kazanç, tüm katların bir sonraki katın yükleme etkileri de katılarak bulunan
kazançların çarpımı ile verilir.

RS VE RL ETKİLERİ TABLOSU EKLE

UYGULAMA ÖRNEĞİ (FAZ KAYDIRICI DERELER)
Bir JFET’in drain – source direncinin gerilimi ile kontrol edilme özelliğinden
faydalanarak bir sinyali faz açısını kontrol edebilirsiniz.
10 kHz’lik bir sinyal a devresine uygulansın

VGS = -3 V
RDS = 2 kΩ
C = 0.01µF

Verilen değerle ile hesaplama yapılırsa



Bolum (FET AC Analiz)

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Bolum (FET AC Analiz)

Uploaded by

Copyright:

Available Formats

ANALOG

FET'ler şunları sağlar:

Daha önce işlenen konularda FET’lerin DC ön gerilimleme durumu incelendi. Bir

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 2

"Geçiş iletkenliği gm"

Olacak şekilde yazılabilir

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 3

gm'nin Grafiksel Tayini

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 4

gm'nin matematiksel tanımı

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 5

gm'nin matematiksel tanımı

Denkleme eklenen "0" alt indisi bize VGS = 0 V

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 6

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 7

gm'nin VGS’ye karşı çizimi

Terimi 0 dışında her VGS değeri için 1’den küçük

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 8

ID’nin gm’ye etkisi

Birkaç özel durum için çizersek

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 9

ID’nin gm’ye etkisi

Belirlediğimiz durumlar için

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 10

Çıkış empedansı: JFET için

yos = FET belirtim

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 11

IG = 0 olduğunu hala hatırlıyoruz

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 12

• Giriş Gate ve çıkış Drain terminalleri

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 13

Çıkış empedansı: (Vi=0 durumu için)

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 14

Bu ortak source’lu bir amplifikatör

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 15

Çıkış empedansı: (Vi=0 durumu için)

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 16

Çıkış empedansı: (Vi=0 durumu için)

uygulanan koşullar için bağımlı akım

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 17

uygulanan koşullar için bağımlı akım

𝑉𝑖 = 𝑉𝑔𝑠 + 𝑉𝑅𝑆 = 𝑉𝑔𝑠 + 𝑔𝑚 𝑉𝑔𝑠 𝑅𝑠 = 𝑉𝑔𝑠 (1 + 𝑔𝑚 𝑅𝑠 )

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 18

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 19

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 20

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 21

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 22

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 23

Bu ortak Source bir amplifikatör

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 24

Çıkış empedansı: (Vi=0 durumu için)

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 25

Şekilde bir ortak gate’li yapı devresi verilmiştir.

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 26

Giriş empedansı: önce Zi’ empedansını bulalım.

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 27

Giriş empedansı: önce Zi’ empedansını bulalım.

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 28

Çıkış empedansı: (Vi = 0V için)

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 29

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 30

Bir ortak source amplifikatörü

ANALOG ELEKTRONİK- ÖMER ÇOBAN & TEVHİT KARACALI 5.10.2020 31