Logička kola u CMOS

tehnologiji
Katedra za elektroniku
CMOS invertor
• Osnovna ideja CMOS tehnologije zasniva se na naponskoj logici u
kojoj NMOS tranzistori imaju ulogu prekidača sa radnim kontaktom, a
PMOS tranzistori imaju ulogu prekidača sa mirnim kontaktom. NMOS
tranzistori formiraju pull-down mrežu, dok PMOS tranzistori formiraju
dualnu pull-up mrežu, pri čemu je logika uvek invertujuća.
• Osnovno kolo CMOS tehnologije je invertor, koji čine dva redno vezana
komplementarna MOS tranzistora (PMOS i NMOS).
• Princip rada: kada je na ulazu visok napon, provodan je NMOS
tranzistor koji kratko spaja izlaz na masu, a istovremeno je PMOS
zakočen, pa je stoga na izalzu nizak napon. U suprotnom, kada je ulaz
nizak, NMOS je zakočen, a PMOS je provodan i spaja izlaz na napon
napajanja, što je visok logički nivo.
Prenosna karakteristika CMOS invertora
• Cilj je izraziti izlazni napon u funkciji ulaznog napona, odnosno
𝑉𝑜𝑢𝑡 = 𝑓(𝑉𝑖𝑛 ).
• Parametri kola su: 𝑉𝐶𝐶 = 5𝑉, 𝐵1 = 𝐵2 , 𝑉𝑇𝐻1 = 𝑉𝑇𝐻2 = 2𝑉.

za NMOS tranzistor M 1 :
vGS1  vin
vDS1  vout
za PMOS tranzistor M 2 :
vSG 2  VCC  vin  5  vin
vSD 2  VCC  vout  5  vout
Režimi rada tranzistora u CMOS invertoru(1)

• Za 𝑣𝐺𝑆1 < 𝑉𝑇𝐻 , M1 je zakočen • Za 𝑣𝑆𝐺2 < |𝑉𝑇𝐻 |, M2 je zakočen

𝑀1 𝑗𝑒 𝑧𝑎𝑘𝑜č𝑒𝑛 𝑧𝑎 𝑣𝑖𝑛 < 2𝑉 𝑣𝑆𝐺2 = 5𝑉 − 𝑣𝑖𝑛 ) ⇒

𝑣𝐺𝑆1 = 𝑣𝑖𝑛 ⇒
𝑀1 𝑗𝑒 𝑝𝑟𝑜𝑣𝑜𝑑𝑎𝑛 𝑧𝑎 𝑣𝑖𝑛 ≥ 2𝑉 𝑀2 𝑗𝑒 𝑧𝑎𝑘𝑜č𝑒𝑛 𝑧𝑎 𝑣𝑖𝑛 > 3𝑉
⇒
𝑀2 𝑗𝑒 𝑝𝑟𝑜𝑣𝑜𝑑𝑎𝑛 𝑧𝑎 𝑣𝑖𝑛 ≤ 3𝑉
• Za 𝑣𝐺𝑆1 ≥ 𝑉𝑇𝐻 𝑖 𝑣𝐷𝑆1 > 𝑣𝐺𝑆1 − 𝑉𝑇𝐻 , M1 vodi u
oblasti zasićenja • Za 𝑣𝑆𝐺2 ≥ |𝑉𝑇𝐻 | 𝑖 𝑣𝑆𝐷2 > 𝑣𝑆𝐺2 − |𝑉𝑇𝐻 |, M2 vodi u
oblasti zasićenja
𝑖𝐷 = 𝐵 ∙ 𝑣𝐺𝑆1 − 𝑉𝑇𝐻 2 =
= 𝐵 ∙ 𝑣𝑖𝑛 − 2𝑉 2 𝑖𝐷 = 𝐵 ∙ (𝑣𝑆𝐺2 − |𝑉𝑇𝐻 |)2
= 𝐵 ∙ 3𝑉 − 𝑣𝑖𝑛 2

• Za 𝑣𝐺𝑆1 ≥ 𝑉𝑇𝐻 𝑖 𝑣𝐷𝑆1 < 𝑣𝐺𝑆1 − 𝑉𝑇𝐻 , M1 vodi u • Za 𝑣𝑆𝐺2 ≥ |𝑉𝑇𝐻 | 𝑖 𝑣𝑆𝐷2 < 𝑣𝑆𝐺2 − |𝑉𝑇𝐻 |, M2 vodi u
omskom režimu omskom režimu

𝑣𝐷𝑆1 = 𝑣𝑜𝑢𝑡 ⇒ 𝑣𝑆𝐷2 = 5𝑉 − 𝑣𝑜𝑢𝑡 ⇒

𝑀1 𝑗𝑒 𝑢 𝑧𝑎𝑠𝑖ć𝑒𝑛𝑗𝑢 𝑧𝑎 𝑣𝑜𝑢𝑡 > 𝑣𝑖𝑛 − 2𝑉 𝑀2 𝑗𝑒 𝑢 𝑧𝑎𝑠𝑖ć𝑒𝑛𝑗𝑢 𝑧𝑎 𝑣𝑜𝑢𝑡 < 𝑣𝑖𝑛 + 2𝑉
⇒ ⇒
𝑀1 𝑗𝑒 𝑢 𝑜𝑚𝑠𝑘𝑜𝑚 𝑟𝑒ž𝑖𝑚𝑢 𝑧𝑎 𝑣𝑜𝑢𝑡 < 𝑣𝑖𝑛 − 2𝑉 𝑀2𝑗𝑒 𝑢 𝑜𝑚𝑠𝑘𝑜𝑚 𝑟𝑒ž𝑖𝑚𝑢 𝑧𝑎 𝑣𝑜𝑢𝑡 > 𝑣𝑖𝑛 + 2𝑉
2 2
𝑖𝐷 = 𝐵 ∙ (2 ∙ 𝑣𝐺𝑆1 − 𝑉𝑇𝐻 ∙ 𝑣𝐷𝑆1 − 𝑣𝐷𝑆1 ) = 𝑖𝐷 = 𝐵 ∙ (2 ∙ 𝑣𝑆𝐺2 − |𝑉𝑇𝐻 | ∙ 𝑣𝑆𝐷2 − 𝑣𝑆𝐷2 ) =
2
= 𝐵 ∙ 2 ∙ (𝑣𝑖𝑛 − 2𝑉 ∙ 𝑣𝑜𝑢𝑡 − 𝑣𝑜𝑢𝑡 ) = 𝐵 ∙ 2 ∙ (3𝑉 − 𝑣𝑖𝑛 ∙ (5𝑉 − 𝑣𝑜𝑢𝑡 ) − (5𝑉 − 𝑣𝑜𝑢𝑡 )2 )
Režimi rada tranzistora u CMOS invertoru(2)
Prenosna karakteristika CMOS invertora
I. vi < 2 ⇒ M1 je u zakočenju, M2 je u omskom režimu
𝑖𝐷 = 0, 𝑣𝑜𝑢𝑡 = 5𝑉
II. 𝑀1 𝑗𝑒 𝑢 𝑧𝑎𝑠𝑖ć𝑒𝑛𝑗𝑢, 𝑀2 𝑗𝑒 𝑢 𝑜𝑚𝑠𝑘𝑜𝑚 𝑟𝑒ž𝑖𝑚𝑢
𝑖𝐷1 = 𝑖𝐷2 ⇒ 𝐵 ∙ 𝑣𝑖𝑛 − 2 2 = 𝐵 ∙ 2 ∙ 3 − 𝑣𝑖𝑛 ∙ 5 − 𝑣𝑜𝑢𝑡 − 5 − 𝑣𝑜𝑢𝑡 2

𝑣𝑜𝑢𝑡 2 − 𝑣𝑜𝑢𝑡 ∙ 2𝑣𝑖𝑛 + 4 + 𝑣𝑖𝑛 2 + 6𝑣𝑖𝑛 − 1 = 0

𝑣𝑜𝑢𝑡 = 𝑣𝑖𝑛 + 2 ± 5 − 2𝑣𝑖𝑛
𝑣𝑜𝑢𝑡 > 𝑣𝑖𝑛 + 2 ⇒ 𝑣𝑜𝑢𝑡 = 𝑣𝑖𝑛 + 2 + 5 − 2𝑣𝑖𝑛
Granice intervala: tačka A 2𝑉, 5𝑉 , 𝑡𝑎č𝑘𝑎 𝐵 2.5𝑉, 4.5𝑉
III. 𝑂𝑏𝑎 𝑡𝑟𝑎𝑛𝑧𝑖𝑠𝑡𝑜𝑟𝑎 𝑠𝑢 𝑢 𝑧𝑎𝑠𝑖ć𝑒𝑛𝑗𝑢
𝑖𝐷1 = 𝑖𝐷2 ⇒ 𝐵 ∙ 𝑣𝑖𝑛 − 2 2 = 𝐵 ∙ 3 − 𝑣𝑖𝑛 2 ⇒ 𝑣𝑖𝑛 = 2.5𝑉
Granice intervala: tačka 𝐵 2.5𝑉, 4.5𝑉 , 𝑡𝑎č𝑘𝑎 𝐶 2.5𝑉, 0.5𝑉
IV. 𝑀1 𝑗𝑒 𝑢 𝑜𝑚𝑠𝑘𝑜𝑚 𝑟𝑒ž𝑖𝑚𝑢, 𝑀2 𝑗𝑒 𝑢 𝑧𝑎𝑠𝑖ć𝑒𝑛𝑗𝑢
𝑖𝐷1 = 𝑖𝐷2 ⇒ 𝐵 ∙ 2 ∙ 𝑣𝑖𝑛 − 2 ∙ 𝑣𝑜𝑢𝑡 − 𝑣𝑜𝑢𝑡 2 = 𝐵 ∙ (3 − 𝑣𝑖𝑛 )2
𝑣𝑜𝑢𝑡 2 − 𝑣𝑜𝑢𝑡 ∙ 2𝑣𝑖𝑛 − 4 + 𝑣𝑖𝑛 2 − 6𝑣𝑖𝑛 + 9 = 0
𝑣𝑜𝑢𝑡 = 𝑣𝑖𝑛 − 2 ± 2𝑣𝑖𝑛 − 5
𝑣𝑜𝑢𝑡 < 𝑣𝑖𝑛 − 2 ⇒ 𝑣𝑜𝑢𝑡 = 𝑣𝑖𝑛 − 2 − 2𝑣𝑖𝑛 − 5
Granice intervala: tačka 𝐶 2.5𝑉, 0.5𝑉 , 𝑡𝑎č𝑘𝑎 𝐷 3𝑉, 0𝑉
V. vi > 3 ⇒ M1 je u omskom režimu, M2 je u zakočenju
𝑖𝐷 = 0, 𝑣𝑜𝑢𝑡 = 0𝑉
CMOS NI-kolo

Električna šema dvoulaznog CMOS NI-kola

Režimi rada tranzistora

CMOS NILI-kolo

Električna šema dvoulaznog CMOS NILI-kola

Režimi rada tranzistora

CMOS kola sa trostatičkim izlazima
• Trostatički izlazi mogu se implementirati na svim CMOS logičkim
kolima. Posebno je od interesa trostatički bafer, CMOS kolo koje na
izlazu y daje ulazni signal x ako je signal dozvole d na logičkoj 1, a
visoku impendansu ako je signal dozvole d na logičkoj 0.

• Tipična primena trostatičkih kola je u slučajevima kada je potreno

istovremeno vezati izlaze više različitih kola na zajedničku liniju
(magistralu).
• Upravljačka logika mora biti realizovana na takav način da u svakom
trenutku signal dozvole sme biti aktivan kod tačno jednog kola koje je
spojeno na magistralu, dok izlazi svih ostalih kola na istoj magistrali
moraju biti u stanju visoke impedanse. Ovim se predupređuje pojava
konflikta na magistrali, kada dva različita kola pokušavaju istovremeno
da forsiraju različita logička stanja, što može rezultovati fizičkim
oštećenjem, ili čak uništenjem tranzistora.
Struktura trostatičkog CMOS invertora

Električna šema Šematski simbol

Režimi rada tranzistora