TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.

HCM
KHOA CHẤT LƯỢNG CAO

MÔN HỌC: THỰC TẬP THIẾT KẾ MẠCH TÍCH HỢP
VLSI

BÁO CÁO MÔN HỌC

MÔ PHỎNG CỔNG OR BẰNG CADENCE

GVHD: Lê Minh Thành

SVTH:
Đỗ Thanh Hoàng Vỹ 19161199

Thành phố Hồ Chí Minh, 6 tháng 3 năm 2022

 CMOS
1. Giới thiệu về Cmos
CMOS, viết tắt của "Complementary Metal-Oxide-
Semiconductor" là thuật ngữ chỉ một loại công nghệ dùng
để chế tạo mạch tích hợp. Công nghệ CMOS được dùng
để chế tạo vi xử lý, vi điều khiển, RAM tĩnh và các cổng
logic khác. Công nghệ CMOS cũng được dùng rất nhiều
trong các mạch tương tự như cảm biến ảnh, chuyển đổi
kiểu dữ liệu, và các vi mạch thu phát có mật độ tích hợp
cao trong lĩnh vực thông tin.
Trong tên gọi của vi mạch này, "complementary" (bù),
để nói về việc thiết kế các hàm lôgíc trong các vi mạch
CMOS sử dụng cả hai loại transistor PMOS và NMOS và
tại mỗi thời điểm chỉ có một loại transistor nằm ở trạng
thái đóng (ON).
1.1 NMos
Logic nMOS sử dụng các transistor MOSFET (Metal-
Oxide-Semiconductor Field Effect Transistors) để xây
dựng các cổng logic và các mạch số. Transistor nMOS có
ba chế độ hoạt động: cut-off, triode, saturation.
 NMOS
Các transistor MOSFET loại n này được gọi là "mạng
pull-down" giữa lối ra và đường điện áp thấp (tiếp đất).
Điều này có nghĩa là khi transistor hoạt động thì lối ra
được nối trực tiếp với đường điện áp thấp (thông thường
là 0 vôn) và khi đó xuất hiện một dòng điện giữa đường
điện áp thấp và lối ra. Một điện trở được nối giữa lối ra và
đường điện áp cao (thông thường là điện áp nguồn nuôi).
Thường chúng ta sẽ sắp xếp vào mạch nguyên lý
theo hình thức sau khi A và B AND lại với nhau thì các
nMos này sẽ được nối tiếp lại với ngược lại khi OR thì sẽ
được nối song song với nhau.
1.2 PMos
Logic bán dẫn kim loại-oxit loại p, viết tắt theo tiếng
Anh là PMOS hay pMOS, là loại mạch kỹ thuật số được
xây dựng bằng MOSFET (transistor hiệu ứng trường kim
loại-oxit-bán dẫn) với kênh dẫn loại p, và cống được in
trên bán dẫn loại n. Khi được kích hoạt, bằng cách giảm
điện áp trên cổng, mạch kết quả cho phép dẫn các lỗ
trống điện tử giữa cực nguồn và cực cống, làm cho mạch
"thông". Tương tự như nMos transistor pMOS có ba chế
độ hoạt động: cut-off, triode, saturation.

PMos
Ngược lại với cổng nMos thì pMos sẽ được kết nối
khi cho các ngõ vào A và B AND bằng cách song song và
ngược lại thì khi OR sẽ được nối nối tiếp lại với nhau.
2. Đặc tuyến I-V của NMos và PMos
2.1 Các chế độ của NMos
Transistor nMOS có ba chế độ hoạt động: cut-off,
triode, saturation.
+ Đầu tiên về cut-off hay còn hiểu là ngắt để chế độ
này xảy ra chỉ khi Ids = 0
 + Tiếp đến là triode cũng thể gọi là linear hay tuyến
tính chỉ xảy ra khi 0 < Vds < Vgs – Vt
+ Cuối cùng là saturation hay là bão hòa khi Vgd < Vt
2.1.1 Sử dụng Cadence để mô phỏng các
đường đặc tuyến I-V

Ở đây chúng ta thiết lập 2 nguồn một là nguồn Vgs và

nguồn còn lại là Vds ngoài ra chúng ta sẽ chỉnh điện áp là
3.3v
 Id vs Vgs
Đây là hình ảnh dạng sóng của Vgs lúc này Vgs đang
ở mức thấp còn Vds là mức cao
 Chúng ta sẽ đo được khoảng ước chừng được giá trị
của Vt threshold hay còn là ngưỡng để biết được khi nào
chuyển sang chế độ khác. Khoảng 330mV

Id vs Vds
 Đặc tuyến I-V

Nói một cách dễ hiểu nhất đó chính là các đường Id

vs Vgs và Id vs Vds là để chúng ta xác định các chế độ
 Các vùng nằm bên tay trái của mark A chúng ta sẽ
biết được nó chính là vùng triode linear và vùng bên phải
sẽ là saturation hay còn gọi là bão hòa và cuối cùng là
vùng tận cùng bên phải xuất hiện do là bị ảnh hưởng nhỏ
của các kênh khác. Khi Vgs càng thay đổi giá trị thì Ids
cũng sẽ thay đổi tỉ lệ thuận theo.
2.2 Các chế độ của PMos
2.2.1 Sử dụng Cadence để mô phỏng các
đường đặc tuyến I-V
 Cách kết nối không khác gì so với NMos vẫn thiết lập
điện áp ở Vgs và Vds là 3.3v

Id vs Vgs

PMos cho ra được dạng bị ngược lại so với NMos ở

trên và Vgs sẽ ở mức thấp và Vds sẽ là modest.
Đây là mức Vt threshold khoảng 2.9v

Id vs Vds
Đặc tuyến I-V
Cổng OR
1. Cổng OR
Cổng OR dùng thực hiện hàm OR của 2 hay nhiều
biến. Cổng OR có số ngõ vào tuỳ thuộc vào số biến và có
một ngõ ra. Ngõ ra cổng là hàm OR của các biến ngõ vào.

Ngõ ra cổng OR chỉ ở mức thấp khi tất cả các ngõ

vào xuống thấp. Khi có một ngõ vào bằng 1, ngõ ra bằng
1 bất chấp các ngõ vào còn lại.
Q=A+B
 Về sơ đồ nguyên lý để mình kết nối các NMos và
PMos nhằm cho việc mô phỏng ở cadence

Sơ đồ nguyên lý
 2. Mô phỏng bằng Cadence OR gate

Sơ đồ nguyên lý

Sau khi đã vẽ xong sơ đồ nguyên lý chúng ta sẽ đóng

gói cho nó và gắn các nguồn vào các chân.
 Cấp nguồn

Thiết lập các biến môi trường và các giá trị nguồn

Cuối cùng chạy thu về được dạng sóng

 Ta thấy được các trường hợp đều đúng với bảng
trạng thái chỉ khi A và B đều bằng ‘0’ thì Y ngõ ra sẽ bằng
‘1’.
 Sau khi có dạng sóng thì chúng ta sẽ tiếp tục
voiwstinhs công suất ở đây là công suất tức thời khii ta lấy
P= U(đường màu xanh lá)*I(đường màu đỏ) sẽ ra được P
tức thời (đường màu cam)

Và tính ra được công suất trung bình của nó 169nW

Về t delay, sẽ xuất hiện khi nó thay đổi dạng sóng từ
high sang low hay ngược lại là từ low sang high và
thường nằm ở khoảng giữa điện áp khi thay đổi
 Tphl

Tphl có giá trị khoảng -5ns

Tplh
 Tplh có giá trị khoảng -44ns
Do có thể em không chỉnh được chính xác ở khoảng
giữa điện áp là 500mV nên sẽ có sai số nhất định về t
delay cũng sẽ nằm trong một khoảng nhất định.
Kết luận: Sau khi tìm hiểu và mô phỏng để ta thấy rõ
hơn về các tính chất đặc tính mà cổng OR có được cũng
như là biết cách tính toán các công suất delay…