Professional Documents
Culture Documents
Bai 1,2,3 Mach Khuech Dai, Loc
Bai 1,2,3 Mach Khuech Dai, Loc
HCM
3
P 1 +
6
2 -
U A 7 4 1
4
5
R 1
R 2
U v v s
U r v s
R 3
4
5
U A 7 4 1
2 -
6
3
P 2 +
7
1
U v v s
4
5
U A 7 4 1
2 -
R 3 6
3
P 4 +
U r
7
1
R 4
U A 7 4 1
2 -
R 3 6
3 +
U r
U v
7
1
R 4
Hình 3: Sơ đồ nguyên lý của tầng khuếch đại cuối làm việc ở chế độ Mode chung
Ur
Trong trường hợp này, hệ số khuếch đại Mode chung sẽ là: K CM = ⇒ rất nhỏ so với hệ
Uv
số khuếch đại Kvs, nhỏ cỡ (-80dB) – (-100dB) (10-4 – 10-5 lần). Đặc trưng của sự khác nhau ở
hai chế độ khuếch đại vi sai và Mode chung được thể hiện bằng tỷ số nén Mode chung CMRR
(Common Mode Rejection Ratio).
K
CMRR = vs (Giá trị này bằng 10.000 ÷ 100.000 tương ứng với 80dB ÷ 100dB)
K cm
4. Nội dung thí nghiệm
Sơ đồ nguyên lý mạch khuếch đại đo
R 5
7
1
+ E P 1 3 I C 1 P 3 R 1 2 R 1 62 2 K
+
6
4 . 7 K 2 -
U A 7 4 1 2 . 2 K - E
4
5
R 1 R 3 R 1 0 V R 2
4
5
1 K - E 2 - I C 3 R 1 8 O U T
3 3 K R 7 6
C 2 1 0 0 K 1 6 K 5 K 3 +
R 9 U A 7 4 1 1 0 0 U r
5 . 6 K
7
1
+ E
C 1
2
IN
S 1
U v
1
S 3
C 3 1 2 R 1 7
V R 1 4 . 7 K
R 8 1 K 2 R 1 3 R 1 4
1 0 0 K R 1 1 S 2
1 1 K 2 . 2 K
- E 1 6 K
4
5
R 2 R 4 2 - I C 2 R 1 5
1 K R 6 6 2 2 K
1
4 . 7 K P 2 3 + S 4
U A 7 4 1 P 4
4 . 7 K
7
1
2
+ E V R 3
C 4 1 K
0 . 1
Tầng tạo cặp tín hiệu đảo pha Tầng khuếch đại vi sai Tầng khuếch đại cuối
Chú ý:
+ Chuyển mạch S1 dùng để tạo ra các chế độ làm việc khác nhau. Các chuyển mạch S2, S3,
S4 tạo ra sự lệch cân bằng của mạch khuếch đại cuối trong quá trình khảo sát sơ đồ
mạch thí nghiệm.
+ Trong hình vẽ trên có phần mạch “tầng tạo cặp tín hiệu đảo pha”. Do tín hiệu dùng từ
máy phát là tín hiệu đơn mà mạch khuếch đại vi sai cần cặp tín hiệu đảo pha tại điểm P1
và P2. Nên cần lắp thêm mạch tạo cặp tín hiệu đảo pha. Trong sơ đồ mạch thí nghiệm,
các giá trị linh kiện đã được chọn để sao cho biện độ tín hiệu tại P1 và P2 gần bằng biên
độ tín hiệu Uv . Vì vậy, khi tính toán hệ số khuếch đại của mạch có thể coi UP1m = UP2m =
UVm.?
Các bước thí nghiệm
Nối đầu ra của máy phát tín hiệu vào kênh CH1 của Oscilloscope tới đầu IN của
tầng tạo cặp tín hiệu đảo pha.
Bật công tắc nguồn xoay chiều về vị trí ON.
Bật công tắc nguồn một chiều của mạch khuếch đại đo vế vị trí ON.
Điều chỉnh tín hiệu từ máy phát tín hiệu có biên độ 50mV, tần số 1.000Hz.
Dùng que đo kênh CH2 của Oscilloscope đo tín hiệu tại các điểm P3 (Ura IC1),
P4 (Ura IC2) và Ura của toàn mạch (OUT). Khi các vị trí chuyển mạch và biến trở ở các
vị trí sau:
a. Trường hợp 1:
Khi VR1, VR2, VR3 ở vị trí min (có R nhỏ nhất) còn các vị trí chuyển mạch như
sau: (tại mỗi trường hợp của tổ hợp các vị trí chuyển mạch S1, S2, S3, S4: khảo sát và vẽ
lại dạng tín hiệu tại điểm P3, P4 và Ura trên Oscilloscope).
Lưu ý: Đo chính xác các biên độ tín hiệu tại các điểm trên
U A 7 4 1
7
1
3
I N +
6
2
U v -
4
5
+ E
O C 1 R 3
+ E
4
R 2
O C 2
3
A
4
5
2 -
2
6
I a 3 O U T
B +
U A 7 4 1 U r
I b
7
1
R a
R 1 R b
Hình 5: Sơ đồ nguyên lý tổng quát của mạch khuếch đại cách ly quang
U A 7 4 1
7
1
3
I N +
6
2 -
4
5
R 1 9 - E 1
1 0 K C 1 R 2 3
1 n F
1 K
+ E 1
R 2 4
+ E 2
4
1 0 K
3
- E 2
B
1
4
2 5
-
R 2 0 6
3 +
O U T
1 0 K U A 7 4 1
2
7
1
V R 4 R 2 1 R 2 2
5 k + E 2
1 0 K 1 0 K
- E 1 - E 2
Hình 6: Sơ đồ nguyên lý mạch khuếch đại cách ly quang
Các bước thí nghiệm
Bật công tắc nguồn xoay chiều về vị trí ON.
Bật công tắc nguồn một chiều của mạch khuếch đại cách ly quang về vị trí ON.
Đưa tín hiệu Uv có biên độ 500mV, tần số 1.000Hz từ máy phát vào đầu vào IN.
Mắc que đo CH1 của Oscilloscope vào đầu IN, kênh CH2 vào đầu OUT của
mạch.
a. Để biến trở VR4 ở vị trí min (cận trái) sau đó tăng dần biến trở về max (cận phải).
Quan sát dạng tín hiệu ra trên màn hình Oscilloscope. Vẽ dạng tín hiệu ra ứng với sự
thay đổi của biến trở VR4 tại một số vị trí.
b. Để biến trở VR4 ở vị trí gần min, tăng dần biên độ tín hiệu vào. Quan sát trên màn
hình Oscilloscope. Hãy vẽ dạng Ur, đo biên độ Uv và Ur.
Để biến trở VR4 ở vị trí gần max, tăng dần biên độ tín hiệu vào. Quan sát trên màn hình
Oscilloscope. Hãy vẽ dạng Ur, đo biên độ Uv và Ur.
5. Báo cáo thí nghiệm
Vẽ dạng tín hiệu, đo biên độ Uv và Ur trong các trường hơp a và b.
Tính hệ số khuếch đại của mạch theo thực nghiệm và so sánh với lý thuyết.
Giải thích sự méo dạng tín hiệu khi thay đổi biến trở VR4.
-
3dB
∆ fB
∆ fB
f
fC f
fC
a) Đặc tuyến lý tưởng b) Đặc tuyến thực tế
Hình 1: Đặc tuyến lý tưởng và thực tế của bộ lọc thông thấp
Trong bộ thí nghiệm, chúng ta khảo sát mạch lọc thông thấp ButterWorth 2 cực (bậc 2). Ở
đây ta bắt gặp thuật ngữ “cực”, số cực ở trong các bộ lọc được xác định bằng số lượng mạch RC
ở trong mạch lọc. Đối với bộ lọc ButterWorth, mỗi cực ứng với độ dốc của đặc tuyến là
20dB/decade.
Yêu cầu về hệ số truyền đạt của mạch lọc thông thấp bậc 2 – ButterWorth là K<1.586, tần
số cắt fc được định nghĩa là tần số mà tại đó hệ số truyền đạt của mạch lọc giảm giảm đi 2 lần
(hay -3dB).
4. Nội dung bài thí nghiệm
4.1 Sơ đồ mạch nguyên lý
Dưới đây là sơ đồ nguyên lý mạch lọc thông thấp bậc 2 (2 cực) với hai mắt lọc RC, đó là
R25-C5, R26-C4 và tần số cắt của mạch là:
1
fc =
2π R25 R26 C 4 C 5
Và hệ số truyền đạt của mạch được tính như sau: K = 1 + R28/R27
0 . 0 2
+ 1 2 V
R 2 5 R 2 6
7
3 +
6
1 0 K 1 0 K 2
I N -
O U T
- 1 2 V
4
C 4
0 . 0 1 R 2 82 . 7 K
R 2 7
1 0 K
K KdB
fV (Hz) fV (Hz)
Ur
Trong đó: K = ; KdB = 20logK
Uv
5.3 Tính hệ số truyền đạt K và tần số cắt fc theo đồ thị thực nghiệm.
5.4 So sánh đặc tuyến tần số vừa vẽ được với đặc tuyến tần số trong lý thuyết. Giải thích sự
sai số giữa lý thuyết và thực nghiệm.
-
3dB
f
fC f
fC
Trong bộ thí nghiệm, chúng ta khảo sát mạch lọc thông cao ButterWorth bậc 2, với hệ số
truyền đạt của mạch lọc K<1.586, fc là tần số cắt của mạch.
4. Nội dung bài thí nghiệm
Sơ đồ mạch nguyên lý
R30
15K
+12V
C7 C8
7
3 +
6
IN 2 -
0.01uF 0.01uF R31
OUT
2.7K
4
R29
-12V
33K
R32
10K
Trên đây là sơ đồ nguyên lý mạch lọc thông cao bậc 2 với hai mắt lọc RC, đó là R 29-C8, R30-
1
C7 và tần số cắt của mạch là: fc =
2π R29 R30 C 7 C8
Và hệ số truyền đạt của mạch được tính như sau: K = 1 + R31/R32
Các bước tiến hành thí nghiệm
Bật công tắc xoay chiều về vị trí ON
Bật công tắc nguồn một chiều về vị trí ON.
Nối máy phát tín hiệu và kênh CH1 của Oscilloscope vào đầu vào IN của mạch
(thiết lập tín hiệu vào có biên độ 1 VPP).
fV (Hz) fV (Hz)
Ur
Trong đó: K = ; KdB = 20logK
Uv
Tính hệ số truyền đạt K và tần số cắt fc theo đồ thị thực nghiệm.
So sánh đặc tuyến tần số vừa vẽ được với đặc tuyến tần số trong lý thuyết. Giải thích sự
sai số giữa lý thuyết và thực nghiệm.
-
3dB
∆ fB
∆ fB
f f
fC1 f0 fC2 fC1 f0 fC2
Mạch lọc thông dải bậc hai dùng nhiều vòng hồi tiếp, sử dụng trong thí nghiệm là loại mạch
lọc ButterWorth bậc 2 nhiều vòng hồi tiếp, dải thông ∆ fB = fC2 – fC1, fC1 : tần số cắt ở phía tần
thấp (khi K giảm đi 2 lần), fC2 : tần số cắt ở phía tần cao (khi K giảm đi 2 lần).
4. Nội dung thực hành
Sơ đồ mạch nguyên lý
C10
203uF
R35
27K
+12V
R33 C9
4
2 -
6
IN 10K 3 +
0.068m
OUT
-12V
7
R34
10K
Trên đây là sơ đồ nguyên lý mạch lọc thông dải nhiều vòng hồi tiếp.
R35
Hệ số truyền đạt của mạch được tính bởi công thức: K =
2.R33
∆f B ∆f
Nếu Q ≥ 2, ta có: f C1 ≈ f 0 − ; fC2 ≈ f0 + B
2 2
2 2
1 ∆f 1 ∆f
Nếu Q < 2: f C1 ≈ f 0 1 + − B ; f C 2 ≈ f 0 1 + + B
2Q 2 2Q 2
Các bước tiến hành thí nghiệm
Bật công tắc xoay chiều về vị trí ON
Bật công tắc nguồn một chiều về vị trí ON.
Nối máy phát tín hiệu và kênh CH1 của Oscilloscope vào đầu vào IN của mạch
(thiết lập tín hiệu vào có biên độ 1 VPP).
Mắc kênh CH2 của Oscilloscope vào đầu OUT của mạch điện.
Thay đổi tần số tín hiệu vào (fv) từ 50Hz đến 2KHz và quan sát tín hiệu ra (Ur)
trên màn hình Oscilloscope. Hãy ghi lại giá trị tần số và biên độ tín hiệu ra (Ur) trên màn
hình Oscilloscope trong dải tần từ 50Hz đến 2KHz.
Lưu ý: khảo sát kỹ vùng tần số mà biên độ tín hiệu ra thay đổi.
5. Báo cáo tí nghiệm
Tính hệ số truyền đạt K, tần số trung tâm, dải thông và tần số cắt của mạch lọc theo công
thức lý thuyết với các giá trị linh kiện cho trong mạch.
Vẽ đặc tuyến tần số của mạch lọc theo các giá trị tần số và biên độ đã đo được theo hai
dạng sau:
K KdB
fV (Hz) fV (Hz)
Ur
Trong đó: K = ; KdB = 20logK
Uv
Tính hệ số truyền đạt K và tần số cắt fC1 và fC2 theo đồ thị thực nghiệm
So sánh đặc tuyến tần số vừa vẽ được với đặc tuyến tần số trong lý thuyết. Giải thích sự
sai số giữa lý thuyết và thực nghiệm.
K K(dB)
-
3dB
∆ fB
∆ fB
f
f
fC1 f0 fC2 fC1 f0 fC2
a) Đặc tuyến lý tưởng b) Đặc tuyến thực tế
Hình : Đặc tuyến lý tưởng và thực tế của một bộ lọc triệt dải
Mạch lọc triệt dải bậc 2 dùng nhiều vòng hồi tiếp, sử dụng trong thí nghiệm là loại mạch lọc
ButterWorth bậc 2 nhiều vòng hồi tiếp, dải thông ∆ fB = fC2 – fC1, fC1 là tần số cắt ở phía tần thấp
(khi K giảm đi 2 lần), fC2 là tần số cắt ở phía tần cao (khi K giảm đi 2 lần).
4. Nội dung thí nghiệm
4.1 Sơ đồ mạch nguyên lý
C12 0.01uF
R39 100K
-12V
C11 0.01uF
4
R36 2.7K
2 -
6
IN 3 +
R38 +12V
100K
2 2
1 ∆f 1 ∆f
Nếu Q < 2, ta có: f C1 ≈ f 0 1 + − B ; f C 2 ≈ f 0 1 + + B
2Q 2 2Q 2
4.2 Các bước tiến hành thí nghiệm
Bật công tắc xoay chiều về vị trí ON
Bật công tắc nguồn một chiều về vị trí ON.
Nối máy phát tín hiệu và kênh CH1 của Oscilloscope vào đầu vào IN của mạch
(thiết lập tín hiệu vào có biên độ 1 VPP).
Mắc kênh CH2 của Oscilloscope vào đầu OUT của mạch điện.
Thay đổi tần số tín hiệu vào (fv) từ 50Hz đến 2KHz và quan sát tín hiệu ra (Ur)
trên màn hình Oscilloscope. Hãy ghi lại giá trị tần số và biên độ tín hiệu ra (Ur) trên màn
hình Oscilloscope trong dải tần từ 50Hz đến 2KHz.
Lưu ý: khảo sát kỹ vùng tần số mà biên độ tín hiệu ra thay đổi.
5. Báo cáo thí nghiệm
5.1 Tính tần số trung tâm f0, tần số cắt fC1 và fC2 của mạch lọc theo công thức lý thuyết
với các giá trị linh kiện cho trong mạch.
5.2 Vẽ đặc tuyến tần số của mạch lọc theo các giá trị tần số và biên độ đã đo được
theo hai dạng sau:
K KdB
fV (Hz) fV (Hz)
Ur
Trong đó: K = ; KdB = 20logK
Uv
5.3 Tính hệ số truyền đạt K và tần số cắt fC1 và fC2 theo đồ thị thực nghiệm.
5.4 So sánh đặc tuyến tần số vừa vẽ được với đặc tuyến tần số trong lý thuyết. Giải
thích sự sai số giữa lý thuyết và thực nghiệm.