ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN-ĐIỆN TỬ
BỘ MÔN ĐIỆN TỬ

THIẾT KẾ VI MẠCH TƯƠNG TỰ

PGS.TS. HOÀNG TRANG
TÔN THẤT BẢO PHÚC

10/9/2021 2021 Thiết kế vi mạch tương tự

 Giới thiệu

A. Giới thiệu quy trình thiết kế vi mạch tương tự

B. Hướng dẫn thực hiện thiết kế trên công cụ

Cadence Virtuoso

C.Sinh viên tự thực hiện các bài thí nghiệm thiết

kế vi mạch

10/9/2021 2021 Thiết kế vi mạch tương tự

 A.Quy trình thiết kế vi mạch tương tự
Bao gồm 11 bước, chia làm 2 giai đoạn chính: thiết kế mạch circuit (Circuit
Design) và thiết kế vật lý (Physical Design)
1. Đặc tả hệ thống
2. Thiết kế schematic
3. Trích xuất netlist
4. Kiểm chứng kết quả mô phỏng
5. Thiết kế Layout
6. Kiểm chứng vật lý
7. Trích xuất ký sinh
8. Trích xuất netlist
9. Kiểm chứng kết quả mô phỏng
10. Đặc điểm thiết kế
11. Tape-out
10/9/2021 2021 Thiết kế vi mạch tương tự
 Đặc tả hệ thống
Chức năng
Ý tưởng
Công suất Công suất tiêu thụ của mạch

Yêu cầu về Timing Chu kì xung clock

mạch
Nhiễu Tỉ số SNR?

Phương án
Công nghệ
kiểm tra

Diện tích Kích thước của mạch

Test-bench Công suất ngõ vào? Nguồn?

Những mạch tương tự được thiết kế phổ biến là: ADC, DAC, vòng khóa pha (PLL),
OpAmp,…

12/2012 5
 Mô tả Chi tiết
Đặc tả của hệ thống Loại mạch Vi mạch tương tự & hỗn hợp

Diện tích Max = 1mm2

Tìm hiểu lý thuyết, đề tài nghiên cứu liên quan Công nghệ chế tạo 65nm

Tín hiệu ngõ ra 12 bit Digital

Tín hiệu ngõ vào Analog
Chọn được sơ đồ khối phù hợp cho dự án
Tốc độ lấy mẫu 12Mbps
Công suất 1mW
Phân tích, tính toán với hệ thống đã chọn

Pipeline ADC
Tính toán thủ công

6
 Thiết kế Schematic
Phân tích, tính toán với hệ thống đã chọn

Thiết kế schematic dựa vào những phân tích,

tính toán

Xác định thông số của

những MOS từ M1 tới M10
bao gồm:
•L: CMOS length
• W: CMOS width
• KP: Transconductance (gm)
• GAMA: Body bias factor
• AS: Source area
• AD: Drain area
• CJSW: zero-bias sidewall
capacitance
• CGBO: zero-bias gate/bulk
overlap capacitance
Và giá trị điện trở, tụ điện
10/9/2021 2021 Thiết kế vi mạch tương tự
 Trích xuất netlist
M1 N001 Vinm N003 0 N_1u l=0.5u w=1.5u
M2 N002 Vinp N003 0 N_1u l=0.5u w=1u
M3 VDD N001 N001 VDD P_1u l=0.5u w=15u
M4 VDD N001 N002 VDD P_1u l=0.5u w=15u
M5 N003 N004 0 0 N_1u l=0.5u w=3u
M6 VDD N002 Vout VDD P_1u l=0.5u w=85u
M7 Vout N004 0 0 N_1u l=0.5u w=10u
M8 N004 N004 0 0 N_1u l=0.5u w=3u
Ibias VDD N004 30µ
Analog Design Cc Vout N002 3p
Environment CL 0 Vout 10p
VDD VDD 0 1V
.model NMOS NMOS
.model PMOS PMOS
.lib C:\PROGRA\lib\cmp\standard.mos
.include models1.txt
.dc Vinp 590m 600m
.backanno
.end

Người thiết kế hiểu và tính Phần mềm đọc dữ liệu và mô

toán được phỏng được

10/9/2021 2021 Thiết kế vi mạch tương tự

 Kiểm chứng kết quả mô phỏng

DC analysis

⚫ Mô tả đặc tuyến ngõ ra-

ngõ vào

⚫ Hiểu được nguyên lý

hoạt động của mạch

10/9/2021 2021 Thiết kế vi mạch tương tự

9
 Kiểm chứng kết quả mô phỏng

Transient analysis

⚫ Rising Time tr

⚫ Falling Time tf

⚫ Ton

⚫ Period T

Define the Frequency, Speed and

Period
10/9/2021 2021 Thiết kế vi mạch tương tự
10
 AC analysis

⚫ Phân tích biểu đồ Bode

⚫ Xác định pha và độ lợi của

mạch:
◆ Phase margin
◆ Amplitude margin (Av)
◆ Unity Gain Bandwidth
(Gm)

10/9/2021 2021 Thiết kế vi mạch tương tự

11
 Thiết kế Layout
Cross Section Layout P-CMOS

PMOS Symbol

Top View

Poly

p-substrate

n-deep
p- substrate

10/9/2021 2021 Thiết kế vi mạch tương tự

12
 Thiết kế Layout
Cross Section Layout N-CMOS
NMOS Symbol

Top View

Poly

n-well

p-subtrate

10/9/2021 2021 Thiết kế vi mạch tương tự

13
 Thiết kế Layout
Thiết kế Layout sẽ áp dụng quy tắc đường Eule để thực hiện. Ví dụ, áp dụng quy tắc
đường Eule để vẽ Layout cho mạch AOI22

10/9/2021 2021 Thiết kế vi mạch tương tự

 Kiểm chứng vật lý
Bước kiểm chứng DRC để đảm bảo thiết kế Layout thỏa những nguyên tắc chế tạo từ
nhà máy ứng với từng loại công nghệ chế tạo. Ví dụ đối với công nghệ 180nm,
min.width rule: 0.28µm, min.spacing: 0.23µm min.poly width: 0.18µm, min.gate to
contact spacing: 0.375µm, min.poly overlap of diffusion: 0.22µm, exact contact size:
0.22µm và min.contact overlap: 0.12µm.

10/9/2021 2021 Thiết kế vi mạch tương tự

 Kiểm chứng vật lý
Bước kiểm tra LVS để nhằm đảm bảo 2 thiết kế schematic và layout có chức năng hoạt
động giống nhau:

10/9/2021 2021 Thiết kế vi mạch tương tự

 Trích xuất ký sinh
Dùng để đánh giá ảnh hưởng của những thành phần kí sinh lên thiết kế sau quá trình vẽ
Layout, do đó chúng ta phải xác định mô hình để tính toán.

C R

R
R

Parasitic
Extraction tool C R

Netlist

10/9/2021 2021 Thiết kế vi mạch tương tự

 Kiểm chứng kết quả mô phỏng
Ví dụ về mô phỏng cổng XOR sau thiết kế Layout

Propagation delay of xor2 khoảng 0.3639ns.

10/9/2021 2021 Thiết kế vi mạch tương tự

18
 Đặc điểm thiết kế

❖ Capacitance

❖ Cell rise/fall delay

❖ Rise/Fall transition time

❖ Power

❖ Thresholds/switching points

10/9/2021 2021 Thiết kế vi mạch tương tự

 Input Capacitance
Tính dựa vào công thức:

trong đó I là dòng điện ở chân đầu vào, V là điện áp nguồn và nó bằng 1,8V đối với
công nghệ 180nm trong ví dụ này, là thời gian khi điện áp tại mỗi chân (pin) input thay
đổi (từ mức 0V lên 1.8V hoặc từ 1.8V về 0V).

10/9/2021 2021 Thiết kế vi mạch tương tự

 Input Capacitance
Tính dựa vào công thức:

trong đó I là dòng điện ở chân đầu vào, V là điện áp nguồn và nó bằng 1,8V đối với
công nghệ 180nm trong ví dụ này, là thời gian khi điện áp tại mỗi chân (pin) input thay
đổi (từ mức 0V lên 1.8V hoặc từ 1.8V về 0V).

10/9/2021 2021 Thiết kế vi mạch tương tự

 Cell rise delay
Hình a là cách đo cell rise delay với cổng negative (ví dụ như cổng Inverter)
Hình b là cách đo cell rise delay với cổng positive (ví dụ như buffer)

10/9/2021 2021 Thiết kế vi mạch tương tự

 Cell fall delay
Hình a là cách đo cell fall delay với cổng negative (ví dụ như cổng Inverter)
Hình b là cách đo cell fall delay với cổng positive (ví dụ như buffer)

10/9/2021 2021 Thiết kế vi mạch tương tự

 Rise/Fall transition time

10/9/2021 2021 Thiết kế vi mạch tương tự

 Tape-out
Bước gửi file thiết kế Layout hoàn chỉnh cuối cùng (file GDS-II) cho nhà máy sản xuất
để chế tạo ra sản phẩm chip bán ra ngoài thị trường.

*Hình ảnh sử dụng từ nguồn tài liệu tham khảo trên Internet.

10/9/2021 2021 Thiết kế vi mạch tương tự

 Q&A

10/9/2021 2021 Thiết kế vi mạch tương tự