Université de Médéa

Faculté de la technologie
Département science technologie

Compte rendu
TP n°1 Intitulé du TP 

Utilisation des portes logiques

Présenté par les étudiants :

1-Fekhar moutie group :06

2- BESSADI Hacene group :06

Année universitaire
2021-2022
Introduction :
Le but
1-Identifier et énumérer les pins d’entrées et sorties des circuit
logique suivants 74LS02,74LS00 et 7416p
2-cabler et remplir les tables de vérité et déduire les fonctions des
circuits logiques

Partie theories
74LS02 Quad 2-input NOR Gate IC
La porte NOR pour “not and”, porte mal son nom. En
effet, cette porte
correspond en fait à une
porte OR suivie par une
porte NOT. On retrouve
alors en sortie, l’inverse de
la porte OR.

La table vérité

Schéma de circuit équivalent de porte NOR

 74LS00 Quad 2-input NAND Gate IC
La porte NAND pour “not
and”, en français “non et”,
porte mal son nom. En effet,
cette porte correspond en
fait à une porte AND suivie
par une porte NOT. On
retrouve alors en sortie,
l’inverse de la porte AND.
La table verite

Schéma de circuit équivalent de porte NAND

 7416p Quad 2-input NOT Gate IC
La porte NOT donne en sortie,
l’inverse de la valeur du bit d’entrée.
Donc si en entrée nous avons un ‘1’
alors en sortie nous allons avoir un
‘0’.

La table de vérité

Schéma de circuit équivalent de porte NOT

Partie théorique
I. Portes logiques NOR
1. Fonction logique réalisée par U1 de la figure 1-1
Fonction NOR
F= A+ B

2-1
État de F1 quand sw0=0 et sw0=1
Quand SW0=0  F1=1
Quand SW0=1  F1=0
2-2
Fonction logique réalisée : fonction not gâte
3-relier A-B; F1-A1; A1-B1
4-1
État de F3 quand sw0=0 et sw0=1
Quand SW0=0  F1=0
Quand SW0=1  F1=1
4-2
Fonction logique réalisée : fonction buffer
4
Relier F1-A1 ; A1-B1 et connecter A-SW0 ; B-SW1
 Table de vérité:
SW1(B SW0(A) F1 F3
)
0 0 1 0
0 1 0 1
1 0 0 1
1 1 0 1

5-
Fonction logique réalisée : fonction AND
Table de vérité :
SW1(D SW0(A) F1 F2 F3
)
0 0 1 1 0
0 1 0 1 0
1 0 1 0 0
1 1 0 0 1

II. Portes logiques NAND

1- état de F2 quand sw1=0 et sw1=1
Quand SW0=0  F1=1
Quand SW0=1  F1=0
1-2 Fonction logique réalisée : fonction not gâte
2-1
État de F2 quand sw1=0 et sw1=1
Quand SW0=0  F1=1
Quand SW0=1  F1=0
2-2 fonction logique réalisée : fonction not gâte
3-1
Fonction logique réalisée : fonction AND
3-2 table de vérité
SW2(A1) SW1(A) F12 F4
0 0 1 0
0 1 1 0
1 0 1 0
1 1 0 1

4- Fonction logique réalisée : fonction OR GATE

SW2(D SW1(A) F2 F3 F4
)
0 0 1 1 0
0 1 0 1 1
1 0 1 0 1
1 1 0 0 1

III. Portes logiques XOR

1-
2-
SW2(D) SW1(A F4
)
0 0 0
0 1 1
1 0 1
1 1 0
3-
F 1=D . A

F 2=A . ( D . A )= A+ D

F 3=D . ( A . D )=D+ A

F 4=( A+ D) . ( D+ A )=( D . A ) + ( A . D )

SW2(D SW1(A) F1 F2 F3 F4
)
0 0 1 1 1 0
0 1 1 0 1 1
1 0 1 1 0 1
1 1 0 1 1 0

2-
SW2(B) SW1(A) F1 F2 F3 F4
0 0 1 1 0 1
0 1 1 0 1 0
1 0 0 1 1 0
1 1 1 1 0 1

IV. Portes logiques AND-OR-INVERTER (A-O-I)

 3.B&B1 = 0
A1 A F3 F4
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0
- F3 fonctionné comme port logiques AND
4- quand B&B1 ≠0  F3 = 1 (dans tous les cas)
5- quand A=A1=0
B1 B F3 F4
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0
- F3 fonctionné comme port logiques AND
6- quand AxA1 ≠0  F3 = 1 (dans tous les cas)
7- F 3=( A 1. A )+(B1. B)