1.

Chọn mạch khuếch đại như sau:

Ý tưởng thiết kế; Do sử dụng tối thiểu 2 bộ mosfet làm bộ
khuyếch đại => tính toán 1 bộ khuyếhc đại Mosfet sau đó
nối tầng 2 mosfet lại với nhau. Dưới đây là sơ đồ của 1
mạch khuếch đại 1 mosfet

( chú ý đây là sơ đồ của 1 mosfet, mạch cụ thể với 2

mosfet sẽ được thể hiện ở schematic mô phỏng PSPICE)
Lí do chọn mạch, đây là mạch khuếch đại 2 bậc, đạt yêu
cầu tối thiểu về số linh kiện, dễ dàng thiết kế và tính toán,
Dê dàng lắp đặt thực tế
2. Tính toán các thông số
( Mọi thông số tính toán dưới đây là cho 1 bộ mosfet, do sử
dụng 2 bộ mosfet giống hệt nhau nên chỉ cần tính 1 bộ )
Ta có:
Vdd = Id*Rd + Vds+Id*Rs
= Id*(Rd+Rs) + Vds
 Rd +Rs = (Vdd – Vds)/Id
Sau đó chúng ta có thể thấy rằng:
 Rd = (Vdd – Vd)/Id và Rs = Vs/Id
Và điện áp Vgs được cho là Vgs = Vg – Is.Rs
Như chúng ta đã thấy ở trên, để mosfet hoạt động hết,
điện áp GS này phải lớn hơn điện áp ngưỡng của mosfet,
đó là Vs > VTH. Vì Is = Id, điện áp Vgs và Vg cũng bằng
nhau:
Vgs = Vg – Id*Rs
 Vg = Vgs + Id*Rs
Hay Vg = Vgs + Vs
Để đặt điện áp cực G Mạch khuếch đại MOSFET thành giá
trị này, chúng ta chọn các giá trị của các điện trở, R1 và R2
trong mạng phân áp cho các giá trị chính xác. Như chúng
ta đã biết ở trên, “không có dòng điện” nào chạy vào cực G
của MOSFET vì vậy công thức phân chia điện áp được đưa
ra như sau:
 Điện áp phân cực cổng Mạch khuếch đại MOSFET
Vg = Vdd*R2/(R1+R2)
Cần lưu ý rằng phương trình phân áp này chỉ xác định tỷ
số của hai điện trở phân cực, R1 và R2 chứ không phải
giá trị thực của chúng. Ngoài ra, nên làm cho giá trị của
hai điện trở này càng lớn càng tốt để giảm tổn thất công
suất I^2 * R của chúng và tăng điện trở đầu vào của
mạch khuếch đại mosfet.
Lựa chọn sử dụng eMOSFET kênh n có hệ số dẫn là
50mA/V^2 và điện áp ngưỡng là 2V. Điện áp cung cấp là
25V ( tương ứng với sinh viên) và điện trở tải là 470
Ohms, phân cực mạch KĐ mosfet ở 1/3 Vdd
 + Ta có dòng Id được tính như sau:
Vd = Vdd/2 = 25/2 = 12.5
Id = Vd/Rd = 12.5/470= 27mA
+ Điện áp Vgs:
Id = k*(Vgs-Vth)^2
 Vgs = Vth + (Id/k)^(0.5)= 2.0 + (0.027/0.05)^(0.5) = 2.7V
+ Điện áp Vg
Vg = Vdd/3 = 25/3 = 8.3
Vg = Vgs + Vs
 Vs = Vg – Vgs = 8.3 – 2.7 = 5.6V
Do đó , áp dụng KVL trên mosfet, điện áp Vds được đưa ra
là :
Vds = Vdd -Vd – Vs = 25-12.5-5.6 = 6.9V
Tỷ số của các điện trở phân áp, R1 và R2 cần thiết để cung
cấp cho 1 / 3VDD được tính như sau:
Vg = Vdd*R2/(R1+R2) = 25/3
Nếu ta chọn: R1 = 200kΩ và R2 = 100kΩ thì điều này sẽ
thỏa mãn điều kiện: VG = 1 / 3V DD . Ngoài ra, sự kết hợp
của các điện trở phân cực này sẽ cung cấp điện trở đầu
vào cho Mạch khuếch đại mosfet khoảng 67k ohm
Chúng ta có thể thực hiện thiết kế này thêm một bước nữa
bằng cách tính toán các giá trị của các tụ ghép đầu vào và
đầu ra. Nếu chúng ta giả sử một tần số cắt thấp hơn cho
Mạch khuếch đại mosfet của chúng ta,chọn 20Hz ( 20*20 =
400), thì giá trị của hai tụ điện có tính đến trở kháng đầu
vào của mạng phân cực được tính như sau:
Rin = R1*R2/(R1+r2) = 67k ohm.
 Tần số f = 20hz = (2* pi* Rin*C)^(-1)
 C= 0.12uF
 Điểm là việc tĩnh Q ( 5.6V, 27mA)

Sơ đồ mô phỏng trên SPpice

3.Dùng chức năng DC sweep vẽ đường tải DC của tầng

khuếch đại.
( kết quả được lấy trên mô phỏng SPPICE)
Từ đồ thị ta thấy, các DC theo DC sweep bám với lí
thuyết, tuy nhiên có sự sai khác 1 chút nho nhỏ, có thể
là sai lệch giữa mô phỏng và thực tế, sai lệch giữa các
thông số hoạt động của mosfet.

4.Độ lợi điện áp của từng tầng chính là tỷ lệ giữa điện

áp đầu ra và điện áp đầu vào, ta có độ lợi điện áp của
tầng 1 tầng 2 lần lượt là G1, G2
Ta có sơ đồ tổng quát chung của độ lợi điện áp cho
mạch đa tầng

Trong đó Av1, Av2, ... là độ lợi điện thế của mỗi tầng khi
có tải.( tương đương Gvm của đề bài) Nghĩa là Av1 được
xác định với tổng trở vào Zi2 như là tải của tầng Av1. Với
Av2, Av1 được xem như là nguồn tín hiệu.

Ðộ lợi điện thế tổng cộng như vậy được

xác định bởi:

AvT = Av1. Av2 . .... . Avn

Ðộ lợi dòng điện được xác định bởi:

 Tổng trở vào: Zi = Zi1

Tổng trở ra : Z0 = Z0n

Cụ thể:
Tổng trở vào của tầng 2 là zi2 = R1` // R2`
Độ lợi toàn mạch Avt = Gvm = Av1*Av2 = 50( theo yêu
cầu cho sinh viên)
Do sử dụng 2 bộ giống nhau nên độ lượi của từng bộ sẽ
bằng 7.07 ( 7.07*7.07 = 50)
Avt = gm1*gm2*Rd1*Rd1`
Tổng trở vào của hệ thống Zi = Zi1 = R1//R2 = 67k
Tổng trở ra của hệ thống Zo = Zo2 = Rd` = 470ohm
5.Dùng chức năng transient vẽ đồ thị điện áp ngõ vào
và ngõ ra
Kết quả mô phỏng được thể hiện trong hình vẽ:

Với đường màu xanh là ngõ vào và màu đỏ là ngõ ra.

Qua đó thể hiện đúng tỷ lệ độ lợi của hệ thống.
6.Dùng chức năng AC Sweep vẽ đáp ứng biên độ của
độ lợi.
Ta có kết quả sau khi mô phỏng như sau

Từ đồ thị ta thấy:
Cả 3 vùng tần số: cao thấp và trung bình, các độ thị và
đặc tính là tương đương nhau, sự sai khác là rất ít.Các
tần số được lựa chọn tương ứng với mức độ cao, thấp
trung bình lần lượt là 50kHz, 1kHz, 10khz
7.Bảng so sánh
Mục 3 Mục 4,5
Độ lợi điện áp 7- 7 7 -7
Trở kháng vào 67k 67k
Trở kháng ra 470 471
Nhận xết: giữa kết quả tính toán và mô phỏng là tương
đối giống nhau, sự sai khác là chấp nhận được.