วิ ชา CPE-212 ปฏิ บตั ิ การการออกแบบดิจทิ ลั ลอจิ ก

สาขาวิ ศวกรรมคอมพิ วเตอร์ คณะวิ ศวกรรมศาสตร์ สถาบันเทคโนโลยีไทย–ญี่ปนุ่

แนะนา Logic Circuit Optimization (Boolean Algebra)

1. การลดรูปสมการลอจิกด้วย Boolean Algebra

ตัวอย่าง: f(A,B) = AB + AB (Idempotent Law)

= AB

ตัวอย่าง: f(A,B,C) = A’BC + A’BC’ + AC (Distributive Law)

= A’B(C + C’) + AC (Inverse Law)
= A’B.1 + AC (Identity Law)
= A’B + AC

ตัวอย่าง: f(A,B,C) = AB + A’C + BC (Identity Law)

= AB + A’C + BC.1 (Inverse Law)
= AB + A’C + BC.(A+A’) (Distributive Law)
= AB + A’C + BCA + BCA’ (Commutative Law)
= AB + A’C + ABC + A’CB (Associative Law)
= AB + A’C + (AB)C + (A’C)B (Commutative Law)
= AB + (AB)C + A’C + (A’C)B (Distributive Law)
= AB(1+C) + A’C(1+B) (Null Law)
= AB.1 + A’C.1 (Identity Law)
= AB + A’C

Version 2.0: CPE-212 Digital Logic Design Laboratory for 1/2021 1 of 3

 วิ ชา CPE-212 ปฏิ บตั ิ การการออกแบบดิจทิ ลั ลอจิ ก
สาขาวิ ศวกรรมคอมพิ วเตอร์ คณะวิ ศวกรรมศาสตร์ สถาบันเทคโนโลยีไทย–ญี่ปนุ่

2. Exclusive-OR Gate (XOR) และ Exclusive-NOR Gate (XNOR)

Version 2.0: CPE-212 Digital Logic Design Laboratory for 1/2021 2 of 3

 วิ ชา CPE-212 ปฏิ บตั ิ การการออกแบบดิจทิ ลั ลอจิ ก
สาขาวิ ศวกรรมคอมพิ วเตอร์ คณะวิ ศวกรรมศาสตร์ สถาบันเทคโนโลยีไทย–ญี่ปนุ่

3. Universal Gates เป็ นลอจิกเกตทีส่ ามารถแปลงเป็ นเกตพืน้ ฐานทัง้ หมดได้ ซึง่ ประกอบด้วย
NAND Gate และ NOR Gate

Universal Gates with NAND Gate

Universal Gates with NOR Gate

Version 2.0: CPE-212 Digital Logic Design Laboratory for 1/2021 3 of 3