BÀI TẬP

MÔN KỸ THUẬT SỐ 2
NGÀY GIAO BÀI: 13/7/2021
NGÀY NỘP BÀI: 03/8/2021

Đề 1: NHÓM 1
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“0000”, nghĩa là khi phát hiện được chuỗi “0000” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0100001100100001
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 2: NHÓM 2

Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“0001”, nghĩa là khi phát hiện được chuỗi “0001” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0100011100100011
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 3: NHÓM 3
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“0010”, nghĩa là khi phát hiện được chuỗi “0010” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0100101100100101
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 4: NHÓM 4
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“0011”, nghĩa là khi phát hiện được chuỗi “0011” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0100111100100111
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 5: NHÓM 5
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“0100”, nghĩa là khi phát hiện được chuỗi “0100” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0101001100101001
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 6: NHÓM 6
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“0101”, nghĩa là khi phát hiện được chuỗi “0101” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0101011100101011
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 7: NHÓM 7
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“0110”, nghĩa là khi phát hiện được chuỗi “0110” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0101101100101101
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 8: NHÓM 8
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“0111”, nghĩa là khi phát hiện được chuỗi “0111” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0101111100101111
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 9: NHÓM 9
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“1000”, nghĩa là khi phát hiện được chuỗi “1000” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0110001100110001
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 10: NHÓM 10
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“1001”, nghĩa là khi phát hiện được chuỗi “1001” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0110011100110011
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 11: NHÓM 11
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“1010”, nghĩa là khi phát hiện được chuỗi “1010” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0110101100110101
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 12: NHÓM 12
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“1011”, nghĩa là khi phát hiện được chuỗi “1011” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0110111100110111
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 13: NHÓM 13
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“1100”, nghĩa là khi phát hiện được chuỗi “1100” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0111001100111001
Z=0000010001000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 14: NHÓM 14
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“1101”, nghĩa là khi phát hiện được chuỗi “1101” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0111011100111011
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 15: NHÓM 15
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“1110”, nghĩa là khi phát hiện được chuỗi “1110” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0111101100111101
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)
Đề 16: NHÓM 16
Thiết kế một hệ tuần tự Mealy có 1 ngõ vào X và 1 ngõ ra Z, hệ này phát hiện chuỗi số
“1111”, nghĩa là khi phát hiện được chuỗi “1111” thì ngõ ra Z lên 1 và hệ bắt đầu làm lại,
ví dụ như sau:
X=0111111100111110
Z=0000010000000010
1. Thành lập giản đồ trạng thái, từ đó suy ra bảng trạng thái (Chung)
2. Thiết kế hệ trên bằng cách dùng cổng và JK Flip-flop, (P1)
3. Thiết kế hệ trên bằng cách dùng cổng và T flip-flop (P2)
4. Thiết kế hệ trên bằng cách dùng cổng và D flip-flop (p3)
5. Thiết kế hệ trên bằng cách dùng ROM và D flip-flop (P1)
6. Thiết kế hệ trên bằng cách dùng ROM và T flip-flop (P2)
7. Thiết kế hệ trên bằng cách dùng ROM và JK flip-flop (P3)
8. Thiết kế hệ trên bằng cách dùng PLA và T flip-flop (P1)
9. Thiết kế hệ trên bằng cách dùng PLA và JK flip-flop (P2)
10. Thiết kế hệ trên bằng cách dùng PLA và D flip-flop (P3)
11. Thiết kế hệ trên bằng cách dùng PAL và D flip-flop (P1)
12. Thiết kế hệ trên bằng cách dùng PAL và T flip-flop (P2)
13. Thiết kế hệ trên bằng cách dùng PAL và JK flip-flop (P3)
14. Chuyển giản đồ trạng thái trên sang lưu đồ SM (chung)
15. Tìm phương trình ngõ ra và các trạng thái kế (chung)
16. Lập trình cho hệ trên bằng ngôn ngữ VHDL (chung)
17. Mô phỏng trên ISE 14.7 để kiểm tra hệ trên. (chung)