S32K-DS Dich

Machine Translated by Google
Chất bán dẫn NXP Số tài liệu S32K1XX
Bảng dữ liệu: Dữ liệu kỹ thuật Khải huyền ngày 14 tháng 8 năm 2021
S32K1XX
Bảng dữ liệu S32K1xx
Ghi chú • Quản lý năng lượng
- Lõi Arm Cortex-M4F / M0 + năng lượng thấp với hiệu
• Hỗ trợ S32K116, S32K118, S32K142, S32K142W,
quả năng lượng tuyệt vời
S32K144, S32K144W, S32K146 và S32K148
- Bộ điều khiển quản lý nguồn (PMC) với nhiều chế độ nguồn:
- Thông tin kỹ thuật cho S32K142W và
HSRUN, RUN, STOP, VLPR và VLPS. Lưu ý: Ghi / xóa CSEc (Bảo
Họ thiết bị S32K144W là sơ bộ cho đến khi các thiết
mật) hoặc EEPROM sẽ kích hoạt cờ lỗi trong chế độ HSRUN
bị này đạt được chất lượng
(112 MHz) vì trường hợp sử dụng này không được phép thực
• Hai tệp đính kèm sau có sẵn với Biểu dữ liệu: - thi đồng thời. Thiết bị sẽ cần chuyển sang chế độ RUN (80
S32K1xx_Orderable_Part_Number_ List.xlsx - MHz) để thực thi ghi / xóa CSEc (Security) hoặc EEPROM.
S32K1xx_Power_Modes_Configuration.xlsx
- Hỗ trợ hoạt động đồng hồ và năng lượng thấp trên các thiết
Các tính năng chính
bị ngoại vi cụ thể.
• Đặc tính hoạt động - Dải
• Bộ nhớ và giao diện bộ nhớ - Bộ nhớ
điện áp: 2,7 V đến 5,5 V - Dải nhiệt
flash chương trình lên đến 2 MB với ECC - 64 KB
độ môi trường: -40 ° C đến 105 ° C cho chế độ HSRUN, -40
FlexNVM cho bộ nhớ flash dữ liệu với mô phỏng ECC và
° C đến 150 ° C cho chế độ RUN
EEPROM. Lưu ý: Ghi / xóa CSEc (Bảo mật) hoặc EEPROM sẽ
• Arm ™ Cortex-M4F / M0 + lõi, CPU 32 bit kích hoạt cờ lỗi trong chế độ HSRUN (112 MHz) vì trường
- Hỗ trợ tần số lên đến 112 MHz (chế độ HSRUN) hợp sử dụng này không được phép thực thi đồng thời. Thiết
với 1,25 Dhrystone MIPS trên mỗi MHz - bị sẽ cần chuyển sang chế độ RUN (80 MHz) để thực thi
Lõi cánh tay dựa trên Kiến trúc Armv7 và ghi / xóa CSEc (Security) hoặc EEPROM.
Thumb®-2 ISA
- Bộ xử lý tín hiệu kỹ thuật số tích hợp (DSP) - Lên đến 256 KB SRAM với ECC
- Bộ điều khiển ngắt lồng nhau có thể định cấu hình - Tối đa 4 KB FlexRAM để sử dụng làm SRAM hoặc
(NVIC) Mô phỏng EEPROM
- Đơn vị dấu chấm động chính xác duy nhất (FPU) - Bộ nhớ đệm mã lên đến 4 KB để giảm thiểu hiệu suất
tác động của độ trễ truy cập bộ nhớ
• Giao diện đồng hồ
- QuadSPI với hỗ trợ HyperBus ™
- Bộ dao động bên ngoài nhanh 4 - 40 MHz (SOSC) với xung
nhịp đầu vào vuông bên ngoài lên đến 50 MHz DC ở chế độ • Tín hiệu tương tự hỗn hợp
xung nhịp bên ngoài - Lên đến hai Bộ chuyển đổi Analog-to-Digital 12-bit
- Bộ dao động RC bên trong nhanh 48 MHz (FIRC) (ADC) với tối đa 32 đầu vào tương tự kênh trên mỗi
- Bộ dao động RC bên trong chậm 8 MHz (SIRC) - Bộ mô-đun
dao động công suất thấp 128 kHz (LPO) - Một bộ so sánh tương tự (CMP) với 8-bit bên trong
- Khóa theo giai đoạn của hệ thống lên đến 112 MHz (HSRUN) Bộ chuyển đổi Digital sang Analog (DAC)
Vòng lặp (SPLL)
• Chức năng gỡ lỗi
- Lên đến 20 MHz TCLK và 25 MHz SWD_CLK - Đồng hồ bên
- Kết hợp Cổng gỡ lỗi JTAG dây nối tiếp (SWJ-DP)
ngoài Bộ đếm thời gian thực 32 kHz
- Gỡ lỗi Watchpoint and Trace (DWT)
(RTC_CLKIN)
- Macrocell theo dõi thiết bị (ITM)
- Đơn vị giao diện cổng thử nghiệm (TPIU)
- Đơn vị Flash Patch và Breakpoint (FPB)
• Giao diện người-máy (HMI)
- Lên đến 156 chân GPIO với chức năng ngắt

- Ngắt không che được (NMI)
NXP có quyền thay đổi các thông số kỹ thuật chi tiết sản xuất khi có thể được
yêu cầu để cho phép cải tiến thiết kế các sản phẩm của mình.
• Giao diện truyền thông
- Tối đa ba mô-đun Bộ thu / phát không đồng bộ đa năng công suất thấp (LPUART / LIN) với hỗ trợ DMA và khả năng cung cấp năng lượng
thấp - Tối đa ba mô-đun Giao diện ngoại vi nối tiếp công suất thấp (LPSPI) với hỗ trợ DMA và khả năng cung cấp điện năng thấp -
Tối đa hai mô-đun Nguồn điện thấp Mô-đun mạch tích hợp liên kết (LPI2C) với hỗ trợ DMA và khả năng cung cấp năng lượng thấp - Tối đa
ba mô-đun FlexCAN (với hỗ trợ CAN-FD tùy chọn)
- Mô-đun FlexIO để mô phỏng các giao thức truyền thông và thiết bị ngoại vi (UART, I2C, SPI, I2S, LIN, PWM, v.v.).
- Lên đến một Ethernet 10 / 100Mbps với hỗ trợ IEEE1588 và hai mô-đun Giao diện âm thanh đồng bộ (SAI).
• An toàn và bảo mật
- Công cụ Dịch vụ Mật mã (CSEc) triển khai một tập hợp toàn diện các chức năng mật mã như được mô tả trong Đặc tả chức năng SHE (Phần
mở rộng Bảo mật). Lưu ý: Ghi / xóa CSEc (Bảo mật) hoặc EEPROM sẽ kích hoạt cờ lỗi trong chế độ HSRUN (112 MHz) vì trường hợp sử dụng
này không được phép thực thi đồng thời. Thiết bị sẽ cần chuyển sang chế độ RUN (80 MHz) để thực thi ghi / xóa CSEc (Security) hoặc
EEPROM.
- Số nhận dạng (ID) 128-bit duy nhất
- Mã sửa lỗi (ECC) trên bộ nhớ flash và SRAM
- Đơn vị bảo vệ bộ nhớ hệ thống (MPU hệ thống)
- Mô-đun Kiểm tra dự phòng theo chu kỳ (CRC)
- Cơ quan giám sát nội bộ (WDOG)
- Mô-đun giám sát Cơ quan giám sát bên ngoài (EWM)
• Thời gian và kiểm soát
- Lên đến tám mô-đun FlexTimers (FTM) 16-bit độc lập, cung cấp lên đến 64 kênh tiêu chuẩn (IC / OC / PWM)
- Một bộ hẹn giờ năng lượng thấp 16 bit (LPTMR) với điều khiển đánh thức linh hoạt
- Hai khối trễ có thể lập trình (PDB) với hệ thống kích hoạt linh hoạt
- Một bộ hẹn giờ ngắt công suất thấp 32 bit (LPIT) với 4 kênh - Bộ đếm
thời gian thực 32 bit (RTC)
• Gói - QFN
32 chân, LQFP 48 chân, LQFP 64 chân, LQFP 100 chân, MAPBGA 100 chân, LQFP 144 chân, Gói LQFP 176 chân
tùy chọn
• DMA 16 kênh với tối đa 63 nguồn yêu cầu sử dụng DMAMUX
Bảng dữ liệu S32K1xx, Rev. 14, 08/2021
2 Chất bán dẫn NXP

Mục lục
1 Sơ đồ khối ...... ..................................... 4 6.2.5 Thông số kỹ thuật điện của SPLL ..................................... 42
2 So sánh tính năng ... ............................. 5 6.3 Bộ nhớ và giao diện bộ nhớ ............................................. ... 42
3 Thông tin đặt hàng ... .......................... số 8 6.3.1 Môđun bộ nhớ flash (FTFC / FTFM) điện
3.1 Lựa chọn số bộ phận có thể đặt hàng ............................................. ..số 8 thông số kỹ thuật ... ............... 42
3.2 Thông tin đặt hàng ... ................. 9 6.3.1.1 Thông số kỹ thuật thời gian flash -
4 Khái quát chung ................................................... ............................................... 10 lệnh ........................................... 42
4.1 Xếp hạng tối đa tuyệt đối .............................................. .......... 10 6.3.1.2 Thông số kỹ thuật về độ tin cậy .......................... 49
4.2 Yêu cầu vận hành điện áp và dòng điện .................................. 12 6.3.2 Thông số kỹ thuật QuadSPI AC .......................................... 49
4.3 Đặc tính vận hành nhiệt .............................................. 13 6.4 Mô-đun tương tự ... .......................... 54
4.4 Chân nguồn và chân nối đất ............................................. ................. 15 6.4.1 Thông số kỹ thuật điện ADC ...................................... 54
4.5 Yêu cầu vận hành LVR, LVD và POR ............................ 17 6.4.1.1 Điều kiện hoạt động của ADC 12-bit ............. 54
4.6 Các hành vi vận hành chuyển đổi chế độ nguồn .................................. 18 6.4.1.2 Đặc tính điện 12-bit ADC ....... 57
4.7 Công suất tiêu thụ ................................................... .................... 20 6.4.2 CMP với thông số kỹ thuật điện DAC 8-bit ............ 59
4.8 ESD và các đặc tính bảo vệ chốt giữ .................................. 27 6.5 Các mô-đun giao tiếp ... ............ 65
4.9 Các hành vi vận hành phát thải bức xạ EMC ........................... 27 6.5.1 Thông số kỹ thuật điện LPUART ............................... 65
5 thông số I / O ............................................. ....................................... 28 6.5.2 Thông số kỹ thuật điện LPSPI .................................... 65
5.1 Đặc tính điện xoay chiều ............................................. ........ 28 6.5.3 Thông số kỹ thuật điện LPI2C .................................... 71
5.2 Thông số kỹ thuật chung của AC ............................................. ........... 28 6.5.4 Các thông số kỹ thuật về độ cao của FlexCAN ................................. 72
5.3 Thông số kỹ thuật điện DC ở Dải 3.3 V .................................. 29 6.5.5 Thông số kỹ thuật điện SAI ......................................... 72
5.4 Thông số kỹ thuật điện DC ở Dải 5.0 V .................................. 31 6.5.6 Thông số kỹ thuật Ethernet AC .......................................... 74
5.5 Thông số kỹ thuật điện xoay chiều ở dải 3.3 V .................................. 32 6.5.7 Tần số thời gian chờ ............................................. ......... 77
5.6 Thông số kỹ thuật điện xoay chiều ở dải 5 V ................................. 34 6.6 Gỡ lỗi mô-đun .............................................. ........................... 77
5.7 Điện dung chân đầu vào tiêu chuẩn ............................................. ..... 35 6.6.1 Thông số kỹ thuật điện SWD .................................... 77
5.8 Thông số kỹ thuật đồng hồ thiết bị .............................................. ......... 35 6.6.2 Theo dõi các thông số kỹ thuật về điện ...................................... 79
6 Các yêu cầu và hành vi vận hành ngoại vi .................................. 36 6.6.3 Thông số kỹ thuật điện của JTAG ..................................... 80
6.1 Mô-đun hệ thống ... .......................... 36 7 Thuộc tính nhiệt ... ............................... 84
6.2 Các mô-đun giao diện đồng hồ .............................................. .............. 36 7.1 Mô tả ... ................................. 84
6.2.1 Hệ thống bên ngoài Thông số kỹ thuật về điện của Bộ tạo dao động .... 36 7.2 Đặc tính nhiệt ............... 84
6.2.2 Thông số kỹ thuật về tần số của Bộ tạo dao động hệ thống bên ngoài. 38 7.3 Các lưu ý chung cho các thông số kỹ thuật tại điểm giao nhau tối đa
6.2.3 Thông số kỹ thuật tạo xung nhịp hệ thống (SCG) .......... 40 nhiệt độ................................................. ............................... 89
6.2.3.1 Bộ dao động RC bên trong nhanh (FIRC) 8 Kích thước ... ......................................... 90
thông số kỹ thuật điện ............................ 40 8.1 Lấy kích thước gói hàng .............................................. ... 90
6.2.3.2 Bộ dao động RC bên trong chậm (SIRC) 9 Sơ đồ chân ... ................................................ 91
thông số kỹ thuật điện ........................... 41 9.1 Sơ đồ chân gói và mô tả tín hiệu .................................... 91
6.2.4 Thông số kỹ thuật điện của Bộ tạo dao động công suất thấp (LPO) 10 Lịch sử sửa đổi ... .................................. 91
...................................................... .................................... 41
Chất bán dẫn NXP 3

Sơ đồ khối
1 Sơ đồ khối
Các hình sau cho thấy sơ đồ khối kiến trúc cấp cao superset của các dòng S32K14x,
S32K14xW và S32K11x. Các thiết bị khác trong gia đình có một tập hợp con các tính
năng. Xem So sánh tính năng để biết các giá trị cụ thể của chip.
Cánh tay Cortex M4F

MCM
Cốt lõi
Không đồng bộ
Cổng TPIU PPB
NVIC AWIC
theo dõi
JTAG & ITM

SWJ-DP AHB-AP
Dây nối tiếp
FPU FPB
Cái đồng hồ
thế hệ
DSP DWT
DMA
MUX LPO SIRC FIRC SOSC
128 kHz 8 MHz 48 MHz 4-40 MHz 8-40 MHz
Mux
SPLL
eDMA TCD
512B
LMEM
SRAM2 chính
Vùng trên
LMEM
EIM
người điều khiển
Vùng thấp hơn Bộ nhớ đệm mã
ENET
M0 M1 M2 M3
S1 S2 Công tắc thanh ngang (AXBS-Lite) S3 S0
Hệ thống MPU1 Hệ thống MPU1 Hệ thống MPU1

Mux
GPIO QuadSPI
Bộ nhớ flash
người điều khiển
Bộ điều khiển bus ngoại vi

FlexRAM /
SRAM
Năng lượng thấp
ERM WDOG ADC 12 bit LPI2C FlexIO LPIT
Hẹn giờ
Bộ nhớ Bộ nhớ
DAC
EWM LPUART FlexCAN FlexTimer QSPI flash mã flash dữ liệu
8-bit CMP
CSEc3
CRC TRGMUX LPSPI PDB LPIT
RTC SAI
1: Trên thiết bị này, MPU hệ thống của NXP thực hiện các cơ chế an toàn để ngăn các bản gốc truy
cập các vùng bộ nhớ bị hạn chế. MPU hệ thống này cung cấp khả năng bảo vệ bộ nhớ ở cấp độ của IP kiến trúc thiết bị trên
tất cả các thiết bị S32K
Crossbar Switch. Mỗi Crossbar master (Core, DMA, Ethernet) có thể được gán các quyền truy cập
khác nhau cho từng vùng bộ nhớ được bảo vệ. Phiên bản lõi Arm M4 trong họ này không tích hợp Arm
Chìa khóa:
Thiết bị ngoại vi có mặt
Core MPU, sẽ chỉ giám sát đồng thời các truy cập bộ nhớ do lõi khởi tạo. Trong tài liệu này, thuật
trên tất cả các thiết bị S32K
ngữ MPU dùng để chỉ MPU hệ thống của NXP.
2: Để biết kích thước dành riêng cho thiết bị, hãy xem bảng "Kích thước SRAM trên chip" trong chương "Ký ức và Thiết bị ngoại vi có
Giao diện bộ nhớ" của Sổ tay Tham khảo Dòng S32K1xx. trên các thiết bị S32K
được chọn (xem phần "So sánh

3: Ghi / xóa CSEc (Security) hoặc EEPROM sẽ kích hoạt cờ lỗi trong chế độ HSRUN (112 MHz) vì trường hợp sử tính năng" )
dụng này không được phép thực thi đồng thời. Thiết bị cần chuyển sang chế độ RUN (80 MHz) để thực thi
ghi / xóa CSEc (Bảo mật) hoặc EEPROM.
Hình 1. Sơ đồ kiến trúc mức cao cho họ S32K14x và S32K14xW

So sánh tính năng
CỔNG IO
Cánh tay Cortex M0 +
CỔNG IO
Cái đồng hồ
thế hệ
NVIC LPO SIRC FIRC SOSC

Dây nối tiếp SW-DP AHB-AP AWIC 128 kHz 8 MHz 48 MHz 4-40 MHz
PPB DMA
MUX
BPU
MTB + DWT
eDMA
M0 M2
Công tắc thanh ngang (AXBS-Lite)

S0 S1 S2
Hệ thống MPU1 Hệ thống MPU1
EIM
Bộ điều khiển
bộ nhớ flash
SRAM2
FlexRAM /
SRAM2
Bộ nhớ Bộ nhớ Bộ điều khiển bus ngoại vi

flash mã flash dữ liệu
Năng lượng thấp

ERM WDOG ADC 12 bit LPI2C FlexIO LPIT
Hẹn giờ
CSEc
DAC
CMU 8-bit CMP
LPUART FlexCAN FlexTimer GPIO
CRC TRGMUX LPSPI PDB RTC

LPIT
1: Trên thiết bị này, MPU hệ thống của NXP thực hiện các cơ chế an toàn để ngăn các bản gốc truy IP kiến trúc thiết bị trên
cập các vùng bộ nhớ bị hạn chế. MPU hệ thống này cung cấp khả năng bảo vệ bộ nhớ ở cấp độ của tất cả các thiết bị S32K
Crossbar Switch. Crossbar master (Core, DMA) có thể được gán các quyền truy cập khác nhau cho
từng vùng bộ nhớ được bảo vệ. Phiên bản lõi Arm M0 + trong dòng sản phẩm này không tích hợp Arm Thiết bị ngoại vi có mặt
Core MPU, sẽ chỉ giám sát đồng thời các truy cập bộ nhớ do lõi khởi tạo. Trong tài liệu này, thuật Chìa khóa:
trên tất cả các thiết bị S32K
ngữ MPU dùng để chỉ MPU hệ thống của NXP.

Thiết bị ngoại vi có
2: Để biết kích thước dành riêng cho thiết bị, hãy xem bảng "Kích thước SRAM trên chip" trong chương "Ký ức và trên các thiết bị S32K
Giao diện bộ nhớ" của Sổ tay Tham khảo Dòng S32K1xx. được chọn (xem phần "So sánh
tính năng" )
Hình 2. Sơ đồ kiến trúc cấp cao cho họ S32K11x
2 So sánh tính năng

Hình sau đây tóm tắt bộ nhớ, thiết bị ngoại vi và các tùy chọn đóng gói cho thiết bị S32K1xx và S32K14xW. Tất
cả các thiết bị dùng chung một gói đều tương thích với nhau.
CHÚ
THÍCH : Tính khả dụng của thiết bị ngoại vi phụ thuộc vào tính khả dụng của
chân cắm trong một gói cụ thể. Để biết thêm thông tin, hãy xem Tín hiệu IO

Mô tả Đầu vào (Các) tờ ghép kênh được đính kèm với

Hướng dẫn tham khảo.
S32K11x S32K14x
Tham số K116 K118 K142 K144 K146 K148
Cốt lõi Arm® Cortex ™ -M0 + Arm® Cortex ™ -M4F
Tính thường xuyên 48 MHz 80 MHz (chế độ RUN) hoặc 112 MHz (chế độ HSRUN) 1
IEEE-754 FPU
Công cụ dịch vụ mật mã (CSEc) 1
Mô-đun CRC 1x 1x
ISO 26262 có khả năng lên đến ASIL-B có khả năng lên đến ASIL-B
Tốc độ ngoại vi lên đến 48 MHz lên đến 112 MHz (HSRUN)
Xà ngang
thống
Hệ DMA
Giám sát cơ quan giám sát bên ngoài (EWM)
Bộ bảo vệ bộ nhớ (MPU)
FIRC CMU
Cơ quan giám sát 1x 1x
Chế độ năng lượng thấp
Chế độ HSRUN1
Số lượng I / Os lên đến 43 lên đến 58 lên đến 89 lên đến 128 lên đến 156
Điện áp cung cấp đơn 2,7 - 5,5 V 2,7 - 5,5 V
Nhiệt độ hoạt động xung quanh (Ta) -40oC đến + 105oC / + 125oC -40oC đến + 105oC / + 125oC
Tốc biến 128 KB 256 KB 256 KB 512 KB 1 MB 2 MB2
Mã sửa lỗi (ECC)
RAM hệ thống (bao gồm FlexRAM và MTB) 17 KB 25 KB 32 KB 64 KB 128 KB 256 KB
FlexRAM (cũng có sẵn dưới dạng RAM hệ thống) 2 KB 4 KB

niệm
Kỉ
Bộ nhớ đệm 4 KB
1
EEPROM được mô phỏng bởi FlexRAM 2 KB (lên đến 32 KB D-Flash) 4 KB (lên đến 64 KB D-Flash) Xem chú thích 3
QuadSPI bao gồm.

Giao diện bộ nhớ ngoài
HyperBus ™
Bộ hẹn giờ ngắt công suất thấp (LPIT) 1x 1x
FlexTimer (bộ đếm 16 bit) 8 kênh 2x (16) 4x (32) 6x (48) 8x (64)

giờ
Hẹn
Hẹn giờ công suất thấp (LPTMR) 1x 1x
Bộ đếm thời gian thực (RTC) 1x 1x
Khối trễ có thể lập trình (PDB) 1x 2x
Analog Kích hoạt mux (TRGMUX) 1x (43) 1x (45) 1x (64) 1x (73) 1x (81)
ADC SAR 12 bit (mỗi 1 Msps) 1x (13) 1x (16) 2x (16) 2x (24) 2x (32)
Bộ so sánh với DAC 8 bit 1x 1x
10/100 Mbps IEEE-1588 Ethernet MAC 1x
Giao diện âm thanh nối tiếp (AC97, TDM, I2S) 2x
UART / LIN công suất thấp (LPUART)

2x 2x 3x
(Hỗ trợ giao thức LIN phiên bản 1.3, 2.0, 2.1, 2.2A và SAE J2602)
Liên
lạc
SPI công suất thấp (LPSPI) 1x 2x 2x 3x
Công suất thấp I2C (LPI2C) 1x 1x 2x
FlexCAN 1x 2x 3x 3x 3x
(CAN-FD ISO / CD 11898-1) (1x với FD) (1x với FD) (1x với FD) (2x với FD) (3x với FD)
FlexIO (8 chân có thể cấu hình như UART, SPI, I2C, I2S) 1x 1x
IDE SWD, JTAG

Gỡ lỗi và theo dõi SWD, MTB (1 KB), JTAG4 SWD, JTAG (ITM, SWV, SWO) (ITM, SWV,
SWO), ETM
Hệ sinh thái NXP S32 Design Studio (GCC) + SDK, NXP S32 Design Studio (GCC) + SDK,
(IDE, trình biên dịch, trình gỡ lỗi) IAR, GHS, Arm®, Lauterbach, iSystems IAR, GHS, Arm®, Lauterbach, iSystems
LQFP 48 chân LQFP 64 chân MAPBGA 100 chân

Khác
LQFP 48 chân
QFN 32 chân LQFP 48 chân LQFP 64 chân MAPBGA 100 chân 100 chân LQFP6
Gói 5 LQFP 64 chân
LQFP 48 chân LQFP 64 chân LQFP 100 chân LQFP 100 chân 144-pin LQFP
LQFP 100 chân
MAPBGA 100 chân 144-pin LQFP 176-pin LQFP
TRUYỀN THUYẾT:
Không được thực hiện

Có sẵn trên thiết bị
1 Không cho phép ghi hoặc xóa quyền truy cập vào mô-đun Flash, bao gồm các lệnh Bảo mật (CSEc) và EEPROM, khi
thiết bị đang chạy ở chế độ HSRUN (112MHz) hoặc chế độ VLPR.
2 Khả dụng khi EEEPROM, CSEc và Data Flash không được sử dụng. Ngoài ra, chỉ có tối đa 1.984 KB khả dụng cho Program Flash.
3 4 KB (lên đến 512 KB D-Flash như một phần của 2 MB Flash). Tối đa 64 KB flash được sử dụng làm bản sao lưu EEPROM và 448 KB còn lại của khối 512 KB cuối
cùng có thể được sử dụng làm Data flash hoặc Program flash. Xem chương FTFC để biết thêm chi tiết.
4 Chỉ dành cho đăng ký quét ranh giới
5 Xem phần Kích thước cho bản vẽ gói
6 QuadSPI không được hỗ trợ cho S32K148 trong LQFP 100 chân
Hình 3. So sánh dòng sản phẩm S32K1xx

S32K14xW
Tham số S32K144W S32K142W
Cốt lõi Arm® Cortex ™ -M4F lên
Tính thường xuyên đến 80 MHz
IEEE-754 FPU
Công cụ dịch vụ mật mã (CSEc)
Mô-đun CRC 1x
ISO 26262 có khả năng lên đến ASIL-B
Tốc độ ngoại vi lên đến 80 MHz
Xà ngang
thống
Hệ
DMA
Giám sát cơ quan giám sát bên ngoài (EWM)
Bộ bảo vệ bộ nhớ (MPU)
FIRC CMU
Cơ quan giám sát
Chế độ năng lượng thấp
Chế độ HSRUN
Số lượng I / Os 43 (LQFP 48 chân) 58 (LQFP 64 chân)
Điện áp cung cấp đơn 3,13 - 5,5 V
Nhiệt độ hoạt động xung quanh (Ta) -40oC đến + 150oC
Tốc biến 512 KB 256 KB
Mã sửa lỗi (ECC)
Hệ thống RAM (bao gồm FlexRAM) 64 KB 32 KB
niệm
Kỉ
FlexRAM 4 KB
Bộ nhớ đệm 4 KB
EEPROM được mô phỏng bởi FlexRAM 4 KB (lên đến 64 KB D-Flash)
Giao diện bộ nhớ ngoài
Bộ hẹn giờ ngắt công suất thấp (LPIT) 1x
giờ
Hẹn
FlexTimer (bộ đếm 16 bit) 8 kênh LQFP 48 chân: 4x (26 kênh) LQFP 64 chân: 4x (30 kênh)
Hẹn giờ công suất thấp (LPTMR) 1x
Bộ đếm thời gian thực (RTC) 1x
Khối trễ có thể lập trình (PDB) 2x
Kích hoạt mux (TRGMUX) 1x (59)

Analog
LQFP 48 chân: 1x (14 kênh), 1x (9 kênh) LQFP

ADC SAR 12 bit (mỗi 1 Msps) 64 chân: 1x (16 kênh), 1x (13 kênh)
Bộ so sánh với DAC 8 bit LQFP 48 chân: 1x (6 kênh) LQFP 64 chân: 1x (8 kênh)
10/100 Mbps IEEE-1588 Ethernet MAC
Giao diện âm thanh nối tiếp (AC97, TDM, I2S)
UART / LIN công suất thấp (LPUART)

LQFP 48 chân: 2x LQFP 64 chân: 3x
(Hỗ trợ giao thức LIN phiên bản 1.3, 2.0, 2.1, 2.2A và SAE J2602)
Liên
lạc
SPI công suất thấp (LPSPI) LQFP 48 chân: 2x LQFP 64 chân: 3x 1x
Công suất thấp I2C (LPI2C)
FlexCAN
LQFP 48 chân: 2x (2x FD) LQFP 64 chân: 2x (2x FD)
(CAN-FD ISO / CD 11898-1)
FlexIO (8 chân có thể cấu hình như UART, SPI, I2C, I2S) 1x
IDE
Gỡ lỗi và theo dõi SWD, JTAG (ITM, SWV, SWO)
Hệ sinh thái NXP S32 Design Studio (GCC) + SDK,

(IDE, trình biên dịch, trình gỡ lỗi) IAR, GHS, Arm®, Lauterbach, iSystems
Khác
Gói 1 LQFP 48 chân LQFP 64 chân
TRUYỀN THUYẾT:
Không được thực hiện

Có sẵn trên thiết bị
1 Xem phần Kích thước của Biểu dữ liệu để biết các bản vẽ trọn gói
Hình 4. So sánh dòng sản phẩm S32K14xW

Thông tin đặt hàng
3 Thông tin đặt hàng
3.1 Chọn số bộ phận có thể đặt hàng Không phải
tất cả các tổ hợp số bộ phận đều khả dụng. Xem phần đính kèm
S32K1xx_Orderable_Part_Number_ List.xlsx được đính kèm với Datasheet để biết
danh sách các số bộ phận chuẩn.
số 8 Chất bán dẫn NXP

Thông tin đặt hàng
3.2 Thông tin đặt hàng

F / P S32 K 1 0 0 XY T0 M LH R
Trạng thái sản phẩm
Loại sản phẩm / nhãn hiệu
Dòng sản phẩm
Dòng / Gia đình

(bao gồm thế hệ)
Nền tảng cốt lõi /

Màn biểu diễn
Kích thước bộ nhớ
Tùy chọn đặt hàng 1: Thư
Tùy chọn đặt hàng 2: Thư
Wafer Fab và bản
sửa đổi
Nhiệt độ
Bưu kiện
Băng và cuộn
Trạng thái sản phẩm Tùy chọn đặt hàng Nhiệt độ
P: Nguyên mẫu X: Tốc độ V: -40C đến 105C
F: Đủ điều kiện L: 48 MHz với DMA (chỉ S32K11x) M: -40C đến 125C
H: 80 MHz W: -40 đến 150C
U1: 112 MHz (Không hợp lệ với nhiệt độ M / 125C)

Loại sản phẩm / nhãn hiệu
S32: MCU 32 bit dành cho ô tô W: 80 MHz (chỉ S32K14xW)
Bưu kiện
Y: Tính năng tùy chọn
Dòng sản phẩm
F: CÓ THỂ FD, FlexIO Ghim LQFP QFN BGA
K: MCU của Arm Cortex
A1: CÓ THỂ FD, FlexIO, Bảo mật - -
32 FM
E: Ethernet, Giao diện âm thanh nối tiếp (chỉ S32K148)
LF - -
Dòng / Dòng sản J1: Ethernet, Giao diện âm thanh nối tiếp, CÓ THỂ FD, 48
phẩm 1: Dòng sản phẩm FlexIO, Bảo mật (chỉ S32K148) - -

LH
64
thứ nhất 2: Dòng sản phẩm thứ 2 I: ISELED, FlexIO
100 LL - MH
L1: ISELED, CÓ THỂ FD, FlexIO, Bảo mật
144 - -
G1: ISELED, Ethernet, Giao diện âm thanh nối tiếp, CÓ THỂ FD, L Q
Nền tảng cốt lõi / Hiệu suất
-
1: Cánh tay Cortex M0 + FlexIO, Bảo mật (chỉ S32K148) 176 LU -
4: Arm Cortex M4F
Băng và cuộn
Kích thước bộ nhớ
T: Khay / Ống
R: Băng và cuộn
2 4 6 số 8
Wafer Fab và mã nhận dạng sửa đổi Mặt nạ
Tx: Mã nhận dạng Wafer Fab

S32K11x 128 nghìn 256 nghìn
x0: Mã nhận dạng Bản sửa đổi mặt nạ

S32K14x /
256 nghìn 512 nghìn 2 triệu
S32K14xW
1 triệu
1. Ghi / xóa CSEc (Security) hoặc EEPROM sẽ kích hoạt các cờ lỗi trong chế độ HSRUN (112 MHz) vì trường hợp sử dụng này không được phép thực thi đồng
thời. Thiết bị sẽ cần chuyển sang chế độ RUN (80 MHz) để thực thi ghi / xóa CSEc (Security) hoặc EEPROM.
2. Số bộ phận không còn được cung cấp như tiêu chuẩn bao gồm:
Đặt hàng tùy chọn X

M: 64MHz
B: 48 MHz không có DMA (chỉ S32K11x)
Đặt hàng Tùy chọn Y N:
RAM giới hạn. 16KB cho K142, 48KB cho K144, 96KB cho K146, 192KB cho K148 R: Bộ tính năng
cơ bản
S: Bảo mật
B: CÓ THỂ FD, FlexIO, RAM giới hạn (chỉ S32K14x)
C: CÓ THỂ FD, FlexIO, Bảo mật, RAM giới hạn (chỉ S32K14x)
V: Giấy phép ngăn xếp NFC
X1: CÓ THỂ FD, FlexIO, Bảo mật với Giấy phép ngăn xếp NFC
Nhiệt độ C: -40C đến 85

LƯU Ý
Không phải tất cả các tổ hợp số bộ phận đều có sẵn. Xem S32K1xx_Orderable_Part_Number_List.xlsx được đính kèm với
Datasheet để biết danh sách các bộ phận chuẩn.
Hình 5. Thông tin đặt hàng Bảng

dữ liệu S32K1xx, Rev. 14, 08/2021
Chung
4 Chung
4.1 Xếp hạng tối đa tuyệt đối

GHI CHÚ
• Các điều kiện hoạt động chức năng xuất hiện trong điện một chiều
đặc điểm. Xếp hạng tối đa tuyệt đối là căng thẳng
chỉ xếp hạng và hoạt động chức năng ở mức tối đa
giá trị không được đảm bảo. Xem chú thích ở phần sau
bảng cho các điều kiện cụ thể.
• Căng thẳng vượt quá giá trị tối đa được liệt kê có thể ảnh hưởng đến thiết bị
độ tin cậy hoặc gây ra hư hỏng vĩnh viễn cho thiết bị.
• Tất cả các giới hạn được xác định trong đặc tả biểu dữ liệu phải
cùng tôn vinh và bất kỳ vi phạm nào đối với bất kỳ một hoặc nhiều sẽ
không đảm bảo hoạt động mong muốn.
• Trừ khi có quy định khác, tất cả tối đa và tối thiểu
các giá trị trong biểu dữ liệu là trên quá trình, điện áp và
nhiệt độ.
Bảng 1. Xếp hạng tối đa tuyệt đối cho sê-ri S32K1xx
Biểu tượng Tham số Điều kiện1 Min Max Đơn vị
VDD2 - -0,3 5,8 3 V

2.7 V - 5. Điện áp cung cấp đầu vào 5V
VREFH - -0,3 5,8 3 V
Điện áp tham chiếu cao 3,3 V / 5,0 V ADC
IINJPAD_DC_ABS4 - -3 +3 mA
Dòng điện đầu vào DC liên tục (dương /
âm tính) có thể được đưa vào I / O
ghim
VIN_DC - -0,8 5,85 V

Điện áp DC liên tục trên bất kỳ chân I / O nào
đối với VSS
IINJSUM_DC_ABS - - 30 mA
Tổng giá trị tuyệt đối của dòng điện vào
trên tất cả các chân (Giới hạn DC liên tục)
6
- 0,5 V / phút 500 V / mili giây -
Tốc độ cung cấp ECU
Kẻ lang thang
Tramp_MCU7 - 0,5 V / phút 100 V / mili giây -

Tốc độ cung cấp MCU
TA
số 8
- -40 125 ° C
Nhiệt độ môi trường xung quanh
TSTG - -55 165

Nhiệt độ bảo quản ° C
VIN_TRANSIENT - - 6,8 9 V
Điện áp quá độ thoáng qua cho phép bật
I / O pin vượt quá giới hạn VIN_DC
1. Tất cả các điện áp được quy về VSS trừ khi có quy định khác.
2. Vì VDD thay đổi giữa giá trị nhỏ nhất và giá trị lớn nhất tuyệt đối, các đặc tính tương tự của I / O và
ADC sẽ thay đổi cả. Xem phần I / O thông số và thông số kỹ thuật điện ADC tương ứng để biết chi tiết.
3. Thời gian tồn tại 60 giây - Không có giới hạn tức là bộ phận không bị giữ lại và có thể chuyển đổi.
Tuổi thọ 10 giờ - Bộ phận được giữ lại bằng mạch bên ngoài tức là bộ phận đó không thể chuyển đổi.

Chung
Nguồn cung cấp phải được giữ trong điều kiện hoạt động và khi hết điều kiện hoạt động, thiết bị phải được đặt lại
hoặc tắt nguồn.
Cho phép hoạt động với nguồn cung cấp từ 5,5 V đến 5,8 V không trong điều kiện đặt lại trong 60 giây tích lũy trong suốt thời gian tồn tại,
bộ phận sẽ hoạt động với chức năng giảm.
Hoạt động với nguồn cung cấp từ 5,5 V đến 5,8 V nhưng được giữ ở điều kiện đặt lại bằng mạch bên ngoài được phép trong 10 giờ
tích lũy theo thời gian.
Nếu vượt quá giới hạn thời gian nhất định hoặc mức cung cấp, thiết bị có thể bị hỏng.
4. Khi mức điện áp đệm đầu vào gần với VDD hoặc VSS, thực tế không có khả năng tiêm dòng điện.
5. Trong khi tôn trọng giới hạn phun hiện tại tối đa
6. Đây là tốc độ cung cấp của Bộ điều khiển điện tử (ECU) và không trực tiếp là tốc độ dốc của MCU. Giới hạn áp dụng cho cả hai
tốc độ đường dốc tối đa tuyệt đối tối đa và các điều kiện vận hành điển hình.
7. Đây là tốc độ dốc nguồn cung cấp MCU và tốc độ dốc giả định rằng các nguyên tắc thiết kế S32K1xx HW trong AN5426 là
theo sau. Giới hạn áp dụng cho cả tốc độ đường dốc tối đa tuyệt đối và các điều kiện vận hành thông thường.
8. TJ (Nhiệt độ giao nhau) = 135 ° C. Giả sử TA = 125 ° C cho chế độ RUN
TJ (Nhiệt độ giao nhau) = 125 ° C. Giả sử TA = 105 ° C cho chế độ HSRUN
• Giả sử θJA tối đa cho bảng 2s2p. Xem Đặc điểm nhiệt
9. Thời gian tồn tại 60 giây; thiết bị được đặt lại (không có đầu ra nào được bật / chuyển đổi)
Bảng 2. Xếp hạng tối đa tuyệt đối cho sê-ri S32K14xW
Biểu tượng Tham số Điều kiện1 Min Max Đơn vị
VDD2 - -0,3 5,8 3 V

2.7 V - 5. Điện áp cung cấp đầu vào 5V
VREFH - -0,3 5,8 3 V
Điện áp tham chiếu cao 3,3 V / 5,0 V ADC
IINJPAD_DC_ABS4 - -3 +3 mA
Dòng điện đầu vào DC liên tục (tích cực /
ghim
VIN_DC - -0,8 5,85 V

Điện áp DC liên tục trên bất kỳ chân I / O nào
đối với VSS
IINJSUM_DC_ABS - - 30 mA
Tổng giá trị tuyệt đối của dòng điện vào
trên tất cả các chân (Giới hạn DC liên tục)
6
- 0,5 V / phút 500 V / mili giây -
Kẻ lang thang
Tốc độ cung cấp ECU
Tramp_MCU7 - 0,5 V / phút 100 V / mili giây -
Tốc độ cung cấp MCU
TA -
số 8
Nhiệt độ môi trường xung quanh -40 150 ° C
TSTG - -55 165

Nhiệt độ bảo quản ° C
VIN_TRANSIENT - - 6,8 9 V
Điện áp quá độ thoáng qua cho phép bật
I / O pin vượt quá giới hạn VIN_DC
1. Tất cả các điện áp được quy về VSS trừ khi có quy định khác.
3. Thời gian tồn tại 60 giây - Không có giới hạn tức là bộ phận không bị giữ lại và có thể chuyển đổi.
Tuổi thọ 10 giờ - Bộ phận được giữ lại bằng mạch bên ngoài tức là bộ phận đó không thể chuyển đổi.
Nguồn cung cấp phải được giữ trong điều kiện hoạt động và khi hết điều kiện hoạt động, thiết bị phải được đặt lại
hoặc tắt nguồn.
Cho phép hoạt động với nguồn cung cấp từ 5,5 V đến 5,8 V không trong điều kiện đặt lại trong 60 giây tích lũy trong suốt thời gian tồn tại,
bộ phận sẽ hoạt động với chức năng giảm.
Hoạt động với nguồn cung cấp từ 5,5 V đến 5,8 V nhưng được giữ ở điều kiện đặt lại bằng mạch bên ngoài được phép trong 10 giờ
tích lũy theo thời gian.
Nếu vượt quá giới hạn thời gian nhất định hoặc mức cung cấp, thiết bị có thể bị hỏng.
5. Trong khi tôn trọng giới hạn phun hiện tại tối đa

Chung
6. Đây là tốc độ cung cấp của Bộ điều khiển điện tử (ECU) và không trực tiếp là tốc độ dốc của MCU. Giới hạn áp dụng cho cả hai
tốc độ đường dốc tối đa tuyệt đối tối đa và các điều kiện vận hành điển hình.
7. Đây là tốc độ dốc nguồn cung cấp MCU và tốc độ dốc giả định rằng các nguyên tắc thiết kế S32K1xx HW trong AN5426 là
theo sau. Giới hạn áp dụng cho cả tốc độ đường dốc tối đa tuyệt đối và các điều kiện vận hành thông thường.
8. TJ (Nhiệt độ giao nhau) = 170 ° C. Giả sử TA = 150 ° C cho chế độ RUN
• TJ là nhiệt độ đánh giá tối đa tuyệt đối mà tại đó sản phẩm sẽ không bị hư hỏng, được đảm bảo bởi nội tại
độ tin cậy.
• Giả sử θJA tối đa cho bảng 2s2p. Xem Đặc điểm nhiệt
9. Thời gian tồn tại 60 giây; thiết bị được đặt lại (không có đầu ra nào được bật / chuyển đổi)
4.2 Yêu cầu vận hành điện áp và dòng điện

GHI CHÚ
Chức năng của thiết bị được đảm bảo ở mức xác nhận LVR,
tuy nhiên hiệu suất điện của ADC 12-bit, CMP với 8-bit
Đặc tính điện DAC, IO và mô-đun giao tiếp
đặc tính điện sẽ bị suy giảm khi điện áp giảm
dưới 2,7 V
Bảng 3. Yêu cầu hoạt động về điện áp và dòng điện đối với dòng S32K1xx 1
Biểu tượng Sự mô tả Min. Tối đa Đơn vị Ghi chú
VDD2 Điện áp cung 2,73 5.5 V 4
VDD_OFF cấp Điện áp được phép phát triển trên VDD 0 0,1 V
ghim khi nó không được cấp nguồn từ bất kỳ

nguồn cung cấp điện bên ngoài.
VDDA Điện áp cung cấp tương tự 2,7 5.5 V 4
VDD - VDDA Điện áp chênh lệch VDD-to-VDDA - 0,1 0,1 V 4
VREFH ADC tham chiếu điện áp cao 2,7 VDDA + 0,1 V 5
VREFL Điện áp tham chiếu ADC thấp -0,1 0,1 V
VODPU Mở mức điện áp kéo lên cống VDD VDD V 6
IINJPAD_DC_OP7 Dòng điện đầu vào DC liên tục (dương / -3 +3 mA

ghim
- 30 mA
IINJSUM_DC_OP Tổng dòng điện đầu vào DC liên tục có thể
được tiêm trên tất cả các chân I / O sao cho
không có sự suy giảm độ chính xác của
mô-đun tương tự: ADC và ACMP (Xem
phần Mô-đun tương tự)
1. Các điều kiện điển hình giả sử VDD = VDDA = VREFH = 5 V, nhiệt độ = 25 ° C và quá trình silic điển hình trừ khi khác
đã nêu.
3. S32K148 sẽ hoạt động từ 2,7 V khi thực thi từ FIRC nội bộ. Khi PLL được tham gia, S32K148 được đảm bảo
hoạt động từ 2,97 V. Tất cả các thiết bị gia đình S32K khác hoạt động từ 2,7 V ở mọi chế độ.
4. VDD và VDDA phải được nối tắt với một nguồn chung trên PCB. Điện áp chênh lệch giữa VDD và VDDA dành cho RF-AC
chỉ có. Tụ tách phù hợp được sử dụng để lọc nhiễu trên nguồn cung cấp. Xem ghi chú ứng dụng AN5032 vì
tham chiếu thiết kế nguồn cung cấp cho SAR ADC.
5. VREFH phải luôn bằng hoặc nhỏ hơn VDDA + 0,1 V và VDD + 0,1 V

Chung
6. Các đầu ra cống mở phải được kéo đến VDD.

Bảng 4. Yêu cầu hoạt động về điện áp và dòng điện đối với dòng S32K14xW 1
Biểu tượng Sự mô tả Min. Tối đa Đơn vị Ghi chú
VDD2 Cung cấp hiê u điê n thế 3,13 5.5 V 3
VDD_OFF Điện áp được phép phát triển trên VDD 0 0,1 V
ghim khi nó không được cấp nguồn từ bất kỳ

nguồn cung cấp điện bên ngoài.
VDDA Điện áp cung cấp tương tự 3,13 5.5 V 3
VDD - VDDA Điện áp chênh lệch VDD-to-VDDA - 0,1 0,1 V 3
VREFH ADC tham chiếu điện áp cao 3,13 VDDA + 0,1 V 4
VREFL Điện áp tham chiếu ADC thấp -0,1 0,1 V
VODPU Mở mức điện áp kéo lên cống VDD VDD V 5
IINJPAD_DC_OP6 Dòng điện đầu vào DC liên tục (dương / -3 +3 mA

ghim
- 30 mA
IINJSUM_DC_OP Tổng dòng điện đầu vào DC liên tục có thể
được tiêm trên tất cả các chân I / O sao cho
không có sự suy giảm độ chính xác của
mô-đun tương tự: ADC và ACMP (Xem
phần Mô-đun tương tự)
1. Các điều kiện điển hình giả sử VDD = VDDA = VREFH = 5 V, nhiệt độ = 25 ° C và quá trình silic điển hình trừ khi khác
đã nêu.
chỉ có. Tụ tách phù hợp được sử dụng để lọc nhiễu trên nguồn cung cấp. Xem ghi chú ứng dụng AN5032 vì
tham chiếu thiết kế nguồn cung cấp cho SAR ADC.
4. VREFH phải luôn bằng hoặc nhỏ hơn VDDA + 0,1 V và VDD + 0,1 V
5. Các đầu ra cống mở phải được kéo đến VDD.
4.3 Đặc tính vận hành nhiệt

Bảng 5. Đặc tính vận hành nhiệt cho dòng S32K1xx
Biểu tượng Tham số Giá trị Đơn vị
Min. Kiểu chữ.

Tối đa
40 - 851 ℃
Phần TA lớp C Nhiệt độ môi trường xung quanh thiên vị
40 - 1051 ℃
TJ Phần hạng C Nhiệt độ giao nhau theo thiên vị
40 - 1051 ℃
TA Phần lớp V Nhiệt độ môi trường xung quanh thiên vị
40 - 1251 ℃
TJ V-Grade Part Nhiệt độ giao nhau theo thiên vị
40 - 1252 ℃
TA Phần lớp M Nhiệt độ môi trường xung quanh thiên vị
40 - 1352 ℃
TJ M-Grade Part Nhiệt độ giao nhau theo thiên vị
1. Các giá trị được đề cập được đo ở ≤ 112 MHz trong chế độ HSRUN.
2. Các giá trị được đề cập được đo ở ≤ 80 MHz trong chế độ RUN.

Chung
Bảng 6. Đặc tính vận hành nhiệt cho dòng S32K14xW
Min. Kiểu chữ.

Tối đa
Phần TA lớp C 40 - 85 ℃
Nhiệt độ môi trường xung quanh thiên vị
TJ Phần hạng C 40 - 105 ℃

Nhiệt độ giao nhau theo thiên vị
TA Phần lớp V 40 - 105 ℃
TJ V-Grade Part 40 - 125 ℃

TA Phần lớp M 40 - 1251 ℃
TJ M-Grade Part 40 - 1351 ℃

TA W-Grade Part 40 - 1501 ℃
TJ W-Grade Part 40 - 1701 ℃

1. Các giá trị được đề cập được đo ở ≤ 80 MHz trong chế độ RUN.

Chung
4.4 Chân nguồn và chân nối đất
VDD
VREFH / VDDA / VDD

32 QFN VDD
48 LQFP VDD
Bưu kiện VSS

VREFH / VDDA
Bưu kiện VSS
VREFL / VSSA / VSS
VREFL / VSSA / VSS
CDEC
VDD
VDD
VDDA
VDDA 64 LQFP VDD
100 LQFP
VDD
VREFH
VREFH
Bưu kiện VSS
Bưu kiện VSS
VREFL
VREFL / VSSA / VSS
VSSA / VSS
CDEC
CDEC CDEC CDEC
VDD VDD
VSS VSS VDD
VDDA VDDA
VREFH 144 LQFP VDD VREFH 176 LQFP VSS
VREFL Bưu kiện VSS VREFL Bưu kiện VDD
VSSA / VSS VSSA / VSS

VSS
VDD VDD
VSS VSS
CDEC CDEC CDEC CDEC
LƯU Ý: VDD và VDDA phải được nối tắt với một nguồn chung trên PCB
Hình 6. Tách sơ đồ chân

Chung
Bảng 7. Vật tư tách tụ điện 1, 2

Biểu tượng Sự mô tả Min. 3 Kiểu chữ.
Tối đa Đơn vị
4, 5 70 100 - nF
CREF, Điện dung tách cao tham chiếu ADC
7 -
CDEC5 , 6 , Điện dung tách được khuyến nghị 70 100 nF
chỉ có. Tụ tách phù hợp được sử dụng để lọc nhiễu trên nguồn cung cấp. Xem ghi chú ứng dụng AN5032 cho
tham chiếu thiết kế nguồn cung cấp cho SAR ADC. Tất cả các chân VSS phải được kết nối với điểm chung ở mức PCB.
2. Tất cả các tụ tách phải là tụ gốm ESR thấp (ví dụ loại X7R).
3. Khuyến nghị tối thiểu là sau khi xem xét sự lão hóa của thành phần và khả năng chịu đựng.
4. Để cải thiện hiệu suất, nên sử dụng song song các tụ điện 10 μF, 0,1 μF và 1 nF.
5. Tất cả các tụ điện tách rời phải được đặt càng gần nguồn cung cấp và chân nối đất tương ứng càng tốt.
6. Liên hệ với Kỹ sư ứng dụng hiện trường tại địa phương của bạn để biết chi tiết về các phương pháp định tuyến tương tự tốt nhất.
7. Bộ lọc được sử dụng để tách nguồn cung cấp thiết bị phải tuân theo các quy tắc thực hành tốt nhất sau:
• Các tụ điện tách / bảo vệ phải nằm trên đường dẫn của vết kết nối với thành phần đó.
• Không có dấu vết vượt quá 1 mm từ lớp bảo vệ đến vết hoặc mặt đất.
• Các tụ điện tách / bảo vệ phải càng gần chân đầu vào của thiết bị càng tốt (tối đa 2 mm).
• Nối đất của bảo vệ càng ngắn càng tốt với mặt đất dưới mạch tích hợp.

Chung
VDD VDDA VSSA VREFH VREFL
VOSC = 3,3 V danh nghĩa
FIRC
SOSC SIRC ADC CMP
SPLL
VCORE = 1.2 V / 1.4 V danh nghĩa
VFlash = 3,3 V danh nghĩa
PMC
Miếng đệm
RAM hệ thống
Tốc biến RAM TCD LV SOG GPIO
I / D Cache
RAM EEE
VSS
* Lưu ý: VSSA và VSS được rút ngắn ở cấp độ gói
Hình 7. Sơ đồ nguồn
4.5 Yêu cầu vận hành LVR, LVD và POR

Bảng 8. Nguồn cung cấp VDD yêu cầu hoạt động LVR, LVD và POR cho S32K1xx series1
Biểu tượng Sự mô tả Min. Kiểu chữ.

Tối đa Đơn vị Ghi chú
VPOR Điện áp phát hiện VDD POR tăng và giảm 1.1 1,6 2.0 V
VLVR Ngưỡng giảm LVR (RUN, HSRUN và 2,50 2,58 2,7 V

Chế độ DỪNG)
- 45 - mV 2
LVR trễ
VLVR_HYST
VLVR_LP Ngưỡng giảm LVR (chế độ VLPS / VLPR) 1,97 2,22 2,44 V
VLVD Giảm ngưỡng phát hiện điện áp thấp 2,8 2,875 3 V
- 50 - mV 2
LVD trễ
VLVD_HYST
Bảng tiếp tục ở trang tiếp theo ...

Chung
Bảng 8. Nguồn cung cấp VDD yêu cầu hoạt động LVR, LVD và POR cho S32K1xx series1
(còn tiếp)

VLVW Ngưỡng cảnh báo điện áp thấp rơi 4,19 4.305 4,5 V
- 75 - mV 2
Độ trễ VLVW_HYST LVW
VBG Tham chiếu điện áp Bandgap 0,97 1,00 1,03 V
1. Trong phạm vi 3,3 V, VLVW luôn được đặt vì nguồn cung cấp vẫn dưới phạm vi VLVW. Do đó PMC.LVDSC2 [LVWIE] nên
vẫn bị xóa trong khi thiết bị hoạt động trong phạm vi 3,3 V.
2. Ngưỡng tăng là tổng của ngưỡng rơi và điện áp trễ.
Bảng 9. Nguồn cung cấp VDD yêu cầu hoạt động LVR và POR cho dòng S32K14xW1

VPOR Điện áp phát hiện VDD POR tăng và giảm 1.1 1,6 2.0 V
VLVR Ngưỡng giảm LVR (RUN và STOP 2,95 3.02 3.07 V

chế độ)
- 45 - mV 2
LVR trễ
VLVR_HYST
Ngưỡng giảm VLVR_LP3 LVR (chế độ VLPS / VLPR) 1,97 2,22 2,44 V
VLVW Ngưỡng cảnh báo điện áp thấp rơi 4,17 4.305 4,5 V
- 75 - mV 2
Độ trễ VLVW_HYST LVW
VBG Tham chiếu điện áp Bandgap 0,97 1,00 1,03 V
1. Trong phạm vi 3,3 V, VLVW luôn được đặt vì nguồn cung cấp vẫn dưới phạm vi VLVW. Do đó PMC.LVDSC2 [LVWIE] nên
vẫn bị xóa trong khi thiết bị hoạt động trong phạm vi 3,3 V.
2. Ngưỡng tăng là tổng của ngưỡng rơi và điện áp trễ.
3. Màn hình bên trong có thể đặt lại chip ở mức cung cấp cao hơn, nhưng 3,13 V trở đi chip vẫn hoạt động đầy đủ.
4.6 Các hành vi vận hành chuyển đổi chế độ nguồn
Tất cả các thông số kỹ thuật trong bảng sau giả định cấu hình đồng hồ này:
Bảng 10. Cấu hình đồng hồ
S32K1xx S32K14xW
Chế độ chạy
Nguồn đồng hồ FIRC FIRC
SYS_CLK / CORE_CLK 48 MHz 48 MHz
BUS_CLK 48 MHz 48 MHz
FLASH_CLK 24 MHz 16 MHz
Chế độ HRUN
Nguồn đồng hồ SPLL NA
SYS_CLK / CORE_CLK 112 MHz NA
BUS_CLK 56 MHz NA

Chung
Bảng 10. Cấu hình đồng hồ (tiếp theo)
S32K1xx S32K14xW
FLASH_CLK 28 MHz NA
Chế độ VLPR
Nguồn đồng hồ SIRC SIRC
BUS_CLK 4 MHz 1 MHz
FLASH_CLK 1 MHz 0,25
Chế độ STOP1 / STOP2
Nguồn đồng hồ FIRC FIRC
BUS_CLK 48 MHz 48 MHz
FLASH_CLK 24 MHz 16 MHz
Chế độ VLPS
Tất cả nguồn đồng hồ bị vô hiệu hóa 1
1. • Đối với S32K11x - FIRC / SOSC

• Đối với S32K14x, S32K14xW - FIRC / SOSC / SPLL
Bảng 11. Các hành vi vận hành chuyển đổi chế độ nguồn cho sê-ri S32K1xx
Mô tả ký hiệu Min. Kiểu chữ.

tPOR - 325 -
Sau sự kiện POR, khoảng thời gian từ điểm VDD μs
đạt 2,7 V để thực hiện lệnh đầu tiên
trên phạm vi nhiệt độ hoạt động của chip.
VLPS RUN - 17
số 8
μs
DỪNG 1 CHẠY 0,07 0,075 0,08 μs
DỪNG 2 CHẠY 0,07 0,075 0,08 μs
VLPR RUN 19 - 26 μs
VLPR VLPS 5.1 5,7 6,5 μs
VLPS VLPR 18.8 23 27,75 μs
RUN Tính toán hoạt động 0,72 0,75 0,77 μs
HSRUN Tính toán hoạt động 0,3 0,31 0,35 μs
CHẠY DỪNG 1 0,35 0,38 0,4 μs
CHẠY DỪNG 2 0,2 0,23 0,25 μs
RUN VLPS 0,3 0,35 0,4 μs
RUN VLPR 3.5 3.8 5 μs
VLPS Đánh thức DMA không đồng bộ 105 110 125 μs
STOP1 Đánh thức DMA không đồng bộ 1 1.1 1,3 μs
Đặt lại mã pin Thực thi mã - 214 -

μs

Chung
GHI CHÚ
HSRUN chỉ nên được sử dụng khi tần số vượt quá 80

MHz là bắt buộc. Khi sử dụng 80 MHz trở xuống, chế độ RUN
là chế độ hoạt động được khuyến nghị.
Bảng 12. Các hành vi vận hành chuyển đổi chế độ nguồn cho sê-ri S32K14xW

- 375 -
tPOR Sau sự kiện POR, khoảng thời gian từ điểm VDD μs
đạt 3,13 V để thực hiện lệnh đầu tiên
trên phạm vi nhiệt độ hoạt động của chip.
VLPS RUN - 17
số 8
μs
DỪNG 1 CHẠY 0,07 0,075 0,08 μs
DỪNG 2 CHẠY 0,07 0,075 0,08 μs
VLPR RUN 152 - 208 μs
VLPR VLPS 25 34 39 μs
VLPS VLPR 18.8 23 27,75 μs
RUN Tính toán hoạt động 0,72 0,75 0,77 μs
CHẠY DỪNG 1 0,35 0,38 0,4 μs
CHẠY DỪNG 2 0,2 0,23 0,25 μs
RUN VLPS 0,3 0,35 0,4 μs
RUN VLPR 7 7.6 10 μs
VLPS Đánh thức DMA không đồng bộ 105 110 125 μs
Đặt lại mã pin Thực thi mã - 255 -

μs
4.7 Tiêu thụ điện năng

Bảng sau đây cho thấy các mục tiêu tiêu thụ điện năng cho thiết bị ở các chế độ khác nhau
của các hoạt động. S32K1xx_Power_Modes _Configuration.xlsx đính kèm nêu chi tiết các chế độ
được sử dụng để thu thập dữ liệu tiêu thụ điện năng được nêu trong bảng sau đây Bảng 13. Đối với
đầy đủ chức năng tham khảo bảng: Hoạt động của mô-đun ở các chế độ nguồn có sẵn của

Bảng 13. Công suất tiêu thụ (Các kiểu in trừ khi có quy định khác) 1
2 STOP1 STOP2 RUN @ 48 RUN @ 64 MHz RUN @ 80 MHz HSRUN @ 112

VLPS (μA) VLPR (mA) 3
(mA) (mA) MHz (mA) (mA) (mA) MHz (mA)
S32K116 25 Typ 26 40 1,05 1,07 1,70 6,3 7.2 11,8 20,3 NA 245
85 Typ 76 93 1.1 1,11 1,77 6.6 7,5 12 20,6 251
Max 287 300 1,39 1,4 NA số 8 8.9 13,4 22,1 279
105 Typ 139 164 1,15 1,16 1,81 6,8 7.7 12,3 20,8 255
Max 590 603 1,68 1,69 NA 9,2 10.1 14,5 23,1 302
125 Typ NA NA NA NA 1,96 NA NA NA NA NA
Max 891 904 2,02 2,04 NA 10,4 11.3 15,6 24,1 325
S32K118 25 Typ 27 40 1,15 1,16 1,76 6.4 7.3 12,8 21,5 NA 268
85 Typ 81 100 1,20 1,21 1,82 6,7 7.6 13,2 21,8 274
Max 304 323 1,46 1,47 NA số 8 9 14,5 23,4 301
105 Typ 149 175 1,27 1,28 1,89 6.9 7.9 13,4 22,1 279
Max 606 637 1,76 1,77 NA 9,3 10.4 15,4 24,2 320
125 Typ NA NA NA NA 2.03 NA NA NA NA NA
Tối đa 1111 1126 2,32 2,33 NA 11,0 11,9 17,1 25,9 357
S32K142 25 Typ 29 40 1,17 1,21 2,19 6.4 7.4 17,3 24,6 24,5 31,3 28,8 37,5 40,5 52,2 360
85 Typ 128 137 1,48 1,51 2,31 7 số 8 17,6 24,9 25 31,6 29,1 37,7 41,1 52,5 364
Max 335 360 1,87 1,89 NA 8,6 9.4 22 28,2 26,9 33,5 32 40 44 55,6 400

Bảng 13. Công suất tiêu thụ (Các kiểu in trừ khi có quy định khác) 1 (tiếp theo)

105 Typ 240 257 1,58 1,61 2,44 7.6 8,3 18,3 25,7 25,5 31,9 29,8 38 41,5 53,1 373
Max 740 791 2,32 2,34 NA 9,9 10,9 23,1 30,2 27,8 35,3 33,8 40,7 44,9 57,4 423
125 Typ NA NA NA NA 2,84 NA NA NA NA NA NA NA NA NA NA
Tối đa 1637 1694 3,1 3,21 NA 12,7 13,7 25 32,9 30,7 38,8 36 43,8 NA 450
S32K144 25 Typ 29.8 42 1,48 1,50 2,91 7 7.7 19,7 26,9 25,1 33,3 30,2 39,6 43,3 55,6 378
85 Typ 150 159 1,72 1,85 3,08 7.2 8.1 20,4 27,1 26,1 33,5 30,5 40 43,9 56,1 381
Max 359 384 2,60 2,65 NA 9,2 9,9 23,2 29,6 29,3 36,2 34,8 42,1 46,3 59,7 435
105 Typ 256 273 1,80 2,10 3,23 7.8 8.5 20,6 27,4 26,6 33,8 31,2 40,5 44,8 57,1 390
Max 850 900 2,65 2,70 NA 10,3 11.1 23,9 30,6 30,3 37,3 35,6 43,5 47,9 61,3 445
Tối đa 1960 1998 3,18 3,25 NA 12,9 13,8 26,9 33,6 35 40,3 38,7 46,8 NA 484
S32K14xW 25 Typ 37,7 42 1,6 1,61 3 7.31 8.05 19,9 26,9 27 33,3 30,2 39,6 N / A 378
85 Typ N / A N / AN / AN / AN / A N / A N / A N / AN / AN / A N / AN / AN / A N / A N / A
Max N / A N / AN / AN / AN / A N / A N / A N / AN / AN / A N / AN / AN / A N / A N / A
105 Typ 277 280 1,9 2,1 3,42 8,28 9.03 21,1 27,4 27,5 33,8 31,2 40,5 N / A 390
Max 905 910 2,68 2,71 N / A 10.4 11.1 25,9 30,7 32,4 37,4 36,4 43,6 N / A 455
125 Typ 745 747 2,38 2,39 3,84 9,9 10,7 22,8 28,6 29 34,5 32,7 41 N / A 409

Bảng 13. Công suất tiêu thụ (Các kiểu in trừ khi có quy định khác) 1 (tiếp theo)

Tối đa 1970 1999 3,29 3,3 N / A 13.3 14 30 34,6 36,4 41,5 40,1 47.3 N / A 501
150 Typ N / A N / AN / AN / A 4,93 N / A N / A N / AN / AN / A N / AN / AN / A N / A N / A
Tối đa 3946 3980 6,39 6,41 N / A 23,2 23,9 41 45,7 47,4 52,1 51 57,2 N / A 638
S32K146 25 Typ 37 47 1,57 1,61 3,3 số 8 9.2 23,4 31,4 30,5 40,2 36,2 47,6 52 68.3 452
85 Typ 207 209 1,79 1,83 3,54 8.9 10.1 24,4 32,4 31,5 41,3 37,2 48,7 53,3 69,8 465
Max 974 981 3,32 3,38 NA 12,7 13,9 29,3 37,9 36,7 47 42,4 54,4 60,3 78 530
105 Typ 419 422 1,99 2,04 3,78 9,8 11 25,3 33,4 32,5 42,2 38,1 49,6 54,4 70,8 477
Tối đa 2004 2017 4,06 4,13 NA 17,1 18.3 34,1 42,6 41,3 51,4 46,9 58,8 65,7 82,8 587
Tối đa 3358 3380 5,28 5,38 NA 22,6 23,7 40,2 48,8 47,3 57,4 52,8 64,8 NA 660
S32K148 8 25 Typ 38 54 2,17 2,20 3,45 8.5 9,6 27,6 34,9 35,5 45,3 42,1 57,7 60,3 83,3 526
85 Typ 336 357 2,30 2,35 3,74 10.1 11.1 29,1 37,0 36,8 46,6 43,4 59,9 62,9 88,7 543
Tối đa 1660 1736 3,48 3,55 NA 14,5 15,6 34,8 43,6 41,9 53,9 48,7 65,1 70,4 96,1 609
105 Typ 560 577 2,49 2,54 4,03 10,9 11,9 29,8 37,8 37,6 47,5 45,2 61,5 63,8 89,1 565
Tối đa 2945 2970 4,40 4,47 NA 18,0 19.0 38,4 46,8 44,9 55,3 51,6 66,8 73,6 97,4 645
Tối đa 3990 4166 6,00 6,08 NA 23,4 24,5 44,3 52,5 50,9 61,3 57,5 71,6 NA 719
24 Chung
1. Các con số hiện tại điển hình là biểu thị cho quy trình silicon điển hình và có thể thay đổi dựa trên sự phân bố silicon và cấu hình người dùng. Các điều kiện điển hình giả sử
VDD = VDDA = VREFH = 5 V, nhiệt độ = 25 ° C và quá trình silic điển hình trừ khi có quy định khác. Tất cả các chân đầu ra là nổi và kéo xuống trên chip được bật cho tất cả các
chân đầu vào không sử dụng.
2. Các con số hiện tại dành cho cấu hình giảm và có thể thay đổi tùy theo cấu hình của người dùng và sự thay đổi của quy trình silicon.
3. Không được sử dụng chế độ HSRUN ở 125 ° C. Nhiệt độ môi trường tối đa cho chế độ HSRUN là 105 ° C.
4. Các giá trị được đề cập cho thiết bị S32K14x được đo ở RUN @ 80 MHz khi thiết bị ngoại vi bị vô hiệu hóa và các giá trị được đề cập cho thiết bị S32K11x được đo ở
RUN @ 48 MHz khi tắt thiết bị ngoại vi.
5. Với PMC_REGSC [CLKBIASDIS] được đặt thành 1. Xem Hướng dẫn sử dụng để biết chi tiết.
6. Dữ liệu được thu thập bằng RAM
7. Các con số về kích thước mẫu giới hạn và dữ liệu được thu thập bằng
Flash 8. Các điểm dữ liệu S32K148 giả định rằng ENET / QuadSPI / SAI, v.v. không hoạt động.
Bảng 14. Công suất tiêu thụ trong trường hợp sử dụng bổ sung VLPS ở các điều kiện điển hình 1, 2, 3
Ca sử dụng Sự mô tả Nhiệt độ. Thiết bị Đơn vị
S32K116 S32K11 S32K142 S32K144 S32K14x S32K146 S32K148

số 8 W
VLPS và RTC • Nguồn đồng hồ: LPO hoặc 25 30 30 30 31 31 38 40 μA

RTC_CLKIN -
85 96 102 148 170 227 356 μA
105 179 189 280 290 305 460 600 μA
125 281 327 570 680 700 810 1250 μA
150 - - - - 1310 - -
μA
VLPS và • Nguồn đồng hồ: SIRC 25 179 187 230 230 248 250 250 μA
LPUART TX / RX • Truyền hoặc nhận -
85 235 244 320 400 410 490 μA
liên tục sử dụng DMA
105 304 325 490 550 563 600 850 μA
• Tốc độ truyền: 19,2 kbps
125 499 551 890 1070 1102 1250 1960 μA
150 - - - - 2048 - -
μA
VLPS và • Nguồn đồng hồ: SIRC 25 107 107 135 138 140 146 146 μA
Đánh thức LPUART • Tính năng đánh thức địa chỉ 85 149 157 170 240 - 280 350 μA
được kích hoạt
105 199 223 260 400 424 480 600 μA

• Tốc độ truyền: 19,2 kbps
125 347 405 530 580 703 1000 1280 μA
150 - - - - 1340 - -
μA
VLPS và LPI2C • Nguồn đồng hồ: SIRC 25 600 600 670 690 691 820 900 μA
bậc thầy • Truyền / nhận bằng DMA 85 696 712 880 960 - 1220 1370 μA
• Tốc độ truyền: 100 kHz
105 815 852 1080 1250 1320 1660 2060 μA
125 1152 1251 1970 1980 2001 2860 3690 μA
150 - - - - 4228 - -
μA
VLPS và LPI2C • Nguồn đồng hồ: SIRC 25 260 260 260 260 260 270 280 μA
đánh thức nô lệ • Tính năng đánh thức địa chỉ 85 293 308 340 340 - 410 510 μA
được kích hoạt
• Tốc độ truyền: 100 kHz 105 339 367 430 430 458 610 810 μA
125 478 543 740 760 774 1170 1540 μA
150 - - - - 1691 - -
μA
VLPS và LPSPI • Nguồn đồng hồ: SIRC 25 2,51 2,94 2,99 3,19 3.2 3,75 4,11 mA
4 Chung
bậc thầy • Truyền / nhận bằng DMA 85 2,67 3.09 3,26 3.7 - 4,35 4,93 mA
• Tốc độ truyền: 500 kHz
25
26
Bảng 14. Công suất tiêu thụ trong trường hợp sử dụng bổ sung VLPS ở các điều kiện điển hình 1, 2, 3
Chung
(còn tiếp)
Ca sử dụng Sự mô tả Nhiệt độ. Thiết bị Đơn vị
S32K116 S32K11 S32K142 S32K144 S32K14x S32K146 S32K148

số 8 W
105 2,83 3,21 3.5 4.2 4,34 4,93 5,74 mA
125 3,34 3.53 3,93 4,63 5,38 5,97 7,38 mA
150 - - - - 7.49 - - mA
VLPS và LPIT • Nguồn đồng hồ: SIRC 25 114 114 114 114 116 120 130 μA
• 1 kênh kích hoạt -
85 158 164 190 250 260 320 μA
• Chế độ: Bộ đếm tuần hoàn 32 bit
105 210 223 310 410 425 440 570 μA
125 371 408 640 750 780 910 1280 μA
150 - - - - 1380 - -
μA
1. Tất cả các số công suất được liệt kê trong bảng này là số công suất điển hình
2. Các con số hiện tại được trích dẫn cho một mã ứng dụng nhất định và có thể thay đổi tùy theo cấu hình người dùng và sự thay đổi của quy trình silicon.
3. Các số điện năng không chỉ dành riêng cho hoạt động của chế độ VLPS mà còn bao gồm công suất do đánh thức định kỳ. Do đó, sức mạnh bao gồm đánh thức
cộng với hoạt động chế độ VLPS. Điều này dẫn đến sự phụ thuộc nhiều hơn của số điện vào mã ứng dụng.
4. LPSPI duy nhất được sử dụng là LPSPI1 trong thiết bị S32K14X nhưng LPSPI0 trong thiết bị S32K11x.
Chung
Bảng sau đây cho thấy các mục tiêu tiêu thụ điện năng cho S32K148 ở các chế độ khác nhau
của hoạt động đo lường ở 3,3 V.
Bảng 15. Công suất tiêu thụ ở 3,3 V
Chip / thiết bị Môi trường xung quanh

RUN @ 80 MHz (mA) HSRUN @ 112 MHz (mA) 1
Nhiệt độ
Thiết bị ngoại vi Thiết bị ngoại vi Thiết bị ngoại vi Thiết bị ngoại vi
(° C)
đã bật + đã bật + đã bật + đã bật +
QSPI ENET + SAI QSPI ENET + SAI
S32K148 25 Typ 67.3 79,1 89,8 105,5
85 Typ 67.4 79,2 95,6 105,9
Max 82,5 88,2 109,7 117,4
105 Typ 68.0 79,8 96,6 106,7
Max 80.3 89.1 109.0 119.0
125 Max 83,5 94,7 NA
1. Không được sử dụng chế độ HSRUN ở 125 ° C. Nhiệt độ môi trường tối đa cho chế độ HSRUN là 105 ° C.
4.8 ESD và các đặc tính bảo vệ chốt
Mô tả ký hiệu Min. Tối đa Đơn vị
2 3
VHBM Điện áp phóng tĩnh điện, mô hình cơ thể người1 , , - 4000 4000 V
2 4
VCDM Điện áp phóng tĩnh điện, kiểu thiết bị tích điện1 , ,
Tất cả các chân ngoại trừ các chân góc - 500 500 V
Chỉ ghim góc - 750 750 V
ILAT Dòng điện chốt ở nhiệt độ môi trường xung quanh 125 ° C5 - 100 100 mA
1. Lỗi thiết bị được định nghĩa là: "Nếu sau khi tiếp xúc với các xung ESD, thiết bị không đáp ứng các yêu cầu đặc điểm kỹ thuật."
2. Tất cả các thử nghiệm ESD đều tuân theo Chứng chỉ kiểm tra độ căng AEC-Q100 cho các mạch tích hợp cấp ô tô.
3. Thông số này được thử nghiệm phù hợp với AEC-Q100-002.
4. Thông số này được kiểm tra phù hợp với AEC-Q100-011.
5. Thông số này được kiểm tra phù hợp với AEC-Q100-004.
4.9 Các hành vi vận hành phát thải bức xạ EMC

Các phép đo EMC theo tiêu chuẩn IEC cấp IC có sẵn từ NXP theo yêu cầu.

Các thông số I / O
5 Các thông số I / O
5.1 Đặc tính điện xoay chiều
Trừ khi có quy định khác, độ trễ lan truyền được đo từ 50% đến 50%
điểm và thời gian tăng và giảm được đo ở các điểm 20% và 80%, như được hiển thị trong
hình sau.
Hình 8. Tham chiếu phép đo tín hiệu đầu vào
5.2 Thông số kỹ thuật chung của AC
Các thông số kỹ thuật mục đích chung này áp dụng cho tất cả các tín hiệu được định cấu hình cho GPIO, UART,
và bộ hẹn giờ.
Bảng 16. Thông số kỹ thuật chuyển mạch chung
Mô tả ký hiệu Min. Tối đa Đơn vị Ghi chú
Độ rộng xung ngắt chân GPIO (bộ lọc trục trặc kỹ thuật số 1,5 - Đồng hồ xe buýt 1, 2
bị vô hiệu hóa) - Đường dẫn đồng bộ chu kỳ
50 - ns 3
Độ rộng xung ngắt chân GPIO (bộ lọc trục trặc kỹ thuật số
bị vô hiệu hóa, bộ lọc thụ động bị vô hiệu hóa) - Đường dẫn không đồng bộ
- 10 ns 4
WFRST RESET xung đã lọc đầu vào
Tối đa là - ns 5
WNFRST RESET đầu vào không được lọc xung
(100 ns, xe buýt
thời gian đồng hồ)
1. Đây là độ rộng xung tối thiểu được đảm bảo để đi qua mạch đồng bộ chân. Các xung ngắn hơn có thể hoặc
có thể không được công nhận. Trong chế độ Dừng và VLPS, bộ đồng bộ hóa được bỏ qua để các xung ngắn hơn có thể được nhận dạng trong
trường hợp.
2. Thời gian đồng bộ và không đồng bộ lớn hơn phải được đáp ứng.
3. Các chân này không có bộ lọc thụ động trên các đầu vào. Đây là độ rộng xung ngắn nhất được đảm bảo nhận dạng.
4. Độ dài tối đa của xung RESET sẽ được lọc bởi bộ lọc bên trong chỉ khi PCR_PTA5 [PFE] ở giá trị đặt lại của nó là
1'b1.
5. Độ dài tối thiểu của xung RESET, được đảm bảo không bị lọc bởi bộ lọc bên trong chỉ khi PCR_PTA5 [PFE] được đặt lại
giá trị của 1'b1. Con số này cũng phụ thuộc vào thời gian đồng hồ xe buýt. Trong trường hợp này, độ rộng xung tối thiểu sẽ gây ra thiết lập lại
là 250 ns. Đối với các tần số xung nhịp nhanh hơn có chu kỳ xung nhịp nhỏ hơn 100 ns, độ rộng xung tối thiểu không được lọc sẽ

được 100 ns. Sau cơ chế lọc này, phần mềm có một tùy chọn để đặt bộ lọc bổ sung ngoài cơ chế này, bằng cách
đăng ký PCM_RPC và / hoặc đăng ký PORT_DFER cho PTA5.
5.3 Thông số kỹ thuật điện DC ở dải 3.3 V

GHI CHÚ
Để biết chi tiết về các loại đệm được xác định trong Bảng 17 và Bảng 19,
xem phần Tài liệu tham khảo Bảng tín hiệu IO và Tín hiệu IO
Mô tả Đầu vào (Các) tờ ghép kênh được đính kèm với

Bảng 17. Thông số kỹ thuật điện DC ở Dải 3,3 V cho dòng S32K1xx
Biểu tượng Tham số Giá trị Ghi chú đơn vị
Min. Kiểu chữ.

Tối đa
VDD
Điện áp cung cấp I / O 2,7 3,3 4 V 1
Vih
Bộ đệm đầu vào Điện áp cao 0,7 × VDD - VDD + 0,3 V 2
Vil VSS - 0,3 - 0,3 × VDD V
Bộ đệm đầu vào Điện áp thấp 3
Vhys - V
Độ trễ bộ đệm đầu vào 0,06 × VDD -
IohGPIO
3.5 - - mA
Khả năng nguồn dòng I / O được đo khi
IohGPIO-HD_DSE_0 pad Voh = (VDD - 0,8 V)
IolGPIO
3 - - mA
Khả năng tản dòng I / O được đo khi
IolGPIO-HD_DSE_0 pad Vol = 0,8 V
14 - - mA 4
IohGPIO-HD_DSE_1 Khả năng nguồn dòng I / O được đo khi
pad Voh = (VDD - 0,8 V)
IolGPIO-HD_DSE_1 12 - - mA 4
pad Vol = 0,8 V
9.5 - - mA 5
Khả năng tản dòng I / O IohGPIO-FAST_DSE_0 được đo khi
pad Voh = VDD-0.8 V
10 - - mA 5
IolGPIO-FAST_DSE_0 Khả năng tản dòng I / O được đo khi
pad Vol = 0,8 V
16 - - mA 5
IohGPIO-FAST_DSE_1 Khả năng tản dòng I / O được đo khi
pad Voh = VDD-0.8 V
15,5 - - mA 5
IolGPIO-FAST_DSE_1 Khả năng tản dòng I / O được đo khi
pad Vol = 0,8 V
IOHT - - 100 mA
Đầu ra tổng dòng điện cao cho tất cả các cổng
IIN Dòng rò đầu vào (mỗi chân) cho đầy đủ 5 5006 nA 7

phạm vi nhiệt độ ở VDD = 3,3 V
Tất cả các chân khác với chân cổng ổ đĩa cao 0,005 0,5 μA
số 8
Chân cổng ổ đĩa cao 0,010 0,5 μA

RPU
Điện trở pullup bên trong 20 60 kΩ 9
RPD
Điện trở kéo bên trong 20 60 kΩ 10
1. S32K148 sẽ hoạt động từ 2,7 V khi thực thi từ FIRC nội bộ. Khi PLL được tham gia, S32K148 được đảm bảo
hoạt động từ 2,97 V. Tất cả các thiết bị gia đình S32K khác hoạt động từ 2,7 V ở mọi chế độ.
2. Đối với các miếng đặt lại, các mức Vih tương tự được áp dụng

3. Đối với các miếng đặt lại, các mức Vil tương tự được áp dụng
4. Giá trị đưa ra được đo ở chế độ cường độ truyền động cao. Để biết giá trị ở chế độ cường độ ổ đĩa thấp, hãy xem Ioh_Standard
giá trị đã cho ở trên.
5. Chỉ để giới thiệu. Chạy mô phỏng với mô hình IBIS và bảng tùy chỉnh để có kết quả chính xác.
6. Rò rỉ điển hình được đưa ra ở nhiệt độ phòng. Tối đa là 125 ° C. Số rò rỉ tăng theo nhiệt độ,
khoảng 12 - 14 ° C giá trị tăng gấp đôi. Rò rỉ được thử nghiệm ở nhiệt độ nóng. Chúng tôi đảm bảo mức tối đa không
vượt quá. Xin lưu ý rằng khi mô-đun ADC lấy mẫu một chân, dòng điện bổ sung vượt quá số rò rỉ là
được vẽ để sạc mẫu và giữ điện dung và các bus tương tự bên trong. Đây là những điều khó dự đoán
7. Một số I / O có cả khả năng ổ đĩa cao và ổ đĩa bình thường được chọn bởi bit điều khiển Portx_PCRn [DSE] liên quan. Tất cả các
các GPIO khác chỉ là ổ đĩa thông thường. Để biết chi tiết, hãy xem (các) tờ Mô tả Đầu vào Tín hiệu IO (các) tờ Ghép kênh được đính kèm với
8. Khi sử dụng ENET và SAI trên S32K148, các giới hạn tổng thể của thiết bị liên quan đến cấu hình chân ổ đĩa cao phải là
được tôn trọng tức là Trên LQFP 144 chân, các chân đa năng: PTA10, PTD0 và PTE4 phải được đặt thành ổ đĩa thấp.
9. Được đo ở đầu vào V = VSS
10. Được đo ở đầu vào V = VDD
Bảng 18. Thông số kỹ thuật điện DC ở Dải 3,3 V cho dòng S32K14xW
Min. Kiểu chữ.

Tối đa
VDD Điện áp cung cấp I / O 3,13 3,3 4 V
Vih Bộ đệm đầu vào Điện áp cao 0,7 × VDD - VDD + 0,3 V 1
Vil Bộ đệm đầu vào Điện áp thấp VSS - 0,3 - 0,3 × VDD V 2
- V
Vhys Độ trễ bộ đệm đầu vào 0,06 × VDD -
IohGPIO 3.5 - - mA
Khả năng nguồn dòng I / O được đo khi
IohGPIO-HD_DSE_0
IolGPIO 3 - - mA
pad Vol = 0,8 V
IolGPIO-HD_DSE_0
14 - - mA 3
IohGPIO-HD_DSE_1 Khả năng nguồn dòng I / O được đo khi
12 - - mA 3
IolGPIO-HD_DSE_1 Khả năng tản dòng I / O được đo khi
pad Vol = 0,8 V
IOHT - - 100 mA
Đầu ra tổng dòng điện cao cho tất cả các cổng
IIN Dòng rò đầu vào (mỗi chân) cho toàn dải nhiệt độ ở VDD = 3,3 V 4
Chân cổng ổ đĩa cao (không bao gồm chân XTAL) 0,010 0,5 μA
Chân XTAL (PTB6) nhiệt độ ≤ 125 ° C 0,010 0,5 μA
Chân XTAL (PTB6) nhiệt độ ≥ 125 ° C 1.1 μA
RPU Điện trở pullup bên trong 20 60 kΩ 5
RPD Điện trở kéo bên trong 20 60 kΩ 6
2. Đối với các miếng đặt lại, có thể áp dụng các mức Vil tương tự
3. Giá trị đưa ra được đo ở chế độ cường độ truyền động cao. Để biết giá trị ở chế độ cường độ ổ đĩa thấp, hãy xem Ioh_Standard
giá trị đã cho ở trên.


5.4 Thông số kỹ thuật điện DC ở Dải 5.0 V

Bảng 19. Thông số kỹ thuật điện DC ở Dải 5,0 V cho dòng S32K1xx
Min. Kiểu chữ.

Tối đa
VDD Điện áp cung cấp I / O 4 - 5.5 V
Vih Bộ đệm đầu vào Điện áp cao 0,65 x - VDD + 0,3 V 1
VDD
Vil Bộ đệm đầu vào Điện áp thấp VSS - 0,3 - 0,35 x VDD V 2
0,06 x - - V
Vhys Độ trễ bộ đệm đầu vào
VDD
IohGPIO 5 - - mA
Đo khả năng nguồn dòng I / O
khi pad Voh = (VDD - 0,8 V)
IohGPIO-HD_DSE_0
5 - - mA
IolGPIO Đo khả năng tản dòng I / O
khi pad Vol = 0,8 V
IolGPIO-HD_DSE_0
IohGPIO-HD_DSE_1 Đo khả năng nguồn dòng I / O 20 - - mA 3

khi pad Voh = VDD - 0,8 V
IolGPIO-HD_DSE_1 Đo khả năng tản dòng I / O 20 - - mA 3

khi pad Vol = 0,8 V
IohGPIO-FAST_DSE_0 Đo khả năng tản dòng I / O 14.0 - - mA 4

IolGPIO-FAST_DSE_0 Đo khả năng tản dòng I / O 14,5 - - mA 4

khi pad Vol = 0,8 V
IohGPIO-FAST_DSE_1 Đo khả năng tản dòng I / O 21 - - mA 4

IolGPIO-FAST_DSE_1 Đo khả năng tản dòng I / O 20,5 - - mA 4

khi pad Vol = 0,8 V
IOHT Tổng dòng điện đầu ra cao cho tất cả các cổng -
- 100 mA
IIN Dòng rò đầu vào (mỗi chân) cho đầy đủ 5 5005 nA 6

phạm vi nhiệt độ ở VDD = 3,3 V
Chân cổng ổ đĩa cao (không bao gồm XTAL 0,010 0,5 μA
ghim)

RPD Điện trở kéo bên trong 20 50 kΩ số 8
3. Chân I / O đệm mạnh có khả năng chuyển đổi tải 50 pF lên đến 40 MHz.
4. Chỉ để giới thiệu. Chạy mô phỏng với mô hình IBIS và bảng tùy chỉnh để có kết quả chính xác.
5. Rò rỉ điển hình được đưa ra ở nhiệt độ phòng. Tối đa là 125 ° C. Số rò rỉ tăng theo nhiệt độ,
khoảng 12 - 14 ° C giá trị tăng gấp đôi. Rò rỉ được thử nghiệm ở nhiệt độ nóng. Chúng tôi đảm bảo mức tối đa không
vượt quá. Xin lưu ý rằng khi mô-đun ADC lấy mẫu một chân, dòng điện bổ sung vượt quá số rò rỉ là
được vẽ để sạc mẫu và giữ điện dung và các bus tương tự bên trong. Đây là những điều khó dự đoán


Bảng 20. Thông số kỹ thuật điện DC ở Dải 5,0 V cho dòng S32K14xW
Min. Kiểu chữ.

Tối đa
VDD 4 - 5.5 V
Điện áp cung cấp I / O
Vih Bộ đệm đầu vào Điện áp cao 0,65 x - VDD + 0,3 V -1

VDD
Vil
Bộ đệm đầu vào Điện áp thấp VSS - 0,3 - 0,35 x VDD V 1
Vhys 0,06 x - - V
Độ trễ bộ đệm đầu vào
VDD
IohGPIO 5 - - mA
khi pad Voh = (VDD - 0,8 V)
IohGPIO-HD_DSE_0
IolGPIO 5 - - mA
Đo khả năng tản dòng I / O
khi pad Vol = 0,8 V
IolGPIO-HD_DSE_0
IohGPIO-HD_DSE_1 20 - - mA 2
IolGPIO-HD_DSE_1 20 - - mA 2
Đo khả năng tản dòng I / O
khi pad Vol = 0,8 V
IOHT - 100 mA
Tổng dòng điện đầu ra cao cho tất cả các cổng -
IIN Dòng rò đầu vào (mỗi chân) cho toàn dải nhiệt độ ở VDD = 5,5 V 3
Chân cổng ổ đĩa cao 0,010 0,5 μA
Chân XTAL (PTB6) nhiệt độ ≤ 125 ° C 0,010 0,5 μA
Chân XTAL (PTB6) nhiệt độ ≥ 125 ° C 1.1 μA
RPD Điện trở kéo bên trong 20 50 kΩ 5
2. Chân I / O pad mạnh có khả năng chuyển tải 50 pF lên đến 40 MHz.
Hướng dẫn tham khảo

5.5 Thông số kỹ thuật điện AC ở dải 3.3 V

Bảng 21. Thông số kỹ thuật điện xoay chiều ở dải 3,3 V cho dòng S32K1xx
1 1 2
Biểu tượng DSE Thời gian tăng (nS) Thời gian mùa thu (nS) Điện dung (pF)
Min. Tối đa Min. Tối đa
tRFGPIO NA 3.2 14,5 3,4 15,7 25
5,7 23,7 6.0 26,2 50

Bảng 21. Thông số kỹ thuật điện AC ở Dải 3,3 V cho dòng S32K1xx (tiếp theo)
1 1 2
20.0 80.0 20,8 88.4 200
tRFGPIO-HD 0 3.2 14,5 3,4 15,7 25
5,7 23,7 6.0 26,2 50
20.0 80.0 20,8 88.4 200
1 1,5 5,8 1,7 6.1 25
2,4 8.0 2,6 8,3 50
6,3 22.0 6.0 23,8 200
tRFGPIO-FAST 0 0,6 2,8 0,5 2,8 25
3.0 7.1 2,6 7,5 50
12.0 27.0 10.3 26.8 200
1 0,4 1,3 0,38 1,3 25
1,5 3.8 1,4 3,9 50
7.4 14,9 7.0 15.3 200
1. chỉ để tham khảo. Chạy mô phỏng với mô hình IBIS và bảng tùy chỉnh của bạn để có kết quả chính xác.
2. Điện dung tối đa được hỗ trợ trên IO tiêu chuẩn. Tuy nhiên, các thông số kỹ thuật cụ thể của giao diện hoặc giao thức có thể
khác nhau, ví dụ cho ENET, QSPI, v.v. Để biết thông số kỹ thuật AC cụ thể của giao thức, hãy xem các phần tương ứng.
Bảng 22. Thông số kỹ thuật điện AC ở Dải 3,3 V cho dòng S32K14xW
1 1 2
tRFGPIO NA 3.2 14,5 3,4 15,7 25
5,7 23,7 6.0 26,2 50
20.0 80.0 20,8 88.4 200
tRFGPIO-HD 0 3.2 14,5 3,4 15,7 25
5,7 23,7 6.0 26,2 50
20.0 80.0 20,8 88.4 200
1 1,5 5,8 1,7 6.1 25
2,4 8.0 2,6 8,3 50
6,3 22.0 6.0 23,8 200
khác nhau. Để biết thông số kỹ thuật AC cụ thể của giao thức, hãy xem các phần tương ứng.

5.6 Thông số kỹ thuật điện AC ở dải 5 V

Bảng 23. Thông số kỹ thuật điện AC ở Dải 5 V cho dòng S32K1xx
DSE 1 2
Biểu tượng Thời gian tăng (nS) 1 Thời gian mùa thu (nS) Điện dung (pF)
tRFGPIO NA 2,8 9.4 2,9 10,7 25
5.0 15,7 5.1 17.4 50
17.3 54,8 17,6 59,7 200
tRFGPIO-HD 0 2,8 9.4 2,9 10,7 25
5.0 15,7 5.1 17.4 50
17.3 54,8 17,6 59,7 200
1 1.1 4,6 1.1 5.0 25
2.0 5,7 2.0 5,8 50
5,4 16.0 5.0 16.0 200
tRFGPIO-FAST 0 0,42 2,2 0,37 2,2 25
2.0 5.0 1,9 5.2 50
9.3 18.8 8.5 19.3 200
1 0,37 0,9 0,35 0,9 25
1,2 2,7 1,2 2,9 50
6.0 11,8 6.0 12.3 200
khác nhau, ví dụ cho ENET, QSPI, v.v. Để biết thông số kỹ thuật AC cụ thể của giao thức, hãy xem các phần tương ứng.
Bảng 24. Thông số kỹ thuật điện xoay chiều ở dải 5 V cho dòng S32K14xW
DSE 1 2
Biểu tượng Thời gian tăng (nS) 1 Thời gian mùa thu (nS) Điện dung (pF)
tRFGPIO NA 2,8 9.4 2,9 10,7 25
5.0 15,7 5.1 17.4 50
17.3 54,8 17,6 59,7 200
tRFGPIO-HD 0 2,8 9.4 2,9 10,7 25
5.0 15,7 5.1 17.4 50
17.3 54,8 17,6 59,7 200
1 1.1 4,6 1.1 5.0 25
2.0 5,7 2.0 5,8 50
5,4 16.0 5.0 16.0 200
khác nhau. Để biết thông số kỹ thuật AC cụ thể của giao thức, hãy xem các phần tương ứng.

5.7 Điện dung chân đầu vào tiêu chuẩn

Bảng 25. Điện dung chân đầu vào tiêu chuẩn
CIN_D - 7
Điện dung đầu vào: chân kỹ thuật số pF
GHI CHÚ
Vui lòng tham khảo Bộ tạo dao động hệ thống bên ngoài điện
thông số kỹ thuật cho chân EXTAL / XTAL.
5.8 Thông số kỹ thuật đồng hồ thiết bị

Bảng 26. Thông số kỹ thuật đồng hồ thiết bị 1
Biểu tượng Sự mô tả Min. Tối đa Đơn vị
Chế độ chạy tốc độ cao2

fSYS - 112 MHz
Hệ thống và đồng hồ lõi
fBUS Đồng hồ xe buýt
- 56 MHz
FFLASH Đồng hồ nhấp nháy
- 28 MHz
Chế độ chạy bình thường (sê-ri S32K11x)
fSYS - 48 MHz
- 48 MHz
- 24 MHz
3
Chế độ chạy bình thường (sê-ri S32K14x)
fSYS - 80 MHz
- 404 MHz
- 26,67 MHz
5
Chế độ chạy bình thường (sê-ri S32K14xW)
fSYS - 80 MHz
- 404 MHz
- 20 MHz
Chế độ VLPR (sê-ri S32K1xx) 6

fSYS - 4 MHz
- 4 MHz
- 1 MHz
Chế độ VLPR (sê-ri S32K14xW) 6

fSYS - 1 MHz
- 1 MHz
- 0,25 MHz
1. Tham khảo phần So sánh tính năng để biết tính khả dụng của các chế độ và các thông số kỹ thuật khác.

Các yêu cầu và hành vi vận hành ngoại vi
2. Chỉ khả dụng trên một số thiết bị. Xem phần So sánh tính năng.
3. Với SPLL làm nguồn đồng hồ hệ thống.
4. 48 MHz khi fSYS là 48 MHz 5.
Với SPLL là nguồn xung nhịp hệ thống.
6. Các giới hạn tần số trong chế độ VLPR ở đây ghi đè lên bất kỳ thông số tần số nào được liệt kê trong thông số kỹ thuật thời gian cho bất kỳ
mô-đun khác.
6 Các yêu cầu và hành vi vận hành ngoại vi
6.1 Mô-đun hệ thống

Không có thông số kỹ thuật điện cần thiết cho các mô-đun hệ thống của thiết bị.
6.2 Mô-đun giao diện đồng hồ
6.2.1 Hệ thống bên ngoài Thông số kỹ thuật về điện của Bộ tạo dao động

Mô-đun giao diện đồng hồ
Bộ so sánh đầu vào đơn

(SÓNG NGOÀI) ref_clk
Mux
Bộ so sánh đầu vào vi sai

(Chế độ HG / LP)
Máy dò đỉnh
Chế độ LP
Người lái xe
(Chế độ HG / LP)
Kéo xuống điện trở (TẮT)
ESD PAD ESD PAD

280 ohms 40 ohms
Mã pin EXTAL Ghim XTAL
Điện trở phản hồi 1M ohms Dòng điện trở để hạn chế dòng
điện
Pha lê hoặc bộ cộng hưởng

C1 C2
Hình 9. Sơ đồ kết nối bộ tạo dao động
Bảng 27. Thông số kỹ thuật điện của Bộ tạo dao động hệ thống bên ngoài

gmXOSC Độ dẫn truyền dao động tinh thể
SCG_SOSCCFG [RANGE] = 2'b10 cho 4-8 MHz 2,2 - 13,7 mA / V
16 - 47
SCG_SOSCCFG [RANGE] = 2'b11 cho 8-40 MHz mA / V
BIỆT THỰ Điện áp thấp đầu vào - chân EXTAL ở chế độ đồng hồ bên ngoài VSS - 1,15 V
VIH Điện áp cao đầu vào - chân EXTAL trong đồng hồ bên ngoài 0,7 * VDD - VDD V
cách thức
- - -
C1 Điện dung tải EXTAL 1
- - -
C2 Điện dung tải XTAL 1
RF Điện trở phản hồi 2

- - - MΩ
Chế độ tăng lợi thấp (HGO = 0)

Mô-đun giao diện đồng hồ
Bảng 27. Thông số kỹ thuật điện của Bộ tạo dao động hệ thống bên ngoài
(còn tiếp)

- 1 - MΩ
Chế độ tăng cao (HGO = 1)
3 Điện trở nối tiếp
RS,
- 0 - kΩ
- 0 - kΩ
Vpp_XTAL Biên độ dao động từ đỉnh đến đỉnh của dao động (chế độ dao động) tại XTAL
4
- 1,0 - V
- 3,3 - V
Vpp_EXTAL Biên độ dao động từ đỉnh đến đỉnh của dao động (chế độ dao động) ở EXTAL 4, 5
0,8 - - V
1,7 - - V
Chế độ khuếch đại cao (HGO = 1), VDD = 4,0 V đến 5,5 V
VSOSCOP Điểm hoạt động dao động 4

1,15 - - V
1. Mạch dao động tinh thể cung cấp dao động ổn định khi gmXOSC > 5 * gm_crit. Gm_crit được định nghĩa là:
2
gm_crit = 4 * (ESR + RS) * (2πF) 2 * (C0 + CL)
ở đâu:
• gmXOSC là độ tự cảm của mạch dao động bên trong

• ESR là điện trở loạt tương đương của tinh thể bên ngoài
• RS là điện trở nối tiếp được kết nối giữa chân XTAL và tinh thể bên ngoài để hạn chế dòng điện
• F là tần số dao động của tinh thể ngoài
• C0 là điện dung shunt của tinh thể bên ngoài
• CL là tổng điện dung tải của tinh thể bên ngoài. CL = Cs + [C1 * C2 / (C1 + C2)]
• Cs là điện dung đi lạc hoặc ký sinh trên chân do bất kỳ dấu vết PCB nào
• Điện dung tải ngoài C1, C2 trên các chân EXTAL và XTAL
Xem bảng dữ liệu sản xuất để biết các giá trị thành phần tinh thể bên ngoài
2. • Khi chọn độ lợi thấp, RF bên trong sẽ được chọn và không nên gắn RF bên ngoài.
• Khi chọn độ lợi cao, cần kết nối RF bên ngoài (1 M Ohm) để tinh thể hoạt động tốt. Vì
điện trở bên ngoài, dung sai lên đến 5% được cho phép.
3. RS nên được lựa chọn cẩn thận để có biên độ dao động thích hợp cho cả thiết bị tinh thể bảo vệ hoặc thiết bị cộng hưởng và
thỏa mãn điều kiện khởi động dao động thích hợp.
4. Các chân EXTAL và XTAL chỉ nên được kết nối với các thành phần dao động bắt buộc và không được kết nối với bất kỳ
các thiết bị khác.
5. Giá trị tối thiểu chỉ được hiển thị dưới dạng tham khảo, tuy nhiên, thiết kế CTNH cần đảm bảo giá trị này đạt đến giá trị lớn nhất bằng
tuân theo các hướng dẫn được đưa ra trong các ghi chú ở trên (ghi chú 1, 2 và 3) và thực hiện kiểm tra độ bền cần thiết tại
mức độ ứng dụng. Trong quá trình thử nghiệm, một đầu dò điện dung thấp (<5 pF) phải được sử dụng để tránh bất kỳ sự sụt giảm nào trong Vpp_EXTAL
giá trị.
6.2.2 Đặc điểm tần số của bộ tạo dao động hệ thống bên ngoài

Bảng 28. Thông số tần số của Bộ tạo dao động Hệ thống Bên ngoài

S32K14x / S32K11x S32K14x / S32K11x S32K14x / S32K11x

S32K14xW S32K14xW S32K14xW
4 - 40 1, 2 MHz
fosc_hi Tinh thể dao động hoặc bộ cộng hưởng
tần số
- - 50 48 MHz 3, 2, 4
fec_extal Tần số đồng hồ đầu vào (đồng hồ bên ngoài
cách thức)
tdc_extal Chu kỳ nhiệm vụ đồng hồ đầu vào (đồng hồ bên ngoài 48 50 52 % 3, 2, 4

cách thức)
tcst Thời gian khởi động Crystal
- 1,5 - 5
Chế độ tăng lợi thấp 8 MHz (HGO = 0) bệnh đa xơ cứng
- 2,5 -
Chế độ khuếch đại cao 8 MHz (HGO = 1)
- 2 -
Chế độ khuếch đại thấp 40 MHz (HGO = 0)
- 2 -
Chế độ khuếch đại cao 40 MHz (HGO = 1)
1. Đối với xung nhịp lý tưởng là 40 MHz, nếu yêu cầu ứng dụng cho phép, lỗi +/- 5% được hỗ trợ với chu kỳ nhiệm vụ 50%.
2. (S32K14xW) Ở 40 MHz đến 36 MHz khi tìm nguồn cho đồng hồ ADC, vui lòng sử dụng bộ chia ADCn.ADC_CFG1 [ADICLK] thành ½ hoặc thấp hơn cho phiên bản ADC cụ thể. Đây
sẽ giúp đạt được yêu cầu về chu kỳ nhiệm vụ. Đối với chu kỳ nhiệm vụ 36 MHz và 32 MHz, 45-55% hoặc tốt hơn được duy trì. Đối với tần số thấp hơn 32 MHz, vui lòng
duy trì chu kỳ nhiệm vụ từ 40-50% hoặc tốt hơn.
3. S32K1xx: Các tần số dưới 40 MHz có thể được sử dụng cho chu kỳ nhiệm vụ bị suy giảm lên đến 40-60%. Khi sử dụng cho đồng hồ ADC, các hạn chế khác sẽ được áp dụng. Ở tần số 50 MHz đến 45
MHz khi tìm nguồn cho đồng hồ ADC, vui lòng sử dụng bộ chia ADCn.ADC_CFG1 [ADICLK] thành ½ hoặc thấp hơn cho phiên bản ADC cụ thể. Điều này sẽ giúp đạt được chu kỳ nhiệm vụ
yêu cầu. đối với 45 MHz và 41 MHz, nên duy trì chu kỳ làm việc 45-55% hoặc cao hơn.
4. (S32K14xW) Các giới hạn cho xung nhịp ADC nguồn là 40 MHz, vì vậy trong trường hợp xung nhịp đầu vào cao hơn 40 MHz, nó không thể được sử dụng làm nguồn xung nhịp ADC.
5. Phải tuân thủ các quy trình bố trí bo mạch PC thích hợp để đạt được các thông số kỹ thuật.
đồng
diện
giao
đun
Mô-
hồ
39
Thông số kỹ thuật của System Clock Generation (SCG)
6.2.3 Thông số kỹ thuật của System Clock Generation (SCG)
6.2.3.1 Thông số kỹ thuật điện Bộ dao động RC bên trong nhanh (FIRC)
Bảng 29. Thông số kỹ thuật điện Bộ dao động RC bên trong nhanh cho dòng S32K1xx
Biểu tượng Tham số1 Giá trị Đơn vị
Min. Kiểu chữ.

Tối đa
- 48 - MHz
Tần số mục tiêu FIRC FFIRC
ΔF - ± 0,5 ± 1
Độ lệch tần số trong quá trình, điện áp và % FFIRC
nhiệt độ <105 ° C
- ± 0,5 ± 1,1
ΔF125 Độ lệch tần số trong quá trình, điện áp và % FFIRC
TStartup Thời gian khởi động 3,4 5 µs2

3 - 300 500
TJIT, Cycle-to-Cycle jitter ps
- 0,04 0,1
TJIT3 Rung động lâu dài hơn 1000 chu kỳ % FFIRC
1. Với bộ điều chỉnh FIRC cho phép

2. Thời gian khởi động được định nghĩa là khoảng thời gian từ khi đồng hồ kích hoạt đến khi đồng hồ sẵn sàng sử dụng hệ thống.
3. FIRC làm đồng hồ hệ thống
Bảng 30. Thông số kỹ thuật điện Bộ dao động RC bên trong nhanh cho dòng S32K14xW
Biểu tượng Tham số1 Giá trị Đơn vị
Min. Kiểu chữ.

Tối đa
- 48 - MHz
Tần số mục tiêu FIRC FFIRC
ΔF - ± 0,5 ± 1,4
Độ lệch tần số trong quá trình, điện áp và % FFIRC
nhiệt độ
TStartup Thời gian khởi động 3,4 5 µs2

3 - 300 500
TJIT, Cycle-to-Cycle jitter ps
- 0,04 0,1
TJIT3 Rung động lâu dài hơn 1000 chu kỳ % FFIRC
1. Với bộ điều chỉnh FIRC cho phép

2. Thời gian khởi động được định nghĩa là khoảng thời gian từ khi đồng hồ kích hoạt đến khi đồng hồ sẵn sàng sử dụng hệ thống.
3. FIRC làm đồng hồ hệ thống
GHI CHÚ
Bộ dao động RC bên trong nhanh tuân thủ LIN khi thiết bị
được sử dụng như một nút nô lệ.

Thông số kỹ thuật của System Clock Generation (SCG)
6.2.3.2 Thông số kỹ thuật điện của bộ dao động RC bên trong chậm (SIRC)
Bảng 31. Thông số kỹ thuật điện của bộ tạo dao động RC bên trong chậm (SIRC) cho dòng S32K1xx
Min. Kiểu chữ.

Tối đa
FSIRC - - MHz
Tần số mục tiêu SIRC số 8
ΔF - - ± 3 % FSIRC
Độ lệch tần số trong quá trình, điện áp và
ΔF125 - - ± 3,3 % FSIRC
- 9 12,5
TStartup Thời gian khởi động µs1
1. Thời gian khởi động được định nghĩa là thời gian từ khi đồng hồ kích hoạt đến khi đồng hồ sẵn sàng sử dụng hệ thống.
Bảng 32. Thông số kỹ thuật điện của bộ tạo dao động RC bên trong chậm (SIRC) cho dòng S32K14xW
Min. Kiểu chữ.

Tối đa
FSIRC - - MHz
Tần số mục tiêu SIRC số 8
ΔF - - ± 3,3 % FSIRC
nhiệt độ
- 9 12,5
TStartup Thời gian khởi động µs1
1. Thời gian khởi động được định nghĩa là thời gian từ khi đồng hồ kích hoạt đến khi đồng hồ sẵn sàng sử dụng hệ thống.
6.2.4 Thông số kỹ thuật điện của Bộ tạo dao động công suất thấp (LPO)
Bảng 33. Thông số kỹ thuật điện của Bộ tạo dao động công suất thấp (LPO)
Min. Kiểu chữ.

Tối đa
S32K1xx / S32K1xx / S32K1xx S32K14xW

S32K14xW S32K14xW
FLPO Bộ tạo dao động công suất thấp bên trong 113 128 139 141 kHz
tần số
- -
Thời gian bắt đầu khởi động
20 µs

Bộ nhớ và giao diện bộ nhớ
6.2.5 Thông số kỹ thuật điện SPLL

Bảng 34. Thông số kỹ thuật điện SPLL
Biểu tượng Tham số Min. Kiểu chữ.

S32K1xx / S32K1xx / S32K1xx S32K14xW

S32K14xW S32K14xW
- 16 MHz
Phạm vi tần số tham chiếu FSPLL_REF1 PLL số 8
- 40 48 MHz
Tần số đầu vào FSPLL_Input2 PLL số 8
180 - 320 MHz

Tần số đầu ra FVCO_CLK VCO
90 - 160 MHz
Tần số đầu ra FSPLL_CLK PLL
JCYC_SPLL Bộ ngắt quãng thời gian PLL (RMS) 3
- 120 -
ở FVCO_CLK 180 MHz ps
- 75 -
JACC_SPLL PLL chập chờn tích lũy trên 1µs (RMS) 3
- - 13504
- - 6004
± 4,47 - ± 5,97
DUNL Khóa dung sai tần số lối ra %
- S
TSPLL_LOCK Thời gian phát hiện khóa phát hiện 5 - 150 × 10-6 + 1075 (1 / FSPLL_REF)
1. FSPLL_REF là dải tần số tham chiếu PLL sau PREDIV. Đối với cài đặt PREDIV và MULT, hãy tham khảo SCG_SPLLCFG
sổ đăng ký của Sổ tay Tham khảo.
2. FSPLL_Input là dải tần số đầu vào PLL trước khi PREDIV phải được giới hạn trong dải từ 8 MHz đến 40 MHz. Đầu vào này
nguồn có thể được lấy từ bộ dao động tinh thể hoặc một số nguồn xung nhịp vuông bên ngoài khác bằng cách sử dụng bỏ qua OSC
cách thức. Đối với cài đặt nguồn đồng hồ bên ngoài, hãy tham khảo thanh ghi SCG_SOSCCFG của Sổ tay Tham khảo.
3. Đặc điểm kỹ thuật này thu được bằng cách sử dụng PCB do NXP phát triển. PLL jitter phụ thuộc vào đặc tính tiếng ồn của từng
PCB và kết quả sẽ khác nhau
4. Hành vi của jitter PLL tích lũy bão hòa hơn 1us.
5. Thời gian phát hiện bộ dò khóa được định nghĩa là thời gian giữa việc kích hoạt PLL và tính sẵn sàng của đồng hồ để sử dụng hệ thống.
6,3 Bộ nhớ và giao diện bộ nhớ
6.3.1 Thông số kỹ thuật về điện của mô-đun bộ nhớ flash (FTFC / FTFM)
Phần này mô tả các đặc tính điện của mô-đun bộ nhớ flash.
6.3.1.1 Đặc điểm kỹ thuật thời gian flash - lệnh

Bảng 35. Thông số kỹ thuật định thời lệnh flash cho dòng S32K14x
Biểu tượng Mô tả1 S32K142 S32K144 S32K146 S32K148

Typ Max Typ Max Typ Max Typ Max Ghi chú đơn vị tối đa
trd1blk Đọc 1 khối 32 KB flash - - - - - - - - - ms

thời gian thực hiện

Bảng 35. Thông số kỹ thuật định thời lệnh flash cho dòng S32K14x (tiếp theo)

64 KB flash - 0,5 - 0,5 - 0,5 - -
128 KB flash - - - - - - - -
256 KB flash - 2 - - - - - -
512 KB flash - - - 1.8 - 2 - 2
trd1sec Đọc 1 phần 2 KB flash - 75 - 75 - 75 - 75 µs

4 KB flash - 100 - 100 - 100 - 100
-
tpgmchk Kiểm tra chương trình - 95 - 95 - 95 - 100 µs
- 90 225 90 225
tpgm8 Cụm từ chương trình 225 90 225 90 µs
tersblk Xóa Flash 32 KB flash - - - - - - - - ms 2

Thực thi khối
64 KB flash 30 550 30 550 30 550 - -
thời gian
128 KB flash - - - - - - - -
256 KB flash 250 2125 - - - - - -
512 KB flash - - 250 4250 250 4250 250 4250
tersscr Xóa Flash - 12 130 12 130 12 130 12 130 mili giây 2

Thực thi khu vực
thời gian
- 5 - 5 - 5 - 5 - mili giây
tpgmsec1k Phần chương trình
(1KB flash)
trd1all Đọc tất cả 1 giây
- - 2,8 - 2,3 - 5,2 - 8,2 bệnh đa xơ cứng
Thực thi khối

thời gian
-
trdonce Đọc một lần - 30 - 30 - 30 - 30 µs
-
tpgmonce Chương trình một lần 90 - 90 - 90 - 90 - µs
tersall Xóa tất cả các khối - 250 2800 400 4900 700 10000 1400 17000 ms 2
-
tvfykey Xác minh Backdoor - 35 - 35 - 35 - 35 µs
Khóa truy cập
tersallu Xóa tất cả các khối - 250 2800 400 4900 700 10000 1400 17000 ms 2
Không an toàn
tpgmpart Chương trình 32 KB 70 - 70 - 70 - - - ms 3

Phân vùng cho EEPROM
EEPROM sao lưu
64 KB 71 - 71 - 71 - 150 -
EEPROM
sao lưu

tsetram Đặt FlexRAM Điều khiển 0,08 - 0,08 - 0,08 - 0,08 - ms 3

Hàm số Mã 0xFF
32 KB 0,8 1,2 0,8 1,2 0,8 1,2 - -
EEPROM
sao lưu
48 KB 1 1,5 1 1,5 1 1,5 - -
EEPROM
sao lưu
64 KB 1,3 1,9 1,3 1,9 1,3 1,9 1,3 1,9
EEPROM
sao lưu
teewr8b Byte viết thư cho 32 KB 3851700 385 1700 385 1700 - - µs 3 , 4
FlexRAM EEPROM
thời gian thực hiện sao lưu
48 KB 430 1850 430 1850 430 1850 - -
EEPROM
sao lưu
64 KB 475 2000 475 2000 475 2000 475 4000
EEPROM
sao lưu
teewr16b 16-bit ghi vào 32 KB 3851700 385 1700 385 1700 - - µs 3 , 4
FlexRAM EEPROM
48 KB 430 1850 430 1850 430 1850 - -
EEPROM
sao lưu
64 KB 475 2000 475 2000 475 2000 475 4000
EEPROM
sao lưu
teewr32bers 32-bit ghi vào - 360 2000 360 2000 360 2000 360 2000 µs
FlexRAM đã xóa
địa điểm
teewr32b 32-bit ghi vào 32 KB 630 2000 630 2000 630 2000 - - µs 3 , 4
FlexRAM EEPROM
48 KB 720 2125 720 2125 720 2125 - -
EEPROM
sao lưu
64 KB 810 2250 810 2250 810 2250 810 4500
EEPROM
sao lưu
tquickwr Nhanh 32-bit 32-bit đầu tiên 200 550 200 550 200 550 200 1100 µs 4 , 5 , 6
Viết thực thi viết
time: Thời gian từ
Thứ 2 đến hết 150 550 150 550 150 550 150 550
Thanh toán bù trừ CCIF
Bên cạnh Cuối cùng
(bắt đầu viết)
(Nth-1) 32-
cho đến CCIF
viết bit

cài đặt (32-bit Cuối cùng (thứ N) 200 550 200 550 200 550 200 550
viết hoàn chỉnh, Ghi 32 bit
sẵn sàng cho tiếp theo (thời gian cho
Ghi 32-bit) chỉ viết,

không dọn dẹp)
- ms 7
tquickwrClnup Viết nhanh - (# của - (# của - (# của - (# của
Dọn dẹp Nhanh Nhanh Nhanh Nhanh
thời gian thực hiện Đã viết Đã viết) Đã viết Đã viết
*
) * 2.0 2.0 ) * 2.0 ) * 2.0
1. Tất cả thời gian lệnh đều giả định tần số đồng hồ flash 25 MHz hoặc lớn hơn (đối với thời gian đồng bộ hóa giữa nội bộ / bên ngoài
đồng hồ).
2. Thời gian tối đa cho các thông số xóa dựa trên kỳ vọng vào cuối vòng đời của chu trình.
3. Đối với tất cả các điều khoản Mô phỏng EEPROM, thời gian được chỉ định được hiển thị giả định rằng quá trình dọn dẹp bản ghi trước đó đã xảy ra
(tquickwrClnup). Điều này có thể được xác minh bằng cách thực hiện FCCOB Command 0x77 và kiểm tra nội dung FCCOB số 5 hiển thị
0x00 - Không phát hiện thấy sự cố EEPROM nào.
4. Lần đầu tiên ghi EERAM sau khi Reset hoặc SETRAM có thể phát sinh thêm chi phí cho việc dọn dẹp EEE, dẫn đến tối đa 2 lần
lần hiển thị.
5. Chỉ sau khi lần ghi thứ N hoàn tất thì mọi dữ liệu mới có giá trị. Có thể xảy ra chi phí dọn dẹp lược đồ bản ghi EEPROM được mô phỏng
sau thời điểm này ngay cả sau khi duyệt hoặc đặt lại. Nếu thiết lập lại bật nguồn xảy ra trước khi quá trình ghi thứ N hoàn tất, thì bản ghi hợp lệ cuối cùng
tập hợp sẽ vẫn hợp lệ và các bản ghi mới sẽ bị loại bỏ.
6. Thời gian Ghi nhanh có thể mất đến 550 µs, vì có thể xảy ra quá trình dọn dẹp bổ sung khi vượt qua ranh giới khu vực.
7. Thời gian để dọn dẹp chi phí lược đồ bản ghi EEPROM giả lập. Tự động thực hiện sau khi hoàn thành lần ghi cuối cùng (thứ N),
giả sử vẫn được cấp nguồn. Hoặc thông qua lệnh thực thi dọn dẹp SETRAM được yêu cầu sau đó.
Bảng 36. Thông số kỹ thuật về thời gian lệnh flash

S32K142W S32K144W
Biểu tượng Mô tả-1 Typ Max Typ Max Đơn vị Ghi chú
trd1blk Đọc 1 khối 64 KB flash - 0,8 - 0,8 bệnh đa xơ cứng

256 KB flash - 2,5 - -
512 KB flash - - - 2,6
trd1sec Đọc 1 phần 2 KB flash - 200 - 200 µs

4 KB flash - 220 - 220
- - 200 - 200
tpgmchk Kiểm tra chương trình µs
- 150 330 150 330

tpgm8 Cụm từ chương trình µs
tersblk Xóa khối Flash 64 KB flash 100 1100 100 1100 bệnh đa xơ cứng -1
256 KB flash 350 4400 - -
512 KB flash - - 700 8600
Xóa khu vực flash - 20 275 20 275 -1

tersscr bệnh đa xơ cứng
tpgmsec Phần chương trình 1 KB flash 7 - 7 - bệnh đa xơ cứng
Đọc 1 giây tất cả khối - - 3,5 - 3,5

trd1all bệnh đa xơ cứng

Bảng 36. Thông số kỹ thuật về thời gian lệnh flash (tiếp theo)
S32K142W S32K144W
Biểu tượng Mô tả-1 Typ Max Typ Max Đơn vị Ghi chú
Đọc một lần - - 40 - 40

trdonce µs
-
tpgmonce Chương trình một lần 150 - 150 - µs
tersall Xóa tất cả các khối - 475 5550 825 9750 bệnh đa xơ cứng -1
- - 45 - 45
tvfykey Xác minh Backdoor µs
Khóa truy cập
tersallu Xóa tất cả các khối - 475 5550 825 9750 bệnh đa xơ cứng -1
Thực thi không an toàn
thời gian
tpgmpart Phân vùng chương trình cho 32 KB EEPROM 98 - 98 - mili giây -1

Thực thi EEPROM sao lưu
thời gian
64 KB EEPROM 100 - 100 -
sao lưu
tsetram Đặt FlexRAM Mã điều khiển 0xFF 0,125 0,160 0,125 0,160 mili giây -1
Thực thi chức năng
32 KB EEPROM 1,0 1,5 1,0 1,5
thời gian
sao lưu
48 KB EEPROM 1,2 1,8 1,2 1,8

sao lưu
64 KB EEPROM 1,4 2.1 1,4 2.1
sao lưu
teewr32b 32-bit ghi vào 32 KB EEPROM 1250 4000 1250 4000 µs -1, -1
Thực thi FlexRAM sao lưu

thời gian
48 KB EEPROM 1500 4125 1500 4125
sao lưu
64 KB EEPROM 1700 4250 1700 4250

sao lưu
tquickwr Viết nhanh 32-bit Ghi 32-bit đầu tiên 300 1400 300 1400 µs -1, -1, -1
thời gian thực hiện: Thời gian

Thứ 2 đến tiếp theo 275 1000 275 1000
từ thanh toán bù trừ CCIF
đến Cuối cùng (Nth-1) 32-
(bắt đầu viết) cho đến khi
viết bit
Cài đặt CCIF (32-bit
375 1200 375 1200
viết hoàn chỉnh, Cuối cùng (thứ N) 32-bit
sẵn sàng cho 32-bit tiếp theo viết (thời gian để viết
viết) duy nhất, không phải dọn dẹp)
- -1
tquickwrClnup Ghi nhanh dọn dẹp - (# của - (# của bệnh đa xơ cứng
thời gian thực hiện Nhanh Nhanh

Viết) * Viết) *
3.6 3.6

Bảng 37. Thông số kỹ thuật định thời lệnh flash cho dòng S32K11x
Biểu tượng Mô tả1 S32K116 S32K118

Typ Max Typ Max Ghi chú đơn vị
trd1blk Đọc 1 thực thi khối 32 KB flash - 0,36 - 0,36 bệnh đa xơ cứng
thời gian
64 KB flash - - - -
128 KB flash - 1,2 - -
256 KB flash - - - 2
512 KB flash - - - -
trd1sec Đọc 1 phần 2 KB flash - 75 - 75 µs

4 KB flash - 100 - 100
- - 100 - 100
tpgmchk Kiểm tra chương trình µs
- 90 225 90 225
tpgm8 Cụm từ chương trình µs
tersblk Xóa khối Flash 32 KB flash 15 300 15 300 bệnh đa xơ cứng 2

64 KB flash - - - -
Flash 128 KB 120 1100 - -
256 KB flash - - 250 2125

512 KB flash - - - -
Xóa khu vực flash - 12 130 12 130 2

tersscr bệnh đa xơ cứng
- 5 - 5 -
tpgmsec1k Phần chương trình bệnh đa xơ cứng
thời gian thực hiện (1 KB

tốc biến)
Đọc 1 giây tất cả khối - - 1,7 - 2,8

trd1all bệnh đa xơ cứng
- - 30 - 30
trdonce Đọc một lần thực hiện µs
thời gian
- 90 - 90 -
tpgmonce Chương trình một lần thực hiện µs
thời gian
Xóa tất cả các khối - 150 1500 230 2500 2

tersall bệnh đa xơ cứng
- - 35 - 35
tvfykey Xác minh quyền truy cập cửa hậu µs
Thời gian thực hiện chính
Xóa tất cả các khối - 150 1500 230 2500 2

tersallu bệnh đa xơ cứng
Thời gian thực hiện không an toàn
32 KB EEPROM 71 - 71 - 3
tpgmpart Phân vùng chương trình cho bệnh đa xơ cứng
Thời gian thực thi EEPROM sao lưu
64 KB EEPROM - - - -
sao lưu
tsetram Đặt chức năng FlexRAM Mã kiểm soát 0,08 - 0,08 - bệnh đa xơ cứng 3
thời gian thực hiện 0xFF
32 KB EEPROM 0,8 1,2 0,8 1,2
sao lưu

Biểu tượng Mô tả1 S32K116 S32K118
Typ Max Typ Max Ghi chú đơn vị
sao lưu
sao lưu
teewr8b Byte ghi vào FlexRAM 32 KB EEPROM 385 1700 385 1700 µs 3 , 4

sao lưu
sao lưu
teewr16b Ghi 16-bit vào FlexRAM 32 KB EEPROM 385 1700 385 1700 µs 3 , 4

sao lưu
sao lưu
teewr32bers - 360 2000 360 2000
32-bit ghi để xóa µs
Vị trí FlexRAM
teewr32b Ghi 32-bit vào FlexRAM 32 KB EEPROM 630 2000 630 2000 µs 3 , 4

sao lưu
sao lưu
tquickwr Viết nhanh 32-bit 32-bit đầu tiên ghi 200 550 200 550 µs 4 , 5 , 6
thời gian thực hiện: Thời gian

Thứ 2 đến tiếp theo 150 550 150 550
từ thanh toán bù trừ CCIF (bắt đầu
đến Cuối cùng (Nth-1)
ghi) cho đến CCIF Ghi 32 bit
cài đặt (ghi 32-bit
Cuối cùng (thứ N) 32-bit 200 550 200 550
hoàn thành, sẵn sàng cho tiếp theo
Ghi 32-bit) viết (thời gian cho
chỉ viết, không

dọn dẹp)
- - - 7
tquickwrClnup Quick Write Cleanup (# của (# trong tổng số Nhanh
bệnh đa xơ cứng
thời gian thực hiện Nhanh Viết) * 2.0

Viết) *
2.0
1. Tất cả thời gian lệnh giả định tần số đồng hồ flash 25 MHz hoặc lớn hơn (đối với thời gian đồng bộ hóa giữa nội bộ / bên ngoài
đồng hồ).
2. Thời gian tối đa cho các thông số xóa dựa trên kỳ vọng vào cuối vòng đời của chu trình.
3. Đối với tất cả các điều khoản Mô phỏng EEPROM, thời gian được chỉ định được hiển thị giả định rằng quá trình dọn dẹp bản ghi trước đó đã xảy ra. Điều này có thể
được xác minh bằng cách thực thi FCCOB Command 0x77 và kiểm tra nội dung FCCOB số 5 hiển thị 0x00 - Không có EEPROM
vấn đề được phát hiện.
4. Lần đầu tiên ghi EERAM sau khi Reset hoặc SETRAM có thể phát sinh thêm chi phí cho việc dọn dẹp EEE, dẫn đến việc
lần hiển thị.
5. Chỉ sau khi lần ghi thứ N hoàn tất thì mọi dữ liệu mới có giá trị. Có thể xảy ra chi phí dọn dẹp lược đồ bản ghi EEPROM được mô phỏng
sau thời điểm này ngay cả sau khi duyệt hoặc đặt lại. Nếu thiết lập lại bật nguồn xảy ra trước khi quá trình ghi thứ N hoàn tất, thì bản ghi hợp lệ cuối cùng
tập hợp sẽ vẫn hợp lệ và các bản ghi mới sẽ bị loại bỏ.

6. Thời gian Ghi nhanh có thể mất đến 550 µs, vì có thể xảy ra quá trình dọn dẹp bổ sung khi vượt qua ranh giới khu vực.
7. Thời gian để dọn dẹp chi phí lược đồ bản ghi EEPROM giả lập. Tự động thực hiện sau khi hoàn thành lần ghi cuối cùng (thứ N),
giả sử vẫn được cấp nguồn. Hoặc thông qua lệnh thực thi dọn dẹp SETRAM được yêu cầu sau đó.
GHI CHÚ
Trong một số trường hợp nhất định, thời gian tối đa của FlexMEM có thể là
vượt quá. Trong trường hợp này, người dùng hoặc ứng dụng có thể đợi hoặc khẳng định
đặt lại macro FTFC / FTFM để dừng hoạt động.
6.3.1.2 Thông số kỹ thuật về độ tin cậy

Bảng 38. Thông số kỹ thuật về độ tin cậy của NVM

Khi sử dụng làm Flash chương trình và dữ liệu
tnvmretp1k Lưu giữ dữ liệu sau tối đa 1 K chu kỳ 20 -

- năm 1
nnvmcycp Độ bền đi xe đạp 1 K - - chu kỳ 2, 3
Khi sử dụng tính năng FlexMemory: FlexRAM dưới dạng EEPROM giả lập
5 -
tnvmretee100 Lưu giữ dữ liệu lên đến 100% độ bền ghi - năm 1, 4
tnvmretee10 Lưu giữ dữ liệu lên đến 10% độ bền ghi 20 -

- năm 1
Viết sức bền - - 5, 6, 7

nnvmwree16 100 K viết
• Sao lưu EEPROM vào tỷ lệ FlexRAM = 16
nnvmwree256 - - viết
• Sao lưu EEPROM vào tỷ lệ FlexRAM = 256 1,6 triệu
1. Khoảng thời gian lưu giữ dữ liệu trên mỗi khối bắt đầu khi người dùng lập trình ban đầu hoặc sau mỗi lần xóa tiếp theo.
2. Chương trình và Xóa cho PFlash và DFlash được hỗ trợ trên thông số kỹ thuật nhiệt độ của sản phẩm.
3. Độ bền đạp xe theo DFlash hoặc PFlash Sector.
4. Hoạt động bảo trì nền trong quá trình sử dụng FlexRAM bình thường kéo dài tuổi thọ lưu giữ dữ liệu hiệu quả hơn 5 năm.
5. Độ bền ghi FlexMemory được chỉ định cho ghi 32-bit vào FlexRAM và được hỗ trợ theo nhiệt độ của sản phẩm
sự chỉ rõ. Có thể đạt được độ bền ghi cao hơn với tỷ lệ sao lưu EEPROM vào FlexRAM lớn hơn.
6. Để sử dụng bất kỳ trình điều khiển EEPROM giả lập nào ngoài tính năng FlexMemory, thông số độ bền sẽ trở lại
giá trị độ bền được chỉ định của thông số kỹ thuật DFlash (1K).
7. Công cụ máy tính FlexMemory có sẵn tại trang web NXP để được trợ giúp trong việc ước tính độ bền ghi tối đa có thể đạt được
ở tỷ lệ EEPROM / FlexRAM cụ thể. Các phần "Trong thông số kỹ thuật" của máy tính trực tuyến đề cập đến độ tin cậy của NVM
phần thông số kỹ thuật của bảng dữ liệu. Máy tính này chỉ áp dụng cho tính năng FlexMemory.
6.3.2 Thông số kỹ thuật QuadSPI AC
Bảng sau đây mô tả các đặc tính điện của QuadSPI.
• Các phép đo với tải đầu ra tối đa là 25 pF, chuyển tiếp đầu vào là 1 ns và
pad được cấu hình với cài đặt xoay vòng nhanh nhất (DSE = 1'b1).
• Điện áp hoạt động I / O từ 2,97 V đến 3,6 V
• Trong khi thực hiện chuyển đổi chế độ (RUN -> HSRUN hoặc HSRUN -> RUN),
giao diện phải TẮT.
• Thêm kết thúc loạt 50 ohm trên bo mạch trong QuadSPI SCK cho Flash A để tránh vòng lặp
phản chiếu ngược khi sử dụng ở chế độ DQS nội bộ (PAD Loopback).
• Chiều dài dấu vết QuadSPI phải là 3 inch.

• Đối với chế độ hoạt động không phải Quad nếu thiết bị bên ngoài không có tính năng kéo lên,
kéo bên ngoài cần được thêm vào ở cấp độ hội đồng quản trị cho các miếng đệm
không sử dụng. • Với việc kéo lên bên ngoài, hiệu suất của giao diện có thể suy giảm dựa trên tải
kết hợp với kéo lên bên ngoài.

Bảng 39. Thông số kỹ thuật điện QuadSPI
CỔNG FLASH Đơn vị Sym FLASH A FLASH B
RUN1 HSRUN1 RUN / HSRUN2
Chế độ QuadSPI SDR SDR SDR DDR3
Nội bộ DQS nội bộ Nội bộ DQS nội bộ Nội bộ DQS bên ngoài
Lấy mẫu Lấy mẫu Lấy mẫu
N1 TẬP GIẤY Nội bộ N1 TẬP GIẤY Nội bộ N1 DQS bên ngoài

Loopback Loopback Loopback Loopback
Tối thiểu Tối đa Tối thiểu Tối đa Tối thiểu Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa
Đăng ký Cài đặt

- 0 0 0 0 0 0 0 1
MCR [DDR_EN]
- 0 1 1 0 1 1 0 1
MCR [DQS_EN]
- - 1 0 - 1 0 - -
MCR [SCLKCFG [0]]
- - 1 0 - 1 0 - -
MCR [SCLKCFG [1]]
- - - - - - - - 0
MCR [SCLKCFG [2]]
- - - - - - - - 0
MCR [SCLKCFG [3]]
- 0 0 0 0 0 0 0 1
MCR [SCLKCFG [5]]
- 0 1 0 0 1 0 0 0
SMPR [FSPHS]
- 0 0 0 0 0 0 0 0
SMPR [FSDLY]
SOCCR - 0 23 - 0 30 - -
[SOCCFG [7: 0]]

- - - - - - - - 30
SOCCR [SOCCFG [15: 8]]
- 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x01
FLSHCR [TDH]
Thông số thời gian
38 - 64 - 48 - 40 - 80 - 50 - 20 - 204
Tần số đồng hồ SCK fSCK MHz -
Thời gian đồng hồ SCK ns - 50.0 - 50.04 -
tSCK

Bảng 39. Thông số kỹ thuật điện QuadSPI (tiếp theo)
CỔNG FLASH Đơn vị Sym FLASH A FLASH B
RUN1 HSRUN1 RUN / HSRUN2
Chế độ QuadSPI SDR SDR SDR DDR3
Nội bộ DQS nội bộ Nội bộ DQS nội bộ Nội bộ DQS bên ngoài
Lấy mẫu Lấy mẫu Lấy mẫu
N1 TẬP GIẤY Nội bộ N1 TẬP GIẤY Nội bộ N1 DQS bên ngoài

Loopback Loopback Loopback Loopback
Tối thiểu Tối đa Tối thiểu Tối đa Tối thiểu Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa
Chu kỳ nhiệm vụ SCK tSDC ns
ns 15 - 2,5 - 10 - 14 - 1,6 - 9 - 25 - 2 -
Thời gian thiết lập đầu vào dữ liệu tIS
ns 0 - 1 - 1 - 0 - 1 - 1 - 0 - 20 -
Thời gian giữ dữ liệu đầu vào tIH
ns - 4,5 - 4,5 - 4,5 - 4 - 4 - 4 - 10 - 10

Thời gian hợp lệ đầu ra dữ liệu tOV
ns - 5 - 5 - 5 - 5 - 3 5 - 5 - 5 5 -
Đầu ra dữ liệu hợp lệ tIV
Thời gian
CS đến SCK Thời gian 6 5 - 5 - 5 - 5 - 5 - 5 - 10 - 10 -

tCSSCK ns
SCK đến CS Thời gian 7 5 - 5 - 5 - 5 - 5 - 5 - 5 - 5 -

tSCKCS ns
Tải đầu ra pf 25 25 25 25 25 25 25 25
1. Xem Tài liệu tham khảo để biết chi tiết về cài đặt chế độ
2. Xem Tài liệu tham khảo để biết chi tiết về cài đặt chế độ
3. Chỉ hợp lệ cho HyperRAM
4. Tần số RWDS (DQS CLK bên ngoài)
5. Đối với tần số hoạt động ≤ 64 Mhz, thời gian không hợp lệ đầu ra là 5 ns.
6. Giá trị thanh ghi chương trình QuadSPI_FLSHCR [TCSS] = 4`h2
7. Giá trị thanh ghi chương trình QuadSPI_FLSHCR [TCSH] = 4`h1
1 2 3
Cái đồng hồ
tSCK
tSDC
SCK tSDC
CS
tIS tIH
Dữ liệu trong
Hình 10. Sơ đồ thời gian đầu vào QuadSPI (chế độ SDR)
1 2 3
Cái đồng hồ
tSCK
tSDC
SCK tSDC
tCSSCK tSCKCS
CS
tIV
tOV
Dữ liệu ra Không hợp lệ
Hình 11. Sơ đồ thời gian đầu ra QuadSPI (chế độ SDR)
TIS TIS
TIH TIH
D1 không hợp lệ
D5
TIS– Thời gian thiết lập
TIH– Thời gian giữ
Hình 12. Sơ đồ thời gian đầu vào QuadSPI (chế độ HyperRAM)

Mô-đun tương tự
SCK
tIV
tOV
Dữ liệu đầu ra không hợp lệ
Hình 13. Sơ đồ định thời đầu ra QuadSPI (chế độ HyperRAM)
6.4 Mô-đun tương tự
6.4.1 Thông số kỹ thuật điện ADC
6.4.1.1 Điều kiện hoạt động ADC 12 bit

Bảng 40. Điều kiện hoạt động của ADC 12 bit1
Min. 2 Tối đa
Kiểu chữ.
Mô tả ký hiệu Các điều kiện S32K1xx / S32K1xx / Đơn vị Ghi chú

S32K1xx S32K14xW
S32K14xW S32K14xW
Điện áp cao tham chiếu VREFH ADC Xem điện áp VDDA Xem Điện áp và dòng điện V 3
và hiện tại yêu cầu hoạt động cho
điều hành giá trị
yêu cầu
cho các giá trị
Điện áp tham chiếu VREFL ADC thấp Xem điện áp 0 Xem Điện áp và dòng điện mV 3
và hiện tại yêu cầu hoạt động cho
điều hành giá trị
yêu cầu
cho các giá trị
- V
VADIN Điện áp đầu vào VREFL VREFH
- - 5 kΩ
RS Nguồn trở kháng fADCK <4 MHz
- 0,650 0,780 kΩ
RSW1 Trở kháng chuyển mạch lựa chọn kênh
- 0,155 1,0 kΩ
RAD Trở kháng công tắc lấy mẫu
- 2.1 2,5
CP1 Pin điện dung pF
CP2 Điện dung Bus Analog - 3 (S32K144) 4 pF
2 (S32K116)
CS Điện dung lấy mẫu - 5,1 (đạt được = 6,36 (tăng = 0) ... 9,36 (tăng pF
0) ... 7.2 (đạt được = tối đa)
= tối đa)
Tần số đồng hồ chuyển đổi fADCK ADC Sử dụng bình thường 2 40 50 40 MHz 4, 5
6 46.4 928 1160
tần số chuyển đổi fCONV ADC Không có phần cứng ADC tính trung bình. Ksps 7, 8
Chuyển đổi liên tục
đã kích hoạt, chuyển đổi tiếp theo

thời gian
Trung bình phần cứng ADC được đặt thành

32. 6 Chuyển đổi liên tục
đã kích hoạt, chuyển đổi tiếp theo

thuật
Thông
điện
ADC
kỹ
số 1,45 29 36,25 Ksps 7, 8
thời gian
- 1,0 1,1 9
Công suất tiêu thụ ADC pF
1. Tất cả dữ liệu được đề cập trong bảng này chỉ được xác thực trong mô phỏng và được cấp bởi nhóm thiết kế NXP.
55
56
không được thử nghiệm trong sản xuất.
thuật
Thông
điện
ADC
kỹ
số
2. Các giá trị điển hình giả sử VDDA = 5 V, Nhiệt độ = 25 ° C, fADCK = 40 MHz, RAS = 20 Ω và CAS = 10 nF trừ khi có quy định khác. Các giá trị điển hình chỉ mang tính chất tham khảo và
3. Đối với các gói không có chân VREFH và VREFL chuyên dụng, VREFH được liên kết nội bộ với VDDA và VREFL được liên kết nội bộ với VSS. Để có được hiệu suất tối đa, hãy tham khảo
chất lượng nguồn cung cấp phải tốt hơn SAR ADC. Xem ghi chú ứng dụng AN5032 để biết chi tiết.
4. Đồng hồ và chu kỳ so sánh cần được cài đặt theo hướng dẫn được đề cập trong Sách hướng dẫn sử dụng.
5. Chuyển đổi ADC sẽ trở nên kém tin cậy hơn trên tần số tối đa.
6. Khi sử dụng tính trung bình của phần cứng ADC, hãy xem Tài liệu tham khảo để xác định cài đặt thích hợp nhất cho AVGS.
7. Các con số dựa trên thời gian lấy mẫu tối thiểu là 275 ns.
8. Để biết các hướng dẫn và ví dụ về tính toán tỷ lệ chuyển đổi, hãy xem phần Tài liệu tham khảo 'Chức năng hiệu chỉnh'
9. Cấu hình được sử dụng trong quá trình kiểm tra để đạt được giá trị này là:
• VDD = VDDA = VREFH = 2,5 V, 2,7 V, 3 V, 5,5 V, (cưỡng bức bên ngoài) • BUS CLK =
48 MHz, ADC CLK = 48MHz (FIRC được sử dụng), CLK hiệu chuẩn = 24MHz, Thời gian lấy mẫu = 14 Cyc, Trung bình = 32 • Độ phân giải = 12 bit • Chế độ
chuyển đổi: Chuyển đổi liên tục • Kênh: ADC0_SE1 • Nhiệt độ: -40C, 25C, 135C
Thông số kỹ thuật điện ADC
Hình 14. Biểu đồ tương đương trở kháng đầu vào ADC
6.4.1.2 Đặc tính điện ADC 12 bit
LƯU Ý
• Các thông số kỹ thuật về hiệu suất của ADC được ghi lại
bằng cách sử dụng một ADC duy nhất. Đối với hoạt động
song song / đồng thời của cả hai bộ ADC, hoặc để lấy mẫu
cùng một kênh bởi cả hai bộ ADC hoặc lấy mẫu các kênh khác
nhau bởi mỗi bộ ADC, có thể dự kiến một số giảm hiệu suất.
Cần phải cẩn thận để ngăn chặn hai chuyển đổi ADC, đặc biệt
là giai đoạn mẫu, để giảm thiểu tác động của các chuyển
đổi đồng thời. • Trên các gói chân giảm mà chân tham chiếu
ADC được chia sẻ với chân nguồn, các đặc tính hiệu suất tương
tự của ADC có thể bị ảnh hưởng. Số lượng biến thể sẽ bị
ảnh hưởng trực tiếp bởi cách bố trí PCB bên ngoài và do đó
cần phải cẩn thận với việc định tuyến PCB. Xem AN5426 để
biết chi tiết
• Tất cả các số chính xác giả sử ADC được hiệu chuẩn với
VREFH = VDDA = VDD, với tần số hiệu chuẩn được đặt nhỏ
hơn hoặc bằng một nửa tần số đồng hồ ADC được chỉ định
tối đa.

Bảng 41. Đặc tính ADC 12 bit (2,7 V đến 3 V) (VREFH = VDDA, VREFL = VSS) 1
Mô tả ký hiệu Min. Typ.2 Tối đa Đơn vị Ghi chú
2,7 - 3 V
VDDA Cung cấp hiê u điê n thế
- 0,6 - mA 3
IDDA_ADC Dòng điện cung cấp trên mỗi ADC
275 - Tham khảo đến ns

SMPLTS Thời gian mẫu
Tài liệu tham khảo
Thủ công
- ± 4 ± 8 LSB5
TUE4 Tổng số lỗi chưa điều chỉnh 6, 7, 8, 9
DNL - ± 1,0 - LSB5

Sự khác biệt phi tuyến tính 6, 7, 8, 9
INL - ± 2.0 - LSB5

Tích phân phi tuyến tính 6, 7, 8, 9
1. Bảng này không áp dụng cho S32K14xW.

2. Các giá trị điển hình giả sử VDDA = 3 V, Nhiệt độ = 25 ° C, fADCK = 40 MHz, RAS = 20 Ω và CAS = 10 nF.
3. Dòng cung cấp ADC phụ thuộc vào tỷ lệ chuyển đổi ADC.
4. Đại diện cho tổng sai số tĩnh, bao gồm cả lỗi bù và sai số toàn phần.
5. 1 LSB = (VREFH - VREFL) / 2N
6. Các thông số kỹ thuật chỉ có tính trung bình và ở chế độ độc lập. Hiệu suất có thể giảm tùy thuộc vào thiết bị
tình huống sử dụng. Khi sử dụng trung bình ADC, hãy tham khảo Hướng dẫn sử dụng để xác định các cài đặt thích hợp nhất
cho AVGS.
7. Đối với các tín hiệu ADC liền kề với VDD / VSS hoặc XTAL / EXTAL hoặc các chân chuyển mạch tần số cao, một số suy giảm trong ADC
hiệu suất có thể được quan sát.
8. Tất cả các giá trị đảm bảo hiệu suất của ADC cho nhiều chân kênh đầu vào ADC. Khi sử dụng ADC để giám sát
các thông số tương tự bên trong, giả sử suy giảm nhỏ.
9. Tất cả các tham số trong bảng được đưa ra với giả định xung nhịp hệ thống là nguồn xung nhịp cho ADC.
Bảng 42. Đặc tính ADC 12 bit (3 V đến 5,5 V) (VREFH = VDDA, VREFL = VSS)
Mô tả ký hiệu Min. Typ.1 Tối đa Đơn vị Ghi chú
S32K1xx / S32K1xx /
S32K1xx S32K14xW
S32K14xW S32K14xW
3 3,13 - 5.5 V
VDDA cung cấp điện áp
- 1 - mA 2
IDDA_ADC Dòng điện cung cấp trên mỗi ADC
SMPLTS Thời gian mẫu 275 - Tham khảo đến ns

Tài liệu tham khảo
Thủ công
- ± 4 ± 8 LSB4
TUE3 Tổng số lỗi chưa điều chỉnh 5, 6, 7, 8
- ± 0,7 - LSB4
DNL Khác biệt phi tuyến tính 5, 6, 7, 8
INL - ± 1,0 - LSB4

Tích phân phi tuyến tính 5, 6, 7, 8
1. Các giá trị điển hình giả sử VDDA = 5,0 V, Nhiệt độ = 25 ° C, fADCK = 40 MHz, RAS = 20 Ω và CAS = 10 nF trừ khi có quy định khác.
2. Dòng cung cấp ADC phụ thuộc vào tỷ lệ chuyển đổi ADC.
3. Đại diện cho tổng sai số tĩnh, bao gồm cả lỗi bù và sai số toàn phần.
4. 1 LSB = (VREFH - VREFL) / 2N
5. Các thông số kỹ thuật chỉ có tính trung bình và ở chế độ độc lập. Hiệu suất có thể giảm tùy thuộc vào thiết bị
tình huống sử dụng. Khi sử dụng trung bình ADC, hãy tham khảo Hướng dẫn sử dụng để xác định các cài đặt thích hợp nhất
cho AVGS.
6. Đối với các tín hiệu ADC liền kề với VDD / VSS hoặc XTAL / EXTAL hoặc các chân chuyển mạch tần số cao, một số suy giảm trong ADC
hiệu suất có thể được quan sát.
7. Tất cả các giá trị đảm bảo hiệu suất của ADC cho nhiều chân kênh đầu vào ADC. Khi sử dụng ADC để giám sát
các thông số tương tự bên trong, giả sử suy giảm nhỏ.
8. Tất cả các tham số trong bảng được đưa ra với giả định xung nhịp hệ thống là nguồn xung nhịp cho ADC.

GHI CHÚ
• Do liên kết ba trong các gói pin thấp hơn như 32-QFN,
Sự suy giảm 48-LQFP và 64-LQFP có thể được nhìn thấy trong ADC
thông số.
• Khi sử dụng các giao diện tốc độ cao như QuadSPI,
SAI0, SAI1 hoặc ENET có thể có một số suy giảm ADC
trên các đường dẫn đầu vào tương tự liền kề. Xem bảng sau cho
thông tin chi tiết.
Ghim tên Mục đích TGATE
PTE8 CMP0_IN3
PTC3 ADC0_SE11 / CMP0_IN4
PTC2 ADC0_SE10 / CMP0_IN5
PTD7 CMP0_IN6
PTD6 CMP0_IN7
PTD28 ADC1_SE22
PTD27 ADC1_SE21
6.4.2 CMP với thông số kỹ thuật điện DAC 8 bit

Bảng 44. Bộ so sánh với thông số kỹ thuật điện DAC 8 bit cho dòng S32K1xx

IDDHS Nguồn cung cấp, chế độ tốc độ cao1 μA
-40 - 125 ℃ - 230 300
IDDLS Nguồn cung cấp, chế độ tốc độ thấp1 μA
-40 - 105 ℃ - 6 11
-40 - 125 ℃ 6 13
VAIN Điện áp đầu vào tương tự 0 0 - VDDA VDDA V
VAIO Điện áp bù đầu vào tương tự, chế độ tốc độ cao mV
-40 - 125 ℃ -25 ± 1 25
VAIO Điện áp bù đầu vào tương tự, chế độ tốc độ thấp mV
-40 - 125 ℃ -40 ± 4 40
tDHSB Độ trễ lan truyền, Chế độ tốc độ cao2 ns
-40 - 105 ℃ - 35 200
-40 - 125 ℃ 35 300
tDLSB Trễ lan truyền, Chế độ tốc độ thấp 2 µs
-40 - 105 ℃ - 0,5 2
-40 - 125 ℃ - 0,5 3
tDHSS Độ trễ lan truyền, Chế độ tốc độ cao3 ns
-40 - 105 ℃ - 70 400

Bảng 44. Bộ so sánh với thông số kỹ thuật điện DAC 8 bit cho dòng S32K1xx
(còn tiếp)

-40 - 125 ℃ - 70 500

tDLSS
Độ trễ lan truyền, Chế độ tốc độ thấp 3 µs
-40 - 105 ℃ - 1 5
-40 - 125 ℃ - 1 5
tIDHS
Độ trễ khởi tạo, Chế độ tốc độ cao 4 μs
-40 - 125 ℃ - 1,5 3
tIDLS
Độ trễ khởi tạo, Chế độ tốc độ thấp 4 μs
-40 - 125 ℃ - 10 30
VHYST0 Độ trễ so sánh tương tự, Độ trễ 0 mV
-40 - 125 ℃ - 0 -
VHYST1 Độ trễ so sánh tương tự, Độ trễ 1, Tốc độ cao mV

cách thức
-40 - 125 ℃ - 19 66
Độ trễ so sánh tương tự, Độ trễ 1, Tốc độ thấp

cách thức
-40 - 125 ℃ - 15 40
cách thức
-40 - 125 ℃ - 34 133

cách thức
-40 - 125 ℃ - 23 80
cách thức
-40 - 125 ℃ - 46 200

cách thức
-40 - 125 ℃ - 32 120

IDAC8b
Bộ cộng hiện tại DAC 8 bit (đã bật)
- 6 9
Điện áp tham chiếu 3.3V μA
- 10 16
Điện áp tham chiếu 5V μA
INL5 –0,75 - 0,75 LSB6
Tính không tuyến tính tích hợp DAC 8 bit
–0,5 - 0,5 LSB6

DNL 8-bit DAC vi sai phi tuyến tính
tDDAC - - 30
Khởi tạo và chuyển đổi thời gian giải quyết μs
1. Sự khác biệt ở đầu vào> 200mV

2. Áp dụng ± (100 mV + VHYST0 / 1/2/3 + max. Của VAIO) xung quanh điểm chuyển mạch.
3. Áp dụng ± (30 mV + 2 × VHYST0 / 1/2/3 + max. Của VAIO) xung quanh điểm chuyển mạch.
4. Áp dụng ± (100 mV + VHYST0 / 1/2 / 3).
5. Phương pháp tính toán được sử dụng: Phương pháp bình phương tối thiểu hồi quy tuyến tính
6. 1 LSB = Vreference / 256

Bảng 45. Bộ so sánh với thông số kỹ thuật điện DAC 8 bit cho dòng S32K14xW

IDDHS Nguồn cung cấp, chế độ tốc độ cao1 μA

-40 - 125 ℃ - 230 300
-40 - 150 ℃ 230 300
IDDLS Nguồn cung cấp, chế độ tốc độ thấp1 μA
-40 - 105 ℃ - 6 11
-40 - 125 ℃ 6 13
-40 - 150 ℃ 6 13
VAIN Điện áp đầu vào tương tự 0 0 - VDDA VDDA V
VAIO Điện áp bù đầu vào tương tự, chế độ tốc độ cao mV
-40 - 125 ℃ -25 ± 1 25

-40 - 150 ℃ -50 ± 1 50
VAIO Điện áp bù đầu vào tương tự, chế độ tốc độ thấp mV
-40 - 125 ℃ -40 ± 4 40

-40 - 150 ℃ -50 ± 4 50
tDHSB Độ trễ lan truyền, Chế độ tốc độ cao2 ns
-40 - 105 ℃ - 35 200
-40 - 125 ℃ 35 300
-40 - 150 ℃ 35 400
tDLSB Trễ lan truyền, Chế độ tốc độ thấp 2 µs
-40 - 105 ℃ - 0,5 2
-40 - 125 ℃ - 0,5 3

-40 - 150 ℃ - 0,5 3
tDHSS Độ trễ lan truyền, Chế độ tốc độ cao3 ns
-40 - 105 ℃ - 70 400
-40 - 125 ℃ - 70 500
-40 - 150 ℃ - 70 600
tDLSS Độ trễ lan truyền, Chế độ tốc độ thấp 3 µs
-40 - 105 ℃ - 1 5
-40 - 125 ℃ - 1 5
-40 - 150 ℃ - 1 5
tIDHS Độ trễ khởi tạo, Chế độ tốc độ cao4 μs
-40 - 125 ℃ - 1,5 3
-40 - 150 ℃ - 1,5 3
tIDLS Độ trễ khởi tạo, Chế độ tốc độ thấp 4 μs
-40 - 125 ℃ - 10 30
-40 - 150 ℃ - 10 30
VHYST0 Độ trễ so sánh tương tự, Độ trễ 0 mV
-40 - 125 ℃ - 0 -
-40 - 150 ℃ - 0 -

Bảng 45. Bộ so sánh với thông số kỹ thuật điện DAC 8 bit cho dòng S32K14xW
(còn tiếp)


cách thức
-40 - 125 ℃ - 19 66
-40 - 150 ℃ - 19 90

cách thức
-40 - 125 ℃ - 15 40
-40 - 150 ℃ - 15 40
cách thức
-40 - 125 ℃ - 34 133

-40 - 150 ℃ - 34 186

cách thức
-40 - 125 ℃ - 23 80
-40 - 150 ℃ - 23 80
cách thức
-40 - 125 ℃ - 46 200

-40 - 150 ℃ - 46 280
cách thức
-40 - 125 ℃ - 32 120

-40 - 150 ℃ - 32 120
IDAC8b Bộ cộng hiện tại DAC 8 bit (đã bật)
- 6 9
Điện áp tham chiếu 3.3V μA
- 10 16
Điện áp tham chiếu 5V μA
INL5 Tính không tuyến tính tích hợp DAC 8 bit LSB6
-40 - 125 ℃ –0,75 - 0,75
-40 - 150 ℃ -2 - 2
–0,5 - 0,5 LSB6
DNL 8-bit DAC vi sai phi tuyến tính
tDDAC - - 30
Khởi tạo và chuyển đổi thời gian giải quyết μs
1. Sự khác biệt ở đầu vào> 200mV

2. Áp dụng ± (100 mV + VHYST0 / 1/2/3 + max. Của VAIO) xung quanh điểm chuyển mạch.
3. Áp dụng ± (30 mV + 2 × VHYST0 / 1/2/3 + max. Của VAIO) xung quanh điểm chuyển mạch.
4. Áp dụng ± (100 mV + VHYST0 / 1/2 / 3).
5. Phương pháp tính toán được sử dụng: Phương pháp bình phương tối thiểu hồi quy tuyến tính
6. 1 LSB = Vreference / 256
GHI CHÚ
Đối với tín hiệu IN so sánh liền kề với VDD / VSS hoặc XTAL /
EXTAL hoặc chân chuyển mạch ghép chéo có thể xảy ra và

do đó cài đặt độ trễ có thể được sử dụng để đạt được hiệu

suất mong muốn của bộ so sánh. Ngoài ra, một tụ điện bên
ngoài (1nF) nên được sử dụng để lọc nhiễu trên tín hiệu đầu vào.
Ngoài ra, ổ nguồn không được yếu (Nên sử dụng tín hiệu với <50 K
kéo lên / xuống).
Hình 15. Độ trễ điển hình so với mức Vin (VDDA = 3,3 V, PMODE = 0)
Hình 16. Độ trễ điển hình so với mức Vin (VDDA = 3,3 V, PMODE = 1)

Hình 17. Độ trễ điển hình so với mức Vin (VDDA = 5 V, PMODE = 0)
Hình 18. Độ trễ điển hình so với mức Vin (VDDA = 5 V, PMODE = 1)

Mô-đun giao tiếp
6,5 Mô-đun giao tiếp
6.5.1 Thông số kỹ thuật điện LPUART
Tham khảo Thông số kỹ thuật AC chung để biết thông số kỹ thuật LPUART.
6.5.1.1 Tốc độ truyền được hỗ trợ
Tốc độ truyền = Xung nhịp truyền / ((OSR + 1) * SBR).
Để biết chi tiết, hãy xem phần: 'Tạo tốc độ truyền' của Sách hướng dẫn tham khảo.
6.5.2 Thông số kỹ thuật điện LPSPI
Giao diện ngoại vi nối tiếp công suất thấp (LPSPI) cung cấp một bus nối tiếp đồng bộ với các hoạt động
chính và phụ. Nhiều thuộc tính chuyển giao có thể lập trình được. Các bảng sau cung cấp các đặc điểm thời
gian cho các chế độ định thời LPSPI cổ điển.
• Tất cả thời gian được hiển thị đối với ngưỡng 20% VDD và 80% VDD . • Tất cả các phép
đo đều có tải đầu ra tối đa là 50 pF, chuyển tiếp đầu vào 1 ns và pad được cấu hình với cài đặt xoay
vòng nhanh nhất (DSE = 1).

66
Bảng 46. Thông số kỹ thuật điện LPSPI1
Descripti
Các điều kiện
Chế độ chạy 2
5,0 V IO 3,3 V IO
HSRUN Chế độ 2
5,0 V IO 3,3 V IO 5,0 V IO

tiếp
giao
đun
Mô-
Chế độ VLPR (S32K1xx) Chế độ VLPR (S32K14xW)
3,3 V IO 5,0 V IO 3,3 V IO

Un
trên nó
Không
Symbo l Tối thiểu Tối đa Tối thiểu Tối đa Tối thiểu Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa Tối đa
Nô lệ - 40 - 40 - 56 - 56 - 4 - 4 - 1 - 1 MH
fperiph, Ngoại vi
3, 4
- - - - - - - - z
Tính thường xuyên
Bậc thầy 40 40 56 56 4 4 1 1
Bậc thầy - 40 - 48 - 48 - 48 - 4 - 4 - 1 - 1
5
Loopback
Bậc thầy - 48 - 48 - 48 - 48 - 4 - 4 - 1 - 1
Loopback (sl
6
ow)
1 Nô lệ - 10 - 10 - 14 - 14 7 - 2 - 2 - 0,5 - 0,5 MH
Tần suất fop
của
- - - - - - - - z
Bậc thầy 10 10 14 14 7 2 2 0,5 0,5
hoạt động
Bậc thầy - 20 - 12 - 24 - 12 - 2 - 2 - 0,5 - 0,5
5
Loopback
Bậc thầy - 12 - 12 - 12 - 12 - 2 - 2 - 0,5 - 0,5

Loopback (sl
6
ow)
Nô lệ 100 - 100 - 72 - 72 - 500 - 500 - - 2000 - 2000 ns

2 tSPSCK SPSCK
Giai đoạn
Bậc thầy 100 - 100 - 72 - 72 - 500 - 500 - - 2000 - 2000
Bậc thầy 50 - 83 - 42 - 83 - 500 - 500 - - 2000 - 2000

5
Loopback
Bậc thầy 83 - 83 - 83 - 83 - 500 - 500 - - 2000 - 2000

Loopback (sl
6
ow)
8 Bật Nô lệ - - - - - - - - - - - - - - - - ns
3 tLead
thời gian dẫn đầu
(PCS tới
SPSCK
sự chậm trễ)

Không
6 5
tWSPSC 4
tLag
Symbo
Thiết
lập
dữ
liệu
tSU K10
l
9
Bật
độ
trễ
S) thời
gian
(đầu
vào chu
kỳ
nhiệm
vụ) thời
gian
thấp CK)
(SPSCK hoặc cao hồ
Đồng
(SPS sự
chậm
trễ) gian
sau
SPSCK thời
Descripti
Bảng
46.
Thông
số
kỹ
thuật
điện
LPSPI1
(tiếp
theo)
trên
Bậc
thầy Nô
lệ (sl Bậc
thầy
ow) Loopback thầy
LoopbackBậc Bậc
thầy Nô
lệ (sl Bậc
thầy
ow) Loopback thầy
LoopbackBậc Bậc
thầy Nô
lệ (sl Bậc
thầy
ow) Loopback thầy
LoopbackBậc Bậc
thầy
Các
điều
kiện
6 6 6
5 5 5
t /2-3
SPSCK periph
(SCKPCS
+1)
*
t -25 periph
(PCSSCK
+1)
*
t -25
29 Tối
thiểu
Tối
đa
Tối
thiểu
Tối
đa
Tối
thiểu
Tối
đa
Tối
đa
Tối
đa
Tối
đa
Tối
đa
Tối
đa
Tối
đa
Tối
đa
Tối
đa
Tối
đa
Tối
đa
3 - 5,0
V
IO
/2
SPSCK
t +
3
Chế
độ
chạy
2
- - - - -
t /2-3
SPSCK periph
(SCKPCS
+1)
*
t -25 periph
(PCSSCK
+1)
*
t -25
38 5 - 3,3
V
IO
/2
SPSCK
t +
3
Bảng
tiếp
tục
ở
trang
tiếp
theo ...
- - - - -
t /2-3
SPSCK periph
(SCKPCS
+1)
*
t -25 periph
(PCSSCK
+1)
*
t -25
26 3 - 5,0
V
IO
/2
+
3 HSRUN
Chế
độ
2
SPSCK
t
- - - - -
32
12
/2-3
SPSCK
t -25 -25
3711 periph
(SCKPCS
+1)
*
t periph
(PCSSCK
+1)
*
t
5 - 3,3
V
IO
/2
SPSCK
t +
3
- - - - -
/2-5
SPSCK
t -50
periph
(SCKPCS
+
1)
*
t -50
periph
(PCSSCK
+
1)
*
t
72 18 - 5,0
V
IO Chế
độ
VLPR
(S32K1xx)
Chế
độ
VLPR
(S32K14xW)
/2
SPSCK
t +
5
- - - - -
/2-5
SPSCK
t -50
periph
(SCKPCS
+
1)
*
t -50
periph
(PCSSCK
+
1)
*
t
78 18 - 3,3
V
IO
5,0
VIO
/2
SPSCK
t +
5
-145
- -55 - - -
SPSCK
2-12 / -115
periph
(PCSSCK
+
1)
*
t - -115
periph
(PCSSCK
+
1)
*
t
- SPSCK
2
+
12 / - - -
145
- 55 SPSCK
2-12 / -115 - -115
periph
(PCSSCK
+1)
*
t periph
(PCSSCK
+1)
*
t 3,3
V
IO
- SPSCK
2
+
12 / - - -
ns ns ns Un
nó
68
Bảng 46. Thông số kỹ thuật điện LPSPI1 (tiếp theo)
Chế độ chạy 2 HSRUN Chế độ 2

tiếp
giao
đun
Mô-
Chế độ VLPR (S32K1xx) Chế độ VLPR (S32K14xW)
Un
Descripti
Các điều kiện 5,0 V IO 3,3 V IO 5,0 V IO 3,3 V IO 5,0 V IO 3,3 V IO 5,0 V IO 3,3 V IO
Không trên nó
Bậc thầy 7 - số 8
- 5 - 7 - 20 - 20 - 60 - 60 -
5
Loopback
Bậc thầy số 8
- 10 - 7 - 9 - 20 - 20 - 61 - 61 -
Loopback (sl
6
ow)
7 Nô lệ 3 - 3 - 3 - 3 - 14 - 14 - 27 - 27 - ns
tHI Giữ dữ liệu
thời gian (đầu vào
Bậc thầy 0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 -
S)
Bậc thầy 3 - 3 - 2 - 3 - 11 - 11 - 26 - 26 -
5
Loopback
Bậc thầy 3 - 3 - 3 - 3 - 12 - 12 - 20 - 20 -
Loopback (sl
6
ow)
Nô lệ - 50 - 50 - 50 - 50 - 100 - 100 - 180 - 180 ns

số 8
ta Slave
truy cập
thời gian
9 Nô lệ - 50 - 50 - 50 - 50 - 100 - 100 - 180 - 180 ns

tdis Slave
MISO
(SOUT)
vô hiệu hóa
thời gian
10 Nô lệ - 30 - 39 - 26 - 36 11 - 92 - 96 - 190 - 190 ns
tv Dữ liệu hợp lệ
(sau
31 12
SPSCK
Bậc thầy - 12 - 16 - 11 - 15 - 47 - 48 - 113 - 113
bờ rìa)
Bậc thầy - 12 - 16 - 11 - 15 - 47 - 48 - 112 - 112

5
Loopback
Bậc thầy - số 8
- 10 - 7 - 9 - 44 - 44 - 99 - 99
Loopback (sl
6
ow)
11 Nô lệ 4 - 4 - 4 - 4 - 4 - 4 - 4 - 4 - ns
tHO Giữ dữ liệu
thời gian (outpu
Bậc thầy -15 - -22 - -15 - -23 - -22 - -29 - -30 - -30 -
ts)

Bảng 46. Thông số kỹ thuật điện LPSPI1 (tiếp theo)
Chế độ chạy 2 HSRUN Chế độ 2 Chế độ VLPR (S32K1xx) Chế độ VLPR (S32K14xW)
Descripti Un
Các điều kiện 5,0 V IO 3,3 V IO 5,0 V IO 3,3 V IO 5,0 V IO 3,3 V IO 5,0 V IO 3,3 V IO
Không
trên nó
Bậc thầy -10 - -14 - -10 - -14 - -14 - -19 - -19 - -19 -
5
Loopback
Bậc thầy -15 - -22 - -15 - -22 - -21 - -27 - -30 - -30 -
Loopback (sl
6
ow)
Nô lệ - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 ns
12 tRI / FI Tăng / Giảm
đầu vào thời gian
Bậc thầy - - - - - - - -
Bậc thầy - - - - - - - -
5
Loopback
Bậc thầy - - - - - - - -
Loopback (sl
6
ow)
Nô lệ - 25 - 25 - 25 - 25 - 25 - 25 - 25 - 25 ns
13 tRO / FO Tăng / Giảm
thời gian
Bậc thầy - - - - - - - -
đầu ra
Bậc thầy - - - - - - - -
5
Loopback
Bậc thầy - - - - - - - -
Loopback (sl
6
ow)
1. Chiều dài vết không được vượt quá 11 inch đối với SCK pad khi được sử dụng ở chế độ Master loopback.
2. Trong khi chuyển đổi từ chế độ HSRUN sang chế độ RUN, đồng hồ đầu ra LPSPI không được lớn hơn 14 MHz.
3. fperiph = đồng hồ ngoại vi LPSPI
4.
tperiph = 1 / fperiph
tiếp
giao
đun
Mô-
5. Chế độ Master Loopback - Trong chế độ này, đồng hồ LPSPI_SCK bị trễ để lấy mẫu dữ liệu đầu vào được kích hoạt bằng cách đặt bit LPSPI_CFGR1 [SAMPLE] là 1.
Các miếng đệm đồng hồ được sử dụng là PTD15 và PTE0. Chỉ áp dụng cho LPSPI0.
6. Vòng lặp chính (chậm) - Trong chế độ này, đồng hồ LPSPI_SCK bị trễ để lấy mẫu dữ liệu đầu vào được kích hoạt bằng cách đặt bit LPSPI_CFGR1 [SAMPLE] là 1.
Đệm đồng hồ được sử dụng là PTB2. Chỉ áp dụng cho LPSPI0.
7. Đây là tần số hoạt động tối đa (fop) cho LPSPI0 chỉ với loại GPIO-HD PAD. Nếu không, tần số hoạt động tối đa (fop) là 12 Mhz.
8. Đặt bit cấu hình PCSSCK là 0, cho tối thiểu 1 chu kỳ trễ của đồng hồ tốc độ truyền LPSPI, trong đó PCSSCK nằm trong khoảng từ 0 đến 255.
9. Đặt bit cấu hình SCKPCS là 0, cho tối thiểu 1 chu kỳ trễ của đồng hồ tốc độ truyền LPSPI, trong đó SCKPCS nằm trong khoảng từ 0 đến 255.
10. Trong khi chọn các bộ chia lẻ, hãy đảm bảo rằng Duty Cycle đáp ứng tham số này.
11. Tần số hoạt động tối đa (fop) là 12 MHz bất kể loại PAD và phiên bản LPSPI.
69 12. Chỉ áp dụng cho LPSPI0 với loại GPIO-HD PAD, với tần số hoạt động tối đa (fop) là 14 MHz.
SS1
(ĐẦU RA)
3 2 12 13 4
SPSCK 5
(CPOL = 0)
(ĐẦU RA) 5
12 13
SPSCK
(CPOL = 1)
(ĐẦU RA)
6 7
MISO
MSB IN2 BIT 6. . . 1 LSB IN
(ĐẦU VÀO)
10 11
MOSI
MSB OUT2 BIT 6. . . 1 LSB RA
(ĐẦU RA)
1. Nếu được cấu hình như một đầu ra.
2. LSBF = 0. Đối với LSBF = 1, thứ tự bit là LSB, bit 1, ..., bit 6, MSB.
Hình 19. Định thời gian chế độ chính LPSPI (CPHA = 0)
SS1
(ĐẦU RA)
3 12 13 4
SPSCK
(CPOL = 0)
(ĐẦU RA)
5 5
SPSCK 12 13
(CPOL = 1)
(ĐẦU RA)
6 7
MISO
(ĐẦU VÀO)
MSB IN2 BIT 6. . . 1 LSB IN
10 11
MOSI
CỔNG DỮ LIỆU MASTER MSB OUT2 BIT 6. . . 1 MASTER LSB RA CỔNG DỮ LIỆU
(ĐẦU RA)
1.Nếu được định cấu hình làm đầu ra
2. LSBF = 0. Đối với LSBF = 1, thứ tự bit là LSB, bit 1, ..., bit 6, MSB.
Hình 20. Định thời chế độ chính LPSPI (CPHA = 1)

SS
(ĐẦU VÀO)
2 12 13 4
SPSCK
(CPOL = 0)
(ĐẦU VÀO)
3 5 5
SPSCK 12 13
(CPOL = 1)
(ĐẦU VÀO)
9
số 8 10 11 11
Xem
MISO SLAVE MSB
Xem
ghi chú1 BIT 6. . . 1 SLAVE LSB OUT
ghi chú 1
(ĐẦU RA)
CFGR1 [OUTCFG] = 1
MISO
Xem Xem
(ĐẦU RA) ghi chú1
SLAVE MSB BIT 6. . . 1 SLAVE LSB OUT
ghi chú 1
CFGR1 [OUTCFG] = 0
6 7
MOSI
MSB VÀO BIT 6. . . 1 LSB IN
(ĐẦU VÀO)
Ghi
chú: 1. Bus được điều khiển nhưng có thể không bằng với dữ liệu nối tiếp hợp lệ đang được gửi.
Hình 21. Định thời chế độ nô lệ LPSPI (CPHA = 0)
Hình 22. Định thời chế độ nô lệ LPSPI (CPHA = 1)
6.5.3 Thông số kỹ thuật điện LPI2C
Xem Thông số kỹ thuật AC chung để biết thông số kỹ thuật LPI2C.

Để biết tốc độ truyền được hỗ trợ, hãy xem phần 'Thông tin LPI2C dành riêng cho chip' của Tài liệu tham khảo
Thủ công.
6.5.4 Các thông số kỹ thuật về độ cao của FlexCAN
Để biết tốc độ truyền được hỗ trợ, hãy xem phần 'Định thời gian giao thức' của Sổ tay Tham khảo.
6.5.5 Thông số kỹ thuật điện SAI
Bảng sau đây mô tả các đặc tính điện SAI.
Bảng 47. Thông số kỹ thuật định thời chế độ chính
- 2,97 3.6 V
Điện áp hoạt động
S1 40 - ns
Thời gian chu kỳ SAI_MCLK
S2 SAI_MCLK độ rộng xung cao / thấp 45% 55% Thời kỳ MCLK

S3 80 - ns
Thời gian chu kỳ SAI_BCLK
S4 SAI_BCLK độ rộng xung cao / thấp 45% 55% Kỳ BCLK
S5 28 - ns
Thiết lập đầu vào SAI_RXD trước
SAI_BCLK
S6 0 - ns
Đầu vào SAI_RXD giữ sau
SAI_BCLK
S7 - ns
Đầu ra SAI_BCLK đến SAI_TXD số 8
có giá trị
S8 -2 - ns
Đầu ra SAI_BCLK đến SAI_TXD
không hợp lệ
S9 28 - ns
Thiết lập đầu vào SAI_FS trước đó
SAI_BCLK
S10 0 - ns
Đầu vào SAI_FS giữ sau
SAI_BCLK
S11 - ns
Đầu ra SAI_BCLK đến SAI_FS số 8
có giá trị
S12 -2 - ns
Đầu ra SAI_BCLK đến SAI_FS
không hợp lệ

S1 S2 S2
SAI_MCLK (đầu ra)
S3
SAI_BCLK (đầu ra) S4

S4
S11 S12
SAI_FS (đầu ra)
S9 S10
SAI_FS (đầu vào)

S7
S7 S8
S8
SAI_TXD
S5 S6
SAI_RXD
Hình 23. Định thời SAI - Chế độ chính
Bảng 48. Thông số kỹ thuật định thời chế độ nô lệ
- 2,97 3.6 V
Điện áp hoạt động
S13 80 - ns
Thời gian chu kỳ SAI_BCLK (đầu vào)
S141 SAI_BCLK độ rộng xung cao / thấp 45% 55% Kỳ BCLK

(đầu vào)
S15 - ns
Thiết lập đầu vào SAI_RXD trước số 8
SAI_BCLK
S16 2 - ns
Đầu vào SAI_RXD giữ sau
SAI_BCLK
S17 - 28 ns
có giá trị
S18 0 - ns
không hợp lệ
S19 - ns
Thiết lập đầu vào SAI_FS trước đó số 8
SAI_BCLK
S20 2 - ns
Đầu vào SAI_FS giữ sau SAI_BCLK
S21 - 28 ns
Đầu ra SAI_BCLK đến SAI_FS hợp lệ
S22 0 - ns
Đầu ra SAI_BCLK đến SAI_FS
không hợp lệ
1. Các tham số chế độ phụ (S15 - S22) giả định 50% chu kỳ nhiệm vụ trên đầu vào SAI_BCLK. Bất kỳ thay đổi nào trong chu kỳ nhiệm vụ SAI_BCLK
đầu vào phải được quan tâm trong quá trình thiết kế bo mạch hoặc theo thời gian tổng thể.

S13
S14
SAI_BCLK (đầu vào) S14
S21 S22
SAI_FS (đầu ra)
S19 S20
SAI_FS (đầu vào)

S17
S17 S18
S18
SAI_TXD
S15 S16
SAI_RXD
Hình 24. Định thời SAI - Chế độ nô lệ
6.5.6 Thông số kỹ thuật Ethernet AC
Các thông số thời gian sau được xác định tại chân I / O của chip và phải được dịch
một cách thích hợp để đạt được các thông số kỹ thuật / ràng buộc về thời gian cho giao diện vật lý.
Bảng sau đây mô tả các đặc tính điện MII.
Bảng 49. Thông số kỹ thuật chuyển mạch tín hiệu MII
- 25 MHz
- tần số RXCLK
MII1 Độ rộng xung RXCLK cao 35% 65% Thời gian RXCLK
MII2 Độ rộng xung RXCLK thấp 35% 65% Thời gian RXCLK
MII3 5 - ns
Thiết lập RXD [3: 0], RXDV, RXER sang RXCLK
MII4 5 - ns
RXCLK sang RXD [3: 0], RXDV, RXER giữ
- 25 MHz
- Tần số TXCLK
MII5 Độ rộng xung TXCLK cao 35% 65% Thời kỳ TXCLK

MII6 Độ rộng xung TXCLK thấp 35% 65% Thời kỳ TXCLK
MII7 2 - ns
TXCLK thành TXD [3: 0], TXEN, TXER không hợp lệ
MII8 - 25 ns
TXCLK thành TXD [3: 0], TXEN, TXER hợp lệ

MII2 MII1
RXCLK (đầu vào)

MII4MII3
Dữ liệu hợp lệ
RXD [n: 0]
RXDV Dữ liệu hợp lệ
RXER Dữ liệu hợp lệ
Hình 25. Sơ đồ nhận MII
MII6 MII5
TXCLK (đầu vào)

MII7MII8
TXD [n: 0]
TXEN Dữ liệu hợp lệ
TXER Dữ liệu hợp lệ
Hình 26. Sơ đồ tín hiệu truyền MII
Bảng sau đây mô tả các đặc tính điện của RMII.
Bảng 50. Thông số kỹ thuật chuyển mạch tín hiệu RMII
- 50 MHz
- Đồng hồ đầu vào RMII Tần số RMII_CLK
Độ rộng xung RMII1, RMII5 RMII_CLK cao 35% 65% RMII_CLK

Giai đoạn
Độ rộng xung RMII2, RMII6 RMII_CLK thấp 35% 65% RMII_CLK

Giai đoạn
RMII3 4 - ns
Thiết lập RXD [1: 0], CRS_DV, RXER đến RMII_CLK
RMII4 2 - ns
RMII_CLK đến RXD [1: 0], CRS_DV, RXER giữ

Bảng 50. Thông số kỹ thuật chuyển mạch tín hiệu RMII

(còn tiếp)
RMII7 2 - ns
RMII_CLK thành TXD [1: 0], TXEN không hợp lệ
RMII8 - 15 ns
RMII_CLK thành TXD [1: 0], TXEN hợp lệ
RMII2 RMII1
RMII_CLK (đầu vào)

RMII3 RMII4
RXD [n: 0]
CRS_DV Dữ liệu hợp lệ
RXER Dữ liệu hợp lệ
Hình 27. Sơ đồ nhận RMII
RMII6 RMII5
RMII_CLK (đầu vào)

RMII7RMII8
TXD [n: 0]
TXEN Dữ liệu hợp lệ
Hình 28. Sơ đồ truyền RMII
Bảng sau đây mô tả các đặc tính điện MDIO.
• Chân MDIO phải có Kéo lên bên ngoài.
Bảng 51. Các thông số kỹ thuật về thời gian MDIO
- - 2,5 MHz
Tần số đồng hồ MDC

Gỡ lỗi mô-đun
Bảng 51. Thông số kỹ thuật về thời gian MDIO (tiếp theo)
MDC1 Độ rộng xung MDC cao 40% 60% Thời kỳ MDC

MDC2 Độ rộng xung MDC thấp 40% 60% Thời kỳ MDC
MDC3 25 - ns
Thiết lập cạnh lên MDIO (đầu vào) đến MDC
MDC4 0 - ns
MDIO (đầu vào) để giữ cạnh lên MDC
MDC5 - 25 ns
MDC giảm cạnh xuống MDIO đầu ra hợp lệ
(độ trễ lan truyền tối đa)
MDC6 -10 - ns
MDC giảm cạnh xuống MDIO đầu ra không hợp lệ
(độ trễ lan truyền tối thiểu)
MDC1 MDC2
MDC (đầu ra)
MDC6
MDIO (đầu ra)
MDC5
MDIO (đầu vào)
MDC3 MDC4
Hình 29. Sơ đồ định thời kênh quản lý nối tiếp MII / RMII
6.5.7 Tần số thời gian chờ
Tần số xung nhịp ra tối đa được hỗ trợ cho thiết bị này là 20 MHz
6.6 Gỡ lỗi mô-đun
6.6.1 Thông số kỹ thuật điện SWD

Bảng 52. Thông số kỹ thuật điện SWD
Symbo Sự mô tả Chế độ chạy Chế độ HSRUN Chế độ VLPR (S32K1xx) Chế độ VLPR Đơn vị
l
(S32K14xW)
5,0 V IO 3,3 V IO 5,0 V IO 3,3 V IO 5,0 V IO 3,3 V IO 5,0 V IO 3,3 V IO
Min. Tối đa Min. Tối đa Min. Tối đa Min. Tối đa Min. Tối đa Min. Tối đa Min. Tối đa Min. Tối đa
- 25 - 25 - 25 - 25 - 10 - 10 - 1 - 1 MHz
S1 SWD_CLK tần số của
hoạt động
- - - - - - - - ns
S2 SWD_CLK chu kỳ chu kỳ 1 / S1 1 / S1 1 / S1 1 / S1 1 / S1 1 / S1 1 / S1 1 / S1
Xung đồng hồ S3 SWD_CLK ns

bề rộng
- 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 ns
S4 SWD_CLK tăng và giảm
lần
4 - 4 - 4 - 4 - 16 - 16 - 30 - 30 - ns
Thiết lập dữ liệu đầu vào S9 SWD_DIO
thời gian để tăng SWD_CLK
3 - 3 - 3 - 3 - 10 - 10 - 19 - 19 - ns
S10 SWD_DIO lưu giữ dữ liệu đầu vào
thời gian sau khi SWD_CLK tăng
- 28 - 38 - 28 - 38 - 70 - 77 - 180 - 180 ns
S11 SWD_CLK cao đến
Dữ liệu SWD_DIO hợp lệ
- 28 - 38 - 28 - 38 - 70 - 77 - 180 - 180 ns
SWD_DIO cao-Z
0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 - ns
Dữ liệu SWD_DIO không hợp lệ
Gỡ lỗi mô-đun
S2
S3 S3
SWD_CLK (đầu vào)
S4 S4
Hình 30. Định thời gian đầu vào đồng hồ dây nối tiếp
SWD_CLK
S9 S10
SWD_DIO Dữ liệu đầu vào hợp lệ
S11
S13
SWD_DIO Dữ liệu đầu ra hợp lệ
S12
SWD_DIO
Hình 31. Định thời gian dữ liệu dây nối tiếp
6.6.2 Theo dõi thông số kỹ thuật điện
Bảng sau đây mô tả các đặc tính điện của ETM Trace.
• Các phép đo với tải đầu ra tối đa là 50 pF, chuyển tiếp đầu vào 1 ns và pad được cấu
hình với cài đặt xoay vòng nhanh nhất (DSE = 1'b1).
• Trong khi thực hiện chuyển đổi chế độ (RUN -> HSRUN hoặc HSRUN -> RUN), giao
diện phải TẮT.
LƯU Ý
Theo dõi ETM chỉ được hỗ trợ trên S32K148.

Gỡ lỗi mô-đun
Bảng 53. Thông số kỹ thuật của ETM Trace
Biểu tượng Sự mô tả Chế độ chạy Chế độ HSRUN VLPR Đơn vị
Cách thức
- 80 48 40 112 80 4 MHz
Fsys Tần số hệ thống
Tần số theo dõi tối đa fTRACE 80 48 40 74.667 80 4 MHz
tDVO Đầu ra dữ liệu hợp lệ 4 4 4 4 4 20 ns
tDIV Đầu ra dữ liệu không hợp lệ -2 -2 -2 -2 -2 -10 ns
Tần số theo dõi tối đa fTRACE 22,86 24 20 22.4 22,86 4 MHz
tDVO Đầu ra dữ liệu hợp lệ số 8 số 8 số 8 số 8 số 8 20 ns
tDIV Đầu ra dữ liệu không hợp lệ -4 -4 -4 -4 -4 -10 ns
Hình 32. Thông số kỹ thuật TRACE CLKOUT
6.6.3 Thông số kỹ thuật điện JTAG

Bảng 54. Thông số kỹ thuật điện JTAG
Symb Sự mô tả Chế độ chạy Chế độ HSRUN Chế độ VLPR (S32K1xx) Đơn vị chế độ VLPR (S32K14xW)
ol
Min. Tối đa Min. Tối đa Min. Tối đa Min. Tối đa Min. Tối đa Min. Tối đa Tối thiểu Tối đa Tối đa Tối đa
JI TCLK tần suất hoạt động MHz
- 20 - 20 - 20 - 20 - 10 - 10 - 1 - 1
Ranh giới quét
JTAG - 20 - 20 - 20 - 20 - 10 - 10 - 1 - 1
- - - - - - - - ns
J2 chu kỳ TCLK 1 / JI 1 / JI 1 / JI 1 / JI 1 / JI 1 / JI 1 / J1 1 / J1
Độ rộng xung đồng hồ J3 TCLK ns
Ranh giới quét
JTAG
J4 TCLK tăng và giảm - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 ns

lần
5 - 5 - 5 - 5 - 15 - 15 - 23 - 23 - ns
Đầu vào quét ranh giới J5
thời gian thiết lập dữ liệu để
TCLK tăng
5 - 5 - 5 - 5 - - - 20 - 20 - ns
Đầu vào quét ranh giới J6 số 8 số 8
thời gian giữ dữ liệu sau
TCLK tăng
- 28 - 32 - 28 - 32 - 80 - 80 - 184 - 184 ns
J7 TCLK thấp đến ranh giới
quét dữ liệu đầu ra hợp lệ
0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 -
quét dữ liệu đầu ra không hợp lệ
- 28 - 32 - 28 - 32 - 80 - 80 - 184 - 184 ns
đầu ra quét Z cao
3 - 3 - 3 - 3 - 15 - 15 - 23 - 23 - ns
J10 TMS, dữ liệu đầu vào TDI
thời gian thiết lập để TCLK tăng
2 - 2 - 2 - 2 - - - 20 - 20 - ns
J11 TMS, dữ liệu đầu vào TDI số 8 số 8
giữ thời gian sau TCLK

nổi lên
J12 TCLK thấp đến dữ liệu TDO - 28 - 32 - 28 - 32 - 80 - 80 - 184 - 184 ns

có giá trị
J13 TCLK thấp đến dữ liệu TDO 0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 - ns

không hợp lệ

82
Symb Sự mô tả
Bảng 54. Thông số kỹ thuật điện JTAG (tiếp theo)
Chế độ chạy Chế độ HSRUN Chế độ VLPR (S32K1xx)

đun
mô-
lỗi
Gỡ
Đơn vị chế độ VLPR (S32K14xW)
ol
Min. Tối đa Min. Tối đa Min. Tối đa Min. Tối đa Min. Tối đa Min. Tối đa Tối thiểu Tối đa Tối đa Tối đa
- 28 - 32 - 28 - 32 - 80 - 80 - 184 - 184 ns
J14 TCLK thấp đến TDO cao
Z
Gỡ lỗi mô-đun
J2
J3 J3
TCLK (đầu vào)
J4 J4
Hình 33. Thời gian đầu vào đồng hồ thử nghiệm
TCLK
J5 J6
Đầu vào dữ liệu Dữ liệu đầu vào hợp lệ
J7
J8
Kết quả đầu ra dữ liệu Dữ liệu đầu ra hợp lệ
J9
Kết quả đầu ra dữ liệu
Hình 34. Định thời gian quét biên (JTAG)

Thuộc tính nhiệt
TCLK
J10 J11
TDI / TMS Dữ liệu đầu vào hợp lệ
J12
J13
TDO Dữ liệu đầu ra hợp lệ
J14
TDO
Hình 35. Định thời gian kiểm tra cổng truy cập
7 Thuộc tính nhiệt
7.1 Mô tả
Các bảng trong các phần sau đây mô tả các đặc tính nhiệt của thiết bị.
CHÚ
THÍCH : Nhiệt độ mối nối là một chức năng của kích thước khuôn,
tản điện trên chip, điện trở nhiệt của gói, nhiệt độ mặt lắp (bo
mạch), nhiệt độ môi trường xung quanh, luồng không khí, tản điện
hoặc các thành phần khác trên bo mạch và khả năng chịu nhiệt của bo mạch.
7.2 Đặc tính nhiệt

Bảng 55. Đặc tính nhiệt cho gói QFN 32 chân và 48/64/100/144/176 chân LQFP
Xếp hạng Điều kiện Gói ký hiệu Giá trị (tính bằng ° C / W)
S32K116 S32K118 S32K142 S32K142 S32K144 S32K144 S32K146 S32K148

W W
Khả năng chịu nhiệt, Mối nối với Lớp đơn RθJA 32 93 NA NA NA NA NA NA NA
Môi trường xung quanh (Đối lưu tự nhiên) 1, 2 bảng (1s) 48 79 71 70 69 69 69 NA NA
64 NA 62 61 60 61 60 59 NA
100 NA NA 53 NA 52 NA 51 46
144 NA NA NA NA NA NA 51 44
176 NA NA NA NA NA NA NA 42
Khả năng chịu nhiệt, Mối nối với Hai lớp RθJA 32 50 NA NA NA NA NA NA NA
1
Cái bảng
Môi trường xung quanh (Đối lưu tự nhiên)
48 58 50 49 48 48 48 NA NA
(1s1p)
64 NA 46 45 45 45 45 44 NA
100 NA NA 42 NA 42 NA 40 36
Khả năng chịu nhiệt, Mối nối với Bốn lớp RθJA 32 32 NA NA NA NA NA NA NA
Cái bảng
Môi trường xung quanh (Đối lưu tự nhiên) 1, 2
48 55 47 46 45 45 45 NA NA
(2s2p)
64 NA 44 43 42 43 42 41 NA
100 NA NA 40 NA 40 NA 39 34
Khả năng chịu nhiệt, Mối nối với Lớp đơn RθJMA 32 77 NA NA NA NA NA NA NA
Môi trường xung quanh (@ 200 ft / phút) 1, 3 bảng (1s) 48 66 58 57 56 57 56 NA NA
64 NA 50 49 49 49 49 48 NA
100 NA NA 43 NA 42 NA 41 37
Khả năng chịu nhiệt, Mối nối với

Môi trường xung quanh (@ 200 ft / phút)
1
Hai lớp
Cái bảng
RθJMA
144
176
32
48
NA
NA
43
51
NA
NA
NA
43
NA
NA
NA
42
nhiệt
Thuộc
tính
NA
NA
NA
41
NA
NA
NA
41
NA
NA
NA
41
42
NA
NA
NA
36
34
NA
NA
(1s1p)
64 NA 39 38 38 38 38 37 NA
85 Bảng tiếp tục ở trang tiếp theo ...

86
(còn tiếp)
nhiệt
Thuộc
tính

W W
100 NA NA 35 NA 35 NA 34 30
Khả năng chịu nhiệt, Mối nối với Bốn lớp RθJMA 32 26 NA NA NA NA NA NA NA
Cái bảng
Môi trường xung quanh (@ 200 ft / phút) 1, 3
48 48 41 40 39 39 39 NA NA
(2s2p)
64 NA 37 36 36 36 36 35 NA
100 NA NA 34 NA 34 NA 33 28
- 32 11 NA NA NA NA NA NA NA
Khả năng chịu nhiệt, Mối nối với RθJB
Ban 4
48 33 24 23 22 23 22 NA NA
64 NA 26 25 24 25 24 23 NA
100 NA NA 25 NA 25 NA 24 19
- 32 NA NA NA NA NA NA NA NA
Khả năng chịu nhiệt, Mối nối với RθJC
Trường hợp 5
48 23 19 17 16 17 16 NA NA
64 NA 14 13 12 12 12 11 NA
100 NA NA 13 NA 12 NA 11 9
Khả năng chịu nhiệt, Mối nối với - RθJCBottom 32 1 NA

6
Trường hợp (Dưới cùng)
48 NA
64
100
144

(còn tiếp)

W W
176
Khả năng chịu nhiệt, Mối nối với Thiên nhiên ψJT 32 1 NA NA NA NA NA NA NA
7 Đối lưu
Gói hàng đầu 48 4 2 2 2 2 2 NA NA
64 NA 2 2 2 2 2 2 NA
100 NA NA 2 NA 2 NA 2 1
1. Nhiệt độ mối nối là một chức năng của kích thước khuôn, tản điện trên chip, khả năng chịu nhiệt của gói, nhiệt độ vị trí lắp (bo mạch), nhiệt độ môi trường, không khí
lưu lượng, tản điện của các thành phần khác trên bo mạch và khả năng chịu nhiệt của bo mạch.
2. Per JEDEC JESD51-2 với đối lưu tự nhiên cho bảng định hướng theo chiều ngang. Bo mạch đáp ứng thông số kỹ thuật JESD51-9 cho bo mạch 1 giây hoặc 2 giây tương ứng.
3. Theo JEDEC JESD51-6 với đối lưu cưỡng bức cho bảng định hướng theo chiều ngang. Bo mạch đáp ứng thông số kỹ thuật JESD51-9 cho bo mạch 1 giây hoặc 2 giây tương ứng.
4. Điện trở nhiệt giữa khuôn và bảng mạch in theo JEDEC JESD51-8. Nhiệt độ bảng được đo trên bề mặt trên cùng của bảng gần
bưu kiện.
5. Điện trở nhiệt giữa khuôn và bề mặt trên của vỏ được đo bằng phương pháp tấm lạnh (MIL SPEC-883 Phương pháp 1012.1).
6. Điện trở nhiệt giữa khuôn và miếng hàn ở dưới cùng của gói. Điện trở giao diện được bỏ qua.
7. Thông số đặc tính nhiệt cho biết sự chênh lệch nhiệt độ giữa đỉnh gói và nhiệt độ mối nối trên mỗi JEDEC JESD51-2. Khi tiếng Hy Lạp
không có chữ cái, tham số đặc trưng nhiệt được viết là Psi-JT.
nhiệt
Thuộc
tính
87
88
Xếp hạng
Bảng 56. Đặc tính nhiệt của gói 100 MAPBGA
Các điều kiện Biểu tượng

nhiệt
Thuộc
tính Giá trị Đơn vị
S32K146 S32K144 S32K148
Khả năng chịu nhiệt, mối nối với môi trường xung quanh (Tự nhiên Bảng một lớp (1s) RθJA 57,2 61.0 52,5 ° C / W
Đối lưu) 1, 2
Khả năng chịu nhiệt, mối nối với môi trường xung quanh (Tự nhiên Bảng bốn lớp RθJA 32.1 35,6 27,5 ° C / W
Đối lưu) 1, 2, 3 (2s2p)
Khả năng chịu nhiệt, Điểm nối với môi trường xung quanh (@ 200 ft / phút) 1, 2, 3 Bảng một lớp (1s) RθJMA 44.1 46,6 39.0 ° C / W
Khả năng chịu nhiệt, Điểm nối với môi trường xung quanh (@ 200 ft / phút) 1, 3 Bảng hai lớp RθJMA 27,2 30,9 22.8 ° C / W
(2s2p)
- 15.3 18,9 11,2
Khả năng chịu nhiệt, mối nối với bo mạch 4 RθJB ° C / W
- 10,2 14,2 7,5 ° C / W

Khả năng chịu nhiệt, mối nối với trường hợp 5 RθJC
- 0,2 0,4 0,2 ° C / W
Khả năng chịu nhiệt, Mối nối với Gói hàng đầu bên ngoài ψJT
trung tâm 6
- 12,2 15,9 18.3 ° C / W

Khả năng chịu nhiệt, Mối nối với Đáy gói bên ngoài ψJB
trung tâm
7
1. Nhiệt độ mối nối là một chức năng của kích thước khuôn, tản điện trên chip, khả năng chịu nhiệt của gói, nhiệt độ vị trí lắp (bo mạch), nhiệt độ môi trường, không khí
lưu lượng, tản điện của các thành phần khác trên bo mạch và khả năng chịu nhiệt của bo mạch.
2. Mỗi SEMI G38-87 và JEDEC JESD51-2 với bảng một lớp nằm ngang.
3. Theo JEDEC JESD51-6 với bảng nằm ngang.
4. Điện trở nhiệt giữa khuôn và bảng mạch in theo JEDEC JESD51-8. Nhiệt độ bảng được đo trên bề mặt trên cùng của bảng gần
bưu kiện.
5. Điện trở nhiệt giữa khuôn và bề mặt trên của vỏ được đo bằng phương pháp tấm lạnh (MIL SPEC-883 Phương pháp 1012.1).
6. Thông số đặc tính nhiệt cho biết sự chênh lệch nhiệt độ giữa đỉnh gói và nhiệt độ mối nối trên mỗi JEDEC JESD51-2. Khi tiếng Hy Lạp
không có chữ cái, tham số đặc trưng nhiệt được viết là Psi-JT.
7. Thông số đặc tính nhiệt cho biết sự chênh lệch nhiệt độ giữa tâm dưới cùng của gói và nhiệt độ mối nối trên mỗi JEDEC JESD51-12.
Khi không có sẵn các chữ cái Hy Lạp, tham số đặc trưng nhiệt được viết là Psi-JB.
Thuộc tính nhiệt
7.3 Các lưu ý chung về thông số kỹ thuật ở nhiệt độ mối nối

tối đa
Ước tính nhiệt độ tiếp giáp phoi, TJ , có thể thu được từ phương trình này:
trong
đó: • TA = nhiệt độ môi trường xung quanh gói (° C) •

RθJA = đường giao nhau với điện trở nhiệt xung quanh (° C /
W) • PD = công suất tiêu tán trong gói (W)
Đường giao nhau với điện trở nhiệt của môi trường xung quanh là một giá trị tiêu chuẩn công
nghiệp cung cấp ước tính nhanh chóng và dễ dàng về hiệu suất nhiệt. Thật không may, có hai giá trị
được sử dụng phổ biến: giá trị được xác định trên bảng một lớp và giá trị thu được trên bảng có hai
mặt phẳng. Đối với các gói như PBGA, các giá trị này có thể khác nhau theo hệ số hai. Giá trị nào
gần với ứng dụng hơn phụ thuộc vào công suất được tiêu tán bởi các thành phần khác trên bo mạch.
Giá trị thu được trên bảng một lớp thích hợp với bảng mạch in được đóng gói chặt chẽ. Giá trị thu
được trên bo mạch với các mặt phẳng bên trong thường thích hợp nếu bo mạch có mức tiêu tán công
suất thấp và các thành phần được tách biệt tốt.
Khi sử dụng bộ tản nhiệt, điện trở nhiệt được biểu thị theo phương trình sau là tổng của điện trở
nhiệt giữa các điểm nối và điện trở nhiệt giữa các trường hợp xung quanh:
ở đâu:
• RθJA = đường giao nhau với điện trở nhiệt xung quanh (° C /
W) • RθJC = đường giao nhau với điện trở nhiệt (° C / W) •
RθCA = trường hợp với điện trở nhiệt xung quanh (° C / W)
RθJC liên quan đến thiết bị và không thể bị ảnh hưởng bởi người dùng. Người dùng kiểm soát môi
trường nhiệt để thay đổi vỏ máy thành khả năng chịu nhiệt của môi trường xung quanh, RθCA. Ví dụ,
người dùng có thể thay đổi kích thước của tản nhiệt, luồng không khí xung quanh thiết bị, vật liệu
giao diện, cách bố trí gắn trên bảng mạch in hoặc thay đổi tản nhiệt trên bảng mạch in xung quanh
thiết bị.

Kích thước
Để xác định nhiệt độ đường giao nhau của thiết bị trong ứng dụng khi tản nhiệt
không được sử dụng, Thông số đặc tính nhiệt (ΨJT) có thể được sử dụng để xác định
nhiệt độ đường giao nhau với phép đo nhiệt độ ở tâm trên cùng của
trường hợp gói sử dụng phương trình này:
ở đâu:
• TT = nhiệt độ cặp nhiệt trên đầu bao bì (° C)

• ΨJT = thông số đặc tính nhiệt (° C / W)
• PD = công suất tiêu thụ trong gói (W)
Thông số đặc tính nhiệt được đo theo thông số kỹ thuật JESD51-2 bằng cách sử dụng
Cặp nhiệt điện loại T 40 đo được gắn vào tâm trên cùng của hộp đựng. Các
cặp nhiệt điện phải được định vị sao cho mối nối cặp nhiệt điện nằm trên
bưu kiện. Một lượng nhỏ epoxy được đặt trên đường giao nhau của cặp nhiệt điện trở lên
khoảng 1 mm dây kéo dài từ đường giao nhau. Dây của cặp nhiệt điện được đặt phẳng
chống lại trường hợp gói để tránh sai số đo do tác động làm mát của
dây cặp nhiệt điện.
số 8 Kích thước
8.1 Lấy kích thước gói

Kích thước gói được cung cấp trong bản vẽ gói.
Để tìm bản vẽ gói, hãy truy cập http://www.nxp.com và thực hiện tìm kiếm từ khóa cho
số tài liệu của bản vẽ:
Gói tùy chọn số văn bản Mã sản xuất
QFN 32 chân
SOT617-31 98ASA01350D
LQFP 48 chân SOT313-3 98ASH00962A
LQFP 64 chân
SOT1699-1 98ASS23234W
LQFP 100 chân SOT407-3 98ASS23208W
MAPBGA 100 chân

SOT1569-1 98ASA00802D
144-pin LQFP SOT486-2 98ASS23177W
176-pin LQFP
SOT506-2 98ASS23479W
1. Gói 5x5 mm

Sơ đồ chân
9 Sơ đồ chân
9.1 Sơ đồ chân gói và mô tả tín hiệu Để biết sơ đồ
chân gói và mô tả tín hiệu, hãy tham khảo Sách hướng dẫn tham khảo.
10 Lịch sử sửa đổi

Bảng sau cung cấp lịch sử sửa đổi cho tài liệu này.
Bảng 57. Lịch sử sửa đổi
Rev. Không. Ngày Những thay đổi đáng kể
1 12 thg 8, 2016 Bản phát hành đầu tiên
2 03 Tháng Ba 2017 • Cập nhật mô tả giao diện QSPI và Đồng hồ trong phần Tính năng chính • Hình cập nhật: Sơ
đồ kiến trúc cấp cao cho dòng S32K1xx • Hình cập nhật: So sánh dòng sản phẩm S32K1xx • Thêm
ghi chú trong phần Chọn số bộ phận có thể đặt hàng • Hình cập nhật: Thông tin đặt hàng •
Trong bảng: Xếp hạng tối đa tuyệt đối : • Đã thêm chú thích vào IINJPAD_DC • Cập nhật giá
trị tối thiểu và tối đa của IINJPAD_DC • Cập nhật mô tả, giá trị tối đa và tối thiểu cho
IINJSUM • VIN_TRANSIENT được cập nhật • Trong bảng: Điện áp và yêu cầu hoạt động hiện tại :
• Đã đổi tên VSUP_OFF • Cập nhật giá trị tối đa của VDD_OFF • Đã xóa VINA và VIN •
Đã thêm VREFH và VREFL • Cập nhật chú thích "Các điều kiện điển hình giả sử VDD =
VDDA = VREFH = 5
V ...
• Đã xóa INJSUM_AF • Cập

nhật chú thích trong bảng Bảng 7 • Cập nhật
phần hành vi hoạt động chuyển đổi chế độ nguồn • Trong bảng: Mức tiêu thụ
điện • Đã thêm chú thích "Với PMC_REGSC [CLKBIASDIS] ... • Các điều kiện
"
cập nhật cho VLPR • Đã xóa Idd / MHz cho S32K144 • Đã cập nhật số
cho S32K142 và S32K148 • Đã xóa chú thích trường hợp sử dụng
• Trong phần Cấu hình chế độ :
• Đã thay thế bảng "Cấu hình chế độ" bằng tệp đính kèm bảng tính:
'S32K1xx_Power_Modes _Master_configuration_sheet'
• Trong bảng: Thông số kỹ thuật điện DC ở Dải 3,3 V : • Thêm chú
thích vào Bộ đệm đầu vào Vih Điện áp cao và Bộ đệm đầu vào Vih
Điện áp thấp •
Đã thêm chú thích vào chân cổng ổ đĩa Cao •
Trong bảng: Thông số kỹ thuật điện DC ở Phạm vi 5.0 V :

Lịch sử sửa đổi
• Thêm chú thích cuối trang Bộ đệm đầu vào Vih Điện áp cao và Bộ đệm đầu vào Vih Thấp
Điện áp
• Bảng cập nhật: Thông số kỹ thuật điện AC ở dải 3,3 V • Bảng cập nhật:
Thông số kỹ thuật điện AC ở dải 5 V • Trong bảng: Điện dung chân đầu vào
tiêu chuẩn • Đã thêm chú thích vào chế độ chạy bình thường (dòng S32K14x)
• Đã xóa ghi chú khỏi Điện trở phản hồi 1M ohms trong sơ đồ kết nối
Bộ tạo dao động
• Trong bảng: Thông số kỹ thuật điện của Bộ tạo dao động hệ thống bên
ngoài • Cập nhật điển hình của IDDOSC Dòng điện cung cấp - chế độ khuếch đại thấp (chế
độ công suất thấp) (HGO = 0) 1 cho 4 và 8 MHz • Đã xóa các hàng cho trở kháng Ilk_ext
EXTAL / XTAL Tần số cao , chế độ khuếch đại thấp (chế độ năng lượng thấp) và tần số cao,
chế độ khuếch đại cao và VEXTAL • Đã cập nhật Typ. của chế độ độ lợi thấp RS • Cập
nhật mô tả về RF, RS và VPP • Đã xóa chú thích khỏi điện trở Phản hồi RF • Chú thích
được cập nhật cho C1 C2 và RF • Trong bảng: Bảng 28
• Đã xóa đề cập đến tần suất cao • Đã thêm

thông tin HGO 0, 1
• Trong bảng: Thông số kỹ thuật điện Bộ dao động RC bên trong nhanh •
FFIRC được cập nhật • Cập nhật mô tả về ΔF • Cập nhật các giá trị
typ và max của rung giật chu kỳ TJIT và TJIT Long
kỳ hạn jitter hơn 1000 chu kỳ
• Đã thêm chú thích cuối trang cho TJIT chu kỳ-chu kỳ jitter và TJIT dài hạn jitter
hơn 1000 chu kỳ •
Cập nhật quy ước đặt tên của IDDFIRC Dòng điện cung cấp • Đã thêm
chú thích cuối trang vào IDDFIRC Dòng điện cung cấp • Đã thêm chú
thích vào cột Thông số
• Trong bảng: Thông số kỹ thuật điện của bộ tạo dao động RC nội bộ chậm (SIRC) •
VDD bị loại bỏ Dòng điện cung cấp ở Chế độ 2 MHz • Đã xóa chú thích cuối
trang và mô tả cập nhật về ΔF • Chú thích được cập nhật thành FSIRC và
IDDSIRC
• Trong bảng: Thông số kỹ thuật điện SPLL
• Đã thêm hàng cho Tham chiếu FSPLL_REF PLL • Cập

nhật quy ước đặt tên trong toàn bộ bảng • Đã cập nhật giá trị
tối đa của TSPLL_LOCK Thời gian phát hiện khóa của trình phát hiện Khóa • Trong
bảng: Đặc điểm thời gian flash - các lệnh • Đã thêm chú thích: • Tất cả thời gian lệnh đều
giả định ... • Đối với tất cả EEPROM Các điều khoản thi đua ... • 'Lần đầu tiên'
EERAM viết sau khi POR ...
• Đã xóa chú thích cuối trang 'Giả sử 25 MHz hoặc ...'
• Đã cập nhật Max của teewr32bers • Đã thêm tham số
tquickwr và tquickwrClnup • Trong bảng: Thông số kỹ

thuật về độ tin cậy • Đã xóa Typ. giá trị cho tất cả các tham
số • Đã xóa chú thích cuối trang 'Các giá trị điển

'
hình đại diện cho ... • Chú thích cuối trang được thêm vào'
'
Bất kỳ cách sử dụng trình điều khiển EEE nào khác ... •
Thông số kỹ thuật QuadSPI AC được cập nhật • Chủ đề bị xóa: Độ tin
cậy, mô-đun An toàn và Bảo mật • Trong bảng: Hoạt động ADC 12 bit điều
kiện • VDDA cập nhật

Bảng 57. Lịch sử sửa đổi (tiếp theo)
• Cập nhật các giá trị cho VREFH và VREFL để thêm giới thiệu vào phần
"yêu cầu vận hành điện áp và dòng điện" cho giá trị Min và Max • Cập nhật chú
thích thành Typ. • Đã xóa chú thích khỏi RAS Điện trở nguồn tương tự • Hình cập
nhật: Biểu đồ tương đương trở kháng đầu vào ADC • Trong bảng: Đặc tính ADC 12 bit
(2,7 V đến 3 V) (VREFH = VDDA, VREFL =
VSS)
• Đã xóa các hàng cho VTEMP_S và VTEMP25 • Cập

nhật chú thích cuối trang thành Typ. • Trong bảng:
Đặc tính ADC 12 bit (3 V đến 5,5 V) (VREFH = VDDA, VREFL =
VSS)
• Đã xóa các hàng cho VTEMP_S và VTEMP25 • Đã xóa

số cho TUE • Cập nhật chú thích cuối trang thành
Typ.
• Trong bảng: Bộ so sánh với thông số kỹ thuật điện DAC 8-bit
• Cập nhật Typ. của IDDLS Nguồn cung cấp hiện tại, Chế độ tốc độ
thấp • Đã cập nhật Typ. của tDLSB Độ trễ lan truyền, Chế độ tốc độ thấp
• Đã cập nhật Typ. của tDHSS Độ trễ lan truyền, Chế độ tốc độ cao • Cập
nhật Độ trễ truyền tDLSS • Đã thêm hàng cho tDDAC Khởi tạo và thời gian
giải quyết chuyển mạch • Cập nhật phần chú thích • Phần cập nhật Thông
số kỹ thuật điện LPSPI • Phần được bổ sung: Thông số kỹ thuật điện SAI •
Phần cập nhật: Thông số kỹ thuật Ethernet AC • Phần được thêm : Tần số bấm giờ
• Phần được thêm vào: Theo dõi thông số kỹ thuật điện • Bảng cập nhật: Bảng 55 :
Số cập nhật cho S32K142 và S32K148 • Bảng cập nhật: Bảng 56 : Số cập nhật cho
S32K148 • Số tài liệu cập nhật cho QFN 32 chân trong chủ đề Lấy gói
kích thước
3 14 tháng 3, 2017 • Trong Bảng
3 • Tối thiểu được cập nhật. giá trị

của VDD_OFF • Đã thêm tham số IINJSUM_AF
• Cập nhật hành vi hoạt động chuyển đổi chế độ nguồn • Cập nhật
điện năng tiêu thụ • Cập nhật chú thích thành TSPLL_LOCK trong
thông số kỹ thuật điện SPLL • Đặc tính điện 12 bit ADC • Bảng cập nhật: Đặc
tính ADC 12 bit (2,7 V đến 3 V ) (VREFH =
VDDA, VREFL = VSS) • Đã
thêm kiểu chữ. giá trị thành IDDA_ADC, TUE, DNL và INL • Đã
thêm tối thiểu. giá trị thành SMPLTS • Đã xóa chú thích cuối
'
trang 'Tất cả các tham số trong bảng này ... • Bảng cập nhật:
Đặc tính ADC 12-bit (3 V đến 5,5 V) (VREFH =
VDDA, VREFL = VSS) • Đã
thêm kiểu chữ. giá trị thành IDDA_ADC

'
• Đã xóa chú thích cuối trang 'Tất cả các tham số trong bảng
này ... • Trong đặc tả thời gian Flash - các lệnh được cập nhật Max. giá trị của tvfykey thành
33 μs
4 02 tháng sáu, 2017 • Trong phần: Sơ đồ khối, đã thêm sơ đồ khối cho dòng S32K11x. • Hình cập nhật:
So sánh dòng sản phẩm S32K1xx. • Trong phần: Chọn số bộ phận có thể đặt hàng đã
, đặt
thêm tham chiếu vào tệp đính kèm S32K_Part_Numbers.xlsx. • Trong
hàng •phần:
Hình Thông
cập nhật:
tin Thông tin
đặt hàng. • Trong Bảng 1,


'
• Cập nhật ghi chú 'Tất cả các giới hạn được
xác định ... • Cập nhật tham số ' IINJPAD_DC_ABS ', ' VIN_DC ',
IINJSUM_DC_ABS. • Trong Bảng 3, • Cập nhật tham số IINJPAD_DC_OP và IINJSUM_DC_OP.
• Trong Bảng 8, các TBD được cập nhật cho VLVR_HYST, VLVD_HYST và
VLVW_HYST • Trong các hành vi vận hành chuyển đổi chế độ Nguồn, • Đã thêm VLPR
VLPS • Đã thêm VLPS VLPR • Đã cập nhật các TBD cho VLPS Đánh thức DMA không
đồng bộ, STOP1 Đánh thức DMA không đồng bộ và STOP2 Đánh thức DMA
không đồng bộ • Trong Bảng 13, đã cập nhật các thông số kỹ thuật cho
S32K144. • Đã cập nhật tệp đính kèm S32K1xx_Power_Modes _Configuration.xlsx. •

Trong Bảng 25, loại bỏ CIN_A. • Trong Bảng 27, • Các thông số kỹ thuật được
cập nhật cho gmXOSC. • Đã xóa IDDOSC • Trong Bảng 29, • Đã thêm tham số ΔF125.
• Đã xóa IDDFIRC • Trong Bảng 31, • Đã thêm tham số ΔF125. • Đã loại bỏ IDDSIRC • Trong
Bảng 33, ILPO đã bị loại bỏ • Phần cập nhật: Thông số kỹ thuật điện của mô-đun bộ nhớ
flash (FTFC / FTFM) • Trong phần: Điều kiện hoạt động ADC 12 bit,
• Cập nhật TBD cho IDDA_ADC và TUE trong Bảng 41 • Cập nhật
TBD cho IDDA_ADC và TUE trong Bảng 42 • Trong phần: Thông
số kỹ thuật QuadSPI AC, hình cập nhật 'Sơ đồ định thời đầu ra QuadSPI (chế độ
HyperRAM)'.
• Trong phần: Điều kiện hoạt động của ADC 12-bit, cập nhật Bảng 40. • Trong
phần: CMP với thông số kỹ thuật điện DAC 8-bit, thêm ghi chú 'Đối với tín hiệu IN so
'
sánh liền kề ... • Trong bảng: Bảng 46, cập nhật nhỏ trong chú thích 6. • Trong
bảng: Bảng 55, cập nhật thông số kỹ thuật cho S32K146.
5 06 thg 12, 2017 • Đã xóa S32K148 khỏi 'Thận trọng' • Hình
cập nhật: So sánh loạt sản phẩm S32K1xx cho

• 'EEPROM được mô phỏng bằng FlexRAM' của S32K148 (Đã thêm nội dung vào
chú thích)
• Đã thêm hỗ trợ cho giao thức LIN phiên bản 2.2 A •
Trong xếp hạng tối đa Tuyệt đối : • Thêm ghi chú 'Trừ khi
'
khác ... • Thêm thông số' Đã thêm ghi chú 'Tramp_MCU'
• Chú thích cập nhật cho 'Tramp' • Trong Điện áp và

yêu cầu hoạt động hiện tại :
• Chú thích được thêm vào 'VDD và VDDA phải được rút ngắn ...' so với tham số 'VDD–
VDDA' • Chú thích được cập nhật 'VDD và VDDA phải được rút ngắn ...' • Trong chân
Nguồn và chân đất • Đã thêm sơ đồ cho 32-QFN và 48 -LQFP và chú thích bên dưới
các sơ đồ.
• Chú thích được cập nhật 'VDD và VDDA phải được viết tắt ...'
• Trong các hành vi vận hành chuyển đổi chế độ Nguồn :


• Thêm chú thích cuối trang 'Đối với S32K11x - FIRC / SOSC / FIRC / LPO; Đối với S32K14x
- FIRC / SOSC / FIRC / LPO / SPLL 'thành' Chế độ VLPS: Đã tắt tất cả các nguồn xung
nhịp '• Số cập nhật cho: • VLPR VLPS • VLPS VLPR •' RUN Tính toán hoạt động
'• RUN VLPS • RUN VLPR • Trong mức tiêu thụ điện : • Cập nhật thông số kỹ thuật
cho S32K142, S32K144 và S32K148 • Cập nhật chú thích 'Các số hiện tại điển hình
là chỉ báo ...' • Chú thích được cập nhật 'Dữ liệu S32K148 ...' • Chú thích bị
xóa 'Dữ liệu S32K148 phía trên là mục tiêu sơ bộ only '• Thêm bảng mới' Mức tiêu
thụ điện ở 3,3 V '
• Trong thông số kỹ thuật AC chung :
• Đã cập nhật giá trị tối đa và chú thích của WFRST •
Đã cập nhật biểu tượng cho xung chưa lọc thành 'WNFRST', giá trị tối thiểu được cập nhật,
đã loại bỏ tối đa giá trị và chú thích được thêm
vào • Đã sửa quy ước đặt tên để phù hợp với DS trong thông số kỹ thuật điện DC tại
Dải 3,3 V và thông số kỹ thuật điện DC ở dải 5,0 V • Thông số kỹ thuật
cập nhật cho thông số kỹ thuật điện AC ở dải 3,3 V và AC
thông số kỹ thuật điện ở phạm vi 5 V

• Trong Thông số kỹ thuật đồng hồ thiết bị :
• Cập nhật fBUS lên 48 cho 11x •
Thêm chú thích cuối trang vào fBUS cho
14x • Trong thông số tần số của Bộ tạo dao động hệ thống bên ngoài :
• Thêm thông số kỹ thuật cho S32K11x • Cập nhật 'tdc_extal'
cho S32K14x • Thêm chú thích cuối trang 'Các tần số bên dưới ...
'
thành 'fec_extal' và
'tdc_extal' • Thông số kỹ thuật định thời Flash được phân tách - các lệnh cho S32K14x và S32K11x
• Thông số kỹ thuật định thời Flash cập nhật - các lệnh cho S32K14x • Trong thông số Độ tin
cậy : • Thêm chú thích cuối trang 'Thời gian lưu giữ dữ liệu ...' cho 'tnvmretp1k' và '
tnvmretee '
• Cập nhật nhỏ trong chú thích cho 'nnvmwree16' 'nnvmwree256'
• Trong thông số kỹ thuật QuadSPI AC :
• Cập nhật giá trị 'MCR [SCLKCFG [5]]' thành 0 •
Cập nhật 'Thời gian thiết lập đầu vào dữ liệu' HSRUN Internal DQS PAD Loopback
giá trị đến 1,6
• Cập nhật 'Thời gian thiết lập đầu vào dữ liệu' DDR bên ngoài DQS tối thiểu. giá trị
thành 2 • Cập nhật 'Thời gian giữ đầu vào dữ liệu' DDR bên ngoài DQS tối thiểu. giá
trị thành 20 • Hình được nâng cấp 'Sơ đồ thời gian đầu ra QuadSPI (chế độ SDR)' và
'Sơ đồ định thời đầu vào QuadSPI (chế độ HyperRAM)' • Trong

các đặc tính điện của ADC 12-bit : • Thêm ghi chú 'Trên các gói chân
'
giảm trong đó ... • Đã loại bỏ tối đa. giá trị của 'IDDA_ADC' •
Đã thêm ghi chú 'Do ba ...

'
• Trong điều kiện hoạt động ADC 12 bit, loại bỏ tham số 'ΔVDDA' • Trong CMP với
thông số kỹ thuật điện DAC 8 bit : • Đã cập nhật Typ. và Max. giá trị của
'IDDLS' • Kiểu đã được nâng cấp. giá trị của 'tDHSB' • Đã cập nhật Typ.
giá trị của 'VHYST1' , 'VHYST2' và 'VHYST3'
• Trong thông số kỹ thuật điện LPSPI : •
Cập nhật 'fperiph' và 'fop', và 'tSPSCK'


• Cập nhật số 3,3 V và thêm chú thích cuối trang chống lại fop, tSU, ans tV
trong Chế độ HSRUN
• Đã thêm chú thích cuối trang

vào 'tWSPSCK' • Đặc điểm nhiệt cập nhật cho S32K11x
6 31 thg 1, 2018 • Thay đổi cách đại diện của nhãn hiệu ARM trong suốt. • Đã xóa
S32K142 khỏi "Thận trọng" • Trong "Các tính năng chính", đã thêm ghi
chú sau vào "Quản lý nguồn", "Bộ nhớ và giao diện bộ nhớ" và "Độ tin cậy, an toàn
và bảo mật": • Không có quyền ghi hoặc xóa vào ...
• Trong sơ đồ kiến trúc cấp cao cho họ S32K14x, đã thêm

chú thích sau: •
Không có quyền truy cập ghi hoặc
xóa vào ... • Trong sơ đồ kiến trúc Cấp cao cho họ S32K11x :
• Cập nhật biên tập nhỏ: Đã sửa vị trí của SRAM, trong 'Flash
bộ điều khiển bộ nhớ 'khối
• Hình cập nhật: So sánh dòng sản phẩm S32K1xx : • Cập nhật
chú thích 1 và được thêm vào' HSRUN 'ngoài' mô-đun bảo mật HW (CSEc) 'và'
EEPROM được mô phỏng bởi FlexRAM '. • Cập nhật hàng 'RAM hệ thống (bao gồm
FlexRAM và MTB)' cho
S32K144, S32K146 và S32K148. • Cập nhật
số kênh cho S32K116 trong hàng '12-bit SAR ADC (1 MSPS
mỗi)'.
• Cập nhật thông tin đặt hàng • Cập
nhật thông số kỹ thuật thời gian Flash - các lệnh cho S32K148, S32K142, S32K146,
S32K116 và S32K118.
7 19 tháng 4, 2018 • Đã thay đổi Thận trọng đối với

Ghi chú • Đã cập nhật từ ngữ của Ghi chú và bị xóa S32K146 • Đã
thêm 'Hai tính năng sau là khả dụng ...' • Trong 'Tính năng
chính': • Cập nhật biên tập • Đã cập nhật ghi chú trong Quản lý nguồn,
Bộ nhớ và bộ nhớ
giao diện và An toàn và bảo mật.

• Cập nhật FlexIO trong giao diện Truyền thông • Thêm ENET
và SAI trong giao diện Truyền thông • Công cụ dịch vụ mật mã cập
nhật (CSEc) trong 'An toàn và

bảo mật
'• Trong sơ đồ kiến trúc mức cao cho họ S32K14x : • Cập nhật biên
tập nhỏ • Cập nhật ghi chú 3 • Trong sơ đồ kiến trúc mức cao
cho họ S32K11x : • Cập nhật biên tập nhỏ • Trong hình: So
sánh loạt sản phẩm S32K1xx : • Cập nhật biên tập • Tần suất cập
nhật cho S32K14x • Cập nhật chú thích 4 • Thêm chú thích 5 •
Trong thông tin đặt hàng : • Đã đổi tên phần, cập nhật đoạn bắt đầu
• Cập nhật hình • Trong điện áp và yêu cầu hoạt động hiện
tại, đã cập nhật ghi chú • Trong tiêu thụ điện : • Cập nhật
thông số kỹ thuật cho S32K146 • Đã xóa phần 'Cấu hình chế
độ', tôi đã chuyển nội dung của nó xuống dưới
đoạn văn bản. • Trong

điều kiện hoạt động ADC 12 bit :

• Sửa lỗi đánh máy trong RSW1 •
Trong thông số kỹ thuật điện LPSPI : • Cập
nhật tLead và tLag • Thêm chú thích

cuối trang trong Hình: Định thời gian chế độ nô lệ LPSPI (CPHA = 0) và
Hình: Định thời chế độ nô lệ LPSPI (CPHA = 1)

• Trong các đặc tính nhiệt :
• Đã cập nhật tên bảng: Đặc tính nhiệt cho gói QFN 32 chân và 48/64/100/144/176 chân •
Đã xóa thông số kỹ thuật cho RθJC cho gói 32 QFN • Thêm 'RθJCBottom'
số 8 18 tháng 6, 2018 • Trong phần đính kèm 'S32K1xx_Power_Modes _Configuration': • Đã tắt thiết
bị ngoại vi VLPR được cập nhật và Thiết bị ngoại vi Đã bật trường hợp sử dụng # 1, sử dụng 4
Mhz cho đồng hồ hệ thống, 2 Mhz cho đồng hồ bus và 1Mhz cho flash. • Đã xóa S32K116 khỏi
Ghi chú • Trong hình: So sánh dòng sản phẩm S32K1xx : • Thêm ghi chú 'Tính khả dụng của
thiết bị ngoại vi phụ thuộc vào tính khả dụng của chân cắm ...' • Cập nhật hàng 'Nhiệt độ hoạt động
xung quanh' • Cập nhật 'RAM hệ thống (bao gồm FlexRAM và MTB)' hàng cho
S32K144, S32K146 và S32K148 • Trong thông
tin đặt hàng : • Hình cập nhật cho 'Y: Tính năng tùy
chọn' • Cập nhật chú thích 3 • Trong chân Nguồn và
chân đất : • Trong hình 'Sơ đồ nguồn', tần số VFlash
được cập nhật thành 3,3 V • Ở chế độ Nguồn Các hành vi vận
hành chuyển tiếp : • Cập nhật chú thích cho 'Chế độ VLPS: Tất cả các nguồn xung
nhịp bị vô hiệu hóa' • Trong Mức tiêu thụ điện : • Đã thêm IDD cho S32K116 • Đã thêm
trường hợp sử dụng cho phép thiết bị ngoại vi VLPR 2 ở 125 ° C / Kiểu chữ • Đã
đổi tên VLPR 'Đã bật thiết bị ngoại vi' thành ' Thiết bị ngoại vi cho phép sử dụng
trường hợp 1'
• Thêm chú thích cuối trang 'Dữ liệu được thu thập bằng RAM' vào VLPR 'Đã tắt thiết
bị ngoại vi' và 'Trường hợp sử dụng cho phép thiết bị ngoại vi 1' của VLPR '• Thiết
bị ngoại vi VLPS cập nhật được bật ở 25 ° C / Kiểu chữ cho S32K142 và
S32K144 đến 40 μA và 42 μA tương ứng
• Đã thêm bảng 'VLPS tiêu thụ điện năng trong trường hợp sử dụng bổ sung ở mức điển hình
các điều kiện'
• Trong thông số kỹ thuật điện DC ở dải 3,3 V : • Quy ước đặt
tên được cập nhật • Thêm thông số kỹ thuật cho bảng
GPIO-FAST • Trong thông số kỹ thuật điện DC ở dải 5,0
V : • Quy ước đặt tên được cập nhật • Đã thêm thông số kỹ
thuật cho bảng GPIO-FAST • Trong thông số kỹ thuật điện
AC tại Phạm vi 3,3 V :
• Cập nhật quy ước đặt tên • Thêm thông
số kỹ thuật cho bảng GPIO-FAST • Trong thông
số kỹ thuật điện AC ở dải 5 V : • Cập nhật quy ước đặt tên
• Thêm thông số kỹ thuật cho bảng GPIO-FAST • Trong
hệ thống bên ngoài thông số kỹ thuật điện : • Mô
tả rõ ràng về gmXOSC • Cập nhật VIL tối đa đến 1,15 V
• Trong thông số kỹ thuật điện Bộ dao động RC bên trong nhanh (FIRC) :


• Cập nhật thông số kỹ thuật cho rung giật chu kỳ TJIT đến 300 ps •
Trong thông số kỹ thuật QuadSPI AC :
• Cập nhật thông số kỹ thuật cho Thời gian hợp lệ đầu ra dữ liệu
Tiv • Trong hình 'Biểu đồ thời gian đầu ra QuadSPI (chế độ SDR)', được đánh dấu là Không hợp lệ
diện tích
• Trong CMP với thông số kỹ thuật điện DAC 8-bit :
• Đã xóa '(VAIO)' khỏi giải mã VHYST0 • Trong thông số
kỹ thuật điện LPSPI :
• Đã thêm ghi chú 'Không xác định' trong số liệu 'Định thời chế độ nô lệ LPSPI (CPHA =
0)' và 'Định thời gian chế độ nô lệ LPSPI (CPHA = 1)'
9 18 thg 9, 2018 • Trong tệp đính kèm 'S32K1xx_Power_Modes _Configuration':
• Đã thêm trang tính riêng cho thiết bị S32K14x và S32K11x • Đã đổi tên
VLPS (Đã bật thiết bị ngoại vi) thành VLPS (bật LPTMR) • Đã xóa Ghi chú "Thông tin
kỹ thuật ..." • Trong Tính năng:
• Cập nhật giao diện Đồng hồ cho 'bộ dao động bên ngoài nhanh 4 - 40 MHz
(SOSC) 'và' Bộ đếm thời gian thực '• Đã
thêm' Lên đến 20 MHz TCLK và 25 MHz SWD_CLK '• Ở xếp hạng tối đa
'
tuyệt đối : Chú thích được cập nhật thời gian tồn tại 3' 60 giây ... • Tiêu đề cập nhật của
bảng Đặc tính vận hành nhiệt • Đang đặt hàng thông tin : • Cập nhật 'Nhiệt độ' • Cập nhật
'Mã nhận dạng sửa đổi Wafer Fab và Mặt nạ' • Trong Mức tiêu thụ điện : • Đổi tên 'Đã bật
ngoại vi VLPS' thành 'Đã bật LPTMR' • Đã thêm IDD cho S32K118 cho 85 ° C, 105 ° C và
125 ° C • IDD được cập nhật cho S32K118 ở 25 ° C • Đã thêm IDD cho VLPR Ngoại vi đã
bật trường hợp sử dụng 2 cho S32K116 • IDD được cập nhật và thêm chú thích trong bảng 'trường
hợp sử dụng bổ sung VLPS
tiêu thụ điện năng ở các điều kiện điển hình '•
Trong thông số kỹ thuật AC chung : • Cập nhật chú thích của
WFRST và WNFRST • Trong thông số kỹ thuật điện của Bộ
tạo dao động hệ thống bên ngoài : • Đã thêm chú thích vào RS • Đã
đổi tên Vpp thành Vpp_XTAL và cập nhật mô tả cho phù hợp •
Đã thêm Vpp_EXTAL • Đã thêm VSOSCOP • Đã cập nhật phương trình 'gm_crit = 4 ...' ở
chú thích 1 • Trong thông số tần số của Bộ tạo dao động hệ thống bên ngoài : • Đã
thêm chú thích "Đối với đồng hồ lý tưởng là 40 MHz, nếu được phép ..." vào fosc_hi
tối đa
• Trong thông số kỹ thuật điện Bộ dao động RC bên trong nhanh (FIRC) :
"
• Cập nhật ghi chú "Nội bộ nhanh ...
• Trong thông số kỹ thuật điện LPSPI :
• Số liệu cập nhật 'Định thời chế độ phụ LPSPI (CPHA = 0)' và 'Định thời gian chế độ
phụ LPSPI (CPHA = 1)'

'
10 09 tháng 5, 2019 • Trong Ghi chú: Đã thêm ghi chú 'Thông tin kỹ thuật cho S32K148 ... • Trong
tệp đính kèm' S32K1xx_Orderable_Part_Number_List ':

• Đã thêm ISELED PN • Đã
thêm PN để cung cấp gói mới (48-pin LQFP S32K142; 48-pin
LQFP S32K144; 100-pin LQFP S32K148) • Đã thêm NFC

PN • Đã thêm UA làm S32K148 PN tiêu chuẩn • Ưu đãi
tính năng cơ sở tiêu chuẩn được cập nhật • Trong hình
'so sánh loạt sản phẩm S32K1xx' :


Rev. Không. Ngày Những thay đổi đáng kể •
Đã thêm LQFP 48 chân cho S32K142 và S32K144 • Đã thêm LQFP
100 chân cho S32K148, cùng với chú thích • Trong thông tin đặt
hàng : • Cập nhật 'Tùy chọn đặt hàng' • Cập nhật ghi chú 2 • Đặc điểm nhiệt :
• Đã thêm giá trị cho LQFP 48 chân cho S32K142 và S32K144 • Đã thêm giá
trị cho LQFP 100 chân cho S32K148
'
11 27 tháng 6, 2019 • Trong Ghi chú: Đã xóa ghi chú 'Thông tin kỹ thuật cho S32K148 ...
12 04/02/2020 • Trong Ghi chú: Đã thêm ghi chú: 'Thông tin kỹ thuật cho ...'
• Đã thêm thông tin S32K14xW trong suốt • Đã xóa "Đang phát

triển" khỏi chú thích số 6 trong Hình 3. • Thông số kỹ thuật điện Trace được cập nhật
để làm rõ rằng phần này chỉ áp dụng cho ETM Trace và chỉ được hỗ trợ bởi S32K148. • Trong Bảng
28, đã thêm một chú thích mới từ mục fosc_hi Max. • Cập nhật Hình 21 cho số 8. • Trong các
thông số kỹ thuật về Độ tin cậy, tnvmretee được thay đổi thành tnvmretee100 và thêm một
hàng mới cho tham số tnvmretee10. Và chú thích được cập nhật trong chủ đề này.
13 05 tháng 4 năm 2020 • Trong các yêu cầu hoạt động LVR, LVD và POR, • Tiêu đề
bảng được cập nhật cho sê-ri S32K14xW • Cập nhật
giá trị cho VLVR đối với sê-ri S32K14xW
• Trong xếp hạng tối đa tuyệt đối, TJ cập nhật cho sê-ri S32K14xW • Trong đặc
tính vận hành nhiệt, TJ cập nhật cho sê-ri S32K14xW • Trong thông số kỹ thuật điện Bộ
tạo dao động hệ thống bên ngoài, ghi chú thêm 'Giá trị nhỏ nhất chỉ được hiển thị dưới dạng
'
tham khảo ... tới Vpp_EXTAL
14 10 tháng 8 năm 2021 • Trong Bảng 45, cố định các chú thích bị hỏng trong các ký hiệu IDDLS và
DNL. • Trong Bảng 9, • Đã thay đổi VLVW Min từ 4,19 thành 4,17. • Đã thay
đổi giá trị cho VLVR. • Cập nhật các giá trị cho VLVR cho sê-ri
S32K14xW. • Trong ESD và các đặc tính bảo vệ chốt, đã thay đổi tên của
, đã thêm chú thích cuối trang trong bảng và xóa cột "Ghi chú" khỏi bảng. • Trong thông
số kỹ thuật điện SPLL , đã chuyển thời gian Điển hình thành Tối đa cho JACC_SPLL. • Trong
thông số kỹ thuật điện SPLL , đã thêm chú thích vào Giá trị tối đa của JACC_SPLL.
• Trong Bảng 8 và Bảng 9, đã thêm chú thích "Trong dải 3,3 V, VLVW luôn được đặt vì nguồn cung
cấp vẫn dưới dải VLVW. Do đó PMC.LVDSC2 [LVWIE] sẽ vẫn bị xóa trong khi thiết bị hoạt động
trong dải 3,3 V".
• Trong thông số tần số của Bộ tạo dao động hệ thống bên ngoài đã cập nhật các chú thích cuối
trang cho các symobls fosc_hi, fec_extal và fdc_extal. • Cập nhật Bảng 56. • Trong Bảng 11,
loại bỏ TBD. • Trong Thông tin đặt hàng , đã cập nhật con số thông tin đặt hàng. • Trong Bảng
13, loại bỏ TBD cho S32K14xW. • Trong Bảng 18 và Bảng 20, đã thêm thông số và giá trị chân
EXTAL PTB6 cho
IIN.
• Trong Bảng 13 và Bảng 14, loại bỏ TBD cho S32K14xW • Trong Bảng 26
loại bỏ mục nhập fERCLK . • Trong Bảng 35, đã cập nhật các giá trị
Tiêu biểu và Giá trị tối đa. • Trong điều kiện hoạt động ADC 12 bit :
• Cập nhật Typ. và Giá trị tối đa cho các ký hiệu CP1, CP2, CS, RSW1 và
RAD.

• Thêm tiêu thụ điện ADC.

• Thêm chú thích cuối trang "Tất cả dữ liệu đề cập đến ... bởi nhóm thiết kế NXP".
• Trong Bảng 17 và Bảng 19 đã cập nhật Kiểu chữ. và Giá trị tối đa cho rò rỉ đầu vào
hiện tại (mỗi pin)

Làm thế nào để tiếp cận chúng tôi:

Thông tin trong tài liệu này chỉ được cung cấp để cho phép những người triển khai hệ thống và phần mềm sử
Trang chủ: dụng các sản phẩm NXP. Không có giấy phép bản quyền rõ ràng hoặc ngụ ý nào được cấp dưới đây để thiết kế hoặc
nxp.com chế tạo bất kỳ mạch tích hợp nào dựa trên thông tin trong tài liệu này. NXP có quyền thực hiện các thay đổi mà
không cần thông báo thêm đối với bất kỳ sản phẩm nào ở đây.
Hỗ trợ web:
nxp.com/support
NXP không bảo đảm, đại diện hoặc đảm bảo về tính phù hợp của sản phẩm của mình cho bất kỳ mục đích cụ thể nào,
NXP cũng không chịu bất kỳ trách nhiệm pháp lý nào phát sinh từ việc ứng dụng hoặc sử dụng bất kỳ sản phẩm hoặc
mạch điện nào và đặc biệt từ chối bất kỳ và tất cả trách nhiệm pháp lý, bao gồm nhưng không giới hạn thiệt hại
do hậu quả hoặc ngẫu nhiên. Các thông số “điển hình” có thể được cung cấp trong bảng dữ liệu NXP và / hoặc
thông số kỹ thuật có thể thay đổi trong các ứng dụng khác nhau và hiệu suất thực tế có thể thay đổi theo thời
gian. Tất cả các thông số vận hành, bao gồm cả “chữ đánh máy”, phải được các chuyên gia kỹ thuật của khách hàng
xác nhận cho từng ứng dụng của khách hàng. NXP không chuyển giao bất kỳ giấy phép nào theo quyền sáng chế của
mình cũng như quyền của người khác. NXP bán sản phẩm theo các điều khoản và điều kiện bán hàng tiêu chuẩn, có
thể tìm thấy tại địa chỉ sau: nxp.com/SalesTermsandConditions.
Trong khi NXP đã triển khai các tính năng bảo mật nâng cao, tất cả các sản phẩm có thể có các lỗ hổng chưa xác
định. Khách hàng chịu trách nhiệm về thiết kế và vận hành các ứng dụng và sản phẩm của họ để giảm ảnh hưởng
của các lỗ hổng này đối với các ứng dụng và sản phẩm của khách hàng và NXP không chịu trách nhiệm pháp lý đối
với bất kỳ lỗ hổng nào được phát hiện. Khách hàng nên thực hiện các biện pháp bảo vệ thiết kế và vận hành
thích hợp để giảm thiểu rủi ro liên quan đến các ứng dụng và sản phẩm của họ.
NXP, logo NXP, KẾT NỐI BẢO MẬT NXP CHO MỘT THẾ GIỚI THÔNG MINH, COOLFLUX, EMBRACE, GREENCHIP, HITAG, I2C
BUS, ICODE, JCOP, LIFE VIBES, MIFARE, MIFARE CLASSIC, MIFARE DESFire, MIFARE PLUS, MIFARE ULEX, MANTX ,
MIFARE4MOBILE, MIGLO, NTAG, ROADLINK, SMARTLX, SMARTMX, STARPLUG, TOPFET, TRENCHMOS, UCODE, Freescale,
logo Freescale, AltiVec, C-5, CodeTEST, CodeWarrior, ColdFire, ColdFire +, C-Ware Solutions, logo Giải
pháp năng lượng , Kinetis, Layerscape, MagniV, mobileGT, PEG, PowerQUICC, Processor Expert, QorIQ, QorIQ
Qonverge, Ready Play, SafeAssure, logo SafeAssure, StarCore, Symphony, VortiQa, Vybrid, Airfast, BeeKit,
BeeStack, CoreNet, Flexis, MXC, Nền tảng trong một Gói, Công cụ QUICC, SMARTMOS, Tower, TurboLink và UMEMS là
nhãn hiệu của NXP BV Tất cả các tên sản phẩm hoặc dịch vụ khác là tài sản của chủ sở hữu tương ứng. AMBA, Arm,
Arm7, Arm7TDMI, Arm9, Arm11, Artisan, big.LITTLE, Cordio, CoreLink, CoreSight, Cortex, DesignStart, DynamIQ,
Jazelle, Keil, Mali, Mbed, Mbed Enabled, NEON, POP, RealView, SecurCore, Socrates , Thumb, TrustZone, ULINK,
ULINK2, ULINK-ME, ULINK-PLUS, ULINKpro, μVision, Versatile là các nhãn hiệu hoặc nhãn hiệu đã đăng ký của Arm
Limited (hoặc các công ty con của Arm Limited) ở Hoa Kỳ và / hoặc ở những nơi khác. Công nghệ liên quan có thể
được bảo vệ bởi bất kỳ hoặc tất cả các bằng sáng chế, bản quyền, thiết kế và bí mật thương mại. Đã đăng ký Bản
quyền. Oracle và Java là các nhãn hiệu đã đăng ký của Oracle và / hoặc các chi nhánh của Oracle. Các nhãn hiệu
Power Architecture và Power.org và các logo Power và Power.org và các nhãn hiệu liên quan là các nhãn hiệu và
nhãn hiệu dịch vụ được cấp phép bởi Power.org.
© 2015–2021 NXP BV
Số tài liệu S32K1XX
Bản sửa đổi 14, 08/2021

S32K-DS Dich

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

S32K-DS Dich

Uploaded by

Copyright:

Available Formats

Machine Translated by Google

Chất bán dẫn NXP Số tài liệu S32K1XX

- Đơn vị Flash Patch và Breakpoint (FPB)

• Giao diện người-máy (HMI)

- Lên đến 156 chân GPIO với chức năng ngắt

• Giao diện truyền thông

ba mô-đun FlexCAN (với hỗ trợ CAN-FD tùy chọn)

• An toàn và bảo mật

- Số nhận dạng (ID) 128-bit duy nhất

- Mã sửa lỗi (ECC) trên bộ nhớ flash và SRAM

- Đơn vị bảo vệ bộ nhớ hệ thống (MPU hệ thống)

- Mô-đun Kiểm tra dự phòng theo chu kỳ (CRC)

- Cơ quan giám sát nội bộ (WDOG)

- Mô-đun giám sát Cơ quan giám sát bên ngoài (EWM)

• Thời gian và kiểm soát

• DMA 16 kênh với tối đa 63 nguồn yêu cầu sử dụng DMAMUX

Bảng dữ liệu S32K1xx, Rev. 14, 08/2021

2 Chất bán dẫn NXP

4 Khái quát chung ................................................... ............................................... 10 lệnh ........................................... 42

5 thông số I / O ............................................. ....................................... 28 6.5.2 Thông số kỹ thuật điện LPSPI .................................... 65

Bảng dữ liệu S32K1xx, Rev. 14, 08/2021

Chất bán dẫn NXP 3

Cánh tay Cortex M4F

JTAG & ITM

Vùng thấp hơn Bộ nhớ đệm mã

Hệ thống MPU1 Hệ thống MPU1 Hệ thống MPU1

Bộ điều khiển bus ngoại vi

được chọn (xem phần "So sánh

Hình 1. Sơ đồ kiến trúc mức cao cho họ S32K14x và S32K14xW

Bảng dữ liệu S32K1xx, Rev. 14, 08/2021

4 Chất bán dẫn NXP

So sánh tính năng

Cánh tay Cortex M0 +

NVIC LPO SIRC FIRC SOSC

Công tắc thanh ngang (AXBS-Lite)

Hệ thống MPU1 Hệ thống MPU1

Bộ nhớ Bộ nhớ Bộ điều khiển bus ngoại vi

Năng lượng thấp

CRC TRGMUX LPSPI PDB RTC

ngữ MPU dùng để chỉ MPU hệ thống của NXP.

Hình 2. Sơ đồ kiến trúc cấp cao cho họ S32K11x

2 So sánh tính năng

Bảng dữ liệu S32K1xx, Rev. 14, 08/2021

Chất bán dẫn NXP 5

So sánh tính năng

Mô tả Đầu vào (Các) tờ ghép kênh được đính kèm với

Cốt lõi Arm® Cortex ™ -M0 + Arm® Cortex ™ -M4F

Công cụ dịch vụ mật mã (CSEc) 1

Giám sát cơ quan giám sát bên ngoài (EWM)

Bộ bảo vệ bộ nhớ (MPU)

Cơ quan giám sát 1x 1x

Chế độ năng lượng thấp

Điện áp cung cấp đơn 2,7 - 5,5 V 2,7 - 5,5 V

Tốc biến 128 KB 256 KB 256 KB 512 KB 1 MB 2 MB2

Mã sửa lỗi (ECC)

RAM hệ thống (bao gồm FlexRAM và MTB) 17 KB 25 KB 32 KB 64 KB 128 KB 256 KB

FlexRAM (cũng có sẵn dưới dạng RAM hệ thống) 2 KB 4 KB

QuadSPI bao gồm.

Bộ hẹn giờ ngắt công suất thấp (LPIT) 1x 1x

FlexTimer (bộ đếm 16 bit) 8 kênh 2x (16) 4x (32) 6x (48) 8x (64)

Hẹn giờ công suất thấp (LPTMR) 1x 1x

Bộ đếm thời gian thực (RTC) 1x 1x

Khối trễ có thể lập trình (PDB) 1x 2x