Professional Documents
Culture Documents
솔루션 전기전자 디지털 논리회로 개정3판 연습문제 솔루션
솔루션 전기전자 디지털 논리회로 개정3판 연습문제 솔루션
디지털 논리회로(개정3판)
2. 대표적인 아날로그 양
온도, 압력, 속도
3. 아날로그 양과 디지털 양 구분
① 전선에 흐르는 전류 : 아날로그
② 실내 온도 : 아날로그
③ 해변의 모래알 : 디지털
④ 비행기 고도 : 아날로그
⑤ 어떤 물질의 원자 수 : 디지털
6. 디지털 정보의 단위
① 8 바이트 ② 128 바이트 ③ 64 비트
④ 8192 비트 ⑤ 32,768 바이트 ⑥ 67,108,864 바이트
⑦ 6,871,947,674 바이트
7. 디지털 정보의 단위
① 2048 비트 ② 32768 비트
8. 디지털 정보의 단위
8비트
9. 디지털 정보의 단위
사진 1장을 저장하는데 필요한 용량은 × × × × 비트이다. 따라서 128Mbyte 메모리 카드에
는 약 14장의 사진을 저장할 수 있다.
× ×
× × ×
1
디지털 논리회로 Solution of Chapter 1
11. 펄스 특성 문제
두 점 과 을 지나는 1차 함수는 다음과 같이 주어진다.
이 식을 이용하여 10%, 50%, 90%인 지점을 정확하게 산출할 수 있으므로 상승시간, 하강시간, 펄스폭을 산출
하면 다음과 같다.
① = 3.7-1.3 = 2.4ms
② = 9.8-8.2 = 1.6ms
③ = 9.0-2.5 = 6.5ms
④ 진폭 = 10V
0.2 t
0.125 0.25 s
2
디지털 논리회로 Solution of Chapter 1
16. 양자화 잡음
표본화 간격을 균등하게 할 때, 아래 그림에서와 같이 원 신호와 양자화 파형과의 사이에는 반드시 차이가 존
재하게 되고 이것을 양자화 잡음(Quantization Noise)이라 한다. 양자화 레벨간격을 세밀하게 하는 것은 그 오
차 신호, 즉 복조할 때의 양자화 잡음을 감소시키게 된다. 회로나 전송로에 잡음이 없는 경우에도 이 양자화
잡음은 반드시 존재하는 것이다.
3
IT COOKBOOK 187
디지털 논리회로(개정3판)
1. 다음 물음에 답하여라.
① 디지털 전자회로는 일반적으로 5V를 사용하는데 5V를 10구간으로 나누어 데이터를 0부터 9까지 표현하려면
아주 정밀하게 판단할 수 있어야 한다. 10개의 데이터를 표현하려면 회로가 아주 정밀해야 하고 복잡해 질
수밖에 없다. 따라서 간결하게 표시할 수 없을 뿐만 아니라 비용도 비싸게 되고 작게 만들 수 없다. 현대의
전자기기들이 2진수를 사용하는 디지털 기기로 변환하는 이유이다.
② 2진수를 사용하면 의미를 전달하는데 있어서 굉장히 긴 문장이 필요하다. 2진수는 작은 숫자도 기본적으로
자릿수가 많아지며, 일정 단위별로 끊어 사용하기에 무리가 있기 때문이다. 16진수 한 자리는 2진수 4자리
와 교체 가능하며 단위수 별로 표현 가능숫자가 급격히 늘어나기 때문에 숫자, 문자, 데이터의 표현에서 더
욱 수월하게 표현이 가능하게 된다.
1
디지털 논리회로 Solution of Chapter 2
6. 기수 산출 방법
① B ↔ ↔ ∴
② ↔ ↔ ∴
③ ↔ ↔ ∴
④ B CB ↔ (∵ CB )
↔
↔ ∴
2차식은 2차 방정식의 근의 공식을 사용하여 양수 근만 취하여 쉽게 얻을 수 있다.
7. 연산이 성립하기 위한 기수 산출
① 14/2 = 5
기수를 이라 하자.
× ↔ × ∴
② 54/4 = 13
× × ↔ ↔
∴
③ 24 + 17 = 40
× × × ↔ ↔
∴
8. 2차 방정식이 성립하기 위한 기수 산출
–– – ×
따라서 기수를 이라 하면, ×
∴ , 즉, 8진수이다. 그리고 × 이다.
9. 8진수 연산
① 1372(8) + 4631(8) = 6223(8)
② 47135(8) + 5125(8) = 54262(8)
③ 175214(8) + 152405(8) = 347621(8)
④ 110321(8) + 56573(8) = 167114(8)
2
디지털 논리회로 Solution of Chapter 2
12. 수의 이해
(a) 최솟값: 000(16), 최댓값: : FFF(16)
(b) =4096개(0~4095)
13. 2의 보수
① 00101011, 1의 보수=11010100, 2의 보수=11010101
② 11010101, 1의 보수=00101010, 2의 보수=00101011
③ 00011110, 1의 보수=11100001, 2의 보수=11100010
④ 11011110, 1의 보수=00100001, 2의 보수=00100010
⑤ 10000001, 1의 보수=01111110, 2의 보수=01111111
⑥ 00101010, 1의 보수=11010101, 2의 보수=11010110
15. 1의 보수와 2의 보수 변환
① +18, 1의 보수=00010010, 2의 보수=00010010
② +115, 1의 보수=01110011, 2의 보수=01110011
③ +79, 1의 보수=01001111, 2의 보수=01001111
④ -49, 1의 보수=11001110, 2의 보수=11001111
⑤ -3, 1의 보수=11111100, 2의 보수=11111101
⑥ -100, 1의 보수=10011011, 2의 보수=10011100
3
디지털 논리회로 Solution of Chapter 2
18. 2의 보수의 장점
• 부호와 절대치, 1의 보수에 의한 표현에는 2가지의 0이 존재(+0, -0)하지만 2의 보수에 의한 표현에는 하
나의 0이 존재
• 2진 보수에 의한 연산을 통해서 뺄셈을 용이하게 연산 가능
• 이러한 이유로 IEEE 표준으로 채택
19. 진수 변환
① 10101010(2)=-86(10)
② 11110001(2)=-15(10)
③ 01010101(2)=+85(10)
④ 00101011(2)=+43(10)
⑤ 0.10101(2)=0.65625(10)
⑥ 3526(8)=1878(10)
⑦ 7736(8)=4062(10)
⑧ 34.531(8)=28.673828125(10)
⑨ 3203(4)=227(10)
⑩ 6432(7)=2277(10)
⑪ A289B(12)=212087(10)
⑫ A501(16)=42241(10)
⑬ 839C(16)=33692(10)
⑭ ABCD(16)=43981(10)
4
디지털 논리회로 Solution of Chapter 2
21. 진수 및 보수 개념 이해
① 3C21
② 1100 0011 1101 1111
③ 0011 1100 0010 0001
④ 3C21 ①과 같음
5
디지털 논리회로 Solution of Chapter 2
∴ ×
⑦ 0 00011111 10001111100000101100000
여기서, 부호 : 0(양수)
지수 : 00011111 → 31 - 127 = -96
가수 : 1.10001111100000101100000
∴ ×
⑧ 1 01111011 10101000000000000000000
여기서, 부호 : 1(음수)
지수 : 01111011 → 123 - 127 = -4
가수 : 1.10101
∴ ×
⑨ 1 00000000 00000000000000000000000
여기서, 부호 : 1(음수)
지수와 가수가 모두 0일 때는 예외의 경우로서 0으로 한다.
∴ -0 즉 0이다.
⑩ × ×
여기서, 부호(1 bit) : 0(양수)
지수(8 bit) : -5+127(바이어스) = 01111010
가수(23 bit) : 00000000000000000000000
∴
→ 0 01111010 00000000000000000000000
⑪ ×
여기서, 부호(1 bit) : 1(음수)
지수(8 bit) : -7+127(바이어스) = 01111000
가수(23 bit) : 00000000000000000000000
∴ →
1 01111000 00000000000000000000000
⑫ × × ×
여기서, 부호(1 bit) : 0(양수)
지수(8 bit) : -3+127(바이어스) = 01111100
가수(23 bit) : 01101000000000000000000
∴
→ 0 01111100 01101000000000000000000
⑬ × × ×
여기서, 부호(1 bit) : 0(양수)
지수(8 bit) : 2+127(바이어스) = 10000001
가수(23 bit) : 01010011000000000000000
∴
→ 0 10000001 01010011000000000000000
6
디지털 논리회로 Solution of Chapter 2
⑭ × × ×
여기서, 부호(1 bit) : 1(음수)
지수(8 bit) : -3+127(바이어스) = 01111100
가수(23 bit) : 01111010000000000000000
∴
→ 1 01111100 01111010000000000000000
⑮ × × ×
여기서, 부호(1 bit) : 1(음수)
지수(8 bit) : 4+127(바이어스) = 10000011
가수(23 bit) : 00111011000000000000000
∴ →
1 10000011 00111011000000000000000
7
IT COOKBOOK 187
디지털 논리회로(개정3판)
3. BCD 덧셈
① 4+3=7 ② 6+1=7
③ 28+23=4B, 4B+06=51 ④ 65+58=BD, BD+66=123
⑤ 143+276=3B9, 3B9+060=419 ⑥ 295+157=3EC, 3EC+066=452
4. 자기 보수적인 성질을 가진 코드
3초과 코드, 2421 코드, 84-2-1 코드, 51111 코드
1
디지털 논리회로 Solutions of Chapter 3
③ 가중치가 6421인 경우
10진수 6421 코드
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 1 0 0 0 0 1 1 0
7 1 0 0 1
8 1 0 1 0
9 1 0 1 1 ∴ 자기보수 성질을 갖지 않는다.
6. 2진 코드와 그레이 코드 변환
① 1011(2) → 1110(g)
② 0111(2) → 0100(g)
③ 1001(2) → 1101(g)
④ 1000(2) → 1100(g)
⑤ 10010101010(2) → 11011111111(g)
⑥ 00100001010101(2) → 00110001111111(g)
⑦ 101010101010101010(2) → 111111111111111111(g)
⑧ 10110101(2) → 11101111(g)
⑨ 00101100(2) → 00111010(g)
⑩ 1011001101011010(2) → 1110101011110111(g)
⑪ 0011111000010010(2) → 0010000100011011(g)
⑫ 1110(g) → 1011(2)
⑬ 1101(g) → 1001(2)
⑭ 1001(g) → 1110(2)
⑮ 0011(g) → 0010(2)
⑯ 01011101011(g) → 01101001101(2)
⑰ 11100101011100(g) → 10111001101000(2)
⑱ 101010101010101010(g) → 110011001100110011(2)
2
디지털 논리회로 Solutions of Chapter 3
8. 병렬 패리티를 이용한 에러 검사
3행과 4열이 만나는 비트에서 에러가 발생하였으며, 0을 1로 수정한다.
패리티 비트
1 0 1 1 0 0 0 0
1 1 0 0 1 1 1 0
0 1 1 0 1 0 0 1
0 1 0 0 1 0 1 0
1 0 1 0 1 0 0 0
0 1 1 1 1 1 0 0
1 1 1 1 0 0 0 1
패리티 워드 1 0 0 1 0 1 1 1
① 1 0 1 1 0 1 1 1 1 1 1 0
비트위치 1 2 3 4 5 6 7 8 9 10 11 12
기호 P1 P2 D3 P4 D5 D6 D7 P8 D9 D10 D11 D12
헤밍 코드 1 0 1 1 0 1 1 1 1 1 1 0
P1 계산 1 1 1 0 1 1 1
P2 계산 1 0 1 1 1 1 1
P4 계산 1 1 0 1 1 0
P8 계산 0 1 1 1 1 0
P8P4P2P1 = 0111 = 7 : 7번 비트에 에러가 발생. 1 → 0으로 교정
② 0 1 1 0 1 1 0 0 1 1 1 0
비트위치 1 2 3 4 5 6 7 8 9 10 11 12
기호 P1 P2 D3 P4 D5 D6 D7 P8 D9 D10 D11 D12
헤밍 코드 0 1 1 0 1 1 0 0 1 1 1 0
P1 계산 0 0 1 1 0 1 1
P2 계산 1 1 1 1 0 1 1
P4 계산 0 0 1 1 0 0
P8 계산 1 0 1 1 1 0
P8P4P2P1 = 1010 = 10 : 10번 비트에 에러가 발생. 1 → 0으로 교정
③ 0 1 1 0 0 0 0 0 1 0 1 0 1 1 0
비트위치 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
기호 P1 P2 D3 P4 D5 D6 D7 P8 D9 D10 D11 D12 D13 D14 D15
헤밍 코드 0 1 1 0 0 0 0 0 1 0 1 0 1 1 0
P1 계산 0 0 1 0 0 1 1 1 0
P2 계산 0 1 1 0 0 0 1 1 0
P4 계산 0 0 0 0 0 0 1 1 0
P8 계산 0 0 1 0 1 0 1 1 0
P8P4P2P1 = 0000 = 0 : 에러 없음
3
디지털 논리회로 Solutions of Chapter 3
④ 1 0 1 0 1 1 0 0 1 1 1 0 1 1 0
비트위치 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
기호 P1 P2 D3 P4 D5 D6 D7 P8 D9 D10 D11 D12 D13 D14 D15
헤밍 코드 1 0 1 0 1 1 0 0 1 1 1 0 1 1 0
P1 계산 0 1 1 1 0 1 1 1 0
P2 계산 1 0 1 1 0 1 1 1 0
P4 계산 0 0 1 1 0 0 1 1 0
P8 계산 1 0 1 1 1 0 1 1 0
P8P4P2P1 = 1010 =10 : 10번 비트에 에러가 발생. 1 → 0으로 교정
10. ASCII코드 표현
① 1001010 : J
② 1101111 : o
③ 1101000 : h
④ 1101110 0100000 : n (space)
⑤ 1000100 1101111 1100101 : Doe
⇨ 1001010 1101111 1101000 1101110 0100000 1000100 1101111 1100101
J o h n D o e
11. ASCII 코드 표현
① 47 → G ② 4E → N
③ 36 → 6 ④ 52 → R
12. 각종 코드 표현방법
① 2진수: 100100111
② BCD 코드: 0010 1001 0101
③ ASCII 코드: 0110010 0111001 0110101
13. 표준 BCD 코드 표현
① E → 1110101 ② S → 1010010
③ M → 1100100 ④ 7 → 0000111
14. EBCDIC 코드 표현
① C7 → G ② E5 → V
③ D6 → O ④ F9 → 9
15. 카드에 2진 코드 할당
52장의 카드를 할당하려면 6비트(25 < 52 < 26)가 필요하다. 규칙을 정하기 위하여 상위 2비트는 모
양(♠◆♥♣)을 00, 01, 10, 11의 순서로 지정하고, 나머지 4비트는 번호를 지정한다. 번호는
0001(ace)부터 1010(10)까지로 하고, 1011은 잭(jack), 1100은 퀸(queen), 1101은 킹(king)으로 한다.
예를 들어, 하트 퀸은 10_1100이 된다. 즉, 64가지 경우의 수 중에서 52개만 사용한다.
4
IT COOKBOOK 187
디지털 논리회로(개정3판)
2. AND 게이트 이해
Clock
Oscillator 1 2 3 4 5 6 7 8
Enable
Signal
⋅
⋅ S 7411 W
7404
I
4. OR 게이트 이해
입력 출력
비고
0 0 0 0 0 경보기 off
0 0 0 1 1 경보기 on
0 0 1 0 1 경보기 on
0 0 1 1 1 경보기 on
0 1 0 0 1 경보기 on
0 1 0 1 1 경보기 on
0 1 1 0 1 경보기 on
F
0 1 1 1 1 경보기 on
1 0 0 0 1 경보기 on
1 0 0 1 1 경보기 on
1 0 1 0 1 경보기 on
1 0 1 1 1 경보기 on
1 1 0 0 1 경보기 on
1 1 0 1 1 경보기 on
1 1 1 0 1 경보기 on
1 1 1 1 1 경보기 on
5. OR 게이트 이해
OR 게이트는 입력 중 적어도 하나가 1이 입력되면 출력은 1이 되고, 모든 입력이 0인 경우에만 출력이 0이 되
므로 출력이 1이 나오는 입력의 조합은 31가지이다.
1
디지털 논리회로 Solutions of Chapter 4
출력
② OR 게이트 확장
0 0 0 0 0
0 0 1 0 1
0 1 0 1 1
0 1 1 1 1
1 0 0 1 1
1 0 1 1 1
1 1 0 1 1
1 1 1 1 1
3입력 OR 게이트의 결과와 일치하므로 이다. 따라서 OR 게이트의 입력 수를 증가하려면 OR
게이트들을 통과시킨 후 다시 OR를 하면 된다. 예를 들어, 5입력인 경우는 그림과 같다.
A
B
C
D
E F
2
디지털 논리회로 Solutions of Chapter 4
9. NAND 게이트의 이해
Tank A +5V
레벨센서
330
오른쪽 그림과 같이 NAND 게이트의 두 입력을 탱크
의 레벨센서에, 출력은 녹색 LED에 연결한다. 두 센
High
서의 출력이 모두 High일 경우, 즉 두 탱크 모두 25% 7400
Low
Tank B High
이상 채워졌을 경우 NAND 게이트의 출력은 Low가
되므로 녹색 LED가 on된다.
출력
② OR 게이트인 경우
• 첫 번째 방법 : 입력 3개 중 2개의 입력에 같은 신호를 인가하면 된다.
• 두 번째 방법 : 입력 3개 중 1개 입력을 논리 0에 연결하면 된다.
A A
F B F
B
3
디지털 논리회로 Solutions of Chapter 4
③ NAND 게이트인 경우
• 첫 번째 방법 : 입력 3개 중 2개의 입력에 같은 신호를 인가하면 된다.
• 두 번째 방법 : 입력 3개 중 1개 입력을 논리 1에 연결하면 된다.
+5V
A
F A F
B B
④ NOR 게이트인 경우
• 첫 번째 방법 : 입력 3개 중 2개의 입력에 같은 신호를 인가하면 된다.
• 두 번째 방법 : 입력 3개 중 1개 입력을 논리 0에 연결하면 된다.
A
A F
F B
B
Low
Low High
7427
330
Low
High 330
Low Low
7427
Low
출력
4
디지털 논리회로 Solutions of Chapter 4
F
A
B
0V 0V +5V 0 0 1
0V +5V 0V ⇨ 0 1 0
+5V 0V 0V 1 0 0
+5V +5V +5V 1 1 1
-5 -5 +5 1 1 0
-5 +5 -5 ⇨ 1 0 1
+5 -5 -5 0 1 1
+5 +5 +5 0 0 0
L L L 0 0 0 0 0 1
L H L 0 1 0 0 1 1
H L L 1 0 0 1 0 1
H H H 1 1 1 1 1 0
진리표 정논리 부논리
19. OR 게이트에서의 출력 파형
① NOT 게이트에서의 전파지연을 무시한 경우 ② NOT 게이트에서의 전파지연을 고려한 경우
A A
High
F F
Low
5
디지털 논리회로 Solutions of Chapter 4
21. 평균 전력소모
• 논리 1일 때, 전력 : × × mW
• 논리 0일 때, 전력 : × × mW
따라서 평균 전력은 35㎽이다.
× ×
× mW
22. 잡음여유도 계산
max max
6
IT COOKBOOK 187
디지털 논리회로(개정3판)
①
,
식
식
0 0 0 0 1 1 1 1 1
0 0 1 0 1 1 1 0 1
0 1 0 0 1 1 0 1 1
0 1 1 0 1 1 0 0 1
1 0 0 0 1 0 1 1 1
1 0 1 0 1 0 1 0 1
1 1 0 0 1 0 0 1 1
1 1 1 1 0 0 0 0 0
②
,
식
식
0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 1 1 0 1 0 1
0 1 0 0 1 0 1 1 0 0 1
0 1 1 0 0 1 1 1 0 0 1
1 0 0 1 0 0 1 0 0 1 1
1 0 1 1 0 0 1 0 1 0 1
1 1 0 0 1 0 1 0 0 1 1
1 1 1 0 0 0 0 0 0 0 0
③
,
식
식
0 0 0 1 0 0 1 1 1 1
0 0 1 0 1 0 1 1 1 1
0 1 0 1 0 0 1 1 1 1
0 1 1 0 1 1 1 1 1 1
1 0 0 0 0 0 0 0 1 0
1 0 1 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 1 0
1 1 1 0 0 1 1 1 1 1
④
,
식
식
0 0 0 1 0 0 1 1 0 0 1
0 0 1 0 0 0 0 0 0 0 0
0 1 0 1 0 0 1 0 0 1 1
0 1 1 0 1 0 1 0 0 1 1
1 0 0 0 0 1 1 1 0 0 1
1 0 1 0 0 1 1 0 1 0 1
1 1 0 0 0 0 0 0 0 0 0
1 1 1 0 1 0 1 0 1 0 1
1
디지털 논리회로 Solution of Chapter 5
⑤
,
식
식
0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 0 0
0 1 0 1 0 0 1 1 1 0 0 1
0 1 1 0 0 0 0 0 0 0 0 0
0 1 1 1 0 0 1 1 1 0 0 1
1 0 0 0 0 0 0 0 0 0 0 0
1 0 0 1 0 0 0 0 0 0 0 0
1 0 1 0 0 1 1 1 0 1 0 1
1 0 1 1 0 1 1 1 0 1 0 1
1 1 0 0 1 0 1 1 0 0 1 1
1 1 0 1 1 0 1 1 1 0 0 1
1 1 1 0 1 1 1 1 0 0 1 1
1 1 1 1 1 1 1 1 1 0 0 1
2. 불 대수를 이용한 증명
①
②
⋅ ⋅
③
3. 드모르간의 정리
⋅ ⋅ ① AND와 NOT으로 표현
⋅ ⋅
② OR와 NOT으로 표현
2
디지털 논리회로 Solution of Chapter 5
4. 논리식의 부정
①
•
⋅
•
•
. 여기서 이다.
②
⋅
③
④
⑤
⑥
⑦
⑧
5. 논리식 유도
자동차 경고 버저의 논리식:
H
D H
F
K
F
K D
6. 논리식 유도
0 0 0 0
0 1 0 0
1 0 0 1
1 1 1 0 ,
A
X
B
3
디지털 논리회로 Solution of Chapter 5
7. 논리회로의 논리식 표현
①
② ③
0 0 1 0 0 0 0 0 0
0 1 1 0 1 1 0 1 1
1 0 0 1 0 0 1 0 1
1 1 1 1 1 1 1 1 1
④
⑤
0 0 0 0 0 0 0 0
0 0 1 0 0 0 1 1
0 1 0 0 0 1 0 0
0 1 1 1 0 1 1 1
1 0 0 1 1 0 0 0
1 0 1 1 1 0 1 1
1 1 0 0 1 1 0 0
1 1 1 1 1 1 1 1
⑥
0 0 0 0 1 1 0 0 0 1
0 0 0 1 1 1 0 0 1 1
0 0 1 0 1 1 0 1 0 1
0 0 1 1 0 1 0 1 1 1
0 1 0 0 0 1 1 0 0 1
0 1 0 1 0 1 1 0 1 1
0 1 1 0 0 1 1 1 0 1
0 1 1 1 0 1 1 1 1 1
8. 논리식의 논리회로 표현
①
②
A A
B
B
C
F F
C D
③
④
A
B
A
B F
C
F
C
D
4
디지털 논리회로 Solution of Chapter 5
⑤
A
B F
⑥
V W X Y Z
9. SOP 표현 및 간소화
①
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
②
③
앞의 2개 항을 묶으면 가 제거되고, 뒤의 4개 항을 묶으면 , 가 제거된다.
두 번째 항이 중복된다. 6장에서 배울 카르노 맵으로 풀어보면 다음과 같다.
YZ
X 00 01 11 10
0 1 1 1
1 1 1
④
5
디지털 논리회로 Solution of Chapter 5
10. 최소항 표현
①
②
③
기호
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
기호
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
6
디지털 논리회로 Solution of Chapter 5
③
기호 기호
0000 0 1000 0
0001 1 1001 1
0010 0 1010 0
0011 1 1011 0
0100 0 1100 1
0101 1 1101 1
0110 0 1110 1
0111 0 1111 0
④
기호
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
⑤
기호 기호
0000 1 1000 0
0001 0 1001 0
0010 1 1010 0
0011 0 1011 0
0100 1 1100 0
0101 0 1101 0
0110 1 1110 1
0111 1 1111 1
7
디지털 논리회로 Solution of Chapter 5
⑥
기호 기호
0000 0 1000 1
0001 0 1001 0
0010 0 1010 1
0011 0 1011 0
0100 0 1100 1
0101 1 1101 1
0110 0 1110 0
0111 0 1111 0
식 ≡
식
8
디지털 논리회로 Solution of Chapter 5
BC
A 00 01 11 10
0 1 1
1 1 1 1
④
④
⋅
⑤
⑥
⑦
⑧
⑨
⑩
③
④
⑤
⑥
⑦
⑧
⑨
⑩
9
디지털 논리회로 Solution of Chapter 5
②
③
④
⑤
⑦
10
IT COOKBOOK
디지털논리회로
이론, 실습, 시뮬레이션
1 1 1 1 1 1 1 1 1 1
① ② ③
④
⑤
⑥
BC YZ BC
A 00 01 11 10 X 00 01 11 10 A 00 01 11 10
0 1 1 0 1 1 0 1 1 1 1
1 1 1 1 1 1 1 1
④ ⑤ ⑥
⑦
⊕
⑧
BC BC
A 00 01 11 10 A 00 01 11 10
0 1 1 1 0 1 1 1
1 1 1 1 1 1 1
⑦ ⑧
⑨
BC BC
A 00 01 11 10 A 00 01 11 10
0 1 1 0 1 1
1 1 1 1 1 1 1 1
⑩
BC BC
A 00 01 11 10 A 00 01 11 10
0 1 1 1 0 1 1 1
1 1 1 1 1 1 1 1
1
디지털논리회로 Solution of Chapter 6
③
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 1 1 00 1 1 1 00 1
01 1 1 1 1 01 1 1 1 01 1 1 1 1
11 1 1 11 1 1 11 1 1 1
10 1 1 10 1 1 10 1 1
① ② ③
④
⑤
⑥
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 1 1 1 1 00 1 00 1 1 1
01 1 1 1 01 1 1 01 1 1 1
11 1 1 11 1 1 1 11 1 1
10 1 1 1 10 1 1 10 1 1 1 1
④ ⑤ ⑥
⑦ (2가지 답)
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 1 00 1
01 1 01 1
11 1 1 1 11 1 1 1
10 1 1 1 1 10 1 1 1 1
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 1 00 1
01 1 1 1 1 01 1 1 1 1
11 1 1 1 11 1 1 1
10 1 1 1 1 10 1 1 1 1
⑨ (4가지 답)
2
디지털논리회로 Solution of Chapter 6
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 1 1 1 00 1 1 1
01 1 1 01 1 1
11 1 1 1 1 11 1 1 1 1
10 1 1 1 10 1 1 1
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 1 1 1 00 1 1 1
01 1 1 01 1 1
11 1 1 1 1 11 1 1 1 1
10 1 1 1 10 1 1 1
⑩ (6가지 답)
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 1 1 1 00 1 1 1 00 1 1 1
01 1 1 1 1 01 1 1 1 1 01 1 1 1 1
11 1 1 1 11 1 1 1 11 1 1 1
10 1 1 1 1 10 1 1 1 1 10 1 1 1 1
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 1 1 1 00 1 1 1 00 1 1 1
01 1 1 1 1 01 1 1 1 1 01 1 1 1 1
11 1 1 1 11 1 1 1 11 1 1 1
10 1 1 1 1 10 1 1 1 1 10 1 1 1 1
3. 카르노 맵에 의한 간소화
①
②
③
(간소화 되지 않음)
YZ CD
WX 00 01 11 10 AB 00 01 11 10
YZ 00 1 1 00 1 1
X 00 01 11 10
01 1 01 1 1
0 1
11 1 1 1 11 1 1
1 1 1 1
10 1 10 1 1
① ② ③
④
3
디지털논리회로 Solution of Chapter 6
⑤
⑥
CD YZ CD
AB 00 01 11 10 WX 00 01 11 10 AB 00 01 11 10
00 1 1 1 00 1 1 00 1 1
01 1 1 01 1 1 01 1 1
11 1 1 11 1 1 11 1 1 1
10 1 1 1 10 1 1 1 10 1 1
④ ⑤ ⑥
⑦
⑧
CD YZ
AB 00 01 11 10 WX 00 01 11 10
00 1 1 1 00 1
01 1 1 01 1 1 1
11 1 1 11 1 1 1 1
10 1 1 1 10 1 1 1
⑦ ⑧
4
디지털논리회로 Solution of Chapter 6
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 1 1 1 1 00 x 1 x
01 x 1 x 01 1 x x
11 x 11 x 1 1 x
10 1 x 1 10 x x
④ ⑤
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 x 1 x 00 x 1 x 00 x 1 x
01 x x 01 x x 01 x x
11 x 1 1 x 11 x 1 1 x 11 x 1 1 x
10 1 x 1 10 1 x 1 10 1 x 1
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 x 1 x 00 x 1 x
01 x x 01 x x
11 x 1 1 x 11 x 1 1 x
10 1 x 1 10 1 x 1
5
디지털논리회로 Solution of Chapter 6
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 x 00 x 00 x
01 1 x x 1 01 1 x x 1 01 1 x x 1
11 1 1 1 11 1 1 1 11 1 1 1
10 x 1 1 1 10 x 1 1 1 10 x 1 1 1
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 1 1 x 00 1 1 x 00 1 1 x
01 x x 1 01 x x 1 01 x x 1
11 x x 1 11 x x 1 11 x x 1
10 1 1 10 1 1 10 1 1
6
디지털논리회로 Solution of Chapter 6
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 x 00 x
01 1 1 x 01 1 1 x
11 x 1 x 1 11 x 1 x 1
10 1 1 x 10 1 1 x
1 0 0 1 0
① ②
③
④
YZ YZ
X 00 01 11 10 X 00 01 11 10
0 0 0 0 0
1 0 0 1 0 0
③ ④
⑤
⑥
⑦
CD YZ CD
AB 00 01 11 10 WX 00 01 11 10 AB 00 01 11 10
00 0 0 00 0 0 00 0 0
01 0 0 01 0 01
11 0 0 11 0 0 0 0 11 0 0
10 0 0 0 0 10 0 0 10 0 0
⑤ ⑥ ⑦
⑧
⑨
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 0 00 0 0
01 0 0 01 0 0 0
11 0 0 11
10 0 10 0 0
⑧ ⑨
7
디지털논리회로 Solution of Chapter 6
,
②
YZ YZ
X 00 01 11 10 X 00 01 11 10
0 1 1 1 1 0
1 1 1 1 1 0
,
③
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 1 1 00 0 0
01 1 01 0 0 0
11 1 1 1 11 0
10 1 1 1 10 0
④
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 0 00 1 1 1
01 0 0 01 1 1
11 0 0 11 1 1
10 0 0 10 1 1
⑤
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 0 0 00 1 1
01 0 01 1 1 1
11 0 0 0 0 11
10 0 0 10 1 1
8
디지털논리회로 Solution of Chapter 6
7. SOP 표현
①
cd
ab 00 01 11 10
00 1
01 1 1
11 1 1 1 1
10 1 1 1
③
yz
wx 00 01 11 10
00 1 1
01 1 1 1
11 1 1
10
④
9
디지털논리회로 Solution of Chapter 6
CD
AB 00 01 11 10
00 1
01 1 1
11 1 1 1
10 1 1 1
8. SOP를 POS로 변환
①
CD
AB 00 01 11 10
00 0 0
01 0 0
11 0 0
10 0 0
②
yz
wx 00 01 11 10
00 0 0 0 0
01 0
11 0
10 0 0 0 0
③
cd
ab 00 01 11 10
00 0
01 0 0 0
11 0 0 0
10 0 0 0
10
디지털논리회로 Solution of Chapter 6
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 1 1 00 0 0
01 1 1 01 0 0
11 1 1 1 11 0
10 1 10 0 0 0
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 0 0 x 0 00 0 0 x 0 00 0 0 x 0
01 x x 01 x x 01 x x
11 x 0 11 x 0 11 x 0
10 0 x x 10 0 x x 10 0 x x
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 0 0 x 0 00 0 0 x 0 00 0 0 x 0
01 x x 01 x x 01 x x
11 x 0 11 x 0 11 x 0
10 0 x x 10 0 x x 10 0 x x
11
디지털논리회로 Solution of Chapter 6
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 0 0 x 0 00 0 0 x 0
01 x x 01 x x
11 x 0 11 x 0
10 0 x x 10 0 x x
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 1 00 0 0 0
01 1 1 1 1 01
11 1 1 11 0 0
10 1 1 10 0 0
12
디지털논리회로 Solution of Chapter 6
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 1 00 0 0 0
01 1 1 1 1 01
11 1 11 0 0 0
10 1 1 10 0 0
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 0 0 0 x 00 0 0 0 x
01 0 0 01 0 0
11 x x 0 11 x x 0
10 0 10 0
13
디지털논리회로 Solution of Chapter 6
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 1 1 1 00 0 00 0
01 1 1 x 01 0 x 01 0 x
11 x x x 11 0 x x x 11 0 x x x
10 x 1 x 10 x x 0 10 x x 0
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 1 1 00 1 1 00 1 1
01 1 x x 1 01 1 x x 1 01 1 x x 1
11 x x 1 11 x x 1 11 x x 1
10 x x x 1 10 x x x 1 10 x x x 1
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 1 1 00 1 1 00 1 1
01 1 x x 1 01 1 x x 1 01 1 x x 1
11 x x 1 11 x x 1 11 x x 1
10 x x x 1 10 x x x 1 10 x x x 1
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 1 1 00 1 1 00 1 1
01 1 x x 1 01 1 x x 1 01 1 x x 1
11 x x 1 11 x x 1 11 x x 1
10 x x x 1 10 x x x 1 10 x x x 1
14
디지털논리회로 Solution of Chapter 6
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 0 0 00 0 0 00 0 0
01 x x 01 x x 01 x x
11 x 0 x 11 x 0 x 11 x 0 x
10 x x x 10 x x x 10 x x x
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 x 1 1 x 00 x 1 1 x 00 x 1 1 x
01 x 1 01 x 1 01 x 1
11 x 1 x 1 11 x 1 x 1 11 x 1 x 1
10 x 1 x 10 x 1 x 10 x 1 x
CD CD CD
AB 00 01 11 10 AB 00 01 11 10 AB 00 01 11 10
00 x 1 1 x 00 x 1 1 x 00 x 1 1 x
01 x 1 01 x 1 01 x 1
11 x 1 x 1 11 x 1 x 1 11 x 1 x 1
10 x 1 x 10 x 1 x 10 x 1 x
CD
AB 00 01 11 10
00 x x
01 0 x 0
11 x x
10 x 0 x
②
15
디지털논리회로 Solution of Chapter 6
A=0 A=1
DE DE
BC 00 01 11 10 BC 00 01 11 10
00 1 1 00 1
01 1 1 1 01 1 1 1
11 1 11 1
10 1 10 1
③
A=0 A=1
DE DE
BC 00 01 11 10 BC 00 01 11 10
00 1 00 1 1
01 1 1 01 1 1
11 1 1 11 1 1 1
10 1 1 10 1 1
④
A=0 A=1
DE DE
BC 00 01 11 10 BC 00 01 11 10
00 1 1 00 1
01 1 1 01 1 1 1
11 1 11 1 1
10 1 1 10 1 1 1
⑤
A=0 A=1
DE DE
BC 00 01 11 10 BC 00 01 11 10
00 1 1 00 X
01 X 01 1
11 X 1 11 1 X 1
10 1 10 1
⑥
A=0 A=1
DE DE
BC 00 01 11 10 BC 00 01 11 10
00 1 1 1 00 1
01 1 1 1 01 1 1
11 1 1 11 1 1
10 1 10 1 1
16
디지털논리회로 Solution of Chapter 6
①
AB=00 AB=01 AB=11 AB=10
EF EF EF EF
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 1 00 1 00 1 1 00 1 1
01 1 1 01 1 1 01 1 01 1 1
11 1 1 1 11 1 1 1 11 1 1 11 1 1
10 1 1 1 10 1 1 1 10 1 1 1 10 1 1 1 1
②
AB=00 AB=01 AB=11 AB=10
EF EF EF EF
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 00 1 00 1 00 1
01 1 1 1 1 01 1 1 1 1 01 1 1 1 1 01 1 1 1 1
11 1 1 11 1 1 1 11 1 1 11
10 1 1 10 1 10 10 1 1
③
AB=00 AB=01 AB=11 AB=10
EF EF EF EF
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 1 1 00 1 1 00 1 1 00 1 1 1 1
01 1 1 01 1 1 01 1 1 01
11 1 1 11 1 1 1 11 1 1 1 11 1 1
10 1 10 1 1 10 1 1 10 1
17
디지털논리회로 Solution of Chapter 6
④
AB=00 AB=01 AB=11 AB=10
EF EF EF EF
00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
CD
00 1 1 1 00 1 1 00 1 00 1
01 1 1 1 1 01 1 1 01 1 1 01 1 1
11 1 1 11 1 1 1 11 1 1 1 1 11 1 1 1 1
10 1 10 1 1 10 1 1 10 1 1
12. 여러 개의 출력함수 표현
① , , 7개의 게이트
cd cd
ab 00 01 11 10 ab 00 01 11 10
00 1 1 1 1 00 1 1
01 1 1 01 1
11 1 11 1 1
10 1 1 1 10 1 1 1
18
디지털논리회로 Solution of Chapter 6
a
b
d
b
c c
d
a f
d a
f d
b a
d b
c
b d g
c g a
d b
a
c c
d d
① ②
④ , , 9개의 게이트
cd cd
ab 00 01 11 10 ab 00 01 11 10
00 1 1 00 1 1 1
01 1 1 01
11 1 1 1 11 1 1
10 1 1 10 1 1 1
19
디지털논리회로 Solution of Chapter 6
②
yz
wx 00 01 11 10
00
w
01 1 1 1 1 x
f
11 1 1
10 z
③
yz
x 00 01 11 10 x
0 1 1 y
f
1 1 1 z
④
w
x f
y
z
⑤
⊙
X
F
Y
w w
y f y f
z
z
②
w w
x f x f
z
z
③
20
디지털논리회로 Solution of Chapter 6
x
x y
f
y f
z z
④
x
f w
y x f
y
z z
21
디지털논리회로 Solution of Chapter 6
CD
AB 00 01 11 10
00
01 1 1 1 1
11 1
10 1 1 1 1
A
B
A
F
B
A
C
D
②
CD
AB 00 01 11 10
00 0 0 0 0
01 0 1 1 1 C
11 0 1 1 1 D
F
10 0 0 0 0
B
③
22
디지털논리회로 Solution of Chapter 6
CD
AB 00 01 11 10
00 1 1 1 1
A
01 0 x 1 x D
F
11 0 0 x 0 B
10 1 0 x 1 D
①
②
23
IT COOKBOOK
디지털논리회로
이론, 실습, 시뮬레이션
1. 반감산기와 전감산기를 설계
① 반감산기
두 수의 차(difference) : , 자리빌림(barrow) :
입력 출력
0 0 0 0
0 1 1 1
1 0 1 0
반감산기 진리표
1 1 0 0
B
⊕
② 전감산기
전감산기는 자리빌림(barrow) 입력을 처리하기 위해 를 추가.
입력 출력
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0 전감산기 진리표
1 1 1 1 1
1 1 1 1 1
⊕
⊕⊕
이 부울함수를 논리회로로 표시하면
X
Y D
Bi
Bo
1
디지털논리회로 Solution of Chapter 7
X3 Y3 X2 Y2 X1 Y1 X0 Y0
Sign
G P C G P C G P C G P C
S3 S2 S1 S0
G3 P3 C3 G2 P2 C2 G1 P1 C1 G0 P0
C0
Carry Look Ahead Logic
EN D3 Y31
D2
S1 D1
S0 D0
EN D3
D2
S1 D1
EN D3 S0 D0
D2
S1 D1 EN D3
S0 D0 D2
S1 D1
S0 D0
EN D3 D3
D2 EN
S1 D2
D1 S1 D1
S0 D0 S0 D0
EN D3
D2
S1 D1
S0 D0
EN D3
D2
S1 D1
EN D3 S0 D0
D2
S1 D1 EN D3
S0 D0 D2
S1 D1
S0 D0
EN D3
D2
S1 D1
S0 D0 Y0
Z Decoder
E D7
D8
3x8
Decoder
~
E D15
V 2x4
Decoder
W D16
E 3x8
Decoder
~
+5V E D23
D24
3x8
Decoder
~
E D31
2
디지털논리회로 Solution of Chapter 7
⊕ ⊙
⊙ ⊕
YZ YZ
YZ
WX 00 01 11 10 WX 00 01 11 10 00 01 11 10
WX
00 x 1 1 00 x 1 00 x
01 1 1 01 1 01 1 1 1 1
11 1 x x x 11 1 x x x 11 x x x
10 1 1 1 10 1 1 10 1 1 1
YZ YZ
WX 00 01 11 10 WX 00 01 11 10
00 x 1 1 00 x
01 1 1 1 01
11 1 x x x 11 1 x x x
10 1 1 10 1 1
3
디지털논리회로 Solution of Chapter 7
Z Y X W
h g f e d c b a
표시
0 0 0 0 0 1 1 1 1 1 1 0 0
1 0 0 0 1 0 1 1 0 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1 0
3 0 0 1 1 1 1 1 1 0 0 1 0
4 0 1 0 0 0 1 1 0 0 1 1 0
5 0 1 0 1 1 0 1 1 0 1 1 0
6 0 1 1 0 1 0 1 1 1 1 1 0
7 0 1 1 1 1 1 1 0 0 0 0 0
-8 1 0 0 0 1 1 1 1 1 1 1 1
-7 1 0 0 1 1 1 1 0 0 0 0 1
-6 1 0 1 0 1 0 1 1 1 1 1 1
-5 1 0 1 1 1 0 1 1 0 1 1 1
-4 1 1 0 0 0 1 1 0 0 1 1 1
-3 1 1 0 1 1 1 1 1 0 0 1 1
-2 1 1 1 0 1 1 0 1 1 0 1 1
-1 1 1 1 1 0 1 1 0 0 0 0 1
YZ YZ YZ
WX 00 01 11 10 WX 00 01 11 10 WX 00 01 11 10
00 1 1 1 00 1 1 1 1 00 1 1 1
01 1 1 1 01 1 1 01 1 1 1 1
11 1 1 11 1 1 1 1 11 1 1 1
10 1 1 1 1 10 1 1 10 1 1 1 1
⊙
⊕
4
디지털논리회로 Solution of Chapter 7
YZ YZ YZ
WX 00 01 11 10 WX 00 01 11 10 WX 00 01 11 10
00 1 1 1 00 1 1 00 1
01 1 1 01 1 01 1 1 1
11 1 1 11 1 11 1
10 1 1 1 10 1 1 10 1 1 1
YZ YZ
WX 00 01 11 10 WX 00 01 11 10
00 1 1 00
01 1 1 1 01
11 1 1 1 11 1 1 1 1
10 1 1 1 10 1 1 1 1
⊕
Z Y X W
h g f e d c b a
YZ YZ YZ
X 00 01 11 10 X 00 01 11 10 X 00 01 11 10
0 0 1 1 0 0 0 0 0 0 0 0 0 1 1
1 0 0 1 0 1 0 1 1 1 1 0 0 1 0
5
디지털논리회로 Solution of Chapter 7
YZ YZ YZ
X 00 01 11 10 X 00 01 11 10 X 00 01 11 10
0 0 0 0 0 0 0 1 1 1 0 0 0 0 0
1 1 0 1 1 1 0 0 1 0 1 1 1 1 1
X Y Z
e=g
f=h
A A A A
B 0 1 B 0 1 B 0 1 B 0 1
0 0 0 0 0 0 0 0 0 0
1 0 0 1 0 0 1 0 1 0
B A
Y0
Y1
Y2
Y3
6
디지털논리회로 Solution of Chapter 7
9. BCD-to-10 디코더 회로 설계
입력변수 : 출력변수 : ∼
10진수
0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
1 0 0 0 1 0 0 0 0 0 0 0 0 1 0
2 0 0 1 0 0 0 0 0 0 0 0 1 0 0
3 0 0 1 1 0 0 0 0 0 0 1 0 0 0
4 0 1 0 0 0 0 0 0 0 1 0 0 0 0
5 0 1 0 1 0 0 0 0 1 0 0 0 0 0
6 0 1 1 0 0 0 0 1 0 0 0 0 0 0
7 0 1 1 1 0 0 1 0 0 0 0 0 0 0
8 1 0 0 0 0 1 0 0 0 0 0 0 0 0
9 1 0 0 1 1 0 0 0 0 0 0 0 0 0
A B C D
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
7
디지털논리회로 Solution of Chapter 7
D0
a 22 D1
f
3x8 D2
Decoder D
3
b 21
D4
D5
D6 g
c 20
D7
0 1 2 3 4 5 6 7 EI 0 1 2 3 4 5 6 7 EI
74148 74148
EO A0 A1 A2 GS EO A0 A1 A2 GS
A0 A1 A2 A3
S2 S1 S0
8
디지털논리회로 Solution of Chapter 7
2x1 MUX
I0
2x1 MUX
I1
F
B I2
A B C
4x1 멀티플렉서로 함수 를 구현하려면 데이터 선택 입력 중에서 하나의 비트를 데이터 입력
들과 연결하면 된다. 함수 의 진리표는 아래와 같다.
입력 출력
A B C F
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
+5V
D0 F
D1 4X1
C D2
MUX
D3
S2 S1
A B
9
디지털논리회로 Solution of Chapter 7
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 X X X 00 X X X
01 01 1
11 1 X X X 11 X X X
10 1 10 1 1 1
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 X X X 00 X X X
01 1 1 01 1 1
11 X X X 11 1 X X X
10 1 1 10 1 1
⊕
A B C D
Y
Z
10
디지털논리회로 Solution of Chapter 7
D C B A
0 0 1 1 0
FA FA FA FA
C2 C1 C0
Cout Z Y X W
X
CD
AB 00 01 11 10
00 X X X
Y
01 1 1 1
11 X X X
10 1 Z
11
디지털논리회로 Solution of Chapter 7
cd cd
ab 00 01 11 10 ab 00 01 11 10
00 x x x 00 x x x
01 01 1
11 x x 1 x 11 x x x
10 1 10 1 1 1
cd cd
ab 00 01 11 10 ab 00 01 11 10
00 x x x 00 x x x
01 1 1 01 1 1
11 x x x 11 x x 1 x
10 1 1 10 1 1
⊕
12
디지털논리회로 Solution of Chapter 7
a b c d
y
z
21. NAND 게이트만을 이용하여 BCD 코드를 7-Segment 코드로 변환하는 회로설계
입력변수 : 출력변수 :
10진수
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
10 1 0 1 0 x x x x x x x
11 1 0 1 1 x x x x x x x
12 1 1 0 0 x x x x x x x
13 1 1 0 1 x x x x x x x
14 1 1 1 0 x x x x x x x
15 1 1 1 1 x x x x x x x
yz yz yz
wx 00 01 11 10 wx 00 01 11 10 wx 00 01 11 10
00 1 1 1 00 1 1 1 1 00 1 1 1
01 1 1 1 01 1 1 01 1 1 1 1
11 x x x x 11 x x x x 11 x x x x
10 1 1 x x 10 1 1 x x 10 1 1 x x
yz yz yz
wx 00 01 11 10 wx 00 01 11 10 wx 00 01 11 10
00 1 1 1 00 1 1 00 1
01 1 1 01 1 01 1 1 1
11 x x x x 11 x x x x 11 x x x x
10 1 1 x x 10 1 x x 10 1 1 x x
13
디지털논리회로 Solution of Chapter 7
yz w x y z
wx 00 01 11 10
00 1 1
01 1 1 1 a
11 x x x x
10 1 1 x x
b
2421 코드 84-2-1 코드
10진수
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 1 1 1
2 0 0 1 0 0 1 1 0
3 0 0 1 1 0 1 0 1
4 0 1 0 0 0 1 0 0
5 1 0 1 1 1 0 1 1
6 1 1 0 0 1 0 1 0
7 1 1 0 1 1 0 0 1
8 1 1 1 0 1 0 0 0
9 1 1 1 1 1 1 1 1
14
디지털논리회로 Solution of Chapter 7
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 00 1 1 1
01 X X X 01 1 X X X
11 1 1 1 1 11 1
10 X X 1 X 10 X X X
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 1 1 00 1 1
01 X X X 01 X X X
11 1 1 11 1 1
10 X X 1 X 10 X X 1 X
Y
Z
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
15
디지털논리회로 Solution of Chapter 7
CD
AB 00 01 11 10
00 0 0 0 0
01 0 0 0 0 A
B F
11 1 1 1 1
C
10 0 0 1 1
10진수
0 0 0 0 0 0 0 0 0 0
1 0 0 1 0 0 0 0 0 1
2 0 1 0 0 0 0 1 0 0
3 0 1 1 0 0 1 0 0 1
4 1 0 0 0 1 0 0 0 0
5 1 0 1 0 1 1 0 0 1
6 1 1 0 1 0 0 1 0 0
7 1 1 1 1 1 0 0 0 1
YZ YZ YZ
X 00 01 11 10 X 00 01 11 10 X 00 01 11 10
0 0 0 1
1 1 1 1 1 1 1 1 1
⊕
YZ YZ YZ
X 00 01 11 10 X 00 01 11 10 X 00 01 11 10
0 1 0 0 1 1
1 1 1 1 1 1
X Y Z
d
e
f
16
디지털논리회로 Solution of Chapter 7
입 력 출 력
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 1 0 0 0 0 0
0 0 1 1 0 0 0 0
0 1 0 0 0 0 0 0
0 1 0 1 0 0 0 1
0 1 1 0 0 0 1 0
0 1 1 1 0 0 1 1
1 0 0 0 0 0 0 0
1 0 0 1 0 0 1 0
1 0 1 0 0 1 0 0
1 0 1 1 0 1 1 0
1 1 0 0 0 0 0 0
1 1 0 1 0 0 1 1
1 1 1 0 0 1 1 0
1 1 1 1 1 0 0 1
cd cd
ab 00 01 11 10 ab 00 01 11 10
00 00
01 01
11 1 11 1
10 10 1 1
cd cd
ab 00 01 11 10 ab 00 01 11 10
00 00
01 1 1 01 1 1
11 1 1 11 1 1
10 1 1 10
a b c d
17
디지털논리회로 Solution of Chapter 7
cd cd
ab 00 01 11 10 ab 00 01 11 10
00 1 1 00 1 1
01 1 1 01 1 1
11 1 1 11 1 1
10 1 1 10 1 1
⊕
a b c d
y
z
18
디지털논리회로 Solution of Chapter 7
0 0 0 0 0 0
0 0 1 0 0 0
0 1 0 0 1 0
0 1 1 0 0 0
1 0 0 1 0 0
1 0 1 0 0 0
1 1 0 1 1 0
1 1 1 0 0 0
A1A0 A1A0
A2 00 01 11 10 A2 00 01 11 10
0 0 1
1 1 1
1 1
A1A0 A0 Y0
A2 00 01 11 10
0 A1 Y1
1 Y2
A2
BC A
A 00 01 11 10
0 1 1 1
B F
1 1
C
29. 9의 보수 생성회로 설계
입력변수 : 출력변수 :
19
디지털논리회로 Solution of Chapter 7
10진수 a b c d w x y z
0 0 0 0 0 1 0 0 1
1 0 0 0 1 1 0 0 0
2 0 0 1 0 0 1 1 1
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 0 1
5 0 1 0 1 0 1 0 0
6 0 1 1 0 0 0 1 1
7 0 1 1 1 0 0 1 0
8 1 0 0 0 0 0 0 1
9 1 0 0 1 0 0 0 0
cd cd cd
ab 00 01 11 10 ab 00 01 11 10 ab 00 01 11 10
00 1 1 00 1 1 00 1 1
01 01 1 1 01 1 1
11 x x x x 11 x x x x 11 x x x x
10 x x 10 x x 10 x x
⊕
cd a b c d
ab 00 01 11 10
00 1 1
01 1 1 w
11 x x x x x
10 1 x x y
z
å EVEN
å ODD
20
디지털논리회로 Solution of Chapter 7
A
B
C
PEVEN
D
21
IT COOKBOOK
디지털논리회로
이론, 실습, 시뮬레이션
Positive
edge
Triggered
Negative
edge
Triggered
K
Q
CP
Q
J
CLR
PR
CLR
Q
1
디지털논리회로 Solutions of Chapter 8
6. 플립플롭 동작 이해
0 0 1 0 0 0 0
0 0 0 0 1 0 0
0 0 1 1 0 0 0
7. 플립플롭을 이용한 분주 회로
CP
Q
9. 다단 플립플롭의 입출력 파형
CP
Q1
Q2
13. 전류 및 전력 소모량
플립플롭 당 전력소모량 : × V × mA mW
시스템의 전력 소모량 : mW × mW W
W
전류 : A
V
14. 최대 동작 주파수
max MHz
×
2
디지털논리회로 Solutions of Chapter 8
1 0 0 (불변)
1 0 1 0
1 1 0 1
진리표
1 1 1 1
진리표를 근거로 입력변수를 , , 로 하고 출력을 로 하여 Set-dominant 플립플롭의
특성표를 아래 표에 나타내었다.
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1 특성표
1 1 1 1
1 1 1 1
16. 플립플롭 동작 이해
입력 는 플립플롭의 입력과 같이 동작하고, 입력 은 플립플롭의 입력의 보
수처럼 동작하므로 플립플롭의 진리표를 근거로 플립플롭의 진리표를 작성하면 다음
과 같다.
0 0 0 1 0 0 0
0 1 0 ⇨ 0 0 0 ⇨ 0 1
1 0 1 1 1 1 1 0 Toggle
1 1 Toggle 1 0 Toggle 1 1 1
진리표를 근거로 입력변수를 , , 로 하고 출력을 로 하여 플립플롭의 특성표를
아래 표에 나타내었다.
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0 특성표
1 1 1 1
카르노 맵을 그려서 출력 에 대해 간략히 한 부울 함수를 구하면 다음과 같다.
3
디지털논리회로 Solutions of Chapter 8
JN
Q 00 01 11 10
0 1 1
1 1 1
17. 플립플롭 동작 이해
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 ×
0 1 1 1 × TQ
1 0 0 0 1 SR 00 01 11 10
1 0 0 1 1 00 0 1 0 1
1 0 1 0 ×
01 0 0 X X
1 0 1 1 ×
1 1 0 0 × 11 X X X X
1 1 0 1 ×
10 1 1 X X
1 1 1 0 ×
1 1 1 1 ×
특성 방정식 : Q(t + 1) = S + T Q + RT Q
상태도
001
100
000 000
0 SRT 1
010 100
001
010
18. 플립플롭의 동작 이해
,
, ,
0 1 1 1
0 0 1 0 1
0 0 0 1 1
0 1 1 1 0
4
디지털논리회로 Solutions of Chapter 8
으로부터 이다.
×
이므로 pF
×
20. IC 74121
(a)
,
를 접지하고 입력펄스를 에 인가한다.
×
(b) F
× ×
(c) 입력 구형파가 1㎑인 경우 주기는 1000㎲이므로
21. IC 74123
74123의 출력 펄스폭은 이므로 입∙출력 파형은 다음과 같다.
은 이므로 출력 과 는 다음과 같다.
Times(ms)
0 5 10 15 20
A1
B
Q1
2 2 2
Q2
1.5 1.5 1.5
23. IC 74123
5
디지털논리회로 Solutions of Chapter 8
앞단의 74123에서의 펄스폭은 ms이고, 뒷단의 74123에서의 펄스
폭은 ms이다.
전원을 인가한 순간 앞단의 74123이 트리거 되었다면 앞단의 74123은 동안 준안정 상태에 있다가
다시 안정 상태로 돌아온다. 이때 의 출력 펄스의 하강에지에서 뒷단의 74123을 트리거시킨다. 뒷
단의 74123은 동안 준안정 상태에 있다가 다시 안정상태로 돌아온다. 이 때 의 출력펄스의 하
강에지에서 앞단의 74123을 트리거시킨다. 이상의 과정이 반복됨으로써 출력 에서 의 주기
를 갖는 구형파가 발생되며 주파수는 다음과 같다.
kHz
× ×
t1 t2 t1 t2
Q1 안정 안정
Q2 안정 안정 안정
6
IT COOKBOOK
디지털논리회로
이론, 실습, 시뮬레이션
1. 동기순서논리회로의 해석
(1) 변수명칭 부여
◦ F-F A 플립플롭의 입력 : , ◦ F-F B 플립플롭의 입력 :
현재상태 차기상태
A B A B
0 0 0 1
0 1 1 0
1 0 0 0
1 1 0 0
(4) 상태도 작성
00 11
10 01
차기상태 출력
현재상태 x=0, x=0, x=1, x=1, x=0, x=0, x=1, x=1,
y=0 y=1 y=0 y=1 y=0 y=1 y=0 y=1
0 0 0 0 1 0 1 1 0
1 0 1 1 1 1 0 0 1
(2) 상태도 작성
11/0
00/0 01/0
01/1 z=0 z=1 10/0
10/1 11/1
00/1
1
디지털논리회로 Solutions of Chapter 9
(2) 상태표 작성
① x=0, A=0, B=0 일 때
JA=0 and KA=1이므로 A=0, JB=1 and KB=1이므로 B=1, F=0
② x=0, A=0, B=1 일 때
JA=1 and KA=0이므로 A=1, JB=1 and KB=1이므로 B=0, F=1
③ x=0, A=1, B=0 일 때
JA=0 and KA=1이므로 A=0, JB=0 and KB=0이므로 B=0, F=1
④ x=0, A=1, B=1 일 때
JA=1 and KA=0이므로 A=1, JB=0 and KB=0이므로 B=1, F=0
⑤ x=1, A=0, B=0 일 때
JA=0 and KA=1이므로 A=0, JB=0 and KB=0이므로 B=0, F=1
⑥ x=1, A=0, B=1 일 때
JA=1 and KA=0이므로 A=1, JB=0 and KB=0이므로 B=1, F=0
⑦ x=1, A=1, B=0 일 때
JA=0 and KA=1이므로 A=0, JB=1 and KB=1이므로 B=1, F=0
⑧ x=1, A=1, B=1 일 때
JA=1 and KA=0이므로 A=1, JB=1 and KB=1이므로 B=0, F=1
차기상태 출 력
현재상태
x=0 x=1 x=0 x=1
A B A B A B F F
0 0 0 1 0 0 0 1
0 1 1 0 1 1 1 0
1 0 0 0 0 1 1 0
1 1 1 1 1 0 0 1
(3) 상태도 작성
1/1
00
0/0
0/1
01 1/0 11 0/0
1/0
0/1 1/1
10
2
디지털논리회로 Solutions of Chapter 9
차기상태 출력
현재상태 x1=0 x1=0 1=1 x x1=1 x1=0 x1=0 x1=1 x1=1
x2=0 x2=1 2=0 x x2=1 x2=0 x2=1 x2=0 x2=1
0 0 0 0 1 0 1 1 1
1 0 1 1 1 0 0 0 1
(3) 상태도 작성
11/1
00/0 01/0
01/1 z2=0 z2=1 10/0
10/1 11/1
00/0
5. 상태도 결정
111 011 001 100 110
6. 순서논리회로 해석
7. 순서논리회로 설계
(1) 상태 여기표 작성
차기 상태 플립플롭 입력 출력
현재 상태
x=0 x=1 x=0 x=1 x=0 x=1
A B C A B C A B C DA DB DC DA DB DC F F
0 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1
0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1
0 1 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1
0 1 1 0 0 1 0 1 0 0 0 1 0 1 0 0 1
1 0 0 0 1 0 0 1 1 0 1 0 0 1 1 0 0
(2) 플립플롭 입력 및 출력 함수
BC BC BC
xA 00 01 11 10 xA 00 01 11 10 xA 00 01 11 10
00 00 1 1 00 1 1
01 X X X 01 1 X X X 01 X X X
11 X X X 11 1 X X X 11 1 X X X
10 1 1 10 1 10
3
디지털논리회로 Solutions of Chapter 9
BC
xA 00 01 11 10
00
01 X X X
11 X X X
10 1 1 1 1
(3) 회로도
x F
A
DA Q
A
Q
B
DB Q
B
Q
C
DC Q
C
Q
CP
8. 순서논리회로 설계
(1) 상태표 작성
차기상태 출력
현재 상태
x=0 x=1 x=0 x=1
A B A B A B F F
0 0 0 1 0 0 0 0
0 1 0 0 1 0 1 0
1 0 1 1 1 0 1 1
1 1 0 0 0 1 0 1
(2) 상태 여기표 작성
조합논리회로 입력 조합논리회로 출력
차기 상태
입력 현재 상태 플립플롭 입력
x A B A B JA KA JB KB
0 0 0 0 1 0 x 1 x
0 0 1 0 0 0 x x 1
0 1 0 1 1 x 0 1 x
0 1 1 0 0 x 1 x 1
1 0 0 0 0 0 x 0 x
1 0 1 1 0 1 x x 1
1 1 0 1 0 x 0 0 x
1 1 1 0 1 x 1 x 0
4
디지털논리회로 Solutions of Chapter 9
(3) 플립플롭 입력 및 출력 함수
AB AB AB
x 00 01 11 10 x 00 01 11 10 x 00 01 11 10
0 X X 0 X X 1 0 1 X X 1
1 1 X X 1 X X 1 1 X X
AB AB
x 00 01 11 10 x 00 01 11 10
0 X 1 1 X 0 1 1
1 X 1 X 1 1 1
(4) 회로도
x JA Q A
KA Q
JB B
Q
KB Q
CP
CP
5
디지털논리회로 Solutions of Chapter 9
9. 순서논리회로 설계
(1) 상태 여기표 작성
입력 현재 상태 차기 상태 플립플롭 입력 출력
x A B C A B C J A KA J B KB J C KC F
0 0 0 1 0 0 1 0 x 0 x x 0 0
0 0 1 0 0 1 1 0 x x 0 1 x 0
0 0 1 1 0 0 1 0 x x 1 x 0 0
0 1 0 0 1 0 1 x 0 0 x 1 x 0
0 1 0 1 0 0 1 x 1 0 x x 0 0
1 0 0 1 0 1 0 0 x 1 x x 1 0
1 0 1 0 1 0 0 1 x x 1 0 x 0
1 0 1 1 1 0 0 1 x x 1 x 1 0
1 1 0 0 1 0 0 x 0 0 x 0 x 1
1 1 0 1 1 0 0 x 0 0 x x 1 1
0000, 0110, 0111, 1000, 1110, 1111은 Don't Care 처리.
(2) 플립플롭 입력 및 출력 함수
BC BC BC
xA 00 01 11 10 xA 00 01 11 10 xA 00 01 11 10
00 X 00 X X X X 00 X X X
01 X X X X 01 1 X X 01 X X
11 X X X X 11 X X 11 X X
10 X 1 1 10 X X X X 10 X 1 X X
BC BC BC
xA 00 01 11 10 xA 00 01 11 10 xA 00 01 11 10
00 X X 1 00 X X X 1 00 X X
01 X X X X 01 1 X X X 01 X X X
11 X X X X 11 X X X 11 X 1 X X
10 X X 1 1 10 X X X 10 X 1 1 X
BC
xA 00 01 11 10
00 X
01 X X
11 1 1 X X
10 X
(3) 회로도
6
디지털논리회로 Solutions of Chapter 9
F
x
JA Q A
KA Q
JB Q B
KB Q
C
JC Q
CP KC Q
10. 상태 축소
(1) 상태 a와 h가 동일하므로 축소하면 다음과 같다.
차기상태 출력(z)
현재상태
x=0 x=1 x=0 x=1
a c f 0 0
b d e 0 0
c a g 0 0
d b g 0 0
e e b 0 1
f f a 0 1
g c g 0 1
11. 순서논리회로 설계
(1) 순서논리회로
,
,
A
DA Q
x
y Q
B
DB Q F
Q
CP
7
디지털논리회로 Solutions of Chapter 9
(2) 상태표
입력 현재상태 차기상태 출력
x y A B A B F
0 0 0 0 0 0 0
0 0 0 1 0 1 1
0 0 1 0 0 0 0
0 0 1 1 0 1 1
0 1 0 0 1 0 0
0 1 0 1 1 1 1
0 1 1 0 1 0 0
0 1 1 1 1 1 1
1 0 0 0 0 0 0
1 0 0 1 0 0 1
1 0 1 0 1 1 0
1 0 1 1 1 1 1
1 1 0 0 0 0 0
1 1 0 1 0 0 1
1 1 1 0 1 1 0
1 1 1 1 1 1 1
(3) 상태도
00/0, 10/0, 11/0
00
00/0
10/1, 11/1
01/0
01/0
01 10
01/1
00/1
10/0, 11/0
00/1
11
12. 순서논리회로 설계
(1) 순서논리회로
x
A
JA Q
y
KA Q
B
JB Q
KB Q
CP
8
디지털논리회로 Solutions of Chapter 9
(2) 상태 여기표
입력 현재상태 차기상태 출력
x y A B A B F
0 0 0 0 1 0 0
0 0 0 1 0 1 1
0 0 1 0 1 0 0
0 0 1 1 1 0 1
0 1 0 0 0 0 0
0 1 0 1 0 1 0
0 1 1 0 1 0 0
0 1 1 1 1 0 0
1 0 0 0 1 1 0
1 0 0 1 1 0 0
1 0 1 0 0 0 0
1 0 1 1 1 0 0
1 1 0 0 0 1 0
1 1 0 1 1 1 0
1 1 1 0 1 0 1
1 1 1 1 1 0 1
(3) 상태도
01/0
00
00/0 11/0
10/0 00/1, 01/0
00/0, 01/0, 11/1
10/0
10 01
10/0
00/1, 01/0, 10/0, 11/1 11/0
11
(4) 상태 방정식
9
디지털논리회로 Solutions of Chapter 9
BC BC
A 00 01 11 10 A 00 01 11 10
0 1 0 1 1
1 X 1 1 X 1
BC BC
A 00 01 11 10 A 00 01 11 10
0 1 1 1 1 0 1 1
1 1 1 X 1 1 1 X
(3) 회로도
TA Q A
CP
Q
B
TB Q
CP
Q
TC Q C
CP
Q
CP
10
디지털논리회로 Solutions of Chapter 9
(2) 플립플롭 입력 함수
BC BC BC
xA 00 01 11 10 xA 00 01 11 10 xA 00 01 11 10
00 1 1 00 1 1 00 1 1
01 01 1 01 1 1
11 1 11 1 1 11 1 1
10 1 10 1 10 1 1
(3) 회로도
x A
A TA Q
C
A
B
C
A B
C Q
B B
C TB Q
B
C
A B
C
Q
A
B
C
TC Q
C
CP Q
15. 순서논리회로 설계
(1) 상태 여기표
(2) 플립플롭 입력 함수
AB AB
x 00 01 11 10 x 00 01 11 10
0 1 1 0 1 1
1 1 1 1 1 1
11
디지털논리회로 Solutions of Chapter 9
(3) 회로도
x
A
DA Q
B
DB Q
CP Q
현재 상태 차기 상태 플립플롭 입력
A B C A B C J A KA J B KB J C KC
0 0 0 0 0 1 0 x 0 x 1 x
0 0 1 0 1 1 0 x 1 x x 0
0 1 0 1 1 0 1 x x 0 0 x
0 1 1 0 1 0 0 x x 0 x 1
1 0 0 0 0 0 x 1 0 x 0 x
1 0 1 1 0 0 x 0 0 x x 1
1 1 0 1 1 1 x 0 x 0 1 x
1 1 1 1 0 1 x 0 x 1 x 0
(2) 플립플롭 입력 함수
BC BC BC
A 00 01 11 10 A 00 01 11 10 A 00 01 11 10
0 1 0 X X X X 0 1 X X
1 X X X X 1 1 1 X X
BC BC BC
A 00 01 11 10 A 00 01 11 10 A 00 01 11 10
0 X X 0 1 X X 0 X 1 X
1 X X 1 1 X X 1 1 X 1 X
⊙
⊕
(3) 회로도
A B C
JA Q JB Q JC Q
KA Q KB Q KC Q
CP
12
디지털논리회로 Solutions of Chapter 9
현재 상태 차기 상태 플립플롭 입력
10진수
A B C A B C J A KA J B KB J C KC
1 0 0 1 1 0 0 1 x 0 x x 1
2 0 1 0 0 0 1 0 x x 1 1 x
3 0 1 1 1 0 1 1 x x 1 x 0
4 1 0 0 0 1 1 x 1 1 x 1 x
5 1 0 1 1 1 1 x 0 1 x x 0
6 1 1 0 0 1 0 x 1 x 0 0 x
7 1 1 1 1 1 0 x 0 x 0 x 1
(2) 플립플롭 입력 함수
BC BC BC
A 00 01 11 10 A 00 01 11 10 A 00 01 11 10
0 X 1 1 0 X X X X 0 X X X
1 X X X X 1 1 1 1 1 1 X X
BC BC BC
A 00 01 11 10 A 00 01 11 10 A 00 01 11 10
0 X X 1 1 0 X X X 1 0 X 1 X
1 X X 1 1 X X 1 X 1 X
⊙
(3) 회로도
A B C
JA Q JB Q JC Q
KA Q KB Q KC Q
CP
13
디지털논리회로 Solutions of Chapter 9
18. 순서논리회로 설계
(1) 상태 여기표
현재 상태 차기 상태 플립플롭 입력
A B C A B C D J K T
0 0 1 1 0 0 1 0 x 1
0 1 0 1 0 1 1 x 1 1
0 1 1 1 1 0 1 x 0 1
1 0 0 0 1 1 0 1 x 1
1 0 1 0 0 1 0 0 x 0
1 1 0 0 1 0 0 x 0 0
000, 111은 don't care
(2) 플립플롭 입력 함수
BC BC
A 00 01 11 10 A 00 01 11 10
0 X 1 1 1 0 X X X
1 X 1 1 X X
BC BC
A 00 01 11 10 A 00 01 11 10
0 X X 1 0 X 1 1 1
1 X X X 1 1 X
(3) 회로도
D A J B T C
A K B C
CP
(4) 초기상태가 0 또는 7일 때의 동작
5 4
2 3 7 0
6
14
디지털논리회로 Solutions of Chapter 9
19. 순서논리회로 설계
(1) 상태도
0/ 00 0/
1/ 1/
01 11
1/ 1/
0/ 0/
10
(2) 상태 여기표
현재상태 외부입력 차기상태 플립플롭의 입력
A B x A B JA KA JB KB
0 0 0 0 1 0 × 1 ×
0 0 1 1 1 1 × 1 ×
0 1 0 1 0 1 × × 1
0 1 1 0 0 0 × × 1
1 0 0 1 1 × 0 1 ×
1 0 1 0 1 × 1 1 ×
1 1 0 0 0 × 1 × 1
1 1 1 1 0 × 0 × 1
(3) 플립플롭 입력 함수
Bx Bx
A 00 01 11 10 A 00 01 11 10
0 1 1 0 X X X X
1 X X X X 1 1 1
⊕ ⊕
Bx Bx
A 00 01 11 10 A 00 01 11 10
0 1 1 X X 0 X X 1 1
1 1 1 X X 1 X X 1 1
(4) 회로도
x
JA Q A
CP
KA Q
+5V
JB Q B
CP
KB Q
CP
15
디지털논리회로 Solutions of Chapter 9
,
,
x y
C JA Q A
KA Q A
B
A JB Q B
C
A
C
C KB Q B
B JC Q
C
A
B
A
B
KC Q C
B
B
CP
M N
0 0 0
0 1 (불변)
1 0
(toggle)
1 1 1
16
디지털논리회로 Solutions of Chapter 9
특성표 여기표
입력 현재상태 차기상태 현재상태 차기상태 요구입력
M N Q(t) Q(t+1) Q(t) Q(t+1) M N
0 0 0 0 0 0 0 X
0 0 1 0 0 1 1 X
0 1 0 0 1 0 X 0
0 1 1 1 1 1 X 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1
(2) 상태 여기표
현재상태 차기상태 플립플롭 입력
A B C A B C MA NA MB NB MC NC
0 0 0 0 0 1 0 x 0 x 1 x
0 0 1 0 1 1 0 x 1 x x 1
0 1 1 1 1 1 1 x x 1 x 1
1 0 0 0 0 0 x 0 0 x 0 x
1 0 1 1 0 0 x 1 0 x x 0
1 1 1 1 0 1 x 1 x 0 x 1
(3) 카르노 맵
BC BC BC
A 00 01 11 10 A 00 01 11 10 A 00 01 11 10
0 1 X 0 X X X X 0 1 X X
1 X X X X 1 1 1 X 1 X X
BC BC BC
A 00 01 11 10 A 00 01 11 10 A 00 01 11 10
0 X X 1 X 0 1 X X X 0 X 1 1 X
1 X X X 1 X X X 1 X 1 X
(4) 회로도
A
M Q
CP
N Q
M Q B
CP
N Q
M Q C
CP
N Q
CP
17
디지털논리회로 Solutions of Chapter 9
22. 순서논리회로 설계
(1) 상태도
0/0
S0
0/0
1/0 0/0
S1 S2 1/1
1/0
(2) 상태표
차기상태 출 력
현재상태
0 0
0 0
0 1
(3) 상태 여기표
현재상태 입력 차기상태 플립플롭 입력 출력
A B A B
0 0 0 0 0 0 × 0 × 0
0 0 1 0 1 0 × 1 × 0
0 1 0 0 0 0 × × 1 0
0 1 1 1 0 1 × × 1 0
1 0 0 0 0 × 1 0 × 0
1 0 1 1 0 × 0 0 × 1
1 1 0 × × × × × × ×
1 1 1 × × × × × × ×
1 X X X X 1 1 X X 1 X X
Bx Bx
A 00 01 11 10 A 00 01 11 10
0 X X 1 1 0
1 X X X X 1 1 X X
(5) 회로도
18
디지털논리회로 Solutions of Chapter 9
x
JA Q A
KA Q
JB Q B
CP
1 KB Q
23. 순서논리회로 설계
(1) 상태도
0/0
S0
0/0 0/0
1/0 1/1
S1 S2
1/0
(2) 상태표
차기상태 출 력
현재상태
0 0
0 0
0 1
(3) 상태 여기표
현재상태 입력 차기상태 플립플롭 입력 출력
A B A B
0 0 0 0 0 0 × 0 × 0
0 0 1 0 1 0 × 1 × 0
0 1 0 0 0 0 × × 1 0
0 1 1 1 0 1 × × 1 0
1 0 0 0 0 × 1 0 × 0
1 0 1 0 0 × 1 0 × 1
1 1 0 × × × × × × ×
1 1 1 × × × × × × ×
(4) 카르노 맵
19
디지털논리회로 Solutions of Chapter 9
Bx Bx Bx
A 00 01 11 10 A 00 01 11 10 A 00 01 11 10
0 1 0 X X X X 0 1 X X
1 X X X X 1 1 1 X X 1 X X
Bx Bx
A 00 01 11 10 A 00 01 11 10
0 X X 1 1 0
1 X X X X 1 1 X X
(5) 회로도
x
JA Q A
1 KA Q
JB Q B
CP
1 KB Q
20
IT COOKBOOK
디지털논리회로
이론, 실습, 시뮬레이션
1. 비동기식 6진 상향 카운터 설계
6진 카운터를 구성하기 위해 출력이 목표로 하는 최고 카운트에 1을 더한 6에 도달한 순간을 포
착하여 모든 플립플롭의 출력을 Clear한다. 6진 카운터는 비동기 입력(Clear, Preset)이 있는 3개
의 플립플롭이 필요하다. J-K 플립플롭을 사용하며, Toggle 동작을 얻기 위해 모든 J와 K 입력을
+5V에 연결하였으며, 또한 Preset 단자도 동작에 영향을 주지 않기 위하여 +5V에 연결하였다. 즉,
6진 상향 카운터이므로 출력은 000, 001, 010, 011, 100, 101까지 카운트한 다음 110으로 넘어
가려는 순간을 디코더로 검출하여 모든 플립플롭을 Clear하면 된다.
Q1 Q2 Q3
PR Q PR Q PR Q
J J J
CP
+5V
J Q J Q J Q J Q J Q J Q
CP
3. 카운터에서의 최대 동작 주파수 결정
플립플롭 당 전파지연시간이 약 10nsec 이므로 10개의 플립플롭을 통과하는데 소요되는 시간은
약 100nsec이다. 따라서 최대지연시간은 100nsec이며, 카운터가 정상적으로 동작할 수 있는 최
대 주파수는 약 10MHz이다.
×
×
1
디지털논리회로 Solutions of Chapter 10
CD CD
AB 00 01 11 10 AB 00 01 11 10
00 1 1 00 1 1 1 1
01 1 1 01 1 1 1 1
11 X X X X 11 X X X X
10 X X 10 1 1 X X
(4) 회로도
A
TA Q
B
TB Q
C
TC Q
D
1 TD Q
CP Q
2
디지털논리회로 Solutions of Chapter 10
Q2 Q2
Clock
Q3 Q3
Q4 Q4 Output
Q1 Q1
Q2 Q2
Clock
Q3 Q3 Output
Q4 Q4
1 X X 1 X X 1
AB AB
x 00 01 11 10 x 00 01 11 10
0 1 X X 1 0 X 1 X
1 X X 1 1 X 1 1 X
(3) 회로도
x
JA A JB B
KA A KB B
CP
3
디지털논리회로 Solutions of Chapter 10
7. 주파수 분할
(1) 첫 번째 단은 5진 카운터, 두 번째 단은 8진 카운터, 마지막 단은 10진 카운터이므로 입력 주
파수가 1MHz이면 출력 주파수는 2.5KHz이다.
× ×
(2) 첫 번째 단은 5진 카운터, 두 번째 단은 16진 카운터이므로 입력 주파수가 1MHz이면 출력 주
파수는 12.5KHz이다.
×
Q 5MHz Q Q 2.5MHz
10MHz T 10MHz T T
(7) 62.5kHz
mod-10
QA 62.5KHz
Q Q Q Q
QB
10MHz T T T T
QC
QD
(10) 1kHz
mod-10 mod-10 mod-10 mod-10
QA QA QA QA
QB QB QB QB
10MHz
QC QC QC QC
QD QD QD QD 1KHz
4
디지털논리회로 Solutions of Chapter 10
9. 주파수 분할
5진 카운터를 설계하여 적용하면 입력이 10MHz인 경우 출력은 2MHz인 구형파를 얻을 수 있다.
J Q J Q J Q J Q
CP CP CP CP
CLEAR
CP
(2) 타이밍 도
CP
Q1
Q2
Q3
Q4
5
디지털논리회로 Solutions of Chapter 10
Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10
J Q J Q J Q J Q J Q J Q J Q J Q J Q J Q
K CLR K CLR K CLR K CLR K CLR K CLR K CLR K CLR K CLR K CLR
CLEAR
CP
6 7
Q9(1) Q9(2)
14
Clock CP0
7490
1 CP1
R0(1) R0(2) QA QB QC QD 0 1 2 8 9
2 3 12 9 8 11
6 5 4 3
D C B A
+5V
9
1 LD
CLEAR
74160
2
Clock CP1 15
CO
EN
P T QA QB QC QD 7 8 9 14 15
7 10 14 13 12 11
+5V
출력
6
디지털논리회로 Solutions of Chapter 10
12
QA
1
CP1 9
QB
7493
14 8
Clock CP0 QC
11 0 1 2 12 13
R0(1) R0(2) QD
2 3
+5V +5V
9 3 4 5 6 9 3 4 5 6
+5V LD A B C D +5V LD A B C D
1 1
CLEAR CLEAR
15 15
74161 CO 74161 CO Output
2 2
CP1 CP1
EN EN
P T P T
7 10 7 10
Clock +5V
+5V
12 9 8 11 12 9 8 11 12 9 8 11
QA QB QC QD QA QB QC QD QA QB QC QD
14 14 14
Input B Input B Input B
7490 7490 7490
1 1 1
CP Input A Input A Input A
R0(1) R0(2) R9(1) R9(2) R0(1) R0(2) R9(1) R9(2) R0(1) R0(2) R9(1) R9(2)
2 3 6 7 2 3 6 7 2 3 6 7
7
디지털논리회로 Solutions of Chapter 10
QA QA QA
1 12 1 12 1 12
QA QA QA
1 12 1 12 1 12
8
IT COOKBOOK
디지털논리회로
이론, 실습, 시뮬레이션
1. 직렬입력-직렬출력 레지스터 동작 이해
입력 J Q1 J Q2 J Q3 J Q4 출력
K Q K Q K Q K Q
CLK
CP
입력 데이터
Q1 0 1 1 0 0
Q2 0 1 1 0
Q3 0 1 1
Q4 0 1
2. 시프트 레지스터 동작 이해
CP
t1 t2 t3 t4 t5 t6
1 1 0 1
t=t1 1 1 1 0 t=t4 1 1 0 1
t=t2 0 1 1 1 t=t5 0 1 1 0
t=t3 1 0 1 1 t=t6 1 0 1 1
3. 레지스터 이해
(1) 직렬입력-병렬출력
(2) 타이밍 도
CLK
A 0 0 1 1 0
B 0 0 1 1
C 0 0 1
D 0 0
초기상태
1
디지털논리회로 Solutions of Chapter 11
CP
O3 1 0 0 0 1 1 0 0 0 1
O2 1 1 0 1 1 0 1 0 1 0
O1 0 1 1 1 0 0 0 1 0 0
O0 1 0 1 0 0 0 0 0 0 0
5. 데이터 통신 이해
(1) 클록의 주파수가 100KHz이므로 주기는
×
즉, 하나의 비트를 전송하는데 10㎲가 걸리므로 8개의 비트를 전송하기 위해서는
× 가 소요된다.
(2) 8개의 비트를 병렬로 전송하기 위해서는 단지 10㎲만이 소요된다.
7. 디지털 금고
D Q D Q D Q D Q D Q
4 8 1 9 6
0
2
3
5
7
2
디지털논리회로 Solutions of Chapter 11
8. 지연시간 회로
입력
I 4비트 O I 4비트 O I 4비트 O I 4비트 O 출력
펄스
시프트 시프트 시프트 시프트
레지스터 레지스터 레지스터 레지스터
CP
펄스의 주기 T는 0.1μsec(=1/107)이다. 따라서 15T 이후에 출력으로 펄스가 출력된다. 즉,
15×0.1μsec = 1.5μsec.
9. 난수 발생 회로
(15) (7) (3) (9) (4)
1111 0111 0011 1001 0100
CLR
QA
QB
QC
QD
QE
QF
QG
QH
Clear Clear
SH/LD
SER
CLK INH
QH
3
디지털논리회로 Solutions of Chapter 11
CLK
A B C D A B C D
SH/LD SH/LD
직렬 J J
입력 K 74195 K 74195
Clock CLK CLK
CLR CLR
Clear
QA QB QC QD QD QA QB QC QD QD
병렬 출력 병렬 출력
+5V
J
A B C D
K
CLR
74195
SH/LD CLK
QA QB QC QD QD
4
IT COOKBOOK
디지털논리회로
이론, 실습, 시뮬레이션
2. 주소선의 수와 데이터 선의 수 결정
① 2K×16, 주소선의 수 : 11, 데이터 선의 수 : 16
② 64K×8, 주소선의 수 : 16, 데이터 선의 수 : 8
③ 16M×32, 주소선의 수 : 24, 데이터 선의 수 : 32
④ 96K×12, 주소선의 수 : 17, 데이터 선의 수 : 12
3. 플립플롭 개수 및 메모리 용량
한 워드가 32비트이며, 8192개의 워드가 저장되므로 8K×32의 용량을 갖는다. 따라서 MAR은
13(213=8192)개의 플립플롭, MBR은 32개의 플립플롭으로 구성된다. MAR이 15(215=32K)비트인
경우에는 32K×32의 저장용량을 갖는다.
4. PROM 칩 개수 및 주소선 수
4개의 PROM 칩이 필요하며, 주소선의 수는 13개이다.
5. ROM 진리표 결정
입 력 출 력
기호
X Y Z A B C D
0 0 0 0 1 0 0
0 0 1 1 1 0 1
0 1 0 1 0 1 1
0 1 1 0 0 0 1
1 0 0 1 0 0 0
1 0 1 0 0 0 1
1 1 0 1 1 1 0
1 1 1 0 1 0 1
6. 128×8 ROM 구성
주소선 주소선 8비트
7 6 1~5 데이터 입력 ROM 32 × 8
2× 4 8 data
5
디코더
addr 0~31
3 2 1 0
CS
ROM 32 × 8
data
addr 32~63
CS
ROM 32 × 8
data
addr
64~95
CS
ROM 32 × 8
data
addr
96~127
CS
8
8비트 데이터 출력
1
디지털논리회로 Solutions of Chapter 12
7. 주소선의 수와 데이터 선의 수 결정
① 주소선 수 = 10, 데이터 선 수 = 8
② 32개 IC, 주소선 수 = 14, 데이터 선 수 = 16
m0
m1
m2
m3
m4
m5
m6
m7
Y1 Y2 Y3 Y4
9. BCD-3초과코드 부호변환기
,
,
,
B3 B2 B1 B0
m0
m1
m2
m3
m4
m5
m6
m7
m8
m9
m10
m11
m12
m13
m14
m15
E3 E2 E1 E0
2
디지털논리회로 Solutions of Chapter 12
1 1 1 1 1 1
BC BC
A 00 01 11 10 A 00 01 11 10
0 1 1 0 1 1
1 1 1 1
AB
AC
ABC
AC
AB
BC
BC
ABC
AC
ABC
ABC
F1 F2 F3 F4
3
디지털논리회로 Solutions of Chapter 12
②
A A B B C C