Bài giảng Kỹ thuật điện tử C4 - Gửi sinh viên

SCHOOL OF ELECTRONICS AND TELECOMMUNICATION
BÀI GIẢNG HỌC PHẦN

KỸ THUẬT ĐIỆN TỬ
Mã học phần: ET2014
C4 Người biên soạn: D.T.L
6/26/2022 1
TÀI LIỆU THAM KHẢO
1. Nguyen Tien Dung et al., “Fundamental of Electro-Electronics Circuits”,

2012
2. Albert Malvino, David Bates “Electronic Principles”, Eighth Edition.
Published by McGraw-Hill Education, 2016
3. Thomas L. Floyd, David L.Buchla “Electronics Fundamentals Circuits,
Devices and Applications”, Eighth Edition. Pearson Education Limited
2014.
4. Robert Boylestad, Louis Nashelsky, “Electronic Devices and circuit
theory”. Eleventh Edition. Copyright  by Pearson Education, Inc 2013
5. Thomas L. Floyd “Electronic Devices” Conventional Current version.
Tenth Edition. Published by Pearson Education  2018.
6. Donald P. Leach, Albert Paul Malvino, “Digital Principles and
Applications”. Printed in the United States of America.
6/26/2022 2
TÀI LIỆU THAM KHẢO
7. Ronald J.Tocci and Neal S.Widmer “Digital Systems Principles and

Applications”. Prentice hall, Eighth Edition.
8. www.ti.com
9. https://www.physics-and-radio-electronics.com
10. https://www.electronics-notes.com
11. https://circuitglobe.com
12. http://www.circuitstoday.com/
13. http://www.resistorguide.com/varistor/
14. https://www.electronicshub.org
15. https://www.electronics-tutorials.ws/dccircuits/voltage-source.html
6/26/2022 3
NỘI DUNG
CHƯƠNG 4. KỸ THUẬT XUNG SỐ

4.1. KỸ THUẬT XUNG
4.2. KỸ THUẬT SỐ
TỔNG KẾT VÀ ÔN TẬP
6/26/2022 4

4.1.1. Tính chất và tham số của tín hiệu xung
Tín hiệu xung (pulse wave or pulse train): là một loại sóng (tín hiệu) không
phải dạng sin bao gồm tín hiệu xung vuông (square waves – thời gian làm
việc 50%) và loại giống như dạng song tuần hoàn nhưng không đối xứng
(thời gian làm việc  50%)
 Dạng sóng xung vuông (Square wave waveform)
Positive half: U(v)

(Amplitude)
phần xung dương
Negative half:
phần xung âm
t (s)
6/26/2022 5

Positive half: phần xung dương hay còn gọi là thời gian có xung “ON”
time
Negative half: phần xung âm hay còn gọi là thời gian không có xung
“OFF” time
Period: Chu kỳ/ khoảng thời gian
Period = “ON” time + “OFF” time
Duty cycle = 50% period
Dạng sóng xung vuông được sử dụng trong các hệ thống số để biểu
diễn mức logic cao và mức logic thấp
6/26/2022 6

 Dạng sóng chữ nhật (Rectangular waveform)
U(v)
(Amplitude)
t (s)
6/26/2022 7
Positive half: phần xung dương hay còn gọi là thời gian có xung “ON”
time
Negative half: phần xung âm hay còn gọi là thời gian không có xung
“OFF” time
Period: Chu kỳ/ khoảng thời gian
Period = “ON” time + “OFF” time
Duty cycle < 50% period
Dạng sóng chữ nhật có thể được sử dụng để điều chỉnh lượng công suất cấp
cho tải như đèn hoặc động cơ bằng cách thay đổi Duty cycle.
Duty cycle càng cao thì lượng công suất trung bình được sử dụng cho tải càng
lớn và ngược lại.
6/26/2022 8

 Dạng sóng tam giác (Triangular waveform)
+U Negative Positve
slop or slop or
ramp ramp
(Amplitude)
t (s)
U(v)
-U
One Cycle or Period
6/26/2022 9

 Dạng sóng răng cưa (Sawtooth waveform)
Slow
slow
Steep Vertical negative
positive
Decay rise ramp
ramp
+U
(Amplitude)
U(v)
t (s)
Period Period
positive ramp Negative ramp
6/26/2022 10
 Triggers and Pulses

 Mặc dù trigger và pulse là hai dạng sóng riêng biệt, nhưng chúng ta có thể
kết hợp chúng với nhau.
“trigger” cơ bản là xung “Pulse” rất hẹp
 Sự khác biệt giữa “trigger” và “Pulse”:
Trigger có thể bắt đầu theo hướng positive hoặc negative, pulse chỉ có thể bắt
đầu theo hướng positive
 Pulse waveform or “Pulse train”: là một dạng song không phải là sin, nó
giống như dạng song chữ nhật.
6/26/2022 11
 Triggers and Pulses
+U
Mark: Đánh dấu thời điểm có xung

Space: Khoảng thời gian nghỉ (không có xung)
6/26/2022 12

4.1.2. Chế độ khóa của IC thuật toán (nhắc lại) Ura
Chế độ khóa của IC thuật toán: +Ec

+Ura, max
Là chế độ bão hòa
+Ubh
Đầu vào đảo Đầu vào không đảo
Điều kiện bão hòa:
Ubh  = Ura, max  = Ec - 12V Uv

Uv ng- Uv ng+
-Ubh
-Ec
6/26/2022 13
- Ura, max Vùng tuyến tính

4.1.3. Mạch so sánh
Mô hình mạch so sánh có dạng:
VIN: Điện áp vào
VREF: Điện áp tham chiếu
Vd: Hiệu điện áp giữa 2 đầu vào
Vout: Điện áp ra
VCC: Điện áp nguồn cung cấp
* Nguyên lý
So sánh một mức điện áp tương tự với một mức điện áp tương tự khác,
hoặc một số điện áp tham chiếu thiết lập trước (VREF) và tạo ra tín hiệu
điện áp đầu ra dựa trên sự so sánh điện áp.
Nói cách khác, vi mạch so sánh thực hiện so sánh độ lớn của hai điện
áp vào và xác định điện áp đầu vào nào lớn nhất.
6/26/2022 14

* Đặc tuyến vào ra
Nếu VIN < VREF thì VOUT = - VCC
Nếu VIN > VREF thì VOUT = + VCC
6/26/2022 15

Ví dụ 1:
Mạch so sánh không đảo:
Khi Vin > VREF thì đầu ra của vi mạch so sánh sẽ bão hòa ở mức (+)
lớn nhất.
Khi Vin < VREF thì đầu ra của vi mạch so sánh sẽ thay đổi trạng thái và
bão hòa ở mức 0V
6/26/2022 16

Ví dụ 2:
Mạch so sánh đảo:
Khi Vin < VREF thì đầu ra của vi mạch so sánh sẽ bão hòa ở mức (+)
lớn nhất.
Ngược lại, khi Vin > VREF thì đầu ra của vi mạch so sánh sẽ thay đổi
trạng thái và bão hòa ở mức 0V
6/26/2022 17

Ví dụ 3:
Mạch so sánh với ngưỡng = không (Ung = 0); tín hiệu vào dạng sin
 Mạch so sánh không đảo
Dạng tín hiệu ra/vào

6/26/2022 18

 Mạch so sánh đảo
+Ubh

-Ubh
6/26/2022 19
Ví dụ 4:
Mạch so sánh có ngưỡng khác 0V (Ung  0V), tín hiệu vào dạng sin
 Mạch so sánh không đảo
+Ubh
Đồ thị thể hiện mối quan hệ

giữa tín hiệu ra/vào -Ubh

6/26/2022 20
 Mạch so sánh đảo
+Ubh
Đồ thị thể hiện mối quan hệ

giữa tín hiệu ra/vào -Ubh
6/26/2022 21

4.1.4. Trigơ Smit dùng IC thuật toán
Schmitt trigger:
+ Là một mạch điện tử bổ sung độ trễ cho ngưỡng chuyển đổi đầu vào –
đầu ra với sự trợ giúp của hồi tiếp dương. Độ trễ ở đây có nghĩa là nó
cung cấp hai mức điện áp ngưỡng khác nhau đối với sườn trước và sườn
sau của tín hiệu xung.
+ Là mạch so sánh dùng hồi tiếp dương được cung cấp bởi R1 và R2 tạo
ra độ trễ.
Ứng dụng:
+ Chuyển đổi tương tự - số
+ Phát hiện mức
6/26/2022 22
 Schmitt trigger đảo
 Sơ đồ mạch nguyên lý:

Vref

 Đặc điểm:
+ Tín hiệu vào đưa vào đầu vào đảo Đồ thị thể hiện mối quan
+ Tín hiệu hồi tiếp đưa về đầu vào hệ giữa Vout và Vin
không đảo Đặc tuyến truyền đạt của
Schmitt trigger
+ Khi tín hiệu ra bão hòa ở mức (+), thì một điện áp (+) được đưa về
đầu vào không đảo
Ngược lại, khi tín hiệu ra bão hòa ở mức (-), thì một điện áp (-) được
đưa về đầu vào không đảo
6/26/2022 23

𝑅2
Hệ số hồi tiếp:  =
𝑅1 +𝑅2
Vout = Vsat (saturation) Điều kiện bão hòa:
Vref =
𝑅2
V = Vsat Vsat  = Vout, max  = Ec - 12V
𝑅1 +𝑅2 out
Do vậy: + Vref = + Vsat

- Vref = - Vsat
+ Giả sử ban đầu điện áp ra ở mức bão hòa âm (-VSAT ) và duy trì ở mức
bão hòa này khi Vin giảm từ + Vref đến – Vref
+ Khi Vin < – Vref thì điện áp ra chuyển trạng thái tới + VSAT và ổn định
ở trạng thái này đến khi điện áp vào Vin vượt quá +Vref
6/26/2022 24

Độ trễ được tạo ra bởi bộ so sánh Schmitt khi nó chuyển trạng thái giữa
hai mức bão hòa được xác định bởi sự chênh lệch giữa hai điện áp so
sánh trigger:
Vtrễ = +Vref – (- Vref)
* Đặc tuyến truyền đạt của Schmitt trigger đảo (Đồ thị thể hiện mối
quan hệ giữa Vout và Vin ) V out
+Vsat
+Vref
Vin
-Vref
-Vsat
6/26/2022 25
Khi tín hiệu vào là sin:
Đồ thị thể hiện mối quan

hệ giữa Vout (t) và Vin (t)
6/26/2022 26
 Schmitt trigger đảo Vin
+Vref
Đồ thị thể hiện mối
quan hệ giữa Vout (t) và t
Vin (t) -Vref
Vout
+Vsat
-Vsat
6/26/2022 27
 Schmitt trigger không đảo

 Sơ đồ mạch nguyên lý:
 Đặc điểm:
+ Tín hiệu vào đưa vào đầu vào không đảo
+ Tín hiệu hồi tiếp đưa về đầu vào không đảo
+ Đầu vào đảo nối đất
𝑅1 𝑅1
Hệ số hồi tiếp:  = +Vref = - ( )(-Vsat)
𝑅2 𝑅2
Vout = Vsat (saturation) 𝑅1
- Vref = - ( )(+Vsat)
𝑅2
𝑅1
Vref = V = Vsat
𝑅2 out
6/26/2022 28

Điện áp tại điểm P:
𝑅 𝑅1
UP = 2 Vin + Vout
𝑅2 +𝑅1 𝑅2 +𝑅1
+ Giả sử ban đầu điện áp ra ở mức bão hòa dương (+VSAT ) và duy trì ở
mức bão hòa này khi Vin giảm từ + Vref đến – Vref
+ Khi Vin < – Vref thì điện áp ra chuyển trạng thái tới – VSAT
Điện áp ra vẫn duy trì ở trạng thái này đến khi điện áp vào vượt quá
+Vref
6/26/2022 29

* Đặc tuyến truyền đạt của Schmitt trigger không đảo (Đồ thị thể hiện
mối quan hệ giữa Vout và Vin )
Vout
+Vsat
-Vref
Vin
+Vref
-Vsat
6/26/2022 30

Vin
Đồ thị thể hiện mối
+Vref
quan hệ giữa Vout (t) và
Vin (t) t
-Vref
Vout
+Vsat
-Vsat
6/26/2022 31
4.2. KỸ THUẬT SỐ
4.2.1. Cơ sở đại số logic (đại số boole)
* Khái niệm.
+ Do George Boole sáng lập vào thế kỷ 19
+ Các hằng, biến và hàm chỉ nhận 1 trong 2 giá trị: 0 và 1
+ Là 1 công cụ toán học cho phép mô tả mối quan hệ logic giữa
các đầu ra với các đầu vào của mạch logic dưới dạng biểu thức
logic
+ Là cơ sở để nghiên cứu, mô tả, phân tích, thiết kế và xây dựng
các mạch logic, hệ thống số.
6/26/2022 32
 Biến logic: là 1 đại lượng có thể biểu diễn bằng 1 ký hiệu nào đó:
A,B,C,…. Nó chỉ nhận giá trị 0 hoặc 1.
Hàm logic: là biểu thị mối quan hệ logic giữa các biến logic thông qua các
phép toán logic. Nó cũng chỉ nhận giá trị 0 hoặc 1.
 Phép toán logic:
 Phép nhân/và logic "AND“; VD: AB; X.X
 Phép cộng/Hoặc logic "OR“; VD: X+1; X+Y; X+X
 Phép phủ định/Đảo logic "NOT“; VD: X
 Phép nhân /và phủ định logic “NAND“; VD: AB;
 Phép cộng/Hoặc phủ định logic “NOR“; VD: X+1; X+Y
6/26/2022 33

* Công thức, định luật, định lý
+ Quan hệ giữa các hằng số:
1+1 = 1; 1 = 0; 0 = 1;
+ Quan hệ giữa hằng số và biến:
1+X1 + X2 +.…+X n= 1;
+ Các định luật:

 Luật giao hoán: AB = BA; X+Y= Y + X;…
 Luật kết hợp: (AB)C = A(BC); A+(B+C) = (A+B)+C;….
6/26/2022 34

 Luật phân phối: A(B+C) = AB+AC; A+BC = (A+B)(A+C);….
 Luật đồng nhất: X.X.X….X = X; X+X+…+X = X
 Luật hoàn nguyên:
Định lý Demorgan
Hệ quả:
6/26/2022 35

* Một số công thức:
AB+A.B = A
A+AB = A
A+A B = A+B
CM: (A+A) (A+B) = A+B
AB+AC+CB = AB + AC
CM: VT = AB+AC+BC(A+A)
= AB+A C + BCA + BC A
= AB(1 + C)+ A C (1+B) = AB+ A C
6/26/2022 36
* Các phương pháp biểu diễn hàm logic

 Dùng bảng trạng thái:
- Liệt kê toàn bộ số tổ hợp có thể có và giá trị của hàm tương ứng với mỗi tổ
hợp đã liệt kê.
- Hàm có n biến thì bảng trạng thái có 2n tổ hợp:
+ Hàm có 2 biến thì bảng trạng thái có 22 tổ hợp
X Y F
0 0
0 1
1 0
1 1
6/26/2022 37
+ Hàm có 3 biến thì bảng trạng thái có 23 tổ hợp
X Y Z F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
6/26/2022 38
+ Hàm có 4 biến thì bảng trạng thái có 24 tổ hợp X1 X2 X3 X4 F

0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
6/26/2022 39
1 1 1 1
Ví dụ 1: Biểu diễn hàm logic sau dạng bảng trạng thái

F(X,Y,Z) = X YZ+XYZ+XYZ+XYZ
X Y Z F
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
6/26/2022 40
F(X1,X2,X3) = X1X2X3 + X1X2X3+ X1X2X3
F(X1,X2,X3,X4) = X1X2X3X4 + X1X2X3X4 + X1X2X3X4+ X1X2X3X4+

+ X1X 2X3X4+ X1X2X3 X4
6/26/2022 41
X1 X2 X3 X4 F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 0
1 1 1 0 1
6/26/2022 1 1 1 1 1 42
 Dùng biểu thức hàm số

+ Dạng chuẩn tắc tuyển (tổng của các tích)
* Hàm logic cho ở dạng bảng trạng thái hoặc bìa Karnaugh
 Dạng chuẩn tắc tuyển .
Cách thực hiện:
 Chỉ xét tổ hợp giá trị các biến tương ứng với hàm có giá trị 1 trong
bảng trạng thái hoặc trong bìa Karnaugh.
 Trong tổ hợp đã chọn, giá trị 1 viết nguyên biến, 0 viết đảo biến.
 Nếu mỗi số hạng trong dạng tuyển chứa đủ mặt các biến số ta gọi là
mintex (m)
6/26/2022 43
Ví dụ 4: Biểu diễn hàm logic sau ở dạng biểu thức hàm số (dạng chuẩn
tắc tuyển – mintex (m))
X Y Z F
F = m2 + m3 + m5 + m7 m0 0 0 0 0
m1 0 0 1 0
 F =𝑋𝑌𝑍 + 𝑋𝑌Z + X𝑌𝑍 + 𝑋𝑌𝑍 m2 0 1 0 1
m3 0 1 1 1
m4 1 0 0 0
m5 1 0 1 1
m6 1 1 0 0
m7 1 1 1 1
6/26/2022 44
Ví dụ 5: Biểu diễn hàm logic sau ở dạng biểu thức hàm số (dạng chuẩn
tắc tuyển – mintex (m))
x1 X2 x3 F
F = m0 + m1 + m4 + m6 m0 0 0 0 1
m1 0 0 1 1
 F =𝑥1 𝑥2 𝑥3 + 𝑥1 𝑥2 x3 + x1𝑥2 𝑥3 m2 0 1 0 0
+ x1x2 𝑥3 m3 0 1 1 0
m4 1 0 0 1
m5 1 0 1 0
m6 1 1 0 1
m7 1 1 1 0
6/26/2022 45
Ví dụ 6: Biểu diễn hàm logic sau X1 X2 X3 X4 F
ở dạng biểu thức hàm số m0 0 0 0 0 0

m1 0 0 0 1 0
(dạng chuẩn tắc tuyển) m2 0 0 1 0 0
m3 0 0 1 1 0
m4 0 1 0 0 1
F = m4 + m5 + m9 + m11 + m14
m5 0 1 0 1 1
+ m15 m6 0 1 1 0 0
m7 0 1 1 1 0
m8 1 0 0 0 0
m9 1 0 0 1 1
m10 1 0 1 0 0
m11 1 0 1 1 1
m12 1 1 0 0 0
m13 1 1 0 1 0
m14 1 1 1 0 1
m15 1 1 1 1 1
6/26/2022 46
+ Dạng chuẩn tắc hội (tích của các tổng)

* Hàm logic cho ở dạng bảng trạng thái hoặc bìa Karnaugh
 Dạng chuẩn tắc hội .
 Chỉ xét tổ hợp giá trị các biến tương ứng với hàm có giá trị 0 trong
bảng trạng thái hoặc trong bìa Karnaugh.
 Trong tổ hợp đã chọn, giá trị 0 viết nguyên biến, 1 viết đảo biến.
 Nếu mỗi số hạng trong dạng hội chứa đủ mặt các biến số ta gọi là
Maxtex (M)
6/26/2022 47
Ví dụ 7: Biểu diễn hàm logic sau ở dạng biểu thức hàm số

(chuẩn tắc hội – tích của các tổng (Maxtex))
X Y Z F
M0 0 0 0 0
F = M0 M1 M4 M6
M1 0 0 1 0
 F = (X+Y+Z)(X+Y + 𝑍)(𝑋 +Y +Z)(𝑋 + 𝑌 + 𝑍) M2 0 1 0 1
M3 0 1 1 1
M4 1 0 0 0
M5 1 0 1 1
M6 1 1 0 0
M7 1 1 1 1
6/26/2022 48
Ví dụ 8: Biểu diễn hàm logic X1 X2 X3 X4 F
sau ở dạng biểu thức hàm số M0 0 0 0 0 0
(chuẩn tắc hội) M1 0 0 0 1 0

M2 0 0 1 0 0
M3 0 0 1 1 0
M4 0 1 0 0 1
M5 0 1 0 1 1
M6 0 1 1 0 0
M7 0 1 1 1 0
M8 1 0 0 0 0
M9 1 0 0 1 1
M10 1 0 1 0 0
M11 1 0 1 1 1
M12 1 1 0 0 0
M13 1 1 0 1 0
M14 1 1 1 0 1
6/26/2022 M15 1 1 1 1 149
 Dùng bìa (bảng) Karnaugh

F F
X2 X3
X2
0 1 00 01 11 10
0 0 1 0 0 1 3 2
X1 X1
1 4 5 7 6
1 2 3
F
X3 X4
00 01 11 10
00 0 1 3 2
X1 X2
01 4 5 7 6
11 12 13 15 14
10 8 9 11 10
6/26/2022 50
 Hàm có n biến thì bảng Karnaugh có 2n ô vuông

* Một số quy định
+ Hai ô vuông kề nhau chỉ được khác nhau giá trị của 1 biến.
+ Các hàng và cột được đánh số theo giá trị của tổ hợp biến tương
ứng.
+ Ghi số 1 vào các ô mà hàm đạt giá trị 1, các ô mà hàm có giá trị 0
thì bỏ trống.
6/26/2022 51
Ví dụ 9: Biểu diễn hàm logic sau ở dạng bìa Karnaugh

x1 X2 x3 F
m0 0 0 0 1
F = m0 + m1 + m4 + m6
m1 0 0 1 1
F m2 0 1 0 0
X2 X3
00 01 11 10
m3 0 1 1 0
0 1 1
X1
1 1 1 m4 1 0 0 1
F
X2 X3 m5 1 0 1 0
00 01 11 10 1 1 0 1
m6
0 m0 m1
X1 1 1 1 0
1 m4 m6 m7
6/26/2022 52
X1 X2 X3 X4 F
Ví dụ 10: Biểu diễn hàm
m0 0 0 0 0 0
logic bên ở dạng bìa
m1 0 0 0 1 0
Karnaugh
m2 0 0 1 0 0
F
X3 X4 m3 0 0 1 1 0
00 01 11 10 m4 0 1 0 0 1
00 m5 0 1 0 1 1
X1 X2
01 1 1 m6 0 1 1 0 0
11 1 1 m7 0 1 1 1 0
10 1 1 m8 1 0 0 0 0
F m9 1 0 0 1 1
X3 X4
m10 1 0 1 0 0
00 01 11 10
m11 1 0 1 1 1
00
X1 X2 m12 1 1 0 0 0
01 m4 m5
m13 1 1 0 1 0
11 m15 m14
m14 1 1 1 0 1
10 m9 m11
m15 1 1 1 1
53
1
F(X1,X2,X3,X4) = X1X2X3X4 + X1X2X3X4 + X1X2X3X4+ X1X2X3X4+

+ X1X2 X3X4+ X1X2X3X 4
F(X1,X2,X3) = X1X2X3 + X1X2X3 + X1X2 X3+ X1X2X3
Ví dụ 13: Biểu diễn hàm logic sau ở dạng bảng trạng thái và bìa Karnaugh
F (A, B, C, D) = m2 + m6 + m7 + m8 + m9 + m10 + m11 + m13 + m14 + m15
Ví dụ 14: Biểu diễn hàm logic sau ở dạng bảng trạng thái và bìa Karnaugh
F (A,6/26/2022
B, C) = m0 + m1 + m5 + m6 + m7 54
TÓM LẠI
Biểu thức Bảng trạng

hàm số thái
Bìa Karnaugh
6/26/2022 55
* Các phương pháp tối thiểu hàm logic

 Phương pháp biến đổi đại số
 Dựa vào các định luật, định lý và công thức
Ví dụ 12: tối thiểu hàm f(x1,x2) =
6/26/2022 56
Ví dụ 15: tối thiểu hàm
6/26/2022 57
A+AB = A+AB+AB = A+B(A+A) = A+B

(A+B) (A+C) = AA+AC+AB+BC = A+AC+AB+BC = A+BC
A+BC + AB = f
6/26/2022 58
6/26/2022 59
 Dùng bìa Karnaugh

Tiến hành khoanh từng nhóm 2n các ô có giá trị 1 (nếu tối
thiểu theo dạng chuẩn tắc tuyển) nằm liền kề nhau tạo
thành hình vuông hay chữ nhật theo nguyên tắc: Số ô giá trị
1 khoanh được là tối đa, số nhóm độc lập sau khi khoanh là ít nhất,
một ô giá trị 1 có thể được khoanh nhiều lần.
Ví dụ 19: tối thiểu hàm logic sau

F
YZ
00 01 11 10
0 1 1
X
1 1 1 1 1
6/26/2022 60
F
YZ
hàm logic sau khi tối thiểu:
00 01 11 10
0 1 1 F= X+ Z
X
1 1 1 1 1
Tối thiểu hàm logic theo dạng chuẩn tắc hội

F
YZ
00 01 11 10
0 0 0
X
1
F = (X+Z )
6/26/2022 61
Ví dụ 20: Tối thiểu hàm logic sau F

X2 X3
00 01 11 10
0 1 1
X1
Ví dụ 21: Tối thiểu hàm logic sau 1 1 1 1
F
X3 X4 F
X3 X4
00 01 11 10
00 01 11 10
00 1 1
X1 X2 00 1 1
01 1 1 1 X1 X2
01 1 1 1
11 1 1
11 1 1
10 1 1
10 1 1
𝐹 = 𝑋2 𝑋4 + 𝑋1 𝑋4 + 𝑋2 𝑋3
6/26/2022 62
F
Ví dụ 22: Tối thiểu hàm logic sau X3 X4
00 01 11 10
00 1 1 1 1
X1 X2
01 1 1
11 1
10 1 1
Ví dụ 23: Tối thiểu hàm logic sau
F
X3 X4
00 01 11 10
00 1
X1 X2
Ví dụ 24: Tối hiểu hàm logic sau bằng bìa 01 1 1
Karnaugh 11 1 1 1
10 1 1 1 1
F (A, B, C, D) = m2 + m6 + m7 + m8 + m9 +
m10 + m11 + m13 + m14 + m15
6/26/2022 63
4.2.2. Các phần tử/cổng logic cơ bản (Các IC số cơ bản)

 Phần tử phủ định logic NOT
x F=X
- Ký hiệu :
x F=X
Cổng NOT chỉ có một đầu vào và một đầu ra. Trạng thái của đầu ra
luôn ngược với đầu vào.
- Bảng trạng thái
X F
0 1
1 0
6/26/2022 64
 Sơ đồ chân và dạng đóng vỏ của IC số thực hiện chức

năng phủ định logic NOT (IC 7404/74LS04).
Dạng đóng vỏ Sơ đồ chân

 Phần tử nhân/và logic AND
- Ký hiệu : F=AB
A
F=AB
B
6/26/2022 65

A B F
0 0 0
Sơ đồ chân và dạng đóng vỏ của IC số
0 1 0
thực hiện chức năng nhân logic AND
1 0 0
(IC 7408/74LS08).
1 1 1
Dạng đóng vỏ
Sơ đồ chân
6/26/2022 66
 Phần tử cộng/ hoặc logic OR

- Ký hiệu
F=A+B
A
F=A+B
B
`
A B F
- Bảng trạng thái 0 0 0
0 1 1
1 0 1
6/26/2022 1 1 1 67
 Sơ đồ chân và dạng đóng vỏ của IC số thực hiện chức năng cộng

logic OR (IC 7432/74LS32)

 Phần tử cộng/ hoặc phủ định logic NOR
- Ký hiệu
A
F=A+B F=A+B
B
6/26/2022 68

A B F
 Sơ đồ chân và dạng đóng vỏ của IC số 0 0 1
thực hiện chức năng cộng phủ định logic
0 1 0
NOR (IC 7402/74LS02).
1 0 0
1 1 0
Dạng đóng vỏ
Sơ đồ chân
6/26/2022 69
 Phần tử nhân/ và phủ định logic NAND

- Ký hiệu
A
F=AB F=AB
B

A B F
0 0 1
0 1 1
1 0 1
1 1 0
6/26/2022 70
 Sơ đồ chân và dạng đóng vỏ của IC số thực hiện chức

năng nhân phủ định logic NAND (IC 7400/74LS00).
6/26/2022 71
Ví dụ 25: Cho hàm logic sau:

F
X3 X4
a- Hãy biểu diễn hàm F ở dạng
00 01 11 10
biểu thức chuẩn tắc tuyển?
00 1 1 1
X1 X2
b- Tối thiểu hàm F? 01 1 1 1
11 1 1 1
c- Vẽ mạch logic thực hiện
10
hàm vừa tối thiểu dùng các
cổng logic cơ bản?
Hướng dẫn làm:
a. Dạng biểu thức chuẩn tắc tuyển là dạng tổng của các tích
𝐹 = 𝑋1 𝑋2 𝑋3 𝑋4 + 𝑋1 𝑋2 𝑋3 𝑋4 + 𝑋1 𝑋2 𝑋3 𝑋4 + 𝑋1 𝑋2 𝑋3 𝑋4 +𝑋1 𝑋2 𝑋3 𝑋4 +
+ 𝑋1 𝑋2 𝑋3 𝑋4 + 𝑋1 𝑋2 𝑋3 𝑋4 + 𝑋1 𝑋2 𝑋3 𝑋4 + 𝑋1 𝑋2 𝑋3 𝑋4
6/26/2022 72
F
X3 X4
b. F = X3 X1+ X3X2+X1X4+X4X2 00 01 11 10
00 1 1 1
X1 X2
01 1 1 1
11 1 1 1
c. Vẽ mạch logic… 10
X3
X1
F = X3 X1+ X3X2+X1X4+X4X2
X4
X2
6/26/2022 73
Ví dụ 26: Cho hàm logic sau: F

X2 X3
00 01 11 10
0 1 1
X1
1 1 1 1
a- Hãy biểu diễn hàm F ở dạng biểu thức chuẩn tắc tuyển?
b- Tối thiểu hàm F?
c- Vẽ mạch logic thực hiện hàm vừa tối thiểu dùng các cổng logic cơ
bản?
6/26/2022 74
XIN CHÂN THÀNH CÁM ƠN!
6/26/2022 75

Bài giảng Kỹ thuật điện tử C4 - Gửi sinh viên

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Bài giảng Kỹ thuật điện tử C4 - Gửi sinh viên

Uploaded by

Copyright:

Available Formats

SCHOOL OF ELECTRONICS AND TELECOMMUNICATION

BÀI GIẢNG HỌC PHẦN

1. Nguyen Tien Dung et al., “Fundamental of Electro-Electronics Circuits”,

7. Ronald J.Tocci and Neal S.Widmer “Digital Systems Principles and

CHƯƠNG 4. KỸ THUẬT XUNG SỐ

4.1. KỸ THUẬT XUNG

Positive half: U(v)

4.1. KỸ THUẬT XUNG

4.1. KỸ THUẬT XUNG

4.1. KỸ THUẬT XUNG

4.1. KỸ THUẬT XUNG

positive ramp Negative ramp

 Triggers and Pulses

 Triggers and Pulses

Mark: Đánh dấu thời điểm có xung

4.1. KỸ THUẬT XUNG

Chế độ khóa của IC thuật toán: +Ec

Ubh  = Ura, max  = Ec - 12V Uv

4.1. KỸ THUẬT XUNG

4.1. KỸ THUẬT XUNG

4.1. KỸ THUẬT XUNG

4.1. KỸ THUẬT XUNG

4.1. KỸ THUẬT XUNG

Dạng tín hiệu ra/vào

4.1. KỸ THUẬT XUNG

Dạng tín hiệu ra/vào

Đồ thị thể hiện mối quan hệ

Dạng tín hiệu ra/vào

 Mạch so sánh đảo

Đồ thị thể hiện mối quan hệ

Dạng tín hiệu ra/vào

4.1. KỸ THUẬT XUNG

 Schmitt trigger đảo

 Sơ đồ mạch nguyên lý:

 Schmitt trigger đảo

Do vậy: + Vref = + Vsat

 Schmitt trigger đảo

 Schmitt trigger đảo

Khi tín hiệu vào là sin:

Đồ thị thể hiện mối quan

 Schmitt trigger đảo Vin

 Schmitt trigger không đảo

 Schmitt trigger không đảo

 Schmitt trigger không đảo

 Schmitt trigger không đảo

4.2.1. Cơ sở đại số logic (đại số boole)

4.2.1. Cơ sở đại số logic (đại số boole)

+ Các định luật:

4.2.1. Cơ sở đại số logic (đại số boole)

4.2.1. Cơ sở đại số logic (đại số boole)

4.2.1. Cơ sở đại số logic (đại số boole)

* Các phương pháp biểu diễn hàm logic

+ Hàm có 3 biến thì bảng trạng thái có 23 tổ hợp

+ Hàm có 4 biến thì bảng trạng thái có 24 tổ hợp X1 X2 X3 X4 F

Ví dụ 1: Biểu diễn hàm logic sau dạng bảng trạng thái

Ví dụ 2: Biểu diễn hàm logic sau dạng bảng trạng thái

F(X1,X2,X3) = X1X2X3 + X1X2X3+ X1X2X3

Ví dụ 3: Biểu diễn hàm logic sau dạng bảng trạng thái

F(X1,X2,X3,X4) = X1X2X3X4 + X1X2X3X4 + X1X2X3X4+ X1X2X3X4+

 Dùng biểu thức hàm số

Ví dụ 6: Biểu diễn hàm logic sau X1 X2 X3 X4 F

ở dạng biểu thức hàm số m0 0 0 0 0 0

+ Dạng chuẩn tắc hội (tích của các tổng)

Ví dụ 7: Biểu diễn hàm logic sau ở dạng biểu thức hàm số