2.2.

Tabl
Estas
signos
as de tablas pueden construirse haciendo una interpretación de los
lógicos como: no, o, y, si…entonces, sí y sólo si. La interpretación

verdad corresponde al sentido que estas operaciones tienen dentro del

razonamiento. Puede establecerse una correspondencia entre los
resultados de estas tablas y la deducción lógico matemática. En
consecuencia, las tablas de verdad constituyen un método de decisión para chequear si una proposición
es o no un teorema. Para la construcción de la tabla se asignará el valor 1(uno) a una proposición cierta y
0 (cero) a una proposición falsa.

 Negación: El valor de verdad de la negación es el contrario de la proposición negada.

 La conjunción sirve para indicar que se cumplen dos condiciones simultáneamente, por

ejemplo:

La función es creciente y está definida para los números positivos, utilizamos Para que la conjunción p^q
sea verdadera las dos expresiones que intervienen deben ser verdaderas y sólo en ese caso como se
indica por su tabla de verdad.

 Disyunción: La disyunción solamente es falsa si lo son sus dos componentes.

Con la disyunción a diferencia de la conjunción, se representan dos expresiones que afirman que una de
las dos es verdadera, por lo que basta con que una de ellas sea verdadera para que la expresión p ∨ q
sea verdadera.

P Q PVQ Condicional: El condicional

solamente es falso cuando el
antecedente es verdadero y el
consecuente es falso. De la
verdad no se puede seguir la
falsedad.
 1 1 1

P Q P®Q

1 0 1

1 1 1

1 1 1

1 0 1

0 0 0

1 1 1
 .

0 0 1

Se denomina tautología una proposición que es cierta para cualquier valor de verdad de sus

componentes. Por tanto, la última columna de su tabla de verdad estará formada únicamente por
unos. Contradicción es la negación de una tautología, luego es una proposición falsa cualesquiera sea
el valor de verdad de sus componentes. La última columna de la tabla de verdad de una contradicción
estará formada únicamente por ceros.

Tablas de verdad trivalentes

Disyunción

Las tablas de verdad tradicionales pueden rescribirse si se dejan vacías

casillas en las que el valor de verdad de la fórmula atómica es irrelevante,
por ejemplo, la tabla de la disyunción:

Las primeras dos líneas señalan que no importa cuál sea el valor de
verdad de uno de los disyuntos, siempre que el otro sea verdadero, la
disyunción será verdadera. De la misma manera, se podría abreviar la
tabla de la conjunción de la siguiente manera:

Conjunción

Las últimas dos líneas señalan que no

importa cuál sea el valor de verdad de uno
de los disyuntos, siempre que el otro sea
falso, la conjunción será falsa. La
ventaja de este tipo de tablas es que
permiten extenderse de manera muy natural para permitir un tercer
valor de verdad que no sea ni verdadera ni falso. Será llamado “I” por
“indeterminado”. Ahora se puede usar la tabla abreviada de la
disyunción clásica para desarrollar una tabla de verdad (no abreviada)
para la disyunción trivalente. Primer paso: identificar las diferentes nueve posibilidades de combinaciones
para dos variables

Disyunción trivalente

Segundo paso: Usar las primeras dos líneas de la tabla abreviada para
determinar el valor de verdad de los renglones con por lo menos un
argumento verdadero:

Conjunción trivalente

Tercer paso: Cómo la última línea de la tabla abreviada es también la

última línea de la nueva tabla, le corresponde el mismo valor de
verdad: falso.

Disyunción trivalente

Cuarto paso: Finalmente, cómo ya están los renglones que son

verdaderos o falsos según la tabla original, los renglones que aún no
tienen valor de verdad, dado que no son ni verdaderos (sino hubieran
quedado como tales en el segundo paso) ni falsos (ya que tampoco
quedaron así en el tercer paso), deben ser indeterminados!

En algunos casos, esta tabla de verdad aparece, no en tres columnas,

sino en un cuadro. Lo cual tiene la ventaja de dejar más claro el patrón
que emerge de la tabla. Siguiendo los mismos pasos se obtiene la tabla
de la conjunción:
Construcción de Tablas de Verdad
Algoritmo para construir una tabla de verdad de una fórmula en lógica de proposiciones.

1. Escribir la fórmula con un número arriba de cada operador que indique su jerarquía. Se

escriben los enteros positivos en orden, donde el número 1 corresponde al operador de
mayor jerarquía. Cuando dos operadores tengan la misma jerarquía, se le asigna el
número menor al de la izquierda.
2. Construir el árbol sintáctico empezando con la fórmula en la raíz y utilizando en cada caso
el operador de menor jerarquía. O sea, del número mayor al menor.
3. Numerar las ramas del árbol en forma secuencial empezando por las hojas hacia la raíz,
con la única condición de que una rama se puede numerar hasta que estén numerados los
hijos. Para empezar con la numeración de las hojas es buena idea hacerlo en orden
alfabético, así todos obtienen los renglones de la tabla en el mismo orden para poder
comparar resultados.
4. Escribir los encabezados de la tabla las fórmulas siguiendo la numeración que se le dió a
las ramas en el árbol sintáctico.
5. Asignarle a los átomos, las hojas del árbol, todos los posibles valores de verdad de
acuerdo al orden establecido. Por supuesto que el orden es arbitrario, pero como el
número de permutaciones es n!, conviene establecer un orden para poder comparar
resultados fácilmente.
6. Asignar valor de verdad a cada una de las columnas restantes de acuerdo al operador
indicado en el árbol sintáctico utilizando la tabla de verdad. Conviene aprenderse de
memoria las tablas de los operadores, al principio pueden tener un resumen con todas las
tablas mientras se memorizan.
7. La última columna, correspondiente a la fórmula original, es la que indica los valores de
verdad posibles de la fórmula para cada caso.

Otras tablas de verdad divergentes

Además de las tablas polivalentes e intencionales, hay muchas otras tablas de verdad. Por ejemplo, hay
tablas de verdad en las que los renglones se bifurcan en dos o más sub-renglones y son útiles para lo
que en lógica llamamos super-valuaciones. También existen tablas con valores y más de 2n renglones,
¿cómo es posible? Pues porque, a diferencia de las tablas tradicionales, en estas tablas el orden de los
renglones sí importa, de tal manera que renglones repetidos cuentan como renglones distintos.
Finalmente, también existen las tablas bidimensionales, usadas originalmente en ciertas lógicas
intencionales, pero popularizadas gracias al trabajo de Robert Stalnaker y otros.

Leyes e identidades del álgebra booleana

Al formular expresiones matemáticas para circuitos lógicos es importante tener conocimiento del
álgebra booleana, que define las reglas para expresar y simplificar enunciados lógicos binarios. Una
barra sobre un símbolo indica la operación booleana NOT, que corresponde a la inversión de una
señal.
Leyes fundamentales
ORA + 0A + 1A + AA + A====A1A1ANDA • 0A • 1A • AA • A====0AA0NOTA=A
Leyes conmutativas
A + B = B + A
A ∙ B = B ∙ A
Leyes asociativas
(A + B) + C = A + (B + C)
(A ∙ B) ∙ C = A ∙ (B ∙ C)
Leyes distributivas
A ∙ (B + C) = (A ∙ B) + (A ∙ C)
A + (B ∙ C) = (A + B) ∙ (A + C)
Otras identidades útiles
A + (A ∙ B) = A
A ∙ (A + B) = A
A + (A ∙ B) = A + B
(A + B) ∙ (A + B) = A
(A + B) ∙ (A + C) = A + (B ∙ C)
A + B + (A ∙ B) = A + B
(A ∙ B) + (B ∙ C) + (B ∙ C) = (A ∙ B) + C
(A ∙ B) + (A ∙ C) + (B ∙ C) = (A ∙ B) + (B ∙ C)

Simplificación de funciones booleanas

Al
2.3.1 usar los teoremas y leyes booleanas, podemos simplificar las
expresiones booleanas, mediante las cuales podemos reducir el
número requerido de compuertas lógicas a implementar. Podemos

Minimi simplificar la función Boolean utilizando dos métodos:

1. El método algebraico: mediante el uso de identidades (leyes

zación booleanas).
2. El método gráfico: utilizando el método del Mapa de

de Karnaugh.
Ejemplo: Se va a simplificar la siguiente expresión aplicando las

funcion
leyes e identidades booleanas mencionadas:
 es
E = (X ∙ Y ∙ Z) + (Y ∙ Z) +(X ∙ Y)
Es posible aplicar la ley asociativa y la ley fundamental de que A ∙ 1 = A:
E = X ∙ (Y ∙ Z) + 1 ∙ (Y ∙ Z) + (X ∙ Y)
Ahora es posible factorizar el termino (Y ∙ Z):
E = (X + 1) ∙ (Y ∙ Z) + (X ∙ Y)
Dado que A + 1 = 1 según las leyes fundamentales por lo tanto X + 1 = 1:
E = 1 ∙ (Y ∙ Z) + (X ∙ Y)
Al realizar la operación tendremos ya simplificada la expresión:
E = (Y ∙ Z) + (X ∙ Y)
Aún podemos simplificar la expresión al factorizar Y:
E = Y ∙ (Z + X)

La simplificación de estas funciones puede realizarse con el uso de álgebra de Boole pero no es un
método sencillo de ejecutar. La manipulación de funciones booleana puede llegar a ser muy
compleja y muchas veces es necesario un ingenio considerable y quizás mucha suerte.

La minimización con álgebra de Boole presenta dos limitaciones importantes:

No existe un algoritmo que nos garantice encontrar la forma mas simple de la expresión.

   · Dado un determinado resultado intermedio no hay forma de saber si realmente hemos llegado a
la forma mínima.

Para efecto de este curso cuando nos referimos a una expresión mínima, nos estamos refiriendo a la
expresión más simple de dos niveles.

Forma de dos niveles

Cualquier función booleana puede ser implantada con dos niveles de compuertas.

Como se señaló anteriormente una función puede ser representada utilizando la forma suma de
productos como:

                      f = ( )+( )+( ) .......+ ( )

De esta manera los términos ( ) son productos de las
variables de entrada (negadas o no ) que se realizan con
compuertas AND. Los + se realizan con una compuerta OR
de tantas entradas como términos productos haya en la
función.

Como resultado tendremos que la función puede realizase

con dos niveles de compuertas:
El nivel 1 representado por las compuertas AND y el nivel 2
representado por la compuerta OR, como se muestra en la
figura. (En el nivel 1 se consideran también la variables
negadas, que siendo formales se implantan con una
compuerta NOT.)

Como señalamos anteriormente, la simplificación de las funciones lógicas es una meta importante
por el hecho de que cuanto mas sencilla sea la función, más fácil será construir el circuito
equivalente. El objetivo de la simplificación es el de minimizar el costo de implantación de una
función mediante componentes electrónicos, donde el costo depende del número y complejidad de
los elementos necesarios para construirla.

La optimalidad de la simplificación utilizando Algebra de Boole depende de la habilidad del diseñador

para aplicar la propiedad más adecuada en cada paso del proceso. Esta tarea se hace cada vez más
difícil al crecer la complejidad de la expresión. Por ello, se utilizan algunos métodos que facilitan y
automatizan el proceso de simplificación de las funciones lógicas, como lo son los Mapas de
Karnaugh, y el método de Quine-McCluskey. (Para este curso solo se cubrirá el método de Mapas
de Karnaugh) l

En este punto, siendo la minimización el último paso antes de la implantación en el diseño de un

sistema digital y antes de pasar a describir el método de minimización utilizando Mapas de
Karnaugh, resumamos los diferentes pasos que deben seguirse en un problema de diseño de lógica
combinacional.

1.      Se toman las proposiciones y se simbolizan.

2.      Se construye una tabla de verdad con todas las combinaciones posibles de las variables de
entrada y se coloca un 1 para las combinaciones que cumplan con las condiciones de diseño.

3.      Se obtiene la forma canónica Suma de productos tomando los minterminos de la tabla de
verdad que sean iguales a 1.

4.      Se simplifica la función utilizando Mapas de Karnaugh y se obtiene una expresión mínima
de dos niveles

5. Se realiza el diagrama circuital y se implanta el circuito.

2.4
A la hora de construir las compuertas lógicas, un criterio ampliamente seguido es el criterio de
uniformidad, es decir, las diferencias entre las diferentes compuertas lógicas deben reducirse a las
mínimas. Este criterio es la base de la definición de la familia lógica.

En otras palabras, se podría entender como un conjunto de todos los componentes lógicos
fabricados con la misma tecnología.

Los elementos principales de estas familias lógicas deben tener, como mínimo, dos regiones de
operación bien diferenciadas. Esta situación propicia utilizar dispositivos semiconductores. Una
posible clasificación de estas familias, según los dispositivos semiconductores en los que se basan,
es:

 Familia bipolar. Emplean transistores bipolares y diodos, es decir, dispositivos de unión. Las
familias bipolares más representativas son las familias TTL y ECL.

TTL (Transistor=Transistor Logic): 74, 74S, 74LS, 74AS, 74ALS,

ECL (EmitterCoupled Logic).

(Integrated Injection Logic).

 Familia MOS (Metal-Oxide-Semiconductor). Emplean transistores MOSFET, es decir,

transistores de efecto campo. Las familias MOS más representativas son las familias NMOS y
CMOS.

CMOS (Complementary MOS): LOCMOS, 74HC,

nMOS (n-channel MOS).

pMOS (p-channel MOS).

Dentro de una misma familia, existe una numeración para identificar los distintos componentes
lógicos. Por ejemplo:

74LS00, identifica a un CI TTL con 4 puertas NAND de bajo consumo.

74S04, identifica a un CI TTL con 6 inversores de alta velocidad.

Las especificaciones mecánicas, eléctricas y temporales para realizar circuitos lógicos son dadas por
el fabricante en las hojas de datos (datasheets) de los CIs. Por ejemplo:
Características de entrada y salida de las compuertas lógicas

Los circuitos de conmutación físicamente están hechos de interconexiones físicas de compuertas

lógicas que surgen de una expresión algebraica desarrollada para una tarea digital específica. La
salida de una compuerta se conecta con la entrada de otra compuerta. Idealmente no se considera
interacción entre las compuertas, esto es, la operación de una compuerta es independiente de otra
compuerta; sin embargo, en la realidad, las características de cada familia definen el comportamiento
de las entradas y las salidas de las compuertas.

A continuación, se describen algunas de las características más importantes de las compuertas,

mismas que deberán ser tomadas en cuenta al momento de hacer un diseño lógico.

Fan-In y Fan-Out

Cuando se tienen dos compuertas interconectadas de forma tal que la salida de una se conecta a la
entrada de otra, por ejemplo, la salida de la compuerta 1 se encuentra conectada a la entrada de la
compuerta 2, se dice que la compuerta 1 maneja a la compuerta 2 y que la compuerta 2 carga a la
compuerta 1. En otro caso, considérese que la salida de una compuerta va a la entrada de otras 3
compuertas, estas compuertas cargan a la primera y ésta maneja a las 3 posteriores. El Fan-Out1 es
el número máximo de compuertas que pueden conectarse a la salida de una compuerta. La
tecnología TTL debe proveer de corriente las entradas de las compuertas. La corriente que una
compuerta TTL puede entregar es limitada, por lo que el número de compuertas que se pueden
conectar a la salida de una compuerta es también limitado. En cambio, la tecnología CMOS no
requiere entregar corriente a las entradas de la siguiente compuerta, por lo que CMOS tiene un Fan-
Out ilimitado. Sin embargo, el Fan-Out en la tecnología CMOS tiene un impacto importante en el
retraso que ocurre en las compuertas.

Una solución, cuando se tienen muchas compuertas conectadas a la salida de una sola, es la
utilización de Buffers de forma que la corriente que requieren las entradas de las compuertas se
divida entre dos o más compuertas en su salida, esto es, para tecnología TTL. Para el caso de
CMOS, la utilización de Buffers reduce el tiempo de retraso.
El número de entradas que presenta una compuerta se conoce como Fan-In. Aunque no existe una
limitante en cuanto al Fan-In de una compuerta, sólo se obtienen modelos con un determinado
número de entradas. Si se requiere utilizar una compuerta con un Fan-In que no se encuentra
comercialmente, es necesario utilizar varias compuertas comerciales para construirlo. En cuanto a
las compuertas de la familia TTL, no existe mucha restricción en esto, pero para el caso de las
compuertas de la familia CMOS existen limitantes en retrasos y velocidad.

Consumo de Potencia

Siempre que exista corriente en un circuito eléctrico, una parte de la energía se convierte en calor. Si
el circuito debe seguir funcionando, este calor debe ser disipado de forma tal que no se acumule
calor excesivo en los dispositivos del circuito. El consumo de potencia es un factor muy importante
que debe considerarse al momento de realizar un diseño. Siempre es posible reducir el consumo de
potencia o utilizar dispositivos capaces de manejarla, pero en Ingeniería todo tiene un costo. Por
ejemplo, si se reduce el consumo de potencia, es posible que se reduzca la velocidad. Para
conservar la velocidad debe utilizarse algún dispositivo que puede manejar la potencia, pero estos
dispositivos suelen ser más caros y más grandes.

Margen de Ruido

Cada familia lógica presenta voltajes nominales correspondientes al nivel alto y al nivel bajo. Por
ejemplo, para la familia TTL, el voltaje nominal para el valor alto es de 3.3V, mientras que el del valor
bajo es 0.5V. Las entradas y salidas de las compuertas presentan señales con valores predefinidos
como alto y bajo a partir de los voltajes nominales. Sin embargo, existen muchas formas en las que
señales no deseadas pueden ingresar al circuito o desarrollarse dentro de él. Este tipo de señales no
deseadas es llamado "ruido". El ruido puede ser producido por una gran cantidad de mecanismos en
el medio ambiente o dentro del circuito, desde la radiación atmosférica o los 60 Hz de la línea
eléctrica hasta el ruido térmico en los circuitos integrados.

Cuando las señales deseadas son acompañadas por ruido, éstas son alteradas. Al momento de
hacer un diseño debe considerarse que el circuito deberá funcionar correctamente, aun con la
presencia de ruido previsto hasta un cierto nivel. Esto es, el sistema deberá presentar inmunidad al
ruido. Una medida de la cantidad de ruido que un dispositivo puede tolerar antes de presentar un
comportamiento erróneo se conoce como Margen de Ruido. Es importante considerar que mientras
los voltajes de entrada y salida se mantengan dentro del Margen de Ruido, el sistema deberá
funcionar adecuadamente.

Velocidad y Retraso de Propagación

La velocidad en la que opera un circuito lógico determina cuán rápido el circuito puede completar una
tarea. Las limitaciones en velocidad surgen principalmente de dos fuentes:

1. El retraso encontrado por una señal en transitar por una compuerta.

2. El número de niveles de un circuito, esto es, el número de compuertas que una señal
encuentra desde el punto de entrada al circuito y hasta la salida. A la secuencia de
compuertas desde la entrada hasta la salida se le conoce como camino lógico.

El retraso en una compuerta de la familia TTL depende, básicamente, del hecho de que los
transistores que forman una compuerta requieren un tiempo mayor a cero para cambiar su estado
entre corte y saturación y viceversa. Este retraso se debe, en gran medida, a la carga vista por la
compuerta. Por lo tanto, en los circuitos TTL es posible asumir que el retraso de la compuerta lógica
tiene un tiempo predeterminado y que el tiempo total de retraso de un circuito formado por
compuertas TTL se obtiene mediante la acumulación de los retrasos de las compuertas que forman
el camino lógico.

En la familia CMOS el retraso no proviene solamente del tiempo que requieren los transistores en
cambiar de estado, sino también del tiempo que requiere la capacitancia de las compuertas del Fan-
Out en cargarse y descargarse. Al retraso ocasionado por el tiempo de transición de los transistores,
se le conoce como retraso intrínseco, mientras que el retraso debido a la capacitancia, se le conoce
como retraso extrínseco. El retraso intrínseco es una función que depende, en gran medida, del Fan-
In de la compuerta; mientras que el retraso extrínseco depende del Fan-Out. Las compuertas con un
Fan-In grande tienen mayor retraso intrínseco que las compuertas con un Fan-In pequeño.

Diagramas de conexiones más comunes

 

3.1 Minimización de funciones

con mapas de Karnaugh
Obtener la función de un Mapa de Karnaugh es el procedimiento inverso a la de la realización del
mapa. Un termino de la función coloca uno o mas "unos" en el mapa de Karnaugh.
Tomar esos unos, agrupándolos de la forma adecuada, nos permite obtener los términos de la
función

Utilizaremos los Mapas de Karnaugh para obtener una función mínima de dos niveles Suma de
Productos.

Una expresión de dos niveles sdp se considerará la expresión mínima si:

1. no existe otra expresión equivalente que incluya menos productos.
2. No hay otra expresión equivalente que conste con el mismo numero de productos, pero con un
menor numero de literales.

Observe que hablamos de UNA expresión mínima y lo LA expresión mínima. Esto porque pueden
existir varias expresiones distintas, pero equivalentes, que satisfagan esta definición y tengan el
mismo numero de productos y literales.

La minimización de funciones sobre el mapa de Karnaugh se aprovecha del hecho de que las
casillas del mapa están arregladas de tal forma  que entre una casilla y otra, en forma horizontal o
vertical existe ADYACENCIA LOGICA. Esto quiere decir que entre una casilla y otra solo cambia una
variable.
Definimos los mintérminos adyacentes desde el punto de vista lógico como dos mintérminos que
difieren solo en una variable. Agrupando casillas adyacentes obtenemos términos productos que
eliminan las variables que se complementan, resultando esto en una versión simplificada de la
expresión.

El procedimiento es el de agrupar "unos" adyacentes en el mapa; cada grupo corresponderá a un

termino producto, y la expresión final dará un OR (suma) de todos los términos producto. Se busca
obtener el menor numero de términos productos posible, lo que implica que cada termino producto
debe contener el mayor numero de mintérminos posibles.

Antes de comenzar formalmente con la discusión sobre minimización veamos por un momento el 
siguiente mapa de Karnaugh, resultado de la función:
   _ _ _ _   _   _ _       _ _     _ _ _   _   _         _       _ _                 _       _ _   _   _     _         _   _ _
f=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+AB C D
 
 

Como podemos notar, la función está expresada en forma canónica, por

lo que cada mintérmino "colocará" un 1 en su casilla correspondiente
como se muestra en el mapa de Karnaugh correspondiente.

 
 Supongamos por un momento que agrupemos los "unos" del mapa de
Karnaugh como se muestra en la figura.
Según esto tenemos cuatro términos que son:

          
termino I    A        (agrupa 8 unos y es de 1 variable)
    _     
termino II   BC      (agrupa 4 unos y es de 2 variables)
  _  _    
termino III  ACD    (agrupa 2 unos y es de 3 variables)
  __ _ _  
termino IV ABCD  (agrupa 1 uno   y es de 4 variables)

Puede verse que a medida que agrupamos mayor cantidad de "unos", el termino tiene menos
literales. El agrupamiento se hace con una cantidad de "unos" que son potencias de 2. Así
agrupamos 2 mintérminos, 4 mintérminos y 8 mintérminos. Cada vez que aumentamos, el termino va
eliminando una variable. En una función de 4 variables, un termino que tenga un solo "uno" tendrá
las cuatro variables. De hecho es un termino canónico. Al agrupar dos mintérminos eliminaremos 
una variable y el termino quedará de tres variables. Si agrupamos cuatro "unos" eliminaremos dos
variable quedando un termino de dos variables y finalmente si agrupamos ocho "unos" se eliminaran
tres variable para quedar un termino de una variable.
Todo esto se debe a la adyacencia entre casillas y cada vez que agrupamos, se eliminan las
variables que se complementan.

En el ejemplo anterior la función obtenida es:

      ___ _   _   _     _    
  f=ABCD+ACD+BC+A
Pero, ¿será esta la función mínima? 

Si vemos la figura a la derecha, la forma de agrupar nos da como

resultado:
   _     _      
f=D+BC+A        que sí es expresión mínima.
Es importante que al "tomar" un uno, se agrupe con todos los unos
adyacentes, aunque estos uno sean parte de otros grupos. Fíjese que
el mintérmino 13 (11002) es común a los tres términos.

Para simplificar funciones utilizando mapas de Karnaugh hay que tener en cuenta que:

·         Cada casilla (mintérmino) en un mapa de Karnaugh de n variable tiene n casillas

adyacentes lógicamente, de modo que cada par de casillas defiere en una variable

·         Al combinar las casillas en un mapa de Karnaugh, agruparemos un número de mintérminos

que sea potencia de dos. Así agrupar dos casillas eliminamos una variable, al agrupar cuatro
casillas eliminamos dos variables, y así sucesivamente. En general, al agrupar 2 n casillas
eliminamos n variables.

·         Debemos agrupar tantas casillas como sea posible; cuanto mayor sea el grupo, el termino
producto resultante tendrá menos literales. Es importante incluir todos los "unos" adyacentes a
un término que sea igual a uno.
 ·         Para que hayan menos términos en la función simplificada, debemos formar el menor
numero de grupos posibles que cubran todas las casillas(mintérminos) que sean iguales a
uno. Un "uno"  puede ser utilizado por varios grupos, no importa si los grupos se solapan. Lo
importante es que si un grupo está incluido completamente en otro grupo, o sus "unos" están
cubiertos por otros grupos, no hace falta incluirlo como termino.

3.2 Circuitos combinacionales

Se denominan circuitos combinacionales aquellos circuitos en los que el estado lógico de la salida depende
únicamente del estado de sus entradas sin intervenir el tiempo. Por ello este tipo de circuitos, basados en la
utilización de puertas lógicas, se resuelven mediante tablas de verdad. En estas tablas se recogen todas las
combinaciones posibles de señal de entrada, determinando lógicamente la respuesta del circuito para cada caso.

El empleo de estas unidades lógicas está muy extendido y su aplicación toca campos tan diferentes como son la
electrónica de cálculo y la electrónica industrial.
Estos circuitos se pueden agrupar en dos grandes familias. Por un lado tendríamos los circuitos de puertas
lógicas puras y el resto de circuitos integrados que obedecen a una tabla de verdad, que en algunos casos están
integrados por puertas interconectadas para conseguir algún tipo de codificación especial. En esta familia se
integran los codificadores, decodificadores y sumadores.

Para analizar estos elementos, se describen a continuación los diferentes dispositivos (puertas) que existen en el
mercado y se comparan con circuitos eléctricos cuyo comportamiento
sería muy similar.

1.4.2. Función Buffer.

Se puede decir que la función buffer o igualdad es un tipo de
razonamiento que contiene una sola premisa y una sola conclusión. Si
la premisa existe, la conclusión también. Si la premisa no existe, la
conclusión tampoco.

Su ecuación es y = a. La salida s es 1 si y solo si la variable a toma el

valor 1.

El circuito función buffer más sencillo que se puede realizar es la conexión en serie de un interruptor S1 y de
una lámpara L, a una fuente de tensión continua de valor Ub.

El símbolo es el representado en la siguiente figura. La entrada se representa por una línea horizontal unida al
punto medio del lado vertical. La salida es otra línea horizontal que parte del vértice orientado hacia la derecha.

3.3 Multiplexores y
Demultiplexores
Son componentes electrónicos que tienen varias entradas y una única salida.

Nos permiten seleccionar cual de todas las entradas debe aparecer en la salida única (su valor).

Cada entrada se llaman chanel (canal) o incluso input y se enumeran empezando por el chanel 0,
chanel 1, chanel 2, etc.

Dependiendo del fabricante también las verás que las llaman I0, I1...o como E0, E1 o de otra forma
diferente.

Lo importante es que entiendas que "esas" son las entradas.

En el caso del demultiplexor (DEMUX) es al revés, tienen una única entrada y podemos elegir la

salida por donde queremos que salga el valor de la entrada única.

Fíjate en los esquemas siguientes:

Para seleccionar el chanel o entrada que aparecerá en la salida suele hacerse por medio de un
código en las llamadas entradas de selección.

El código en binario que pongamos en las entradas de selección determinará que entrada tomará la
salida.

En el caso del demultiplexor las entradas de selección servirán para meter la información (código)
donde se especifica la salida por la que debe salir el valor de la entrada.

Veamos todo esto mucho más y mejor explicado.

Multiplexor

Los multiplexores son circuitos lógicos creados con puertas lógicas, que como ya dijimos tienen
varias entradas, y una única salida.

El valor de la salida toma el valor de una de las entradas.

Estos valores son valores binarios, es decir Ceros y Unos.

Si la salida toma el valor del chanel 3 (entrada 3)  y en el chanel 3 hay un valor de 1, entonces la
salida toma el valor de 1.

Recordamos que el valor de 1 normalmente es cuando tenemos señal eléctrica (corriente o tensión
en la patilla) o no tenemos señal eléctrica en ese punto o entrada y el valor es 0 (ausencia de tensión
o corriente)

La pregunta es ¿Cómo sabe el multiplexor que entrada elegir para tomar como salida?

Pues mediante las llamadas entradas de selección.

Multiplexor 2 a 1

Fíjate en el multiplexor de la figura

siguiente, es el llamado multiplexor 2 x 1
o de 2 a 1, porque tiene 2 entradas y una
salida.

De momento solo fíjate en la primera

imagen, en la que tiene las 2 entradas Io e
I1, la salida Q y la entrada de selección
llamada A.

El valor que tenga la entrada de selección

será el que determine de que entrada
tomará el valor la salida Q.

Nota: las otras entradas que no son las de

selección (los canales) se llaman entradas
de datos (DATA).

Si A = 0; el chanel o canal que toma la

salida Q es el chanel 0 o Io y su valor, pero
si S = 1 entonces el valor que toma la
salida Q es el valor de el chanel 1 o I1.

Así de sencillo.

Ahora fíjate en la tabla de la verdad.

Si A es 0 la salida Q puede ser 0 o 1; dependerá del valor que tengamos en el chanel 0 o Io.

Si A es 1 la salida Q puede ser 0 o 1; dependerá del valor que tengamos en el chanel 1 o I1

El multiplexor tienen su tabla de la verdad, su circuito lógico con puertas lógicas y un circuito
eléctrico equivalente.

El circuito eléctrico equivalente significa que existe un circuito eléctrico, con componentes eléctricos
(pulsadores, conmutadores, etc.) que hace lo mismo que el circuito lógico.

Si te fijas en este caso el circuito equivalente del multiplexor anterior es el de un conmutador o switch
en ingles.

Para saber más sobre esto te recomendamos visitar: Electrónica Digital.

Si tenemos más entradas necesitamos más entradas de selección.

Multiplexor 4 a 1

Veamos el multiplexor 4 x 1 o 4 a 1.

Para seleccionar el canal debemos de escribir el

número del canal, que es un número decimal
(1,2,3...), pero mediante su equivalente en binario
mediante las 2 entradas de selección.

Por ejemplo para decir que queremos elegir el chanel

0 diremos en binario 00,  para decir chanel 1 en
binario decimos 01, para decir chanel 2 diremos 10 y
para decir chanel 3 diremos 11.

¿Cómo lo decimos?

Igual que antes mediante las entradas de selección, que ahora tienen que ser dos, S0 y S1.

Recuerda que se escribe el primer número en S0 y el segundo en S1.

Si S0 = 0 y S1 = 0 entonces 00 y la salida Q tomará el valor de la

entrada o chanel 0.
Si S0 = 0 y S1 = 1 entonces 01 y la salida Q tomará el valor de la
entrada o chanel 1.
Si S0 = 1 y S1 = 0 entonces 10 y la salida Q tomará el valor de la
entrada o chanel 2.
Si S0 = 1 y S1 = 1 entonces 00 y la salida Q tomará el valor de la
entrada o chanel 3.

Te recordamos la equivalencia de los primeros 15 números

decimales en binario:

Nota hasta ahora dijimos que los valores de las entradas podían
ser 0 o 1, y es lo más habitual, pero si fuera otro valor funcionaría
igual, es decir el valor de la entrada seleccionada mediante las
entradas de selección es el que tomará la salida.

Por ejemplo el valor de la entrada 3

puede ser 1100110 y si la salida toma
el valor de la entrada 3 pues entonces
la salida tomará ese valor.

Como saber todo esto, pues

lógicamente mirando la tabla de la
verdad del multiplexor.

Veamos el 4 a 1:

En su tabla de la verdad especifica que si S1 es 1 y S0 es 0....¿Que valor tendrá la salida?

Pues como dice la tabla de la verdad tendrá el valor que tenga la entrada o chanel I2, que puede ser
0 (sin tensión) o 1 (con tensión en la patilla).

Si tenemos el multiplexor conectado a un circuito, por ejemplo la salida conectada a una lámpara, si
metemos corriente  por la entrada I2, quiere decir que saldrá corriente por la salida y la lámpara se
encenderá, independientemente de si hay señal o no en las demás entradas.

Si por la entrada I2 no metemos una señal eléctrica (estado 0) la lámpara estará apagada.

Ahora imagina que tenemos 4 teléfonos conectados a las entradas.

Podemos utilizarlo para seleccionar que teléfono se conecta con la salida, o como hacen los switch
(router) en las redes informáticas seleccionar a que ordenador mandamos la información de la red.

Tenemos MUX 8 a 1, 16 a 1, etc.

Si número de entrada de selección es n, entonces el número de entradas será 2 elevado a n

siempre.

el 16 a 1 tendrá 4 entradas de selección lógicamente y el 8 a 1 3 entradas de selección.

Los multiplexores y demultiplexores suelen

construirse en lo que se llaman circuitos
integrados (CI), chips  o microchips.

Un ejemplo de los más comerciales es el 74151

CI Multiplexor 74151

Es un multiplexor de 8 entradas y 3 salidas.

El negativo se conecta a GND y el positivo a

Vcc, normalmente a 4V o 5V, lo que diga el
fabricante.
Como puedes apreciar el fabricante te regala una entrada negada Y con barra arriba (patilla 6).

Lo que puedes hacer en esta patilla es recoger el valor contrario al que hay en la entrada
seleccionada.

Si tomamos la entrada 3 con un valor 0, la salida Y será 0 pero la Y negada será 1.

Otra patilla es la E negada o Enable.

Es una patilla que tienen muchos circuitos integrados (casi todos) la cual es necesario que reciba
una señal de activación, es decir que se ponga en valor 1 para que las salidas se puedan activar.

Si en la patilla enable hay un valor 0, desactivada, quiere decir que el mux tiene la salida en valor 0
sea cual sea el estado de las entradas de selección y de las de datos.

Es algo así como una patillas de activación o desactivación del multiplexor.

Si la patilla Enable está en 0 la salida está desactivada y vale 0, si tiene el valor 1 la salida si se
activa y tendrán un valor que dependerá de los valores de las entradas que recoja.

En este caso al ser negada hace justo lo contrario, cuando en la patilla enable hay valor 0 el mux
funciona normal, si está en valor 1 entonces el mux siempre tendrá la salida en valor 0.

Es lo que se llama lógica negativa o activa a baja.

Para saber más sobre esto visita: Activa a Alta o Activa a Baja

Ampliar la Capacidad de un Multiplexor

Por ejemplo de dos multiplexores de 4 a 1 a uno de 8 a 1.

¿Cómo lo hacemos?

Cogemos 2 multiplexores de 4 a 1 y ya tenemos 8

canales de entrada.

Las salidas se unen con una puerta lógica or y

entonces la salida será la que diga el mux 1 o el
mux 2 dependiendo que entrada se recoja.

Si recogemos la entrada 3 será la salida 1, pero si

recogemos la entrada 12 será la salida 2 la que
tengamos que recoger.

Todo esto es un poco rollo, mira el esquema y será

mucho más fácil:
Demultiplexor

También llamado DeMux, Como ya vimos tiene

una única entrada y 2, 4. 8, 16....salidas,
siempre 2 elevado a n, siendo n el número de
entradas de selección.

Depende del código en las entradas de

selección la entrada saldrá por un canal
determinado u otro.

Veamos el 1 a 4.

Tendrá 1 entrada, 4 salidas y 2 entradas de

selección.

Fíjate que el número en binario de las entradas

de selección que me determina la salida
empieza a escribirse por la entrada de selección
b.

Cuando b = 0 y a = 0 es el número 00 que

representa el primer número binario y entonces
la entrada saldrá por la primera salida, en este
caso por la salida A.

Cuando b = 0 y a = 1 es el número 01 que

representa el segundo número binario y
entonces la entrada saldrá por la segunda
salida, en este caso por la salida B.

Cuando b = 1 y a = 0 es el número 10 que

representa el tercer número binario y entonces
la entrada saldrá por la tercera salida, en este
caso por la salida C.

Y así sucesivamente.

De igual forma funciona el 1 a 8 o el 1 a 16.

Como el caso de los multiplexores tienen patilla enable y pueden tener patillas que trabajen a lógica
positiva o negativa.

Un circuito integrado típico DEMUX es el CI 74156

 3.3 Decodificadores y
codificadores

Son componentes electrónicos (circuitos lógicos) que te permiten pasar de un código a otro.
El codificador normalmente se llama así porque codifica de un código a otro y el decodificador se
llama así porque lo que hace es lo contrario, descodificar un código.

El código utilizado en electrónica es el código  o sistema binario, formado por 0 y 1.

Si el código "Normal" para nosotros es el Decimal (de 0 a 9), si tenemos un número en decimal lo
tendremos que Codificar para pasarlo a Código Binario, y si lo tenemos en Binario, ahora lo
tendremos que DesCodificar para pasarlo a decimal.

El Codificador suele Codificar el código Decimal y convertirlo en Binario.

Vamos a empezar por un decodificador de 2 a 4 (o 2 x 4), es decir con 2 entradas y 4
salidas.

Vamos a convertir un número binario de 2 cifras (2 entradas) en un número decimal

hasta llegar al 4  (4 salidas)

Las salidas serán los números decimales S0 = 0, la S1 = 1, la S2 = 2 y la S3 = 3

Cuando esté activada la salida S0 (S0 = 0) significa que obtenemos el número 0 en

decimal.

Cuando esté activada la salida S2 (S1 = 1) significa que obtenemos el número 1 en

decimal.

Cuando esté activada la salida S2 (S2 = 2) significa que obtenemos el número 2 en

decimal.

Y así sucesivamente

En las entradas tendremos A1 y A0 que representarán los números binarios.

Si A0 y A1 valen 0 quiere decir que es el número binario 00 y su equivalente en decimal

será el 0, luego se tendrá que activar la salida S0, es decir S0 = 1, el resto tomarán
valor 0.

Si A1 = 0 y A0 = 1 quiere decir que es el número binario 01 y su equivalente en decimal

será el 1, luego se tendrá que activar la salida S1, es decir S1 = 1, el resto tomarán
valor 0.

Fíjate en el ejemplo 1 de la imagen de más abajo.

OJO el número binario se empieza a escribir por la entrada A1, No por la A0,
cuidado con eso, siempre se empieza por el número más alto.

Si hubiera A5 se escribiría el número empezando por el A5, luego el A4, luego el A3....

Por ejemplo, si quisiéramos poner en las entradas el número binario 10, deberíamos
poner una señal 1 (activada) en A1 y un 0 en A0 (ver ejemplo 2 de la imagen siguiente).
¿Cómo Funciona el DeCodificador?

Veamos el ejemplo 3.

Si A1 está activado (valor 1) y A0 también

(valor 1) quiere decir que estamos
introduciendo en el decodificador el
número binario 11.

Lo que hace el decodificador es traducirlo

a decimal.

¿Qué número equivalente sería en

decimal?

Lógicamente el 3, pues el decodificador

activará la salida 3 (S3 = 1) y el resto
tendrán valor 0.

Fíjate que lo que hizo fue descodificar el

número binario 11 a decimal.

Un decodificador posee N líneas de

entrada para gestionar N bits (Ceros y
Unos) y siempre debe tener 2 elevado a N
líneas de salida.
Por ejemplo si tiene 2 entradas debe tener 2 elevado a 2 = 4 salidas, pero si tiene 2
entradas tendrá 2 elevado a 3 = 8 salidas.

El número en binario se escribe empezando por el A1 (que es más significativo)

Los decodificadores tienen su propia tabla de la verdad que representa los estado

posibles de entrada y los respectivos valores de las salidas para cada uno de esos
estados.

Veamos un ejemplo concreto:

Lo que hacemos es construir la tabla de la verdad de lo que

queremos que decodifique y luego aplicarlo con puertas
lógicas sacando su circuito lógico, por ejemplo mediante
la simplificación de Karnaugh.

El nombre de las entradas y salidas puede ser muy diferente,

pero en definitiva todos hacen lo mismo.

El Codificador o Encoder

Suele codificar el código decimal a código binario.

Por ese motivo tiene muchas entradas y pocas salidas.

Podríamos decir que la diferencia entre un codificador y

un decodificador es:

- Decodificador: Pocas entradas (binario y muchas salidas

(decimal)

- Codificador: Muchas entradas (decimal) y pocas salidas

(binario)

Aquí tienes al de 4 a 2 o 4 x 2:
Puedes observar que en lugar de un 1 o un 0 hay en algunos sitios una X.

¿Qué significa la X?

Que la X puede tomar cualquier valor, que el resultado de la salida dará lo mismo tenga
un 0 o un 1.

Por ejemplo la X de la segunda línea en D0 significa que da igual que estés pulsando el
D0, que si pulsas el D1 el codificador siempre te dará salida 001.

Las dos XX de la tercera fila significa que si está pulsado (1) la D2 aunque pulses
también la D1 y D2 el codificador dará como salida el número binario 010.++

Podríamos encontrar tablas de la verdad como la siguiente:

En definitiva H es lo mismo que 1 y L lo mismo que 0.

El E0 (enable 0 que luego veremos que es) y el GS es para conectar 2 codificadores en

paralelo, pero eso es otro tema que no vamos a estudiar aquí.

Codificador de Prioridad

Fíjate en el codificador de arriba que pone Prioriti Encoder, en todas  las ocasiones solo
hay 1 entrada activa.

Imagínate que por cualquier motivo sucede que se activan 2 entradas a la vez, es decir
2 entradas con valor 1.

¿Qué salida se activaría?

La salida de los codificadores de prioridad o prioriti toman como salida el valor
correspondiente de la entrada activa que tiene la prioridad más alta, es decir el orden
más alto (entrada con el número más alto).

Por ejemplo, si las líneas de entrada D2, D3 y D5 se activan simultáneamente (todas

valor 1), el código de salida sería para la entrada D5 ("101") ya que este tiene el orden
más alto.

Cuando una entrada con una prioridad más alta está presente, todas las demás entradas
con una prioridad más baja serán ignoradas.

Todos los codificadores de decimal a binario (BCD) son de prioridad.

Patilla Enable

Es una patilla que tienen los deco y codificadores la cual es necesario que reciba una
señal de activación, que se ponga en valor 1, para que las salidas se puedan activar.

Es algo así como una patillas de activación del codi o decodificador.

Si la patilla Enable está en 0 las salidas están desactivadas (todas valor 0), si
tiene el valor 1 las salidas si se activan y tendrán un valor que dependerá de los valores
de las entradas, como ya vimos.

Un chip puede tener más de una patilla enable, el funcionamiento es el mismo, la única
diferencia es que deberán estar las 2 patillas enable activadas para que las salidas se
activen.

Activa a Alta o Activa a Baja

Activa a Alta o Lógica Positiva = la que hemos visto hasta ahora.

No comentamos más, lee activa a baja y lo entenderás.

Activa a Baja o Lógica Negativa

Cuando un circuito lógico nos encontramos patillas que tiene su nombre subrayado por
encima o que tiene un circulito en la patilla significa que esa patilla (entrada, salida o
enable) trabaja con lógica negativa o activa en baja,

Lo que nos están diciendo es que se invierte su valor, es decir si tiene un 1 es un 0 y si

tiene un 0 es un 1.

Por ejemplo, si es el enable es el que trabaja con lógica negativa o activa a baja, para
que las salidas se activen tiene que estar con valor 0, no con valor 1 que sería con lógica
positiva o activa a alta y como vimos anteriormente.

Fíjate en el siguiente decodificador 2 a 4:

Cuando E (enable) tiene el valor de 1 da igual cómo estén las entradas, las salidas
toman todas el valor de 0 (desactivadas)

Cuando E tiene valor de 0, las salidas dependerán del valor de las entradas.

Nota: a veces solo aparece el circulito, o solo subrayado, en lugar de subrayado y

circulito.

Ahora veamos un ejemplo con el

enable y las salidas trabajando en
activa a baja o lógica negativa
(imagen de más abajo).

En este caso las salidas sólo se

activarán si enable (E) tiene valor
de 0, pero OJO como también están
en activa a baja en lugar de tomar
valor 0 tomarán valor 1 (se
invierten)

Ahora Enable está activado cuando

tiene valor 0 y las salidas están
activadas cuando tiene valor 0
también.

Ahora las salidas donde antes

tenían valor 1 ahora será valor 0 y
al revés, ya que trabajan a lógica
negativa o activa en baja.

Veamos un ejemplo de un codificador que se utiliza mucho el 74147:

Decodificadores BCD a 7 Segmentos

Es un circuito combinacional que permite un código BCD en sus entradas y en sus

salidas activa un display de 7 segmentos para indicar un dígito decimal.

El display está formado por un conjunto de 7 leds conectados en un punto común en su

salida, bien en ánodo común o ánodo común.

Aplicaciones

El circuito codificador y el circuito decodificador tienen aplicaciones en dispositivos

digitales inteligentes y son muy importantes en la era digital en la que estamos

Algunas de las aplicaciones son:

- Control de velocidad del motor moderno.

- Cámaras de visión nocturna

- Detector de metales

- El circuito codificador tiene aplicaciones en vehículos robóticos

- Sistema de automatización, en particular el sistema de automatización del hogar.

- Los sistemas de monitoreo automático tienen diferentes tipos de circuitos

codificadores.
- El circuito codificador se utilizó en el sistema de comunicación cifrado.