UD4. CIRCUITOS LOGICOS SECUENCIALES Practica 7: Biestable J-K y Clock. 1, INTRODUCCION A LA PRACTICA El biestable J-K es un circuito secuencial que resuelve el problema de indeterminacién del R-S basculando su salida cuando el pin de puesta a set (J) y el pin de puesta a reset (K) estan activos. En este caso, emplearemos el J-k sincrono por flanco de bajada J-K SINCRONO FLANCO BAJADA | TABLA DE VERDAD cu] J | K Qa o|x|x x 1/0/0/\0 1/o/o0 1 1/0/10 Flaneo de Anche del pe | ee bajad: pulse rlilolo 1/1/0 1 1/1/10 Ajijiii > J-K SINCRONO FLANCO BAJADA | DIFERENCIA BIESTABLES TIPO J-K eJUUUUUULL JUL aa..| cea , ' ELN ~ UD4: CIRCUITOS LOGICOS SECUENCIALES ~ CLS ~ P7: BIESTABLE J-KY CLOCK 1La sefial de reloj o clock (CLK) la vamos a obtener del CI NE55S, un integrado capaz de producir retardos de manera precisa o oscilaciones. Segun su conexionado tendremos uno de los dos tipos de funcionamiento: MONOESTABLE (RETARDOS) At En este modo de funcionamiento, el CI es capaz de controlar el activado de su salida (nivel alto) de manera precisa durante un tiempo determinado t, consiguiendo asi el comportamiento de un temporizador. El valor de C y RA tendran que ser ajustados para conseguir el tiempo t deseado, seguin la siguiente expresion: AT=11R,C Por ejemplo, para obtener un temporizador de 1s, podremos emplear un C de 100uF y una R, de 9KO. ELN ~ UD4: CIRCUITOS LOGICOS SECUENCIALES ~ CLS ~ P: | ASTABLE (OSCILADOR) gr gfe ot En este modo de funcionamiento, tanto la frecuencia como el ciclo de trabajo (duty cicle) son controlados de manera precisa a través de dos resistencias externas (RA y RB) y un condensador C. la frecuencia vendra dada por la siguiente expresin: _ 149 'Tea2rye El tiempo que la sefial estar a nivel bajo vendra dado por la expresion: bpp = 0,693 Ry Por ejemplo, para obtener una sefal de 1Hz y 50% Duty Cycle, podemos emplear un C de 100uF, una RA de 4709 y una RB de 7,2kQ, "7: BIESTABLE J-KY CLOCK2. MATERIALES Y HERRAMIENTAS DE LA PRACTICA RELLENA la siguiente tabla con los materiales y herramientas que has necesitado para la realizacién de esta practica: weneamiewta arena ace ware ELEMENTO uo | _m |ELeMENTO up| m 3, OBJETIVOS (a) Comprobar el funcionamiento de un biestable J-K sincrono. (b) Comprobar el funcionamiento del CLK NE555: monoestable y astable. (c) Disenar temporizadores y sefales de reloj. (d) Analizar la informacion técnica de los componentes a emplear (datasheets). 4, EXPLICACION DE LA PRACTICA Esta practice consta de disefiar y montar circuitos ldgicos secuenciales y de comprender el funcionamiento y configuracin de una sefial de reloj. Para cada enunciado propuesto, los pasos a seguir seran: (a) Realizar montaje del circuit propuesto. (b) Comprobacién del funcionamiento del montaje y respuesta a las preguntas de la memoria (apartado 5). ELN ~ UD4: CIRCUITOS LOGICOS SECUENCIALES ~ CLS ~ P7: BIESTABLE J-KY CLOCK 34.1. CLOCK MONOESTABLE (TEMPORIZADOR). swt Siseor mules ale 4,2. CLOCK ASTABLE (OSCILADOR). Monta el siguiente circuito electrénico, teniendo en cuenta que entre los pines 8 y 6 hay un divisor de tension formado por R5 y RB (resistencia variable de 20KQ). ELN ~ UD4: CIRCUITOS LOGICOS SECUENCIALES ~ CLS ~ P7: BIESTABLE J-KY CLOCK 44,3. CONTADOR 0-3 CON J-K {SINCRON, FLANCO DE BAJADA}Y CLOCK. Test how the negative edge triggered J-K flip-flop works: fill the table and complete its chronogram in page 1. Then, draw the electronic diagram to make a 0-3 counter using: + Two J-K (included in 74LS112) + CLK signal (NE555) * 2. LEDS to show binary count (Qo, Q) ELN ~ UD4: CIRCUITOS LOGICOS SECUENCIALES ~ CLS ~ P7: BIESTABLE J-KY CLOCK 55, MEMORIA PUNTO PREGUNTAS 41 lA) Cambia SWi para que en el pin (trigger) entren SV. :Qué sucede? B) Ahora, cambia SW1 y devuélvelo a su estado de reposo muy rapido. aqué sucede? c) Repite B para distintos valores de RA y explica los cambios lobservadbs. D) Cambia RA por una resistencia ajustable de 50KQ y analiza los lcambios que suceden en el circuito. E) Si solamente tienes potenciémetros de 10KQ y condensadores de L00uF y 200uF. gDe cudntos segundos como maximo podras disefiar un ltemporizador? (clock monoestable). 42 A) Una vez hayas probado el montaje y variado la Rs para observar el functonamiento...ajusta el valor de R, hasta que sea de 7,2KQ. {6mo se lcomportan los leds? IB) Cambia el C de 100uF por uno de 330uF. Qué sucede? Justificalo Imateméaticamente. (Ver tabla apartado 1). B) Si en C ponemos un condensador de 100uF, en R, una resistencia de l4,7kQ y en R, una resistencia de 1kQ...;Cudl sera la frecuencia f de la lsefial2aY su periodo?zY el tan2aY el Duty Cycle? C) Idem que el anterior, cambiando R, por 10KQ. 4.3 IA) 2Qué pasa si los pines 4 (SD) y 15 (CD) estan a OV? ELN ~ UD4: CIRCUITOS LOGICOS SECUENCIALES ~ CLS ~ P7: BIESTABLE J-KY CLOCK