I0 half_carry_i

a O
I1 half_carry
b
RTL_AND
I0 half_sum_i
O
I1 half_sum
RTL_XOR
 I0 sum0_i
a O
I1
b
RTL_XOR
I0 cout_i
I0 cout1_i I0 cout0_i__0 O
O O I1 cout
I1 I1
RTL_OR
RTL_AND RTL_AND
I0 cout1_i__0 I0 cout0_i
O O
I1 I1
cin sum_i
RTL_AND RTL_OR I0
O
I1 sum
RTL_XOR
 I0 w1_i
in1 O I0 out_i
I1 O
sel I1 out
RTL_AND
RTL_OR
I0 w2_i
in2 O
I1
RTL_AND
 I0 o1_i
sel O
I1 o1
cs
RTL_AND
I0 o2_i
O
I1 o2
RTL_AND
 I0 out2_i
in[7:0]
1
O I0 out1_i
3 I1 O I0 out0_i
5 I1 O 0
RTL_OR 7 I1 out[2:0]
RTL_OR
out2_i__0 RTL_OR
2 I0 out1_i__0
O I0 out0_i__0
3 I1 O I0
6 I1 O 1
RTL_OR 7 I1
RTL_OR
RTL_OR
I0 out0_i__1
I0 out2_i__1 O
4
O I0 out1_i__1 7 I1
2

5 I1 O
6 I1 RTL_OR
RTL_OR
RTL_OR
 I0 c_i
O
I1 c
RTL_AND
I0 g_i
O
I1 g
RTL_AND
I0 d_i
I0 g0_i O
O I1 d
I1
RTL_AND
x RTL_AND
I0 h_i
a1_i__0 I0 e0_i O
I0 O O I1 h
y I1
RTL_AND
RTL_INV RTL_AND
I0 e_i
a1_i I0 c0_i O
I0 O O I1 e
I1
RTL_AND
RTL_INV RTL_AND
I0 f_i
I0 a0_i O
O I1 f
I1
RTL_AND
RTL_AND
I0 a_i
a0_i__0 O
I0 O I1 a
z
RTL_AND
RTL_INV
I0 b_i
O
I1 b
RTL_AND
 Q_i
S=2'b01 I0
S=2'b10 I1 O
S=2'b11 I2

1 S[1:0] RTL_MUX
J
0
K

Qbar
Qbar_i
I0 O

RTL_INV
clk
Q

Q_i__0
Q_reg
S=2'b00 I0
CLR
S=2'b01 I1 C
O
S=2'b10 I2 CE Q
S=2'b11 I3 D
PRE

S[1:0] RTL_MUX RTL_REG_ASYNC

Q_i__2
Q0_i__0
S=1'b1 I0 Q1_i
O I0 O S=1'b1 I0
S=default I1 O
S=default I1
RTL_INV
S RTL_MUX
S RTL_MUX
rst Q_i__1
S=1'b1 I0
O Q0_i
S=default I1
S=1'b1 I0
O
S RTL_MUX S=default I1

S RTL_MUX
 Q_i
S=1'b0 I0
O
S=1'b1 I1

S RTL_MUX
T Q_reg Q
CLR Qbar_i
clk C I0 O
Q Qbar
D
Q_i__1 PRE RTL_INV
Q0_i__0
S=1'b1 I0 Q1_i RTL_REG_ASYNC
O I0 O S=1'b1 I0
S=default I1 O
S=default I1
RTL_INV
S RTL_MUX
S RTL_MUX
rst Q_i__0
S=1'b1 I0
O Q0_i
S=default I1
S=1'b1 I0
O
S RTL_MUX S=default I1

S RTL_MUX
rst
Q_reg Q
RST Qbar_i
clk C I0 O
Q Qbar
D D
RTL_INV
RTL_REG_SYNC
 out0_i__1
I0 O

RTL_INV
a out0_i__2
I0 O
out0_i out_i
I0
O RTL_INV S=3'b000 I0
I1
b S=3'b001 I1
RTL_AND I2
S=3'b010

I0 out0_i__0 out0_i__3 S=3'b011 I3

O I0 O O
I1 S=3'b100 I4 out
RTL_OR RTL_INV S=3'b101 I5

out0_i__4 S=3'b110 I6
I0
O out0_i__5 S=3'b111 I7
I1 I0 O
RTL_XOR S[2:0] RTL_MUX
RTL_INV
op_sel[2:0]
 h

0 a half_carry
A[3:0] 0 b half_sum 0
B[3:0]
half_adder

f1

1 a cout
1 b sum 1

cin

full_adder

COUT
f2 SUM[3:0]
f3
2 a cout
3
2 b sum 2 a cout
cin 3 b sum 3

cin
full_adder
full_adder