Ngõ ra cổng VÀ thứ 9: AB'C 'D ~ D8

Đầu ra cổng AND thứ 10: AB'C 'D.D9

Ngõ ra cổng AND thứ 11: AB'C D'.D10
Ngõ ra cổng AND thứ 12: AB'C D.D11
Ngõ ra cổng VÀ thứ 13: ABC 'D ~ D12
Đầu ra cổng AND thứ 14: ABC 'D.D13
Ngõ ra cổng VÀ thứ 15: ABC D'.D14
Ngõ ra cổng AND thứ 16: ABC D.D15

Multiplexer logic
Đầu ra cổng AND thứ nhất: A 'B'C' D ~ D0
Đầu ra cổng AND thứ 2: A'B'C 'D.D1
Đầu ra cổng VÀ thứ 3: A 'B'C D ~ D2
Ngõ ra cổng AND thứ 4: A'B'C D.D3
Ngõ ra cổng AND thứ 5: A'BC 'D ~ D4
Ngõ ra cổng AND thứ 6: A'BC 'D.D5
Đầu ra cổng AND thứ 7: A 'BC D'.D6
Đầu ra cổng VÀ thứ 8: A 'BC D.D7
Digital design usually begins with a truth
table. The problem is to come up with a
logic circuit that has the same truth table. In
Chapter 3, you saw two standard methods
for implementing a truth table: the sum-
ofproducts and the product-of-sums
solutions. The third method is the
multiplexer solution. For example, to use a
74150 to implement Table 4.2. Complement
each Youtput to get the corresponding data
input: and so forth, up to
Do= 1 = 0
D1 =0= I
D2 = 1 =0
D,s =I= 0
Next, wire the data inputs of74150 as shown
in Fig. 4.4, so that they equal the foregoing
values. In other words, Do is grounded, D1
is connected to +5 V, D2 is grounded, and
so forth. In each of these cases, the data
input is the complement of the desired
Youtput of Table 4.2.
Figure 4.4 is the multiplexer design solution.
It has the same truth table given in Table
4.2. If in doubt, analyze it as follows for
each input condition. When ABCD = 0000,
D0 is the selected input in Fig. 4.4.
Since Do is low, Y is high. When ABCD =
0001, D1 is selected. Since D 1 is high, Y is
low. If you check the remaining input
possibilities, you will see that the circuit has
the truth table given in Table 4.2.
Bộ ghép kênh logic
Thiết kế kỹ thuật số thường bắt đầu bằng
một bảng sự thật. Vấn đề là đưa ra một mạch
logic cócùng một bảng sự thật. Trong
Chương 3, bạn đã thấy hai phương pháp tiêu
chuẩn để triển khai bảng chân trị: tích tổng
và nghiệm của tổng. Phương pháp thứ ba là
giải pháp ghép kênh. Ví dụ, để sử dụng 1
74150 để thực hiện Bảng 4.2. Bổ sung mỗi
Youtput để nhận được dữ liệu đầu vào tương
ứng:và v.v., lên đến
Do = 1 = 0
D1 = 0 = I
D2 = 1 = 0
D, s = I = 0
Tiếp theo, đấu dây các đầu vào dữ liệu
của74150 như được hiển thị trong Hình 4.4,
sao cho chúng bằng với các giá trị ở trên.
Trong kháctừ, Do được nối đất, D1 được nối
với +5 V, D2 được nối đất, v.v. Trong mỗi
trường hợp này, dữ liệuđầu vào là phần bổ
sung của Youtput mong muốn của Bảng 4.2.
Hình 4.4 là giải pháp thiết kế bộ ghép kênh.
Nó có cùng bảng chân lý được đưa ra trong
Bảng 4.2. Nếu nghi ngờ,phân tích nó như
sau cho mỗi điều kiện đầu vào. Khi ABCD
= 0000, D0 là đầu vào được chọn trong Hình
4.4.
Vì Do thấp nên Y cao. Khi ABCD = 0001
thì D1 được chọn. Vì D 1 cao nên Y thấp.
Nếu bạn kiểm tra các khả năng đầu vào còn
lại, bạn sẽ thấy mạch có bảng chân trị cho
trong bảng 4.2.
Bubbles on Signal lines
Data sheets often show inversion bubbles on
some of the signal lines. For instance, notice
the bubble on pin 10, the output of Fig. 4.4.
This bubble is a reminder that the output is
the complement of the selected data
bit.
Bong bóng trên đường tín hiệu
Các bảng dữ liệu thường hiển thị các bong
bóng đảo ngược trên một số đường tín hiệu.
Ví dụ, để ý bong bóng trên ghim10, đầu ra
của Hình 4.4. Bong bóng này là lời nhắc nhở
rằng đầu ra là phần bổ sung của dữ liệu đã
chọn chút.
Also notice the bubble on the STROBE
input (pin 9). As discussed earlier, the
multiplexer is active (enabled) when the
STROBE is low and inactive (disabled)
when it is high. Because of this, the
STROBE is called an active-low signal; it
causes something to happen when it is low
rather than when it is high. Most schematic
diagrams use bubbles to indicate active-low
signals. From now on, whenever you see a
bubble on an input pin, remember that it
means the signal is activealow.
Universal logic Circuit
Multiplexer sometimes is called universal
logic circuit because a 2n-to-l multiplexer
can be used as a design solution for any n
variable truth table. This we have seen for
realization of a 4 variable truth table by 16-
to-l multiplexer in Fig. 4.5. Here, we show
how this truth table can be realized using an
8-to-l multiplexer. Let's consider A,B and C
variables to be fed as select inputs. The
fourth variable D then has to be present as
data input. The method is shown in Fig.
4.5a. The first three rows map the truth table
in a different way, similar to the procedure
we adopted in entered variable map (Section
3.3). We write all the combinations of3
select inputs in first row along different
columns. Now corresponding to each value
of 4th variable D, truth table
Cũng để ý bong bóng trên đầu vào STROBE
(chân 9). Như đã thảo luận trước đó, bộ
ghép kênh đang hoạt động(được kích hoạt)
khi STROBE ở mức thấp và không hoạt
động (bị vô hiệu hóa) khi ở mức cao. Bởi vì
điều này, STROBE là được gọi là tín hiệu
hoạt động-thấp; nó gây ra một cái gì đó xảy
ra khi nó ở mức thấp hơn là khi nó ở mức
cao. Phần lớn giản đồ sử dụng bong bóng để
chỉ ra các tín hiệu hoạt động ở mức thấp. Từ
bây giờ, bất cứ khi nào bạn thấy bong bóng
trên một chân đầu vào, hãy nhớ rằng nó có
nghĩa là tín hiệu đang hoạt động.
Mạch logic đa năng
Bộ ghép kênh đôi khi được gọi là mạch
logic vạn năng vì bộ ghép kênh 2n-to-l có
thể được sử dụng như một giải pháp thiết kế
cho bất kỳ bảng sự thật n biến nào. Điều này
chúng ta đã thấy để thực hiện bảng chân trị 4
biến bằng bộ ghép kênh 16-to-l trong Hình
4.5. Ở đây, chúng tôi chỉ ra cách có thể nhận
ra bảng chân lý này bằng cách sử dụng bộ
ghép kênh 8-to-l. Hãy xem xét các biến A, B
và C được cung cấp làm đầu vào chọn lọc.
Biến thứ tư D sau đó phải có mặt dưới dạng
đầu vào dữ liệu. Phương pháp được trình
bày trong Hình 4.5a. Ba hàng đầu tiên ánh
xạ bảng sự thật theo một cách khác, tương tự
như quy trình chúng tôi đã áp dụng trong
bản đồ biến đã nhập (Phần 3.3). Chúng tôi
viết tất cả các kết hợp của 3 đầu vào được
chọn trong hàng đầu tiên dọc theo các cột
khác nhau. Bây giờ tương ứng với mỗi giá
trị của biến thứ 4 D, bảng sự thật
Output Y is ·written in 2nd and 3rd row. The
4th row writes Y as a function of D. In fifth
row we assign data input values for 8-to-l
multiplexer simply copying Y values
obtained in previous row. This is because for
each select variable combination a
multiplexer transfers a particular input to its
output. In 8-to-l multiplexer, ABC= 000
selects Do, ABC= 001 selects D1 and so on.
The corresponding circuit is shown in Fig.
4.5b.
Note that, we can choose any of the four
variables (A,B,C,D) of truth table to feed as
input to 8-to-l multiplexer but then mapping
in first three rows of Fig. 4.5a will change.
The rest of the procedure will
remain same. We show an alternative to this
technique for a new problem in Example
4.2.
Đầu ra Y · được viết ở hàng thứ 2 và thứ 3. previously described. When SELECT is
Hàng thứ 4 viết Y như một hàm của D. Ở low, the left nibble is steered to the output.
hàng thứ 5, chúng tôi gán giá trị đầu vào dữ When SELECT is high, the right nibble is
liệu cho bộ ghép kênh 8-to-l chỉ cần sao steered to the output. The 74157 also
chép các giá trị Y thu được trong hàng trước includes a strobe input. As before, the strobe
đó. Điều này là do đối với mỗi tổ hợp biến must be low for the multiplexer to work
được chọn, một bộ ghép kênh sẽ chuyển một properly. When the strobe is high, the
đầu vào cụ thể sang đầu ra của nó. Trong bộ multiplexer is inoperative.
ghép kênh 8-to-l, ABC = 000 chọn Do, ABC
= 001 chọn D1, v.v. Mạch tương ứng được
hiển thị trong hình 4.5b. Bộ ghép kênh Nibble
Lưu ý rằng, chúng ta có thể chọn bất kỳ
biến nào trong số bốn biến (A, B, C, D)
của bảng sự thật để cấp dữ liệu làm đầu
vào cho bộ ghép kênh 8-to-l nhưng sau
đó ánh xạ trong ba hàng đầu tiên của
Hình 4.5a sẽ thay đổi. Phần còn lại của
thủ tục sẽ duy trì tương tự. Chúng tôi đưa
ra một giải pháp thay thế cho kỹ thuật
này cho một bài toán mới trong Ví dụ
4.2.

Nibble Multiplexers
Sometimes we want to select one of two
Đôi khi chúng tôi muốn chọn một trong hai
input nibbles. In this case, we can use a
ngòi đầu vào. Trong trường hợp này, chúng
nibble multiplexer like the one shown in Fig.
ta có thể sử dụng một bộ ghép kênh nibble
4.6. The input nibble on the left is
nhưmột trong hình 4.6. Ngõ đầu vào bên trái
A3A2A1Ao and the one on the right is
là A3A2A1Ao và ngòi bên phải là
B3B2B1B0. The control signal labeled
B3B2B1B0. Cáctín hiệu điều khiển có nhãn
SELECT determines which input nibble is
SELECT xác định nibble đầu vào nào được
transmitted to the output. When SELECT is
truyền đến đầu ra. Khi CHỌN làthấp, bốn
low, the four NAND gates on the left are
cổng NAND ở bên trái được kích hoạt; vì
activated; therefore,
thế,
Y3 Y2Y1 Yo= A3A2A1Ao
Y3 Y2Y1 Yo = A3A2A1Ao
When SELECT is high, the four NAND
Khi SELECT ở mức cao, bốn cổng NAND ở
gates on the right are active, and
bên phải sẽ hoạt động và
Y3 Y2Y1 Yo =B3B2B1Bo
Y3 Y2Y1 Yo = B3B2B1Bo
Figure 4.7a on the next page shows the
Hình 4.7a trên trang tiếp theo cho thấy sơ đồ
pinout diagram of a 74157, a nibble
sơ đồ chân của 74157, một bộ ghép kênh
multiplexer with a SELECT input as
nibble với một SELECTđầu vào như đã mô
tả trước đó. Khi SELECT ở mức thấp, ngòi
bên trái được điều hướng đến đầu ra. Khi
CHỌN cao, ngòi phải được hướng đến đầu
ra. 74157 cũng bao gồm một đầu vào nhấp
nháy. Như trước đây, nhấp nháy phải thấp
để bộ ghép kênh hoạt động bình thường. Khi
độ nhấp nháy cao, bộ ghép kênh không hoạt
động.

Figure 4.7b shows how to draw a 74157 on a

schematic diagram. The bubble on pin 15
tells us that STROBE is an active-low input.

Show how 4-to-l multiplexer can be

obtained using only 2-to-l multiplexer.

Hình 4.7b cho thấy cách vẽ 74157 trên giản
đồ. Bong bóng trên chân 15 cho chúng ta
biết rằng STROBE là đầu vào hoạt động ở
mức thấp.
 Ví dụ 4.1
Chỉ ra cách có thể lấy được bộ ghép kênh 4-
to-l khi chỉ sử dụng bộ ghép kênh 2-to-l.
Logic equation for 4-to-1 Multiplexer:
Y = A'B' Do+ A'BD1 + AB' D2 + AB.D3
This can be rewritten as,
Y=A'(B'.Do + B.Di) +A(B'D2 + B.D3)
Compare this with equation of2~to-1
multiplexer. We need two 2-to-1 multiplexer
to realize two bracketed terms where B
serves as select input The output of these
two multiplexers can be sent to a third
multiplexer as data inputs where A serves as
selectinput and we get the 4-to~ l
multiplexer. Figure 4.8a shows circuit
diagram for this.
(a) Realize Y=A'B + B'C' + ABC using an
8-to-l multiplexer. (b) Can it be realized
with a 4-to-l multiplexer? Solution
(a) First we express Y as a function of
mintenns of three variables. Thus
Y A'B + B'C' + ABC
Y =A'B(C' + C)+B'C'(A' + A)+
ABC[As,X+X'= I]
Y = A'B'C' + A'BC' + A'BC + AB'C' + ABC
Comparing this with equation of 8 to 1
multiplexer, we find by substituting Do =
D2 = D3 D4 = D1 = I and Di = Ds = D6 = 0
we get given logic relation.
(b) Let variables A and B be used .as
selector in 4 to 1 multiplexer .and C fed as
input The 4-to-1 multiplexer generates 4
minterms for different combinations of AB.
We rewrite given logic equation in such a
way that all these terms/are present in the
equation.
Y =A'B+B'C' +ABC
 Ví dụ 4.2
Phương trình logic cho Bộ ghép kênh 4-1:
Y = A'B 'Do + A'BD1 + AB' D2 + AB.D3
Điều này có thể được viết lại thành,
Y = A '(B'.Do + B.Di) + A (B'D2 + B.D3)
So sánh điều này với phương trình của bộ
ghép kênh 2 ~ to-1. Chúng tôi cần hai bộ
ghép kênh 2-1 để nhận ra hai thuật ngữ được
đặt trong ngoặc trong đó B đóng vai trò là
đầu vào chọn lọc. Đầu ra của hai bộ ghép
kênh này có thể được gửi đến bộ ghép kênh
thứ ba làm đầu vào dữ liệu trong đó A đóng
vai trò là đầu vào chọn lọc và chúng ta nhận
được bộ ghép kênh 4-to ~ l. Hình 4.8a cho Solution The circuit diagram is shown in
thấy sơ đồ mạch cho việc này. Fig. 4.8b. A 32-to-l nmltiplexerrequires
log232 =.5 select lines say, ABCDE. The
(a) Nhận ra Y = A'B + B'C '+ ABC bằng bộ
Iower4 select lines BCDEchose 16-to-l
ghép kênh 8-to-l. (b) Nó có thể được thực
multiplexeroutputs. The 2-to-1 multiplexer
hiện với một bộ ghép kênh 4-to-l không?
chooses one of the output of two 16-to-l
Giải pháp
multiplexers depending on what appears in
(a) Đầu tiên, chúng ta biểu diễn Y dưới dạng the 5th selectliue, A.
một hàm gồm ba biến. Như vậy
Y A'B + B'C '+ ABC
Y = A'B (C '+ C) + B'C' (A '+ A) + ABC
[Như, X + X' = I]
Y = A'B'C '+ A'BC' + A'BC + AB'C '+ ABC
So sánh điều này với phương trình của 8 đến
1 bộ ghép kênh, chúng tôi tìm thấy bằng
cách thay thế Do = D2 = D3 D4 = D1 = I và
Di = Ds = D6 = 0 chúng ta nhận được quan
hệ logic đã cho.
(b) Để các biến A và B được sử dụng. làm
bộ chọn trong bộ ghép kênh 4 đến 1. và C
được cung cấp làm đầu vào Bộ ghép kênh 4-
1 tạo ra 4 phút cho các kết hợp khác nhau
của AB. Chúng tôi viết lại phương trình
Y = A'B + B'C '+ ABC
logic đã cho theo cách mà tất cả các số hạng
này / đều có trong phương trình.
Y =A'B+ B'C'(A' +A)+ ABC [As,X +X' = I]
Y = A'B + B'C '(A' + A) + ABC [Như, X +
Y =A'B'.C' + A'B.I +AB'.C' + AB.C X '= I]
Compare above with equation of a4-to-l Y = A'B'.C '+ A'B.I + AB'.C' + AB.C
multiplexer. We see Do= C', D1 = I, D2 C'
andD3 = Cgenerate the given logic function. So sánh ở trên với phương trình của bộ ghép
kênh a4-to-l. Chúng ta thấy Do = C ', D1 = I,
D2 C' vàD3 = Tạo hàm logic đã cho.
 Ví dụ 4.3

Design a 32-to-l multiplexer using two 16- Thiết kế bộ ghép kênh 32-to-l bằng cách sử
to-l multiplexers and one 2-to-l multiplexer. dụng hai bộ ghép kênh 16-to-l và một bộ
ghép kênh 2-to-l.
Lời giải Sơ đồ mạch điện được hiển thị
trong hình 4.8b. Một 32-to-l nmltiplexer yêu
cầu log232 = .5 dòng được chọn nói rằng,
ABCDE. Các dòng chọn Iower BCDE đã
chọn các thông lượng đa kênh 16-to-l. Bộ
ghép kênh 2 đến 1 chọn một trong các đầu ra
của hai bộ ghép kênh 16 đến l tùy thuộc vào
những gì xuất hiện trong danh sách chọn thứ
5, A.
1. A circuit with many inputs but only one
output is called a __ .
2. What is the significance of the bubble on
pin lO of the multiplexer in Fig. 4.5?
4.2 Demultiplexer
Demultiplexer means one into many. A
demultiplexer is a logic circuit with one
input and many outputs. By applying control
signals, we can steer the input signal to one
of the output lines. Figure 4.9a illustrates the
general idea. The circuit has 1 input signal,
m control or select signals and n output
signals where n <= 2^m
Figure 4.9b shows the circuit diagram of a
1-to-2 demultiplexer. Note the similarity of
multiplexer and demultiplexer circuits in
generating different combinations of control
variables through a bank of AND gates.
Figure 4.9c lists some of the commercially
available demultiplexer I Cs. Note that a
demultiplexer IC can also behave like a
decoder. More about this will be discussed
in next section.
1. Một đoạn mạch có nhiều đầu vào nhưng
chỉ có một đầu ra được gọi là một __.
2. Ý nghĩa của bong bóng trên chân lO của
bộ ghép kênh trong Hình 4.5?

4.2 Bộ phân kênh

Demultiplexer có nghĩa là một thành nhiều.
Bộ tách kênh là một mạch logic có một đầu
vào và nhiều đầu ra. Bằng cách áp dụng các
tín hiệu điều khiển, chúng ta có thể điều
hướng tín hiệu đầu vào đến một trong các
đường đầu ra. Hình 4.9a minh họa ý tưởng
chung. Mạch có 1 tín hiệu đầu vào, m tín
hiệu điều khiển hoặc chọn và n tín hiệu đầu
ra trong đó n <= 2 ^ m
Hình 4.9b cho thấy sơ đồ mạch của bộ tách
kênh 1-2. Lưu ý sự giống nhau của các mạch
ghép kênh và mạch phân kênh trong việc tạo
ra các kết hợp khác nhau của các biến điều
khiển thông qua một ngân hàng cổng AND.
Hình 4.9c liệt kê một số bộ phân kênh I C
bán sẵn trên thị trường. Lưu ý rằng IC phân (a) Demultiplexer block diagram, (b) Logic
kênh cũng có thể hoạt động giống như một circuit of 1-to-2 demultiplexer,
bộ giải mã. Thêm về điều này sẽ được thảo
(c) few commercially available ICs
luận trong phần tiếp theo.

(a) Sơ đồ khối bộ tách kênh, (b) Mạch logic
của bộ phân kênh 1-2,
(c) một số IC thương mại có sẵn
1-to-16 Demultiplexer
Figure 4.10 shows a l-to-16 demultiplexer.
The input bit is labeled D. This data bit (D)
is transmitted to the data bit of the output
lines. But which one? Again, this depends
on the value of ABCD, the control input.
When ABCD = 0000, the upper AND gate is
enabled while all other AND gates are
disabled. Therefore, data bit Dis transmitted
only to the Yo output, giving Yo= D. If Dis
low, Yo is low. If D is high, Yo is high. As
you can see, the value of Y0 depends on the
value of D. All other outputs are in the low
state. If the control nibble is changed to
ABCD = 1111, all gates are disabled except
the bottom AND gate. Then, D is
transmitted only to the Y1s output, and Y1s
= D.
The 74154
The 74154 is a l-to-16demultiplexer with the
pin diagram ofFig. 4.11. Pin 18 is for the
input DATAD, and pins 20 to 23 are for the
control bits ABCD. Pins l to 11 and 13 to 17
are for the output bits Yo to Y15• Pin 19 is
for the STROBE, again an active-low input.
Finally, pin 24 is for V cc and pin 12 for
ground.
Bộ phân kênh 1 đến 16
Hình 4.10 cho thấy một bộ phân kênh l-đến
16. Bit đầu vào có nhãn D. Bit dữ liệu này
(D) được truyền tới bit dữ liệu của các dòng
đầu ra. Nhưng cái nào? Một lần nữa, điều
này phụ thuộc vào giá trị của ABCD, đầu
vào điều khiển.
Khi ABCD = 0000, cổng AND phía trên
được bật trong khi tất cả các cổng AND
khác bị tắt. Do đó, dữ liệu bit Dis chỉ truyền
đến đầu ra Yo, cho Yo = D. Nếu Dis thấp,
Yo ở mức thấp. Nếu D cao, Yo cao. Như
bạn có thể thấy, giá trị của Y0 phụ thuộc vào
giá trị của D. Tất cả các đầu ra khác đều ở
trạng thái thấp. Nếu điều khiển nibble được
thay đổi thành ABCD = 1111, tất cả các
cổng đều bị vô hiệu hóa ngoại trừ cổng
AND dưới cùng. Khi đó, D chỉ được truyền
đến đầu ra Y1s và Y1s = D.

74154
74154 là bộ ghép kênh l-to-16 với sơ đồ
chân của Hình. 4.11. Chân 18 dành cho
DATAD đầu vào, và chân 20 đến 23 dành
cho các bit điều khiển ABCD. Các chân l
đến 11 và 13 đến 17 dành cho các bit đầu ra
Yo đến Y15 • Chân 19 là dành cho
STROBE, một lần nữa là đầu vào hoạt động
ở mức thấp. Cuối cùng, chân 24 dành cho V
cc và chân 12 cho mặt đất.

Table 4.3 shows the truth table of a 74154.

First, notice the STROBE input. It must be
low to activate the 74154. When the
STROBE is low, the control inputABCD
determines which output lines are low when
the DATA input is low. When the DATA
input is high, all output lines are high. And,
when the STROBE is high, all output lines
are high.
Bảng 4.3 cho thấy bảng chân trị của 74154.
Đầu tiên, hãy chú ý đến đầu vào STROBE.
Nó phải ở mức thấp để kích hoạt 74154. Khi
STROBE ở mức thấp, đầu vào điều
khiểnABCD xác định dòng đầu ra nào ở
mức thấp khi đầu vào DATA thấp. Khi đầu
vào DATA cao, tất cả các dòng đầu ra đều ở
mức cao. Và, khi STROBE cao, tất cả các
dòng đầu ra đều ở mức cao.
Figure 4.12 shows how to draw a 74154 on a
schematic diagram. There is one input
DATA bit (pin 18) under the control of
nibble ABCD. The DATA bit is
automatically steered to the output line
whose subscript is the decimal equivalent of
ABCD. Again, the bubble on the STROBE
pin indicates an active-low input. Notice that
DATA is inverted at the input (the bubble on
pin 18) and again on any output (the bubble
on each output pin). With this double
inversion, DATA passes through the 74154
unchanged.
In Fig. 4.13a, what does the Y12 output
equal for each of the following conditions:
a. R is high, Tis high, ABCD = 0110.
b. R is low, Tis high, ABCD = 1100.
c. R is high, Tis high, ABCD = 1100. C. R là đường cao T là đường cao ABCD =
1100.
Giải pháp
Solution
Vì R và T đều cao, STROBE thấp và 74154
Since R and T are bothhigh,the STROBE is
đang hoạt động. Bởi vì AB CD = 0110, dữ
low and the 74154 is active. Because AB
liệu đầu vào được chuyển hướng đến dòng
CD = 0110, the input data is steered to the
đầu raY6 (pin7). Đầu ra Y12 vẫn ở trạng
Y6 output line (pin7). The Y12 oµtput
thái cao (xem Bảng 4.3)
remains in the high state (see Table 4.3)
b. Ở đây, STROBE cao và 74154 không
b. Here, the STROBE is high and the 74154
hoạt động. Đầu ra Y12 cao.
is inactive.The Y12 output is high.
C. Với R và T đều cao, tµe STROBEislow
c. With R and T both high, tµe
và 74154 là actixe. Vì ABCD = 1100 nên
STROBEislow and the 74154 is actixe.
hai xung được điều hướng đến đầu ra Y12
Since ABCD = 1100 the two pulses are
(pin 14).
steered to the Y12 output (pin 14)

Hình 4.12 cho thấy cách vẽ 74154 trên giản

đồ. Có một bit DATA đầu vào (chân 18)
dưới sự điều khiển của nibble ABCD. Bit
DATA được tự động điều hướng đến dòng
đầu ra có chỉ số con là số thập phân tương
đương của ABCD. Một lần nữa, bong bóng
trên chân STROBE cho biết đầu vào hoạt
động ở mức thấp. Lưu ý rằng DATA được
đảo ngược ở đầu vào (bong bóng trên chân
18) và một lần nữa trên bất kỳ đầu ra nào
(bong bóng trên mỗi chân đầu ra). Với sự
đảo ngược kép này, DATA đi qua 74154
không thay đổi.
 Ví dụ 4.4
Show how two l-to-16 demultiplexer can be
connected to get a l-to-32 demultiplexer
Solution Figure 4.13b shows fhe circuit
diagram. A1-to-32 demultiplexer has 5
select variables ABCDE. Four of them
(ABCDE) are fed to two mutilplexers
through strobe input. If A = 0 the top,
714514 is chosen BCDE directs data to one
of the 15 outputs of that IC. If A = 1,the
bottom IC is chosen and depending on value
of BCDE data is directed to one ofthe15
outputs this IC.

Trong hình 4.13a, đầu ra Y12 bằng bao

nhiêu cho mỗi điều kiện sau:
Một. R là đường cao T là đường cao ABCD
= 0110.
b. R thấp, T là cao, ABCD = llOO.
 thuộc vào giá trị của dữ liệu BCDE được
dẫn đến một trong 15 đầu ra IC này.

 Ví dụ 4.5
3 A logic circuit one input and many outputs
Chỉ ra cách có thể kết nối hai bộ phân kênh
is called a __
l-đến 16 để có được một bộ phân kênh l-đến
32 4 For the74154 demultiplexer, what must
the logic levels ABCD be in order to steer
Giải Hình 4.13b cho thấy sơ đồ mạch của
the DATA inputsignalto outputline Y10?
fhe. Bộ phân kênh A1-đến-32 có 5 biến
chọn ABCDE. Bốn trong số chúng 5. If ABCD = LHLH, DATA = L , STROBE
(ABCDE) được cấp cho hai bộ cắt ghép = H, what will the logic level be at Y5 on a
thông qua đầu vào nhấp nháy. Nếu A = 0 ở 74154?
trên cùng, 714514 được chọn BCDE hướng
dữ liệu đến một trong 15 đầu ra của IC đó. 4.3 1-OF-16 DECODER
Nếu A = 1, IC dưới cùng được chọn và tùy
A decoder is similar to a demultiplexer, with
one exception-there is no data input. The
only inputs are the control bits ABCD,
which are shown in Fig. 4.14. This logic
circuit is called a l-of-16 decoder because
only 1 of the 16 output lines is high. For
instance, when ABCD is 0001, only the Y1
AND gate has all, inputs high; therefore,
only the Y1 output is high. If ABCD
changes to O 100 only the Y4 AND gate has
all inputs high as a result, only the Y4 output
goes high.
If you check the other ABCD possibilities
(0000 to 1111 ), you will find that the
subscript of the high output always equals
the decimal equivalent of ABCD. For this
reason, the circuit is sometimes called a
binary-to~ decimal decoder. Because it has
4 input lines and 16 output lines, the circuit
is also known as a 4-line to 16-line decoder.
Normally, you would not build a decoder
with separate inverters and AND gates as
shown in Fig. 4.14. Instead, you would use
an IC such as the 74154. The 74154 is called
a decoder-demultiplexer, because it can be
used either as a decoder or as a
demultiplexer.
3 Một mạch logic một đầu vào và nhiều đầu
ra được gọi là __
4 Đối với bộ phân kênh74154, mức logic
ABCD phải là gì để điều hướng các đầu vào
DATA từ đầu ra đến đầu ra Y10?
 Tài liệu đã dịch có những chủ đề sau:
Multiplexer logic
Bubbles on Signal lines
5. Nếu ABCD = LHLH, DATA = L,
STROBE = H, mức logic tại Y5 trên 74154
sẽ là bao nhiêu?
4.3 BỘ GỬI 1-TRONG-16
Bộ giải mã tương tự như bộ phân kênh, chỉ
có một ngoại lệ - không có đầu vào dữ liệu.
Đầu vào duy nhất là các bit điều khiển
ABCD, được thể hiện trong Hình 4.14.
Mạch logic này được gọi là bộ giải mã l-of-
16 vì chỉ 1 trong 16 dòng đầu ra là cao. Ví
dụ, khi ABCD là 0001, chỉ có cổng VÀ Y1
có tất cả, đầu vào cao; do đó, chỉ có đầu ra
Y1 là cao. Nếu ABCD thay đổi thành O 100
thì chỉ có cổng AND Y4 có tất cả các đầu
vào cao, kết quả là chỉ có đầu ra Y4 tăng
cao.
Nếu bạn kiểm tra các khả năng khác của
ABCD (0000 đến 1111), bạn sẽ thấy rằng
chỉ số con của đầu ra cao luôn bằng với
phần thập phân tương đương của ABCD. Vì
lý do này, mạch đôi khi được gọi là bộ giải
mã nhị phân sang ~ thập phân. Vì nó có 4
đường đầu vào và 16 đường đầu ra nên
mạch còn được gọi là bộ giải mã 4 dòng
sang 16 dòng.
Thông thường, bạn sẽ không xây dựng một
bộ giải mã với các bộ nghịch lưu và cổng
AND riêng biệt như trong Hình 4.14. Thay
vào đó, bạn sẽ sử dụng một vi mạch chẳng
hạn như 74154. 74154 được gọi là bộ giải
mã-phân kênh, vì nó có thể được sử dụng
như một bộ giải mã hoặc như một bộ phân
kênh.
Universal logic Circuit
Nibble Multiplexers
Demultiplexer
1-to-16 Demultiplexer
The 74154
4.3 1-OF-16 DECODER

 Tài liệu đã dịch nằm trong tài liệu:

Chương 3 (sub) Vi mạch tổ hợp MSIFile