ISA Arhitektura

Arhitektura seta instrukcija (engleski: Instruction set architecture) jest apstraktni je model računara.
Instrukcijski set pruža komande procesoru kojem govori šta treba da radi. Sastoji se od načina
adresiranja, uputa, izvornih tipova podataka, registara, arhitekture memorije, rukovanja prekidima i
vanjskog ulaza/izlaza.

Arhitektura seta instrukcija razlikuje se od mikroarhitekture, koja je skup tehnika dizajniranja procesora
koji se koriste u određenom procesoru za implementaciju skupa instrukcija. Procesori s različitim
mikroarhitekturama mogu dijeliti zajednički skup uputstava. Na primjer, Intel Pentium i AMD Athlon
implementiraju gotovo identične verzije skupa sa x86 instrukcijama, ali imaju radikalno drugačiji dizajn.

ISA će obično uključivati upute za rukovanje podacima i operacije memorije, aritmetičke i logičke
operacije, operacije kontrolnog toka i upute za koprocesor.

ISA također definira maksimalnu duljinu bita za sve upute, kao i način kodiranja uputa. Posjedovanje
definicije ISA omogućuje međusobno odvajanje razvoja hardvera i softvera. To omogućuje tvrtki da
razvije hardver, dok više drugih tvrtki može razviti softver znajući da će raditi na tom hardveru.

Klasifikacija:
Postoje dvije glavne klasifikacije ISA-e: CISC i RISC. Složeno računalo s uputama, ili CISC, vrste uključuju
mnoge specijalizirane upute koje su od koristi za određene programe, ali ne i univerzalne. CISC program
obično će koristiti manje uputa, ali svaka uputa će trajati više ciklusa.

Smanjeno računalo s uputama ili RISC vrste

imaju manji, optimizirani skup
generaliziranih, jednostavnih uputa s
odvojenim uputama za učitavanje / pohranu
(umjesto da je opterećenje / spremište dio
druge upute). RISC program obično će
koristiti veći broj uputa, ali svaka uputa će
trajati jedan ciklus sata. Ostale
karakteristične značajke RISC procesora su
istodobno izvođenje dijelova kroz pipelining i
veliki broj registara.

Koncept RISC-a razvijen je 1980-ih na

Sveučilištu Stanford (MIPS) i Kalifornijskom
sveučilištu u Berkeleyu (RISC, komercijaliziran kao SPARC). Izraz CISC skovan je tek nakon toga i općenito
se odnosio na sve što nije RISC.
Arhitekture riječi s vrlo dugim uputama (VLIW) razbijaju upute u osnovne operacije koje procesor može
izvoditi paralelno, nazvane paralelizam na razini nastave (ILP). Svaka VLIW uputa kodira više operacija, a
metoda se oslanja na kompajler kako bi odredila koje se operacije mogu paralelno izvršavati.

Cilj je smanjiti složenost hardvera, koristeći procesore koji imaju relativno jednostavnu logiku upravljanja
jer ne obavljaju dinamičko zakazivanje ili naručivanje operacija.