ﺲ ﻛﺎﻌﻟا Cmos

‫‪Machine Translated by Google‬‬
‫ﺣﺎ‬
‫ﺒﺎ ً‬
‫ﺒﺮ ‪1999‬اﻟ ﺴﺎﻋ ﺔ ‪ 11:41‬ﺻ‬
‫ﺘﻤ‬‫ﺒ‬
‫ﺛﻨﻴﻦ ‪6‬ﺳ‬
‫‪ Chapter5.fm‬ﺻﻔﺤ ﺔ ‪144‬اﻹ‬
‫اﻟﻔﺼﻞ‬
‫‪5‬‬
‫اﻟﻌﺎﻛ ﺲ ‪CMOS‬‬
‫اﻟﻘﻴﺎس اﻟﻜﻤ ﻲ ﻟﻠﻨﺰا ﻫ ﺔ واﻷداء وﻣﻘﺎﻳﻴ ﺲ اﻟﻄﺎﻗ ﺔ ﻟﻠﻌﺎﻛ ﺲ‬

‫ﺗﺤ ﺴﻴﻦﺗﺼﻤﻴﻢ اﻟﻌﺎﻛ ﺲ‬
‫‪5.1‬ﻣﻘﺪﻣ ﺔ‬ ‫ﺘﺸﺎر‪:‬ﺗﺤﻠﻴﻞ ﻣﻦ اﻟﺪرﺟ ﺔ اﻷوﱃ‬

‫ﺗﺄﺧﻴﺮ اﻻﻧ‬
‫‪5.4.2‬‬
‫ﺑﺪﻳﻬ ﻲ‬‫ﺑ ﺖ ‪-‬ﻣﻨﻈﻮر‬

‫ﺜﺎ‬
‫‪5.2‬ﻋﺎﻛ ﺲ ‪CMOS‬اﻟ‬
‫ﺘﺸﺎر‬
‫‪5.4.3‬إﻋﺎدة اﻟﻨﻈﺮ ﻓ ﻲﺗﺄﺧﻴﺮ اﻻﻧ‬
‫ﺗﺄﺧﻴﺮ اﻟﻄﺎﻗ ﺔ‬
‫‪5.5‬اﻟﻄﺎﻗ ﺔ واﻟﻄﺎﻗ ﺔ و‬
‫ﺑﺖ‬
‫ﺜﺎ‬
‫ﺘﺎﻧ ﺔ اﻟﻌﺎﻛ ﺲ ‪CMOS:‬اﻟ ﺴﻠﻮك اﻟ‬
‫ﺗﻘﻴﻴﻢ ﻣ‬
‫‪5.3‬‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ اﻟﺪﻳﻨﺎﻣﻴﻜ ﻲ‬

‫‪5.5.1‬اﺳ‬
‫ﺒﺔ‬
‫ﺘ‬‫ﺒﺪﻳﻞ اﻟﻌ‬
‫ﺗ‬‫‪5.3.1‬‬ ‫ﺑﺖ‬
‫ﺜﺎ‬
‫ﺘﻬﻼك اﻟ‬
‫‪5.5.2‬اﻻﺳ‬
‫‪ 5.3.2‬ﻫﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء‬ ‫‪5.5.3‬وﺿﻊ ﻛﻞ ذﻟﻚ ﻣﻌً ﺎ‬
‫ﺘﺎﻧ ﺔ‬
‫‪5.3.3‬إﻋﺎدة اﻟﻨﻈﺮ ﻓ ﻲ اﻟﻤ‬ ‫ﺑﻞ‬
‫ﺘﻮا‬
‫ﺘﺨﺪام اﻟ‬
‫ﺑﺎﺳ‬‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ‬
‫ﺗﺤﻠﻴﻞ اﺳ‬
‫‪5.5.4‬‬
‫‪5.4‬أداء ﻋﺎﻛ ﺲ ‪CMOS:‬اﻟ ﺴﻠﻮك اﻟﺪﻳﻨﺎﻣﻴﻜ ﻲ‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ وﺧﺼﺎﺋﺼﻬﺎ‬
‫‪5.6‬اﻟﻤﻨﻈﻮر‪:‬ﺗﺤﺠﻴﻢ اﻟ‬
‫ﺛﻴﺮ ﻋﲆ ﻣﻘﺎﻳﻴ ﺲ اﻟﻌﺎﻛ ﺲ‬

‫ﺘﺄ‬
‫اﻟ‬
‫‪5.4.1‬ﺣ ﺴﺎ ب اﻟ ﺴﻌﺎ ت‬
‫‪144‬‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﺒﻨﺪ ‪5.1‬‬
‫اﻟ‬ ‫ﻣﻘﺪﻣ ﺔ‬ ‫‪145‬‬
‫‪5.1‬ﻣﻘﺪﻣ ﺔ‬
‫ﺑﻤﺠﺮدﺗﺸﻐﻴﻠﻬﺎ وﺧﺼﺎﺋﺼﻬﺎ‬ ‫إن اﻟﻌﺎﻛ ﺲ ﻫﻮ ﺣ ًﻘﺎ ﻧﻮاة ﺟﻤﻴﻊ اﻟ‬

‫ﺘﺼﻤﻴﻤﺎ ت اﻟﺮﻗﻤﻴ ﺔ‪.‬‬
‫ﺒ ﺴﻴﻄﻪ‬
‫ﺘﺤﺎ ت اﻟﻤﻮل ‪ ،‬واﻟﻤﻌﺎﻟﺠﺎ ت اﻟﺪﻗﻴﻘ ﺔﺗﻢﺗ‬
‫ﺑﺎ ت ‪NAND ،‬واﻟﻌﻮازل ‪ ،‬وﻓ‬
‫ﺑﻮا‬‫ﺜﻞ‬
‫ﺜﺮﺗﻌﻘﻴﺪًا ﻣ‬
‫ﺑﺸﻜﻞ واﺿﺢ ‪ ،‬ﻓﺈنﺗﺼﻤﻴﻢ ﻫﻴﺎﻛﻞ أﻛ‬‫ﻣﻔﻬﻮﻣ ﺔ‬
‫ﺘ ﻲﺗﻢ اﻟﺤﺼﻮل ﻋﻠﻴﻬﺎ ﻣﻦ أﺟﻠﻬﺎ‬
‫ﺘﺎﺋﺞ اﻟ‬
‫ﺘﻘﺮاء اﻟﻨ‬
‫ﺑﺎﻟﻜﺎﻣﻞ ﻣﻦ ﺧﻼل اﺳ‬‫ﺒﺎ‬
‫ﺑﺎﺋ ﻲ ﻟﻬﺬه اﻟﺪواﺋﺮ اﻟﻤﻌﻘﺪةﺗﻘﺮﻳ ً‬
‫ﺘﻘﺎق اﻟ ﺴﻠﻮك اﻟﻜﻬﺮ‬
‫ﺒﻴﺮ‪.‬ﻳﻤﻜﻦ اﺷ‬
‫إﱃ ﺣﺪ ﻛ‬
‫ﺑﺪور ﻫﺎ‬‫ﺘﻲ‬
‫ﺜﻞ ‪NAND‬أو ‪NOR‬أو ‪XOR ،‬واﻟ‬
‫ﺑﺎ ت اﻟﺼﻔﻴﻒ ﻣﻦ ﻧﻮع ‪plex‬ﻣ‬
‫ﺑﻮا‬‫ﻣﺤﻮﻻ ت‪.‬ﻳﻤﻜﻦﺗﻤﺪﻳﺪﺗﺤﻠﻴﻞ اﻟﻌﻮاﻛ ﺲ ﻟﺸﺮحﺳﻠﻮك اﻟﻤﺰﻳﺪ ﻣﻦ‬
‫ﺜﻞ اﻟﻤﻀﺎﻋﻔﺎ ت واﻟﻤﻌﺎﻟﺠﺎ ت‪.‬‬
‫ﺒﻨﺎ ت اﻷﺳﺎﺳﻴ ﺔ ﻟﻠﻮﺣﺪا ت ﻣ‬
‫ﺗﺸﻜﻞ اﻟﻠ‬
‫ﺑ ﺔ اﻟﻌﺎﻛ ﺲ ‪ ،‬و ﻫﻮ‬

‫ﺒﻮا‬
‫ﻓ ﻲ ﻫﺬا اﻟﻔﺼﻞ ‪ ،‬ﻧﺮﻛﺰ ﻋﲆﺗﺠ ﺴﺪ واﺣﺪ ﻟ‬
‫ﺒﻴ ﺔ‬
‫ﺜﺮ ﺷﻌ‬
‫ﺘﺄﻛﻴﺪ ﻫﻮ اﻷﻛ‬
‫ﺑﺎﻟ‬‫ﺘﺼﺎر‪ .‬ﻫﺬا‬
‫ﺑﺎﺧ‬
‫ﺑ ﺖ ‪-‬أو ﻋﺎﻛ ﺲ ‪CMOS ،‬‬
‫ﺛﺎ‬
‫ﻋﺎﻛ ﺲ ‪CMOS‬‬
‫ﺘﺮام‬
‫ﺑﺎﺣ‬‫ﺑﺔ‬
‫ﺒﻮا‬
‫ﺘﻤﺎﻣﻨﺎ اﻟﺨﺎص‪ .‬ﻧﺤﻦ ﻧﺤﻠﻞ اﻟ‬
‫ﺘﺤﻖ ا ﻫ‬
‫ﺘﺎﻟ ﻲﻳ ﺴ‬
‫ﺑﺎﻟ‬
‫ﻓ ﻲ اﻟﻮﻗ ﺖ اﻟﺤﺎﺿﺮ ‪ ،‬و‬
‫ﺘﻠﻔ ﺔ اﻟﻤﻮﺿﺤ ﺔ ﻓ ﻲ اﻟﻔﺼﻞ ‪1:‬‬
‫ﺘﺼﻤﻴﻢ اﻟﻤﺨ‬
‫ﻟﻤﻘﺎﻳﻴ ﺲ اﻟ‬
‫ﺘﻌﻘﻴﺪ واﻟﻤ ﺴﺎﺣ ﺔ‬

‫ﺑﺎﻟ‬‫ﺒﺮا ﻋﻨﻬﺎ‬
‫ﺘﻜﻠﻔ ﺔ ﻣﻌ‬
‫•اﻟ‬
‫ﺘﻘﺮة(‬
‫ﺑ ﺖ )أو اﻟﺤﺎﻟ ﺔ اﻟﻤ ﺴ‬
‫ﺜﺎ‬
‫ﺒﻴﺮ ﻋﻨﻬﺎ ﻣﻦ ﺧﻼل اﻟ ﺴﻠﻮك اﻟ‬
‫ﺘﻌ‬‫ﺘﻢ اﻟ‬
‫ﺘ ﻲﻳ‬
‫ﺘﺎﻧ ﺔ ‪ ،‬اﻟ‬
‫•اﻟﻨﺰا ﻫ ﺔ واﻟﻤ‬
‫ﺑﺮة(‬
‫ﺑ ﺔ اﻟﺪﻳﻨﺎﻣﻴﻜﻴ ﺔ )أو اﻟﻌﺎ‬
‫ﺘﺠﺎ‬
‫•اﻷداء اﻟﺬيﺗﺤﺪده اﻻﺳ‬
‫•‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ‬
‫ﺘ ﻲﺗﺤﺪد ﻫﺎ اﻟﻄﺎﻗ ﺔ واﺳ‬
‫ﻛﻔﺎءة اﻟﻄﺎﻗ ﺔ ‪ ،‬اﻟ‬
‫ﺗﺞ اﻟﻤﻮاﺻﻔﺎ ت‬
‫ﺘﺼﻤﻴﻢ اﻟﻨﺎ‬
‫ﺒ ﻲ اﻟ‬
‫ﺑﺤﻴ ﺚﻳﻠ‬‫ﺘﻴﺎر ﻗﻴﻤﻬﺎ‬
‫ﺑ ﺔ واﺧ‬
‫ﺒﻮا‬
‫ﺘﻌﺮف ﻋﲆ أﻋﻤﺪة اﻟ‬
‫ﺑ ﺔﺳﻴ ﺴﺎﻋﺪﻧﺎ ﻓ ﻲ اﻟ‬
‫ﺒﻮا‬
‫ﺘﺤﻠﻴﻞﻳﻨﺸﺄ ﻧﻤﻮذج ﻟﻠ‬
‫ﻣﻦ ﻫﺬا اﻟ‬
‫ﺘﻘﻨﻴ ﺔ ﻣﻌﻴﻨ ﺔ ‪،‬‬
‫ﺑ ﺴﻬﻮﻟ ﺔ ﻗﻴﺎس ﻛﻞ ﻣﻦ ﻫﺬه اﻟﻤﻌﻠﻤﺎ ت ﻛﻤﻴﺎ ﻟ‬‫ﺑﻴﻨﻤﺎﻳﻤﻜﻦ‬‫ﺑ ﺔ‪.‬‬
‫اﻟﻤﺮﻏﻮ‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ‪.‬‬
‫ﺘﻮﺳﻴﻊ ﻧﻄﺎق اﻟ‬
‫ﺑ‬‫ﺛﺮ ﻫﻢ‬ ‫ﻧﻨﺎﻗ ﺶ أ ً‬
‫ﻳﻀﺎ ﻛﻴﻔﻴ ﺔﺗﺄ‬
‫ﺑﺸﻜﻞ ﻓﺮﻳﺪ ﻋﲆ ﻋﺎﻛ ﺲ ‪CMOS ،‬ﺳﻨﺮى ﻓ ﻲ اﻟﻮرﻗ ﺔ‬‫ﺑﻴﻨﻤﺎﻳﺮﻛﺰ ﻫﺬا اﻟﻔﺼﻞ‬
‫ﺑ ﺔ اﻷﺧﺮى‪.‬‬
‫ﺒﻮا‬
‫ﺒﻮﻟﻮﺟﻴﺎ اﻟ‬ ‫ﺒﻖ أ ً‬
‫ﻳﻀﺎ ﻋﲆ ﻃ‬ ‫ﺗﺨﻔﻴﺾ اﻟﻔﺼﻞ أن ﻧﻔ ﺲ اﻟﻤﻨﻬﺠﻴ ﺔﺗﻨﻄ‬
‫ﺑﺪﻳﻬ ﻲ‬‫ﺑ ﺖ ‪-‬ﻣﻨﻈﻮر‬

‫ﺜﺎ‬
‫‪5.2‬ﻋﺎﻛ ﺲ ‪CMOS‬اﻟ‬
‫ﺑ ﺖ‪ .‬ﻋﻤﻠﻬﺎ ﻋﲆ اﻟﻔﻮر‬
‫ﺛﺎ‬
‫ﻳﻮﺿﺢ اﻟﺸﻜﻞ ‪5.1‬ﻣﺨﻄﻂ اﻟﺪاﺋﺮة ﻟﻌﺎﻛ ﺲ ‪CMOS‬‬
‫ﺘﻮر ‪MOS ،‬اﻟﺬيﺗﻢ إدﺧﺎﻟﻪ ﻓ ﻲ‬
‫ﺘﺮاﻧﺰﺳ‬
‫ﺒ ﺴﻴﻂ ﻟ‬
‫ﺒﺪﻳﻞ اﻟ‬
‫ﺘ‬‫ﺑﻤ ﺴﺎﻋﺪة ﻧﻤﻮذج اﻟ‬‫ﻳﻔﻬﻢ‬
‫ﺑﻤﻘﺎوﻣ ﺔ ﻻﻧﻬﺎﺋﻴ ﺔ )ﻟـ ‪| VGS | < | VT |) ،‬وﻣﻘﺎوﻣ ﺔ ﻣﺤﺪودة )ﻟـ ‪VGS | > | VT |).‬‬‫ﺘﺎح‬
‫ﺜﺮ ﻣﻦ ﻣﻔ‬
‫ﺘﻮر ﻟﻴ ﺲ أﻛ‬
‫اﻟﻔﺼﻞ ‪)3‬اﻟﺸﻜﻞ ‪3.25):‬اﻟ‬
‫| ﻫﺬاﻳﺆدي إﱃ‬
‫‪VDD‬‬
‫ﻓﻴﻦ‬
‫ﺻﻮ ت‬
‫‪CL‬‬
‫ﺗﻌﻨ ﻲ ﺟﻬﺪ اﻹﻣﺪاد‪.‬‬

‫ﺑ ﺖ‪VDD .‬‬
‫ﺛﺎ‬
‫اﻟﺸﻜﻞ ‪5.1‬اﻟﻌﺎﻛ ﺲ ‪CMOS‬‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫‪146‬‬ ‫‪THE CMOS INVERTER‬اﻟﻔﺼﻞ ‪5‬‬
‫ﺗﻔﻌً ﺎ وﻳ ﺴﺎوي ‪VDD ،‬ﻓﺈن ‪NMOS‬‬

‫ﺑﻌﺪﺗﻔ ﺴﻴﺮ اﻟﻌﺎﻛ ﺲ‪ .‬ﻋﻨﺪﻣﺎﻳﻜﻮن ‪Vin‬ﻣﺮ‬
‫ﺘﺞ ﻋﻦ ﻫﺬا اﻟﺪاﺋﺮة اﻟﻤﻜﺎﻓﺌ ﺔ ﻟﻠﺸﻜﻞ ‪5.2‬أ‪ .‬أ‬
‫ﺑﻴﻨﻤﺎﺗﻢ إﻳﻘﺎفﺗﺸﻐﻴﻞ ‪PMOS.‬ﻳﻨ‬‫ﺘﺸﻐﻴﻞ ‪،‬‬
‫ﺘﻮر ﻗﻴﺪ اﻟ‬
‫اﻟ‬
‫ﺘﻘﺮة ‪0‬‬
‫ﺑﻴﻦ ‪Vout‬واﻟﻌﻘﺪة اﻷرﺿﻴ ﺔ ‪ ،‬ﻣﻤﺎﻳﺆدي إﱃ ﻗﻴﻤ ﺔ اﻟﺤﺎﻟ ﺔ اﻟﻤ ﺴ‬‫ﺒﺎﺷﺮ‬
‫ﻳﻮﺟﺪ ﻣ ﺴﺎر ﻣ‬
‫ﺘﻮرا ت ‪NMOS‬و ‪PMOS‬‬ ‫ً‬
‫ﻣﻨﺨﻔﻀﺎ ‪(0‬ﻓﻮﻟ ﺖ( ‪،‬ﺗﺮاﻧﺰﺳ‬ ‫ﻣﻦ ﻧﺎﺣﻴ ﺔ أﺧﺮى ‪ ،‬ﻋﻨﺪﻣﺎﻳﻜﻮن ﺟﻬﺪ اﻟﺪﺧﻞ‬
‫ﺘﻮاﻟ ﻲ‪.‬ﺗﻮﺿﺢ اﻟﺪاﺋﺮة اﻟﻤﻜﺎﻓﺌ ﺔ ﻟﻠﺸﻜﻞ ‪ 5.2‬ب وﺟﻮد ﻣ ﺴﺎر‬
‫ﺗﺸﻐﻴﻠﻬﺎ ‪ ،‬ﻋﲆ اﻟ‬
‫ﺘﻢ إﻳﻘﺎفﺗﺸﻐﻴﻠﻬﺎ و‬
‫ﻳ‬
‫ﺑ ﺔﺗﻌﻤﻞ ﻛﻤﻠﻒ‬
‫ﺒﻮا‬
‫ﺘﺞ ﻋﻨﻪ ﺟﻬﺪ ﺧﺮج ﻋﺎﻟ ﻲ‪ .‬ﻣﻦ اﻟﻮاﺿﺢ أن اﻟ‬
‫ﺑﻴﻦ ‪VDD‬و ‪Vout ،‬ﻣﻤﺎﻳﻨ‬
‫اﻟﻌﺎﻛ ﺲ‪.‬‬
‫‪VDD‬‬ ‫‪VDD‬‬
‫ر‬
‫ﺻﻮ ت‬
‫ﺻﻮ ت‬
‫آﻛﺎﻧﻴﻮز‬
‫ﻓﻴﻦ ‪= VDD‬‬ ‫ﻓﻴﻦ ‪= 0‬‬

‫ﺒﺪﻳﻞ ﻧﻤﺎذج اﻟﻌﺎﻛ ﺲ ‪CMOS.‬‬
‫ﺗ‬‫اﻟﺸﻜﻞ ‪5.2‬‬
‫)أ( ﻧﻤﻮذج ﻟﻠﻤﺪﺧﻼ ت اﻟﻌﺎﻟﻴ ﺔ‬ ‫) ب( ﻧﻤﻮذج ﻟﻠﻤﺪﺧﻼ ت اﻟﻤﻨﺨﻔﻀ ﺔ‬
‫ﺒﺪﻳﻞ ﻫﺬا‪:‬‬
‫ﺘ‬‫ﺘﻮى اﻟ‬
‫ﺑ ﺖ ﻣﻦ ﻋﺮض ﻣ ﺴ‬
‫ﺜﺎ‬
‫ﺘﻘﺎق ﻋﺪد ﻣﻦ اﻟﺨﺼﺎﺋﺺ اﻟﻤﻬﻤ ﺔ اﻷﺧﺮى ﻟـ ‪CMOS‬اﻟ‬
‫ﻳﻤﻜﻦ اﺷ‬
‫ﺒﺎرا ت أﺧﺮى‪،‬‬
‫ﺑﻌ‬‫ﺘﻮاﻟ ﻲ ؛‬
‫ﺘﺎج اﻟﻌﺎﻟﻴ ﺔ واﻟﻤﻨﺨﻔﻀ ﺔﺗ ﺴﺎوي ‪VDD‬و ‪GND ،‬ﻋﲆ اﻟ‬
‫ﺘﻮﻳﺎ ت اﻹﻧ‬
‫•ﻣ ﺴ‬
‫ﺘﺞ ﻋﻦ ﻫﺬا ﻫﻮاﻣ ﺶ ﺿﻮﺿﺎء ﻋﺎﻟﻴ ﺔ‪.‬‬
‫ﺗﺄرﺟﺢ اﻟﺠﻬﺪﻳ ﺴﺎوي ﺟﻬﺪ اﻹﻣﺪاد‪.‬ﻳﻨ‬
‫ﺑﻬﺬه‬‫ﺑﺎ ت‬
‫ﺒﻮا‬
‫ﺣﺠﻤﺎ‪.‬ﺗ ﺴﻤﻰ اﻟ‬
‫ً‬ ‫ﺘﺮاﻧﺰﻳ ﺲ أﻗﻞ‬
‫ﺑﺤﻴ ﺚﻳﻤﻜﻦ أنﻳﻜﻮن ﺣﺠﻢ اﻟ‬‫ﺒﻴ ﺔ ﻟﻠﺠﻬﺎز ‪،‬‬
‫ﺘﻮﻳﺎ ت اﻟﻤﻨﻄﻘﻴ ﺔ ﻋﲆ اﻷﺣﺠﺎم اﻟﻨ ﺴ‬
‫ﺘﻤﺪ اﻟﻤ ﺴ‬
‫•ﻻﺗﻌ‬
‫ﺗ ﻲ‪ .‬ﻓ ﻲ ﻫﺬا‬
‫ﺑﺪون را‬‫اﻟﺨﺎﺻﻴ ﺔ‬
‫ﺘﻮرا ت اﻟﻤﻜﻮﻧ ﺔ‪.‬‬
‫ﺒﻴ ﺔ ﻟﻠ‬
‫ﺑﻌﺎد اﻟﻨ ﺴ‬
‫ﺘﻮﻳﺎ ت اﻟﻤﻨﻄﻘﻴ ﺔ ﻣﻦ ﺧﻼل اﻷ‬
‫ﺘﻢﺗﺤﺪﻳﺪ اﻟﻤ ﺴ‬
‫ﺒ ﻲ ‪ ،‬ﺣﻴ ﺚﻳ‬
‫ﻋﲆ اﻟﻨﻘﻴﺾ ﻣﻦ اﻟﻤﻨﻄﻖ اﻟﻨ ﺴ‬
‫ﺑﻴﻦ اﻟﻤﺨﺮﺟﺎ ت‬‫ﺑﻤﻘﺎوﻣ ﺔ ﻣﺤﺪودة‬‫ﺋﻤﺎ ﻣ ﺴﺎر‬

‫ﺘﻘﺮار ‪،‬ﻳﻮﺟﺪ دا ً‬
‫•ﻓ ﻲ ﺣﺎﻟ ﺔ اﻻﺳ‬
‫ﺑﻤﻘﺎوﻣ ﺔ ﻣﻨﺨﻔﻀ ﺔ ﻟﻺﺧﺮاج ‪ ،‬ﻣﻤﺎﻳﺠﻌﻠﻪ أﻗﻞ ﺣ ﺴﺎﺳﻴ ﺔ ﻟﻠﻀﻮﺿﺎء‬‫ﺘﻊ ﻋﺎﻛ ﺲ ‪CMOS‬اﻟﻤﺼﻤﻢ ﺟﻴﺪًا‬
‫ﺘﻤ‬‫وإﻣﺎ ‪VDD‬أو ‪GND.‬ﻟﺬﻟﻚ ‪،‬ﻳ‬
‫ﺑﺎ ت‪ .‬اﻟﻘﻴﻢ اﻟﻨﻤﻮذﺟﻴ ﺔ ﻟﻤﻘﺎوﻣ ﺔ اﻟﺨﺮج ﻫ ﻲ ﻓ ﻲ ﻧﻄﺎق ‪kW.‬‬
‫واﻻﺿﻄﺮا‬
‫ﺑ ﺔ ‪MOS‬‬
‫ﺒﻮا‬
‫•ﻣﻘﺎوﻣ ﺔ اﻹدﺧﺎل ﻟﻌﺎﻛ ﺲ ‪CMOS‬ﻋﺎﻟﻴ ﺔ ﻟﻠﻐﺎﻳ ﺔ ‪ ،‬ﻛ‬
‫ﺘﻤﺮ‪ .‬ﻣﻨﺬ‬
‫ﺘﻴﺎر اﻟﻤ ﺴ‬
‫ﺒﺎ وﻻﻳ ﺴﺤ ﺐ أيﺗﻴﺎر إدﺧﺎل ﻟﻠ‬
‫ﺜﺎﻟ ﻲﺗﻘﺮﻳ ً‬
‫ﺘﻮر ﻫﻮ ﻋﺎزل ﻣ‬
‫اﻟ‬
‫ﺘﻘﺮة‬
‫ﺘﻮر ‪ ،‬ﻣﺪﺧﻼ ت اﻟﺤﺎﻟ ﺔ اﻟﻤ ﺴ‬
‫ﺑﺎ ت اﻟ‬
‫ﺒﻮا‬
‫ﺑ‬‫ﺘﺼﻞ ﻓﻘﻂ‬
‫ﻋﻘﺪة اﻹدﺧﺎل ﻟﻠﻌﺎﻛ ﺲﺗ‬
‫ﺘﻴﺎر ﻣﺎﻳﻘﺮ ب ﻣﻦ اﻟﺼﻔﺮ‪.‬ﻳﻤﻜﻦ ﻟﻌﺎﻛ ﺲ واﺣﺪ ﻧﻈﺮﻳًﺎ ﻗﻴﺎدة ﻋﺪد ﻻ ﺣﺼﺮ ﻟﻪ ﻣﻦ‬
‫اﻟ‬
‫ﺑﻬﺎ ﻣﺮوﺣ ﺔ ﻻ ﻧﻬﺎﺋﻴ ﺔ( وﻻﺗﺰالﺗﻌﻤﻞ وﻇﻴﻔ ًﻴﺎ ؛ وﻣﻊ ذﻟﻚ‪،‬‬‫ﺑﺎ ت )أو‬
‫ﺑﻮا‬
‫ﺘﻀﺢ‬
‫ﺘﺸﺎر ‪ ،‬ﻛﻤﺎﺳﻴ‬ ‫ﺘﻮزﻳﻊﻳﺆدي أ ً‬
‫ﻳﻀﺎ إﱃ زﻳﺎدةﺗﺄﺧﻴﺮ اﻻﻧ‬ ‫ﻛﻤﺎ أن زﻳﺎدة اﻟ‬
‫ﺘﻘﺮة ‪ ،‬إﻻ أﻧﻪ‬
‫ﺛﻴﺮ ﻋﲆﺳﻠﻮك اﻟﺤﺎﻟ ﺔ اﻟﻤ ﺴ‬
‫أﻗﻞ‪ .‬ﻟﺬﻟﻚ ‪ ،‬ﻋﲆ اﻟﺮﻏﻢ ﻣﻦ أن اﻻﻧﻘ ﺴﺎم ﻟﻴ ﺲ ﻟﻪ أيﺗﺄ‬
‫ﺑﺮة‪.‬‬
‫ﺑ ﺔ اﻟﻌﺎ‬
‫ﺘﺠﺎ‬
‫ﻳﺤﻂ ﻣﻦ اﻻﺳ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﺒﻨﺪ ‪5.2‬‬
‫اﻟ‬ ‫ﺑﺪﻳﻬ ﻲ‬‫ﺑ ﺖ ‪-‬ﻣﻨﻈﻮر‬
‫ﺜﺎ‬
‫ﻋﺎﻛ ﺲ ‪CMOS‬اﻟ‬ ‫‪147‬‬
‫ﺘ ﺔ(‪.‬‬
‫ﺑ‬‫ﺛﺎ‬‫ﺘﻘﺮة )أي ﻋﻨﺪﻣﺎﺗﻈﻞ اﻟﻤﺪﺧﻼ ت واﻟﻤﺨﺮﺟﺎ ت‬
‫ﺘﺸﻐﻴﻞ اﻟﻤ ﺴ‬
‫ﺒﺎن اﻟﻌﺮض واﻷرض ﻓ ﻲ ﻇﻞ ﻇﺮوف اﻟ‬
‫ﺑﻴﻦ ﻗﻀ‬‫ﺒﺎﺷﺮ‬
‫•ﻻﻳﻮﺟﺪ ﻣ ﺴﺎر ﻣ‬
‫ﻏﻴﺎ ب‬
‫ﺘﻬﻠﻚ أي ﺷ ﻲء‬
‫ﺑ ﺔ ﻻﺗ ﺴ‬
‫ﺒﻮا‬
‫ﺘ ﺴﺮ ب(ﻳﻌﻨ ﻲ أن اﻟ‬
‫ﺗﺠﺎ ﻫﻞﺗﻴﺎرا ت اﻟ‬
‫ﺘﺪﻓﻖ اﻟﺤﺎﻟ ﻲ )‬
‫اﻟ‬
‫ﺘ ﺔ‪.‬‬
‫ﺑ‬‫ﺛﺎ‬‫ﻗﻮة‬
‫ﺒﺪو واﺿﺤ ﺔ ‪ ،‬إﻻ أﻧﻬﺎ ذا ت أ ﻫﻤﻴ ﺔ ﺣﺎﺳﻤ ﺔ ‪،‬‬

‫‪SIDELINE:‬اﻟﻤﻼﺣﻈ ﺔ أﻋﻼه ‪ ،‬رﻏﻢ أﻧﻬﺎﺗ‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ اﻟﺮﻗﻤﻴ ﺔ اﻟﻤﻔﻀﻠ ﺔ ﻓ ﻲ اﻟﻮﻗ ﺖ اﻟﺤﺎﺿﺮ‪ .‬ال‬
‫ﺘ ﻲﺗﺠﻌﻞ ‪ CMOS‬ﻫ ﻲ اﻟ‬
‫ﺋﻴ ﺴﻴ ﺔ اﻟ‬
‫ﺒﺎ ب اﻟﺮ‬
‫و ﻫﻮ أﺣﺪ اﻷﺳ‬
‫ﺜﻞ‬
‫ﺒﻜﺮة ‪ ،‬ﻣ‬
‫ﺜﻤﺎﻧﻴﻨﻴﺎ ت‪ .‬ﺟﻤﻴﻊ اﻟﻤﻌﺎﻟﺠﺎ ت اﻟﺪﻗﻴﻘ ﺔ اﻟﻤ‬ ‫ﺘﻠ ًﻔﺎ ﺟﺪًا ﻓ ﻲ اﻟ ﺴ‬
‫ﺒﻌﻴﻨﻴﺎ ت وأواﺋﻞ اﻟ‬ ‫ﻛﺎن اﻟﻮﺿﻊ ﻣﺨ‬
‫ﺘﻘﻨﻴ ﺔ‬
‫ﺜﻞ ﻫﺬه اﻟ‬
‫ﺘﻮر ‪NMOS‬و )‪PMOS‬ﻓ ﻲ ﻣ‬
‫ﺜﻞﺗﺮاﻧﺰﺳ‬
‫ﺗﻢﺗﻨﻔﻴﺬه ﻓ ﻲﺗﻘﻨﻴ ﺔ ‪NMOS‬ﻧﻘﻴ ﺔ‪.‬ﻳﺆدي ﻋﺪم وﺟﻮد أﺟﻬﺰة ﻣﻌﻘﺪة )ﻣ‬
‫ﺜﻞ ‪Intel 4004 ،‬‬
‫ﻣ‬
‫ﺗﺠ ﺔ‬
‫ﺘ ﺔ ﻏﻴﺮﺗﺎﻓﻬ ﺔ‪ .‬اﻟﻘﻮة اﻟ ﺴﺎﻛﻨ ﺔ اﻟﻨﺎ‬
‫ﺑ‬‫ﺛﺎ‬‫ﺗﺤﻘﻴﻖ ﻣﺤﻮﻻ ت ﻣﻊ ﺻﻔﺮ ﻗﻮة‬
‫ﺘ ﻲﻳﻤﻜﻦ دﻣﺠﻬﺎ ﻋﲆ‬
‫ﺒﻮا‬
‫ﺘًﺎ ﻟﻌﺪد اﻟ‬
‫ﺑ‬‫ﺛﺎ‬‫ﺘﻬﻼك ﺣﺪًا أﻋﲆ‬
‫ﻳﻀﻊ اﻻﺳ‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ‬
‫ﺜﻤﺎﻧﻴﻨﻴﺎ ت ‪ ،‬ﻋﻨﺪﺗﻮﺳﻴﻊ ﻧﻄﺎق اﻟ‬
‫ﺘﻘﺎل اﻟﻘ ﺴﺮي إﱃ ‪CMOS‬ﻓ ﻲ اﻟ‬
‫ﻳﻤﻮ ت واﺣﺪ؛ وﻣﻦ ﻫﻨﺎ ﺟﺎء اﻻﻧ‬
‫ﺜﺎﻓﺎ تﺗﻜﺎﻣﻞ أﻋﲆ‪.‬‬
‫ﻳ ﺴﻤﺢ ﻟﻜ‬
‫ﺒﻴﻌ ﺔ وﺷﻜﻞ ﺧﺎﺻﻴ ﺔ ﻧﻘﻞ اﻟﺠﻬﺪ )‪(VTC‬ﻣﻦ ﺧﻼلﺗﺮاﻛ ﺐ اﻟﺨﺼﺎﺋﺺ اﻟﺤﺎﻟﻴ ﺔ ﻟـ ‪NMOS‬و ‪PMOS‬‬
‫ﺘﺎج ﻃ‬
‫ﺘﻨ‬‫ﻳﻤﻜﻦ اﺳ‬
‫ﺘﻄﻠ ﺐ‬
‫ﺘﺤﻤﻴﻞ‪.‬ﻳ‬
‫ﺒﻨﺎء اﻟﺮﺳﻮﻣ ﻲﺗﻘﻠﻴﺪﻳًﺎ اﺳﻢ ﻣﺨﻄﻂ ﺧﻂ اﻟ‬
‫ُﻄﻠﻖ ﻋﲆ ﻫﺬا اﻟ‬
‫اﻷﺟﻬﺰة‪.‬ﻳ‬
‫ﺘﺮﻧﺎ ﺟﻬﺪ اﻹدﺧﺎل ‪Vin ،‬ﺟﻬﺪ اﻟﺨﺮج‬
‫ﺘﺮﻛ ﺔ‪ .‬ﻟﻘﺪ اﺧ‬
‫ﺘﻢﺗﺤﻮﻳﻠﻬﺎ إﱃ ﻣﺠﻤﻮﻋ ﺔ ‪dinate coor‬اﻟﻤﺸ‬
‫أن اﻟﻤﻨﺤﻨﻴﺎ ت ‪IV‬ﻷﺟﻬﺰة ‪NMOS‬و ‪PMOS‬ﻳ‬
‫‪Vout‬و ‪NMOS‬‬
‫ﺘﻐﻴﺮا ت اﻟﻤﻔﻀﻠ ﺔ‪.‬ﻳﻤﻜﻦﺗﺮﺟﻤ ﺔ ﻋﻼﻗﺎ ت ‪PMOS IV‬إﱃ‬
‫ﺒﺎره اﻟﻤ‬
‫ﺘ‬‫ﺑﺎﻋ‬‫ﺘﻨﺰاف ‪IDN‬اﻟﺤﺎﻟ ﻲ‬
‫اﺳ‬
‫ﺘﺎﻟﻴ ﺔ )ﻳﺸﻴﺮ اﻟﺤﺮﻓﺎن ‪n‬و ‪p‬إﱃ ‪NMOS‬‬
‫ﺘﻐﻴﺮة ﻣﻦ ﺧﻼل اﻟﻌﻼﻗﺎ ت اﻟ‬
‫ﻫﺬه اﻟﻤ ﺴﺎﺣ ﺔ اﻟﻤ‬
‫ﺘﻮاﻟ ﻲ(‪:‬‬
‫وأﺟﻬﺰة ‪PMOS ،‬ﻋﲆ اﻟ‬
‫‪-‬‬
‫أﻧﺎ =‬
‫‪DSn‬‬ ‫‪IDSp‬‬
‫‪- VDDVin‬‬
‫‪VGSn‬‬ ‫؛==ﻓﻴﻦ‬ ‫)‪(5.1‬‬
‫‪VGSp‬‬
‫=‬
‫؛‪VDSn Vout‬‬ ‫‪= Vout -VDSp‬‬
‫‪VDD‬‬
‫ﺗﻢﺗﻮﺿﻴﺢ‬
‫ﺘﺤﻤﻴﻞ ﻟﺠﻬﺎز ‪PMOS‬ﻋﻦ ﻃﺮﻳﻖ اﻻﻧﻌﻜﺎس ﺣﻮل اﻟﻤﺤﻮر ‪x‬واﻻﻧﺰﻳﺎح اﻷﻓﻘ ﻲ ﻓﻮق ‪VDD.‬‬
‫ﺘﻢ اﻟﺤﺼﻮل ﻋﲆ ﻣﻨﺤﻨﻴﺎ ت ﺧﻂ اﻟ‬
‫ﻳ‬
‫ﻫﺬا اﻹﺟﺮاء ﻓ ﻲ اﻟﺸﻜﻞ ‪5.3 ،‬ﺣﻴ ﺚ‬
‫ﺘﺮﻛ ﺔ ‪Vin ،‬‬
‫ﺛﻴﺎ ت اﻟﻤﺸ‬
‫ﺒﻂ ﻣﻨﺤﻨﻴﺎ ت ‪PMOS IV‬اﻷﺻﻠﻴ ﺔ ﻋﲆ ﻣﺠﻤﻮﻋ ﺔ اﻹﺣﺪا‬
‫اﻟﺨﻄﻮا ت اﻟﻼﺣﻘ ﺔ ﻟﻀ‬
‫ﺘﻢﺗﻮﺿﻴﺢ ‪Vout‬و ‪IDn .‬‬

‫ﻳ‬
‫‪IDp‬‬ ‫‪IDn‬‬ ‫‪IDn‬‬

‫ﻓﻴﻦ ‪= 0‬‬ ‫ﻓﻴﻦ ‪= 0‬‬
‫ﻓﻴﻦ ‪= 1.5‬‬ ‫ﻓﻴﻦ ‪= 1.5‬‬
‫‪VDSp‬‬ ‫‪VDSp‬‬ ‫ﺻﻮ ت‬
‫‪VGSp = –1‬‬
‫‪VGSp = –2.5‬‬
‫‪= VDD =+ VDD‬‬
‫ﻓﻴﻦ‪VGSp+‬‬
‫ﺻﻮ ت ‪VDSp‬‬
‫‪IDn = –IDp‬‬
‫ﺘﺮاض ‪VDD = 2.5 V).‬‬

‫ﺑﺎﻓ‬
‫ﺘﺮﻛ ﺔ )‬
‫ﺛﻴﺎ ت ﻣﺸ‬
‫ﺗﺤﻮﻳﻞ ﺧﺎﺻﻴ ﺔ ‪PMOS IV‬إﱃ ﻣﺠﻤﻮﻋ ﺔ إﺣﺪا‬
‫اﻟﺸﻜﻞ ‪5.3‬‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫‪IDn‬‬
‫ﻓﻴﻦ ‪= 0‬‬ ‫ﻓﻴﻦ ‪= 2.5‬‬
‫‪PMOS‬‬ ‫ﻓﻴﻦ ‪= 0.5‬‬ ‫ﻓﻴﻦ ‪= 2‬‬ ‫‪NMOS‬‬
‫ﻓﻴﻦ ‪= 1‬‬ ‫ﻓﻴﻦ ‪= 1.5‬‬
‫ﻓﻴﻦ ‪= 1.5‬‬ ‫‪=1‬‬

‫ﻓﻴﻦ‬
‫ﻓﻴﻦ ‪= 1.5‬‬ ‫‪=1‬‬

‫ﻓﻴﻦ‬
‫ﻓﻴﻦ ‪= 2‬‬ ‫ﻓﻴﻦ ‪= 0.5‬‬
‫ﻓﻴﻦ ‪= 2.5‬‬ ‫ﻓﻴﻦ ‪= 0‬‬
‫ﺻﻮ ت‬
‫ﺘﻮرا ت ‪NMOS‬و ‪PMOS‬ﻟﻌﺎﻛ ﺲ ‪CMOS‬اﻟ ﺴﺎﻛﻦ ‪(VDD = 2.5 V).‬اﻟﻨﻘﺎط‬
‫اﻟﺸﻜﻞ ‪5.4‬ﻣﻨﺤﻨﻴﺎ ت اﻟﺤﻤﻞ ﻟ‬
‫ﺘﻠﻔ ﺔ‪.‬‬
‫ﺘﻤﺮ ﻟﺠﻬﻮد اﻹدﺧﺎل اﻟﻤﺨ‬
‫ﺜﻞ ﻧﻘﺎطﺗﺸﻐﻴﻞ اﻟ‬
‫ﺗﻤ‬
‫ﺘﺸﻐﻴﻞ اﻟﻌﺎﺻﻤ ﺔ‬
‫ﺘﻜﻮن ﻧﻘﺎط اﻟ‬
‫ﺗﺠ ﺔ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.4.‬ﻟ‬
‫ﺘﺤﻤﻴﻞ اﻟﻨﺎ‬
‫ﺘﻢ رﺳﻢ ﺧﻄﻮط اﻟ‬
‫ﻳ‬
‫ﺑﻴﺎﻧﻴﺎ ‪ ،‬ﻫﺬا‬‫ﺘ ﺴﺎوﻳ ﺔ‪.‬‬
‫ﺘﻴﺎرا ت ﻣﻦ ﺧﻼل أﺟﻬﺰة ‪NMOS‬و ‪PMOS‬ﻣ‬
‫ﺻﺎﻟﺢ ‪،‬ﻳﺠ ﺐ أنﺗﻜﻮن اﻟ‬
‫ﺑﻠ ﺔ‪ .‬أ‬
‫ﺘﺤﻤﻴﻞ اﻟﻤﻘﺎ‬
‫ﺘﻤﺮﻳﺠ ﺐ أنﺗﻜﻮن ﻣﻮﺟﻮدة ﻋﻨﺪﺗﻘﺎﻃﻊ ﺧﻄﻮط اﻟ‬
‫ﻳﻌﻨ ﻲ أن ﻧﻘﺎط اﻟ‬
‫ﺒﻴﺎﻧ ﻲ‪ .‬ﻛﻤﺎ‬
‫ﻋﺪد ﻫﺬه اﻟﻨﻘﺎط )ﻟـ ‪Vin = 0‬و ‪0.5‬و ‪1‬و ‪1.5‬و ‪2‬و )‪2.5 V‬ﻣﻮﺿﺤ ﺔ ﻋﲆ اﻟﺮﺳﻢ اﻟ‬
‫ﺘﺎج اﻟﻌﺎﻟﻴ ﺔ أو اﻟﻤﻨﺨﻔﻀ ﺔ‪.‬‬
‫ﺘﻮﻳﺎ ت اﻹﻧ‬
‫ﺘﺸﻐﻴﻞﺗﻘﻊ إﻣﺎ ﻋﻨﺪ ﻣ ﺴ‬
‫ﻳﻤﻜﻦ ﻣﻼﺣﻈ ﺔ أن ﺟﻤﻴﻊ ﻧﻘﺎط اﻟ‬
‫ﺘﺎﺋﺞ ﻣﻦ‬
‫ﺘﻘﺎﻟﻴ ﺔ ﺿﻴﻘ ﺔ ﺟﺪًا‪ .‬ﻫﺬه اﻟﻨ‬
‫ﺑﺎﻟﻌﺎﻛ ﺲ ﻣﻨﻄﻘ ﺔ اﻧ‬‫ﻳﻌﺮض ‪VTC‬اﻟﺨﺎص‬
‫ﺒﻊ‪ .‬ﻓ ﻲ ﻣﻨﻄﻘ ﺔ اﻟﻌﻤﻠﻴ ﺔ‬
‫ﺘﺸ‬‫ﺘﺰاﻣﻦ وﻓ ﻲ اﻟ‬
‫ﺑﺸﻜﻞ ﻣ‬‫ﺘﺸﻐﻴﻞ‬
‫ﺑﺮ ‪ ،‬ﻋﻨﺪﻣﺎﻳﻜﻮن ﻛﻞ ﻣﻦ ‪NMOS‬و ‪PMOS‬ﻗﻴﺪ اﻟ‬
‫ﺒﺪﻳﻞ اﻟﻌﺎ‬
‫ﺘ‬‫ﺛﻨﺎء اﻟ‬
‫اﻟﻜ ﺴ ﺐ اﻟﻌﺎﻟ ﻲ أ‬
‫ﺗﻠﻚ ‪،‬ﺗﻐﻴﺮ ﻃﻔﻴﻒ ﻓ ﻲ ﺟﻬﺪ اﻟﺪﺧﻞ‬
‫ﺑﺎﻟﺸﻜﻞ‬‫ﺘﺮﺟﻢ ﻛﻞ ﻫﺬه اﻟﻤﻼﺣﻈﺎ ت إﱃ ‪VTC‬اﻟﺨﺎص‬
‫ﺒﻴﺮ ﻓ ﻲ اﻹﺧﺮاج‪.‬ﺗ‬
‫ﺒﺎﻳﻦ ﻛ‬
‫ﺘﺞ ﻋﻨﻪﺗ‬
‫ﻳﻨ‬
‫‪5.5‬‬
‫ﺻﻮ ت‬
‫ﺒﺎﻟ ﺔ‬
‫‪NMOS‬ﻗ‬
‫اﻟﺪﻗ ﺔ ‪PMOS‬‬
‫‪2.5‬‬
‫ﺟﻠ ﺲ ‪NMOS‬‬
‫اﻟﺪﻗ ﺔ ‪PMOS‬‬
‫‪1.5‬‬ ‫ﺟﻠ ﺲ ‪NMOS‬‬

‫ﺟﻠ ﺲ ‪PMOS‬‬
‫اﻟﺪﻗ ﺔ ‪NMOS‬‬
‫ﺘﻖ ﻣﻦ اﻟﺸﻜﻞ ‪2.5 V).‬‬
‫ﺑ ﺖ ‪ ،‬اﻟﻤﺸ‬
‫ﺜﺎ‬
‫اﻟﺸﻜﻞ ‪5.5 VTC‬ﻟﻌﺎﻛ ﺲ ‪CMOS‬اﻟ‬
‫‪0.5‬‬ ‫ﺲ ‪PMOS‬‬
‫‪NMOS‬‬ ‫ﺟﻠ‬
‫اﻟﺪﻗ ﺔ‬
‫ﺘﻮرا ت ‪-‬‬
‫ﺘﻢ ﺷﺮح أوﺿﺎع اﻟ‬
‫= ‪5.4 (VDD‬ﻟﻜﻞ ﻣﻨﻄﻘ ﺔﺗﺸﻐﻴﻞ ‪،‬ﻳ‬
‫ﺒﺎﻟ ﺔ‬
‫‪PMOS‬ﻗ‬
‫ﺒﻮل(‪.‬‬
‫ﺘ‬‫ﺘﺸﻐﻴﻞ ‪ ،‬اﻟﺪﻗ ﺔ )ﻏﻴﺮ اﻟﻔﻌﺎﻟ ﺔ( ‪ ،‬أو اﻟﺠﻠﻮس )اﻟ‬
‫إﻳﻘﺎف اﻟ‬
‫ﻓﻴﻦ‬
‫‪0.5‬‬ ‫‪1‬‬ ‫‪1.5 2 2.5‬‬
‫ﺘﺸﻐﻴﻞ ﻋﺎﻛ ﺲ ‪CMOS ،‬أ‬

‫ﺘﺤﻠﻴﻠﻴ ﺔ ﻟ‬
‫ﺘﻔﺎﺻﻴﻞ اﻟ‬
‫ﺒﻞ اﻟﺨﻮض ﻓ ﻲ اﻟ‬
‫ﻗ‬
‫ﺑ ﺔ ﻣﻨﺎﺳ ﺐ ﻛﺬﻟﻚ‪ .‬ﻫﺬه‬
‫ﺒﻮا‬
‫ﺑﺮ ﻟﻠ‬
‫ﺘﺤﻠﻴﻞ اﻟﻨﻮﻋ ﻲ ﻟﻠ ﺴﻠﻮك اﻟﻌﺎ‬
‫اﻟ‬
‫ﺑ ﺔ ‪CL ، ،‬و ﻫ ﻲ ‪com‬‬
‫ﺒﻮا‬
‫ﺗﺠ ﺔ ﻟﻠ‬
‫ﺑﺸﻜﻞ أﺳﺎﺳ ﻲ اﻟ ﺴﻌ ﺔ اﻟﻨﺎ‬‫ﺑﺔ‬
‫ﺘﺠﺎ‬
‫ﻳﻬﻴﻤﻦ ﻋﲆ اﻻﺳ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫اﻟﻘ ﺴﻢ ‪5.3‬‬ ‫ﺑﺖ‬

‫ﺜﺎ‬
‫ﺘﺎﻧ ﺔ ﻋﺎﻛ ﺲ ‪CMOS:‬اﻟ ﺴﻠﻮك اﻟ‬
‫ﺗﻘﻴﻴﻢ ﻣ‬ ‫‪149‬‬
‫ر‬
‫ﺻﻮ ت‬
‫ﺻﻮ ت‬
‫‪CL‬‬
‫‪CL‬‬
‫آﻛﺎﻧﻴﻮز‬
‫ﺒﺪﻳﻞ ﻟﻠ ﺴﻠﻮك اﻟﺪﻳﻨﺎﻣﻴﻜ ﻲ‬

‫ﺘ‬‫اﻟﺸﻜﻞ ‪5.6‬ﻧﻤﻮذج اﻟ‬
‫ﻓﻴﻦ ‪= 0‬‬ ‫ﻓﻴﻦ ‪= VDD‬‬ ‫ﺑ ﺖ‪.‬‬
‫ﺜﺎ‬
‫ﻟﻌﺎﻛ ﺲ ‪CMOS‬اﻟ‬
‫)أ( ﻣﻦ اﻷﻗﻞ إﱃ اﻷﻋﲆ‬ ‫) ب( ﻣﻦ اﻷﻋﲆ إﱃ اﻷﻗﻞ‬
‫ﺘﺮاض‬
‫ﺑﺎﻓ‬‫ﺘﻬﻮﻳ ﺔ‪.‬‬
‫ﺒﻮا‬
‫ﺘﻮرا ت ‪NMOS‬و ‪PMOS ،‬وﺳﻌ ﺔ اﻷﺳﻼك اﻟﻤﻮﺻﻠ ﺔ ‪ ،‬وﺳﻌ ﺔ اﻹدﺧﺎل ﻟ‬
‫ﺘﺼﺮﻳﻒ ﻓ ﻲﺗﺮاﻧﺰﺳ‬
‫ﺘﺸﺎر اﻟ‬
‫ﺗﻢ ﻃﺮﺣﻪ ﻣﻦﺳﻌﺎ ت اﻧ‬
‫ﺒﻴ ﺔ ﻋﻦ‬
‫ﺘﻮرا ت ﻋﲆ اﻟﻔﻮر ‪،‬ﻳﻤﻜﻨﻨﺎ اﻟﺤﺼﻮل ﻋﲆ ﻓﻜﺮةﺗﻘﺮﻳ‬
‫ﺘﻢﺗ‬
‫ﺑﺤﻴ ﺚﻳ‬‫ﺘًﺎ‬
‫ﻣﺆﻗ‬
‫ﺘﻘﺎل ﻣﻦ اﻟﻤﻨﺨﻔﺾ إﱃ‬
‫ﺘﻨﺎول اﻻﻧ‬
‫ﺒ ﺴﻂ ﻣﺮة أﺧﺮى )اﻟﺸﻜﻞ ‪5.6).‬دﻋﻮﻧﺎ ﻧ‬ ‫ﺒﺪﻳﻞ اﻟﻤ‬
‫ﺘ‬‫ﺘﺨﺪام ﻧﻤﻮذج اﻟ‬‫ﺑﺎﺳ‬‫ﺑﺮة‬
‫ﺑ ﺔ اﻟﻌﺎ‬‫ﺘﺠﺎ‬ ‫اﻻﺳ‬
‫ﺜﻒ ‪CL‬‬
‫ﺘﻐﺮﻗﻪ ﺷﺤﻦ اﻟﻤﻜ‬‫ﺒ ﺴﺎﻃ ﺔ ﻋﻦ ﻃﺮﻳﻖ اﻟﻮﻗ ﺖ اﻟﺬيﻳ ﺴ‬‫ﺑ‬‫ﺑﺔ‬ ‫ﺒﻮا‬
‫ﺑ ﺔ اﻟ‬
‫ﺘﺠﺎ‬‫ﺘﻢ ردع وﻗ ﺖ اﺳ‬‫اﻟﻌﺎﻟ ﻲ أوﻻ ً )اﻟﺸﻜﻞ ‪5.6‬أ(‪.‬ﻳ‬
‫ﺧﻼل اﻟﻤﻘﺎوم ‪Rp .‬‬
‫ﻣﻦاﻟﻤ‬
‫ﺜﺎل‬ ‫ﻓﻲ‬
‫ﺑ ﺔﺳﺮﻳﻌ ﺔ إﻣﺎ ﻋﻦ ﻃﺮﻳﻖ اﻟﺤﻔﺎظ ﻋﲆﺳﻌ ﺔ‬
‫ﺑﻮا‬‫ﺑﻨﺎء‬‫ﺘﻢ‬
‫ﺛﻢ ‪،‬ﻳ‬‫ﺘﻬﺎ ‪RpCL .‬وﻣﻦ‬
‫ﺑ ﺖ وﻗ‬
‫ﺛﺎ‬‫ﺘﻨﺎﺳ ﺐ ﻣﻊ‬
‫ﺒﻜ ﺔﻳ‬
‫ﺜﻞ ﻫﺬه اﻟﺸ‬
‫ﺘﺸﺎر ﻣ‬
‫‪4.5 ،‬ﻋﻠﻤﻨﺎ أنﺗﺄﺧﻴﺮ اﻧ‬
‫اﻟﺨﺮج‬
‫ﺑﻮاﺳﻄ ﺔ‬‫ﺘﺤﻘﻖ‬
‫ﺘﻮر‪ .‬ﻫﺬا اﻷﺧﻴﺮﻳ‬
‫ﺻﻐﻴﺮة أو ﻋﻦ ﻃﺮﻳﻖﺗﻘﻠﻴﻞ ﻣﻘﺎوﻣ ﺔ اﻟ‬
‫ﺛﻠ ﺔ ﺻﺎﻟﺤ ﺔ ﻟﻸﻋﲆ إﱃ اﻷﻗﻞ‬
‫ﺒﺎرا ت ﻣﻤﺎ‬
‫ﺘ‬‫ﺒ ﺔ ‪W / L‬ﻟﻠﺠﻬﺎز‪ .‬اﻋ‬
‫زﻳﺎدة ﻧ ﺴ‬
‫ﺑ ﺖ اﻟﻮﻗ ﺖ ‪RnCL .‬ﻳﺠ ﺐ ﻋﲆ اﻟﻘﺎرئ‬
‫ﺛﺎ‬‫ﺘﻘﺎل )اﻟﺸﻜﻞ ‪ 5.6‬ب( ‪ ،‬اﻟﺬيﻳ ﺴﻴﻄﺮ ﻋﻠﻴﻪ‬
‫اﻻﻧ‬
‫ﺘ ﺔ ‪ ،‬وﻟﻜﻨﻬﺎ‬
‫ﺑ‬‫ﺛﺎ‬‫ﺘﻮر ‪NMOS‬و ‪PMOS‬ﻋﲆ اﻟﻤﻘﺎوﻣ ﺔ ﻟﻴ ﺴ ﺖ‬
‫ﺒﻪ إﱃ أن ﻣﻘﺎوﻣ ﺔ اﻟ‬
‫ﺘ‬‫اﻧ‬
‫ﺗﺤ ﺴﻴﻦ‬
‫ﺘﻌﻤﻖ ﻟﻜﻴﻔﻴ ﺔﺗﺤﻠﻴﻞ و‬
‫ﺘﺸﺎر‪.‬ﺗﺤﻠﻴﻞ ﻣ‬
‫ﺘﺄﺧﻴﺮ اﻻﻧ‬
‫ﺘﻮر‪ .‬ﻫﺬاﻳﻌﻘﺪ اﻷﻣ ﺔ اﻟﻤﺤﺪدة اﻟﺪﻗﻴﻘ ﺔ ﻟ‬
‫ﺒﺮ اﻟ‬
‫داﻟ ﺔ ﻏﻴﺮ ﺧﻄﻴ ﺔ ﻟﻠﺠﻬﺪ ﻋ‬
‫ﺘﻢﺗﻘﺪﻳﻢ أداء ﻋﺎﻛ ﺲ ‪CMOS‬اﻟ ﺴﺎﻛﻦ ﻓ ﻲ اﻟﻘ ﺴﻢ ‪5.4.‬‬

‫ﻳ‬
‫ﺑﺖ‬
‫ﺜﺎ‬
‫ﺘﺎﻧ ﺔ اﻟﻌﺎﻛ ﺲ ‪CMOS:‬اﻟ ﺴﻠﻮك اﻟ‬
‫ﺗﻘﻴﻴﻢ ﻣ‬
‫‪5.3‬‬
‫ﻓ ﻲ اﻟﻤﻨﺎﻗﺸ ﺔ اﻟﻨﻮﻋﻴ ﺔ أﻋﻼه ‪ ،‬اﻟﺸﻜﻞ اﻟﻌﺎم ﻟﺨﺎﺻﻴ ﺔ ﻧﻘﻞ اﻟﺠﻬﺪ‬

‫ﺘﻘﺎق ﻋﺎﻛ ﺲ ‪CMOS‬اﻟ ﺴﺎﻛﻦ ‪ ،‬وﻛﺬﻟﻚ ﻗﻴﻢ ‪VOH‬و ‪VOL (VDD‬و‬
‫ﺗﻢ اﺷ‬
‫ﺒﻘﻰﺗﺤﺪﻳﺪ اﻟﻘﻴﻢ اﻟﺪﻗﻴﻘ ﺔ ﻟـ ‪VM‬و ‪VIH‬و ‪VIL‬أ ً‬
‫ﻳﻀﺎ‬ ‫ﺘﻮاﻟ ﻲ(‪.‬ﻳ‬
‫‪GND ،‬ﻋﲆ اﻟ‬
‫ﻫﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء‪.‬‬
‫ﺒﺔ‬
‫ﺘ‬‫ﺒﺪﻳﻞ اﻟﻌ‬
‫ﺗ‬‫‪5.3.1‬‬
‫ﺘﻬﺎ‬
‫ﺘ ﻲﻳﻜﻮن ﻓﻴﻬﺎ ‪Vin = Vout.‬ﻳﻤﻜﻦ أنﺗﻜﻮن ﻗﻴﻤ‬
‫ﺒﺪﻳﻞ ‪VM ، ،‬ﻋﲆ أﻧﻬﺎ اﻟﻨﻘﻄ ﺔ اﻟ‬
‫ﺘ‬‫ﺒ ﺔ اﻟ‬
‫ﺘ‬‫ﺘﻢﺗﻌﺮﻳﻒ ﻋ‬
‫ﻳ‬
‫ﺑﻮاﺳﻄ ﺔ ‪Vin = Vout‬‬‫ﺑﻴﺎﻧﻴﺎ ً ﻣﻦﺗﻘﺎﻃﻊ ‪VTC‬ﻣﻊ اﻟﺨﻂ اﻟﻤﻌﻄﻰ‬‫ﺗﻢ اﻟﺤﺼﻮل ﻋﻠﻴﻬﺎ‬
‫ﺋﻤﺎ ‪ ،‬ﻣﻨﺬ = ‪VDS‬‬
‫ﺒﻌﻴﻦ دا ً‬
‫)اﻧﻈﺮ اﻟﺸﻜﻞ ‪5.5).‬ﻓ ﻲ ﻫﺬه اﻟﻤﻨﻄﻘ ﺔ ‪،‬ﻳﻜﻮن ﻛﻞ ﻣﻦ ‪PMOS‬و ‪NMOS‬ﻣﺸ‬
‫ﺘﺤﻮﻳﻞ‬
‫ﺒﺮ اﻟ‬
‫ﺘﻴﺎرا ت ﻋ‬
‫ﺒﻴﺮﺗﺤﻠﻴﻠ ﻲ ﻟـ ‪VM‬ﻣﻦ ﺧﻼل ﻣﻌﺎدﻟ ﺔ اﻟ‬
‫ﺘﻢ اﻟﺤﺼﻮل ﻋﲆﺗﻌ‬
‫‪VGS.‬ﻳ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﺑﺤﻴ ﺚﻳﻤﻜﻦ ﻟﻸﺟﻬﺰة أنﺗﻜﻮن ﻛﺬﻟﻚ‬‫ﺗﻔﻌً ﺎ‬

‫ﺘ ﻲﻳﻜﻮن ﻓﻴﻬﺎ ﺟﻬﺪ اﻹﻣﺪاد ﻣﺮ‬
‫‪sistors.‬ﻧﺤﻦ ﻧﺤﻞ اﻟﺤﺎﻟ ﺔ اﻟ‬
‫ﺛﻴﺮا تﺗﻌﺪﻳﻞ ﻃﻮل اﻟﻘﻨﺎة‪.‬‬
‫ﺘﺠﺎ ﻫﻞﺗﺄ‬
‫ﺑﺎﻟ ﺴﺮﻋ ﺔ )أو ‪VDSAT < VM - VT ).‬ﻋﻼوة ﻋﲆ ذﻟﻚ ‪ ،‬ﻧ‬‫ﺒﻌ ﺔ‬
‫ﺘﺮض أﻧﻬﺎ ﻣﺸ‬
‫ﻳﻔ‬
‫‪VM - VTn‬‬ ‫‪VDSATn‬‬ ‫‪VDSATpö‬‬

‫‪æ knVDSATn‬‬ ‫‪ö +‬‬ ‫‪VM - VDD - VTp‬‬ ‫‪=0‬‬
‫ﻫﻮ‪æ kpVDSATp‬‬ ‫)‪(5.2‬‬
‫‪- ----------------‬‬ ‫‪- -----------------‬‬
‫ﻫﻮ‬ ‫‪2‬‬ ‫‪2‬‬
‫ﺣﻞ ﻟﻌﺎﺋﺪ ‪VM‬‬
‫‪VDSATn‬‬
‫‪VDSATp‬‬
‫‪+‬‬ ‫‪ æ‬ص ‪+ VTp‬‬ ‫‪VTn‬‬ ‫‪ö‬‬
‫‪æ‬‬
‫‪++ -----------------‬‬
‫‪----------------‬‬
‫ﻫﻮ‪VDD‬‬ ‫‪2‬‬
‫ﻫﻮ‬ ‫‪usatpWp‬‬ ‫‪kpVDSATp‬‬
‫= ‪-------------------------------------------------- -------------------------------------------------- -‬ﻣﻊ ص= ‪VM‬‬ ‫‪----------------------‬‬ ‫‪= -------------------‬‬
‫)‪(5.3‬‬
‫‪1 +‬ص‬ ‫‪usatnWn‬‬ ‫‪knVDSATn‬‬
‫ﺒﻴﺮة‬
‫ﺘﻮرا ت ‪PMOS‬و ‪NMOS.‬ﻟﻠﻘﻴﻢ اﻟﻜ‬
‫ﺑﻘ ﺔ ﻟ‬
‫ﺘﻄﺎ‬
‫ﺘﺮاضﺳﻤﺎﻛ ﺔ أﻛ ﺴﻴﺪ ﻣ‬
‫ﺑﺎﻓ‬
‫ﺒ ﺴﻴﻄﻪ‪:‬‬
‫ﺒﻊ( ‪ ،‬ﻣﻜﺎﻓ ﺊ‪(5.3) .‬ﻳﻤﻜﻦﺗ‬
‫ﺘﺸ‬‫ﺒ ﺔ واﻟ‬
‫ﺘ‬‫ﺑﺠﻬﺪ اﻟﻌ‬‫ﻣﻦ ‪)VDD‬ﻣﻘﺎرﻧ ﺔ‬
‫‪rVDD‬‬
‫‪VM »------------‬‬ ‫)‪(5.4‬‬
‫‪1 +‬ص‬
‫ﺘﻮرا ت ‪PMOS‬و‬
‫ﺒﻴ ﺔ ﻟ‬
‫ﺑﻴﻦ ﻧﻘﺎط اﻟﻘﻮة اﻟﺪاﻓﻌ ﺔ اﻟﻨ ﺴ‬‫ﺘ ﻲﺗﻘﺎرن‬
‫ﺒ ﺔ ‪r ،‬واﻟ‬
‫ﺑﻮاﺳﻄ ﺔ اﻟﻨ ﺴ‬‫ﺘﻢﺗﻌﻴﻴﻨﻬﺎ‬
‫ﺒﺪﻳﻞﻳ‬
‫ﺘ‬‫ﻣﻜﺎﻓ ﺊ‪.‬ﻳﻮﺿﺢ )‪(5.4‬أن ﻋ‬
‫ﺑﺸﻜﻞ ﻋﺎم أنﻳﻜﻮن‬‫ﺒﺮ‬
‫ﺘ‬‫‪NMOS.‬ﻳﻌ‬
‫ﺘﺎح )أو ﻋﻨﺪ‬
‫ﺘﺼﻒﺗﺄرﺟﺢ اﻟﺠﻬﺪ اﻟﻤ‬
‫ﺘﺤ ﺴﻦ أنﻳﻜﻮن ‪VM‬ﻣﻮﺟﻮدًا ﺣﻮل ﻣﻨ‬
‫ﻣﻦ اﻟﻤ ﺴ‬
‫ﺑﻠ ﺔ ﻟﻠﻤﻘﺎرﻧ ﺔ ﻟﻬﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء اﻟﻤﻨﺨﻔﻀ ﺔ واﻟﻌﺎﻟﻴ ﺔ‪ .‬ﻫﺬه‬
‫ﺘﺞ ﻋﻦ ذﻟﻚ ﻗﻴﻢ ﻗﺎ‬
‫‪VDD / 2) ،‬ﺣﻴ ﺚﻳﻨ‬
‫ﺑﺤﻴ ﺚ‬
‫ﺒﺎ ‪ ،‬و ﻫﻮ ﻣﺎﻳﻌﺎدلﺗﺤﺠﻴﻢ ﺟﻬﺎز ‪PMOS‬‬
‫ﺗﻘﺮﻳ ً‬
‫ﺘﻄﻠ ﺐ ‪r‬أنﺗﻜﻮن ‪1‬‬
‫ﻳ‬
‫ﺒﺮ ﻟـ ‪ r‬ﻫ ﻲ‬
‫ﺘﺤﺮﻳﻚ ‪VM‬ﻷﻋﲆ ‪،‬ﺗﻜﻮن اﻟﻘﻴﻤ ﺔ اﻷﻛ‬
‫‪(W / L) p = (W / L) n ´ (VDSATnk ¢ n ) / (VDSATnk ¢ p ).‬ﻟ‬
‫ﻣﻄﻠﻮ ب ‪ ،‬ﻣﻤﺎﻳﻌﻨ ﻲ ﺟﻌﻞ ‪PMOS‬أوﺳﻊ‪ .‬زﻳﺎدة ﻗﻮة ‪NMOS ،‬ﻋﲆ‬
‫ﺒﺪﻳﻞ أﻗﺮ ب إﱃ ‪GND.‬‬
‫ﺘ‬‫ﻣﻦ ﻧﺎﺣﻴ ﺔ أﺧﺮى ‪،‬ﺗﺤﺮك ﻋ‬
‫ﺘﻮر‬
‫ﺑﻞ ‪NMOS‬اﻟ‬
‫ﺘﻮر ‪PMOS‬ﻣﻘﺎ‬
‫ﺑ ﺔ ﻣﻦﺗﺮاﻧﺰﺳ‬
‫ﺒ ﺔ اﻟﻤﻄﻠﻮ‬
‫ﺘﻘﺎق اﻟﻨ ﺴ‬
‫ﻣﻦ ‪Eq. (5.2) ،‬ﻳﻤﻜﻨﻨﺎ اﺷ‬
‫ﺘﺨﺪام ﻫﺬا‬
‫ﺑ ﺔ ‪VM.‬ﻋﻨﺪ اﺳ‬
‫ﺒﺪﻳﻞ ﻋﲆ اﻟﻘﻴﻤ ﺔ اﻟﻤﺮﻏﻮ‬
‫ﺘ‬‫ﺘﻢﺗﻌﻴﻴﻦ ﻋ‬
‫ﺑﺤﻴ ﺚﻳ‬‫اﻷﺣﺠﺎم‬
‫ﺑﺎﻟ ﺴﺮﻋ ﺔ‬‫ﺒﻌﺎن‬
‫ﺘﺮاض أن ﻛﻼ اﻟﺠﻬﺎزﻳﻦ ﻣﺸ‬
‫ﺘﺄﻛﺪ ﻣﻦ اﻓ‬
‫ﺒﻴﺮ ‪،‬ﻳﺮﺟﻰ اﻟ‬
‫ﺘﻌ‬‫اﻟ‬
‫ﺘﺎرة‪.‬‬
‫ﺑﻨﻘﻄ ﺔ اﻟﻌﻤﻠﻴ ﺔ اﻟﻤﺨ‬‫ﺘﻔﻆ‬
‫ﻻﻳﺰالﻳﺤ‬
‫‪¢ nVDSATn VM - VTn VDSATn‬‬

‫‪-‬‬
‫(ك )‪¤2‬‬
‫ص‬ ‫= )‪(W ¤L‬‬
‫‪-------------------‬‬
‫)‪(5.5‬‬
‫‪-------------------------------------------------- ------------------------------------------------‬‬
‫)‪(W ¤L‬ن‬ ‫) ك ‪¢ pVDSATp VDD - VM‬‬

‫)‪+ VTp + VDSATp ¤2‬‬
‫ﺒﺪﻳﻞ اﻟﻌﺎﻛ ﺲ ﻟﻸﺟﻬﺰة ذا ت اﻟﻘﻨﺎة اﻟﻄﻮﻳﻠ ﺔ ‪ ،‬أو اﻟﺠﻬﺪ اﻟﻤﻨﺨﻔﺾ ﻟﻺﻣﺪاد‬

‫ﺒ ﺔﺗ‬
‫ﺘ‬‫اﻟﻤﺸﻜﻠ ﺔ ‪5.1‬ﻋ‬
‫اﻷﻋﻤﺎر‪.‬‬
‫ﺑﺎﻟ ﺴﺮﻋ ﺔ‪ .‬ﻋﻨﺪﻣﺎﻳﻜﻮن ‪PMOS‬و ‪NMOS‬ﻣﻦ اﻷﺟﻬﺰة ذا ت اﻟﻘﻨﺎة‬‫ﺒﻌ ﺔ‬

‫ﺘﻮرا ت ﻣﺸ‬
‫ﺘﺮاض أن اﻟ‬
‫ﺒﻴﺮا ت أﻋﻼه ﻋﲆ اﻓ‬
‫ﺘﻌ‬‫ﺘﻘﺎق اﻟ‬
‫ﺗﻢ اﺷ‬
‫ﺒﻊ اﻟ ﺴﺮﻋ ﺔ ‪(VM-VT < VDSAT).‬ﻓ ﻲ ﻇﻞ ﻫﺬه اﻟﻈﺮوف ‪،‬‬ ‫ً‬
‫ﻣﻨﺨﻔﻀﺎ ‪ ،‬ﻻﻳﺤﺪ ثﺗﺸ‬ ‫ﺑﺎﺋ ﻲ‬
‫ﺘﻴﺎر اﻟﻜﻬﺮ‬
‫اﻟﻄﻮﻳﻠ ﺔ ‪ ،‬أو ﻋﻨﺪﻣﺎﻳﻜﻮن ﻋﻤﺮ اﻟ‬
‫ﺘﺨﻼص‪.‬‬
‫ﻣﻜﺎﻓ ﺊ‪(5.6) .‬ﻳﺤﻤﻞ ‪VM.‬اﺳ‬
‫ك‪-‬‬
‫) ‪VTn r VDD + VTp‬‬
‫‪(-----------------------------------------------‬‬ ‫ص‬
‫= ‪VM‬‬ ‫‪+‬ﻣﻊ ص‬ ‫=‬ ‫‪-------‬‬
‫)‪(5.6‬‬
‫‪1 +‬ص‬ ‫ﻛﻦ‬
‫ﺣﺎ‬
‫ﺒﺎ ً‬
‫ﺒﺮ ‪1999 ،‬اﻟ ﺴﺎﻋ ﺔ ‪ 11:41‬ﺻ‬
‫ﺛﻨﻴﻦ ‪6 ،‬ﺳ‬
‫اﻟﻘ ﺴﻢ ‪5.3‬‬ ‫ﺑﺖ‬

‫ﺜﺎ‬
‫ﺗﻘﻴﻴﻢ ﻣ‬ ‫‪151‬‬
‫ﺗﻌﻈﻴﻢ ﻫﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء‬

‫ﺘﺼﻤﻴﻢ ‪-‬‬
‫ﺗﻘﻨﻴ ﺔ اﻟ‬
‫ﺘﻮرا ت ﻣﻦ ﺧﻼل ﺟﻌﻞ ﻗ ﺴﻢ ‪PMOS‬أوﺳﻊ ﻣﻦ ﻗ ﺴﻢ ‪NMOS ،‬إذا أراد اﻟﻤﺮء‬

‫ﺑﻤﻮازﻧ ﺔ ﻗﻮى اﻟﻘﻴﺎدة ﻟﻠ‬‫ُﻨﺼﺢ‬
‫ﺘ ﺔ ‪،‬ﻳ‬
‫ﺑ‬‫ﺛﺎ‬
‫ﻋﻨﺪﺗﺼﻤﻴﻢ دواﺋﺮ ‪CMOS‬‬
‫ﺑﻮاﺳﻄ ﺔ ‪Eq. (5.5).‬‬‫ﺑﺔ‬
‫ﺒ ﺔ اﻟﻤﻄﻠﻮ‬
‫ﺘﻢ إﻋﻄﺎء اﻟﻨ ﺴ‬
‫ﺘﻨﺎﻇﺮة‪.‬ﻳ‬
‫زﻳﺎدة ﻫﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء إﱃ اﻟﺤﺪ اﻷﻗﺼﻰ واﻟﺤﺼﻮل ﻋﲆ ﺧﺼﺎﺋﺺ ﻣ‬
‫ﺒ ﺔ اﻟﻌﺎﻛ ﺲ ‪CMOS‬‬
‫ﺘ‬‫ﺒﺪﻳﻞ ﻋ‬
‫ﺗ‬‫ﺜﺎل ‪5.1‬‬
‫ﻣ‬
‫ﺒﻖ ﻓ ﻲ ﻋﻤﻠﻴ ﺔ ‪CMOS‬اﻟﻌﺎﻣ ﺔ ‪0.25‬ﻣﻢ ‪،‬ﺗﻘﻊ‬

‫ﺒﺪﻳﻞ ﻟﻌﺎﻛ ﺲ ‪CMOS ،‬اﻟﻤﻄ‬
‫ﺘ‬‫ﺑﺤﻴ ﺚﺗﻜﻮن ﻋ‬
‫ﺘﻮرا ت ‪PMOS‬و ‪NMOS‬‬
‫ﺘﻖ أﺣﺠﺎمﺗﺮاﻧﺰﺳ‬
‫ﻧﺤﻦ ﻧﺸ‬
‫ﺒﻠﻎ ‪2.5‬ﻓﻮﻟ ﺖ‪.‬أدﻧﻰ ﺣﺠﻢ ﻟﻠﺠﻬﺎز ﻟﻪ‬
‫ﺘﺮض أن ﺟﻬﺪ إﻣﺪادﻳ‬
‫ﺜﺎل ‪3.7 ،‬وﻧﻔ‬
‫ﺘﺨﺪم ﻣﻌﻠﻤﺎ ت اﻟﻌﻤﻠﻴ ﺔ اﻟﻮاردة ﻓ ﻲ اﻟﻤ‬
‫ﺒﺎن اﻹﻣﺪاد‪ .‬ﻧ ﺴ‬
‫ﺑﻴﻦ ﻗﻀ‬‫ﺘﺼﻒ‬
‫ﻓ ﻲ اﻟﻤﻨ‬
‫ﺒﻠﻎ ‪1.5.‬‬
‫ﺒ ﺔ ﻋﺮض ‪ /‬ﻃﻮلﺗ‬
‫ﻧﺴ‬
‫ﺑﻤ ﺴﺎﻋﺪة ‪Eq. (5.5) ،‬ﻧﺠﺪ‬
‫ص‬ ‫= )‪(W ¤L‬‬ ‫_ ‪115 10–6‬‬ ‫‪- 0.63‬‬ ‫‪---------------‬‬ ‫)‪= 3.5 (1.25 - 0.4 - 1.0 2‬‬
‫‪¤2) ´ ---------------------------------------‬‬
‫‪-------------------‬‬ ‫‪-------------------------‬‬ ‫‪----------‬‬ ‫‪0.63 (1.25 - 0.43‬‬
‫)‪(W ¤L‬ن‬ ‫_ ‪30 10–6‬‬ ‫‪1.0‬‬
‫ﺒ ﺔ ‪NMOS‬‬
‫ﺒ ﺔ ‪PMOS / NMOS ،‬ﻛﻤﺎﺗﻢ اﻟﺤﺼﻮل ﻋﻠﻴﻬﺎ ﻣﻦ ﺧﻼل ﻣﺤﺎﻛﺎة اﻟﺪاﺋﺮة‪.‬ﺗﺆﻛﺪ ﻧ ﺴ‬
‫ﺒﺪﻳﻞ ﻛﺪاﻟ ﺔ ﻟﻨ ﺴ‬
‫ﺘ‬‫ﻳﻮﺿﺢ اﻟﺸﻜﻞ ‪5.7‬ﻗﻴﻢ ﻋ‬
‫ﺑﻬﺎ اﻟﻤﻌﺎدل‪(5.5). .‬‬‫ﺒﺄ‬
‫ﺘ ﻲﺗﻨ‬
‫ﺒﺪﻳﻞ ‪1.25‬ﻓﻮﻟ ﺖ اﻟﻘﻴﻤ ﺔ اﻟ‬
‫ﺒ ﺔﺗ‬
‫ﺘ‬‫ﺒﺎﻟﻐ ﺔ ‪3.4‬ﻟﻌ‬
‫‪PMOS /‬اﻟﻤﺤﺎﻛﺎة اﻟ‬
‫ﺘﻤﺎم‪:‬‬
‫ﺜﻴﺮة ﻟﻼ ﻫ‬
‫ﺑﻌﺾ اﻟﻤﻼﺣﻈﺎ ت اﻟﻤ‬
‫ﺘﺞ ﻋﻦﺗﺤﻠﻴﻞ ﻣﻨﺤﻨﻰ اﻟﺸﻜﻞ ‪5.7‬‬
‫ﻳﻨ‬
‫ﺒﻴﻞ‬‫ﺒ ﺔ )ﻋﲆﺳ‬ ‫ﺘﻼﻓﺎ ت اﻟﺼﻐﻴﺮة ﻓ ﻲ اﻟﻨ ﺴ‬‫ﺒ ﺔ اﻟﺠﻬﺎز‪ .‬ﻫﺬاﻳﻌﻨ ﻲ أن اﻻﺧ‬

‫ﺘﻐﻴﺮا ت ﻓ ﻲ ﻧ ﺴ‬
‫ﺒ ًﻴﺎ ﻟﻠ‬
‫‪1.‬اﻟﺠﻬﺎز اﻟﻈﺎ ﻫﺮي ﻏﻴﺮ ﺣ ﺴﺎس ﻧ ﺴ‬
‫ﺒﻂ‬
‫ﺒﻮﻟ ﺔ ﻓ ﻲ اﻟﺮﺳﻮم واﻟﻨﻤﺎذج اﻟﺼﻨﺎﻋﻴ ﺔ ﺿ‬
‫ﺒﻴﺮ‪ .‬ﻟﺬﻟﻚ ‪ ،‬ﻣﻦ اﻟﻤﻤﺎرﺳﺎ ت اﻟﻤﻘ‬‫ﺑﺸﻜﻞ ﻛ‬ ‫ﺜﺎل ‪ ،‬ﺟﻌﻠﻬﺎ ‪3‬أو )‪2.5‬ﻻﺗﺰﻋﺞ ﺣﺮف اﻟﻨﻘﻞ‬ ‫اﻟﻤ‬
‫ﺒﺔ‬
‫ﺜﺎل أﻋﻼه ‪،‬ﻳﺆديﺗﻌﻴﻴﻦ اﻟﻨ ﺴ‬
‫ﺒ ﺔ ﻟﻠﻤ‬
‫ﺑﺎﻟﻨ ﺴ‬‫ﺛﻞ اﻟﺪﻗﻴﻖ‪.‬‬
‫ﺘﻤﺎ‬
‫ﺑ ﺔ ﻟﻘﻴﺎس اﻟ‬
‫ﺘﻮر ‪PMOS‬ﻋﲆ ﻗﻴﻢ أﺻﻐﺮ ﻣﻦﺗﻠﻚ اﻟﻤﻄﻠﻮ‬
‫ﻋﺮضﺗﺮاﻧﺰﺳ‬
‫ﺘﻮاﻟ ﻲ‪.‬‬
‫ﺒﻠﻎ ‪1.22‬ﻓﻮﻟ ﺖ و ‪1.18‬ﻓﻮﻟ ﺖ و ‪1.13‬ﻓﻮﻟ ﺖ ﻋﲆ اﻟ‬
‫ﺒﺪﻳﻞﺗ‬
‫ﺒﺎ تﺗ‬
‫ﺘ‬‫إﱃ ‪3‬و ‪2.5‬و ‪2‬إﱃ ﻋ‬
‫‪1.8‬‬
‫‪1.7‬‬
‫‪1.6‬‬
‫‪1.5‬‬
‫‪1.4‬‬
‫م‬ ‫‪1.3‬‬
‫‪1.2‬‬
‫‪1.1‬‬
‫‪1‬‬
‫‪0.9‬‬
‫ﺒﺔ‬
‫ﺑﻞ ﻧ ﺴ‬
‫ﺒﺪﻳﻞ اﻟﻌﺎﻛ ﺲ اﻟﻤﺤﺎﻛﺎة ﻣﻘﺎ‬
‫ﺒ ﺔﺗ‬
‫ﺘ‬‫اﻟﺸﻜﻞ ‪5.7‬ﻋ‬
‫‪0.8‬‬
‫‪1‬‬ ‫‪PMOS / NMOS (0.25‬ﻣﻢ )‪CMOS ، VDD = 2.5 V‬‬
‫‪0 10‬‬ ‫‪10‬‬
‫ن ‪Wp / W‬‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﻓﻴﻦ‬
‫‪Vmb‬‬
‫ﻓﻴﻦ‬ ‫ﺻﻮ ت‬
‫‪Vma‬‬
‫ر‬
‫ﺻﻮ ت‬ ‫ﺻﻮ ت‬
‫ر‬ ‫ﺒ ﺔ اﻟﻤﻌﺪﻟ ﺔ‬
‫ﺘ‬‫ﺑ ﺔ اﻟﻌﺎﻛ ﺲ ﻣﻊ اﻟﻌ‬
‫ﺘﺠﺎ‬
‫ب( اﺳ‬ ‫ر‬
‫ﺑ ﺔ اﻟﻌﺎﻛ ﺲ اﻟﻘﻴﺎﺳ ﻲ‬
‫ﺘﺠﺎ‬
‫)أ( اﺳ‬
‫ﺛﻮﻗﻴ ﺔ اﻟﺪاﺋﺮة‪.‬‬
‫ﺒ ﺔ اﻟﻌﺎﻛ ﺲ إﱃﺗﺤ ﺴﻴﻦ ﻣﻮ‬
‫ﺘ‬‫اﻟﺸﻜﻞ ‪5.8‬ﻳﻤﻜﻦ أنﻳﺆديﺗﻐﻴﻴﺮ ﻋ‬
‫ﺘ ﺔ ﻟـ ‪VTC.‬‬
‫ﺒ ﺔ ‪ Wp / Wn‬ﻫﻮﺗﺤﻮﻳﻞ اﻟﻤﻨﻄﻘ ﺔ اﻟﻤﺆﻗ‬
‫ﺛﻴﺮﺗﻐﻴﻴﺮ ﻧ ﺴ‬
‫ﺗﺄ‬
‫‪2.‬‬
‫ﺘﻮاﻟ ﻲ‪.‬ﻳﻤﻜﻦ أنﺗﻜﻮن ﻫﺬه اﻟﺨﺎﺻﻴ ﺔ ﻣﻔﻴﺪة ﻟﻠﻐﺎﻳ ﺔ ‪،‬‬
‫ﺗﺆدي زﻳﺎدة ﻋﺮض ‪PMOS‬أو ‪NMOS‬إﱃﺗﺤﺮﻳﻚ ‪VM‬ﻧﺤﻮ ‪VDD‬أو ‪GND‬ﻋﲆ اﻟ‬
‫ﺜﺎل اﻟﺸﻜﻞ‬
‫ﺘﻀﺢ ﻫﺬا ﻣﻦ ﺧﻼل ﻣ‬
‫ﺘﺼﻤﻴﻤﺎ ت‪.‬ﻳ‬
‫ﺑﻌﺾ اﻟ‬‫ﺑﺎﻟﻔﻌﻞ ﻓ ﻲ‬‫ﺑﺔ‬
‫ﺘﻜﺎﻓﺌ ﺔ ﻣﺮﻏﻮ‬
‫ﺘﺸﻨﺠﺎ ت اﻟﻼإرادﻳ ﺔ ﻟﺼﻔﺎ ت اﻟﻨﻘﻞ ﻏﻴﺮ اﻟﻤ‬
‫ﺣﻴ ﺚ إن اﻟ‬
‫ﺛﻞ إﱃ ﻗﻴﻢ ﺧﺎﻃﺌ ﺔ )اﻟﺸﻜﻞ ‪5.8‬‬
‫ﺘﻤﺎ‬
‫ﺒﺮ ﻋﺎﻛ ﺲ ﻣ‬
‫ﺒ ﺔ ﻟﻠﻐﺎﻳ ﺔ‪ .‬ﻗﺪﻳﺆديﺗﻤﺮﻳﺮ ﻫﺬه اﻹﺷﺎرة ﻋ‬
‫‪5.8.‬اﻹﺷﺎرة اﻟﻮاردة ‪Vin‬ﻟﻬﺎ ﻗﻴﻤ ﺔ ﺻﻔﺮﻳ ﺔ ﺻﺎﺧ‬
‫ﺑ ﺔ ﺻﺤﻴﺤ ﺔ )اﻟﺸﻜﻞ ‪ 5.8‬ب(‪ .‬ﻋﻼوة ﻋﲆ ذﻟﻚ ﻓ ﻲ اﻟﻨﺺ ‪،‬‬
‫ﺘﺠﺎ‬
‫ﺘﺞ ﻋﻨﻪ اﺳ‬
‫ﺒ ﺔ اﻟﻌﺎﻛ ﺲ ‪ ،‬ﻣﻤﺎﻳﻨ‬
‫ﺘ‬‫أ(‪.‬ﻳﻤﻜﻦ ﻣﻌﺎﻟﺠ ﺔ ذﻟﻚ ﻋﻦ ﻃﺮﻳﻖ رﻓﻊ ﻋ‬
‫ﺑ ﺔ‪.‬‬
‫ﺘﻜﺎﻓﺌ ﺔ ﻣﺮﻏﻮ‬
‫ﺒﺪﻳﻞ ﻏﻴﺮ اﻟﻤ‬
‫ﺘ‬‫ﺒﺎ ت اﻟ‬
‫ﺘ‬‫ﺳﻨﺮى ﺣﺎﻻ ت دارة أﺧﺮى ﺣﻴ ﺚﺗﻜﻮن اﻟﻤﺤﻮﻻ ت ذا ت ﻋ‬
‫ﺘﻮر‬
‫ﺒ ﺔ اﻟ‬
‫ﺘ‬ ‫ﺑﺎﻷﻣﺮ اﻟ ﺴﻬﻞ ‪ ،‬ﺧﺎﺻ ًﺔ ﻋﻨﺪﻣﺎﺗﻜﻮن ﻧ ﺴ‬
‫ﺒ ﺔ ﺟﻬﺪ اﻹﻣﺪاد إﱃ ﻋ‬ ‫ﺒﻴﺮة ﻟﻴ ﺲ‬
‫ﺑﻜﻤﻴ ﺔ ﻛ‬‫ﺒﺪﻳﻞ‬
‫ﺘ‬‫وﻣﻊ ذﻟﻚ ‪ ،‬ﻓﺈنﺗﻐﻴﻴﺮ ﻋ‬
‫ﺒﻠﻎ ‪11 ،‬واﻟﺰﻳﺎدا ت اﻹﺿﺎﻓﻴ ﺔ‬
‫ﺘﻮرﺗ‬
‫ﺒ ﺔﺗﺮاﻧﺰﺳ‬
‫ﺘﻄﻠ ﺐ ﻧ ﺴ‬
‫ﺒ ﺔ إﱃ ‪1.5‬ﻓﻮﻟ ﺖﻳ‬
‫ﺘ‬‫ﺘﺤﺮﻳﻚ اﻟﻌ‬
‫ﺜﺎﻟﻨﺎ اﻟﺨﺎص(‪ .‬ﻟ‬
‫ﺒ ًﻴﺎ ‪(2.5 / 0.4 = 6‬ﻟﻤ‬
‫ﺻﻐﻴﺮة ﻧ ﺴ‬
‫ﺘﻤ ﻲ‪.‬‬
‫ﺒﻪ ﻟﻮﻏﺎرﻳ‬
‫ﺜﻤﻦ‪ .‬ﻻﺣﻆ أن اﻟﺸﻜﻞ ‪5.7‬ﻣﺮﺳﻮم ﻓ ﻲ ﺷﻜﻞ ﺷ‬
‫ﺑﺎ ﻫﻈ ﺔ اﻟ‬
‫‪ 5.3.2‬ﻫﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء‬
‫‪dVout‬‬
‫ﺘﺸﻐﻴﻞ ﻟﻠﻌﺎﻛ ﺲ ﺣﻴ ﺚ ‪= –1‬‬
‫ﺘﺎ اﻟ‬ ‫ﻓ ﻲ ‪.‬ﺑﺤﻜﻢ اﻟ‬
‫ﺘﻌﺮﻳﻒ ‪VIH ،‬و ‪ VIL‬ﻫﻤﺎ ﻧﻘﻄ‬
‫ﺒﻴﺬ _‬
‫ﻧ‬
‫ﺒﺮ ‪ ،‬اﻟﺬي ﺷﻜﻠﻪ اﻟﻌﺎﻛ ﺲ ‪ ،‬ﻣ ﺴﺎوﻳًﺎ ﻟـ ‪- 1.‬ﻓ ﻲ‬

‫ﺘ ﻲﻳﻜﻮن ﻓﻴﻬﺎ ﻛ ﺴ ﺐ ‪g‬ﻟﻠﻤﻜ‬
‫ﺘﻨﺎﻇﺮﻳ ﺔ ‪ ،‬ﻫﺬه ﻫ ﻲ اﻟﻨﻘﺎط اﻟ‬
‫ﺑﻤﺼﻤﻢ اﻟﺪاﺋﺮة اﻟ‬‫اﻟﻤﺼﻄﻠﺤﺎ ت اﻟﺨﺎﺻ ﺔ‬
‫ﺒﻴﺮا ت ‪ana lytical‬ﻟـ ‪VIH‬و ‪VIL ،‬ﻓﻬﺬهﺗﻤﻴﻞ إﱃ أنﺗﻜﻮن ﻏﻴﺮ ﻋﻤﻠ ﻲ وﻻﻳﻘﺪمﺳﻮى اﻟﻘﻠﻴﻞ ﻣﻦ‬
‫ﺘﻘﺎقﺗﻌ‬
‫ﺑﺎﻟﻔﻌﻞ اﺷ‬‫ﺣﻴﻦ أﻧﻪ ﻣﻦ اﻟﻤﻤﻜﻦ‬
‫ﺘ ﻲﺗ ﺴﺎﻋﺪ ﻓ ﻲﺗﺤﺪﻳﺪ ﻫﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء‪.‬‬
‫اﻟﻤﻌﻠﻮﻣﺎ ت ﺣﻮل اﻟﻌﻮاﻣﻞ اﻟ‬
‫ﺑﻮاﺳﻄ ﺔ‬‫ﺘﻘﺎل‬
‫ﺘﻢﺗﻘﺮﻳ ﺐ ﻣﻨﻄﻘ ﺔ اﻻﻧ‬
‫ﺘﻌﺮﻳﻒ ﻟـ ‪VTC ،‬ﻛﻤﺎ ﻫﻮ ﻣﻮﺿﺢ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.9.‬ﻳ‬
‫ﺘﻌﺪد اﻟ‬
‫ﺘﺨﺪامﺗﻘﺮﻳ ﺐ ﺧﻄ ﻲ ﻣ‬
‫ﺑ ﺴﻂ ﻫﻮ اﺳ‬
‫ﻧﻬﺞ أ‬
‫ﺘﺤﺪﻳﺪ ﻧﻘﺎط ‪VIH‬و ‪VIL .‬اﻟﺨﻄﺄ‬
‫ﺘﻘﺎﻃﻊ ﻣﻊ ﺧﻄﻮط ‪VOH‬و ‪VOL‬ﻟ‬
‫ﺘﻢ اﺳ‬
‫ﺒﺪﻳﻞ ‪VM.‬ﻳ‬
‫ﺘ‬‫ﺒﻪ اﻟﻜ ﺴ ﺐ ‪g‬ﻋﻨﺪ ﻋ‬
‫ﺘﻘﻴﻢ ‪،‬ﻳ ﺴﺎوي ﻛ ﺴ‬
‫ﺧﻂ ﻣ ﺴ‬
‫اﻟﺬيﺗﻢ إدﺧﺎﻟﻪ ﺻﻐﻴﺮ وﺟﻴﺪ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫اﻟﻘ ﺴﻢ ‪5.3‬‬ ‫ﺑﺖ‬

‫ﺜﺎ‬
‫ﺗﻘﻴﻴﻢ ﻣ‬ ‫‪153‬‬
‫ﺻﻮ ت‬
‫‪VOH‬‬
‫‪VM‬‬
‫ﺘﻘﺎق‬
‫ﺒ ﺴﻂ اﺷ‬
‫ﺋ ﻲ ﻟـ ‪VTC‬ﻳ‬
‫ﺘﻘﺮﻳ ﺐ اﻟﺨﻄ ﻲ اﻟﺠﺰ‬
‫اﻟﺸﻜﻞ ‪5.9‬اﻟ‬
‫‪VIL‬و ‪VIH.‬‬
‫ﻓﻴﻦ‬
‫اﻟﻤﺠﻠﺪ‬
‫إرادة‬ ‫ﺒﺸﺮي‬
‫ﻓﻴﺮوس اﻟﻌﻮز اﻟﻤﻨﺎﻋ ﻲ اﻟ‬
‫ﺘﻘﺎل ‪VIH - VIL‬و ‪VIH‬و ‪VIL‬‬

‫ﺘﺎﻟﻴ ﺔ ﻟﻌﺮض ﻣﻨﻄﻘ ﺔ اﻻﻧ‬
‫ﺒﻴﺮا ت اﻟ‬
‫ﺘﻌ‬‫ﺘﺞ ﻋﻦ ﻫﺬا اﻟﻨﻬﺞ اﻟ‬
‫ﺘﺼﻤﻴﻢ اﻷوﻟ ﻲ‪.‬ﻳﻨ‬
‫ﺿﻤﻦ ﻧﻄﺎق ﻣﺎ ﻫﻮ ﻣﻄﻠﻮ ب ﻟﻠ‬
‫وﻣﺤﻠﻮل اﻟﻀﻮﺿﺎء ‪NMH‬و ‪NML .‬‬
‫=‬ ‫= )(_ _ ‪VOH‬‬ ‫‪–VDD‬‬

‫‪-------------‬‬
‫‪VIH - VIL‬‬
‫‪- ------------------------------‬‬
‫ز‬ ‫ز‬
‫=‬ ‫‪VM‬‬ ‫=‬ ‫‪VDD - VM‬‬ ‫)‪(5.7‬‬

‫‪+ -----------------------‬‬
‫‪VIH VM‬‬ ‫ﻛﺄس اﻟﻌﺎﻟﻢ‬
‫‪- -------‬‬
‫ز‬ ‫ز‬
‫‪NMH = VDD - VIH NML = VIL‬‬
‫ﺘﻘﺎﻟﻴ ﺔ ﻫﻮ‬
‫ﺘﺰاﻳﺪ أن ﻣﻜﺎﺳ ﺐ ﻋﺎﻟﻴ ﺔ ﻓ ﻲ اﻟﻤﻨﻄﻘ ﺔ اﻻﻧ‬
‫ﺑﺸﻜﻞ ﻣ‬‫ﺒﻴﺮا تﺗﺠﻌﻞ ﻣﻦ اﻟﻮاﺿﺢ‬
‫ﺘﻌ‬‫ﻫﺬه اﻟ‬
‫ﺒ ﺴﻴﻂ ﻫﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء إﱃ ‪VOH -‬‬
‫ﺘﻢﺗ‬
‫ﻣﺮﻏﻮ ب ﻓﻴﻪ ﺟﺪا‪ .‬ﻓ ﻲ اﻟﺤﺎﻟ ﺔ اﻟﻘﺼﻮى ﻟﻜ ﺴ ﺐ ﻏﻴﺮ ﻣﺤﺪود ‪،‬ﻳ‬
‫ﺘﺪانﺗﺄرﺟﺢ اﻟﺠﻬﺪ اﻟﻜﺎﻣﻞ‪.‬‬
‫ﺘﻮاﻟ ﻲ ‪ ،‬وﻳﻤ‬
‫‪VM‬و ‪VM - VOL‬ﻟـ ‪NMH‬و ‪NML ،‬ﻋﲆ اﻟ‬
‫ﺘﺮض‬
‫ﺑ ﺖ‪ .‬ﻧﺤﻦ ﻧﻔ‬
‫ﺜﺎ‬
‫ﺘﺤﺪﻳﺪ ﻛ ﺴ ﺐ ﻧﻘﻄ ﺔ اﻟﻮﺳﻂ ﻟﻌﺎﻛ ﺲ ‪CMOS‬اﻟ‬
‫ﺒﻘﻴﻨﺎ ﻟ‬
‫ﻳ‬
‫ﺘﻀﺢ ﻣﻦ اﻟﺸﻜﻞ‬
‫ﺑﺎﻟ ﺴﺮﻋ ﺔ‪.‬ﻳ‬‫ﺒﻌﺎن‬
‫ﻣﺮة أﺧﺮى أن ﻛﻼ ﻣﻦ ‪PMOS‬و ‪NMOS‬ﻣﺸ‬
‫ﺒﻊ‪.‬‬
‫ﺘﺸ‬‫ﺘﻴﺎرا ت ﻓ ﻲ ﻣﻨﻄﻘ ﺔ اﻟ‬
‫ﻓ ﻲ اﻟﺸﻜﻞ ‪5.4‬أن اﻟﻜ ﺴ ﺐ ﻫﻮ داﻟ ﺔ ﻗﻮﻳ ﺔ ﻟﻤﻨﺤﺪرا ت اﻟ‬
‫ﺑﺬﻟﻚ‬‫ﺘﺤﻠﻴﻞ ‪-‬اﻟﻘﻴﺎم‬
‫ﺘﺎﻟ ﻲ ﻻﻳﻤﻜﻦﺗﺠﺎ ﻫﻞ ﻋﺎﻣﻞﺗﻌﺪﻳﻞ ﻃﻮل اﻟﻘﻨﺎة ﻓ ﻲ ﻫﺬا اﻟ‬
‫ﺑﺎﻟ‬
‫و‬
‫ﺘﻴﺎر‬
‫ﺑﻴﻦ اﻟ‬‫ﺘﻤﻴﻴﺰ‬
‫ﺘﻘﺎق اﻟﻤﻜ ﺴ ﺐ ﻣﻦ ﺧﻼل اﻟ‬
‫ﻣﻦ ﺷﺄﻧﻪ أنﻳﺆدي إﱃ ﻣﻜﺎﺳ ﺐ ﻻ ﺣﺼﺮ ﻟﻬﺎ‪.‬ﻳﻤﻜﻦ اﻵن اﺷ‬
‫ﺑـ ‪Vin.‬‬‫ﺘﻌﻠﻖ‬
‫ﺒﺪﻳﻞ ‪ ،‬ﻓﻴﻤﺎﻳ‬
‫ﺘ‬‫اﻟﻤﻌﺎدﻟ ﺔ ‪ (5.8) ،‬ﺻﺎﻟﺤ ﺔ ﺣﻮل ﻋ‬
‫‪- -----------------‬‬
‫‪VDSATn‬‬
‫‪ö 1 +ælnVout‬‬ ‫‪() + Vin - VTn‬‬
‫‪knVDSATn‬‬
‫‪2‬‬ ‫‪ø‬‬ ‫ﻫﻮ‬
‫)‪(5.8‬‬
‫‪è‬‬ ‫‪ö (1 + lpVout - lpVDD‬‬ ‫‪)=0‬‬
‫‪VDSATp‬‬
‫‪kpVDSATp‬‬ ‫‪Vin - VDD – VTp‬‬
‫‪- ----------------‬‬
‫‪æ‬‬ ‫‪2‬‬ ‫‪ø‬‬
‫ﺘﻤﺎﻳﺰ وﺣﻞ ﻏﻠ ﺔ ‪dVout / dVin‬‬

‫اﻟ‬
‫‪dVout‬‬ ‫‪+‬‬
‫‪knVDSATn‬‬ ‫) ‪( () kpVDSATp 1 + lpVout - lpVDD‬‬
‫‪1 + lnVout‬‬
‫=‬ ‫‪----------------------------------------------------- -------------------------------------------------- -------------------------------------------------- -------------------------------------------‬‬
‫)‪(5.9‬‬
‫ﺒﻴﺬ _‬
‫ﻧ‬ ‫ﻓﻲك‬ ‫ن‬ ‫‪VDSATn‬‬
‫‪-‬‬
‫‪Vin - VTn +VDSATn p VDSATp Vin - VDD - VTp‬‬ ‫‪-‬‬
‫‪VDSATp‬‬
‫)‪(¤2)( ¤2‬ﻟﻴﺮة ﻟ‬
‫ﺒﻨﺎﻧﻴ ﺔ ك‬
‫ﺒﻴﺮ اﻟﻜ ﺴ ﺐ ‪،‬‬

‫ﺘﺞ ﻋﻨﻪﺗﻌ‬
‫ﺒﻂ ‪Vin = VM‬ﻳﻨ‬
‫ﺜﺎﻧﻴ ﺔ ‪ ،‬وﺿ‬
‫ﺑﻌﺾ اﻟﻤﺼﻄﻠﺤﺎ ت ﻣﻦ اﻟﺪرﺟ ﺔ اﻟ‬‫ﺗﺠﺎ ﻫﻞ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫‪1‬‬ ‫‪knVDSATn kpVDSATp +‬‬

‫=‬
‫ز‬
‫‪- -----------------‬‬ ‫‪-------------------------------------------------- -‬‬
‫اﻟﻤﻌﺮف )‪(VM‬‬ ‫ﺒﻨﺎﻧﻴ ﺔ‬

‫‪ln -‬ﻟﻴﺮة ﻟ‬
‫)‪(5.10‬‬
‫‪1 +‬ص‬
‫‪»------------------------------------------------- ------------------------------‬‬
‫) (‪(VM - VTn - VDSATn ¤2) ln - lp‬‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ ‪ ،‬وﺧﺎﺻ ﺔ‬
‫ﺑﻮاﺳﻄ ﺔ ﻣﻌﻠﻤﺎ ت اﻟ‬‫ﺒﺎ‬
‫ﺑﺸﻜﻞ ﺧﺎﻟﺺﺗﻘﺮﻳ ً‬‫ﺘﻢﺗﺤﺪﻳﺪ اﻟﻜ ﺴ ﺐ‬
‫ﺒﺮ اﻟﻌﺎﻛ ﺲ ﻟـ ‪Vin = VM.‬ﻳ‬
‫ﺘﻴﺎر ﻋ‬
‫ﺘﺪﻓﻖ اﻟ‬
‫ﻣﻊ اﻟﻤﻌﺮف ‪(VM) ،‬ﻳ‬
‫ﺒ ﺔ‪.‬‬
‫ﺘ‬‫ﺒﺪﻳﻞ ﺟﻬﺪ اﻟﻌ‬
‫ﺗ‬‫ﺘﻴﺎر اﻟﻌﺮض و‬
‫ﺛﺎﻧﻮﻳ ﺔ ﻓﻘﻂ ﻣﻦ ﺧﻼل اﺧ‬‫ﺑﻄﺮﻳﻘ ﺔ‬‫ﺛﺮ اﻟﻤﺼﻤﻢ‬
‫ﺘﺄ‬
‫ﺗﻌﺪﻳﻞ ﻃﻮل اﻟﻘﻨﺎة‪.‬ﻳﻤﻜﻦ أنﻳ‬
‫ﺜﺎل ‪5.2‬ﺧﺎﺻﻴ ﺔ ﻧﻘﻞ اﻟﺠﻬﺪ و ﻫﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء ﻟﻤﺤﻮل ‪CMOS‬‬

‫ﻣ‬
‫ﺘﻮر ‪0.375‬‬
‫ﺒﻠﻎ ‪3.4‬وﻣﻊ اﻟﺤﺪ اﻷدﻧﻰ ﻟﺤﺠﻢﺗﺮاﻧﺰﺳ‬
‫ﺗ‬‫ﺒ ﺔ ‪PMOS / NMOS‬‬
‫ﺑﻨ ﺴ‬‫ﺘﺮض وﺟﻮد ﻋﺎﻛ ﺲ ﻓ ﻲﺗﻘﻨﻴ ﺔ ‪CMOS‬اﻟﻌﺎﻣ ﺔ ‪0.25‬ﻣﻢ اﻟﻤﺼﻤﻤ ﺔ‬
‫اﻓ‬
‫= ‪NMOS (W‬ﻣﻢ ‪L = 0.25 ،‬ﻣﻢ ‪W / L = 1.5). ،‬ﻧﺤ ﺴ ﺐ أوﻻ ً اﻟﻜ ﺴ ﺐ ﻋﻨﺪ ‪VM (= 1.25‬ﻓﻮﻟ ﺖ( ‪،‬‬
‫‪6 0.63 =´ (1.25´ - 0.43‬‬

‫)‪´ - 0.63 ¤2) ´ (1 + 0.06 ´1.25) 59 10–6 1.5(VM‬‬ ‫‪1.5= 6115‬‬
‫–‪115 10‬‬ ‫اﻟﻤﻌﺮف‬
‫–‪10‬‬ ‫أ‬
‫=‬ ‫‪1‬‬ ‫‪0.63 1.5‬‬

‫–‪+ ´3.4 30 10‬‬ ‫‪6 ´1.0‬‬
‫‪´ ----------------------‬‬
‫ز‬ ‫‪)= –27.5‬ﻣﻜﺎﻓ ﺊ )‪5.10‬‬
‫‪-‬‬
‫‪0.06 + 0.1‬‬
‫‪-------------------------------------------------- -------------------------------------------------- --------------------------‬‬
‫_ ‪59 10-6‬‬
‫ﺘﺎﻟﻴ ﺔ ﻟـ ‪VIL‬و ‪VIH‬و ‪NML‬و ‪NMH :‬‬

‫ﺘﺞ ﻋﻦ ﻫﺬا اﻟﻘﻴﻢ اﻟ‬
‫ﻳﻨ‬
‫‪VIL = 1.2‬ﻓﻮﻟ ﺖ ‪VIH = 1.3 ،‬ﻓﻮﻟ ﺖ ‪NML = NMH = 1.2. ،‬‬
‫ﺜﺎﻟﻴ ﺔ‪ .‬اﻟﻘﻴﻢ اﻟﻔﻌﻠﻴ ﺔ‬

‫ﺒ ﺔ ﻣﻦ اﻟﻤ‬
‫ﺘﻢ اﻟﺤﺼﻮل ﻋﲆ ﺧﺎﺻﻴ ﺔ ﻗﺮﻳ‬
‫ﺘﻖ ﻣﻨﻪ‪.‬ﻳ‬
‫ﺑﺎﻹﺿﺎﻓ ﺔ إﱃ اﻟﻜ ﺴ ﺐ اﻟﻤﺸ‬‫ﻳﺮﺳﻢ اﻟﺸﻜﻞ ‪5.10‬اﻟﻤﺤﺎﻛﺎة ‪VTC‬ﻟﻠﻌﺎﻛ ﺲ ‪،‬‬
‫ﺘﻮاﻟ ﻲ ‪ ،‬ﻣﻤﺎﻳﺆدي إﱃ ﻫﻮاﻣ ﺶ ﺿﻮﺿﺎء ‪1.03‬ﻓﻮﻟ ﺖ و ‪1.05‬ﻓﻮﻟ ﺖ‪ .‬ﻫﺬه اﻟﻘﻴﻢ أﻗﻞ ﻣﻦ‬
‫ﻟـ ‪VIL‬و ‪ VIH‬ﻫ ﻲ ‪1.03‬ﻓﻮﻟ ﺖ و ‪1.45‬ﻓﻮﻟ ﺖ ﻋﲆ اﻟ‬
‫ﺑﺢ‪ .‬ﻛﻤﺎ ﻟﻮﺣﻆ ﻓ ﻲ اﻟﺸﻜﻞ ‪ 5.10‬ب ‪ ،‬ﻓﺈن اﻟﺤﺪ اﻷﻗﺼﻰ ﻟﻠﻜ ﺴ ﺐ )ﻋﻨﺪ )‪VM‬‬
‫ﺒﺎﻟﻎ ﻓ ﻲﺗﻘﺪﻳﺮ اﻟﺮ‬
‫ﺒﻴﻦ‪• :‬اﻟﻤﻌﺎدﻟ ﺔ‪(5.10) .‬ﻳ‬
‫ﺒ‬‫ﺘﻮﻗﻌ ﺔ ﻟ ﺴ‬
‫ﺗﻠﻚ اﻟﻤ‬
‫ﺘﻮاﻟ ﻲ‪• .‬ﻳﺮﺟﻊ أ ﻫﻢ اﻧﺤﺮاف إﱃ‬
‫ﺒﻠﻎ ‪1.17‬ﻓﻮﻟ ﺖ و ‪1.33‬ﻓﻮﻟ ﺖ ﻋﲆ اﻟ‬
‫ﺗ‬‫ﻗﻴﻤﺎ ﻟـ ‪VIL‬و ‪VIH‬‬
‫ً‬ ‫ﺘﺞ‬
‫ﻳ ﺴﺎوي ﻓﻘﻂ ‪17.‬و ﻫﺬا اﻟﻜ ﺴ ﺐ اﻟﻤﻨﺨﻔﺾﻳﻨ‬
‫ﺑﻬﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء اﻟﻔﻌﻠﻴ ﺔ‪.‬‬‫ﺘﻌﻠﻖ‬
‫ﺘﻔﺎﺋﻞ ﻓﻴﻤﺎﻳ‬
‫ﺘﻌﺮﻳﻒ ﻟـ ‪VTC ،‬و ﻫﻮ أﻣﺮ ﻣ‬
‫ﺘﻌﺪد اﻟ‬
‫ﺘﻘﺮﻳ ﺐ اﻟﺨﻄ ﻲ ﻣ‬
‫اﻟ‬
‫ﺘﻘﺪﻳﺮا ت ﻣﻦ اﻟﺪرﺟ ﺔ اﻷوﱃ‬

‫ﺗﻤﺎﻣﺎ ﻛ‬
‫ً‬ ‫ﺘ ﻲﺗﻢ اﻟﺤﺼﻮل ﻋﻠﻴﻬﺎ ﻣﻔﻴﺪة‬
‫ﺘﻌ‬‫وﻣﻊ ذﻟﻚ ‪ ،‬ﻓﺈن اﻟ‬
‫ﺛﻴﺮ ﻫﺎ‪.‬‬
‫ﺗﺄ‬
‫وﻛﺬﻟﻚ وﺳﺎﺋﻞﺗﺤﺪﻳﺪ اﻟﻤﻌﺎﻳﻴﺮ ذا ت اﻟﺼﻠ ﺔ و‬
‫ﺘﺎج اﻟﻤﻨﺨﻔﺾ واﻟﻌﺎﻟ ﻲ‪ .‬ﻟﻮﺣﻈ ﺖ ﻗﻴﻢ‬ ‫ﺘﺨﻠﺼﻨﺎ أ ً‬
‫ﻳﻀﺎ ﻣﻦ ﻋﻤﻠﻴﺎ ت اﻟﻤﺤﺎﻛﺎة ﻣﻘﺎوﻣ ﺔ ﺧﺮج اﻟﻌﺎﻛ ﺲ ﻓ ﻲ ﺣﺎﻻ ت اﻹﻧ‬ ‫ﺜﺎل ‪ ،‬اﺳ‬
‫ﺘﺎم ﻫﺬا اﻟﻤ‬
‫ﺘ‬‫ﻻﺧ‬
‫ﺗﺠ ﺔ ﻋﻨﺪ‬
‫ﺑﺎﻟﻀﻮﺿﺎء اﻟﻨﺎ‬‫ﺘﻌﻠﻖ‬
‫ﺑ ﺔ ﻓﻴﻤﺎﻳ‬
‫ﺒﻮا‬
‫ﺳﺎ ﺟﻴﺪًا ﻟﺤ ﺴﺎﺳﻴ ﺔ اﻟ‬
‫ﺒﺮ ﻣﻘﺎوﻣ ﺔ اﻟﺨﺮج ﻣﻘﻴﺎ ً‬
‫ﺘ‬‫ﺘﻮاﻟ ﻲ‪.‬ﺗﻌ‬
‫ﺒﻠﻎ ‪2.4‬ﻛﻴﻠﻮ واط و ‪3.3‬ﻛﻴﻠﻮ واط ‪ ،‬ﻋﲆ اﻟ‬
‫ﻣﻨﺨﻔﻀ ﺔﺗ‬
‫اﻟﺨﺮج ‪ ،‬وﻳﻔﻀﻞ أنﺗﻜﻮن ﻣﻨﺨﻔﻀ ﺔ ﻗﺪر اﻹﻣﻜﺎن‪.‬‬
‫ﺘﻊ‬
‫ﺘﻤ‬‫ﺒﺮ ﺻﻮ تﺗﻨﺎﻇﺮي ‪ ،‬ﺣﻴ ﺚﻳ‬
‫ﺑ ﺖ ﻛﻤﻜ‬
‫ﺜﺎ‬
‫ﺘﺨﺪام ﻋﺎﻛ ﺲ ‪CMOS‬اﻟ‬ ‫ﺘﻐﺮ ب( ‪،‬ﻳﻤﻜﻦ أ ً‬
‫ﻳﻀﺎ اﺳ‬ ‫ﺑﺸﻜﻞ ﻣﻔﺎﺟ ﺊ )أو ﻟﻴ ﺲ ﻣﻦ اﻟﻤ ﺴ‬
‫‪SIDELINE:‬‬
‫ﺒﻴﺎﻧ ﻲ ﻟﻠﺸﻜﻞ ‪ 5.10‬ب‪ .‬ﻛﻤﺎ‬
‫ﺑﻪ‪ .‬ﻫﺬه اﻟﻤﻨﻄﻘ ﺔ ﺿﻴﻘ ﺔ ﻟﻠﻐﺎﻳ ﺔ ‪ ،‬ﻛﻤﺎ ﻫﻮ واﺿﺢ ﻓ ﻲ اﻟﺮﺳﻢ اﻟ‬‫ﺘﻘﺎل اﻟﺨﺎﺻ ﺔ‬
‫ﺑﻤﻜﺎﺳ ﺐ ﻋﺎﻟﻴ ﺔ إﱃ ﺣﺪ ﻣﺎ ﻓ ﻲ ﻣﻨﻄﻘ ﺔ اﻻﻧ‬
‫ﺒﺎ ت أﺣﺪ‬
‫ﺛ‬‫ﺘﺨﺪام ﻫﺬه اﻟﻤﻼﺣﻈ ﺔ ﻹ‬
‫ﺜﻞ رﻓﺾ ﺿﻮﺿﺎء اﻹﻣﺪاد‪ .‬وﻣﻊ ذﻟﻚ ‪،‬ﻳﻤﻜﻦ اﺳ‬
‫ﺒﺮ اﻟﺼﻮ ت اﻷﺧﺮى ﻣ‬
‫ﺘﻠﻘﻰ ﻋﻼﻣﺎ ت ردﻳﺌ ﺔ ﻋﲆ ﺧﺼﺎﺋﺺ ﻣﻜ‬
‫أﻧﻪﻳ‬
‫ﺑﺤﻴ ﺚ‬‫ﺑﺮة ‪،‬‬
‫ﺘﺼﻒ اﻟﻤﻨﻄﻘ ﺔ اﻟﻌﺎ‬
‫ﺒﺮ اﻟﺼﻮ ت ﻓ ﻲ ﻣﻨ‬
‫ﺘﺤﻴﺰ ﻣﻜ‬
‫ﺑ‬‫ﺘﻨﺎﻇﺮي‬
‫ﺘﻨﺎﻇﺮي واﻟﺮﻗﻤ ﻲ‪ .‬ﺣﻴ ﺚﻳﻘﻮم اﻟﻤﺼﻤﻢ اﻟ‬
‫ﺘﺼﻤﻴﻢ اﻟ‬
‫ﺑﻴﻦ اﻟ‬‫ﺋﻴ ﺴﻴ ﺔ‬
‫ﺘﻼﻓﺎ ت اﻟﺮ‬
‫اﻻﺧ‬
‫ﺘﺸﻐﻴﻞ‬
‫ﺑ‬‫ﺘﻢ اﻟﺤﺼﻮل ﻋﲆ اﻟﺤﺪ اﻷﻗﺼﻰ ﻣﻦ اﻟﺨﻄﻴ ﺔ ‪،‬ﺳﻴﻘﻮم اﻟﻤﺼﻤﻢ اﻟﺮﻗﻤ ﻲ‬
‫ﻳ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫اﻟﻘ ﺴﻢ ‪5.3‬‬ ‫ﺑﺖ‬

‫ﺜﺎ‬
‫ﺗﻘﻴﻴﻢ ﻣ‬ ‫‪155‬‬
‫‪2.5‬‬ ‫‪0‬‬
‫‪-2‬‬
‫‪2‬‬
‫‪-4‬‬
‫‪-6‬‬
‫‪1.5‬‬
‫‪-8‬‬
‫‪-10‬‬
‫‪1‬‬
‫‪-12‬‬
‫‪-14‬‬
‫‪0.5‬‬
‫‪-16‬‬
‫‪0‬‬ ‫‪-18‬‬
‫‪0‬‬ ‫‪0.5‬‬ ‫‪1‬‬ ‫‪1.5‬‬ ‫‪2‬‬ ‫‪2.5‬‬ ‫‪0‬‬ ‫‪0.5‬‬ ‫‪1‬‬ ‫‪1.5‬‬ ‫‪2‬‬ ‫‪2.5‬‬
‫ﻓﻲ‬ ‫)ﻓ ﻲ(‬ ‫ﻓﻲ‬ ‫)ﻓ ﻲ(‬
‫ﻓﻲ‬ ‫ﻓﻲ‬
‫)أ(‬
‫) ب(‬
‫ﺑ ﻲ )أ( وﻛ ﺴ ﺐ اﻟﺠﻬﺪ ) ب( ﻟﻌﺎﻛ ﺲ ‪CMOS (0.25‬ﻣﻢ ‪CMOS ، VDD‬‬
‫اﻟﺸﻜﻞ ‪5.10‬ﺧﺎﺻﻴ ﺔ ﻣﺤﺎﻛﺎة ﻧﻘﻞ اﻟﺠﻬﺪ اﻟﻜﻬﺮ‬
‫‪= 2.5‬ﻓﻮﻟ ﺖ(‪.‬‬
‫ﺘﻄﺮﻓ ﺔ ‪ ،‬ﻣﻤﺎﻳﺆدي إﱃﺗﺤﺪﻳﺪ ﺟﻴﺪ وﻣﻨﻔﺼﻞ ﺟﻴﺪًا‬

‫ﺟﻬﺎز ﻓ ﻲ ﻣﻨﺎﻃﻖ اﻟﻼﺧﻄﻴ ﺔ اﻟﻤ‬
‫إﺷﺎرا ت ﻋﺎﻟﻴ ﺔ وﻣﻨﺨﻔﻀ ﺔ‪.‬‬
‫اﻟﻤﺸﻜﻠ ﺔ ‪ 5.2‬ﻫﻮاﻣ ﺶ ﺿﻮﺿﺎء اﻟﻌﺎﻛ ﺲ ﻟﻸﺟﻬﺰة ذا ت اﻟﻘﻨﺎة اﻟﻄﻮﻳﻠ ﺔ‬
‫ﺘﺮاض أن ‪PMOS‬و ‪NMOS‬ﻛﺬﻟﻚ‬

‫ﺑﺎﻓ‬‫ﺒﻴﺮا ت ﻋﻦ ﻫﻮاﻣ ﺶ اﻟﻜ ﺴ ﺐ واﻟﻀﻮﺿﺎء‬
‫ﺘﻖﺗﻌ‬
‫اﺷ‬
‫ﺒﻊ اﻟ ﺴﺮﻋ ﺔ‬
‫ﺑﺤﻴ ﺚﻳﻌﻤﻞﺗﺸ‬‫أﺟﻬﺰة اﻟﻘﻨﺎة اﻟﻄﻮﻳﻠ ﺔ )أو أن ﺟﻬﺪ اﻹﻣﺪاد ﻣﻨﺨﻔﺾ( ‪،‬‬
‫ﻻﻳﺤﺪ ث‪.‬‬
‫ﺘﺎﻧ ﺔ‬
‫‪5.3.3‬إﻋﺎدة اﻟﻨﻈﺮ ﻓ ﻲ اﻟﻤ‬
‫ﺘﻼﻓﺎ ت اﻟﺠﻬﺎز‬
‫اﺧ‬
‫ﺘﺸﻐﻴﻞ اﻻﺳﻤﻴ ﺔ وﻣﻌﻠﻤﺎ ت اﻟﺠﻬﺎز اﻟﻨﻤﻮذﺟﻴ ﺔ ‪،‬‬

‫ﺑ ﺔ ﻟﻈﺮوف اﻟ‬
‫ﺑﻮا‬‫ﺑﻴﻨﻤﺎ ﻧﺼﻤﻢ‬
‫ﺒﻴﺮة ﺟﺪًا‬
‫ﺘﺸﻐﻴﻞ اﻟﻔﻌﻠﻴ ﺔ ﻗﺪﺗﺰﻳﺪ ﻋﻦ درﺟ ﺔ ﺣﺮارة ﻛ‬
‫ﺋﻤﺎ أن درﺟ ﺔ ﺣﺮارة اﻟ‬
‫ﻳﺠ ﺐ أن ﻧﺪرك دا ً‬
‫ﺑﻨﺎ‪ .‬ﻟﺤ ﺴﻦ‬‫ﺘﺼﻤﻴﻢ اﻟﺨﺎﺻ ﺔ‬
‫ﺘﺨﺪﻣﻨﺎ ﻫﺎ ﻓ ﻲ ﻋﻤﻠﻴ ﺔﺗﺤ ﺴﻴﻦ اﻟ‬
‫ﺘ ﻲ اﺳ‬
‫ﺘﻨﺤﺮف ﻋﲆ اﻷرﺟﺢ ﻋﻦ اﻟﻘﻴﻢ اﻟﺪاﺧﻠﻴ ﺔ اﻻﺳﻤﻴ ﺔ اﻟ‬
‫ﺘﺼﻨﻴﻊﺳ‬
‫ﺑﻌﺪ اﻟ‬‫اﻟﻨﻄﺎق ‪ ،‬وأن ﻣﻌﻠﻤﺎ ت اﻟﺠﻬﺎز‬
‫اﻟﺤﻆ ‪ ،‬ﻓﺈن ﺧﺼﺎﺋﺺ اﻟﻌﺎﺻﻤ ﺔ‬

‫ﺘﻼﻓﺎ ت ‪ ،‬و‬
‫ﺘﻀﺢ أﻧﻪ ﻏﻴﺮ ﺣ ﺴﺎس إﱃ ﺣﺪ ﻣﺎ ﻟﻬﺬه اﻻﺧ‬
‫ﺑ ﺖﻳ‬
‫ﺜﺎ‬
‫ﻣﻦ اﻟﻌﺎﻛ ﺲ ‪CMOS‬اﻟ‬
‫ﺑﺎﻟﻔﻌﻞ‬‫ﺒﺢ ﻫﺬا‬
‫ﺘﺸﻐﻴﻞ‪ .‬أﺻ‬
‫ﺑ ﺔﺗﻌﻤﻞ ﻓ ﻲ ﻧﻄﺎق واﺳﻊ ﻣﻦ ﻇﺮوف اﻟ‬
‫ﺒﻮا‬
‫ﺗﻈﻞ اﻟ‬
‫ﺒ ﺔ ﻃﻔﻴﻔ ﺔ ﻓﻘﻂ‬
‫ﺘﻼﻓﺎ ت ﻓ ﻲ أﺣﺠﺎم اﻷﺟﻬﺰة ﻟﻬﺎ ﻧ ﺴ‬
‫واﺿﺢ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.7 ،‬اﻟﺬيﻳﻮﺿﺢ أن اﻻﺧ‬
‫ﺒﺪال‬
‫ﺘ‬‫ﺑﺈﻋﺎدة ﻣﺤﺎﻛﺎة ﺧﺎﺻﻴ ﺔ ﻧﻘﻞ اﻟﺠﻬﺪ ﻣﻦ ﺧﻼل اﺳ‬‫ﺒﺮ ‪ ،‬ﻗﻤﻨﺎ‬
‫ﺑﺸﻜﻞ أﻛ‬‫ﺑﺔ‬
‫ﺒﻮا‬
‫ﺘﺮﺿ ﺔ ﻟﻠ‬
‫ﺘﺄﻛﻴﺪ اﻟﻘﻮة اﻟﻤﻔ‬
‫ﺒﺪﻳﻞ اﻟﻌﺎﻛ ﺲ‪ .‬ﻟ‬
‫ﺒ ﺔﺗ‬
‫ﺘ‬‫ﺛﻴﺮ ﻋﲆ ﻋ‬
‫ﺗﺄ‬
‫ﺘﻴﻦ ﻣﻦ اﻟﺰاوﻳ ﺔ‬
‫اﻷﺟﻬﺰة اﻻﺳﻤﻴ ﺔ ﻣﻦ ﺧﻼلﺗﺠ ﺴﻴﺪ ﻫﺎ اﻷﺳﻮأ أو اﻷﻓﻀﻞ‪.‬ﺗﻢ رﺳﻢ ﺣﺎﻟ‬
‫ﺒﺎ إﱃ ﺟﻨ ﺐ ﻣﻊ ‪PMOS‬أدﻧﻰ ‪ ،‬و‬

‫ﺘﻮﻗﻊ ‪NMOS‬ﺟﻨ‬
‫اﻟﺸﻜﻞ ‪5.11:‬أﻓﻀﻞ ﻣﻦ اﻟﻤ‬
‫ﺑ ﺔ اﻻﺳﻤﻴ ﺔ ذﻟﻚ‬
‫ﺘﺠﺎ‬
‫ﺗﺠ ﺔ ﻣﻊ اﻻﺳ‬
‫اﻟ ﺴﻴﻨﺎرﻳﻮ اﻟﻤﻌﺎﻛ ﺲ‪.‬ﺗﻮﺿﺢ ﻣﻘﺎرﻧ ﺔ اﻟﻤﻨﺤﻨﻴﺎ ت اﻟﻨﺎ‬
‫ﺒﺪﻳﻞ ‪ ،‬وﻟﻜﻦﺗﺸﻐﻴﻞ‬
‫ﺘ‬‫ﺘﻐﻴﻴﺮا ت ﻓ ﻲ اﻟﻐﺎﻟ ﺐ ﻓ ﻲ ﺣﺪو ثﺗﺤﻮل ﻓ ﻲ ﻋ‬
‫ﺒ ﺐ اﻟ‬
‫ﺘﺴ‬‫ﺗ‬
‫ﺒﺮ ‪ ١٩٩٩ ١١:٤١ ،‬ص‬

‫ﺛﻨﻴﻦ ‪٦ ،‬ﺳ‬
‫‪2.5‬‬
‫‪2‬‬ ‫ﺟﻴﺪ ‪PMOS‬‬

‫‪NMOS‬ﺳﻴﺌ ﺔ‬
‫‪1.5‬‬
‫ﺑﺎﻻﺳﻢ ﻓﻘﻂ‬‫اﺳﻤﻰ‪ ،‬ﺻﻮرى ﺷﻜﲆ‪،‬‬
‫‪1‬‬
‫‪NMOS‬ﺟﻴﺪ‬
‫ﺑ ﺖ ‪VTC.‬اﻟﺠﻬﺎز "اﻟﺠﻴﺪ" ﻟﻪﺳﻤﺎﻛ ﺔ‬
‫ﺜﺎ‬
‫ﺘﻼﻓﺎ ت اﻟﺠﻬﺎز ﻋﲆ ﻋﺎﻛ ﺲ ‪CMOS‬اﻟ‬
‫ﺛﻴﺮ اﺧ‬
‫ﺗﺄ‬
‫اﻟﺸﻜﻞ ‪5.11‬‬
‫‪PMOS‬ﺳﻴﺌ ﺔ‬
‫‪0.5‬‬ ‫ﺒﺔ‬
‫ﺘ‬‫ﺘﺮ( ‪ ،‬وﻋ‬
‫ﺘﺮ( ‪ ،‬وﻋﺮض أﻋﲆ ‪(+30‬ﻧﺎﻧﻮﻣ‬
‫ﺘﺮ( ‪ ،‬وﻃﻮل أﺻﻐﺮ ‪(-25‬ﻧﺎﻧﻮﻣ‬
‫أﻛ ﺴﻴﺪ أﺻﻐﺮ ‪(- 3‬ﻧﺎﻧﻮﻣ‬
‫ﺘﻮر "اﻟ ﺴﻴ ﺊ"‪.‬‬
‫ﺒ ﺔ ﻟﻠ‬
‫ﺑﺎﻟﻨ ﺴ‬‫أﺻﻐﺮ ‪(-60‬ﻣﻴﻠﻠ ﻲ ﻓﻮﻟ ﺖ(‪ .‬واﻟﻌﻜ ﺲ ﺻﺤﻴﺢ‬
‫‪0‬‬
‫‪0‬‬ ‫‪0.5‬‬ ‫‪1‬‬ ‫‪1.5‬‬ ‫‪2‬‬ ‫‪2.5‬‬
‫ﻓ)ﻓ ﻲﻲ(‬
‫ﻓﻲ‬
‫ﺑﺔ‬
‫ﺒﻮا‬
‫ﺑﺄي ﺣﺎل ﻣﻦ اﻷﺣﻮال‪ .‬ﻫﺬا اﻟ ﺴﻠﻮك اﻟﻘﻮي اﻟﺬيﻳﻀﻤﻦ وﻇﺎﺋﻒ اﻟ‬‫ﺛﺮ‬
‫ﺘﺄ‬
‫ﺑ ﺔ ﻻﺗ‬
‫ﺒﻮا‬
‫اﻟ‬
‫ﺑﺖ‬
‫ﺜﺎ‬
‫ﺒﻴ ﺔ اﻟ‬
‫ﺒﻴﺮ ﻓ ﻲ ﺷﻌ‬
‫ﺑﺸﻜﻞ ﻛ‬‫ﻋﲆ ﻣﺪى ﻣﺠﻤﻮﻋ ﺔ واﺳﻌ ﺔ ﻣﻦ اﻟﻈﺮوفﺳﺎ ﻫﻢ‬
‫ﺑ ﺔ ‪CMOS.‬‬
‫ﺑﻮا‬
‫ﺗﺤﺠﻴﻢ ﺟﻬﺪ اﻟﻌﺮض‬
‫ﺘﻴ ﺔ اﻹﻣﺪاد‬
‫ﺘﻤﺮﻳﻔﺮض ﻋﲆ اﻟﻔﻮﻟ‬
‫ﺘﻜﻨﻮﻟﻮﺟ ﻲ اﻟﻤ ﺴ‬
‫ﺘﻮﺳﻊ اﻟ‬
‫ﻓ ﻲ اﻟﻔﺼﻞ ‪3 ،‬ﻻﺣﻈﻨﺎ أن اﻟ‬
‫ﺛﻴﺮ ذﻟﻚ‬
‫ﺘ ﺴﺎءل اﻟﻘﺎرئ ﻋﻦﺗﺄ‬
‫ﺑﻤﺎﻳ‬
‫ﺒﺎ‪ .‬ر‬
‫ﺘ ﺔﺗﻘﺮﻳ ً‬
‫ﺑ‬‫ﺛﺎ‬‫ﺑﻌﺎد اﻟﺠﻬﺎز‪ .‬ﻓ ﻲ اﻟﻮﻗ ﺖ ﻧﻔ ﺴﻪ ‪،‬ﺗﻈﻞ أﻋﻤﺎر ﺣﺪ ﺟﻬﺪ اﻟﺠﻬﺎز‬
‫ﺛﻠ ﺔﻷ‬
‫ﺑﻤﻌﺪﻻ ت ﻣﻤﺎ‬‫ﺗﻘﻠﻴﻞ‬
‫ﺘﻤﺮ اﻟﻤﺤﻮﻻ ت ﻓ ﻲ اﻟﻌﻤﻞ‬

‫ﺗﺠﺎه ﻋﲆ ﻣﻌﻠﻤﺎ تﺳﻼﻣ ﺔ اﻟﻌﺎﻛ ﺲ ‪ CMOS.‬ﻫﻞﺗ ﺴ‬
‫اﻻ‬
‫ﺘﻮﺳﻴﻊ ﻧﻄﺎق اﻟﻌﺮض؟‬
‫ﺘﻤﻠ ﺔ ﻟ‬
‫ﺘﻴ ﺔ و ﻫﻞ ﻫﻨﺎك ﺣﺪود ﻣﺤ‬
‫ﺘﻢ ﻗﻴﺎس اﻟﻔﻮﻟ‬
‫ﻋﻨﺪﻣﺎﻳ‬
‫ﺗﻢﺗﻘﺪﻳﻢﺗﻠﻤﻴﺢ أول ﺣﻮل ﻣﺎ ﻗﺪﻳﺤﺪ ث ﻓ ﻲ ‪Eq. (5.10) ،‬ﻣﻤﺎﻳﺪل ﻋﲆ أن‬
‫ﺘ ﺔ ‪r ،‬ﻓﺈن ‪VM‬‬
‫ﺑ‬‫ﺜﺎ‬
‫ﺘﻮر اﻟ‬
‫ﺒ ﺔ اﻟ‬
‫ﺒ ﺔ ﻟﻨ ﺴ‬
‫ﺑﺎﻟﻨ ﺴ‬‫ﺒﻘ ﺔ اﻟﻌﻠﻴﺎ! ﻻﺣﻆ أﻧﻪ‬
‫ﺘﻘﺎل ﻣﻊﺗﻘﻠﻴﻞ ﺟﻬﺪ اﻟﻄ‬
‫ﻓ ﻲ اﻟﻮاﻗﻊ ‪،‬ﻳﺰداد ﻛ ﺴ ﺐ اﻟﻌﺎﻛ ﺲ ﻓ ﻲ ﻣﻨﻄﻘ ﺔ اﻻﻧ‬
‫ﺒﺎ ﻣﻊ‬
‫ﺘﻨﺎﺳ ﺐﺗﻘﺮﻳ ً‬
‫ﻳ‬
‫ﺘﻠﻔ ﺔ ﻫﺬا ﻓﻘﻂ‬
‫ﺒﻴﻌ ﻲ( ﻟﺠﻬﻮد اﻹﻣﺪاد اﻟﻤﺨ‬
‫‪VDD.‬ﻻﻳﺆﻛﺪ رﺳﻢ ﻣﺨﻄﻂ ‪)VTC‬اﻟﻄ‬
‫ﺒﺔ‬
‫ﺘﻴ ﺔ اﻟﻘﺮﻳ‬
‫ﺘﻰﻳﻈﻬﺮ أن اﻟﻌﺎﻛ ﺲ ﺟﻴﺪ وﺣﻴﻮي ﻹﻣﺪاد اﻟﻔﻮﻟ‬
‫ﺗﺨﻤﻴﻦ ‪ ،‬وﻟﻜﻦ ﺣ‬
‫ﺑﺠﻬﺪ ‪0.5‬ﻓﻮﻟ ﺖ ‪-‬‬‫ﺘﻮرا ت اﻟﻤﻜﻮﻧ ﺔ )اﻟﺸﻜﻞ ‪5.12‬أ(‪.‬‬
‫ﺘ‬‫ﺟﻬﺪ اﻟﻌ‬
‫ﺘﻘﺎل‬
‫ﺘﻮرا ت ‪-‬ﻋﺮض اﻻﻧ‬
‫ﺒ ﺔ اﻟ‬
‫ﺘ‬‫و ﻫﻮ ﻓﻘﻂ ‪100‬ﻣﻴﻐﺎ ﻓﻮﻟ ﺖ ﻓﻮق ﻋ‬
‫ﺘﺤ ﺴﻦ‬
‫ﺑﻞ ‪2.5‬ﻓﻮﻟ ﺖ ‪ ،‬ﻟﺬﻟﻚ ‪ ،‬ﻧﻈ ﺮًا ﻟﻬﺬا اﻟ‬
‫ﺑﺢ ﻗﺪره ‪35) ،‬ﻓ ﻲ ﺣﻴﻦ أﻧﻬﺎﺗﺼﻞ إﱃ ‪17 ٪‬ﻣﻘﺎ‬
‫ﺗﻘﻴ ﺲ اﻟﻤﻨﻄﻘ ﺔ ‪10 ٪‬ﻓﻘﻂ ﻣﻦ ﺟﻬﺪ اﻹﻣﺪاد )ﻷﻗﺼﻰ ر‬
‫ﺘﻤﺮ ‪ ،‬ﻓﻠﻤﺎذا ﻻ ﻧﻔﻌﻞ ذﻟﻚ‬
‫ﻓ ﻲ ﺧﺼﺎﺋﺺ اﻟ‬
‫ﺛ ﺔ ﻣﻬﻤ ﺔ‬
‫ﺛﻼ‬‫ﺘﻴ ﺔ اﻟﻤﻨﺨﻔﻀ ﺔ اﻹﻣﺪاد؟‬
‫ﺗﻨﺎ اﻟﺮﻗﻤﻴ ﺔ ﻋﻨﺪ ﻫﺬه اﻟﻔﻮﻟ‬
‫ﺘﺮﺗﺸﻐﻴﻞ ﺟﻤﻴﻊ دارا‬
‫اﺧ‬
‫ﺒﺎدر إﱃ اﻟﺬ ﻫﻦ‪:‬‬
‫ﺘ‬‫اﻟﺤﺠﺞﺗ‬
‫ﺗﻤﺎﻣﺎ‬
‫ً‬ ‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ ‪ ،‬وﻟﻜﻨﻪ ﺿﺎر‬
‫ﺑ ﻲ ﻋﲆﺗ‬
‫ﺛﻴﺮ إﻳﺠﺎ‬
‫ﺑﺸﻜﻞ ﻋﺸﻮاﺋ ﻲ ﻟﻪﺗﺄ‬‫ﺘﻌﻠﻢ أنﺗﻘﻠﻴﻞ ﺟﻬﺪ اﻹﻣﺪاد‬
‫ﺘﺎﻟﻴ ﺔ ‪،‬ﺳﻮف ﻧ‬
‫•ﻓ ﻲ اﻷﻗ ﺴﺎم اﻟ‬
‫ﺑ ﺔ‪.‬‬
‫ﺒﻮا‬
‫ﻟﻸداء ﻋﲆ اﻟ‬
‫ﺘﻐﻴﺮا ت ﻓ ﻲ اﻟﺠﻬﺎز‬
‫ﺘﺰاﻳﺪ ﻟﻠ‬
‫ﺑﺸﻜﻞ ﻣ‬‫ﺘﻤﺮ ﺣ ﺴﺎﺳ ﺔ‬
‫ﺒﺢ ﺧﺎﺻﻴ ﺔ اﻟ‬
‫ﺗﺼ‬‫•‬
‫ﺑﻠ ﺔ ﻟﻠﻤﻘﺎرﻧ ﺔ‪.‬‬
‫ﺘﻴ ﺔ ﻗﺎ‬
‫ﺘﻴ ﺔ وأﻋﻤﺎر اﻟﻔﻮﻟ‬
‫ﺒﺢ اﻟﻔﻮﻟ‬
‫ﺑﻤﺠﺮد أنﺗﺼ‬‫ﺘﻮر ‪،‬‬
‫ﺒ ﺔ اﻟ‬
‫ﺘ‬‫ﺜﻞ ﻋ‬
‫ﻣﻌﻠﻤﺎ ت ﻣ‬
‫ﺑﻴﻨﻤﺎ ﻫﺬا ﻋﺎدة‬‫•زﻳﺎدة ﺟﻬﺪ اﻹﻣﺪادﻳﻌﻨ ﻲﺗﻘﻠﻴﻞﺗﺄرﺟﺢ اﻹﺷﺎرة‪.‬‬

‫ﺒﺎدل(‬
‫ﺘ‬‫ﺒﻬﺎ اﻟﺤﺪﻳ ﺚ اﻟﻤ‬
‫ﺒ‬‫ﺘ ﻲﻳ ﺴ‬
‫ﺜﻞ اﻟ‬
‫ﻳ ﺴﺎﻋﺪ ﻋﲆﺗﻘﻠﻴﻞ اﻟﻀﻮﺿﺎء اﻟﺪاﺧﻠﻴ ﺔ ﻓ ﻲ اﻟﻨﻈﺎم )ﻣ‬
‫ﺘﻮﺳﻊ‪.‬‬
‫ﺘ ﻲ ﻻﺗ‬
‫ﺜﺮ ﺣ ﺴﺎﺳﻴ ﺔ ﻟﻤﺼﺎدر اﻟﻀﻮﺿﺎء اﻟﺨﺎرﺟﻴ ﺔ اﻟ‬
‫ﺘﺼﻤﻴﻢ أﻛ‬
‫ﻳﺠﻌﻞ اﻟ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫اﻟﻘ ﺴﻢ ‪5.3‬‬ ‫ﺑﺖ‬

‫ﺜﺎ‬
‫ﺗﻘﻴﻴﻢ ﻣ‬ ‫‪157‬‬
‫‪2.5‬‬ ‫‪0.2‬‬
‫‪2‬‬
‫‪0.15‬‬
‫‪1.5‬‬
‫‪0.1‬‬
‫‪1‬‬
‫‪0.05‬‬
‫‪0.5‬‬
‫ﻛ ﺴ ﺐ ‪= -1‬‬
‫‪0‬‬ ‫‪0‬‬
‫‪0‬‬ ‫‪0.5‬‬ ‫‪1‬‬ ‫‪1.5‬‬ ‫‪2‬‬ ‫‪2.5‬‬ ‫‪0‬‬ ‫‪0.05‬‬ ‫‪0.1‬‬ ‫‪0.15‬‬ ‫‪0.2‬‬
‫)ﻓﻲ ﻲ(‬
‫ﻓ‬
‫ﻓﻲ‬ ‫)ﻓ ﻲ(‬
‫ﻓﻮﻟ ﺖ‬
‫ﻓﻲ‬
‫)أ(ﺗﻘﻠﻴﻞ ‪VDD‬ﻳﺤ ﺴﻦ اﻟﻜ ﺴ ﺐ ‪...‬‬ ‫ﺘﻴ ﺔ اﻟﻤﻨﺨﻔﻀ ﺔ ﻟﻠﻐﺎﻳ ﺔ ﻟﻺﻣﺪاد‪.‬‬

‫) ب( ﻟﻜﻨﻬﺎﺗﻨﻔﺼﻞ ﻋﻦ اﻟﻔﻮﻟ‬
‫‪.‬‬
‫اﻟﺸﻜﻞ ‪5.12 VTC‬ﻟﻤﺤﻮل ‪CMOS‬ﻛﺪاﻟ ﺔ ﻟﺠﻬﺪ اﻹﻣﺪاد ‪(0.25‬ﻣﻢﺗﻘﻨﻴ ﺔ ‪CMOS).‬‬
‫ﺘﻤﻠ ﺔ ﻟﻤﻘﻴﺎس اﻟﺠﻬﺪ ‪ ،‬ﻧﺤﻦ‬

‫ﺑﺎﻟﺤﺪود اﻟﻤﺤ‬‫ﺘﻌﻠﻖ‬
‫ﺒ ﺔ ﻋﲆ اﻟ ﺴﺆال اﻟﻤ‬
‫ﺛﺎﻗ‬‫ﺘﻘﺪﻳﻢ ﻧﻈﺮة‬
‫ﻟ‬
‫ﻗﺪ رﺳﻤﻮا ﻓ ﻲ اﻟﺸﻜﻞ ‪ 5.12‬ب ﺧﺎﺻﻴ ﺔ ﻧﻘﻞ اﻟﺠﻬﺪ ﻟﻨﻔ ﺲ اﻟﻌﺎﻛ ﺲ ﻟﻞ‬
‫ﺘﻮر‬
‫ﺘﻰ ‪200‬ﻣﻠﻠ ﻲ ﻓﻮﻟ ﺖ و ‪100‬ﻣﻠﻠ ﻲ ﻓﻮﻟ ﺖ و ‪50‬ﻣﻠﻠ ﻲ ﻓﻮﻟ ﺖ )ﻣﻊ اﻟﺤﻔﺎظ ﻋﲆ اﻟ‬
‫ﺟﻬﺪ إﻣﺪاد ﻣﻨﺨﻔﺾ ﺣ‬
‫ﺜﻴﺮ ﻟﻠﺪ ﻫﺸ ﺔ ‪ ،‬ﻣﺎ زﻟﻨﺎ ﻧﺤﺼﻞ ﻋﲆ ﺧﺎﺻﻴ ﺔ اﻟﻌﺎﻛ ﺲ ‪،‬‬
‫ﺑﺸﻜﻞ ﻣ‬‫ﺘﻮى(‪.‬‬
‫ﺒﺎ ت ﻋﲆ ﻧﻔ ﺲ اﻟﻤ ﺴ‬
‫ﺘ‬‫ﻋ‬
‫ﺘﻮرا ت‪.‬‬
‫ﺒ ﺔ اﻟﻔﺮﻋﻴ ﺔ ﻟﻠ‬
‫ﺘ‬‫ﺜﻮر ﻋﲆ أﻣ ﺔ ‪expla‬ﻓ ﻲ ﻋﻤﻠﻴ ﺔ اﻟﻌ‬
‫ﺘﻮرا ت!ﻳﻤﻜﻦ اﻟﻌ‬
‫ﺘﺸﻐﻴﻞ اﻟ‬
‫ﺑﻤﺎﻳﻜﻔ ﻲ ﻟ‬‫ﺒﻴ ﺮًا‬
‫ﺑﻴﻨﻤﺎ ﺟﻬﺪ اﻹﻣﺪاد ﻟﻴ ﺲ ﻛ‬‫ﻫﺬا‬
‫ﺒ ﺔ اﻟﻔﺮﻋﻴ ﺔ‬
‫ﺘ‬‫اﻟﻌ‬
‫ﺗﻮﻓﺮ ﻣﺎﻳﻜﻔ ﻲ‬
‫ﺘﻮﻳﺎ ت اﻟﻤﻨﺨﻔﻀ ﺔ واﻟﻌﺎﻟﻴ ﺔ ‪ ،‬و‬
‫ﺑﻴﻦ اﻟﻤ ﺴ‬‫ﺑﺔ‬
‫ﺒﻮا‬
‫ﺘ‬‫ﺘﻴﺎرا ت ﻛﺎﻓﻴ ﺔ ﻟ‬
‫اﻟ‬
‫ﺘﺤﻮﻳﻞ أ‬
‫ﺘﻴﺎرا ت اﻟ‬
‫ﺒﻮﻟ ﺔ‪.‬ﺗﻀﻤﻦ اﻟﻘﻴﻤ ﺔ اﻟﻤﻨﺨﻔﻀ ﺔ ﺟﺪًا ﻟ‬
‫ﺘﺎج ‪VTCs‬ﻣﻘ‬
‫ﻛ ﺴ ﺐ ﻹﻧ‬
‫ﺜﻞ اﻟ ﺴﺎﻋﺎ ت ‪،‬‬
‫ﺒﻴﻘﺎ ت )ﻣ‬
‫ﺘﻄ‬ ‫ﺒﻮﻻ ً ﻟ‬
‫ﺒﻌﺾ اﻟ‬ ‫ﺑﻄﻴﺌ ﺔ ﺟﺪًا وﻟﻜﻦ ﻗﺪﻳﻜﻮن ﻫﺬا ﻣﻘ‬‫ﻋﻤﻠﻴ ﺔ‬
‫ﺜﻼ(‪.‬‬
‫ﻓﻤ‬
‫ﺘ ﺴﺎ ب‬
‫ﺘﻮرﻳﺪ وﻧﻬﺞ اﻛ‬
‫ﺑ ﺔ‪ .‬ﻟﻢﺗﻌﺪ ‪VOL‬و ‪VOH‬ﻓ ﻲﺳﻜ ﺔ اﻟ‬
‫ﺒﻮا‬
‫ﺒﻴﺮ ﻓ ﻲ ﺧﺼﺎﺋﺺ اﻟ‬
‫ﺑﺪأﻧﺎ ﻓ ﻲ ﻣﻼﺣﻈ ﺔﺗﺪ ﻫﻮر ﻛ‬‫ﻋﻨﺪ ﺣﻮاﻟ ﻲ ‪100‬ﻣﻠﻠ ﻲ ﻓﻮﻟ ﺖ ‪،‬‬
‫ﺘﻘﺎﻟﻴ ﺔ‬
‫اﻟﻤﻨﻄﻘ ﺔ اﻻﻧ‬
‫ﺘﺤﻘﻴﻖ ﻣﻜﺎﺳ ﺐ ﻛﺎﻓﻴ ﺔ ل‬
‫ﺒﻴﻦ أن ﻫﺬا اﻷﺧﻴﺮ ﻫﻮﺗﻮﻗﻒ اﻟﻌﺮض اﻷﺳﺎﺳ ﻲ‪ .‬ﻟ‬
‫ﺗ‬‫‪1.‬‬
‫ﺗﻴﻦ = ‪fT‬‬
‫ﻓ ﻲ اﻟﺪاﺋﺮة اﻟﺮﻗﻤﻴ ﺔ ‪ ،‬ﻣﻦ اﻟﻀﺮوري أنﻳﻜﻮن اﻟﻌﺮض ﻋﲆ اﻷﻗﻞ ﻣﺮ‬
‫ﺘﻴ ﺔ اﻟﺤﺮارﻳ ﺔ اﻟﻮاردة ﻓ ﻲ اﻟﻔﺼﻞ ‪3‬‬
‫‪kT / q (= 25 mV‬ﻋﻨﺪ درﺟ ﺔ ﺣﺮارة اﻟﻐﺮﻓ ﺔ( ‪ ،‬اﻟﻔﻮﻟ‬
‫ﺒﺢ اﻟﻀﻮﺿﺎء اﻟﺤﺮارﻳ ﺔ ﻣﺸﻜﻠ ﺔ‬
‫ﺗﻀﺢ أﻧﻪﺗﺤ ﺖ ﻧﻔ ﺲ اﻟﺠﻬﺪ ‪،‬ﺗﺼ‬
‫]ﺳﻮاﻧ ﺴﻮن ‪72]. ،‬ا‬
‫ﺛﻮﻗ ﺔ‪.‬‬
‫ﺘﻤﻞ أنﻳﺆدي إﱃ ﻋﻤﻠﻴ ﺔ ﻏﻴﺮ ﻣﻮ‬
‫ﺣ ﺴﻨًﺎ ‪ ،‬ﻣﻦ اﻟﻤﺤ‬
‫ﻛﻴﻠﻮﺗ ﻲ‬
‫‪-----‬‬
‫>‬
‫‪VDDmin 2¼4‬‬
‫)‪(5.11‬‬
‫ف‬
‫ﺒﻴﻞ اﻟﻮﺣﻴﺪ ل‬
‫ﺘﺮح أن اﻟ ﺴ‬
‫ﺘﻮﺳﻴﻊ ﻧﻄﺎق اﻟﻌﺮض‪.‬ﻳﻘ‬
‫ﺜﻞ اﻟﺤﺪ اﻷدﻧﻰ اﻟﺤﻘﻴﻘ ﻲ ﻟ‬
‫ﻣﻜﺎﻓ ﺊ‪(5.11) .‬ﻳﻤ‬
‫ﺘﻘﻠﻴﻞ درﺟ ﺔ اﻟﺤﺮارة اﻟﻤﺤﻴﻄ ﺔ ‪ ،‬أو ﻓ ﻲ‬
‫ﺘﻌﻤﻞ أﻗﻞ ﻣﻦ ‪100‬ﻣﻠﻠ ﻲ ﻓﻮﻟ ﺖ ﻟ‬
‫اﻟﺤﺼﻮل ﻋﲆ ﻣﺤﻮﻻ ت ‪CMOS‬ﻟ‬
‫ﺒﺮﻳﺪ اﻟﺪاﺋﺮة‪.‬‬
‫ﺘ‬‫ﻛﻠﻤﺎ ت أﺧﺮى ﻟ‬
‫اﻟﻤﺸﻜﻠ ﺔ ‪5.3‬اﻟﺤﺪ اﻷدﻧﻰ ﻟﺠﻬﺪ اﻹﻣﺪاد ﻟﻌﺎﻛ ﺲ ‪CMOS‬‬
‫ﺘﻴﺎر‬
‫ﺑﻴﻦ اﻟ‬‫ﺗﻌﺮض ﻋﻼﻗ ﺔ أﺳﻴ ﺔ‬
‫ﺒ ﺔ اﻟﻔﺮﻋﻴ ﺔ ‪ ،‬و‬
‫ﺘ‬‫ﺘﻮرا ت ﻋﲆ ﻣﻨﻄﻘ ﺔ اﻟﻌ‬
‫ﺒ ﺔ ‪،‬ﺗﻌﻤﻞ اﻟ‬
‫ﺘ‬‫ﺑﻤﺠﺮد أنﻳﻨﺨﻔﺾ ﺟﻬﺪ اﻹﻣﺪاد إﱃ ﻣﺎ دون ﺟﻬﺪ اﻟﻌ‬
‫ﺒﺮ ﻋﻨﻪ ﻓ ﻲ‬
‫واﻟﺠﻬﺪ )ﻛﻤﺎ ﻫﻮ ﻣﻌ‬
‫ﺑﺢ اﻟﻌﺎﻛ ﺲ ﻓ ﻲ ﻇﻞ ﻫﺬه اﻟﻈﺮوف‬
‫ﺒﻴ ﺮًا ﻋﻦ ر‬
‫ﺘﻖﺗﻌ‬
‫ﻣﻜﺎﻓ ﺊ‪(3.40)). .‬اﺷ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﺑﺢ ﻋﻨﺪ ‪VM = VDD / 2).‬‬

‫ﺘﻨﺎﻇﺮة ‪ ،‬وأﻗﺼﻰ ر‬
‫ﺘﻮرا ت ‪NMOS‬و ‪PMOS‬اﻟﻤ‬
‫ﺘﺮضﺗﺮاﻧﺰﺳ‬
‫)اﻓ‬
‫ﺘﻮر‪.‬‬
‫ﺗﺞ أن اﻟﺠﻬﺪ اﻷدﻧﻰ ﻫﻮ داﻟ ﺔ ﻟﻌﺎﻣﻞ اﻟﻤﻨﺤﺪر ‪n‬ﻟﻠ‬
‫ﺒﻴﺮ اﻟﻨﺎ‬
‫ﺘﻌ‬‫ﻳﻮﺿﺢ اﻟ‬
‫ز‬
‫=‬ ‫‪èø‬‬
‫‪æ (-ö 1‬‬‫و ‪-‬‬
‫)‪VDD ¤2fT - 1‬‬
‫)‪(5.12‬‬
‫ن‬
‫ﺒﻴﺮ ‪،‬ﻳﻨﺨﻔﺾ اﻟﻜ ﺴ ﺐ إﱃ ‪-1‬ﻋﻨﺪ ‪VDD = 48‬ﻣﻠﻠ ﻲ ﻓﻮﻟ ﺖ )ﻟـ ‪n = 1.5‬و ‪fT = 25‬ﻣﻠﻠ ﻲ ﻓﻮﻟ ﺖ(‪.‬‬
‫ﺘﻌ‬‫وﻓ ًﻘﺎ ﻟﻬﺬا اﻟ‬
‫‪5.4‬أداء ﻋﺎﻛ ﺲ ‪CMOS:‬اﻟ ﺴﻠﻮك اﻟﺪﻳﻨﺎﻣﻴﻜ ﻲ‬
‫ﺗﻔﺮﻳﻎﺳﻌ ﺔ اﻟﺤﻤﻞ ‪CL‬ﻣﻦ ﺧﻼل‬

‫ﺘﻐﺮﻗﻪ ﺷﺤﻦ و‬
‫ﺑﺎﻟﻮﻗ ﺖ اﻟﺬيﻳ ﺴ‬‫ﺘﺤﺪد‬ ‫ﺑ ًﻘﺎ إﱃ أنﺗﺄﺧﻴﺮ اﻧ‬
‫ﺘﺸﺎر ﻋﺎﻛ ﺲ ‪CMOS‬ﻳ‬ ‫ﺘﺤﻠﻴﻞ اﻟﻨﻮﻋ ﻲ اﻟﻤﻘﺪمﺳﺎ‬
‫ﺧﻠﺺ اﻟ‬
‫ﺘﺤﻘﻴﻖ دواﺋﺮ‬
‫ﺑﺎﻟﻎ اﻷ ﻫﻤﻴ ﺔ ﻟ‬‫ﺘﻮاﻟ ﻲ‪.‬ﺗﺸﻴﺮ ﻫﺬه اﻟﻤﻼﺣﻈ ﺔ إﱃ أن اﻟﺤﺼﻮل ﻋﲆ ‪ CL‬ﺻﻐﻴﺮة ﻗﺪر اﻹﻣﻜﺎن أﻣﺮ‬
‫ﺘﻮرا ت ‪PMOS‬و ‪NMOS ،‬ﻋﲆ اﻟ‬
‫ﺗﺮاﻧﺰﺳ‬
‫ﺑ ﺔ‪.‬‬
‫ﺒﻮا‬
‫ﺘﺄﺧﻴﺮ اﻧ‬
‫ﺘﻌﻤﻖ ﻟ‬
‫ﺒﻞ اﻟﺸﺮوع ﻓ ﻲﺗﺤﻠﻴﻞ ﻣ‬ ‫ﺛﻢ ‪ ،‬ﻓﻤﻦ اﻟﻤﻔﻴﺪ أوﻻ ً دراﺳ ﺔ اﻟﻤﻜﻮﻧﺎ ت اﻟﺮ‬
‫ﺋﻴ ﺴﻴ ﺔ ﻟ ﺴﻌ ﺔ اﻟﺤﻤﻞ ﻗ‬ ‫‪CMOS‬ﻋﺎﻟﻴ ﺔ اﻷداء‪ .‬وﻣﻦ‬
‫ﺘﺤ ﺴﻴﻦ أداء اﻟﻌﺎﻛ ﺲ‪.‬‬
‫ﺘﺨﺪﻣﻬﺎ اﻟﻤﺼﻤﻢ ﻟ‬
‫ﺘ ﻲ ﻗﺪﻳ ﺴ‬
‫ﺘﻘﻨﻴ ﺔ اﻟ‬
‫ﻣﻠﺨﺼﺎ ﻟﻠﺨﺼﺎﺋﺺ اﻟ‬
‫ً‬ ‫ﺘﻔﺼﻴﻠ ﻲ ‪،‬ﻳﻘﺪم اﻟﻘ ﺴﻢ أ ً‬
‫ﻳﻀﺎ‬ ‫ﺘﺤﻠﻴﻞ اﻟ‬
‫ﺑﺎﻹﺿﺎﻓ ﺔ إﱃ ﻫﺬا اﻟ‬
‫‪5.4.1‬ﺣ ﺴﺎ ب اﻟ ﺴﻌﺎ ت‬
‫ﺒ ﺐ اﻟ ﺴﻌﺎ ت ﻏﻴﺮ اﻟﺨﻄﻴ ﺔ اﻟﻌﺪﻳﺪة ﻓ ﻲ‬

‫ﺑﺴ‬‫ﺘﻔﺎﻗﻢ‬
‫ﺒﺎ وﻳ‬ ‫ً‬
‫ﺘﺤﻴﻼﺗﻘﺮﻳ ً‬
‫ﺜﻒ ﻋﲆ ﺣﺪة أﻣ ﺮًا ﻣ ﺴ‬
‫ﺒﺎر ﻛﻞ ﻣﻜ‬
‫ﺘ‬‫ﺘﻢ اﻋ‬
‫ﺘﺤﻠﻴﻞ اﻟﻴﺪوي ﻟﺪارا ت ‪MOS‬ﺣﻴ ﺚﻳ‬
‫ﻳﻌﺪ اﻟ‬
‫ﺑﻴﻦ ‪Vout‬و ‪GND.‬‬‫ﺜﻒ واﺣﺪ ‪CL ،‬ﻳﻘﻊ‬
‫ﺘﺮض أن ﺟﻤﻴﻊ اﻟ ﺴﻌﺎ ت ﻣﺠﻤﻌ ﺔ ﻣﻌً ﺎ ﻓ ﻲ ﻣﻜ‬
‫ﺒﻊ ‪ ،‬ﻧﻔ‬
‫ﺘ‬‫ﺘ‬‫ﺑ ﻼ ً ﻟﻠ‬
‫ﺘﺤﻠﻴﻞ ﻗﺎ‬
‫ﻧﻤﻮذج ‪MOS tran sistor.‬ﻟﺠﻌﻞ اﻟ‬
‫ﺒ ﺴﻴﻂ‪.‬‬
‫ﺘﻰ ﻓ ﻲ ﺣﺎﻟ ﺔ اﻟﻌﺎﻛ ﺲ اﻟ‬
‫ﺒﻴﺮ ﻟﻠﻮﺿﻊ اﻟﻔﻌﻠ ﻲ ‪ ،‬ﺣ‬
‫ﺒ ﺴﻴﻂ ﻛ‬
‫اﻋﻠﻢ أن ﻫﺬاﺗ‬
‫‪M2‬‬
‫م‪4‬‬
‫ﺑ ﻲ‪2‬‬‫ﺳ ﻲ دي‬ ‫‪Cg4‬‬
‫‪Cgd12‬‬
‫ﻓﻴﻦ‬ ‫ﺻﻮ ت‬ ‫ﺻﻮ ت ‪2‬‬
‫‪Cg3‬‬
‫‪M3‬‬
‫ﺑ ﻲ‪1‬‬‫ﺳ ﻲ دي‬ ‫ﺑﻠﻴﻮ‬
‫ﺳ ﻲد‬
‫م‪1‬‬
‫ﺘﺎﻟ ﻲ‪.‬‬
‫ﺘ‬‫ﺑﺮ ﻟﺰوج اﻟﻌﺎﻛ ﺲ اﻟﻤ‬
‫ﺛﺮ ﻋﲆ اﻟ ﺴﻠﻮك اﻟﻌﺎ‬
‫ﺘ ﻲﺗﺆ‬
‫اﻟﺸﻜﻞ ‪5.13‬اﻟ ﺴﻌﺎ ت اﻟﻄﻔﻴﻠﻴ ﺔ ‪ ،‬اﻟ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫اﻟﻘ ﺴﻢ ‪5.4‬‬ ‫أداء ﻋﺎﻛ ﺲ ‪CMOS:‬اﻟ ﺴﻠﻮك اﻟﺪﻳﻨﺎﻣﻴﻜ ﻲ‬ ‫‪159‬‬
‫ﺑﺮة ﻟﻠﻌﻘﺪة ‪Vout.‬ﻣﻦ‬

‫ﺘﺠﺎ‬
‫ﺛﺮ ﻋﲆ اﻻﺳ‬
‫ﺘ ﻲﺗﺆ‬
‫ﺘﺎﻟ ﻲ‪.‬ﻳﺸﻤﻞ ﺟﻤﻴﻊ اﻟ ﺴﻌﺎ ت اﻟ‬
‫ﺘ‬‫ﺘﺨﻄﻴﻄ ﻲ ﻟﺰوج ﻋﺎﻛ ﺲ ﻣ‬
‫ﻳﻮﺿﺢ اﻟﺸﻜﻞ ‪5.13‬اﻟ‬
‫ﺑﻌﻘﺪة‬‫ﺘﺼﻠ ﺔ‬
‫ﺒﻮط ﺻﻔﺮﻳ ﺔ‪ .‬ﻋﻨﺪ ﺣ ﺴﺎ ب اﻟ ﺴﻌﺎ ت اﻟﻤ‬
‫ﺜﺎﻟ ﻲ ﻣﻊ أوﻗﺎ ت ﺻﻌﻮد و ﻫ‬
‫ﺑﻤﺼﺪر ﺟﻬﺪ ﻣ‬‫ﺒﺪاﻳ ﺔ أن اﻟﻤﺪﺧﻼ ت ‪Vin‬ﻣﺪﻓﻮﻋ ﺔ‬
‫ﺘﺮض ﻓ ﻲ اﻟ‬
‫اﻟﻤﻔ‬
‫ﺘﺎﻟﻴ ﺔ‪.‬‬
‫اﻹﺧﺮاج ﻓﻘﻂ ‪،‬ﻳﻨﻘ ﺴﻢ ‪CL‬إﱃ اﻟﻤﻜﻮﻧﺎ ت اﻟ‬
‫ﺑﺮ‪.‬‬
‫ﺗﺞ اﻟﻌﺎ‬
‫ﺘﻰ ‪50٪‬ﻧﻘﻄ ﺔ( ﻣﻦ اﻟﻨﺎ‬
‫ﺒﻊ ﺧﻼل اﻟﻨﺼﻒ اﻷول )ﺣ‬
‫ﺘﺸ‬‫ﺑ ﺔ ‪Cgd12 M1‬و ‪M2‬إﻣﺎ ﻓ ﻲ وﺿﻊ ﻗﻄﻊ أو ﻓ ﻲ وﺿﻊ اﻟ‬
‫ﺒﻮا‬
‫ﺘﻨﺰاف اﻟ‬
‫ﺗﻜﻮنﺳﻌ ﺔ اﺳ‬
‫ﺘﻮرا ت‬
‫ﺘﺪاﺧﻠ ﺔ ﻟﻜﻞ ﻣﻦ ‪M1‬و ‪M2.‬ﻻﺗﻠﻌ ﺐﺳﻌ ﺔ اﻟﻘﻨﺎة ﻓ ﻲﺗﺮاﻧﺰﺳ‬
‫ﻓ ﻲ ﻇﻞ ﻫﺬه اﻟﻈﺮوف ‪ ،‬ﻓﺈن اﻟﻤ ﺴﺎ ﻫﻤﺎ ت اﻟﻮﺣﻴﺪة ﻓ ﻲ ‪ Cgd12‬ﻫ ﻲ اﻟ ﺴﻌﺎ ت اﻟﻤ‬
‫ﺒﻊ( )اﻧﻈﺮ اﻟﻔﺼﻞ ‪3).‬‬

‫ﺘﺸ‬‫ﺑ ﺔ واﻟﻤﺼﺪر )اﻟ‬
‫ﺒﻮا‬
‫ﺒﺮ )اﻟﻘﻄﻊ( أو اﻟ‬
‫ﺑ ﺔ واﻟﺠﺰء اﻷﻛ‬
‫ﺒﻮا‬
‫ﺑﻴﻦ اﻟ‬‫ﺗﻤﺎﻣﺎ‬
‫ً‬ ‫‪MOS‬دو ًرا ﻫﻨﺎ ‪،‬ﻷﻧﻬﺎﺗﻘﻊ‬
‫ﺘﻢﺗﺤﻘﻴﻖ ذﻟﻚ ﻣﻦ ﺧﻼل أﺧﺬ ﻣﺎ‬

‫ﺑ ﺴﻌ ﺔ ﻋﲆ اﻷرض‪.‬ﻳ‬‫ﺑ ﺔ اﻟﻌﺎﺋﻢ‬
‫ﺒﻮا‬
‫ﺜﻒﺗﺼﺮﻳﻒ اﻟ‬
‫ﺒﺪال ﻣﻜ‬
‫ﺘ‬‫ﺜﻒ اﻟﻤﺠﻤﻊ اﻵن اﺳ‬
‫ﺘﻄﻠ ﺐ ﻧﻤﻮذج اﻟﻤﻜ‬
‫ﻳ‬
‫ﺗﺠﺎ ﻫﻴﻦ‬
‫ﺑﺔ ﻓ ﻲ ا‬
‫ﺒﻮا‬
‫ﺜﻒﺗﺼﺮﻳﻒ اﻟ‬
‫ﺘﺤﺮك أﻃﺮاف ﻣﻜ‬
‫ﺗﻔﻊ ﻣﻨﺨﻔﺾ ‪،‬ﺗ‬
‫ﺗﻔﻊ أو ﻣﺮ‬
‫ﺘﻘﺎل ﻣﻨﺨﻔﺾ إﱃ ﻣﺮ‬
‫ﺛﻨﺎء اﻧ‬
‫ﺒﺎر‪ .‬أ‬
‫ﺘ‬‫ﺛﻴﺮ ﻣﻴﻠﺮ ﻓ ﻲ اﻻﻋ‬
‫ﺘﺄ‬
‫ﺑ‬‫ﻳ ﺴﻤﻰ‬
‫ﺑﻘ ﺔ ﻟﻌﻘﺪة‬
‫ﺘﻄﺎ‬
‫ﺘﻘﺪﻳﻢ ﺣﻤﻮﻟ ﺔ ﻣ‬
‫ﺜﻒ اﻟﻌﺎﺋﻢ ﻫﻮ ﺿﻌﻒﺗﺄرﺟﺢ ﺟﻬﺪ اﻟﺨﺮج اﻟﻔﻌﻠ ﻲ‪ .‬ﻟ‬
‫ﺘﺎﻟ ﻲ ‪ ،‬ﻓﺈنﺗﻐﻴﻴﺮ اﻟﺠﻬﺪ ﻋﲆ اﻟﻤﻜ‬
‫ﺑﺎﻟ‬
‫ﺘﻌﺎﻛ ﺴﻴﻦ )اﻟﺸﻜﻞ ‪5.14).‬و‬
‫ﻣ‬
‫ﺗﻴﻦ ﻣﻦ اﻟ ﺴﻌ ﺔ اﻟﻌﺎﺋﻤ ﺔ‪.‬‬
‫ﺑﻤﺮ‬‫ﺒﺮ‬
‫اﻹﺧﺮاج ‪،‬ﻳﺠ ﺐ أنﻳﻜﻮن ﻟﻠ ﺴﻌ ﺔ إﱃ اﻷرض ﻗﻴﻤ ﺔ أﻛ‬
‫ﺘﺨﺪم‬
‫ﺘﺪاﺧﻞ ﻟﻜﻞ ﻋﺮض وﺣﺪة ﻛﻤﺎ ﻫﻮ ﻣ ﺴ‬
‫ﺑ ﺔ‪)Cgd = 2 CGD0W :‬ﻣﻊ ‪CGD0‬ﺳﻌ ﺔ اﻟ‬
‫ﺒﻮا‬
‫ﺜﻔﺎ تﺗﺼﺮﻳﻒ اﻟ‬
‫ﺘﺎﻟﻴ ﺔ ﻟﻤﻜ‬
‫ﺘﺨﺪم اﻟﻤﻌﺎدﻟ ﺔ اﻟ‬
‫ﻧﺴ‬
‫ﺜﻞ ‪and Smith ([Sedra87] ،‬‬
‫ﺘ ﺐ اﻟﻤﺪرﺳﻴ ﺔ ﻣ‬
‫ﺛﻴﺮ ﻣﻴﻠﺮ ‪،‬ﻳﺮﺟﻰ اﻟﺮﺟﻮع إﱃ اﻟﻜ‬
‫ﺘﻌﻤﻘ ﺔ ﺣﻮلﺗﺄ‬
‫ﺒﺎﻳ ﺲ(‪ .‬ﻟﻠﺤﺼﻮل ﻋﲆ ﻣﻨﺎﻗﺸ ﺔ ﻣ‬
‫ﻓ ﻲ ﻧﻤﻮذجﺳ‬
‫‪ Sedra‬ص ‪57) .1‬‬
‫‪DV‬‬ ‫‪Cgd1‬‬ ‫‪Vout DV‬‬

‫ﺻﻮ ت‬
‫‪DV‬‬
‫ﻓﻴﻦ‬
‫‪2Cgd1‬‬
‫م‪1‬‬ ‫‪DV‬‬ ‫م‪1‬‬
‫ﻓﻴﻦ‬
‫ﺘﻪ ﺿﻌﻒ اﻟﻘﻴﻤ ﺔ‬

‫ﺜﻒ ﻋﲆ اﻷرض ‪،‬ﺗﻜﻮن ﻗﻴﻤ‬
‫ﺑﻤﻜ‬‫ﺑﻘ ﺔ وﻟﻜﻦ ﻣﻌﺎﻛ ﺴ ﺔ ﻋﻨﺪ ﻛﻼ ﻃﺮﻓﻴﻪ‬
‫ﺘﻄﺎ‬
‫ﺒﺎ ت ﺟﻬﺪ ﻣ‬
‫ﺜﻒ اﻟﺬيﻳﻮاﺟﻪﺗﻘﻠ‬
‫ﺒﺪال اﻟﻤﻜ‬
‫ﺘ‬‫ﺛﻴﺮ ﻣﻴﻠﺮ ‪-‬ﻳﻤﻜﻦ اﺳ‬
‫ﺗﺄ‬
‫اﻟﺸﻜﻞ ‪5.14‬‬
‫اﻷﺻﻠﻴ ﺔ‪.‬‬
‫ﺘﺸﺎر ‪Cdb1‬و ‪Cdb2‬‬

‫ﺳﻌﺎ ت اﻻﻧ‬
‫ﺒﻴﺮ ﻋﲆ‬
‫ﺑﺸﻜﻞ ﻛ‬‫ﺘﻤﺪ‬
‫ﺗﻤﺎﻣﺎ وﻳﻌ‬
‫ً‬ ‫ﺜﻒ ‪ ،‬ﻟﻸﺳﻒ ‪ ،‬ﻏﻴﺮ ﺧﻄ ﻲ‬
‫ﺜﻞ ﻫﺬا اﻟﻤﻜ‬
‫ﺗﺠ ﺔ ﻋﻦﺗﻘﺎﻃﻊ ‪pn‬اﻟﻤﻨﺤﺎز ﻋﻜ ﺴ ًﻴﺎ ‪ .‬ﻣ‬
‫ﺒﺮ ﻧﺎ‬
‫ﺘﺼﺮﻳﻒ واﻟﺠﺰء اﻷﻛ‬
‫ﺑﻴﻦ اﻟ‬‫اﻟ ﺴﻌ ﺔ‬
‫ﺒﻖ‪.‬‬
‫اﻟﺠﻬﺪ اﻟﻤﻄ‬
‫ﺘﻐﻴﻴﺮ اﻟﻤ ﺴﺆول ﻋﻦ ﻧﻄﺎق‬
‫ﺑﻨﻔ ﺲ اﻟ‬‫ﺜﻒ ﺧﻄ ﻲ‬
‫ﺑﻤﻜ‬‫ﺜﻒ ﻏﻴﺮ اﻟﺨﻄ ﻲ‬
‫ﺒﺪال اﻟﻤﻜ‬
‫ﺘ‬‫ﺘﺤﻠﻴﻞ ﻫﻮ اﺳ‬
‫ﺒ ﺴﻴﻂ اﻟ‬
‫ﺘ‬‫ﻟﻘﺪ ﻧﺎﻗﺸﻨﺎ ﻓ ﻲ اﻟﻔﺼﻞ ‪3‬أن أﻓﻀﻞ ﻧﻬﺞ ﻟ‬
‫ﺘﺤﻴﺰ اﻟﺼﻔﺮي‪.‬‬
‫ﺑﻘﻴﻤ ﺔﺳﻌ ﺔ اﻟﻮﺻﻠ ﺔ ﻓ ﻲ ﻇﻞ ﻇﺮوف ﻋﺪم اﻟ‬‫ﺜﻒ اﻟﺨﻄ ﻲ‬
‫ﺑﻂ اﻟﻤﻜ‬
‫ﺘﻢ إدﺧﺎل ﻋﺎﻣﻞ اﻟﻀﺮ ب ‪Keq‬ﻟﺮ‬
‫ﻋﻤﺮ اﻟﻔﻮﻟ ﺖ ذي اﻷ ﻫﻤﻴ ﺔ‪.‬ﻳ‬
‫‪1‬‬ ‫ﺑﻴﻦ اﻟﻤﺪﺧﻼ ت‬‫ﺒﻴﺮ‬

‫ﺘﻨﺎﻇﺮﻳ ﺔ اﻟﻌﺎﻣ ﺔ‪ .‬ﻓ ﻲ اﻟﻌﺎﻛ ﺲ اﻟﺮﻗﻤ ﻲ ‪،‬ﻳﻜﻮن اﻟﻜ ﺴ ﺐ اﻟﻜ‬
‫ﺒ ﺴﻄ ﺔ ﻣﻦ اﻟﺤﺎﻟ ﺔ اﻟ‬
‫ﺘﻪ ﻓ ﻲ ﻫﺬا اﻟ ﺴﻴﺎق ﻫﻮ ﻧ ﺴﺨ ﺔ ﻣ‬
‫ﺛﻴﺮ ﻣﻴﻠﺮ اﻟﺬيﺗﻤ ﺖ ﻣﻨﺎﻗﺸ‬
‫ﺗﺄ‬
‫ﺋﻤﺎ‪.‬‬
‫واﻟﻤﺨﺮﺟﺎ تﻳ ﺴﺎوي ‪-1‬دا ً‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫)‪Ceq = (5.13‬ﻣﻊ ‪Cj0‬ﺳﻌ ﺔ اﻟﻮﺻﻠ ﺔ ﻟﻜﻞ وﺣﺪة ﻣ ﺴﺎﺣ ﺔ ﻓ ﻲ ﻇﻞ ﻇﺮوف ﻋﺪم اﻟ‬
‫ﺘﺤﻴﺰ‬ ‫‪KeqCj0‬‬
‫ﺘﻜﺮر ﻫﻨﺎ ﻟﻠﻤﻼءﻣ ﺔ‬

‫ﺒﻴﺮ ﻟـ ‪Keq‬ﻓ ﻲ )‪Eq . (3.11‬وﻳ‬
‫اﻟﺼﻔﺮي‪.‬ﺗﻢ اﺷ‬
‫‪-‬‬
‫=‬ ‫‪f0‬م‬
‫)‪] f0 - Vhigh ) (5.14‬‬
‫‪-‬‬ ‫‪1 -‬م‬
‫ﺳﻴ ﺊ‬ ‫‪1 - m f0 - Vlow [(------------------------------------------‬م(‬
‫‪---------‬‬ ‫‪() () (1 -‬‬
‫‪Vhigh -‬ﻓﻠﻮ‬
‫ﺘﻘﺎﻃﻊ‪.‬‬
‫ﺘﻘﺎﻃﻊ اﻟﻤﺪﻣﺞ و ‪m‬ﻣﻌﺎﻣﻞ اﻟﺪرﺟﺎ ت ﻟﻠ‬
‫ﻣﻊ ‪f0‬ﺟﻬﺪ اﻟ‬
‫ﺒ ﺔ ﻟﻠﻮﺻﻼ ت اﻟﻤﻨﺤﺎزة اﻟﻌﻜ ﺴﻴ ﺔ‪.‬‬
‫ﺑﺎﻟﻨ ﺴ‬‫ﺒﻲ‬
‫ﺑﺄﻧﻪﺳﻠ‬‫ﻻﺣﻆ أن ﺟﻬﺪ اﻟﻮﺻﻠ ﺔُﻣﻌ ﺮﱠ ف‬
‫ﺜﺎل ‪5.3‬ﺳﻴ ﺊ ﻟﻤﺤﻮل ‪2.5‬ﻓﻮﻟ ﺖ ‪CMOS‬‬

‫ﻣ‬
‫ﺘﻘﻨﻴ ﺔ ‪CMOS‬اﻟﻌﺎﻣ ﺔ ‪0.25‬ﻣﻢ‪.‬ﺗﻢﺗﻠﺨﻴﺺ ﻣﻌﻠﻤﺎ ت اﻟ ﺴﻌ ﺔ ذا ت اﻟﺼﻠ ﺔ ﻟﻬﺬه اﻟﻌﻤﻠﻴ ﺔ‬

‫ﺑ‬‫ﺒﺎرك اﻟﻌﺎﻛ ﺲ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.13‬اﻟﻤﺼﻤﻢ‬
‫ﺘ‬‫ﺿﻊ ﻓ ﻲ اﻋ‬
‫ﻓ ﻲ اﻟﺠﺪول ‪3.5.‬‬
‫ﺘﻘﺎﻻ ت‪50 ٪‬ﻟﻠﻤﺪﺧﻼ ت‬
‫ﺑﻴﻦ اﻧ‬‫ﺑﺎﻟﻮﻗ ﺖ‬‫ﺘﺸﺎر‬
‫ﺘﻢﺗﺤﺪﻳﺪﺗﺄﺧﻴﺮ اﻻﻧ‬
‫ﺘﻮر ‪NMOS (Cdb1‬ﻓ ﻲ اﻟﺸﻜﻞ ‪5.13).‬ﻳ‬ ‫دﻋﻮﻧﺎ أوﻻ ً ﻧﺤﻠﻞ اﻟ‬
‫ﺘﻘﻞﺗﺄرﺟﺢ ﺟﻬﺪ اﻟﺨﺮج ﻣﻦ‬
‫ﺜﺎل اﻟﺰﻣﻨ ﻲ ﺣﻴ ﺚﻳﺼﻞ ‪Vout‬إﱃ ‪1.25‬ﻓﻮﻟ ﺖ ‪ ،‬ﺣﻴ ﺚﻳﻨ‬
‫ﺒ ﺔ إﱃ ﻋﺎﻛ ﺲ ‪ CMOS ،‬ﻫﺬا ﻫﻮ اﻟﻤ‬
‫ﺑﺎﻟﻨ ﺴ‬‫واﻟﻤﺨﺮﺟﺎ ت‪.‬‬
‫ﺘﻘﺎل ﻣﻦ اﻷﻋﲆ‬
‫ﺘﺮة ‪{2.5‬ﻓﻮﻟ ﺖ ‪1.25 ،‬ﻓﻮﻟ ﺖ{ ﻟﻼﻧ‬
‫ﺳﻜ ﺔ ﺣﺪﻳﺪﻳ ﺔ إﱃﺳﻜ ﺔ أوﻳ ﺴﺎوي ‪2.5‬ﻓﻮﻟ ﺖ ‪ ،‬ﻟﺬﻟﻚ ‪ ،‬ﻓﺈﻧﻨﺎ ﻧﺨﻄ ﻲﺳﻌ ﺔ اﻟﻮﺻﻠ ﺔ ﺧﻼل اﻟﻔ‬
‫ﺘﻘﺎل ﻣﻦ اﻷﻗﻞ إﱃ اﻷﻋﲆ‪.‬‬
‫إﱃ اﻷدﻧﻰ ‪ ،‬و ‪{0 ، 1.25‬ﻓﻮﻟ ﺖ{ ﻟﻼﻧ‬
‫ﺘﺼﻞ‬ ‫ﺒﺮ ﻣﻦ ﺟﻬﺎز ‪NMOS‬ﻣ‬ ‫ﺒﺪﺋ ًﻴﺎ ‪2.5‬ﻓﻮﻟ ﺖﻷن اﻟﺠﺰء اﻷﻛ‬
‫ﺘﻘﺎل ﻣﻦ اﻷﻋﲆ إﱃ اﻟﻤﻨﺨﻔﺾ ﻋﻨﺪ اﻹﺧﺮاج ‪،‬ﺗ ﺴﺎوي ‪Vout‬ﻣ‬‫ﺛﻨﺎء اﻻﻧ‬
‫أ‬
‫ﺘﺼﺮﻳﻒ أو ‪Vhigh = - 2.5‬ﻓﻮﻟ ﺖ‪ .‬ﻋﻨﺪ ﻧﻘﻄ ﺔ ‪50٪ ، Vout = 1.25 V‬أو ‪V.‬‬ ‫ﺘﺮﺟﻢ إﱃ ﺟﻬﺪ ﻋﻜ ﺴ ﻲ ‪2.5‬ﻓﻮﻟ ﺖ ﻓﻮقﺗﻘﺎﻃﻊ اﻟ‬
‫ﺑـ ‪GND ،‬و ﻫﺬاﻳ‬
‫‪Vlow = - 1.25‬‬
‫ﺘﺸﺎر‬
‫ﺒ ﻲ ﻟﻌﺎﺋﺪﺳﻌ ﺔ اﻻﻧ‬
‫ﺗﻘﻴﻴﻢ اﻟﻤﻌﺎدﻟ ﺔ‪(5.14) .‬ﻟﻠﻮﺣ ﺔ اﻟ ﺴﻔﻠﻴ ﺔ وﻣﻜﻮﻧﺎ ت اﻟﺠﺪار اﻟﺠﺎﻧ‬
‫اﻟﻠﻮﺣ ﺔ اﻟ ﺴﻔﻠﻴ ﺔ‪)Keq :‬م ‪= 0.5 ، f0 = 0.9) = 0.57 ،‬اﻟﺠﺪار‬

‫ﺒ ﻲ‪)Keqsw :‬م ‪= 0.44 ، f0 = 0.9) = 0.61‬‬
‫اﻟﺠﺎﻧ‬
‫ﺘﻮاﻟ ﻲ ‪ ،‬ﻣﻤﺎﻳﺆدي إﱃ ﻗﻴﻢ أﻋﲆ ﻟـ‬

‫ﺘﻘﺎل ﻣﻦ اﻟﻤﻨﺨﻔﺾ إﱃ اﻟﻌﺎﻟ ﻲ ‪،‬ﺗ ﺴﺎوي ‪Vlow‬و ‪Vhigh 0 V‬و ‪- 1.25 V‬ﻋﲆ اﻟ‬
‫ﺛﻨﺎء اﻻﻧ‬
‫أ‬
‫ﺒ ﻲ‪)Keqsw :‬م ‪= 0.44 ، f0 = 0.9) = 0.81‬‬
‫‪Keq ،‬اﻟﻠﻮﺣ ﺔ اﻟ ﺴﻔﻠﻴ ﺔ‪)Keq :‬م ‪= 0.5 ، f0 = 0.9) = 0.79 ،‬اﻟﺠﺪار اﻟﺠﺎﻧ‬
‫ﺑـ ‪2.5‬ﻓﻮﻟ ﺖ‪.‬‬ ‫ﺘﻮر ‪PMOS‬ﺳﻠﻮ ًﻛﺎ ﻋﻜ ﺴ ًﻴﺎ ‪ ،‬ﺣﻴ ﺚ أن رﻛﺎﺋﺰه ﻣ‬

‫ﺘﺼﻠ ﺔ‬ ‫ﻳﻌﺮضﺗﺮاﻧﺰﺳ‬
‫ﺘﻘﺎل ﻣﻦ اﻷﻋﲆ إﱃ اﻟﻤﻨﺨﻔﺾ ‪(Vlow = 0 ، Vhigh = - 1.25 V) ،‬‬

‫ﺒ ﺔ ﻟﻼﻧ‬
‫ﺑﺎﻟﻨ ﺴ‬‫ﺛﻢ ‪،‬‬‫وﻣﻦ‬

‫ﺒ ﻲ‪)Keqsw :‬م ‪= 0.32 ، f0 = 0.9) = 0.86‬‬
‫ﺘﻘﺎل ﻣﻦ اﻷدﻧﻰ إﱃ اﻟﻌﺎﻟ ﻲ )‪(Vlow = - 1.25 V ، Vhigh = - 2.5 V‬‬

‫وﻟﻼﻧ‬

‫ﺒ ﻲ‪)Keqsw :‬م ‪= 0.32 ، f0 = 0.9) = 0.7‬‬
‫ﺘﻴﺠ ﺔ اﻟﺨﻄﻴ ﺔ ﻫ ﻲ اﻧﺤﺮاف ﻃﻔﻴﻒ‬

‫ﺜﻞ أيﺳﻌ ﺔ ﺟﻬﺎز آﺧﺮ‪ .‬ﻧ‬
‫ﺘﻬﺎ ﻣ‬
‫ﺑﻤﻜﻮن ﺧﻄ ﻲ وﻣﻌﺎﻣﻠ‬‫ﺒﺪالﺳﻌ ﺔ اﻟﻮﺻﻠ ﺔ‬
‫ﺘ‬‫ﺘﺨﺪام ﻫﺬا اﻟﻨﻬﺞ ‪،‬ﻳﻤﻜﻦ اﺳ‬
‫ﺑﺎﺳ‬
‫ﺒ ﺴﻴﻂ‪.‬‬
‫ﺘ‬‫ﺑﻬﺬا اﻟ‬‫ﺒﻴﺮ‬
‫ﺑﺸﻜﻞ ﻛ‬‫ﺘﺄﺧﻴﺮا ت اﻟﻤﻨﻄﻘﻴ ﺔ‬
‫ﺛﺮ اﻟ‬
‫ﺘﺄ‬
‫ﻓ ﻲ أﺷﻜﺎل ﻣﻮﺟ ﺔ اﻟﺠﻬﺪ‪ .‬ﻻﺗ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﺳﻌ ﺔ اﻷﺳﻼك ‪Cw‬‬
‫ﺗﺠ ﺔ ﻋﻦ اﻷﺳﻼك ﻋﲆ ﻃﻮل وﻋﺮض اﻟﻮﺻﻠ ﺔ‬

‫ﺘﻤﺪ اﻟ ﺴﻌ ﺔ اﻟﻨﺎ‬
‫ﺗﻌ‬
‫ﺑ ﺔ اﻟﻘﻴﺎدة واﻟﺮﻗﻢ‬
‫ﺑﻮا‬‫اﻷﺳﻼك ‪ ،‬و ﻫ ﻲ داﻟ ﺔ ﻋﲆ ﻣ ﺴﺎﻓ ﺔ اﻻﻧﻘ ﺴﺎم ﻣﻦ‬
‫ﺗﺰداد أ ﻫﻤﻴ ﺔ ﻫﺬا اﻟﻤﻜﻮن ﻣﻊ‬
‫ﺑﺎ ت اﻻﻧﻘ ﺴﺎم‪ .‬ﻛﻤﺎ ورد ﻓ ﻲ اﻟﻔﺼﻞ ‪4 ،‬‬
‫ﺑﻮا‬‫ﻣﻦ‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ‪.‬‬
‫ﺗﺤﺠﻴﻢ اﻟ‬
‫ﺑ ﺔ ﻟـ ‪Fanout Cg3‬و ‪Cg4‬‬

‫ﺒﻮا‬
‫ﺳﻌ ﺔ اﻟ‬
‫ﺘﺤﻤﻴﻞ‬
‫ﺑ ﺔ ﻟﻠ‬
‫ﺒﻮا‬
‫ﺘﻔﺮﻳﻎﺗ ﺴﺎوي اﻟ ﺴﻌ ﺔ اﻹﺟﻤﺎﻟﻴ ﺔ ﻟﻠ‬
‫ﺘﺮض أنﺳﻌ ﺔ اﻟ‬
‫ﻧﻔ‬
‫ﺘﺎﻟ ﻲ‪،‬‬
‫ﺑﺎﻟ‬
‫ﺑﺎ ت ‪M3‬و ‪M4.‬‬
‫ﺑﻮا‬
‫)‪Cfanout = Cgate (NMOS) + Cgate (PMOS‬‬

‫)‪(5.15‬‬
‫=‬ ‫( ‪CGSOn + CGDOn + WnLnCox +‬‬
‫() ‪) CGSOp + CGDOp + WpLpCox‬‬
‫ﺘﻴﻦ‪:‬‬
‫ﺑﻄﺮﻳﻘ‬‫ﺒﻴﺮ اﻟﻤﻮﻗﻒ اﻟﻔﻌﻠ ﻲ‬
‫ﺘﻌ‬‫ﺒ ﺴﻂ ﻫﺬا اﻟ‬
‫ﻳ‬
‫•‬ ‫ﺑﻴﻦ ‪Vout‬‬‫ﺘﺼﻠ ﺔ‬

‫ﺑﺔ ﻣ‬
‫ﺒﻮا‬
‫ﺘﺮض أن ﺟﻤﻴﻊ ﻣﻜﻮﻧﺎ تﺳﻌ ﺔ اﻟ‬
‫ﻳﻔ‬
‫ﺑ ﺔ‪ .‬ﻫﺬه‬
‫ﺒﻮا‬
‫ﺛﻴﺮ ﻣﻴﻠﺮ ﻋﲆﺳﻌﺎ تﺗﺼﺮﻳﻒ اﻟ‬
‫ﺘﺠﺎ ﻫﻞﺗﺄ‬
‫و ‪)GND‬أو ‪VDD) ،‬وﻳ‬
‫ﺑﺄﻣﺎن أن‬‫ﺘﺮض‬
‫ﺒ ًﻴﺎ ﻋﲆ اﻟﺪﻗ ﺔ ‪ ،‬ﺣﻴ ﺚﻳﻤﻜﻨﻨﺎ أن ﻧﻔ‬
‫ﺛﻴﺮ ﻃﻔﻴﻒ ﻧ ﺴ‬
‫ﻟﻪﺗﺄ‬
‫ﺘﻤﺎم‪.‬‬
‫ﺘﺮة اﻻ ﻫ‬
‫ﺘًﺎ ﻓ ﻲ ﻓ‬
‫ﺒﻞ اﻟﻮﺻﻮل إﱃ ﻧﻘﻄ ﺔ ‪50٪ ،‬وﻳﻈﻞ ‪Vout2‬‬
‫ﺘﻮﺻﻴﻞ ﻗ‬
‫ﺑ ﺔ اﻟ‬
‫ﺑﻮا‬‫ﺒﺪﻳﻞ‬
‫ﺘﻢﺗ‬
‫ﻻﻳ‬
‫ﺘﻮﺻﻴﻞ ﻫ ﻲ‬
‫ﺑ ﺔ اﻟ‬
‫ﺒﻮا‬
‫ﺜﺎﻧ ﻲ ﻫﻮ أنﺳﻌ ﺔ اﻟﻘﻨﺎة ﻟ‬
‫ﺘﻘﺮﻳ ﺐ اﻟ‬
‫•اﻟ‬
‫ﺘﺸﻔﻨﺎ ﻓ ﻲ‬
‫ﺒﻂ ﻛﻤﺎ اﻛ‬
‫ﺑﺎﻟﻀ‬‫ﺘﻤﺎم‪ .‬ﻫﺬا ﻟﻴ ﺲ ﻫﻮ اﻟﺤﺎل‬
‫ﺑ ﺖ ﻋﲆ ﻣﺪى ﻓ‬
‫ﺛﺎ‬
‫اﻟﻔﺼﻞ ‪3.‬اﻟ ﺴﻌ ﺔ اﻟﻜﻠﻴ ﺔ ﻟﻠﻘﻨﺎة ﻫ ﻲ داﻟ ﺔ ﻟﻨﻤﻂﺗﺸﻐﻴﻞ‬
‫ﺒﻌ ﺔ( إﱃ ‪WLCox‬اﻟﻜﺎﻣﻞ )ﺧﻄ ﻲ(‪ .‬ﺧﻼل اﻟﻨﺼﻒ‬
‫ﺜﺮ ﻣﻦ ‪)2/3 WLCox‬ﺣﺼ ﺔ ﻣﺸ‬
‫ﺒﺎ ﻣﻦ ‪)WLCox‬ﻗﻄﻊ( أﻛ‬
‫ﺘﻨﻮع ﻣﻦ ‪1/3‬‬
‫اﻟﺠﻬﺎز ‪ ،‬وﻳ‬
‫ﺑﺮ ‪ ،‬ﻗﺪﻳﻜﻮن‬
‫اﻷول ﻣﻦ ﻋﺎ‬
‫ﺒﻊ‪.‬‬
‫ﺘﺸ‬‫ﺘﺸﻐﻴﻞ إﱃ اﻟ‬
‫ﺘﻮر اﻵﺧﺮ ﻣﻦ وﺿﻊ إﻳﻘﺎف اﻟ‬
‫ﺘﺮاﻧﺰﻳ ﺴ‬
‫ﺘﻄﻮر اﻟ‬
‫ﺑﻴﻨﻤﺎﻳ‬‫ﺋﻤﺎ ﻓ ﻲ اﻟﻮﺿﻊ اﻟﺨﻄ ﻲ ‪،‬‬
‫ﺘﺤﻤﻴﻞﻳﻜﻮن دا ً‬
‫ﺘﺮض أن أﺣﺪ أﺟﻬﺰة اﻟ‬
‫ﻳﻔ‬
‫ﺗﺠﺎ ﻫﻞﺗﻐﻴﺮ اﻟ ﺴﻌ ﺔ‬
‫ﺑﺨﻄﺄﻳﻘﺎر ب ‪10٪ ،‬و ﻫﻮ‬‫ﺘﺸﺎﺋﻢ‬
‫ﺘﺞ ﻋﻦﺗﻘﺪﻳﺮ ﻣ‬
‫ﻳﻨ‬
‫ﺘﺤﻠﻴﻞ اﻟﺪرﺟ ﺔ اﻷوﱃ‪.‬‬
‫ﺒﻮل ﻟ‬
‫ﻣﻘ‬
‫ﺜﺎل ‪5.4‬ﺳﻌﺎ ت ﻋﺎﻛ ﺲ ‪CMOS‬ﻣﻘﺎس ‪0.25‬ﻣﻢ‬

‫ﻣ‬
‫ﺘﻐﺬﻳ ﺔ ‪VDD‬‬
‫ﺒﻂ ﺟﻬﺪ اﻟ‬
‫ﺗﻢ ﺿ‬
‫ﺘﺨﻄﻴﻂ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.15.‬‬
‫ﺛﻞ ﻓ ﻲﺗﻘﻨﻴ ﺔ ‪CMOS‬ﻣﻘﺎس ‪0.25‬ﻣﻢ‪.‬ﻳﻈﻬﺮ اﻟ‬
‫ﺘﻤﺎ‬
‫ﺗﻢﺗﺼﻤﻴﻢ ﻣﺤﻮل ‪CMOS‬ذو اﻟﺤﺠﻢ اﻷدﻧﻰ واﻟﻤ‬
‫ﻋﲆ ‪2.5‬ﻓﻮﻟ ﺖ‬
‫ﺒﻴﺎﻧﺎ ت‬
‫ﺘﺸﺎر ‪ ،‬واﻟﻤﺤﻴﻂ‪.‬ﺗﻢﺗﻠﺨﻴﺺ ﻫﺬه اﻟ‬
‫ﺘﻮر ‪ ،‬وﻣﻨﺎﻃﻖ اﻻﻧ‬
‫ﺘﻖ أﺣﺠﺎم اﻟ‬
‫ﺘﺨﻄﻴﻂ ‪ ،‬ﻧﺸ‬
‫اﻟ‬
‫ﺗﺮان‬
‫ﺘﺼﺮﻳﻒ وﻣﺤﻴﻂ ‪NMOS‬‬
‫ﺘﻖ ﻣﻨﻄﻘ ﺔ اﻟ‬
‫ﺜﺎل ‪،‬ﺳﻨﺸ‬
‫ﻓ ﻲ اﻟﺠﺪول ‪5.1.‬ﻛﻤ‬
‫‪2‬‬
‫ﺘﺮ‬
‫ﺘﻬﺎ ‪4 4‬ﻟ‬
‫ﺒﻠﻎ ﻣ ﺴﺎﺣ‬
‫ﺘ ﻲﺗ‬
‫ﺘﺸﺎر اﻟﻤﻌﺪﻧ ﻲ ‪ ،‬واﻟ‬
‫ﺗﺼﺎل اﻻﻧ‬
‫ﺘﺼﺮﻳﻒ ﻣﻦ ﺟﻬ ﺔ ا‬
‫ﺘﻜﻮن ﻣﻨﻄﻘ ﺔ اﻟ‬
‫اﻟﻤﻘﺎوم‪.‬ﺗ‬ ‫و‬
‫‪2‬‬
‫ﺘﺮ‬
‫ﺑﻤ ﺴﺎﺣ ﺔ ‪3 1‬ﻟ‬‫ﺑﺔ‬
‫ﺒﻮا‬ ‫ﻣﻠﻒﺟﻬ ﺔ اﻻ‬
‫ﺗﺼﺎل واﻟ‬ ‫ﺑﻴﻦ‬ ‫ﻋﻦ ﻫﺬا‬
‫ﺘﻄﻴﻞ‬ ‫ﺘﺞ‬
‫واﻟﻤ ﺴ‬‫‪.‬ﻳﻨ‬
‫و ‪2‬اﻟﻤ ﺴﺎﺣ ﺔ اﻹﺟﻤﺎﻟﻴ ﺔ ‪19‬ﻟ‬
‫ﺘﺮ‬ ‫أو ‪0.30‬ﻣﻢ‬
‫‪2‬‬
‫ﺑﺎﻷﺣﺮى‬‫ﺜﻞ ‪l = 0.125‬ﻣﻢ(‪ .‬ﻣﺤﻴﻂ ﻣﻨﻄﻘ ﺔ اﻟﺼﺮف ﻫﻮ‬
‫)ﻣ‬
‫ﺗﺠﺎه ﻋﻘﺎر ب اﻟ ﺴﺎﻋ ﺔ(‪5 + 4 + 4 + 1 + :‬‬
‫ﺘﺎﻟﻴ ﺔ )ﻋﻜ ﺲ ا‬
‫ﺘﻜﻮن ﻣﻦ اﻟﻤﻜﻮﻧﺎ ت اﻟ‬
‫ﺘﻀﻤﻦ وﻳ‬
‫ﻣ‬
‫ﺑ ﺔ ﻟﻤﺤﻴﻂ اﻟﺼﺮف ﻟﻴ ﺲ ﻛﺬﻟﻚ‬
‫ﺒﻮا‬
‫ﺘ ًﺮا أو ‪PD = 15 0.125 = 1.875‬ﻣﻠﻢ‪ .‬ﻻﺣﻆ أن ﺟﺎﻧ ﺐ اﻟ‬
‫‪1 = 15‬ﻟ‬
‫ﺒ ﻲ‪ .‬ﻣﻨﻄﻘ ﺔ اﻟﺼﺮف وﻣﺤﻴﻂ‬
‫ﺒﺮ ﺟﺰءًا ﻣﻦ اﻟﺠﺪار اﻟﺠﺎﻧ‬
‫ﺘ‬‫ﻣﺸﻤﻮل ‪،‬ﻷن ﻫﺬا ﻻﻳﻌ‬
‫ﺒﻴﺮ‬
‫ﺘﻤﺮﻳﻦ إﱃ ﺣﺪ ﻛ‬
‫ﺘﻄﻴﻞﻳﺠﻌﻞ اﻟ‬
‫ﺑﻪ )اﻟﺸﻜﻞ اﻟﻤ ﺴ‬
‫ﺑﺸﻜﻞ ﻣﺸﺎ‬
‫ﺘﻮر ‪PMOS‬‬
‫ﺘﻘﺎقﺗﺮاﻧﺰﺳ‬
‫ﺘﻢ اﺷ‬
‫ﻳ‬
‫‪22‬‬ ‫‪2‬‬
‫ﺘﺮ‪AD = 5 ´ 9‬ﻟ‬
‫ﺘﺮ‬ ‫ﺑ‪= 45‬ﻟ‬
‫ﺴﻂ(‪:‬‬ ‫وأ‬ ‫أو ‪0.7‬ﻣﻠﻢ‬ ‫ﺘ ﺮًا ‪ ،‬أو ‪2.375‬ﻣﻠﻢ‪.‬‬
‫‪ PD = 5 + 9 + 5 = 19‬؛ﻟ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫‪VDD‬‬
‫‪PMOS‬‬
‫)‪(9l/2l‬‬
‫ﺘﺮ‬
‫ﺘﺮ ‪= 2‬ﻟ‬
‫‪0.25‬ﻣﻴﻜﺮوﻣ‬
‫ﺧﺎرج‬
‫ﻓﻲ‬
‫اﻟﻤﻌﺪن ‪1‬‬
‫ﺑﻮﻟ ﻲﺳﻴﻠﻴﻜﻮن‬
‫‪NMOS‬‬
‫)‪(3l/2l‬‬ ‫‪GND‬‬
‫ﺘﺨﺪام ﻗﻮاﻋﺪﺗﺼﻤﻴﻢ ‪)SCMOS‬اﻧﻈﺮ أ ً‬

‫ﻳﻀﺎ‬ ‫ﺑﺎﺳ‬‫ﺛﻨﻴﻦ ﻣﻦ اﻟﻌﺎﻛ ﺴﺎ ت ذا ت اﻟ ﺴﻼﺳﻞ ذا ت اﻟﺤﺠﻢ اﻷدﻧﻰ‬
‫اﻟﺸﻜﻞ ‪5.15‬ﻣﺨﻄﻂ ا‬
‫ﻟﻮﺣ ﺔ اﻟﻠﻮن ‪6).‬‬
‫ﺘﻮر اﻟﻌﺎﻛ ﺲ‪.‬‬

‫ﺑﻴﺎﻧﺎ ت اﻟ‬
‫اﻟﺠﺪول ‪5.1‬‬
‫‪W/L‬‬ ‫)م ‪)2‬ﻣﻢ‬ ‫‪)PD‬ﻣﻢ(‬ ‫)‪2‬‬

‫ﻛﻤﺎ )ﻣﻢ‬ ‫‪)PS‬ﻣﻢ(‬
‫‪NMOS 0.375 / 0.25‬‬ ‫) ‪0.3 (19 l2‬‬ ‫ﺘ ﺮًا(‬

‫‪1.875 (15‬ﻟ‬ ‫) ‪0.3 (19 l2‬‬ ‫ﺘ ﺮًا(‬
‫‪1.875 (15‬ﻟ‬
‫‪PMOS 1.125 / 0.25‬‬ ‫) ‪0.7 (45 2‬ﻟ‬

‫ﺘﺮ‬ ‫ﺘﺮ(‬
‫‪2.375 (19‬ﻟ‬ ‫) ‪0.7 (45 2‬ﻟ‬
‫ﺘﺮ‬ ‫ﺘﺮ(‬
‫‪2.375 (19‬ﻟ‬
‫ﺘﻘ ﺔ أﻋﻼه ﻟـ‬

‫ﺘﻘﺪﻳﺮا ت اﻟﻤﺸ‬
‫ﺑﻴﻦ ﻫﺬه اﻟﻤﻌﻠﻮﻣﺎ ت اﻟﻤﺎدﻳ ﺔ واﻟ‬‫ﻳﻤﻜﻦ اﻟﺠﻤﻊ‬
‫ﺗﻨﺎ اﻟﻌﺎﻣ ﺔ‬
‫ﺜﻒ ﻟﻌﻤﻠﻴﺎ‬
‫ﺘﻘﺪﻳﺮ ﻟـ ‪CL .‬ﻛﺎﻧ ﺖ ﻣﻌﻠﻤﺎ ت اﻟﻤﻜ‬
‫ﺑ‬‫اﻟﺨﺮوج‬
‫ﺗﻜﺮر ﻫﻨﺎ ﻟﻠﺮاﺣ ﺔ‪:‬‬
‫ﻣﻠﺨﺼ ﺔ ﻓ ﻲ اﻟﺠﺪول ‪3.5 ،‬و‬
‫ﺘﺪاﺧﻞ‪CGD0 (NMOS) = 0.31 fF / :‬ﻣﻢ ؛ ‪CGDO (PMOS) = 0.27 fF /‬ﻣﻢ‬

‫‪2‬‬ ‫‪2‬‬
‫ﻣﻢ)‪CJ (NMOS‬‬
‫)‪2CJfF(PMOS‬؛=‬
‫ﺴﻔﻠﻴ=ﺔ‪/ mm :‬‬
‫اﻟﻮﺻﻠ ﺔ‪fF‬اﻟ ‪1.9‬‬
‫‪/‬‬ ‫ﺳﻌ ﺔ‬
‫ﺒ ﻲ‪CJSW (NMOS) = 0.28 fF / :‬ﻣﻢ ؛ ‪CJSW (PMOS) = 0.22 fF /‬ﻣﻢ‬
‫ﺳﻌ ﺔﺗﻘﺎﻃﻊ اﻟﺠﺪار اﻟﺠﺎﻧ‬
‫‪2‬‬
‫ﺑ ﺔ‪ :‬ﻛﻮﻛ ﺲ = )‪(NMOS‬ﻛﻮﻛ ﺲ ‪(PMOS) = 6 fF /‬ﻣﻢ‬
‫ﺒﻮا‬
‫ﺘﺼﻞ‬
‫ﺑﻬﺎ اﻟ ﺴﻠﻚ ‪ ،‬اﻟﻤ‬‫ﺘ ﻲﻳ ﺴﺎ ﻫﻢ‬ ‫أﺧﻴ ﺮًا ‪،‬ﻳﺠ ﺐ أن ﻧﻔﻜﺮ أ ً‬
‫ﻳﻀﺎ ﻓ ﻲ اﻟ ﺴﻌ ﺔ اﻟ‬
‫ﺘﺨﻄﻴﻂ ﻋﺎدة‬
‫ﺘﺨﺮاج اﻟ‬
‫ﺑﺮﻧﺎﻣﺞ اﺳ‬‫ﺒﻮﻟ ﻲﺳﻴﻠﻴﻜﻮن‪.‬‬
‫ﺑﺎ ت ﻓ ﻲ اﻟﻤﻌﺪن ‪1‬واﻟ‬
‫ﺒﻮا‬
‫ﺘﻢﺗﻨﻔﻴﺬ اﻟ‬
‫وﻳ‬
‫ﺘﺞ أن ﻣﻨﺎﻃﻖ اﻟ ﺴﻠﻚ اﻟﻤﻌﺪﻧ ﻲ ‪1‬و‬

‫ﻗﻴﻤﺎ دﻗﻴﻘ ﺔ ﻟﻬﺬه اﻟ ﺴﻌ ﺔ اﻟﻄﻔﻴﻠﻴ ﺔ‪.‬ﻳ ﺴﺎﻋﺪﻧﺎ ﻓﺤﺺ اﻟﻤﺨﻄﻂ ﻋﲆﺗﻜﻮﻳﻦﺗﻘﺪﻳﺮ ﻣﻦ اﻟﺪرﺟ ﺔ اﻷوﱃ وﻳﻨ‬
‫ً‬ ‫ﺳﻴﻘﺪم ﻟﻨﺎ‬
‫ﺘﺠﺎ ﻫﻞ‬
‫ﺘ ًﺮا ﻣﻦ ﻣﻌﻠﻤﺎ ت ‪nect‬ﻟﻠﺠﺪول ‪4.2 ،‬ﻧﺠﺪﺳﻌ ﺔ اﻟ ﺴﻠﻚ ‪-‬ﻻﺣﻆ أﻧﻨﺎ ﻧ‬ ‫ﺘﺸﺎر اﻟﻨﺸﻂ ‪،‬ﺗ ﺴﺎوي ‪42‬ﻟ‬ ‫ﺘ ﻲ ﻻﺗﺰﻳﺪ ﻋﻦ اﻻﻧ‬ ‫‪polsyilicon‬ﻣﻦ اﻟ ﺴﻠﻚ ‪ ،‬واﻟ‬
‫‪2‬‬ ‫ﺘﺮ‬‫ﺬه‪72‬ﻟ‬‫ﻟﻘﺼﺮ ﻃﻮل اﻟ ﺴﻠﻚ ‪ ،‬ﻓﺈن‪2‬ﻫو‬
‫ﺑﺎﻟﻄﻔﻴﻠﻴﺎ ت اﻷﺧﺮى‪.‬‬‫ﺘﺠﺎ ﻫﻞ ﻣﻘﺎرﻧ ﺔ‬
‫ﺑﻠ ﺔ ﻟﻠ‬
‫ﺴﺎ ﻫﻤ ﺔ ﻏﻴﺮ ﻗﺎ‬ ‫اﻟﻤ‬ ‫ﺴﻴﻂ‪ .‬ﻧﻈ ﺮًا‬
‫اﻟﺪاﺧﻠ ﻲ‬ ‫ﺗﺼﺎل‬ ‫ﺒ‬‫ﺟﻬﺎز اﻟ‬
‫اﻻ‬ ‫ﺘﻤﺮﻳﻦ‬ ‫ﺑﻤ ﻫﺬا اﻟ‬
‫ﺴﺎﻋﺪة‬ ‫ﺘﻮاﱃ‪.‬ﻓ ﻲ‬
‫ﺑﻴ ﺔ‬
‫اﻟﻬﺪ‬ ‫ﺴﻌ ﺔ‬
‫ﻋﲆ اﻟ‬ ‫اﻟ ‪،‬‬
‫‪2 = 0.12‬ﻓﻬﺮﻧﻬﺎﻳ ﺖ‬
‫‪2‬‬ ‫‪2‬‬ ‫‪2‬‬
‫ﻛﻮاﻳﺮ ‪= 42/82‬ﻣﻠﻢ‬ ‫‪´ 30‬أف ‪ /‬ﻣﻢ‬ ‫‪+ 72/82‬ﻣﻠﻢ‬ ‫‪´ 88‬أف ‪ /‬ﻣﻢ‬
‫ﺘﺸﺎر‪ .‬ﻻﺣﻆ أنﺳﻌ ﺔ اﻟﺤﻤﻮﻟ ﺔ‬

‫ﺜﺎل ‪5.3‬ﻟﺤ ﺴﺎ بﺳﻌﺎ ت اﻻﻧ‬
‫ﺘﻘ ﺔ ﻓ ﻲ اﻟﻤ‬
‫ﺘﺨﺪم ﻗﻴﻢ ‪Keq‬اﻟﻤﺸ‬
‫ﺘﺞ ﻋﻨﻪ ﻓ ﻲ اﻟﺠﺪول ‪5.2.‬ﻧ ﺴ‬
‫ﺟﻤﻊ ﻛﻞ اﻟﻤﻜﻮﻧﺎ ت ﻣﻌً ﺎﻳﻨ‬
‫ﺑﻬﺎ اﻟ ﺴﻠﻚ‬‫ﺘ ﻲﻳ ﺴﺎ ﻫﻢ‬
‫ﺘﺪاﺧﻞ ‪ ،‬وﺳﻌ ﺔ اﻟﺤﻤﻞ اﻟﺨﺎرﺟﻴ ﺔ ‪ ،‬اﻟ‬
‫ﺘﺸﺎر واﻟ‬
‫ﺋﻴ ﺴﻴﻴﻦ‪ :‬اﻟ ﺴﻌ ﺔ اﻟﺠﻮ ﻫﺮﻳ ﺔ ‪ ،‬اﻟﻤﻜﻮﻧ ﺔ ﻣﻦﺳﻌﺎ ت اﻻﻧ‬
‫ﺑﻴﻦ ﻣﻜﻮﻧﻴﻦ ر‬‫ﺒﺎ‬
‫ﺘ ﺴﺎويﺗﻘﺮﻳ ً‬
‫ﺑﺎﻟ‬‫ﺗﻨﻘ ﺴﻢ‬
‫ﺘﻮﺻﻴﻞ‪.‬‬
‫ﺑ ﺔ اﻟ‬
‫ﺑﻮا‬
‫و‬
‫ﺗﻔﻊ(‪.‬‬
‫ﺘﻘﺎﻻ ت ﻣﻦ أﻋﲆ إﱃ ﻣﻨﺨﻔﺾ وﻣﻦ ﻣﻨﺨﻔﺾ إﱃ ﻣﺮ‬
‫اﻟﺠﺪول ‪5.2‬ﻣﻜﻮﻧﺎ ت ‪)CL‬ﻟﻼﻧ‬
‫ﺜﻒ‬
‫ﻣﻜ‬ ‫ﺒﻴﺮ)‪(fF‬‬
‫®‪(L‬‬
‫اﻟﻘﻴﻤ ﺔ )‪(fF) (H® L‬اﻟﻘﻴﻤ ﺔ )‪H‬ﺗﻌ‬
‫‪Cgd1‬‬ ‫‪2 CGD0n Wn‬‬ ‫‪0.23‬‬
‫‪Cgd2‬‬ ‫‪2 CGD0p Wp‬‬ ‫‪0.61‬‬

‫ﺑ ﻲ‪1‬‬‫ﺳ ﻲ دي‬
‫‪Keqn ADn CJ + Keqswn PDn CJSW‬‬ ‫‪0.66‬‬
‫‪0.90‬‬
‫ﺑ ﻲ‪2‬‬‫ﺳ ﻲ دي‬
‫)‪Keqp ADp CJ + Keqswp PDp CJSW‬‬ ‫‪1.15‬‬
‫‪1.5‬‬
‫‪Cg3‬‬ ‫‪(CGD0n + CGSOn ) Wn + Cox Wn Ln‬‬ ‫‪0.76‬‬
‫‪Cg4‬‬ ‫‪(CGD0p + CGSOp ) Wp + Cox Wp Lp‬‬ ‫‪2.28‬‬

‫ﺑﻠﻴﻮ‬
‫ﺳ ﻲد‬ ‫ﺘﺨﺮاج‬
‫ﻣﻦ اﻻﺳ‬ ‫‪0.12‬‬
‫‪CL‬‬ ‫أ‬ ‫‪6.1‬‬
‫‪6.0‬‬
‫ﺘﺸﺎر‪:‬ﺗﺤﻠﻴﻞ ﻣﻦ اﻟﺪرﺟ ﺔ اﻷوﱃ‬

‫‪5.4.2‬‬
‫ﺒﻴﺮ ﻋﻦ اﻟﻤﻌﺎدﻟ ﺔ‪(5.16). .‬‬

‫ﺘﻌ‬‫ﺘﺞ ﻋﻦ ﻫﺬا اﻟ‬
‫ﺜﻒ‪.‬ﻳﻨ‬
‫ﺘﺸﺎر اﻟﻌﺎﻛ ﺲ ﻓ ﻲ دﻣﺞﺗﻴﺎر اﻟﺸﺤﻦ )‪(dis‬ﻟﻠﻤﻜ‬
‫ﺜﻞ إﺣﺪى ﻃﺮق ﺣ ﺴﺎ بﺗﺄﺧﻴﺮ اﻧ‬
‫ﺘﻤ‬‫ﺗ‬
‫‪v2‬‬
‫)‪CL (v) -------------- dv i (v‬‬
‫)‪(5.16‬‬
‫=‪ò‬‬
‫اﻹﺻﺪار ‪1‬‬
‫ﺑﻞ ﻟﻠﻜ ﺴﺮ ‪،‬ﻷن‬

‫ﺜﻒ ‪ ،‬واﻟﺠﻬﺪ اﻷوﻟ ﻲ واﻟﻨﻬﺎﺋ ﻲ ‪v1‬و ‪v2 .‬اﻟﺤ ﺴﺎ ب اﻟﺪﻗﻴﻖ ﻟﻬﺬه اﻟﻤﻌﺎدﻟ ﺔ ﻏﻴﺮ ﻗﺎ‬
‫ﻣﻊﺗﻴﺎر اﻟﺸﺤﻦ ‪(dis) ، v‬اﻟﺠﻬﺪ ﻓﻮق اﻟﻤﻜ‬
‫ﺒ ﺴﻂ ﻟﻠﻌﺎﻛ ﺲ اﻟﻤﻘﺪم ﻓ ﻲ اﻟﺸﻜﻞ ‪5.6‬‬
‫ﺒﺪﻳﻞ اﻟﻤ‬
‫ﺘ‬‫ﺑﺪﻻ ً ﻣﻦ ذﻟﻚ ﻧﻌﻮد إﱃ ﻧﻤﻮذج اﻟ‬‫ﻛﻼ ﻣﻦ )‪CL (v‬و )‪ i (v‬ﻫﻤﺎ داﻻ ت ﻏﻴﺮ ﺧﻄﻴ ﺔ ﻟـ ‪v.‬ﻧﺤﻦ‬
‫ﺜﻒ اﻟﺤﻤﻞ ﻋﻦ ﻃﺮﻳﻖ‬
‫ﺒﻌﻴﺎ ت اﻟﺠﻬﺪ ﻋﲆ اﻟﻤﻘﺎوﻣ ﺔ وﻣﻜ‬
‫ﺘﻢ ﻣﻌﺎﻟﺠ ﺔﺗ‬
‫ﺘﺤﻠﻴﻞ اﻟﻴﺪوي‪.‬ﺗ‬
‫ﺘﺸﺎر ﻣﻨﺎﺳ ﺐ ﻟﻠ‬
‫ﺘﻘﺎقﺗﻘﺮﻳ ﺐ ﻣﻌﻘﻮل ﻟـﺗﺄﺧﻴﺮ اﻻﻧ‬
‫ﻻﺷ‬
‫ﺒﻂ ﻫﺬه اﻟﻘﻴﻤ ﺔ‬
‫ﺑﺎﻟﻀ‬‫ﺑﻖ‬
‫ﺘﻖ اﻟﻘ ﺴﻢ اﻟ ﺴﺎ‬
‫ﺘﻤﺎم‪ .‬اﺷ‬
‫ﺘﻮﺳﻄ ﺔ ﻋﲆ ﻣﺪى ﻓ‬
‫ﺑﻘﻴﻤ ﺔ ﻣ‬‫ﺑﺖ‬
‫ﺛﺎ‬‫ﺑﻌﻨﺼﺮ ﺧﻄ ﻲ‬‫ﺒﺪال ﻛﻼ ﻫﻤﺎ‬
‫ﺘ‬‫اﺳ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﺛﻨﻴﻦ ‪6 ،‬ﺳ‬
‫ﺘﻢﺗﻜﺮاره ﻫﻨﺎ ﻟﻠﺮاﺣ ﺔ‪.‬‬

‫ﺜﺎل ‪3.8 ،‬وﻳ‬
‫ﺘﻮﺳﻂ اﻟﻤﻘﺎوﻣ ﺔ ﻟﻌﺰم ‪MOS Transis‬ﻓ ﻲ اﻟﻤ‬
‫ﺒﻴﺮ ﻟﻤ‬
‫ﺑﺎﻟﻔﻌﻞ اﺷ‬‫ﻟ ﺴﻌ ﺔ اﻟﺤﻤﻮﻟ ﺔ‪.‬ﺗﻢ‬
‫‪VDD‬‬
‫‪1‬‬ ‫‪dV‬‬ ‫‪7‬‬ ‫‪æ öVDD‬‬
‫‪9 è3-------------‬‬
‫‪--lVDDø1‬‬
‫=‬ ‫‪» -‬‬
‫‪ò‬‬
‫‪----------------‬‬ ‫‪V ----------------------------------‬‬
‫ﻣﻄﻠﻮ ب‬
‫‪IDSATVDD‬‬ ‫‪¤2‬‬
‫)‪(1 + lV‬‬ ‫‪4‬‬ ‫‪IDSAT‬‬
‫‪VDD ¤2‬‬
‫)‪(5.17‬‬
‫‪2‬‬
‫=‬ ‫‪æ‬‬ ‫‪W‬ﻣﻊ (' ‪IDSAT k‬‬ ‫‪öø‬‬
‫‪VDSAT‬‬
‫‪ ---- VDD) VDSAT‬ﻫﻮ‬
‫‪- VT‬‬
‫‪- --------------‬‬
‫إل‬ ‫‪2‬‬
‫ﺒﻜ ﺔ ‪RC‬ﺧﻄﻴ ﺔ ﻣﻦ اﻟﺪرﺟ ﺔ اﻷوﱃ ‪،‬‬

‫ﺴﻴﻄﺎ اﻵن ‪ ،‬وﻻﻳﻌﺪو أنﻳﻜﻮن ﻣﺠﺮدﺗﺤﻠﻴﻞ ﻟﺸ‬
‫ً‬ ‫ﺑ‬‫ﺗﺠ ﺔ أﻣ ﺮًا‬
‫ﺘﺸﺎر ﻟﻠﺪاﺋﺮة اﻟﻨﺎ‬
‫ﺘﻘﺎقﺗﺄﺧﻴﺮ اﻻﻧ‬
‫ﺒﺢ اﺷ‬
‫أﺻ‬
‫ﺑ ﺖ اﻟﻮﻗ ﺖ‬
‫ﺛﺎ‬‫ﺘﻨﺎﺳ ﺐ ﻣﻊ‬
‫ﺒﻜ ﺔ ﻟﺨﻄﻮة ﻋﻤﺮﻳ ﺔ ﻓﻮﻟ ﺖ ﻋﻨﺪ اﻹدﺧﺎلﻳ‬
‫ﺜﻞ ﻫﺬه اﻟﺸ‬
‫ﺜﺎل ‪ 4.5.‬ﻫﻨﺎك ‪ ،‬ﻋﻠﻤﻨﺎ أنﺗﺄﺧﻴﺮ اﻧ‬
‫ﺘﻤﺮﻳﻦ اﻟﻤ‬
‫ﺛﻠ ﺔ ﻟ‬
‫ﻣﻤﺎ‬
‫ﺘﺎﻟ ﻲ‪،‬‬
‫ﺑﺎﻟ‬‫ﺘﻜﻮن ﻋﻦ ﻃﺮﻳﻖﺳﺤ ﺐ اﻟﻤﻘﺎوم وﺳﻌ ﺔ اﻟﺤﻤﻞ‪.‬‬
‫ﺒﻜ ﺔ ‪ ،‬واﻟﺬيﻳ‬
‫ﻟﻠﺸ‬
‫‪tpHL ln (2) ReqnCL = = 0.69ReqnCL‬‬ ‫)‪(5.18‬‬
‫ﺘﻘﺎل ﻣﻦ اﻷدﻧﻰ إﱃ اﻟﻌﺎﻟ ﻲ ‪،‬‬

‫ﺘﺸﺎر ﻟﻼﻧ‬
‫ﺜﻞ ‪،‬ﻳﻤﻜﻨﻨﺎ اﻟﺤﺼﻮل ﻋﲆﺗﺄﺧﻴﺮ اﻻﻧ‬
‫ﺑﺎﻟﻤ‬
‫و‬
‫‪tpLH = 0.69ReqpCL‬‬ ‫)‪(5.19‬‬
‫ﺘﻮر ‪PMOS‬ﺧﻼل ﻓ‬
‫ﻣﻊ ‪Reqp‬اﻟﻤﻜﺎﻓ ﺊ ﻋﲆ اﻟﻤﻘﺎوﻣ ﺔ ﻟ‬
‫ﺒ ﺖ أن ﻫﺬا‬
‫ﺛ‬‫ﺗﻔﻊ‪ .‬ﻟﻘﺪ‬
‫ﺘﺤﻮﻻ ت ﻣﻦ أﻋﲆ إﱃ ﻣﻨﺨﻔﺾ وﻣﻦ ﻣﻨﺨﻔﺾ إﱃ ﻣﺮ‬
‫ﺑﻘ ﺔ ﻟﻜﻞ ﻣﻦ اﻟ‬
‫ﺘﻄﺎ‬
‫ﺘﺤﻠﻴﻞ أنﺳﻌ ﺔ اﻟﺤﻤﻞ اﻟﻤﻜﺎﻓﺌ ﺔ ﻣ‬
‫ﺘﺮض ﻫﺬا اﻟ‬
‫ﻳﻔ‬
‫ﺘﻴﻦ ‪ ،‬أو‬
‫ﺘﻮﺳﻂ اﻟﻘﻴﻤ‬
‫ﺘﺸﺎر اﻟﻜﻠ ﻲ ﻟﻠﻌﺎﻛ ﺲ ﻋﲆ أﻧﻪ ﻣ‬
‫ﺘﻢﺗﻌﺮﻳﻒﺗﺄﺧﻴﺮ اﻻﻧ‬
‫ﺑﻖ‪.‬ﻳ‬
‫ﺜﺎل اﻟﻘ ﺴﻢ اﻟ ﺴﺎ‬
‫ﺒﺎ ﻓ ﻲ ﻣ‬
‫ﻫﻮ اﻟﺤﺎلﺗﻘﺮﻳ ً‬
‫=‬ ‫‪tpHL t +‬‬ ‫=‬ ‫‪- ----------‬‬

‫‪0.69CL‬‬ ‫‪èø22‬‬
‫‪-----------------------------‬‬
‫‪---------------‬‬
‫)‪(5.20‬‬
‫اﻟﺮﻗﻢ اﻟﻬﻴﺪروﺟﻴﻨ ﻲ‬
‫ﻣﺪﻳﻨ ﺔ‬ ‫‪Reqn + Reqp ö‬‬
‫ﺑﻄ ﺔ‪.‬ﻳﻤﻜﻦﺗﺤﻘﻴﻖ‬
‫ﺑﻘ ﺔ ﻟﻜﻞ ﻣﻦ اﻟﻤﺪﺧﻼ ت اﻟﺼﺎﻋﺪة واﻟﻬﺎ‬
‫ﺘﻄﺎ‬
‫ﺑ ﺔﺗﺄﺧﻴﺮا ت اﻧ‬
‫ﺒﻮا‬
‫ﺜﻴﺮ ﻣﻦ اﻷﺣﻴﺎن ‪،‬ﻳﻜﻮن ﻣﻦ اﻟﻤﺮﻏﻮ ب ﻓﻴﻪ أنﻳﻜﻮن ﻟﻠ‬
‫ﻓ ﻲﻛ‬
‫ﺛﻞ‪.‬‬
‫ﺘﻤﺎ‬
‫ﺒﺎ ت ‪VTC‬ﻣ‬
‫ﺘﻄﻠ‬
‫ﺑﻖ ﻟﻤ‬
‫ﺒﺎ‪.‬ﺗﺬﻛﺮ أن ﻫﺬا اﻟﺸﺮط ﻣﻄﺎ‬
‫ﺘ ﺴﺎوﻳ ﺔﺗﻘﺮﻳ ً‬
‫ﻫﺬا اﻟﺸﺮط ﻣﻦ ﺧﻼل ﺟﻌﻞ ﻣﻘﺎوﻣ ﺔ ‪NMOS‬و ‪PMOS‬ﻣ‬
‫ﺘﺸﺎر ﻟﻤﺤﻮل ‪CMOS‬ﻣﻘﺎس ‪0.25‬ﻣﻢ‬

‫ﺜﺎل ‪5.5‬‬
‫ﻣ‬
‫ﺗﻢ ﺣ ﺴﺎ بﺳﻌ ﺔ اﻟﺤﻤﻞ ‪CL‬‬

‫ﺘﺨﺪم اﻟﻤﻌﺎدل‪(5.18) .‬وﻣﻜﺎﻓ ﺊ‪(5.19). .‬‬
‫ﺘﺸﺎر ﻋﺎﻛ ﺲ ‪CMOS‬ﻓ ﻲ اﻟﺸﻜﻞ ‪5.15 ،‬ﻓﺈﻧﻨﺎ ﻧ ﺴ‬
‫ﺘﻘﺎقﺗﺄﺧﻴﺮا ت اﻧ‬
‫ﻻﺷ‬
‫ﺘﻮرا ت ﻟﻌﻤﻠﻴ ﺔ ‪CMOS‬اﻟﻌﺎﻣ ﺔ ‪0.25‬ﻣﻢ ﻓ ﻲ اﻟﺠﺪول ‪3.3.‬‬
‫ﺘﻘﺎق ﻣﻘﺎوﻣﺎ ت اﻟﻤﻘﺎوﻣ ﺔ اﻟﻤﻜﺎﻓﺌ ﺔ ﻟﻠ‬
‫ﺑﻴﻨﻤﺎﺗﻢ اﺷ‬
‫ﺜﺎل ‪5.4 ،‬‬
‫ﺑﺎﻟﻔﻌﻞ ﻓ ﻲ اﻟﻤ‬
‫ﺗ ﺴﺎوي ‪13‬ﻛﻴﻠﻮ وا ت و ‪31‬ﻛﻴﻠﻮ وا ت ‪ ،‬ﻋﲆ‬
‫ﺘﻮرا ت ‪NMOS‬و ‪PMOS‬‬
‫ﺒﻴﻌﻴ ﺔ ﻟ‬
‫ﺒ ﺔ ﻟﺠﻬﺪ اﻹﻣﺪاد ‪2.5‬ﻓﻮﻟ ﺖ ‪ ،‬ﻓﺈن اﻟﻤﻘﺎوﻣﺎ ت اﻟﻄ‬
‫ﺑﺎﻟﻨ ﺴ‬
‫ﺑﻌﺎد‬
‫ﺑﻴﻦ اﻷ‬‫ﺘﺮض أن اﻟﻔﺮق‬
‫ﺘﻜﻮن ‪1.5‬ﻟـ ‪NMOS‬و ‪4.5‬ﻟـ ‪PMOS.‬ﻧﺤﻦ ﻧﻔ‬
‫ﺘﻮرا ت ﻟ‬
‫ﺘﺨﻄﻴﻂ ‪ ،‬ﻧﺤﺪد ﻧ ﺴ ﺐ )‪(W / L‬ﻟﻠ‬
‫ﺘﻮاﻟ ﻲ‪ .‬ﻣﻦ اﻟ‬
‫اﻟ‬
‫ﺘﺄﺧﻴﺮا ت‪:‬‬
‫ﺘﺎﻟﻴ ﺔ ﻟﻠ‬
‫ﺘﻢﺗﺠﺎ ﻫﻠﻪ‪.‬ﻳﺆدي ﻫﺬا إﱃ اﻟﻘﻴﻢ اﻟ‬
‫ﺑﻤﺎﻳﻜﻔ ﻲ ﻟﻴ‬‫اﻟﻤﺮﺳﻮﻣ ﺔ واﻟﻔﻌﺎﻟ ﺔ ﺻﻐﻴﺮ‬
‫و‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫‪3‬‬
‫ﻓﻴﻦ‬
‫‪2.5‬‬
‫ﺻﻮ ت‬
‫‪2‬‬
‫‪1.5‬‬
‫‪tpHL‬‬ ‫ر‬
‫ﺧﺎرج‬
‫‪1‬‬
‫‪0.5‬‬
‫ﺑﺮة‬
‫اﻟﺸﻜﻞ ‪5.16‬ﻣﺤﺎﻛﺎة ﻋﺎ‬
‫ﺑ ﺔ اﻟﻌﺎﻛ ﺲ ﻣﻦ اﻟﺸﻜﻞ‬
‫ﺘﺠﺎ‬‫اﺳ‬
‫‪0‬‬
‫‪5.15‬‬
‫‪-0.5‬‬
‫‪0‬‬ ‫‪0.5‬‬ ‫‪1‬‬ ‫‪1.5‬‬ ‫‪2‬‬ ‫‪2.5‬‬
‫ﺛﺎﻧﻴ ﺔ(‬
‫ر)‬ ‫‪-10‬‬
‫‪× 10‬‬
‫= ‪tpHL‬‬
‫‪13‬ﻛﻴﻠﻮ واط‬
‫ﻫﻮ‬
‫ﺑﻌ ﺔ‬
‫ﺑﻮﺻ ﺔ ﻣﺮ‬ ‫‪0.69‬‬
‫‪´6.1fF‬رﻃﻞ ﻟﻜﻞ‬ ‫´‪= 36‬‬
‫‪æ‬‬
‫‪1.5‬‬ ‫‪-------------‬و ‪ø‬‬
‫‪ = 0.69‬ر‬
‫‪31‬ﻛﻴﻠﻮ واط‬
‫ﺑﻌ ﺔ‬
‫ﺑﻮﺻ ﺔ ﻣﺮ‬‫‪´æ ö ´6.0fF = 29‬رﻃﻞ ﻟﻜﻞ‬
‫‪4.5‬‬
‫‪-------------‬و ‪ø‬‬
‫و‬
‫‪36 + 29‬‬
‫= ر‬
‫ص‬
‫ﺑﻌ ﺔ‬
‫ﺑﻮﺻ ﺔ ﻣﺮ‬
‫‪æ‬‬
‫ﻫﻮ‬
‫‪= 32.5‬رﻃﻞ ﻟﻜﻞ‬
‫‪2‬‬
‫‪------------------‬و ‪ø‬‬
‫ﺑﺮة‬
‫ﺒﺎﻳ ﺲ اﻟﻌﺎ‬
‫ﺘﺤﻠﻴﻞ ﻋﻦ ﻃﺮﻳﻖ إﺟﺮاء ﻣﺤﺎﻛﺎةﺳ‬
‫ﺘﺤﻘﻖ ﻣﻦ دﻗ ﺔ ﻫﺬا اﻟ‬
‫ﺘﻢ اﻟ‬
‫ﻳ‬
‫ﺑﺔ‬
‫ﺑﺮ اﻟﻤﺤ ﺴﻮ‬
‫ﺘﺨﺮج ﻣﻦﺗﺨﻄﻴﻂ اﻟﺸﻜﻞ ‪5.15.‬اﻟﻌﺎ‬
‫ﻋﲆ ﻣﺨﻄﻂ اﻟﺪاﺋﺮة ‪ ،‬اﻟﻤ ﺴ‬
‫ﺘﺸﺎر‬
‫ﺑ ﺔ اﻟﺪاﺋﺮة ﻓ ﻲ اﻟﺸﻜﻞ ‪5.16 ،‬وﻳﺤﺪدﺗﺄﺧﻴﺮا ت اﻻﻧ‬
‫ﺘﺠﺎ‬
‫ﺗﻢ رﺳﻢ اﺳ‬
‫ﺘﺎﺋﺞ اﻟﻴﺪوﻳ ﺔ ﺟﻴﺪة‬
‫ﺘﻮاﻟ ﻲ‪ .‬اﻟﻨ‬
‫ﺘﺤﻮﻻ ت ‪HL‬و ‪LH ،‬ﻋﲆ اﻟ‬
‫ﺑﻌ ﺔ ﻟﻠ‬
‫ﺑﻮﺻ ﺔ ﻣﺮ‬‫ﺑﻌ ﺔ و ‪31.7‬رﻃﻞ ﻟﻜﻞ‬
‫ﺑﻮﺻ ﺔ ﻣﺮ‬‫‪39.9‬رﻃﻞ ﻟﻜﻞ‬
‫ﺑﺸﻜﻞ ﺧﺎص ﻣﻠﻒ‬‫ﺘﻘﺎﻗﻬﺎ‪ .‬ﻻﺣﻆ‬
‫ﺛﻨﺎء اﺷ‬
‫ﺘ ﻲﺗﻢ إﺟﺮاؤ ﻫﺎ أ‬
‫ﺒ ﺴﻴﻂ اﻟﻌﺪﻳﺪة اﻟ‬
‫ﺘ‬‫ﺒﺎر اﻟ‬
‫ﺘ‬‫ﻣﻊ اﻷﺧﺬ ﻓ ﻲ اﻻﻋ‬
‫ﺑﺔ‬
‫ﺒﻮا‬
‫ﺘﻨﺰاف اﻟ‬
‫ﺗﺠ ﺔ ﻋﻦﺳﻌﺎ ت اﺳ‬
‫ﺗﺠﺎوز ﻋﲆ إﺷﺎرا ت اﻟﺨﺮج اﻟﻤﺤﺎﻛﺎة‪ .‬ﻫﺬه ﻧﺎ‬
‫ﺒﺎﺷﺮة إﱃ‬
‫ﺑﻂ ﺧﻄﻮة اﻟﺠﻬﺪ اﻟﺤﺎد ﻋﻨﺪ ﻋﻘﺪة اﻹدﺧﺎل ﻣ‬
‫ﺘ ﻲﺗﺮ‬
‫ﺘﻮرا ت اﻟﻌﺎﻛ ﺲ ‪ ،‬اﻟ‬
‫ﻣﻦ اﻟ‬
‫ﺒﺐ‬
‫ﺗﺸﺮحﺳ‬
‫ﺑﺔ ‪ ،‬و‬
‫ﺒﻮا‬
‫ﺒ ﻲ ﻋﲆ أداء اﻟ‬
‫ﺛﻴﺮﺳﻠ‬
‫ﺒﺮاﻋﻢ اﻟﺰاﺋﺪة ﻟﻬﺎﺗﺄ‬
‫ﺘﻐﻴﻴﺮا ت ﻋﻨﺪ اﻹدﺧﺎل‪ .‬ﻣﻦ اﻟﻮاﺿﺢ أن ﻫﺬه اﻟ‬
‫ﺘﺠﺎ‬
‫ﺘﻮرا ت ﻓ ﻲ اﻻﺳ‬
‫ﺒﺪأ اﻟ‬
‫ﺒﻞ أنﺗ‬
‫ﻗ‬
‫ﺣﺪو ث ذﻟﻚ‬
‫ﺘﻘﺪﻳﺮا ت‪.‬‬
‫ﺒﺮ ﻣﻦ اﻟ‬
‫ﺘﺄﺧﻴﺮا ت اﻟﻤﺤﺎﻛﺎة أﻛ‬
‫اﻟ‬
‫ﺋﻤﺎ‬
‫ﺘﺤﻠﻴﻞ اﻟﻴﺪويﻳﺆدي دا ً‬
‫ﺑﺄن اﻟ‬‫ﺒﺎﻋً ﺎ‬
‫ﺜﺎل اﻧﻄ‬
‫ﺗﺤﺬﻳﺮ‪ :‬ﻗﺪﻳﻌﻄ ﻲ ﻫﺬا اﻟﻤ‬
‫ﺒﻴﺮ‬
‫ﺑﺎﻟﻀﺮورة‪ .‬ﻛ‬‫ﺑ ﺔ اﻟﻔﻌﻠﻴ ﺔ‪ .‬ﻫﺬا ﻟﻴ ﺲ ﻫﻮ اﻟﺤﺎل‬
‫ﺘﺠﺎ‬
‫ﻹﻏﻼقﺗﻘﺪﻳﺮا ت اﻻﺳ‬
‫ﺗﻴ ﺐ اﻷول واﻟﻌﺎﻟ ﻲ‪ .‬اﻟﻐﺮض ﻣﻦ‬
‫ﺘﺮ‬‫ﺑﻴﻦ اﻟﻨﻤﺎذج ذا ت اﻟ‬‫ﺒﺎ ﻣﺎﻳﻤﻜﻦ ﻣﻼﺣﻈ ﺔ اﻻﻧﺤﺮاﻓﺎ ت‬
‫ﻏﺎﻟ ً‬
‫ﺗﺤﺪﻳﺪ ﻫﺎ‬
‫ﺒ ﺔ أﺳﺎﺳﻴ ﺔ ﻓ ﻲﺳﻠﻮك اﻟﺪاﺋﺮة و‬
‫ﺛﺎﻗ‬‫ﺘﺤﻠﻴﻞ اﻟﻴﺪوي ﻫﻮ اﻟﺤﺼﻮل ﻋﲆ ﻧﻈﺮة‬
‫اﻟ‬
‫ﺒﻴﺎﻧﺎ ت اﻟﻜﻤﻴ ﺔ‬
‫ﺘﻔﺼﻴﻠﻴ ﺔ ﻋﻨﺪﻣﺎﺗﻜﻮن اﻟ‬
‫اﻟﻤﻌﻠﻤﺎ ت اﻟ ﺴﺎﺋﺪة‪ .‬ﻻ ﻏﻨﻰ ﻋﻦ اﻟﻤﺤﺎﻛﺎة اﻟ‬
‫ﺑ ﺔ ﺣﻆﺳﻌﻴﺪ‪.‬‬
‫ﺑﻀﺮ‬‫ﺜﺎل أﻋﻼه‬
‫ﻣﻄﻠﻮ ب‪.‬ﺗﺄﻣﻞ اﻟﻤ‬
‫ﺣﺎ‬
‫ﺒﺎ ً‬
‫ﺒﺮ ‪1999 ،‬اﻟ ﺴﺎﻋ ﺔ ‪ 11:41‬ﺻ‬
‫ﺛﻨﻴﻦ ‪6 ،‬ﺳ‬
‫ﺘﻼﻋ ﺐ‬
‫اﻟ ﺴﺆال اﻟﻮاﺿﺢ اﻟﺬيﺗﻄﺮﺣﻪ اﻟﻤﺼﻤﻤ ﺔ ﻋﲆ ﻧﻔ ﺴﻬﺎ ﻓ ﻲ ﻫﺬه اﻟﻤﺮﺣﻠ ﺔ ﻫﻮ ﻛﻴﻒﻳﻤﻜﻨﻬﺎ اﻟ‬
‫ﺑ ﺔ ﻋﲆ ﻫﺬا اﻟ ﺴﺆال ‪ ،‬ﻣﻦ اﻟﻀﺮوري‬
‫ﺘﻘﺪﻳﻢ إﺟﺎ‬
‫ﺑ ﺔ‪ .‬ﻟ‬
‫ﺒﻮا‬
‫و ‪ /‬أوﺗﺤ ﺴﻴﻦﺗﺄﺧﻴﺮ اﻟ‬
‫ﺑﻴﻦ )‪Eq. (5.18‬وﻣﻜﺎﻓ ﺊ‪(5.17) ، .‬‬ ‫ﺘﺄﺧﻴﺮ‪ .‬اﻟﺠﻤﻊ‬‫ﺘﺄﺧﻴﺮ ﺻﺮﻳﺤ ﺔ ﻋﻦ ﻃﺮﻳﻖﺗﻮﺳﻴﻊ ‪Req‬ﻓ ﻲ ﻣﻌﺎدﻟ ﺔ اﻟ‬‫ﺘ ﻲﺗﺤﻜﻢ اﻟ‬ ‫ﻟﺠﻌﻞ اﻟﻤﻌﻠﻤﺎ ت اﻟ‬
‫ﺘﺎﻟ ﻲ ﻟـ ‪tpHL (a‬‬
‫ﺒﻴﺮ اﻟ‬‫ﺘﻌ‬
‫ﺘﺞ اﻟ‬ ‫ﺘﺠﺎ ﻫﻞ ‪،‬ﻳﻨ‬ ‫ﺑﻞ ﻟﻠ‬‫ﺘﺮاض ﻓ ﻲ اﻟﻮﻗ ﺖ اﻟﺤﺎﻟ ﻲ أن ﻋﺎﻣﻞﺗﻌﺪﻳﻞ ﻃﻮل ‪chan nel‬ﻏﻴﺮ ﻗﺎ‬ ‫ﺑﺎﻓ‬
‫و‬
‫ﺛﻞ ﻟـ )‪tpLH‬‬
‫ﻳﺤﻤﻞﺗﺤﻠﻴﻞ ﻣﻤﺎ‬
‫=‬ ‫‪CLVDD-‬‬
‫‪----------------‬‬ ‫=‬ ‫‪CLVDD‬‬
‫‪tpHL‬‬ ‫‪0.693‬‬ ‫‪0.52‬‬ ‫‪-------------------------------------------------- -------------------------------------------------- ----‬‬
‫)‪(5.21‬‬
‫‪4 IDSATn‬‬
‫)‪(W ¤L) n k ¢ n VDSATn (VDD - VTn - VDSATn ¤2‬‬
‫ﺑﺤﻴ ﺚ ‪VDD >> VTn +‬‬ ‫ﺑﺪرﺟ ﺔ ﻛﺎﻓﻴ ﺔ‬‫ﺘﻴﺎر ﺟﻬﺪ اﻹﻣﺪاد ﻋﺎﻟ ًﻴﺎ‬
‫ﺘﻢ اﺧ‬
‫ﺘﺼﻤﻴﻤﺎ ت ‪،‬ﻳ‬
‫ﺒﻴ ﺔ اﻟ‬
‫ﻓ ﻲ ﻏﺎﻟ‬
‫ﺘﻘ ﻼ ً ﻓﻌﻠ ًﻴﺎ ﻋﻦ اﻟﻌﺮض‬
‫ﺘﺄﺧﻴﺮ ﻣ ﺴ‬ ‫ﺒﺢ اﻟ‬
‫‪VDSATn / 2.‬ﻓ ﻲ ﻇﻞ ﻫﺬه اﻟﻈﺮوف ‪،‬ﻳﺼ‬
‫ﺘﺰاﻳﺪ‬
‫ﺒ ﻲ ﻣﻦ اﻟﺪرﺟ ﺔ اﻷوﱃ وأﻧﻪ ﻣ‬
‫اﻟﺠﻬﺪ )ﻣﻜﺎﻓ ﺊ ‪(5.22)).‬ﻻﺣﻆ أن ﻫﺬاﺗﻘﺪﻳﺮﺗﻘﺮﻳ‬
‫ﺒﺐ‬
‫ﺑﺴ‬‫ﺘﺞ ﻋﻦ ﺟﻬﺪ اﻹﻣﺪادﺗﺤ ﺴﻦ ﻣﻠﺤﻮظ ‪ ،‬وإن ﻛﺎن ﺻﻐﻴ ﺮًا ‪ ،‬ﻓ ﻲ اﻷداء‬
‫ﻳﻨ‬
‫ﻋﺎﻣﻞﺗﻌﺪﻳﻞ ﻃﻮل اﻟﻘﻨﺎة ﻏﻴﺮ ﺻﻔﺮي‪.‬‬
‫‪CL‬‬
‫»‬ ‫‪--------------------------------------------‬‬
‫)‪(5.22‬‬
‫‪tpHL 0.52‬‬
‫‪(W ¤L) n k ¢ nVDSATn‬‬
‫ﺘﺸﺎر‬
‫ﺘﺤﻠﻴﻞ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.17 ،‬اﻟﺬيﻳﺮﺳﻢﺗﺄﺧﻴﺮ اﻧ‬
‫ﺗﻢﺗﺄﻛﻴﺪ ﻫﺬا اﻟ‬
‫ﺑ ًﻘﺎ ﻓ ﻲ ﺷﻜﻠﻪ ﻟﻤﻨﺤﻨﻰ اﻟﺸﻜﻞ ‪3.27 ،‬اﻟﺬيﻳﺮﺳﻢ اﻟﺮﺳﻢ اﻟ‬
‫ﺒﻴﺎﻧ ﻲ‬ ‫ﺘﻐﺮ ب أنﻳﻜﻮن ﻫﺬا اﻟﻤﻨﺤﻨﻰ ﻣﻄﺎ‬
‫اﻟﻌﺎﻛ ﺲ ﻛﺪاﻟ ﺔ ﻟﺠﻬﺪ اﻹﻣﺪاد‪ .‬ﻟﻴ ﺲ ﻣﻦ اﻟﻤ ﺴ‬
‫اﻟﻤﻜﺎﻓ ﺊ ﻋﲆ اﻟﻤﻘﺎوﻣ ﺔ‬
‫ﺘﻼﻓﺎ ت ﻓ ﻲ اﻟﻘﻴﻢ اﻷﻋﲆ ﻣﻦ ‪VDD ،‬ﻳﻤﻜﻦ ﻣﻼﺣﻈ ﺔ‬
‫ﺒ ًﻴﺎ ﻟﺪﻋﻢ اﻻﺧ‬
‫ﺘﺄﺧﻴﺮ ﻏﻴﺮ ﺣ ﺴﺎس ﻧ ﺴ‬
‫ﺘﻮر ‪MOS‬ﻛﺪاﻟ ﺔ ﻟـ ‪VDD.‬ﻓ ﻲ ﺣﻴﻦ أن اﻟ‬
‫ﻣﻦﺗﺮاﻧﺰﺳ‬
‫ﺑﺪءًا ﻣﻦ‬‫زﻳﺎدة ﺣﺎدة‬
‫‪5.5‬‬
‫‪5‬‬
‫‪4.5‬‬
‫‪4‬‬
‫‪3.5‬‬
‫ﺘﺸﺎر ﻋﺎﻛ ﺲ ‪CMOS‬ﻛﺪاﻟ ﺔ ﻟﺠﻬﺪ اﻹﻣﺪاد‬

‫ﺗﺄﺧﻴﺮ اﻧ‬
‫اﻟﺸﻜﻞ ‪5.17‬‬
‫‪3‬‬
‫ﺘﺄﺧﻴﺮ ﻋﻨﺪ ‪2.5‬ﻓﻮﻟ ﺖ(‪.‬ﺗﺸﻴﺮ اﻟﻨﻘﺎط إﱃ‬
‫ﺑﺎﻟ‬‫ﺘﻌﻠﻖ‬
‫ﺒﻴﻌ ﻲ ﻓﻴﻤﺎﻳ‬
‫)ﻃ‬
‫‪2.5‬‬ ‫ﺑﻬﺎ اﻟﻤﻌﺎدل‪(5.21). .‬ﻻﺣﻆ أن ﻫﺬه اﻟﻤﻌﺎدﻟ ﺔ‬‫ﺒﺄ‬
‫ﺘ ﻲﺗﻨ‬
‫ﺘﺄﺧﻴﺮ اﻟ‬
‫ﻗﻴﻢ اﻟ‬
‫ﺛﻢ ‪ ،‬ﻓﺈن‬‫ﺑﺎﻟ ﺴﺮﻋ ﺔ‪ .‬وﻣﻦ‬‫ﺒﻌ ﺔ‬
‫ﺻﺎﻟﺤ ﺔ ﻓﻘﻂ ﻋﻨﺪﻣﺎﺗﻜﻮن اﻷﺟﻬﺰة ﻣﺸ‬
‫‪2‬‬
‫ﺘﻴ ﺔ اﻟﻤﻨﺨﻔﻀ ﺔ اﻟﻌﺮض‪.‬‬
‫اﻻﻧﺤﺮاف ﻋﻨﺪ اﻟﻔﻮﻟ‬
‫‪1.5‬‬
‫‪1‬‬
‫‪0.8‬‬ ‫‪1‬‬ ‫‪1.2‬‬ ‫‪1.4‬‬ ‫‪1.8‬‬ ‫‪2‬‬ ‫‪2.2‬‬ ‫‪2.4‬‬ ‫‪1.6‬ﻓﻮﻟ ﺖ‬
‫)ﻓ ﻲ(‬
‫‪DD‬‬
‫ﺑﻮﺿﻮح إذا ﻛﺎنﺗﺤﻘﻴﻖ اﻷداء اﻟﻌﺎﻟ ﻲ ﻫﻮ أ‬‫‪»2VT .‬ﻳﺠ ﺐﺗﺠﻨ ﺐ ﻣﻨﻄﻘ ﺔ اﻟﻌﻤﻠﻴ ﺔ ﻫﺬه‬
‫ﺘﺼﻤﻴﻢ اﻷول‪.‬‬
‫ﻫﺪف اﻟ‬
‫ﺘﺼﻤﻴﻢ‬
‫ﺗﻘﻨﻴﺎ ت اﻟ‬
‫ﺘﺎﻟﻴ ﺔ‪:‬‬
‫ﺑﺎﻟﻄﺮق اﻟ‬‫ﺑﺔ‬
‫ﺒﻮا‬
‫ﺘﻘﻠﻴﻞ ﻣﻦﺗﺄﺧﻴﺮ اﻧ‬
‫ﺘﺞ أﻧﻪﻳﻤﻜﻦ اﻟ‬
‫ﺘﻨ‬‫ﺒﻖ ‪ ،‬ﻧ ﺴ‬
‫ﻣﻤﺎﺳ‬
‫ﺣﺎ‬
‫ﺒﺎ ً‬
‫ﺒﺮ ‪1999‬اﻟ ﺴﺎﻋ ﺔ ‪ 11:41‬ﺻ‬
‫ﺋﻴ ﺴﻴ ﺔﺗ ﺴﺎ ﻫﻢ ﻓ ﻲﺳﻌ ﺔ اﻟﺤﻤﻮﻟ ﺔ‪:‬‬

‫ﺛ ﺔ ﻋﻮاﻣﻞ ر‬
‫ﺛﻼ‬‫ﺗﺬﻛﺮ أن‬
‫ﺗﻘﻠﻴﻞ ‪CL .‬‬
‫•‬
‫ﺘﺸﺎر واﻟ ﺴﻌﺎ ت‬
‫ﺘﺨﻄﻴﻂ اﻟﺪﻗﻴﻖ ﻋﲆﺗﻘﻠﻴﻞ اﻻﻧ‬
‫ﺒﻴﻨ ﻲ ‪ ،‬واﻟﻤﺮوﺣ ﺔ ﻟﻠﺨﺎرج‪.‬ﻳ ﺴﺎﻋﺪ اﻟ‬
‫ﺘﻮﺻﻴﻞ اﻟ‬
‫ﺑ ﺔ ﻧﻔ ﺴﻬﺎ ‪ ،‬وﺳﻌ ﺔ اﻟ‬
‫ﺒﻮا‬
‫ﺘﺸﺎر اﻟﺪاﺧﻠ ﻲ ﻟﻠ‬
‫ﺳﻌ ﺔ اﻻﻧ‬
‫ﺑﻄ ﺔ‪ .‬ﺟﻴﺪ‬
‫ﺘﺮا‬
‫اﻟﻤ‬
‫ﺘﺼﺮﻳﻒ ﺻﻐﻴﺮة ﻗﺪر اﻹﻣﻜﺎن‪.‬‬
‫ﺑﻘﺎء ﻣﻨﺎﻃﻖ اﻧ‬
‫ﺘﺼﻤﻴﻢ إ‬
‫ﺘﻄﻠ ﺐ ﻣﻤﺎرﺳ ﺔ اﻟ‬
‫ﺗ‬
‫ﺑﺤﺬر‬‫ﺜﺮ ﻫﺎ ﻓﻌﺎﻟﻴ ﺔ ﻓ ﻲﻳﺪ اﻟﻤﺼﻤﻢ‪ .‬اﻟﻤﻀ ﻲ ﻗﺪﻣﺎ وﻟﻜﻦ‬

‫ﺘﺤ ﺴﻴﻦ اﻷداء وأﻛ‬
‫ﺘﻮرا ت‪ .‬ﻫﺬه ﻫ ﻲ أﻗﻮى أداة ﻟ‬
‫ﺒ ﺔ ‪W / L‬ﻟﻠ‬
‫•زﻳﺎدة ﻧ ﺴ‬
‫ﺘﺸﺎر‬ ‫ﺘﻮر أ ً‬
‫ﻳﻀﺎ إﱃ زﻳﺎدة اﻻﻧ‬ ‫ﺘﺮاﻧﺰﺳ‬
‫ﺒﻴﻖ ﻫﺬا اﻟﻨﻬﺞ‪.‬ﺗﺆدي زﻳﺎدة ﺣﺠﻢ اﻟ‬
‫ﻋﻨﺪﺗﻄ‬
‫ﺘﺸﺎر( ﻓ ﻲ اﻟ ﺴﻴﻄﺮة ﻋﲆ اﻟﺤﻤﻞ اﻟﺨﺎرﺟ ﻲ‬
‫ﺒﺪأ اﻟ ﺴﻌ ﺔ اﻟﺠﻮ ﻫﺮﻳ ﺔ )أيﺳﻌ ﺔ اﻻﻧ‬
‫ﺑﻤﺠﺮد‪CL‬أنﺗ‬ ‫ﺑﺎﻟ‪،‬‬
‫ﺘﺎﻟ ﻲ ‪.‬‬ ‫اﻟﻮاﻗﻊ‬
‫ﺴﻌ ﺔ و‬‫ﻓاﻟ ﻲ‬
‫ﺘﻮزﻳﻊ ‪ ،‬ﻣﻤﺎﻳﺆدي إﱃ زﻳﺎدة‬
‫ﺗﺞ ﻋﻦ اﻷﺳﻼك واﻟ‬
‫اﻟﻨﺎ‬
‫ﺒﺮ ﻓﻘﻂ‬
‫ﺑ ﺔ أﻛ‬
‫ﺒﻮا‬
‫ﺑﻞﻳﺠﻌﻞ اﻟ‬‫ﺘﺄﺧﻴﺮ ‪،‬‬
‫ﺑ ﺔﻳ ﺴﺎﻋﺪ ﻓ ﻲﺗﻘﻠﻴﻞ اﻟ‬
‫ﺒﻮا‬
‫ﻟﻢﻳﻌﺪ ﺣﺠﻢ اﻟ‬
‫ﺒﺮ‬
‫ﺑ ﺔ أﻛ‬
‫ﺑﻮا‬‫ﺘﻮرا ت اﻟﻌﺮﻳﻀ ﺔ ﻋﲆ‬
‫ﺘﻮي اﻟ‬
‫ﺑﺎﻹﺿﺎﻓ ﺔ إﱃ ذﻟﻚ ‪،‬ﺗﺤ‬‫ﺗ ﻲ"‪.‬‬
‫ﺘﺤﻤﻴﻞ اﻟﺬا‬
‫ﺛﻴﺮﻳ ﺴﻤﻰ "اﻟ‬
‫ﺘﺄ‬
‫ﻣﻨﻄﻘ ﺔ‪ .‬ﻫﺬا اﻟ‬
‫ﺒﺎ‬
‫ﺛﺮﺳﻠ ً‬
‫ﺗﺆ‬‫ﺑ ﺔ اﻟﻘﻴﺎدة و‬
‫ﺒﻮا‬
‫ﺘﺮوﻳ ﺔ ﻟ‬
‫ﺘ ﻲﺗﺰﻳﺪ ﻣﻦ ﻋﺎﻣﻞ اﻟ‬
‫اﻟ ﺴﻌ ﺔ ‪ ،‬اﻟ‬
‫ﺘﻪ‪.‬‬
‫ﺳﺮﻋ‬
‫ﺑﻮاﺳﻄ ﺔ‬‫ﺑﺔ‬
‫ﺒﻮا‬
‫•زﻳﺎدة ‪VDD.‬ﻛﻤﺎ ﻫﻮ ﻣﻮﺿﺢ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.17 ،‬ﻳﻤﻜﻦﺗﻌﺪﻳﻞﺗﺄﺧﻴﺮ اﻟ‬
‫ﺑﻴﻦﺗﻮزﻳﻊ اﻟﻄﺎﻗ ﺔ ﻋﲆ اﻷداء ‪ ،‬ﻛﻤﺎﺳﻨﺮى ﻓ ﻲ ﻗ ﺴﻢ ﻻﺣﻖ‪ .‬وﻣﻊ ذﻟﻚ ‪ ،‬ﻓﺈن زﻳﺎدة‬‫ﺑﺎﻟﻤﻘﺎﻳﻀ ﺔ‬‫ﺗﻌﺪﻳﻞ ﺟﻬﺪ اﻹﻣﺪاد‪.‬ﺗ ﺴﻤﺢ ﻫﺬه اﻟﻤﺮوﻧ ﺔ ﻟﻠﻤﺼﻤﻢ‬
‫ﺘﺎﻟ ﻲ‬
‫ﺑﺎﻟ‬
‫ﺘﺞ ﻋﻨﻪﺗﺤ ﺴﻦ ﻃﻔﻴﻒ ﻟﻠﻐﺎﻳ ﺔ و‬
‫ﺘﻮى ﻣﻌﻴﻦﻳﻨ‬
‫ﺑﺎﺋ ﻲ ﻓﻮق ﻣ ﺴ‬
‫اﻟﺠﻬﺪ اﻟﻜﻬﺮ‬
‫ﺘﺮون اﻟ ﺴﺎﺧﻦ(‬
‫ﺛﻴﺮا ت اﻹﻟﻜ‬
‫ﺛﻮﻗﻴ ﺔ )اﻧﻬﻴﺎر اﻷﻛ ﺴﻴﺪ ‪،‬ﺗﺄ‬ ‫ﺑﻬﺎ‪ .‬أ ً‬
‫ﻳﻀﺎ ‪ ،‬ﻣﺨﺎوف اﻟﻤﻮ‬ ‫ﺘﻨﺎ‬
‫ﻳﺠ ﺐ اﺟ‬
‫ﺘ ﺔ ﻋﲆ ﺟﻬﺪ اﻹﻣﺪاد ﻓ ﻲ اﻟﻌﻤﻠﻴﺎ ت اﻟﻌﻤﻴﻘ ﺔﺗﺤ ﺖ اﻟﻤﻴﻜﺮون‪.‬‬
‫ﺑ‬‫ﺛﺎ‬‫ﻓﺮض ﺣﺪودًا ﻋﻠﻴﺎ‬
‫ﺗﻐﻴﻴﺮ ﺣﺠﻢ اﻟﺠﻬﺎز ﻟﻸداء‬

‫ﺜﺎل ‪5.6‬‬
‫ﻣ‬
‫ﺘﻜﺸﻒﺗﺤ ﺴﻴﻦ اﻷداء اﻟﺬيﻳﻤﻜﻦ اﻟﺤﺼﻮل ﻋﻠﻴﻪ ﻣﻦ ﺧﻼلﺗﻐﻴﻴﺮ ﺣﺠﻢ اﻟﺠﻬﺎز ﻓ ﻲ‬

‫دﻋﻨﺎ ﻧ ﺴ‬
‫ﺑـ‬‫ﺛﺮ‬
‫ﺘﺄ‬
‫ﺘﺸﺎر ﻟﻦﺗ‬
‫ﺘﺮض أنﺳﻌ ﺔ اﻟ ﺴﻠﻚ واﻻﻧ‬
‫ﺜﺎل ‪5.5.‬ﻧﻔ‬
‫ﺗﺼﻤﻴﻢ اﻟﻤ‬
‫ﺘﻤﻞ ﻋﻦ ﻃﺮﻳﻖﺗﻘ ﺴﻴﻢ اﻟﺤﻤﻞ‬
‫ﺘﺤ ﺴﻴﻦ اﻟﻤﺤ‬
‫ﺒ ﺔ ﻓ ﻲ اﻟ‬
‫ﺛﺎﻗ‬‫ﺗﻐﻴﻴﺮ اﻟﺤﺠﻢ‪.‬ﻳﻤﻜﻦ اﻟﺤﺼﻮل ﻋﲆ ﻧﻈﺮة‬
‫ﺘﻮزﻳﻊ( ‪ ،‬أو‬
‫ﺘﺸﺎر واﻟﻤﻄﺤﻨ ﺔ( وﺧﺎرﺟ ﻲ )اﻷﺳﻼك واﻟ‬
‫اﻟ ﺴﻌ ﺔ ﻓ ﻲ ﻣﻜﻮن ﺟﻮ ﻫﺮي )اﻻﻧ‬
‫= ‪= CL Cint + Cext‬‬ ‫ﺣﺰام ‪(1 +‬أ(‬ ‫)‪(5.23‬‬
‫ﺑﻴﻦ اﻟ ﺴﻌ ﺔ اﻟﺨﺎرﺟﻴ ﺔ واﻟﺪاﺧﻠﻴ ﺔ‪.‬ﺗﻮﺳﻴﻊ ﻛﻞ ﻣﻦ ‪NMOS‬و‬‫ﺒﺔ‬

‫ﻣﻊ ﻧ ﺴ‬
‫ﺒﺎ‪.‬‬
‫ﺒ ﺔﺗﻘﺮﻳ ً‬
‫ﺑﻨﻔ ﺲ اﻟﻨ ﺴ‬‫ﺑﺔ‬
‫ﺒﻮا‬ ‫ﺑﻮاﺳﻄ ﺔ ﻋﺎﻣﻞ ﻣﻌﻴﻦ ‪ ،‬وﻟﻜﻨﻪﻳﺮﻓﻊ أ ً‬
‫ﻳﻀﺎ اﻟ ﺴﻌ ﺔ اﻟﺠﻮ ﻫﺮﻳ ﺔ ﻟﻠ‬ ‫ﺘﻪ اﻟﻤﻜﺎﻓﺌ ﺔ‬
‫ﺑﻌﺎﻣﻞ ‪S‬ﻣﻘﺎوﻣ‬‫ﺑﻌﺎﻛ ﺲ اﻟﻘﻴﺎدة‬‫ﻳﻘﻠﻞ ‪PMOS‬اﻟﺨﺎص‬
‫ﺑ ﺔ اﻟﻤﻌﺎدﺗﺼﻤﻴﻤﻬﺎ‬
‫ﺒﻮا‬
‫ﻳﻤﻜﻦﺗﻘﺪﻳﺮﺗﺄﺧﻴﺮ اﻧ‬
‫=‬ ‫‪ 0.69‬ب‪tp‬‬
‫ﻣﻄﻠﻮ‬
‫‪Reqn‬ﺖ‬
‫ﺳﻨ‬
‫‪(S æ‬‬ ‫‪+‬‬
‫)‪+ a‬‬
‫‪ö‬‬ ‫=‬ ‫‪+‬ﺔا‬
‫‪æ‬‬ ‫ص ‪1-0‬‬
‫ﺧﻤ ﺴ‬
‫‪ø‬‬ ‫)‪(5.24‬‬
‫‪2Sø‬‬
‫‪---------------------------‬و‬ ‫س‬‫ﻫﻮ‬
‫ﺘﺞ ﻋﻨﻪ أﻗﺼﻰ ﻣﻜﺎﺳ ﺐ ﻓ ﻲ اﻷداءﻳﻤﻜﻦ اﻟﺤﺼﻮل ﻋﻠﻴﻬﺎ ‪،‬‬

‫ﺒﻴ ﺮًاﻳﻨ‬
‫ﺣﺠﻤﺎ ﻛ‬
‫ً‬ ‫ﺑ ﺔ ) ﻫﺬا ‪ ،‬ﻻﻳﻮﺟﺪ ﺣﻤﻞ ﺧﺎرﺟ ﻲ ‪ ،‬أو ‪a = 0).‬إن ﺟﻌﻞ ‪S‬‬
‫ﺒﻮا‬
‫ﺘﺄﺧﻴﺮ اﻟﺠﻮ ﻫﺮي ﻟﻠ‬
‫ﻣﻊ ‪tp0‬اﻟ‬
‫ﺒﻴﺮة‬
‫ﺑﻤﻜﺎﺳ ﺐ ﻛ‬‫ﺛﻠ ﺔ‬
‫ﺘﺎﺋﺞ ﻣﻤﺎ‬
‫ﺘﺞ ﻋﻨﻪ ﻧ‬
‫ﺑﺪرﺟ ﺔ ﻛﺎﻓﻴ ﺔ ﻣﻦ ‪a‬ﺳﻴﻨ‬‫ﺒﺮ‬
‫ﺗ ﺴﺎوي ‪1 / (1 + a).‬وﻣﻊ ذﻟﻚ ‪ ،‬ﻓﺈن أي ﻋﺎﻣﻞ ﺣﺠﻢ ‪S‬أﻛ‬
‫ﻓ ﻲ ﻣﻨﻄﻘ ﺔ اﻟ ﺴﻴﻠﻴﻜﻮن‪.‬‬
‫ﺜﺎل اﻟﻤﻌﻨ ﻲ ‪ ،‬ﻧﺠﺪ ﻣﻦ اﻟﺠﺪول ‪5.2‬أن = ‪a »1.05 ( Cint = 3.0 fF ، Cext‬‬

‫ﺒ ﺔ ﻟﻠﻤ‬
‫ﺒﻠﻎ ‪2.05.‬ﻋﺎﻣﻞﺗﺤﺠﻴﻢ ﻣﻘﺪاره ‪10‬‬
‫ﺑﻤﻜﺎﺳ ﺐ أداء ﻗﺼﻮىﺗ‬‫ﺒﺄ‬
‫ﺘﻨ‬‫‪ 3.15 fF).‬ﻫﺬا ﻣﻦ ﺷﺄﻧﻪ أنﻳ‬
‫ﺘﺞ ﻓﻘﻂ‬
‫ﺒﺮﺗﻨ‬
‫ﺜﻞ ‪ ،‬ﻓ ﻲ ﺣﻴﻦ أن أﺣﺠﺎم اﻷﺟﻬﺰة اﻷﻛ‬
‫ﺑﺎﻟﺤﺼﻮل ﻋﲆ ‪10٪‬ﻣﻦ ﻫﺬا اﻷداء اﻷﻣ‬‫ﻳ ﺴﻤﺢ ﻟﻨﺎ‬
‫ﻣﻜﺎﺳ ﺐ اﻷداء اﻟﺠﺎ ﻫﻠ ﺔ‪.‬‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﺑﺤﺪ أﻗﺼﻰﻳﻤﻜﻦ اﻟﺤﺼﻮل ﻋﻠﻴﻪ‬‫ﺒﺄ‬

‫ﺘﻨ‬‫ﺘ ﻲﺗ‬
‫ﺘﺎﺋﺞ اﻟﻤﺤﺎﻛﺎة ‪ ،‬واﻟ‬
‫ﺘﻢﺗﺄﻛﻴﺪ ذﻟﻚ ﻣﻦ ﺧﻼل ﻧ‬
‫ﻳ‬
‫‪× 10-11‬‬
‫‪3.8‬‬
‫‪3.6‬‬
‫‪3.4‬‬
‫‪3.2‬‬
‫)‬
‫‪3‬‬
‫ﻧﻘﻄ ﺔ‬
‫‪2.8‬‬
‫‪2.6‬‬
‫‪2.4‬‬
‫ﺘﻮر ‪NMOS‬و ‪PMOS‬‬
‫اﻟﺸﻜﻞ ‪5.18‬زﻳﺎدة أداء اﻟﻌﺎﻛ ﺲ ﻋﻦ ﻃﺮﻳﻖﺗﻐﻴﻴﺮ ﺣﺠﻢﺗﺮاﻧﺰﺳ‬
‫‪2.2‬‬ ‫ﺑ ﺖ )اﻟﻌﺎﻛ ﺲ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.15).‬‬

‫ﺛﺎ‬‫ﺘﻮزﻳﻊ‬
‫ﺛﻞ ‪S‬ﻟ‬
‫ﺑﻌﺎﻣﻞ ﻣﻤﺎ‬
‫‪2‬‬
‫‪2‬‬ ‫‪4‬‬ ‫‪6‬‬ ‫‪8‬‬ ‫‪10‬‬ ‫‪12‬‬ ‫‪14‬‬
‫س‬
‫ﺒﻴﺎﻧ ﻲ ﻟﻠﺸﻜﻞ ‪5.18 ،‬ﻧﻼﺣﻆ ذﻟﻚ‬

‫ﺗﺤ ﺴﻴﻦ ‪mance 1.9 (tp0 = 19.3 psec).‬ﻣﻦ اﻟﺮﺳﻢ اﻟ‬
‫ﺒﺮ ﻣﻦ‬
‫ﺘﺤﺠﻴﻢ أﻛ‬
‫ﺘﺤ ﺴﻦ ﻟـ ‪S = 5 ،‬وأن ﻋﻮاﻣﻞ اﻟ‬
‫ﺑﺎﻟﻔﻌﻞ ﻋﲆ اﻟﺠﺰء اﻷﻛ‬‫ﺗﻢ اﻟﺤﺼﻮل‬
‫ﺑﺎﻟﻜﺎد أي ﻣﻜﺎﺳ ﺐ إﺿﺎﻓﻴ ﺔ‪.‬‬‫ﺗﻜ ﺴ ﺐ‬
‫‪10‬‬
‫ﺘﺸﺎر ﻛﺪاﻟ ﺔ )‪(dis‬اﻟﻤ ﺴﺆول اﻟﺤﺎﻟ ﻲ‬

‫اﻟﻤﺸﻜﻠ ﺔ ‪5.4‬‬
‫ﺘﺸﺎر ﻛﺪاﻟ ﺔ ﻟﻠﻤﻘﺎوﻣ ﺔ اﻟﻤﻜﺎﻓﺌ ﺔ ﻟـ‬

‫ﺒﺮﻧﺎ ﻋﻦﺗﺄﺧﻴﺮ اﻻﻧ‬
‫ﺘﻰ اﻵن ‪ ،‬ﻋ‬
‫ﺣ‬
‫ﺑـ‬‫ﺑﻤﺼﺪر ﺣﺎﻟ ﻲ‬‫ﺘﻮر‬
‫ﺒﺪال اﻟ‬
‫ﺘ‬‫ﺜﻞ ﻓ ﻲ اﺳ‬
‫ﺘﻤ‬‫ﺘﻮرا ت‪ .‬ﻫﻨﺎك ﻃﺮﻳﻘ ﺔ أﺧﺮىﺗ‬
‫اﻟ‬
‫ﺒﺪﻳﻞ‪.‬‬
‫ﺘﺨﺪام ﻫﺬا اﻟﻨﻬﺞ اﻟ‬
‫ﺑﺎﺳ‬‫ﺘﺸﺎر‬
‫ﺘﺄﺧﻴﺮ اﻻﻧ‬ ‫ً‬
‫ﻋﺮﺿﺎ ﻟ‬ ‫ﺘﻖ‬
‫ﺘﻤﺎم‪ .‬اﺷ‬
‫ﺘﻮﺳﻂ )‪(dis‬اﻟﺸﺤﻦ اﻟﺤﺎﻟ ﻲ ﻋﲆ ﻣﺪى ﻓ‬
‫ﻗﻴﻤ ﺔ ﻣ ﺴﺎوﻳ ﺔ ﻟﻤ‬
‫ﺘﺸﺎر‬
‫‪5.4.3‬إﻋﺎدة اﻟﻨﻈﺮ ﻓ ﻲﺗﺄﺧﻴﺮ اﻻﻧ‬
‫ﺘﻜﻤﻴﻠ ﻲ‬
‫ﺑﺮة ﻟﻌﺎﻛ ﺲ ‪MOS‬اﻟ‬
‫ﺘﺠﺎ‬
‫ﺗﺤﻠﻴﻞ ﻣﻔﺼﻞ ﻟﻼﺳ‬
‫ﺘﺤﻠﻴﻞ‪.‬‬
‫ﺘﺤﻖ اﻟ‬
‫ﺘﺼﻤﻴﻢﺗ ﺴ‬
‫ﺑﻌﺾ اﻟﻤﻼﺣﻈﺎ ت اﻹﺿﺎﻓﻴ ﺔ وﻣﻘﺎﻳﻀﺎ ت اﻟ‬
‫ﺛﻴﺮ ‪Fanout‬‬
‫ﺗﺄ‬
‫ﻣﻜﺎﻓ ﺊ‪(5.23) .‬ﻳﻨﺺ ﻋﲆ أنﺳﻌ ﺔﺗﺤﻤﻴﻞ اﻟﻌﺎﻛ ﺲﻳﻤﻜﻦﺗﻘ ﺴﻴﻤﻬﺎ إﱃ ﺟﻮ ﻫﺮي‬

‫ﺘﻘ ﺴﻴﻢ‬
‫وﻣﻜﻮن ﺧﺎرﺟ ﻲ‪ .‬اﻟﻌﺎﻣﻞ اﻷﺧﻴﺮ ﻫﻮ وﻇﻴﻔ ﺔ واﺿﺤ ﺔ ﻟ‬
‫ﺑ ﺔﺗﻨﻘ ﺴﻢ‬
‫ﺑﻮا‬‫ﺘﺮاض أن ﻛﻞ‬
‫ﺑﺎﻓ‬‫ﺘﺤ ﺔ ‪ ،‬زاد اﻟﺤﻤﻞ اﻟﺨﺎرﺟ ﻲ‪.‬‬
‫ﺑ ﺔ‪ :‬ﻛﻠﻤﺎ زاد ﺣﺠﻢ اﻟﻔ‬
‫ﺒﻮا‬
‫اﻟ‬
‫ﺘﺪﻓﻖ ‪2 ،‬‬ ‫ﺑ ًﻘﺎ ‪ ،‬وأنﺳﻌ ﺔ اﻷﺳﻼكﺗ‬
‫ﺘﻨﺎﺳ ﺐ ﻣﻊ اﻟ‬ ‫ﻳﻘﺪم ﺣﻤ ﻼ ً ﻣ‬
‫ﺘﻄﺎ‬
‫ﺘﻘ ﺴﻴﻢ ‪N.‬‬
‫ﺘﺄﺧﻴﺮ ﻛﺪاﻟ ﺔ ﻟﻠ‬
‫ﺑ ﺔ ﻣﻌﺎدﻟ ﺔ اﻟ‬
‫ﺘﺎ‬
‫ﻳﻤﻜﻨﻨﺎ إﻋﺎدة ﻛ‬
‫)‪tp (N) tp0 = (1 + aN‬‬ ‫)‪(5.25‬‬
‫‪2‬‬
‫ﺘﻘﺼﺎﺋﻴ ﺔ ‪[REF].‬‬
‫ﺘﻔﺎخ وﺳﻌ ﺔ اﻷﺳﻼك ﻣﻦ ﺧﻼل ﻋﺪد ﻣﻦ اﻟﺪراﺳﺎ ت اﻻﺳ‬
‫ﺑﻴﻦ اﻻﻧ‬‫ﺗﻢﺗﺄﻛﻴﺪ اﻟﻌﻼﻗ ﺔ اﻟﺨﻄﻴ ﺔ‬
‫ﺣﺎ‬
‫ﺒﺎ ً‬
‫ﺒﺮ ‪1999‬اﻟ ﺴﺎﻋ ﺔ ‪ 11:41‬ﺻ‬
‫ﺑﻘ ﺔ ‪ ،‬ﻣﻦ‬
‫ﺜﻞ ﻣﺸﻜﻠ ﺔ‪ .‬ﻣﻦ اﻟﻤﻨﺎﻗﺸﺎ ت اﻟ ﺴﺎ‬
‫ﺒﻴﺮة إذا ﻛﺎن ﻛﻞ ﺷﻜﻞﻳﻤ‬
‫ﺘﻘﺎد اﻟﻜ‬
‫ﺘﺎﻟ ﻲﻳﺠ ﺐﺗﺠﻨ ﺐ ﻋﻮاﻣﻞ اﻻﻧ‬
‫ﺑﺎﻟ‬
‫ﺘﻤﺎد اﻟﺨﻄ ﻲ‪ .‬و‬
‫ﻳﻤﻜﻦ ﻣﻼﺣﻈ ﺔ اﻻﻋ‬
‫اﻟﻮاﺿﺢ أن‬
‫ﺑﻪ ﻓ ﻲ‬‫ﺘﺤﺠﻴﻢ ‪S‬ﻟﻌﺎﻛ ﺲ اﻟﻘﻴﺎدة ﻣﻨﺎﺳ ﺐ وﻳﻮﺻﻰ‬
‫زﻳﺎدة ﻋﺎﻣﻞ اﻟ‬
‫ﺣﻀﻮر اﻻﻧﺼﺎر‪.‬‬
‫ﺒ ﺔ ‪NMOS / PMOS‬‬
‫ﻧﺴ‬
‫ﺘﻪ‬
‫ﺑﻖ ﻣﻘﺎوﻣ‬
‫ﺘﻄﺎ‬
‫ﺑﺤﻴ ﺚﺗ‬
‫ﺘﻮر ‪PMOS‬‬
‫ﺘﻮﺳﻴﻊﺗﺮاﻧﺰﺳ‬
‫ﺑ‬‫ﺘﻤﺮار‬
‫ﺑﺎﺳ‬‫ﺘﻰ اﻵن ‪ ،‬ﻗﻤﻨﺎ‬
‫ﺣ‬
‫ﺑﻴﻦ‬
‫ﺒ ﺔ ‪3‬إﱃ ‪3.5‬‬ ‫ً‬
‫ﻋﺎدة ﻧ ﺴ‬ ‫ﺘﻄﻠ ﺐ ﻫﺬا‬
‫ﺟﻬﺎز ‪NMOS‬اﻟﻤﻨ ﺴﺪل‪.‬ﻳ‬
‫ﻋﺮض ‪PMOS‬و ‪NMOS.‬اﻟﺪاﻓﻊ وراء ﻫﺬا اﻟﻨﻬﺞ ﻫﻮ إﻧﺸﺎء اﻟﻌﺎﻛ ﺲ‬
‫ﺘﺸﺎر ﻣﻦ اﻷﻋﲆ إﱃ اﻷﻗﻞ وﻣﻦ اﻟﻤﻨﺨﻔﺾ إﱃ اﻟﻌﺎﻟ ﻲ‬
‫ﺑﻴﻦ اﻻﻧ‬‫ﺛﻞ ‪ ،‬وﻟﻠﻤ ﺴﺎواة‬
‫ﺘﻤﺎ‬
‫ﻣﻊ ‪VTC‬ﻣ‬
‫ﺛﻞ واﻧﺨﻔﺎض ﻫﻮاﻣ ﺶ‬
‫ﺘﻤﺎ‬
‫ﺘﺄﺧﻴﺮ اﻟﻜﻠ ﻲ ﻟﻠﺪﻋﺎﻣ ﺔ‪ .‬إذا ﻟﻢﻳﻜﻦ اﻟ‬ ‫ﺒ ﺔﺗﺆدي أ ً‬
‫ﻳﻀﺎ إﱃ اﻟﺤﺪ اﻷدﻧﻰ ﻣﻦ اﻟ‬ ‫ﺘﺄﺧﻴﺮ‪ .‬وﻣﻊ ذﻟﻚ ‪ ،‬ﻻﻳﻌﻨ ﻲ ﻫﺬا أن ﻫﺬه اﻟﻨ ﺴ‬
‫اﻟ‬
‫ﺑﺎﻟﻔﻌﻞﺗ ﺴﺮﻳﻊ اﻟﻌﺎﻛ ﺲ ﻋﻦ ﻃﺮﻳﻖﺗﻘﻠﻴﻞ ﻋﺮض ﺟﻬﺎز !‪PMOS‬‬‫ﺋﻴ ﺴ ﻲ ‪ ،‬ﻓﻤﻦ اﻟﻤﻤﻜﻦ‬
‫اﻟﻀﻮﺿﺎء ﻣﺼﺪر ﻗﻠﻖ ر‬
‫ﺑﻴﻨﻤﺎﻳﺆديﺗﻮﺳﻴﻊ ‪PMOS‬إﱃﺗﺤ ﺴﻴﻦ‬‫ﺒﻴﺎن ﻫﻮ أﻧﻪ‬

‫ﺒ ﺐ وراء ﻫﺬا اﻟ‬
‫اﻟ ﺴ‬
‫ﺒﺐ‬
‫ﺑﺴ‬‫‪tpLH‬ﻟﻠﻌﺎﻛ ﺲ ﻋﻦ ﻃﺮﻳﻖ زﻳﺎدةﺗﻴﺎر اﻟﺸﺤﻦ ‪ ،‬ﻛﻤﺎ أﻧﻪﻳﺤﻂ ﻣﻦ ‪tpHL‬‬
‫ﺑﺪ ﻣﻦ وﺟﻮد ﻫﻤﺎ‬‫ﺘﻨﺎﻗﻀﺎن ‪ ،‬ﻓﻼ‬
‫ﺛﻴﺮان ﻣ‬
‫ﺒﺮ‪ .‬ﻋﻨﺪﻣﺎﻳﻜﻮن ﻫﻨﺎكﺗﺄ‬
‫ﺳﻌ ﺔ ﻃﻔﻴﻠﻴ ﺔ أﻛ‬
‫ﺘﺸﺎر اﻟﻌﺎﻛ ﺲ‪.‬‬
‫ﺘ ﻲﺗﻌﻤﻞ ﻋﲆﺗﺤ ﺴﻴﻦﺗﺄﺧﻴﺮ اﻧ‬
‫ﺘﻮر اﻟ‬
‫ﺒ ﺔ اﻟ‬
‫ﻧﺴ‬
‫ﺘﺎﻟ ﻲ‪ .‬اﻧﺼﺢ‬
‫ﺘﺤﻠﻴﻞ اﻟ‬
‫ﺜﲆ ﻣﻦ ﺧﻼل اﻟ‬
‫ﺒ ﺔ اﻟﻤ‬
‫ﺘﻘﺎق ﻫﺬه اﻟﻨ ﺴ‬
‫ﺑ ﺔ اﻷوﱃﺗ ﺴﺎوي‬
‫ﺒﻮا‬
‫ﺑﻘ ﺔ‪.‬ﺳﻌ ﺔﺗﺤﻤﻴﻞ اﻟ‬
‫ﺘﻄﺎ‬
‫ﺛﻨﻴﻦ ﻣﻦ ﻣﺤﻮﻻ ت ‪CMOS‬ﻣ‬
‫ا‬
‫ﺒﺎ‬
‫=‬
‫‪++) Cgn‬‬
‫‪) Cgp2CL‬‬ ‫‪+2‬‬
‫(‪1‬‬
‫‪+cdn1‬‬
‫‪CW‬‬
‫‪Cdp‬‬ ‫)‪(5.26‬‬
‫ﺘﺼﺮﻳﻒ اﻟﻤﻜﺎﻓﺌ ﺔ ﻟـ ‪PMOS‬و ‪NMOS‬‬

‫ﺣﻴ ﺚ ‪Cdp1‬و ‪ Cdn1‬ﻫﻤﺎﺳﻌﺎ ت اﻧ‬
‫ﺜﺎﻧﻴ ﺔ‬
‫ﺑ ﺔ اﻟ‬
‫ﺒﻮا‬
‫ﺑﻴﻨﻤﺎ ‪Cgp2‬و ‪ Cgn2‬ﻫﻤﺎﺳﻌﺎ ت اﻟ‬‫ﺘﻮرا ت اﻟﻌﺎﻛ ﺲ اﻷول ‪،‬‬
‫ﺜﻞ ‪CW‬ﺳﻌ ﺔ اﻷﺳﻼك‪.‬‬
‫ﺑ ﺔ‪.‬ﻳﻤ‬
‫ﺑﻮا‬
‫ﺒﺮ ب ﻣﺮا ت ﻣﻦ أﺟﻬﺰة ‪ )NMOS‬ب )‪= (W / L‬ع ‪/‬‬
‫ﺘﻢﺗﺼﻨﻴﻊ أﺟﻬﺰة ‪PMOS‬أﻛ‬
‫ﺒﺎ ‪ ،‬أو ‪ «Cdp1‬ب‬
‫ﺑﻨﻔ ﺲ اﻟﻄﺮﻳﻘ ﺔﺗﻘﺮﻳ ً‬‫ﺘﻮﺳﻊ‬
‫ﺘﻮرﺳﻮفﺗ‬
‫‪(W / L) n ) ،‬ﺟﻤﻴﻊﺳﻌﺎ ت اﻟ‬
‫ﺘﻬﺎ‪:‬‬
‫ﺑ‬‫ﺘﺎ‬
‫‪Cdn1‬و ‪Cgp2 »b Cgn2 .‬ﻣﻜﺎﻓ ﺊ‪(5.26) .‬ﻳﻤﻜﻦ إﻋﺎدة ﻛ‬
‫=‬
‫)‪) (5.27‬‬
‫‪ CL‬ب( ‪Cdn1 + Cgn 2‬‬‫‪+ (1‬‬
‫‪CW‬‬‫(‪+‬‬
‫ﺑﻨﺎ ًء ﻋﲆ اﻟﻤﻌﺎدﻟ ﺔ‪(5.20). .‬‬‫ﺘﺸﺎر ‪،‬‬

‫ﺒﻴﺮ ﻋﻦﺗﺄﺧﻴﺮ اﻻﻧ‬
‫‪0.69‬‬ ‫‪(1 + + ----------‬‬ ‫ﻣﻄﻠﻮ ب‬

‫= ر‬ ‫(‬ ‫)‪ ) +æCW‬ب( ‪Cdn1 + Cgn2‬‬
‫‪(----------‬‬
‫‪Reqn‬‬
‫ﻫﻮ‬
‫ص‬
‫‪2‬‬ ‫ﻫﻮ‬
‫ب‬
‫‪ø‬‬
‫)‪(5.28‬‬
‫=‬ ‫ﻫﻮ‪+‬ص‪(1‬‬
‫‪Cdn1 + Cgn‬‬
‫ﻣﻄﻠﻮ‪ 2‬ب ‪1‬‬
‫‪ æ) +‬ب(‬
‫‪(0.345‬‬
‫)‪CW‬‬ ‫‪ø‬ب ‪+ - è‬‬
‫ﺛﻞ‬
‫ﺒ ﺔ ﻣﻘﺎوﻣ ﺔ ‪PMOS‬و ‪NMOS‬ذا ت اﻟﺤﺠﻢ اﻟﻤﻤﺎ‬
‫ﺜﻞ ﻧ ﺴ‬
‫)‪r (= Reqp / Reqn‬ﻳﻤ‬
‫‪¶t‬‬
‫ﺒﻂ ‪p‬‬
‫ﺜﲆ ﻟـ ‪b‬ﻋﻦ ﻃﺮﻳﻖ ﺿ‬
‫ﺘﺞﺔ اﻟﻤ‬
‫اﻟﻘﻴﻤ‬
‫ﺬيﻳﻨ‬‫ﻋﲆ‬
‫ﺜﻮر‪0‬واﻟ‬
‫اﻟﻌ ‪،‬‬
‫‪sistors.‬ﻳﻤﻜﻦ إﱃ‬
‫ب¶‬
‫=‬ ‫‪è + ----------------------------‬‬

‫)‪(5.29‬‬
‫ﺑﻠﻴﻮ‬
‫ﺳ ﻲد‬
‫‪bopt‬‬ ‫ص‪1‬‬ ‫ﻫﻮ‬
‫‪æ‬‬ ‫‪ø‬‬
‫‪Cdn1 + Cgn2‬‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﻫﺬاﻳﻌﻨ ﻲ أﻧﻪ ﻋﻨﺪﻣﺎﺗﻜﻮنﺳﻌ ﺔ اﻷﺳﻼك ﻻﺗﺬﻛﺮ ‪(Cdn1 + Cgn2 >> CW) ، bopt‬‬
‫ص‬ ‫ﺘﻘﻄﻌ ﺔ‪ .‬إذا ﻛﺎﻧ ﺖ اﻷﺳﻼك‬ ‫ً‬
‫ﻋﺎدة ﻓ ﻲ اﻟﺤﺎﻟ ﺔ ﻏﻴﺮ اﻟﻤ‬ ‫ﺘﺨﺪم‬
‫ﻳ ﺴﺎوي ‪ ،‬ﻋﲆ ﻋﻜ ﺲ اﻟﻌﺎﻣﻞ ‪r‬اﻟﻤ ﺴ‬
‫ﺘﻴﺠ ﺔ اﻟﻤﻔﺎﺟﺌ ﺔ ﻟﻬﺬا‬
‫ﺒﺮ ﻟـ ‪b.‬اﻟﻨ‬
‫ﺘﺨﺪام ﻗﻴﻢ أﻛ‬
‫ﺗﻬﻴﻤﻦ اﻟ ﺴﻌ ﺔ ‪،‬ﻳﺠ ﺐ اﺳ‬
‫ﺗﺼﻤﻴﻤﺎ أﺳﺮع ﻓ ﻲ‬
‫ً‬ ‫ﺘﺞ‬
‫ﺘﺼﻤﻴﻢ اﻷﺻﻐﺮ(ﺗﻨ‬
‫ﺘﺎﻟ ﻲ ﻣ ﺴﺎﺣ ﺔ اﻟ‬
‫ﺑﺎﻟ‬
‫ﺘﺤﻠﻴﻞ ﻫﻮ أن أﺣﺠﺎم اﻷﺟﻬﺰة اﻷﺻﻐﺮ )و‬
‫اﻟ‬
‫ﺛﻞ واﻟﻀﻮﺿﺎء‪.‬‬
‫ﺘﻤﺎ‬
‫ﺣ ﺴﺎ ب اﻟ‬
‫ﺛﻠ ﺔ‬
‫ﺑ ﺔ ﻣﻤﺎ‬
‫ﺒﻮا‬
‫ﺑ‬‫ﺗﺤﺠﻴﻢ ﻋﺎﻛ ﺲ ‪CMOS‬اﻟﻤﺤﻤﻞ‬
‫ﺜﺎل ‪5.7‬‬
‫ﻣ‬
‫ﺘﺼﻤﻴﻢ اﻟﻘﻴﺎﺳ ﻲ ﻟﺪﻳﻨﺎ‪ .‬ﻣﻦ ﻗﻴﻢ ‪resitances‬اﻟﻤﻜﺎﻓﺌ ﺔ‬

‫ﺜﺎل اﻟ‬
‫ﺒﺎرك ﻣﺮة أﺧﺮى ﻣ‬
‫ﺒﺔ‬
‫ﺘﻮﻗﻊ اﻵن أن ﻧ ﺴ‬
‫ﺗ‬‫ﺛﻠ ﺔ‪ .‬ﻣﻜﺎﻓ ﺊ‪(5.29) .‬‬
‫ﺘﻤﺎ‬
‫ﺘﻘﺎﻟﻴ ﺔ ﻣ‬
‫ﺑ ﺔ اﻧ‬
‫ﺘﺠﺎ‬
‫ﺘﺆدي إﱃ اﺳ‬
‫ﺒ ﺔ ب ‪2.4 (= 31‬ﻛﻴﻠﻮ واط ‪13 /‬ﻛﻴﻠﻮ واط(ﺳ‬
‫)اﻟﺠﺪول ‪3.3) ،‬ﻧﺠﺪ أن اﻟﻨ ﺴ‬
‫ﺜﺎﻟ ﻲ‬
‫اﻟﺠﻬﺎزﻷداء ﻣ‬
‫ﺘﻮر ب‪.‬ﻳﻮﺿﺢ اﻟﺮﺳﻢ‬
‫ﺒ ﺔ اﻟ‬
‫ﺘﺎﺋﺞ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.19 ،‬اﻟﺬيﻳﺮﺳﻢﺗﺄﺧﻴﺮ ﻧﺸﺮ اﻟﻤﺤﺎﻛﺎة ﻛﺪاﻟ ﺔ ﻟﻨ ﺴ‬
‫ﺘﺤﻘﻖ ﻣﻦ ﻫﺬه اﻟﻨ‬
‫ﺗﻢ اﻟ‬
‫ﻳﺠ ﺐ أنﻳ ﺴﺎوي ‪1.6.‬‬
‫ﺘﻐﻴﺮ‬
‫ﺑﻮﺿﻮح ﻛﻴﻒﻳ‬‫ﺒﻴﺎﻧ ﻲ‬
‫اﻟ‬
‫ﺒﻮﻃﻴ ﺔ‬
‫ﺘﺼﺎﻋﺪة واﻟﻬ‬
‫ﺘﺄﺧﻴﺮا ت اﻟﻤ‬ ‫ﺘﻮﻗﻊ‪ .‬ﻻﺣﻆ أ ً‬
‫ﻳﻀﺎ أن اﻟ‬ ‫ﺜﲆ ﺣﻮل ‪b = 1.9 ،‬و ﻫﻮ ﻋﺪد أﻋﲆ ﻣﻦ اﻟﻤ‬
‫ﺗﺤﺪ ث اﻟﻨﻘﻄ ﺔ اﻟﻤ‬
‫ﺑﻴﻦ ‪tpLH‬و ‪tpHL.‬‬
‫اﻟﻤﻘﺎﻳﻀ ﺔ ‪b‬‬
‫ﺑﻘ ﺔ ﻓ ﻲ‬
‫ﺘﻄﺎ‬
‫ﻣ‬
‫ﺘﻮﻗﻌ ﺔ بﺗ ﺴﺎوي ‪2.4.‬‬
‫اﻟﻨﻘﻄ ﺔ اﻟﻤ‬
‫‪× 10-11‬‬
‫‪5‬‬
‫ر‬
‫‪tpHL‬‬
‫‪4.5‬‬
‫ر‬‫ص‬
‫‪4‬‬
‫‪3.5‬‬
‫ﺘﻮر ‪NMOS‬‬
‫ﺒ ﺔ اﻟ‬
‫ﺘﺸﺎر ﻋﺎﻛ ﺲ ‪CMOS‬ﻛﺪاﻟ ﺔ ﻟﻨ ﺴ‬
‫ﺗﺄﺧﻴﺮ اﻧ‬
‫اﻟﺸﻜﻞ ‪5.19‬‬
‫‪3‬‬
‫‪1‬‬ ‫‪1.5‬‬ ‫‪2‬‬ ‫‪2.5‬‬ ‫‪3‬‬ ‫‪3.5‬‬ ‫‪4‬‬ ‫‪4.5‬‬ ‫‪5‬‬ ‫‪ PMOS /‬ب‪.‬‬
‫ب‬
‫‪.‬‬
‫ﺒﻮط إﺷﺎرة اﻹدﺧﺎل‬

‫وﻗ ﺖ ﺻﻌﻮد ‪ /‬ﻫ‬
‫ﺘﺮاض أن إﺷﺎرة اﻟﺪﺧﻞ إﱃ‬

‫ﺒﻴﺮا ت اﻟﻤﺬﻛﻮرة أﻋﻼه ﻋﲆ اﻓ‬
‫ﺘﻌ‬‫ﺘﻘﺎق ﺟﻤﻴﻊ اﻟ‬
‫ﺗﻢ اﺷ‬
‫ﺘﺮاض واﺣﺪ ﻓﻘﻂ ﻣﻦ اﻷﺟﻬﺰة‬ ‫ﺗﻐﻴﺮ اﻟﻌﺎﻛ ﺲ ﻓﺠﺄة ﻣﻦ ‪0‬إﱃ ‪VDD‬أو اﻟﻌﻜ ﺲ‪.‬ﺗﻢ اﻓ‬
‫ﺘﻐﻴﺮ إﺷﺎرة اﻹدﺧﺎلﺗﺪرﻳﺠﻴﺎ ً‬
‫ﺛﻨﺎء ﻋﻤﻠﻴ ﺔ اﻟﺸﺤﻦ ‪(dis).‬ﻓ ﻲ اﻟﻮاﻗﻊ ‪،‬ﺗ‬
‫ﺘﻢﺗﺸﻐﻴﻠﻪ أ‬
‫ﻟﻴ‬
‫ﺛﺮ ﻋﲆ‬
‫ﺘﻮرا ت ‪PMOS‬و ‪NMOS‬ﻓ ﻲ وﻗ ﺖ واﺣﺪ‪ .‬ﻫﺬاﻳﺆ‬
‫ﺘًﺎ ‪،‬ﻳﻌﻤﻞﺗﺮاﻧﺰﺳ‬
‫و ﻣﺆﻗ‬
‫ﺘﺸﺎر‪ .‬اﻟﺸﻜﻞ ‪5.20‬‬
‫ﺛﺮ ﻋﲆﺗﺄﺧﻴﺮ اﻻﻧ‬
‫ﺘﺎح ﻟﻠﺸﺤﻦ )‪(dis‬وﻳﺆ‬
‫ﺘﻴﺎر اﻟﻤ‬
‫إﺟﻤﺎﻟ ﻲ اﻟ‬
‫ﺘﺸﺎر اﻟﻌﺎﻛ ﺲ ذو اﻟﺤﺠﻢ اﻷدﻧﻰ ﻛﺪاﻟ ﺔ ﻹﺷﺎرة اﻟﺪﺧﻞ‬
‫ﻳﺮﺳﻢﺗﺄﺧﻴﺮ اﻧ‬
‫ﺒﻜ ﺮًا ﻣﻊ زﻳﺎدة اﻧﺤﺪار اﻹدﺧﺎل ‪ ،‬ﻣﺮة واﺣﺪة‬

‫ﺒﺎ( ﻟﻴﻦ ﻣ‬
‫ﺒﺎﻳ ﺲ‪.‬ﻳﻤﻜﻦ ﻣﻼﺣﻈ ﺔ أن ‪tp‬ﻳﺰﻳﺪ )‬
‫ﻣﻨﺤﺪر ‪-‬ﻛﻤﺎﺗﻢ اﻟﺤﺼﻮل ﻋﻠﻴﻪ ﻣﻦﺳ‬
‫>‬
‫س‬ ‫‪)tp‬ر ث ‪= 0).‬‬
‫ﺒﻴﺮﺗﺤﻠﻴﻠ ﻲﻳﺼﻒ اﻟﻌﻼﻗ ﺔ‬
‫ﺑﻴﻨﻤﺎ ﻣﻦ اﻟﻤﻤﻜﻦ اﺷ‬
‫ﺘﻴﺠ ﺔ إﱃ أنﺗﻜﻮن ﻣﻌﻘﺪة و‬
‫ﺘﺸﺎر ‪،‬ﺗﻤﻴﻞ اﻟﻨ‬
‫ﺗﺄﺧﺮ اﻻﻧ‬
‫ﺑﻴﻦ ﻣﻨﺤﺪر إﺷﺎرة اﻟﺪﺧﻞ و‬
‫ﺛﻴﺮ‬
‫ﺑﻂﺗﺄ‬
‫ﺘﺼﻤﻴﻢ ‪ ،‬ﻣﻦ اﻷﻓﻀﻞ ر‬
‫ﻗﻴﻤ ﺔ ﻣﺤﺪودة‪ .‬ﻣﻦ ﻣﻨﻈﻮر اﻟ‬
‫ﺒ ﺐ ‪ ،‬و ﻫﻮ اﻟﻘﺪرة اﻟﻤﺤﺪودة ﻋﲆ اﻟﻘﻴﺎدة‬
‫ﺒﺎﺷﺮة إﱃ اﻟ ﺴ‬
‫ﻣﻨﺤﺪر ﻣﺤﺪود ﻋﲆ اﻷداءﻳﻌﻮد ﻣ‬
‫ﺘﺎﺟﻬﺎ‬
‫ﺑﺸﻜﻞ ﻻ ﻧﻬﺎﺋ ﻲ ‪ ،‬ﻓ ﺴﻴﻜﻮن ﻣﻨﺤﺪر إﻧ‬‫ﺑﻘ ﺔ‪ .‬إذا ﻛﺎﻧ ﺖ اﻷﺧﻴﺮة ﻗﻮﻳ ﺔ‬
‫ﺑ ﺔ اﻟ ﺴﺎ‬
‫ﺒﻮا‬
‫ﻣﻦ اﻟ‬
‫ﺘﺼﺎص‬
‫ﺑ ﺔ ﻗﻴﺪ اﻟﻔﺤﺺ‪ .‬اﻻﺧ‬
‫ﺒﻮا‬
‫ﺛﺮ أداء اﻟ‬
‫ﺘﺄ‬
‫ﺻﻔﺮ ‪ ،‬وﻟﻦﻳ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫‪-11‬‬
‫‪10 5.4‬‬
‫×‬
‫‪5.2‬‬
‫‪5‬‬
‫‪4.8‬‬
‫‪4.6‬‬
‫ر‬
‫ص‬
‫)‬
‫‪4.4‬‬
‫‪4.2‬‬
‫‪4‬‬
‫اﻟﺸﻜﻞ ‪5.20 tp‬ﻛﺪاﻟ ﺔ ﻟﻤﻨﺤﺪر إﺷﺎرة اﻟﺪﺧﻞ‬
‫‪3.8‬‬ ‫ﺒﻮط( ﻟﻠﻌﺎﻛ ﺲ ذو‬‫‪(10-90٪‬وﻗ ﺖ ﺻﻌﻮد أو ﻫ‬
‫ﺑ ﺔ واﺣﺪة‪.‬‬
‫ﺑﻮا‬‫اﻟﺤﺠﻢ اﻷدﻧﻰ ﻣﻊ ﻣﺮوﺣ ﺔ ﻣﻦ‬
‫‪3.6‬‬
‫‪0‬‬ ‫‪2‬‬ ‫‪4‬‬ ‫‪6‬‬ ‫‪8‬‬
‫)ر‬
‫ﺛﺎﻧﻴ ﺔ(‬ ‫‪-11‬‬
‫س‬
‫‪× 10‬‬
‫ﺑﻤﻌﺰل ﻋﻦ ﻏﻴﺮ ﻫﺎ ‪ ،‬و‬‫ﺘﻢﺗﺼﻤﻴﻤﻬﺎ‬

‫ﺑ ﺔ ﻟﻢﻳ‬
‫ﺒﻮا‬
‫ﻣﻴﺰة ﻫﺬا اﻟﻨﻬﺞ ﻫ ﻲ أﻧﻪﻳﺪرك أن اﻟ‬
‫ﺑﺎ ت(‬
‫ﺒﻮا‬
‫ﺑ ﺔ )اﻟ‬
‫ﺒﻮا‬
‫ﺘﺸﺎر ‪ ،‬وﻗﻮة ﻗﻴﺎدة اﻟ‬
‫ﺑﺎﻻﻧ‬‫ﺛﺮ‬
‫ﺘﺄ‬
‫أن أداء ﻫﺎﻳ‬
‫ﺘﺸﺎر ﻟـ‬
‫ﺒﻴﺮ ﻣﻨﻘﺢ ﻋﻦﺗﺄﺧﻴﺮ اﻻﻧ‬
‫ﺗﻬﺎ‪.‬ﻳﺆدي ﻫﺬا إﱃﺗﻌ‬
‫ﺘﻐﺬى ﻓ ﻲ ﻣﺪﺧﻼ‬
‫ﺗ‬
‫اﻟﻌﺎﻛ ﺲ اﻷول ﻓ ﻲﺳﻠ ﺴﻠ ﺔ ﻣﻦ اﻟﻤﺤﻮﻻ ت ‪[Hedenstierna87]:‬‬
‫أﻧﺎ‬
‫=‬ ‫ر‪+‬‬
‫أﻧﺎط ‪- 1‬‬
‫ﻣﺪﻳﻨ ﺔ‬
‫‪ht‬‬
‫ﺧﻄﻮة‬
‫)‪(5.30‬‬
‫ﺘﺸﺎر اﻟﻌﺎﻛ ﺲ ‪i‬ﻳ ﺴﺎوي ﻣﺠﻤﻮعﺗﺄﺧﻴﺮ‬

‫ﻣﻜﺎﻓ ﺊ‪(5.30) .‬ﻳﻨﺺ ﻋﲆ أنﺗﺄﺧﻴﺮ اﻧ‬
‫ﻣﻨﺤﺪر‪(t‬اﻹدﺧﺎل اﻟﺼﻔﺮي( ﻣﻊ ﺟﺰء ﺻﻐﻴﺮ ﻣﻦ‬
‫ﺜﺎل ‪،‬اﻟﺨﻄﻮة‬
‫ﻹدﺧﺎل‬ ‫ﺑﺔ‬‫ﺒﻮا‬
‫ﺒﻴﻞ اﻟﻤ‬‫ﺳ‬‫)ﻋﲆاﻟ‬
‫ﻧﻔ ﺲ‬‫)‬
‫أﻧﺎ‬
‫ﺧﻄﻮة‬
‫ﺒ ﻲ‪ .‬ﻫﺬه‬
‫ﺑ ﺖﺗﺠﺮﻳ‬
‫ﺛﺎ‬
‫ﺑﻘ ﺔ ‪(i-1).‬اﻟﻜ ﺴﺮ ‪h‬‬
‫ﺑ ﺔ اﻟ ﺴﺎ‬
‫ﺒﻮا‬
‫ﺗﺄﺧﻴﺮ إدﺧﺎل اﻟﺨﻄﻮة ﻟﻠ‬
‫ﺘﺄﺧﻴﺮ اﻟﻌﺎﻟﻤ ﻲ ﻟﻠﺪواﺋﺮ اﻟﻤﻌﻘﺪة‪.‬‬
‫ﺴﻴﻄﺎ ﺟﺪًا ‪ ،‬وﻟﻜﻨﻪﻳﻜﺸﻒ ﻋﻦ ﺟﻤﻴﻊ اﻟﻌﻼﻗﺎ ت اﻟﻀﺮورﻳ ﺔ ﻟﺤ ﺴﺎ‬
‫ً‬ ‫ﺑ‬‫ﺑﻜﻮﻧﻪ‬‫ﺒﻴﺮ‬
‫ﺘﻌ‬‫ﺘﻤﻴﺰ اﻟ‬
‫ﻳ‬
‫ﺒﻜ ﺔ‬
‫ﺗﺄﺧﻴﺮ اﻟﻌﺎﻛ ﺲ اﻟﻤﺪﻣﺞ ﻓ ﻲ اﻟﺸ‬
‫ﺜﺎل ‪5.8‬‬
‫ﻣ‬
‫ﺑﻘ ﺔ ‪،‬‬
‫ﺘﻄﺎ‬ ‫ﺋﺮة‪.‬ﻲ ﻫﺬا اﻟﻤ‬
‫ﺜﺎل ﻣ‬ ‫دا ﻓ‬
‫ﺜﺎل ت‬
‫ﺒﻴﻞ اﻟﻤ‬
‫اﻟﻤﺤﻮﻻ‬ ‫ﻋﲆﺳ‬
‫ﺟﻤﻴﻊ‬ ‫ﺒﺎرك‬
‫ﺗﻜﻮن‬‫ﺘ‬‫ﺘﺮضاﻋ‬
‫أن‬ ‫ﺿﻊ ﻓ ﻲ‬
‫ُﻔ‬
‫ﻳ‬
‫ﺑﻤ ﺴﺎﻋﺪة )‪Eq. (5.30‬وﻣﻜﺎﻓ ﺊ‪(5.25) .‬ﻧﺤﻦ‬

‫ﺘﺸﺎر ﺟﻮ ﻫﺮي ‪tp0.‬‬
‫وﻟﻠﺤﺼﻮل ﻋﲆﺗﺄﺧﻴﺮ اﻧ‬
‫ﺒﻴﺮ ﻋﻦﺗﺄﺧﻴﺮ اﻟﻌﺎﻛ ﺲ أﻧﺎ‪.‬‬
‫أﻧﺎ‬
‫=‬ ‫‪+‬‬
‫ص(‪tp0 (1 +‬‬ ‫‪(10ht‬‬
‫)‪aN‬‬ ‫ص‪+‬‬
‫)‪(5.31‬‬
‫))‪tp0 = (1 + h + a (N + hM‬‬
‫ﺘﻮاﻟ ﻲ‪ .‬اﻟﻘﻴﻢ اﻟﻨﻤﻮذﺟﻴ ﺔ ﻟـ‬

‫ﻣﻊ ‪N‬و ‪M‬ﻋﻮاﻣﻞ اﻻﻧﻘ ﺴﺎم ﻟﻠﻌﺎﻛ ﺴﻴﻦ ‪i‬و ‪i-1 ،‬ﻋﲆ اﻟ‬
‫ﺘﺠﺎر ب ذﻟﻚ‬
‫ﺘ ﺖ اﻟ‬
‫ﺒ‬‫ﺛ‬‫ﺘﻮاﻟ ﻲ‪ .‬ﻟﻘﺪ أ‬
‫اﻟﻤﻌﻠﻤﺎ ت ‪a‬و ‪h‬ﺣﻮاﻟ ﻲ ‪1‬و ‪0.25‬ﻋﲆ اﻟ‬
‫ﺒﻌﻴﺎ ت اﻟﻔﻌﻠﻴ ﺔ ‪ ،‬ﻋﲆ اﻟﺮﻏﻢ ﻣﻦ‬
‫ﺘ‬‫ﺒﺎ ﺟﻴﺪًا ﻟﻠ‬
‫ﻧﻤﻮذج اﻟﻤﻌﺎدﻟ ﺔ‪(5.31) .‬ﻳﺸﻜﻞﺗﻘﺮﻳ ً‬
‫ﺑﻌﺾ اﻻﻧﺤﺮاﻓﺎ ت اﻟﻤﻬﻤ ﺔ ﻟﻠﻘﻴﻢ اﻟﺼﻐﻴﺮة ﻟـ ‪N‬و ‪M.‬‬‫ﻳﻤﻜﻦ ﻣﻼﺣﻈ ﺔ‬
‫ﺗﺤﺪي اﻟ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫‪...‬‬ ‫م‬ ‫‪...‬‬ ‫ن‬
‫ﺒﻜ ﺔ ﻣﻦ اﻟﻌﻮاﻛ ﺲ‬
‫اﻟﺸﻜﻞ ‪5.21‬اﻟﻌﺎﻛ ﺲ )ﻓ ﻲ ﺻﻨﺪوق ﻣﻈﻠﻞ( ﻣﻀﻤﻦ ﻓ ﻲ ﺷ‬
‫ﺑﻘ ﺔ‪.‬ﺗﺸﻴﺮ ‪M‬و ‪N‬إﱃ ﻋﻮاﻣﻞ اﻻﻧﻘ ﺴﺎم ﻟـ‬
‫ﺘﻄﺎ‬
‫اﻟﻤ‬
‫أﻧﺎ ‪+ 1‬‬
‫اﻟﻌﺎﻛ ﺲ ‪i-1‬و ‪i ،‬ﻋﲆ اﻟ‬
‫ط ‪-1‬‬ ‫أﻧﺎ‬
‫ﺑﺔ‬
‫ﺒﻮا‬
‫ﺗﻔﺎع اﻹﺷﺎرة أﺻﻐﺮ ﻣﻦ أوﺗ ﺴﺎوي اﻧ‬
‫ﻣﻦ اﻟﻤﻔﻴﺪ اﻟﺤﻔﺎظ ﻋﲆ أوﻗﺎ ت ار‬
‫ﺘﻪ ﻻﺣ ًﻘﺎ‪ .‬اﻟﺤﻔﺎظ ﻋﲆ أوﻗﺎ ت ﺻﻌﻮد و ﻫ‬
‫ﺒﻮط‬ ‫ﺘﻢ ﻣﻨﺎﻗﺸ‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ ﻛﻤﺎﺳﻴ‬
‫ﺒﺎرا ت اﺳ‬
‫ﺘ‬ ‫ﺒ ﺖ أﻧﻪ ﺻﺤﻴﺢ ﻟﻴ ﺲ ﻓﻘﻂ ﻟﻸداء ‪ ،‬وﻟﻜﻦ أ ً‬
‫ﻳﻀﺎ ﻻﻋ‬ ‫ﺜ‬‫ﺘﺄﺧﻴﺮ‪ .‬ﻫﺬاﻳ‬
‫اﻟ‬
‫اﻹﺷﺎرا ت ﺻﻐﻴﺮة و‬
‫ﺘﺼﻤﻴﻢ ﻋﺎﻟ ﻲ اﻷداء ‪ ،‬و ﻫ ﻲ ﻛﺬﻟﻚ‬
‫ﺋﻴ ﺴﻴ ﺔ ﻓ ﻲ اﻟ‬
‫ﺘﺤﺪﻳﺎ ت اﻟﺮ‬
‫ﺒﺎ أﺣﺪ اﻟ‬
‫ﺘ ﺴﺎوﻳ ﺔﺗﻘﺮﻳ ً‬
‫ﺗﻌﺪ اﻟﻘﻴﻢ اﻟﻤ‬
‫ﺒﺎ ﻣﺎﺗ ﺴﻤﻰ " ﻫﻨﺪﺳ ﺔ اﻟﻤﻨﺤﺪرا ت"‪.‬‬
‫ﻏﺎﻟ ً‬
‫ﺛﻴﺮ ﻣﻨﺤﺪر اﻹدﺧﺎل‬

‫ﺗﺄ‬
‫اﻟﻤﺸﻜﻠ ﺔ ‪5.5‬‬
‫ﺛﻴﺮ اﻟﺪﺧﻞ‬
‫ﺣﺪد ﻣﺎ إذا ﻛﺎنﺗﻘﻠﻴﻞ ﺟﻬﺪ اﻹﻣﺪادﻳﺰﻳﺪ أوﻳﻘﻠﻞ ﻣﻦﺗﺄ‬
‫ﺘﻚ‪.‬‬
‫ﺑ‬‫ﺘﺸﺎر‪ .‬اﺷﺮح اﺟﺎ‬
‫ﻣﻨﺤﺪر اﻹﺷﺎرة ﻋﲆﺗﺄﺧﻴﺮ اﻻﻧ‬
‫ﺑﻂ )ﻃﻮﻳﻠ ﺔ(‬

‫ﺘﺄﺧﻴﺮ ﻓ ﻲ وﺟﻮد أﺳﻼك ر‬
‫اﻟ‬
‫ﺒﻌﺾ ‪ ،‬ﻟﻢﻳﻌﺪ ﻣﻦ اﻟﻤﻤﻜﻦﺗﺠﺎ ﻫﻞﺳﻌ ﺔ اﻟ ﺴﻠﻚ‬

‫ﺑﻌﻀﻬﺎ اﻟ‬‫ﺑﺎ ت ﻋﻦ‬
‫ﺒﻮا‬
‫ﺘﻌﺪ اﻟ‬
‫ﺒ‬‫ﺘﻰ اﻵن‪ .‬ﻋﻨﺪﻣﺎﺗ‬ ‫ً‬
‫ﺿﺌﻴﻼ ﻓ ﻲﺗﺤﻠﻴﻠﻨﺎ ﺣ‬ ‫ﺘﻮﺻﻴﻞ دو ًرا‬
‫ﻟﻌ ﺐﺳﻠﻚ اﻟ‬
‫ﺘﻰ‬
‫ﺑﻤﺎ ﺣ‬
‫ﺑﻞ ور‬‫واﻟﻤﻘﺎوﻣ ﺔ ‪،‬‬
‫ﺑﻬﺎ‬
‫ﺘﻴﻌﺎ‬
‫ﺑﻘ ﺔ ﻻﺳ‬
‫ﺘﺄﺧﻴﺮ اﻟ ﺴﺎ‬
‫ﺑﺮة‪.‬ﻳﻤﻜﻦﺗﻌﺪﻳﻞﺗﻌ‬
‫ﺘﺠﺎ‬
‫ﺗﻬﻴﻤﻦ ﻋﲆ اﻻﺳ‬
‫ﺘ ﻲﺗﻢﺗﻘﺪﻳﻤﻬﺎ ﻓ ﻲ‬
‫ﺘﺨﺪامﺗﻘﻨﻴﺎ ت اﻟﻨﻤﺬﺟ ﺔ اﻟ ﺴﻠﻜﻴ ﺔ اﻟ‬
‫ﻫﺬه اﻟﻤ ﺴﺎ ﻫﻤﺎ ت اﻹﺿﺎﻓﻴ ﺔ ﻣﻦ ﺧﻼل اﺳ‬
‫ﺒﺎرك اﻟﺪاﺋﺮة اﻟﻤﻮﺿﺤ ﺔ ﻓ ﻲ‬
‫ﺘ‬‫ﺘﻨﺎول‪ .‬ﺿﻊ ﻓ ﻲ اﻋ‬
‫ﺒﺎﺷﺮ ﻋﲆ اﻟﻌﻨﺼﺮ اﻟﻤﻮﺟﻮد ﻓ ﻲ اﻟﻤ‬
‫ﺑﺸﻜﻞ ﻣ‬‫ﺒﻖ‬
‫ﺜﺎل ‪4.9‬ﻳﻨﻄ‬
‫ﺘﺤﻠﻴﻞ اﻟﻤﻔﺼﻞ ﻓ ﻲ اﻟﻤ‬
‫ﺑﻖ‪ .‬اﻟ‬
‫اﻟﻔﺼﻞ اﻟ ﺴﺎ‬
‫اﻟﺸﻜﻞ ‪5.22 ،‬ﺣﻴ ﺚﻳﻘﻮد اﻟﻌﺎﻛ ﺲﺗﺪﻓ ًﻘﺎ ﻣﻨﻔﺮدًا‬
‫ﺘﻲ ﻫﻲ‬
‫ﺑﻤﻘﺎوﻣ ﺔ واﺣﺪة ‪Rdr ،‬واﻟ‬‫ﺜﻴﻞ اﻟ ﺴﺎﺋﻖ‬
‫ﺘﻢﺗﻤ‬
‫ﺑﻄﻮل ‪L.‬ﻳ‬‫ﻣﻦ ﺧﻼلﺳﻠﻚ‬
‫ﺑﻴﻦ رﻗﻴﻦ و رﻗ ﺔ‪Cint .‬و ‪Cfan‬ﻟﺤ ﺴﺎ ب اﻟ ﺴﻌ ﺔ اﻟﺠﻮ ﻫﺮﻳ ﺔ ﻟـ‬‫ﺘﻮﺳﻂ‬

‫اﻟﻤ‬
‫ﺑ ﺔ اﻻﻧﻘ ﺴﺎم ‪ ،‬ﻋﲆ اﻟ‬
‫ﺒﻮا‬
‫اﻟ ﺴﺎﺋﻖ ‪ ،‬وﺳﻌ ﺔ اﻹدﺧﺎل ﻟ‬
‫)‪(rw ، cw ، L‬‬
‫ﺳﻴﻨ ﺖ‬
‫‪Cfan‬‬
‫ﺑﻄﻮل ‪L.‬‬‫ﺒﺮﺳﻠﻚ‬
‫اﻟﺸﻜﻞ ‪5.22‬ﻳﻘﻮد اﻟﻌﺎﻛ ﺲ ﻣﺮوﺣ ﺔ واﺣﺪة ﻋ‬
‫ﺒﻴﻖﺗﺄﺧﻴﺮ ‪Ellmore‬‬
‫ﺘﺸﺎر اﻟﺪاﺋﺮة ﻋﻦ ﻃﺮﻳﻖﺗﻄ‬
‫ﻳﻤﻜﻦ اﻟﺤﺼﻮل ﻋﲆﺗﺄﺧﻴﺮ اﻧ‬
‫ﺒﻴﺮ‪.‬‬
‫ﺘﻌ‬‫اﻟ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫اﻟﻘ ﺴﻢ ‪5.5‬‬ ‫ﺗﺄﺧﻴﺮ اﻟﻄﺎﻗ ﺔ‬

‫اﻟﻄﺎﻗ ﺔ واﻟﻄﺎﻗ ﺔ و‬ ‫‪173‬‬
‫=‬ ‫‪+‬‬ ‫‪+‬‬ ‫‪+ Rw‬‬

‫‪( )0.69Rdr‬‬
‫‪( tp 0.69RdrCint‬‬ ‫‪Cw‬‬ ‫‪+ )0.38Rw‬‬
‫‪0.69‬‬ ‫‪Cfan‬‬
‫‪Rdr‬‬
‫‪2‬‬ ‫)‪(5.32‬‬
‫=‬ ‫‪+‬‬ ‫ﺖ )‪+‬‬
‫‪() 0.69 Rdrcw r + wCfan‬‬
‫‪+ Cfan‬‬ ‫‪L 0.38rw‬‬ ‫(‪cwL‬‬
‫‪0.69Rdr‬ﺳﻴﻨ‬
‫ﺜﻞﺗﺄﺧﻴ ﺮًا ﻣﻮزﻋً ﺎ‪Cw .‬و‬

‫ﻳﻔ ﺴﺮ اﻟﻌﺎﻣﻞ ‪0.38‬ﺣﻘﻴﻘ ﺔ أن اﻟ ﺴﻠﻚﻳﻤ‬
‫ﺘﺄﺧﻴﺮ‬
‫ﺘﻮاﻟ ﻲ‪ .‬اﻟ‬
‫ﻳﻘﻒ ‪RW‬ﻋﲆ اﻟ ﺴﻌ ﺔ اﻟﻜﻠﻴ ﺔ وﻣﻘﺎوﻣ ﺔ اﻟ ﺴﻠﻚ ‪ ،‬ﻋﲆ اﻟ‬
‫ﺑﻴﻌ ﻲ‬
‫ﺑﺎﻹﺿﺎﻓ ﺔ إﱃ ﻋﻨﺼﺮﺗﺮ‬‫ﺑﻄﻮل اﻟ ﺴﻠﻚ ‪،‬‬‫ﺒﻴﺮا ت ﻋﲆ ﻣﻜﻮن ﺧﻄ ﻲ‬
‫ﺘﻌ‬‫ﺘﻮي اﻟ‬
‫ﺗﺤ‬
‫ﺑ ﺴﺮﻋ ﺔ اﻟﻌﺎﻣﻞ اﻟﻤﻬﻴﻤﻦ ﻓ ﻲ‬‫ﺒﺢﺗﺄﺧﻴﺮ اﻟ ﺴﻠﻚ‬
‫ﺒ ﺐ ﻓ ﻲ أنﻳﺼ‬
‫ﺘﺴ‬‫واﺣﺪ‪ .‬ﻫﺬا اﻷﺧﻴﺮ ﻫﻮ اﻟﺬيﻳ‬
‫ﻣﻴﺰاﻧﻴ ﺔﺗﺄﺧﻴﺮ ﻟﻸﺳﻼك اﻷﻃﻮل‪.‬‬
‫ﺑﻴﻨ ﻲ‬‫ﺗﺼﺎل‬
‫ﺗﺄﺧﻴﺮ اﻟﻌﺎﻛ ﺲ ﻓ ﻲ وﺟﻮد ا‬
‫ﺜﺎل ‪5.9‬‬
‫ﻣ‬
‫ﺜﺎل = ‪5.5: Cint‬‬

‫ﺘﺮض ﻣﻌﻠﻤﺎ ت اﻟﺠﻬﺎز ﻓ ﻲ اﻟﻤ‬
‫ﺒﺎرك اﻟﺪاﺋﺮة اﻟﻤﻮﺿﺤ ﺔ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.22 ،‬واﻓ‬
‫ﺘﻢﺗﻨﻔﻴﺬ اﻟ ﺴﻠﻚ ﻣﻦ اﻟﻤﻌﺪن ‪1‬‬

‫‪3 fF ، Cfan = 3 fF ،‬و ‪Rdr = 0.5 (13 / 1.5 + 31 / 4.5) = 7.8‬ﻛﻴﻠﻮ واط‪.‬ﻳ‬
‫ﺘﺎﻟﻴ ﺔ‪cw = :‬‬
‫ﺘﺞ ﻋﻦ ﻫﺬا اﻟﻤﻌﻠﻤﺎ ت اﻟ‬
‫ﺑﻪ‪.‬ﻳﻨ‬‫ﺒﻠﻎ ﻋﺮﺿﻪ ‪0.4‬ﻣﻢ ‪-‬اﻟﺤﺪ اﻷدﻧﻰ اﻟﻤ ﺴﻤﻮح‬
‫وﻳ‬
‫ﺑﻤ ﺴﺎﻋﺪة ‪Eq. (5.32) ،‬ﻳﻤﻜﻨﻨﺎ ﺣ ﺴﺎ ب ﻓ ﻲ‬ ‫ﺜﺎل ‪4.4).‬‬ ‫‪92 aF / mm‬و ‪)rw = 0.19 W / mm‬ﻣ‬
‫ﺗﺞ‬ ‫ﺒﻴﻨ ﻲ ﻣ ﺴﺎوﻳﺎ ً ﻟﻠ‬
‫ﺘﺄﺧﻴﺮ اﻟﺠﻮ ﻫﺮي اﻟﻨﺎ‬ ‫ﺘﻮﺻﻴﻞ اﻟ‬ ‫ﺒﺢﺗﺄﺧﻴﺮ اﻟ‬
‫ﻣﺎ ﻫﻮ ﻃﻮل اﻟ ﺴﻠﻚ اﻟﺬيﻳﺼ‬
‫ﺘﺎﻟﻴ ﺔ إﱃ ﻓﺎﺋﺪة واﺣﺪة‬
‫ﺑﻴﻌﻴ ﺔ اﻟ‬
‫ﺘﺮ‬
‫ﺘ ﺔ ﻋﻦ ﻃﺮﻳﻖ ﺟﻬﺎز اﻟﻄﻔﻴﻠﻴﺎ ت‪.‬ﻳﺆدي ﺣﻞ اﻟﻤﻌﺎدﻟ ﺔ اﻟ‬
‫ﺑﺤ‬
‫اﻟﻤﺤﻠﻮل‪.‬‬
‫‪32.29= 10-12‬‬
‫ﺘﺮ‪6.6‬‬
‫‪10-18‬‬ ‫´_إل‪2+‬‬
‫‪´ 10-12‬‬
‫‪0.5‬ﻟ‬
‫أو‬
‫‪L = 65‬ﻣﻠﻢ‬
‫ﺘ ﻲﻳﻘﺪﻣﻬﺎ اﻟ ﺴﻠﻚ‪ .‬اﻟﻌﺎﻣﻞ‬

‫ﺒ ﺐ اﻟ ﺴﻌ ﺔ اﻹﺿﺎﻓﻴ ﺔ اﻟ‬
‫ﺑﺴ‬‫ﺜﺮﺗﺤﺪﻳﺪًا‬
‫ﺑﺸﻜﻞ أﻛ‬
‫ﺘﺄﺧﻴﺮ اﻹﺿﺎﻓ ﻲﻳﺮﺟﻊ ﻓﻘﻂ إﱃ اﻟﻌﺎﻣﻞ اﻟﺨﻄ ﻲ ﻓ ﻲ اﻟﻤﻌﺎدﻟ ﺔ ‪ ،‬و‬
‫ﻻﺣﻆ أن اﻟ‬
‫ﺑﻴﻌ ﻲ ) ﻫﺬا ﻫﻮ ‪،‬‬
‫ﺘﺮ‬
‫اﻟ‬
‫ﺜﻴﺮ ‪(> 7‬ﺳﻢ(‪ .‬ﻫﺬا ﻫﻮ‬
‫ﺑﻜ‬‫ﺒﺮ‬
‫ﺒﺢ اﻟﻤ ﺴﻴﻄﺮ ﻓﻘﻂ ﻋﻨﺪ أﻃﻮال اﻷﺳﻼك اﻷﻛ‬
‫ﺘﺄﺧﻴﺮ اﻟﻤﻮزع ﻟﻸﺳﻼك(ﻳﺼ‬
‫اﻟ‬
‫ﺘﻠﻒ‬
‫ﺘﻮرا ت اﻟﻤﺸﻐﻠ ﺔ )ذا ت اﻟﺤﺠﻢ اﻷدﻧﻰ(‪.‬ﺗﻮازن ﻣﺨ‬
‫ﺒ ﺐ اﻟﻤﻘﺎوﻣ ﺔ اﻟﻌﺎﻟﻴ ﺔ ﻟﻠ‬
‫ﺑﺴ‬
‫ﺜﺎل ‪ ،‬ﻧﻔ ﺲ اﻟﻤﺸﻜﻠ ﺔ ﻣﻊ‬
‫ﺘﻮرا ت أوﺳﻊ‪.‬ﺗﺤﻠﻴﻞ ‪ ،‬ﻋﲆﺳ‬
‫ﺘﺨﺪامﺗﺮاﻧﺰﺳ‬
‫ﻳﻈﻬﺮ ﻋﻨﺪ اﺳ‬
‫ﺘﺎد ﻓ ﻲ ﻣﺤﺮﻛﺎ ت اﻷﻗﺮاص ﻋﺎﻟﻴ ﺔ اﻟ ﺴﺮﻋ ﺔ واﻟﻤﺮوﺣ ﺔ‪.‬‬
‫ﺘﻮرا ت اﻟ ﺴﺎﺋﻖ أﻋﺮض ‪100‬ﻣﺮة ‪ ،‬ﻛﻤﺎ ﻫﻮ ﻣﻌ‬
‫‪5.5‬اﻟﻄﺎﻗ ﺔ واﻟﻄﺎﻗ ﺔ و‬
‫ﺘﺄرﺟﺢ اﻟﻤﻨﻄﻘ ﻲ اﻟﻜﺎﻣﻞ ‪ ،‬و ﻫﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء اﻟﻌﺎﻟﻴ ﺔ‬

‫ﺛﻞ ‪ ،‬واﻟ‬
‫ﺘﻤﺎ‬
‫ﺒﺎ ‪-‬ﺷﻜﻠﻪ اﻟﻤ‬
‫ﺜﺎﻟ ﻲﺗﻘﺮﻳ ً‬
‫ﺑ ﺖ ﻣﻊ ‪VTC‬اﻟﻤ‬
‫ﺜﺎ‬
‫ﺘﻰ اﻵن ‪ ،‬رأﻳﻨﺎ أن ﻋﺎﻛ ﺲ ‪CMOS‬اﻟ‬
‫ﺣ‬
‫ﺘﻲ‬
‫‪-‬ﻳﻮﻓﺮ ﻗﻮة ﻓﺎﺋﻘ ﺔ ‪ ،‬واﻟ‬
‫ﺘﺼﻤﻴﻢ‪.‬‬
‫ﺘ ﺔ اﻟ‬
‫ﺗﻤ‬‫ﺒﺎ بﻷ‬
‫ﺘﺢ اﻟ‬
‫ﺒﻴﺮ وﻳﻔ‬
‫ﺘﺼﻤﻴﻢ إﱃ ﺣﺪ ﻛ‬
‫ﺒ ﺴﻂ ﻋﻤﻠﻴ ﺔ اﻟ‬
‫ﻳ‬
‫ﺘﻘﺮ‪ .‬ﻫﺬا ﻫﻮ ﻣﺰﻳﺞ ﻣﻦ‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ ﻓ ﻲ وﺿﻊ اﻟ‬
‫ﺒﻪ اﻟﻜﺎﻣﻞ ﻻﺳ‬
‫ﺑ ﺖ ﻫﻮ اﻟﻐﻴﺎ ب ﺷ‬
‫ﺜﺎ‬
‫ﺋﻴ ﺴ ﻲ آﺧﺮ ﻟـ ‪CMOS‬اﻟ‬
‫ﻋﺎﻣﻞ ﺟﺬ ب ر‬
‫ﺘﺎﻧ ﺔ واﻟﻤﻨﺨﻔﻀ ﺔ‬
‫اﻟﻤ‬
‫ﺜﺮ ﻣﻌﺎﺻﺮة‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ اﻷﻛ‬
‫ﺑ ﺖ ﻫﻮ اﻟ‬
‫ﺜﺎ‬
‫ﺘ ﻲ ﺟﻌﻠ ﺖ ‪CMOS‬اﻟ‬
‫اﻟﻘﻮة اﻟ ﺴﺎﻛﻨ ﺔ اﻟ‬
‫ﺑﺪﻻ ً ﻣﻦ ذﻟﻚ ‪،‬ﻳﻬﻴﻤﻦ ﻋﲆﺗ‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ ﻟﺪاﺋﺮة ‪CMOS‬‬ ‫ﺗﺼﺎﻣﻴﻢ رﻗﻤﻴ ﺔ‪.‬‬
‫ﺗﻔﺮﻳﻎ اﻟ ﺴﻌﺎ ت‪.‬‬
‫ﺗﺞ ﻋﻦ ﺷﺤﻦ و‬
‫ﺒﺪﻳﺪ اﻟﺪﻳﻨﺎﻣﻴﻜ ﻲ اﻟﻨﺎ‬
‫ﺘ‬‫اﻟ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ اﻟﺪﻳﻨﺎﻣﻴﻜ ﻲ‬

‫‪5.5.1‬اﺳ‬
‫ﺗﻔﺮﻳﻎ اﻟ ﺴﻌﺎ ت‬
‫ﺒ ﺐ ﺷﺤﻦ و‬
‫ﺑﺴ‬‫ﺒﺪﻳﺪ دﻳﻨﺎﻣﻴﻜ ﻲ‬
‫ﺗ‬
‫ﺘﻢﺳﺤ ﺐ ﻛﻤﻴ ﺔ‬
‫ﺗﻔﻊ ﺟﻬﺪه ﻣﻦ ‪0‬إﱃ ‪VDD ،‬وﻳ‬
‫ﺘﻮر ‪PMOS ،‬ﻳﺮ‬
‫ﺜﻒ ‪CL‬ﻣﻦ ﺧﻼلﺗﺮاﻧﺰﺳ‬
‫ﺘﻢ ﻓﻴﻬﺎ ﺷﺤﻦ اﻟﻤﻜ‬
‫ﻓ ﻲ ﻛﻞ ﻣﺮةﻳ‬
‫ﺒﺎﻗ ﻲ ﻋﲆ‬ ‫ﺘﻢﺗﺨﺰﻳﻦ اﻟ‬ ‫ﺑﻴﻨﻤﺎﻳ‬ ‫ﺒﺪﻳﺪ ﺟﺰء ﻣﻦ ﻫﺬه اﻟﻄﺎﻗ ﺔ ﻓ ﻲ ﺟﻬﺎز ‪PMOS ،‬‬‫ﺘﻢﺗ‬‫ﻣﻌﻴﻨ ﺔ ﻣﻦ اﻟﻄﺎﻗ ﺔ ﻣﻦ ﻣﺰود اﻟﻄﺎﻗ ﺔ‪.‬ﻳ‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ اﻟﻤﺨﺰﻧ ﺔ ﻓ ﻲ‬ ‫ﺘﻢﺗ‬ ‫ﺜﻒ ‪ ،‬وﻳ‬ ‫ﺘﻢﺗﻔﺮﻳﻎ ﻫﺬا اﻟﻤﻜ‬ ‫ﺘﻘﺎل ﻣﻦ اﻷﻋﲆ إﱃ اﻟﻤﻨﺨﻔﺾ ‪،‬ﻳ‬ ‫ﺛﻨﺎء اﻻﻧ‬
‫ﺘﺤﻤﻴﻞ‪ .‬أ‬ ‫ﺜﻒ اﻟ‬ ‫ﻣﻜ‬
‫ﺘﻘﺎل ﻣﻦ ﻣﻨﺨﻔﺾ إﱃ‬ ‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ ﻫﺬا‪ .‬دﻋﻮﻧﺎ ﻧﻔﻜﺮ أوﻻ ً ﻓ ﻲ اﻻﻧ‬‫ﺘﻘﺎق ﻣﻘﻴﺎس دﻗﻴﻖ ﻻﺳ‬ ‫ﺘﻮر ‪NMOS .3‬ﻳﻤﻜﻦ اﺷ‬ ‫ﺗﺮاﻧﺰﺳ‬
‫ﺒﺎرة أﺧﺮى ‪ ،‬أن أﺟﻬﺰة‬
‫ﺑﻌ‬‫ﺒﻮط ‪ ،‬أو‬
‫ﺒﺪاﻳ ﺔ ‪ ،‬أن ﺷﻜﻞ اﻟﻤﻮﺟ ﺔ اﻟﻤﺪﺧﻠ ﺔ ﻟﻴ ﺲ ﻟﻬﺎ أوﻗﺎ ت ﺻﻌﻮد و ﻫ‬
‫ﺘﺮض ‪ ،‬ﻓ ﻲ اﻟ‬
‫ﺗﻔﻊ‪ .‬ﻧﻔ‬
‫ﻣﺮ‬
‫ﺘﻘﺎق ﻗﻴﻢ‬‫ﺗﻌﻤﻼن ﻓ ﻲ ﻧﻔ ﺲ اﻟﻮﻗ ﺖ‪ .‬ﻟﺬﻟﻚ ‪ ،‬ﻓﺈن اﻟﺪاﺋﺮة اﻟﻤﻜﺎﻓﺌ ﺔ ﻟﻠﺸﻜﻞ ‪ 5.23‬ﺻﺎﻟﺤ ﺔ‪.‬ﻳﻤﻜﻦ اﺷ‬
‫‪NMOS‬و ‪ PMOS‬ﻻ‪VDD‬‬
‫ﺘﻘﺎل ‪ ،‬ﻣﻦ‬
‫ﺜﻒ ﻓ ﻲ ﻧﻬﺎﻳ ﺔ اﻻﻧ‬
‫ﺘﻘﺎل ‪ ،‬وﻛﺬﻟﻚ اﻟﻄﺎﻗ ﺔ ‪EC ،‬اﻟﻤﺨﺰﻧ ﺔ ﻋﲆ اﻟﻤﻜ‬‫ﺛﻨﺎء اﻻﻧ‬
‫‪EVDD‬ﻟﻠﻄﺎﻗ ﺔ ‪ ،‬اﻟﻤﺄﺧﻮذة ﻣﻦ اﻹﻣﺪاد أ‬
‫ﺧﻼل دﻣﺞ اﻟﻘﺪرة اﻟﻠﺤﻈﻴ ﺔ ﺧﻼل ﻓ‬
‫‪iVDD‬‬
‫ﺻﻮ ت‬
‫‪CL‬‬
‫ﺘﻘﺎل ﻣﻦ‬
‫اﻟﺸﻜﻞ ‪5.23‬دارة ﻣﻜﺎﻓﺌ ﺔ أ‬
‫اﻟﻤﻨﺨﻔﺾ إﱃ اﻟﻌﺎﻟ ﻲ‪.‬‬
‫ﺑﻠ ﺔ ﻟـ )‪vout (t‬و )‪iVDD (t‬ﻣﻮﺿﺤ ﺔ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.24.‬‬
‫اﻷﺷﻜﺎل اﻟﻤﻮﺟﻴ ﺔ اﻟﻤﻘﺎ‬
‫‪¥‬‬ ‫‪¥‬‬ ‫‪VDD‬‬
‫=‬ ‫دﻓﻮو ت‬ ‫=‬ ‫=‬

‫‪ò‬‬ ‫‪ò DV‬‬
‫‪2‬‬
‫‪EVDD iVDD (t) VDD dt VDD CL ----------- dt dt‬‬ ‫‪CLVDD‬‬ ‫‪CLVDD‬‬ ‫)‪(5.33‬‬
‫=‪ò‬‬
‫ﺧﺎرج‬
‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬
‫‪¥‬‬ ‫‪¥‬‬ ‫‪VDD‬‬

‫‪2‬‬
‫=‬ ‫=‬ ‫=‬ ‫‪CLVDD‬‬ ‫‪dvout ----------- voutdt‬‬
‫‪EC iVDD (t) vout dt‬‬ ‫‪ò CL voutdvout‬‬ ‫‪-----------------‬‬
‫)‪(5.34‬‬ ‫‪ò‬‬
‫‪CL‬دﻳﻨﺎرا‬
‫=‪ò‬‬ ‫‪2‬‬
‫‪0‬‬ ‫‪0‬‬ ‫‪0‬‬
‫ﺑﺸﺤﻨ ﺔ ‪CLVDD.‬‬
‫ﺘﻢﺗﺤﻤﻴﻞ ‪CL‬‬
‫ﺘﻘﺎل ﻣﻦ اﻟﻤﻨﺨﻔﺾ إﱃ اﻟﻌﺎﻟ ﻲ ‪،‬ﻳ‬
‫ﺘﺎﺋﺞ ﻣﻦ ﺧﻼل ﻣﻼﺣﻈ ﺔ أﻧﻪ أ‬
‫ﺘﻘﺎق ﻫﺬه اﻟﻨ‬ ‫ﻳﻤﻜﻦ أ ً‬
‫ﻳﻀﺎ اﺷ‬
‫ﺘﻄﻠ ﺐ ﻃﺎﻗ ﺔ ﻣﻦ ‪2/2 .‬‬
‫ﺗﻮﻓﻴﺮ ﻫﺬه اﻟﺸﺤﻨ ﺔﻳ‬
‫‪2‬‬
‫ﺑﻮاﺳﻄ ﺔ‬‫ﺒﺪد‬ ‫‪CLVDD‬‬
‫اﻟﻄﺎﻗ ﺔ ﻓﻘﻂ ﻣﺨﺰﻧ ﺔ ﻓ ﻲ ‪CL .‬اﻟﻨﺼﻒ اﻵﺧﺮ ﻗﺪﺗ‬ ‫ﺴﺎويﻣﺼﺪر‬ ‫ﺗ‬
‫ﻳﻮﻓﺮ ﻫﺎ‬‫ﺜﻒﻲ‬
‫ﺘ‬‫اﻟﻤﻜﺔ اﻟ‬
‫ﻋﲆاﻟﻄﺎﻗ‬
‫ﻧﺼﻒ‬‫اﻟﻤﺨﺰﻧ ﺔ‬ ‫اﻟﻄﺎﻗ ﺔ‬
‫ﻳﻌﻨ ﻲ أن‬ ‫‪(= Q ´ VDD).‬‬
‫‪CLVDD‬و ﻫﺬا‬ ‫إﻣﺪادﻳ ﺴﺎوي‬
‫ﺘﻢ إزاﻟ ﺔ‬
‫ﺘﻔﺮﻳﻎ ‪،‬ﺗ‬
‫ﺛﻨﺎء ﻣﺮﺣﻠ ﺔ ﺷﺤﻨ ﺔ اﻟ‬
‫ﺘﺎﻟ ﻲ اﻟﻤﻘﺎوﻣ ﺔ( ﻟﺠﻬﺎز !‪PMOS‬أ‬
‫ﺑﺎﻟ‬
‫ﺘﻘﻞ ﻋﻦ ﺣﺠﻢ )و‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ ﻫﺬا ﻣ ﺴ‬
‫ﺘﻮر ‪PMOS.‬ﻻﺣﻆ أنﺗ‬
‫ﺘﻜﻮن ﻣﻦ‬
‫ﺗ‬‫ﺒﺪﻳﻞ )‬
‫ﺘﺼﺎر ‪ ،‬ﻛﻞ دورةﺗ‬
‫ﺑﺎﺧ‬‫ﺘﻤﺎد ﻋﲆ ﺣﺠﻢ اﻟﺠﻬﺎز‪.‬‬
‫ﺘﻪ ﻓ ﻲ ﺟﻬﺎز ‪NMOS.‬ﻣﺮة أﺧﺮى ‪ ،‬ﻻﻳﻮﺟﺪ اﻋ‬
‫ﺒﺪد ﻃﺎﻗ‬
‫ﺗ‬‫ﺜﻒ ‪ ،‬و‬
‫اﻟﺸﺤﻨ ﺔ ﻣﻦ اﻟﻤﻜ‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ ‪ ،‬ﻋﻠﻴﻨﺎ أن ﻧﺄﺧﺬ‬
‫ﺘ ﺔ ﻣﻦ اﻟﻄﺎﻗ ﺔ ‪،‬ﺗ ﺴﺎوي ‪CLVDD‬ﻣﻦ أﺟﻞ ﺣ ﺴﺎ ب اﺳ‬
‫ﺑ‬‫ﺛﺎ‬‫ﺗﺄﺧﺬ ﻛﻤﻴ ﺔ‬
‫ﺘﻘﺎل ‪L® H‬و )‪H® L‬‬
‫اﻧ‬
‫‪2‬‬
‫‪.‬‬
‫‪3‬‬
‫ﺑﻴﻦ‬‫ﺒﻌﺾ اﻵﺧﺮ‬
‫ﺑﻴﻦ ﻋﻘﺪة اﻹﺧﺮاج و ‪GND ،‬واﻟ‬‫ﺑﻌﻀﻬﺎ‬‫ﺘﻌﺪدةﻳﻘﻊ‬
‫ﺘﻜﻮنﺳﻌ ﺔ اﻟﺤﻤﻞ ﻣﻦ ﻣﻜﻮﻧﺎ ت ﻣ‬
‫ﺒ ﺴﻴﻂ ﻟﻠﺪاﺋﺮة اﻟﻔﻌﻠﻴ ﺔ‪ .‬ﻓ ﻲ اﻟﻮاﻗﻊ ‪،‬ﺗ‬
‫ﻻﺣﻆ أن ﻫﺬا اﻟﻨﻤﻮذج ﻫﻮﺗ‬
‫ﺗﻔﻊ ‪Vout .‬ﻓ ﻲ ﺣﻴﻦ أن ﻫﺬا‬
‫ﺗﻔﺮﻳﻐﻬﺎ ﻋﻨﺪﻣﺎﻳﺮ‬
‫ﺘﻢ ﺷﺤﻨﻬﺎ ﻋﻨﺪﻣﺎﺗﻨﺨﻔﺾ ‪Vout‬و‬
‫ﺒﺮ اﻷﺧﻴﺮ دورةﺗﻔﺮﻳﻎ ﺷﺤﻦ ﺧﺎرج اﻟﻄﻮر ﻣﻊ اﻟ ﺴﻌﺎ ت إﱃ ‪GND ،‬أيﻳ‬
‫ﺘ‬‫ﻋﻘﺪة اﻹﺧﺮاج و ‪VDD.‬ﻳﺨ‬
‫ﺘﺎﺋﺞ اﻟﻤﻌﺮوﺿ ﺔ ﻓ ﻲ ﻫﺬا اﻟﻘ ﺴﻢ ﻻﺗﺰال ﺻﺎﻟﺤ ﺔ‪.‬‬
‫ﺒﺪﻳﺪ اﻟﻜﻠ ﻲ ‪ ،‬واﻟﻨ‬
‫ﺘ‬‫ﺛﺮ ﻋﲆ اﻟ‬
‫ﺘﻴﻦ ‪ ،‬إﻻ أﻧﻪ ﻻﻳﺆ‬
‫ﻳﻮزع إﻳﺼﺎل اﻟﻄﺎﻗ ﺔ ﻋﻦ ﻃﺮﻳﻖ اﻹﻣﺪاد ﻋﲆ ﻣﺮﺣﻠ‬
‫ﺣﺎ‬
‫ﺒﺎ ً‬
‫ﺒﺮ ‪1999‬اﻟ ﺴﺎﻋ ﺔ ‪ 11:41‬ﺻ‬

‫ر‬
‫‪iVDD‬‬
‫ر‬
‫ﺗﻜﻠﻔ ﺔ‬ ‫ﺗ ﺴﺮﻳﺢ‬ ‫ﺛﻨﺎء اﻟﺸﺤﻦ )‪(dis‬ﻟـ ‪CL .‬‬
‫ﺗﻴﺎر اﻟﻌﺮض أ‬
‫اﻟﺸﻜﻞ ‪5.24‬ﺟﻬﺪ اﻟﺨﺮج و‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔﻳ ﺴﺎوي‬

‫ﺜﺎﻧﻴ ﺔ ‪ ،‬ﻓﺈن اﺳ‬
‫ﺑ ﺔ ‪f0® 1‬ﻣﺮة ﻓ ﻲ اﻟ‬
‫ﺒﻮا‬
‫ﺒﺪﻳﻞ اﻟﺠﻬﺎز‪ .‬إذاﺗﻢﺗﺸﻐﻴﻞ وإﻳﻘﺎف اﻟ‬
‫ﺒﺎر ﻋﺪد ﻣﺮا تﺗ‬
‫ﺘ‬‫ﻓ ﻲ اﻻﻋ‬
‫‪2‬‬
‫=‬
‫‪Pdyn CLVDD 0 ® 1‬و‬ ‫)‪(5.35‬‬
‫ﺘ ﺔ‪.‬‬
‫ﺘﻘﺎﻻ ت ‪CMOS‬‬
‫ﺘﻬﻠﻜ ﺔ ﻟﻠﻄﺎﻗ ﺔ ‪ ،‬و ﻫﺬا ﻫﻮ ‪0 ® 1‬اﻧ‬
‫ﺘﺤﻮﻻ ت اﻟﻤ ﺴ‬
‫ﺗﻜﺮار اﻟ‬
‫ﺜﻞ ‪f0® 1‬‬
‫ﻳﻤ‬
‫‪CMOS‬ﺔ‬
‫اﻹﺟﻤﺎﻟﻴ ﺔ ﻟﻠﺮﻗﺎﻗ‬
‫ﺜﺎلﺔ ﺷﺮﻳﺤ ﺔ‬
‫اﻟﻤﺴﻌ‬
‫ﺗﺰداد اﻟ‬
‫ﺒﻴﻞ‬ ‫ﺳ‬‫ﻋﲆ ‪،‬‬
‫ﺒﺎركﻧﻔ ﺴﻪ‬
‫اﻟﻮﻗ ﺖ‬
‫ﺘ‬‫‪tp‬ﻓﻓ ﻲﻲ اﻋ‬
‫واﺣﺪ‪)..‬ﺿﻊ‬
‫اﻧﺨﻔﺎض‬
‫)ﻣﻊﻗﺎﻟ ﺐ‬
‫ﻋﲆ‬ ‫®‪f0‬‬
‫‪ 1‬ت‬
‫ﺑﺎ‬ ‫ﻣﻦ‬
‫ﺒﻮا‬ ‫ﻳﺪأﻋﲆ‬
‫ﻣﻦ اﻟ‬ ‫ﻗﻴﻢ‬
‫ﻳﺪ ﻲواﻟﻤﺰ‬
‫ﺘﻜﻨﻮﻟﻮﺟ‬‫ﺘﻘﺪم اﻟ‬
‫وﺿﻊ اﻟﻤﺰ‬ ‫ﻛﻠﻤﺎاﻟﺗﻢ‬
‫‪(CL‬ﻋﻦ‬
‫ﺘﺞ‬ ‫ﻳﻨ‬
‫)‬
‫ﺘﺮاض وﺟﻮدﺗﻔﺮﻳﻎ ﻗﺪره ‪4.‬‬ ‫ﺑﺎﻓ‬‫ﺑﺔ ‪،‬‬‫ﺑﻮا‬‫ﻗﺪﻣﺎ ﻟﻜﻞ‬
‫ﺒﻠﻎ ‪ً 15‬‬ ‫ﺘﻮﺳﻄ ﺔﺗ‬ ‫ﺗﺰ وﺳﻌ ﺔ ﺣﻤﻮﻟ ﺔ ﻣ‬‫ﺑﻤﻌﺪلﺳﺎﻋ ﺔ ‪500‬ﻣﻴﺠﺎ ﻫﺮ‬ ‫ﻣﻘﺎس ‪0.25‬ﻣﻢ‬
‫ﺘﺮاض‬
‫ﺑﺎﻓ‬
‫ﺑﺔ و‬
‫ﺑﻮا‬‫ﺘﻮي ﻋﲆ ﻣﻠﻴﻮن‬
‫ﺘﺼﻤﻴﻢﻳﺤ‬
‫ﺒﺔ ﻟ‬
‫ﺑﺎﻟﻨ ﺴ‬‫ﺑ ﺔ ﻹﻣﺪاد ‪2.5‬ﻓﻮﻟ ﺖﻳ ﺴﺎوي ﺣﻮاﻟ ﻲ ‪50‬ﻣﻴﻐﺎواط‪.‬‬
‫ﺑﻮا‬‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ ﻟﻜﻞ‬
‫اﺳ‬
‫ﺘﻘﻴﻴﻢ ‪ ،‬ﻟﺤ ﺴﻦ اﻟﺤﻆ ‪ ،‬وﺟﻬ ﺔ ﻧﻈﺮ‬
‫ﺑﻤﻘﺪار ‪50‬واط!ﻳﻘﺪم ﻫﺬا اﻟ‬‫ﺘﻬﻼك ﻃﺎﻗ ﺔ‬
‫ﺘﻘﺎل ﻋﻨﺪ ﻛﻞ ﺣﺎﻓ ﺔﺳﺎﻋ ﺔ ‪ ،‬ﻓ ﺴﻴﺆدي ذﻟﻚ إﱃ اﺳ‬
‫ﺣﺪو ث اﻧ‬
‫ﺗﺰ‪ .‬اﻟﻨﺸﺎط اﻟﻔﻌﻠ ﻲ ﻓ ﻲ اﻟﺪاﺋﺮة أﻗﻞ‬
‫ﺑﺎﻟﻤﻌﺪل اﻟﻜﺎﻣﻞ ‪500‬ﻣﻴﺠﺎ ﻫﺮ‬‫ﺘﺎح ‪IC‬اﻟﻜﺎﻣﻞ‬
‫ﺑﺎ ت ﻓ ﻲ ﻣﻔ‬
‫ﺒﻮا‬
‫ﺘﺸﺎﺋﻤ ﺔ‪ .‬ﻓ ﻲ اﻟﻮاﻗﻊ ‪ ،‬ﻟﻴ ﺴ ﺖ ﻛﻞ اﻟ‬
‫ﻣ‬
‫ﺜﻴﺮ‪.‬‬
‫ﺑﻜ‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ اﻟ ﺴﻌﻮﻳ ﺔ ﻟﻠﻌﺎﻛ ﺲ‬

‫ﺗ‬‫ﺜﺎل ‪5.10:‬‬
‫ﻣ‬
‫ﺒﺔ‬
‫ﺘ ﺴﺎوي ‪6 fF.‬‬
‫ﺗﻢﺗﺤﺪﻳﺪ ﻗﻴﻤ ﺔﺳﻌ ﺔ اﻟﺤﻤﻮﻟ ﺔ ﻟ‬
‫ﺜﺎل ‪5.4.‬ﻓ ﻲ اﻟﺠﺪول ‪5.2 ،‬‬
‫ﺒﺪﻳﺪ اﻟ ﺴﻌﻮي ﻟﻌﺎﻛ ﺲ ‪CMOS‬ﻟﻠﻤ‬
‫ﺘ‬‫ﺒﺢ ﻣﻦ اﻟ ﺴﻬﻞ اﻵن ﺣ ﺴﺎ ب اﻟ‬
‫أﺻ‬
‫ﺗﻔﺮﻳﻎﺗﻠﻚ اﻟ ﺴﻌ ﺔﺗ ﺴﺎوي‬
‫ﺒﻠﻎ ‪2.5‬ﻓﻮﻟ ﺖ ‪ ،‬ﻓﺈن ﻛﻤﻴ ﺔ اﻟﻄﺎﻗ ﺔ اﻟﻼزﻣ ﺔ ﻟﺸﺤﻦ و‬
‫ﻟﻌﻤﺮ إﻣﺪادﻳ‬
‫‪2‬‬
‫=‬
‫‪Edyn CLVDD = 37.5 fJ‬‬
‫ﺜﺎل ‪5.5) ،‬ﻧﺠﺪ‬

‫ﺒ ﺔ إﱃ ‪)tp 32.5 psec‬ﻣ‬
‫ﺑﺄﻗﺼﻰ ﻣﻌﺪل ﻣﻤﻜﻦ ‪( T = 1 / f = tpLH + tpHL = 2 tp ).‬‬‫ﺒﺪﻳﻞ اﻟﻌﺎﻛ ﺲ‬
‫ﺘﺮض أﻧﻪﺗﻢﺗ‬
‫اﻓ‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ اﻟﺪﻳﻨﺎﻣﻴﻜ ﻲ ﻟﻠﺪاﺋﺮة ﻫﻮ‬
‫أنﺗ‬
‫=‬
‫‪¤ () = 580‬ﻣﻴﻐﺎواط‬
‫ص‬
‫ﺑﻄﺎﻗ ﺔ إﻳﺪﻳﻦ ‪2‬ﻃﻦ‬
‫ﺘﺄرﺟﺢ ﻣﻦﺳﻜ ﺔ ﺣﺪﻳﺪﻳ ﺔ‬

‫ﺘﻰ إذاﺗﻢ ذﻟﻚ ‪ ،‬ﻓﺈن اﻹﺧﺮاج ﻻﻳ‬
‫ﺑﻬﺬا اﻟﻤﻌﺪل اﻷﻗﺼﻰ ‪ ،‬وﺣ‬‫ﺒﺪﻳﻞ اﻟﻌﺎﻛ ﺲ ﻓ ﻲ اﻟﺪاﺋﺮة اﻟﻔﻌﻠﻴ ﺔ‬
‫ﺘﻢﺗ‬
‫ﺒﻊ ‪ ،‬ﻧﺎد ًرا ﻣﺎﻳ‬
‫ﺑﺎﻟﻄ‬
‫ﺒﺪﻳﺪ إﱃ ‪150‬‬
‫ﺘ‬‫ﺑﻌ ﺔ( ‪،‬ﻳﻨﺨﻔﺾ اﻟ‬
‫ﺑﻮﺻ ﺔ ﻣﺮ‬‫ﺗﺰ ‪(T = 250‬رﻃﻞ ﻟﻜﻞ‬
‫ﺑﻤﻌﺪل ‪4‬ﺟﻴﺠﺎ ﻫﺮ‬‫ﺜﻴﺮ‪.‬‬
‫ﺑﻜ‬‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔﺳﻴﻜﻮن أﻗﻞ‬
‫ﺘﺎﻟ ﻲ ﻓﺈنﺗ‬
‫ﺑﺎﻟ‬
‫إﱃﺳﻜ ﺔ ﺣﺪﻳﺪﻳ ﺔ‪ .‬و‬
‫ﻣﻴﺠﺎوا ت‪.‬‬
‫ﺒﻠﻎ ‪155‬ﻣﻴﻐﺎواط‪.‬‬
‫ﺘﻬﻼك ﻃﺎﻗ ﺔﻳ‬
‫ﺘﺞ اﺳ‬
‫ﺘ ﻲﺗﻨ‬
‫و ﻫﺬا ﻣﺎﺗﺆﻛﺪه ﻋﻤﻠﻴﺎ ت اﻟﻤﺤﺎﻛﺎة اﻟ‬
‫ﺣﺎ‬
‫ﺒﺎ ً‬
‫ﺒﺮ ‪1999 ،‬اﻟ ﺴﺎﻋ ﺔ ‪ 11:41‬ﺻ‬
‫ﺛﻨﻴﻦ ‪6 ،‬ﺳ‬
‫‪Chapter5.fm‬اﻟﺼﻔﺤ ﺔ ‪176‬اﻹ‬
‫ﺑﻮاﺳﻄ ﺔ ‪f0® 1‬‬ ‫ﻋﺎﻣﻞ‪،‬ﺴﺎ بﺗ‬

‫ﺒﺪﻳﺪ اﻟﺪاﺋﺮة اﻟﻤﻌﻘﺪة أﻣﺮ ﻣﻌﻘﺪ‬ ‫إن ﺣ‬
‫ﺑ ﺴﻬﻮﻟ ﺔ ﻟﻤﻠﻒ‬‫ﺒﺪﻳﻞ‬
‫ﺘ‬‫ﺘﻢ ﺣ ﺴﺎ ب ﻧﺸﺎط اﻟ‬
‫ﺑﻴﻨﻤﺎﻳ‬‫ﺒﺪﻳﻞ‪.‬‬
‫ﺘ‬ ‫ﻳ ﺴﻤﻰ أ ً‬
‫ﻳﻀﺎ ﻧﺸﺎط اﻟ‬
‫ﺘﻮى‪.‬‬
‫ﺑﺎ ت واﻟﺪواﺋﺮ ﻋﺎﻟﻴ ﺔ اﻟﻤ ﺴ‬
‫ﺒﻮا‬
‫ﺜﺮﺗﻌﻘﻴﺪًا ﻓ ﻲ ﺣﺎﻟ ﺔ اﻟ‬
‫ﺗﻀﺢ أﻧﻪ أﻛ‬
‫اﻟﻌﺎﻛ ﺲ ‪ ،‬ا‬
‫ﺒﻴﻌ ﺔ و‬
‫ﺒﻜ ﺔ ﻣﺎ ﻫﻮ داﻟ ﺔ ﻟﻠﻄ‬
‫ﺘﺤﻮﻳﻞ ﻟﺸ‬
‫ﺜﻞ أﺣﺪ اﻟﻤﺨﺎوف ﻓ ﻲ أن ﻧﺸﺎط اﻟ‬
‫ﺘﻤ‬‫ﻳ‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ اﻟﺪﻳﻨﺎﻣﻴﻜ ﻲ ﺻﻔﺮاً! ﻣﻦ‬
‫ﺒﺪﻳﻞ ‪ ،‬وﻳﻜﻮن اﺳ‬
‫إﺣﺼﺎﺋﻴﺎ ت إﺷﺎرا ت اﻹدﺧﺎل‪ :‬إذا ﻇﻠ ﺖ إﺷﺎرا ت اﻹدﺧﺎل دونﺗﻐﻴﻴﺮ ‪ ،‬ﻓﻼﺗﻮﺟﺪ أﻗﻼمﺗ‬
‫ﺑ ﺴﺮﻋ ﺔ‬‫ﺘﻐﻴﺮ‬
‫ﻧﺎﺣﻴ ﺔ أﺧﺮى ‪،‬ﻳ‬
‫ﺛﺮ ﻋﲆ‬
‫ﺘ ﻲﺗﺆ‬
‫ﺒﺪﻳﺪ‪ .‬اﻟﻌﻮاﻣﻞ اﻷﺧﺮى اﻟ‬
‫ﺘ‬‫ﺘﺎﻟ ﻲ اﻟ‬
‫ﺑﺎﻟ‬
‫ﺒﺪﻳﻞ و‬
‫ﺘ‬‫ﺜﻴﺮ ﻣﻦ اﻟ‬
‫ﺜﻴﺮ اﻹﺷﺎرا ت اﻟﻜ‬
‫ﺗ‬
‫ﺘﻢﺗﻨﻔﻴﺬ ﻫﺎ‪ .‬ﻧﺤﻦ ﻧﻘﺪر‬
‫ﺘ ﻲﺳﻴ‬
‫ﺒﻜ ﺔ واﻟﻮﻇﻴﻔ ﺔ اﻟ‬
‫اﻟﻨﺸﺎط ﻫﻮ اﻟﻬﻴﻜﻞ اﻟﻌﺎم ﻟﻠﺸ‬
‫ﺑ ﺔ أﺧﺮى ﻟﻠﻤﻌﺎدﻟ ﺔ ‪ ،‬أو‬
‫ﺘﺎ‬
‫ﺘﻮﻋ ﺐ ﻫﺬا ﻋﻦ ﻃﺮﻳﻖ إﻋﺎدة ﻛ‬
‫ﺗﺴ‬
‫=‬ ‫‪2‬‬ ‫=‬ ‫‪2‬‬ ‫=‬ ‫‪2‬‬

‫‪F‬و ‪CEFFVDD‬‬ ‫)‪(5.36‬‬
‫‪f0CLVDD‬‬
‫‪® 1 CLVDD‬‬‫‪P0 ® 1‬‬
‫ﺑﻄﺎﻗ ﺔ‬
‫ﺒﺎ ﻣﺎﻳﻜﻮن‬
‫ﺣﻴ ﺚﺗﻘﺪم ‪f‬اﻵن أﻗﺼﻰ ﻣﻌﺪل ﺣﺪ ث ﻣﻤﻜﻦ ﻟﻠﻤﺪﺧﻼ ت )واﻟﺬي ﻏﺎﻟ ً‬
‫ﺑ ﺔ‪.‬ﻳ ﺴﻤﻰ ‪1CL‬‬
‫ﺒﻮا‬
‫ﻋﲆ ﻣﺪار اﻟ ﺴﺎﻋ ﺔ ﺣﺪ ث ‪)0 ® 1‬أوﺗﺠﻤﻴﻊ اﻟﻘﺪرة( ﻋﻨﺪ ﺧﺮج اﻟ‬ ‫ﺣﺪ ث‬
‫®‪P0‬‬ ‫ﻋﻦ ‪1‬‬
‫ﺘﺞﺔ( و‬‫أنﻳﻨ‬
‫ﺴﺎﻋ‬ ‫ﺘﻤﺎل اﻟ‬
‫اﺣ‬
‫ﻣﻌﺪل‬
‫®‪CEFF = P0‬اﻟ ﺴﻌ ﺔ اﻟﻔﻌﺎﻟ ﺔ‬
‫ﺜﺎل ﻟﺪﻳﻨﺎ ‪،‬‬
‫ﺒﺪﻳﻞ ﻛﻞ دورة ﻋﲆ ﻣﺪار اﻟ ﺴﺎﻋ ﺔ‪ .‬ﻋﲆﺳ‬
‫ﺘ‬‫ﺑ‬‫ﺘﻮﺳﻂ اﻟ ﺴﻌ ﺔ‬
‫ﺜﻞ ﻣ‬
‫وﻳﻤ‬
‫ﺘﻬﻼك إﱃ ‪5‬وا ت‪.‬‬
‫ﺘﻮﺳﻂ اﻻﺳ‬
‫ﺒ ﺔ )‪10٪ (P0® 1 = 0.1‬ﻣﻦ ﻣ‬
‫ﺑﻨ ﺴ‬‫ﻳﻘﻠﻞ ﻋﺎﻣﻞ اﻟﻨﺸﺎط‬
‫ﺒﺪﻳﻞ اﻟﻨﺸﺎط‬
‫ﺗ‬‫ﺜﺎل ‪5.11‬‬
‫ﻣ‬
‫اﻟﻨﻈﺮ ﻓ ﻲ أﺷﻜﺎل اﻟﻤﻮﺟ ﺔ ﻋﲆ‬
‫ﺣﻴ ﺚﻳﻤﻴﻦ اﻟﺸﻜﻞ اﻟﻤﻮﺟ ﻲ اﻟﻌﻠﻮي‬

‫ﺜﺎﻟﻴ ﺔ ‪sig nal‬وﻳﻈﻬﺮ اﻟﺠﺰء اﻟ ﺴﻔﻠ ﻲ‬
‫ﺜﻞ اﻟ ﺴﺎﻋ ﺔ اﻟﻤ‬
‫ﻳﻤ‬ ‫ﺳﺎﻋ ﺔ ﺣﺎﺋﻂ‬
‫و‬
‫ﺑ ﺔ‪.‬‬
‫ﺒﻮا‬
‫اﻹﺷﺎرة ﻋﻨﺪ ﺧﺮج اﻟ‬
‫ﺘﻬﻠﻜ ﺔ ﻟﻠﻄﺎﻗ ﺔ‬
‫ﺘﻘﺎﻻ ت ﻣ ﺴ‬
‫اﻧ‬ ‫إﺷﺎرة اﻟﺨﺮج‬
‫ﺗﺤﺪ ث ‪2‬ﻣﻦ ‪8‬ﻣﺮا ت ‪ ،‬و ﻫﻮ‬
‫ﺘﻘﺎل ‪)0.25‬أو ‪25٪).‬‬
‫ﺘﻤﺎل اﻧ‬
‫ﻳﻌﺎدل اﺣ‬ ‫اﻟﺸﻜﻞ ‪5.25‬اﻟ ﺴﺎﻋ ﺔ واﻹﺷﺎرة اﻟﻤﻮﺟﻴ ﺔ‬
‫ﺗﻘﻨﻴﺎ تﺗﺼﻤﻴﻢ اﻟﻄﺎﻗ ﺔ ‪ /‬اﻟﻄﺎﻗ ﺔ اﻟﻤﻨﺨﻔﻀ ﺔ‬
‫ﺘﻮﻗﻊ أنﺗﻜﻮن ﻫﺬه اﻟﻘﻮة‬

‫ﺘﻜﺎﻣﻠ ﺔ ‪ ،‬ﻣﻦ اﻟﻤ‬
‫ﺘﺰاﻳﺪ ﻟﻠﺪواﺋﺮ اﻟﺮﻗﻤﻴ ﺔ اﻟﻤ‬
‫ﺘﻌﻘﻴﺪ اﻟﻤ‬
‫ﻣﻊ اﻟ‬
‫ﺒﺎ ب اﻧﺨﻔﺎض اﻟﻌﺮض‬
‫ﺒﻠﻴ ﺔ‪ .‬ﻫﺬا ﻫﻮ أﺣﺪ أﺳ‬
‫ﺘﻘ‬‫ﺘﻘﻨﻴﺎ ت اﻟﻤ ﺴ‬
‫ﺘﻔﺎﻗﻢ اﻟﻤﺸﻜﻠ ﺔ ﻓﻘﻂ ﻓ ﻲ اﻟ‬
‫ﺳﻮفﺗ‬
‫ﺑﻴﻌ ﻲ ﻋﲆ‬
‫ﺛﻴﺮﺗﺮ‬
‫ﺗﺄ‬
‫ﺑﻴ ﺔ‪ .‬ﻟﺨﻔﺾ ‪VDD‬‬
‫ﺜﺮ ﺟﺎذ‬
‫ﺘﻴ ﺔ أﻛ‬
‫ﺒﺤ ﺖ اﻟﻔﻮﻟ‬
‫أﺻ‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ‬
‫ﺜﺎل إﱃﺗﻘﻠﻴﻞﺗ‬
‫ﺜﺎل ‪،‬ﻳﺆديﺗﻘﻠﻴﻞ ‪VDD‬ﻣﻦ ‪2.5‬ﻓﻮﻟ ﺖ إﱃ ‪1.25‬ﻓﻮﻟ ﺖ ﻋﲆﺳ‬ ‫ﺒﻴﻞ اﻟﻤ‬
‫ﺑﻴﺪﻳﻦ‪ .‬ﻋﲆﺳ‬
‫ﺘﺮض أﻧﻪﻳﻤﻜﻦ اﻟﺤﻔﺎظ ﻋﲆ ﻧﻔ ﺲ ﻣﻌﺪل اﻟ ﺴﺎﻋ ﺔ‪ .‬اﻟﺸﻜﻞ ‪5.17‬‬
‫ﻣﻦ ‪5‬وا ت إﱃ ‪1.25‬وا ت‪ .‬و ﻫﺬاﻳﻔ‬
‫ﺑ ﺔ أداء ﻣﻬﻤ ﺔ ﻣﺮة واﺣﺪة‬
‫ﺒ ﺔ‪.‬ﺗﺤﺪ ث ﻋﻘﻮ‬
‫ﺘ‬‫ﺒﻴﺮ ﻣﻦ ﺟﻬﺪ اﻟﻌ‬
‫ﺑﺸﻜﻞ ﻛ‬‫ﺘﺮاض ﻟﻴ ﺲ ﻏﻴﺮ واﻗﻌ ﻲ ﻃﺎﻟﻤﺎ أن ﺟﻬﺪ اﻹﻣﺪاد أﻋﲆ‬
‫ﻳﻮﺿﺢ أن ﻫﺬا اﻻﻓ‬
‫ﺘﺮ ب ‪VDD‬ﻣﻦ ‪2 VT .‬‬

‫ﺗﻘ‬
‫ﺜﻴﺮ ﻣﻦ اﻷﺣﻴﺎن ﻓ ﻲﺗﺼﻤﻴﻤﺎ ت اﻟﻌﺎﻟﻢ اﻟﺤﻘﻴﻘ ﻲ( ‪ ،‬أو‬
‫ﺘﻢﺗﻌﻴﻴﻦ ﺣﺪ أدﻧﻰ ﻟﺠﻬﺪ اﻹﻣﺪاد ﻋﻦ ﻃﺮﻳﻖ ﻗﻴﻮد ﺧﺎرﺟﻴ ﺔ )ﻛﻤﺎ ﻫﻮ اﻟﺤﺎل ﻓ ﻲ ﻛ‬
‫ﺒ ﺐ اﻧﺨﻔﺎض اﻟﻌﺮض‬
‫ﺑﺴ‬‫ﺘﺪ ﻫﻮر اﻷداء‬
‫ﺒﺪﻳﺪ ﻫ ﻲ ﻋﻦ ﻃﺮﻳﻖ ﺧﻔﺾ اﻟﻔﺎﻋﻠﻴ ﺔ‬
‫ﺘ‬‫ﺘﻘﻠﻴﻞ اﻟ‬
‫اﻟﺠﻬﺪ ﻻﻳﻄﺎق ‪ ،‬اﻟﻮﺳﻴﻠ ﺔ اﻟﻮﺣﻴﺪة ﻟ‬
‫ﺘﺤﻮﻳﻞ‪.‬‬
‫اﻟ ﺴﻌ ﺔ‪.‬ﻳﻤﻜﻦﺗﺤﻘﻴﻖ ذﻟﻚ ﻣﻦ ﺧﻼل ﻣﻌﺎﻟﺠ ﺔ ﻛﻼ اﻟﻤﻜﻮﻧﻴﻦ‪ :‬اﻟ ﺴﻌ ﺔ اﻟﻤﺎدﻳ ﺔ وﻧﺸﺎط اﻟ‬
‫ﺘﻔﺼﻴﻞ ﻓ ﻲ ﻓﺼﻮل‬
‫ﺑﻤﺰﻳﺪ ﻣﻦ اﻟ‬‫ﺘﻪ‬
‫ﺘﻢ ﻣﻨﺎﻗﺸ‬
‫ﺘ‬‫ﺘﺠﺮﻳﺪ اﻟﻤﻨﻄﻘ ﻲ واﻟﻌﻤﺮاﻧ ﻲ ‪ ،‬وﺳ‬
‫ﺘﻮﻳﺎ ت اﻟ‬
‫ﺒﺪﻳﻞ إﻻ ﻋﲆ ﻣ ﺴ‬
‫ﺘ‬‫ﻻﻳﻤﻜﻦﺗﺤﻘﻴﻖﺗﻘﻠﻴﻞ ﻧﺸﺎط اﻟ‬
‫ﻻﺣﻘ ﺔ‪ .‬ﺧﻔﺾ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬


‫ﺑﺸﻜﻞ ﻋﺎم ‪ ،‬ﻣﻤﺎﻳ ﺴﺎﻋﺪ أ ً‬

‫ﻳﻀﺎ ﻋﲆﺗﺤ ﺴﻴﻦ أداء اﻟﺪاﺋﺮة‪ .‬ﻧﻈ ﺮًاﻷن ﻣﻌﻈﻢ اﻟ ﺴﻌ ﺔ ﻓ ﻲ اﻟﺪاﺋﺮة اﻟﻤﻨﻄﻘﻴ ﺔ‬ ‫ﺘﻤﺎم‬
‫ﺑﺎﻻ ﻫ‬ ‫ً‬
‫ﻫﺪﻓﺎ ﺟﺪﻳ ﺮًا‬ ‫ﺒﺮ اﻟ ﺴﻌ ﺔ اﻟﻔﻴﺰﻳﺎﺋﻴ ﺔ‬
‫ﺘ‬‫ﺗﻌ‬
‫ﺑﻬﺬه اﻟﻤ ﺴﺎ ﻫﻤﺎ ت ﻓ ﻲ‬‫ﺘﻔﺎظ‬
‫ﺘﺸﺎر( ‪ ،‬ﻓﻤﻦ اﻟﻤﻨﻄﻘ ﻲ اﻻﺣ‬
‫ﺑ ﺔ واﻻﻧ‬
‫ﺒﻮا‬
‫ﺘﻮر )اﻟ‬
‫ﺘﺮاﻧﺰﻳ ﺴ‬
‫ﺘﻮاﻓﻘﻴ ﺔﺗﺮﺟﻊ إﱃﺳﻌﺎ ت اﻟ‬
‫اﻟ‬
‫ﺒﻘﻰ ﻓ ﻲ ﺣﺪ ﻫﺎ اﻷدﻧﻰ‬
‫ﺘﻮرا تﻳﺠ ﺐ أنﺗ‬
‫ﺘﺼﻤﻴﻢ ﻟﻠﻄﺎﻗ ﺔ اﻟﻤﻨﺨﻔﻀ ﺔ‪ .‬ﻫﺬاﻳﻌﻨ ﻲ أن اﻟ‬
‫اﻟﺤﺪ اﻷدﻧﻰ ﻋﻨﺪ اﻟ‬
‫ﺛﺮ ﻋﲆ أداء اﻟﺪاﺋﺮة ‪ ،‬وﻟﻜﻦ‬
‫ﺘﺄﻛﻴﺪﻳﺆ‬
‫ﺑﺎﻟ‬ ‫ً‬
‫ﻣﻌﻘﻮﻻ‪ .‬ﻫﺬا‬ ‫اﻟﺤﺠﻢ ﻛﻠﻤﺎ ﻛﺎن ذﻟﻚ ﻣﻤﻜﻨًﺎ أو‬
‫ﺘﺨﺪامﺗﻘﻨﻴﺎ تﺗ ﺴﺮﻳﻊ ﻣﻨﻄﻘﻴ ﺔ أو ﻣﻌﻤﺎرﻳ ﺔ‪ .‬اﻟﺤﺎﻻ ت اﻟﻮﺣﻴﺪة‬
‫ﺑﺎﺳ‬‫ﺛﻴﺮ‬
‫ﺘﺄ‬
‫ﻳﻤﻜﻦﺗﻌﻮﻳﺾ اﻟ‬
‫ﺘﻮرا ت ﻋﻨﺪﻣﺎﺗﻜﻮنﺳﻌ ﺔ اﻟﺤﻤﻮﻟ ﺔ ﺧﺎﺿﻌ ﺔ ﻟ ﺴﻴﻄﺮة ﺧﺎرﺟﻴ ﺔ‬
‫ﺘﻢ ﻗﻴﺎس ﺣﺠﻢ اﻟ‬
‫ﺣﻴ ﺚﻳﺠ ﺐ أنﻳ‬
‫ﺘﻢ ﺟﻌﻞ‬
‫ﺒﺎ ت اﻟﺨﻼﻳﺎ ‪ ،‬ﺣﻴ ﺚﻳ‬
‫ﺘ‬‫ﺘﺨﺪﻣ ﺔ ﻓ ﻲ ﻣﻜ‬
‫ﺘﺼﻤﻴﻢ اﻟﺸﺎﺋﻌ ﺔ اﻟﻤ ﺴ‬
‫ﺘﻌﺎرض ﻣﻊ ﻣﻤﺎرﺳﺎ ت اﻟ‬
‫ﺜﻞ اﻟﻤﺮوﺣ ﺔ أو اﻟ ﺴﻌ ﺔ اﻷﺳﻼك(‪ .‬ﻫﺬاﻳ‬
‫اﻟ ﺴﻌﺎ ت )ﻣ‬
‫ﺘﻴﻌﺎ ب ﻧﻄﺎق‬
‫ﺑﺸﻜﻞ ﻋﺎم ﻻﺳ‬‫ﺒﻴﺮة‬
‫ﺘﻮرا ت ﻛ‬
‫اﻟ‬
‫ﺘﺤﻤﻴﻞ واﻷداء‪.‬‬
‫ﺒﺎ ت اﻟ‬
‫ﺘﻄﻠ‬
‫ﻣﻦ ﻣ‬
‫ﺑﺤﺪ أدﻧﻰ ﻣﺤﺪد ﻋﲆ اﻷداء‪ .‬ال‬‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ ﻟﺪاﺋﺮة‬
‫ﺘﻌﻴﻦ ﻋﻠﻴﻨﺎﺗﻘﻠﻴﻞﺗ‬
‫ﺘﺮض أﻧﻪﻳ‬
‫ﺘﻤﺎم‪ .‬اﻓ‬
‫ﺜﻴﺮ ﻟﻼ ﻫ‬
‫اﻟﻤﻼﺣﻈﺎ ت أﻋﻼهﺗﺆدي إﱃﺗﺤﺪيﺗﺼﻤﻴﻢ ﻣ‬
‫ﺗﻌﻮﻳﺾ‬
‫اﻟﻨﻬﺞ اﻟﻮاﺿﺢ ﻫﻮ ﺧﻔﺾ ﺟﻬﺪ اﻹﻣﺪاد ﻗﺪر اﻹﻣﻜﺎن ‪ ،‬و‬
‫ﺒ ﺐ اﻟ ﺴﻌ ﺔ ل‬
‫ﺘﻮر‪ .‬وﻣﻊ ذﻟﻚ ‪ ،‬ﻓﺈن ﻫﺬا اﻷﺧﻴﺮﻳ ﺴ‬
‫ﻓﻘﺪان اﻷداء ﻋﻦ ﻃﺮﻳﻖ زﻳﺎدة أﺣﺠﺎم اﻟ‬
‫ﺒﺪأ اﻟﻌﺎﻣﻞ اﻷﺧﻴﺮ ﻓ ﻲ‬
‫ﺑﺪرﺟ ﺔ ﻛﺎﻓﻴ ﺔ ‪ ،‬ﻗﺪﻳ‬‫ﺘﻮﻗﻊ أﻧﻪ ﻋﻨﺪ ﺟﻬﺪ إﻣﺪاد ﻣﻨﺨﻔﺾ‬
‫زﻳﺎدة‪ .‬ﻗﺪﻳﻜﻮن ﻣﻦ اﻟﻤ‬
‫ﺒ ﺐ ﻓ ﻲ زﻳﺎدة اﻟﻄﺎﻗ ﺔ ﻣﻊ ﻣﺰﻳﺪ ﻣﻦ اﻻﻧﺨﻔﺎض ﻓ ﻲ ﺟﻬﺪ اﻹﻣﺪاد‪.‬‬
‫ﺘﺴ‬‫ﺗ‬
‫ﺗ ﺴﻴﻄﺮ و‬
‫ﺒ ﺴﻴﻂ‬
‫ﺘﻮر ﻣﻦ أﺟﻞ اﻟﺤﺪ اﻷدﻧﻰ ﻣﻦ ﻣﺸﻜﻠ ﺔ اﻟﻄﺎﻗ ﺔ ‪ ،‬دﻋﻮﻧﺎ ﻧﺤﻠﻞ اﻟ‬
‫ﺘﺤﻠﻴﻞﺗﺤﺠﻴﻢ اﻟ‬
‫ﻟ‬
‫ﺘﻜﻮن ﻣﻦ ﺟﻮ ﻫﺮي )‪(Cint‬و‬

‫ﺑ ﺖﻳﻘﻮدﺳﻌ ﺔ ﺣﻤﻞﺗ‬
‫ﺛﺎ‬
‫ﺣﺎﻟ ﺔ ﻋﺎﻛ ﺲ ‪CMOS‬‬
‫ﺑﻴﻦ‬‫ﺒﺔ‬
‫ﺘﺮض أن اﻟﻨ ﺴ‬
‫ﺘﻬﻮﻳ ﺔ‪ .‬ﻣﻦ اﻟﻤﻔ‬
‫ﺘﺸﺎر ‪ ،‬ﻓﺈن اﻷﺧﻴﺮﻳﺮﻣﺰ إﱃﺳﻌ ﺔ اﻷﺳﻼك واﻟ‬
‫ﺜﻞ اﻷولﺳﻌ ﺔ اﻻﻧ‬
‫ﺑﻴﻨﻤﺎﻳﻤ‬‫ﻣﻜﻮن ﺧﺎرﺟ ﻲ )‪)(Cext‬اﻟﺸﻜﻞ ‪5.26‬أ(‪.‬‬
‫ﺘ ﺔ‪.‬ﻳﺸﻴﺮ اﻟﻌﺎﻣﻞ ‪S‬إﱃ ﻋﺎﻣﻞﺗﺤﺠﻴﻢ اﻟﻌﺎﻛ ﺲ ‪،‬‬

‫ﺘﻮرا ت ‪PMOS‬و ‪NMOS‬‬
‫ﺒﻨ ﻲ ﻣﻦ اﻷﺟﻬﺰة ذا ت اﻟﺤﺠﻢ اﻷدﻧﻰ‪.‬ﻳﻤﻜﻨﻨﺎ أن ﻧﺮى أن‬
‫ﺗ ﺴﺎوي ‪1‬ﻟﻌﺎﻛ ﺲ ﻣ‬
‫ﺣﻴ ﺚ ‪S‬‬
‫ﺘﻨﺎﺳ ﺐ ﻣﻊ ‪)S‬أو ‪)Cint‬اﻟﻤﻘﻴﺎس( ‪= SCint).‬ﺷﻜﻞ‬

‫ﺗﻴ ﺔ ﻟﻠﺠﻬﺎز اﻟﻤﻘﺎسﺗ‬
‫اﻟ ﺴﻌ ﺔ اﻟﺬا‬
‫ﺘﻘﺎل( ﻛﺪاﻟ ﺔ ﻟﻌﺎﻣﻞ اﻟﻘﻴﺎس ‪S‬ﻣﻊ‬
‫ﺒﻴﻌﻴ ﺔ )ﻟﻜﻞ اﻧ‬
‫‪ 5.26‬بﻳﺮﺳﻢ اﻟﻄﺎﻗ ﺔ اﻟﻄ‬
‫ﺑﻴﻦ اﻟ ﺴﻌ ﺔ اﻟﺨﺎرﺟﻴ ﺔ واﻟﺪاﺧﻠﻴ ﺔ ﻛﻤﻌﺎﻣﻞ‪a = Cext / Cint. :‬ﺳﺮﻋ ﺔ‬‫ﺒﺔ‬

‫اﻟﻨ ﺴ‬
‫ﻗﻴﻤﺎ أﻗﻞ ﻟﺠﻬﺪ اﻹﻣﺪاد‪.‬‬
‫ً‬ ‫ً‬
‫ﻋﺎدة‬ ‫ﺗﻌﻨ ﻲ‬
‫ﺒﺮ ﻟـ ‪S‬‬
‫ﺑﺸﻜﻞ ﻣﻨﺎﺳ ﺐ‪ :‬اﻟﻘﻴﻢ اﻷﻛ‬‫ﺒﻂ ﺟﻬﺪ اﻹﻣﺪاد‬
‫ﺘ ﺔ ﻋﻦ ﻃﺮﻳﻖ ﺿ‬
‫ﺑ‬‫ﺛﺎ‬‫ﺒﻴﻘﺎ ت‬
‫ﺘﻄ‬‫ﺑﺠﻤﻴﻊ اﻟ‬‫ﺘﻔﺎظ‬
‫ﺘﻢ اﻻﺣ‬
‫ﻳ‬
‫‪5‬‬
‫‪4‬‬
‫س‬
‫‪3‬‬
‫أ‪=0‬‬
‫‪CL = Cext + SCint‬‬

‫‪2‬‬
‫أ‪=5‬‬
‫‪1‬‬
‫أ‪=2‬‬
‫أ‪=1‬‬
‫‪0‬‬
‫‪1‬‬ ‫‪1.5‬‬ ‫‪2‬‬ ‫‪2.5‬‬ ‫‪3‬‬ ‫‪3.5‬‬ ‫‪4‬‬ ‫‪4.5‬‬ ‫‪5‬‬
‫ﺘﺤﺠﻴﻢ ‪S.‬‬
‫ﻋﺎﻣﻞ اﻟ‬
‫)أ(‬
‫) ب(‬
‫ﺑ ﺴﻌ ﺔ اﻟﺤﻤﻞ ‪CL ،‬ﻛﺪاﻟ ﺔ ﻟﻠﻌﺎﻛ ﺲ‬

‫ﺒﻴﻌﻴ ﺔ ﻟﻌﺎﻛ ﺲ ‪MOS‬‬
‫اﻟﺸﻜﻞ ‪5.26‬اﻟﻄﺎﻗ ﺔ اﻟﻄ‬
‫ﺘﺮاض وﺟﻮد ﻣﺮﺟﻊ‬
‫ﺑﺎﻓ‬
‫ﺑﻴﻦ اﻟ ﺴﻌ ﺔ اﻟﺨﺎرﺟﻴ ﺔ واﻟﺪاﺧﻠﻴ ﺔ أ ‪)(= Cext / Cint).‬‬‫ﺒﺔ‬
‫اﻟﺤﺠﻢ ‪S‬واﻟﻨ ﺴ‬
‫إﻣﺪاد اﻟﺠﻬﺪ ‪2.5‬ﻓﻮﻟ ﺖ(‪.‬‬
‫ﺣﺎ‬
‫ﺒﺎ ً‬
‫ﺒﺮ ‪1999‬اﻟ ﺴﺎﻋ ﺔ ‪ 11:41‬ﺻ‬
‫ﺘﻬﻼك ﻟﻠﻄﺎﻗ ﺔ‬
‫ﺘﻢ اﻟﺤﺼﻮل ﻋﲆ أﻗﻞ اﺳ‬
‫ﻋﻨﺪﻣﺎﺗﻜﻮن ‪)a = 0‬أوﺳﻌ ﺔ اﻟﺤﻤﻮﻟ ﺔﺗ ﺴﺎوي ﺻﻔ ﺮًا( ‪،‬ﻳ‬
‫ﺘﺨﺪام اﻷﺟﻬﺰة ذا ت اﻟﺤﺠﻢ اﻷدﻧﻰ‪ .‬ﻓﻘﻂ ﻋﻨﺪﻣﺎﺗﻬﻴﻤﻦ اﻟ ﺴﻌﺎ ت اﻟﺨﺎرﺟﻴ ﺔ )‪(a ³ 1‬‬
‫ﻋﻨﺪ اﺳ‬
‫ﺗﻘﻠﻴﻞ اﻟﻄﺎﻗ ﺔ ﻋﻦ ﻃﺮﻳﻖ ﺧﻔﺾ ﺟﻬﺪ اﻹﻣﺪاد ‪-‬ﻓﻘﻂ‬
‫ﺘﻮر ﻟﺰﻳﺎدة اﻷداء ‪-‬و‬
‫ﺘﻴﺠ ﺔ ﻣﻔﺎﺟﺌ ﺔ‪ :‬ﺣﺠﻢ اﻟ‬
‫ﺒﻐ ﻲ أنﺗﻜﻮن ﻫﺬه اﻟﻨ‬
‫ﻫﻞﻳﻌﻘﻞﺗﻮﺳﻴﻊ اﻷﺟﻬﺰة‪ .‬ﻻﻳﻨ‬
‫ﺗﻴ ﺔ ﻫ ﻲ اﻟﻌﺎﻣﻞ اﻷﺳﺎﺳ ﻲ ‪ ،‬ﻓﺈن اﻟﺰﻳﺎدا ت اﻹﺿﺎﻓﻴ ﺔ ﻓ ﻲ أﺣﺠﺎم‬

‫ﺒﺢ اﻟ ﺴﻌ ﺔ اﻟﺬا‬
‫ﺑﻤﺠﺮد أنﺗﺼ‬‫ﻳﻜﻮن ﻣﻨﻄﻘ ًﻴﺎ ﻃﺎﻟﻤﺎ أن اﻟ ﺴﻌ ﺔ اﻟﺨﺎرﺟﻴ ﺔﺗﻬﻴﻤﻦ ﻋﲆ اﻷداء‪.‬‬
‫اﻟﺠﻬﺎزﺗﺮﻓﻊ ﻓﻘﻂ‬
‫ﺜﺎل ‪،‬ﺗﺤﺠﻴﻢ‬
‫ﺘﺸﺎر‪ .‬ﻋﲆﺳ‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ ﻣﻊ ﻋﺪمﺗﻘﻠﻴﻞﺗﺄﺧﻴﺮ اﻻﻧ‬
‫اﺳ‬
‫ﺑﻌﺎﻣﻞ‬
‫ﺗﻘﻠﻴﻞ اﻟﻄﺎﻗ ﺔ ‪-‬‬
‫ﺒﺎﻟﻎ ‪3.75‬ﻣﻦ اﻟﻄﺎﻗ ﺔ ﻟﺤﻤﻮﻟ ﺔ أ ‪= 5.‬‬
‫ﻳﻘﻠﻞ اﻟﻌﺎﻣﻞ ‪S‬اﻟ‬
‫ﺘﻄﻠ ﺐ ﻫﺬا اﻟﻌﺮض‬
‫ﺜﻴﻞ اﻟﺪاﺋﺮة ﻣﻊ اﻷﺟﻬﺰة ذا ت اﻟﺤﺠﻢ اﻷدﻧﻰ ‪-‬ﻳ‬
‫ﺑﻤ‬‫ﺘﻌﻠﻖ‬
‫ﻣﻦ ‪4‬ﻓﻴﻤﺎﻳ‬
‫ﺘﻢﺗﻘﻠﻴﻞ اﻟﺠﻬﺪ إﱃ ‪1.03‬ﻓﻮﻟ ﺖ‪.‬‬
‫ﻳ‬
‫ﺘﻮر ﻟﻠﻌﺎﻛ ﺲ‬
‫ﺜﺎل ‪5.12‬‬
‫ﻣ‬
‫ﺜﻞ‬
‫ﺒﻴﻌﻴ ﺔ ﻟﻠﻌﺎﻛ ﺲ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.26‬ﻣ‬
‫ﺴﻄﺎ ﻋﻦ اﻟﻄﺎﻗ ﺔ اﻟﻄ‬
‫ﺒ ً‬‫ﺒﻴ ﺮًا ﻣ‬
‫ﺘﻖﺗﻌ‬
‫ﻧﺸ‬
‫ﺑﺤﺎﻟ ﺔ ‪S = 1 ،‬و ﻫ ﻲ‬‫ﺘﻌﻠﻖ‬
‫ﺒﻴﻊ اﻟﻄﺎﻗ ﺔ ﻓﻴﻤﺎﻳ‬
‫ﺘﻢﺗﻄ‬
‫داﻟ ﺔ ﻣﻦ ‪S‬و ‪a.‬ﻳ‬
‫ﻳ ﺴﻤﻰ اﻟﻤﺮﺟﻊ‪.‬‬
‫ﺑ ﺔ ﻓ ﻲ اﻟﻤﻌﺎدﻟ ﺔ‪(5.24) ، .‬‬
‫ﺒﻮا‬
‫ﺒﻴﺮ ﻋﻦﺗﺄﺧﻴﺮ اﻧ‬
‫ﺑﺎﻟﻔﻌﻞ اﺷ‬‫ﺗﻢ‬
‫ﺘﻜﺮر ﻫﻨﺎ ﻟﻠﺮاﺣ ﺔ‪.‬‬
‫وﻳ‬
‫=‬ ‫=‬ ‫‪+‬ﺔا‬

‫‪æ‬‬ ‫‪ 0.69‬ب‪æ ö tp‬ﺳﻨ ﺖ‬
‫ص ‪1-0‬‬
‫ﺧﻤ ﺴ‬
‫‪Reqn‬ﻣﻄﻠﻮ‬‫‪(S + a)+‬‬
‫س‬‫‪ø‬‬
‫ﻫﻮ‬ ‫‪2S‬‬
‫‪---------------------------‬و ‪ø‬‬
‫ﺘﻤﺎد ﻋﻠﻴﻬﺎ‬
‫ﺑ ﺔ ﻋﻨﺪ اﻟﺠﻬﺪ اﻟﻤﺮﺟﻌ ﻲ ‪VDD.‬اﻻﻋ‬
‫ﺒﻮا‬
‫ﺘﺄﺧﻴﺮ اﻟﺠﻮ ﻫﺮي ﻟﻠ‬
‫ﻳﺮﻣﺰ ‪tpo‬إﱃ اﻟ‬
‫ﺘﻖ ﻣﻦ اﻟﻤﻌﺎدﻟ ﺔ‪(5.21). .‬‬
‫ﺘﺎﻟ ﻲ ‪ ،‬اﻟﻤﺸ‬
‫ﺒﻴﺮ اﻟ‬
‫ﺘﻌ‬‫ﺑﺎﻟ‬
‫ﺘﻢﺗﻘﺮﻳ ﺐ ‪VDD‬‬
‫ﻳ‬
‫‪VDD‬‬ ‫=‬ ‫‪1‬‬

‫‪--------------------------------‬‬
‫)‪(5.37‬‬
‫‪~ --------------------------‬‬
‫‪tp0‬‬
‫‪VDD - VTE‬‬ ‫‪1 - VTE ¤VDD‬‬
‫ﺒﺮ ‪NMOS‬و ‪PMOS).‬‬

‫ﺘﻮﺳﻄﻬﺎ ﻋ‬
‫ﺘﺮض ﻗﻴﻤ ﺔ ﻣ‬
‫ﻣﻊ ‪)VTE = VT + VDSAT / 2‬اﻓ‬
‫ﺑﺎﻹﺷﺎرة‬‫ﺘﻌﻠﻖ‬
‫ﺘًﺎ ﻓﻴﻤﺎﻳ‬
‫ﺑ‬‫ﺛﺎ‬‫ﺘﺪرج‬
‫ﺘﺸﺎر اﻟﻌﺎﻛ ﺲ اﻟﻤ‬
‫اﻟﺤﻔﺎظ ﻋﲆﺗﺄﺧﻴﺮ اﻧ‬
‫ﺗﻌﻨ ﻲ ﺧﻔﺾ ﺟﻬﺪ اﻹﻣﺪاد‪:‬‬
‫ﺣﺎﻟ ﺔ ‪ence‬‬
‫‪VDD ¢‬‬
‫‪-----------‬‬ ‫=‬ ‫‪-------------------------------------------------- -----------------------‬‬
‫ق ‪(1 +‬أ(‬
‫‪VTE‬‬ ‫‪+‬‬ ‫(‬
‫أ ) ‪(S - 1) (S + a) VTE ¤VDD‬‬
‫ﺘ ﺔ ﻟﻠﻌﺎﻛ ﺲ‬
‫ﺘ‬‫ﺘﻘﺎق اﻟﻄﺎﻗ ﺔ )اﻟﻤﻘﻴ ﺴ ﺔ( اﻟﻤﺸ‬
‫ﺘﻢ اﻵن اﺷ‬
‫ﺘﻮاﻟ ﻲ‪.‬ﻳ‬
‫ﺣﻴ ﺚ ‪V ¢ DD‬و ‪ VDD‬ﻫﻤﺎ ﺟﻬﺪ إﻣﺪاد اﻟﻤﺤﻮﻻ ت اﻟﻤﻘﺎﺳ ﺔ واﻟﻤﺮﺟﻌﻴ ﺔ ‪ ،‬ﻋﲆ اﻟ‬
‫ﺘﺪرج‪:‬‬
‫اﻟﻤ‬
‫‪2‬‬ ‫‪2‬‬
‫ه‪¢‬‬
‫‪--------‬‬ ‫‪= (VDD‬‬ ‫)‪(S + a‬اﻟﺤﺰام )‪¢‬‬
‫‪---------------------------------------------‬‬ ‫=‬ ‫)س ‪+‬أ( إس‬ ‫‪(1 +‬أ(‬
‫‪2‬‬ ‫‪2‬‬
‫‪-------------------------------------------------- ------------------------------‬‬
‫اﻳﺮﻳﻒ‬
‫‪(1 +‬أ( اﻟﺤﺰام )‪(VDD‬‬ ‫‪((a - S - 1) VDD‬‬
‫‪) + (S¤VTE‬‬
‫))‪+ a‬‬
‫ﺗﻢ رﺳﻢ ﻣﺨﻄﻄﺎ ت ‪VDD = 2.5 V‬و ‪VTE = 0.75 V‬ﻓ ﻲ اﻟﺸﻜﻞ ‪5.26.‬ﻻﺣﻆ ان‬
‫ﺒﺪﻳﺪ ﺧﻄ ًﻴﺎ ﻣﻊ ‪S.‬ﻋﲆ اﻟﻘﺎرئ أنﻳﺪرك ذﻟﻚ أ ً‬
‫ﻳﻀﺎ‬ ‫ﺘ‬‫ﺒ ﺔ ﻟـ ‪S >> a ،‬ﻳﺰﻳﺪ اﻟ‬
‫ﺒﻂ‬
‫ﺗ‬‫ﺒﺪﻳﺪ اﻟﺰاﺋﺪ ﻟﻠﻄﺎﻗ ﺔ اﻟﻤﺮ‬
‫ﺘ‬‫ﺘﺠﺎ ﻫﻞ اﻟ‬
‫ﺘﻔﺎﺋﻞ إﱃ ﺣﺪ ﻣﺎ ‪،‬ﻷﻧﻪﻳ‬
‫اﻟﻨﻤﻮذج اﻟﻤﻘﺪم ﻣ‬
‫ﺘﻮرا ت اﻟﺪاﻓﻌ ﺔ‪.‬‬
‫ﺒﻮا‬
‫ﻟﺰﻳﺎدةﺳﻌ ﺔ اﻟ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬


‫ﺒﺎﺷﺮ‬
‫ﺘﻴﺎرا ت ذا ت اﻟﻤ ﺴﺎر اﻟﻤ‬
‫ﺒ ﺐ اﻟ‬
‫ﺑﺴ‬‫ﺒﺪﻳﺪ‬
‫ﺘ‬‫اﻟ‬
‫ﺒﻮط اﻟﺼﻔﺮﻳ ﺔﻷﺷﻜﺎل ﻣﻮﺟ ﺔ اﻹدﺧﺎل ﻫﻮ‬

‫ﺘﺮاض أوﻗﺎ ت اﻟﺼﻌﻮد واﻟﻬ‬
‫ﺘﺼﻤﻴﻤﺎ ت اﻟﻔﻌﻠﻴ ﺔ ‪،‬ﻳﻜﻮن اﻓ‬
‫ﻓ ﻲ اﻟ‬
‫ﺑﻴﻦ ‪VDD‬‬‫ﺒﺎﺷﺮ‬‫ﺒ ﺐ اﻟﻤﻨﺤﺪر اﻟﻤﺤﺪود ﻹﺷﺎرة اﻹدﺧﺎل ﻓ ﻲ ﻣ ﺴﺎرﺗﻴﺎر ﻣ‬ ‫ﺘﺴ‬‫ﻏﻴﺮ ﺻﺤﻴﺢ‪.‬ﻳ‬

‫ﺑﻴﻨﻤﺎ ‪NMOS‬و ‪PMOS‬‬ ‫ﺒﺪﻳﻞ ‪،‬‬‫ﺘ‬‫ﺛﻨﺎء اﻟ‬
‫ﺘﺮة ﻗﺼﻴﺮة ﻣﻦ اﻟﻮﻗ ﺖ أ‬
‫و ‪GND‬ﻟﻔ‬
‫ﺗﺤ ﺖ‬
‫ﺘﻮرا ت ﻓ ﻲ وﻗ ﺖ واﺣﺪ‪ .‬ﻫﺬا ﻣﻮﺿﺢ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.27.‬‬
‫ﺗﺠﺮي اﻟ‬
‫ﺜﺎ ت‬
‫ﺜﻠ‬‫ﺒﻬﺎ ﻛﻤ‬
‫ﺗﺠ ﺔﻳﻤﻜﻦﺗﻘﺮﻳ‬
‫ﺘﻴﺎر اﻟﻨﺎ‬
‫ﺗﻔﺎﻋﺎ ت اﻟ‬
‫ﺘﺮاض أن ار‬
‫)ﻣﻌﻘﻮل( اﻓ‬
‫ﺑﻄ ﺔ ‪،‬ﻳﻤﻜﻨﻨﺎ ﺣ ﺴﺎ ب‬
‫ﺘﻪ اﻟﺼﺎﻋﺪة واﻟﻬﺎ‬
‫ﺑ‬‫ﺘﺠﺎ‬
‫ﺛﻞ ﻓ ﻲ اﺳ‬
‫ﺘﻤﺎ‬
‫وأن اﻟﻌﺎﻛ ﺲ ﻣ‬
‫ﺒﺪﻳﻞ ‪،‬‬
‫ﺘﺮةﺗ‬
‫ﺘﻬﻠﻜ ﺔ ﻟﻜﻞ ﻓ‬
‫اﻟﻄﺎﻗ ﺔ اﻟﻤ ﺴ‬
‫=‬ ‫‪+‬‬ ‫‪----------------‬ر‬

‫‪Ipeak‬‬ ‫ر =‬
‫)‪(5.38‬‬
‫اﻟﺸﻮري‬ ‫اﻟﺸﻮري‬
‫‪2‬‬ ‫‪----------------‬‬
‫‪Edp VDD‬‬ ‫‪VDD‬‬‫‪2‬‬ ‫اﻟﺸﻮري ‪VDDI‬‬ ‫ﻗﻤ ﺔ‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ‬
‫ﺘﻮﺳﻂ اﺳ‬
‫وﻛﺬﻟﻚ ﻣ‬
‫=‬ ‫=‬ ‫‪2‬‬

‫‪PDP‬ر‪sc VDDIpeak f Csc‬‬
‫‪VDD‬‬‫‪F‬‬ ‫)‪(5.39‬‬
‫‪VDD‬‬
‫ﺗﻮ‬
‫‪VDD -‬ﻓﺎ‬
‫أﻧ ﺖ‬
‫ﺗﻮ‬
‫ﻓﺎ‬
‫ﻓﻴﻦ‬ ‫‪Isc‬‬ ‫ﺻﻮ ت‬

‫أﻧﺎ‬ ‫ر‬
‫ﻗﻤ ﺔ‬
‫‪CL‬‬ ‫ﻗﺼﻴﺮة‬
‫أﻧﺎ‬
‫ر‬
‫ﺑﺮﻳﻦ‪.‬‬
‫ﺛﻨﺎء اﻟﻌﺎ‬
‫ﺑﺎﺋﻰ أ‬
‫ﺗﻴﺎرا ت ﻣﺎس ﻛﻬﺮ‬
‫ﺷﻜﻞ ‪5.27‬‬
‫ﺒﺪﻳﻞ ‪ ،‬ﻋﲆ ﻏﺮار‬

‫ﺘ‬‫ﺒﺎﺷﺮ ﻣﻊ ﻧﺸﺎط اﻟ‬
‫ﺒﺪﻳﺪ ﻗﺪرة اﻟﻤ ﺴﺎر اﻟﻤ‬
‫ﺘﻨﺎﺳ ﺐﺗ‬
‫ﻳ‬
‫ﺘﻢﺗﻘﺮﻳ ﺐ ﻫﺬه اﻟﻤﺮة‬
‫ﺒ ﺔ ﻟﻤﻨﺤﺪر إدﺧﺎل اﻷذن اﻟﺨﻄ ﻲ ‪،‬ﻳ‬
‫ﺑﺎﻟﻨ ﺴ‬‫ﺜﻞ ‪tsc‬اﻟﻮﻗ ﺖ اﻟﺬيﻳﺠﺮي ﻓﻴﻪ ﻛﻼ اﻟﺠﻬﺎزﻳﻦ‪.‬‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ اﻟ ﺴﻌﻮﻳ ﺔ‪.‬ﻳﻤ‬
‫ﺗ‬
‫ﺑﻮاﺳﻄ ﺔ اﻟﻤﻌﺎدل‪(5.40) .‬ﺣﻴ ﺚ ت‬‫ﺜﻞ ﻣﻌﻘﻮل‬
‫ﺑﺸﻜﻞ‬
‫ﻣﻤ‬ ‫س‬
‫ﺘﻘﺎل ‪0-100٪.‬‬ ‫ﻳﺮﺳﻞ وﻗ ﺖ اﻻﻧ‬
‫‪VDD - 2VT‬‬ ‫ر‪VDD - 2VT‬‬

‫= ر‬ ‫‪» ------------------------- ´ --------‬‬
‫‪-------------------------‬ر‬ ‫ﺘﺮددا ت اﻟﻼﺳﻠﻜﻴ ﺔ(‬
‫اﻟ‬
‫)‪(5.40‬‬
‫اﻟﺸﻮري‬
‫‪VDD‬‬
‫س‬
‫‪VDD‬‬ ‫‪0.8‬‬
‫ﺘﻮرا ت‪.‬ﺗﻴﺎر اﻟﺬروة‬

‫ﺒﺎﺷﺮ ﻣﻊ أﺣﺠﺎم اﻟ‬
‫ﺑﺸﻜﻞ ﻣ‬‫ﺘﻨﺎﺳ ﺐ‬
‫ﺘﺎﻟ ﻲ ﻓﻬﻮﻳ‬
‫ﺑﺎﻟ‬
‫ﺒﻊ ﻟﻸﺟﻬﺰة ‪ ،‬و‬
‫ﺘﺸ‬‫ﺘﻢﺗﺤﺪﻳﺪ ‪Ipeak‬ﻣﻦ ﺧﻼلﺗﻴﺎر اﻟ‬ ‫ﻳ‬
‫ﻫﻮ أ ً‬
‫ﻳﻀﺎ وﻇﻴﻔ ﺔ ﻗﻮﻳ ﺔ ﻟـ‬
‫ﺑ ﺖ ﻣﻊ‬
‫ﺛﺎ‬
‫ﺘﺎﻟ ﻲ‪ :‬اﻟﻨﻈﺮ ﻓ ﻲ ﻋﺎﻛ ﺲ ‪CMOS‬‬
‫ﺘﺤﻠﻴﻞ اﻟ‬
‫ﺑﺸﻜﻞ أﻓﻀﻞ ﻣﻦ ﺧﻼل اﻟ‬‫ﺘﻀﺢ ﻫﺬه اﻟﻌﻼﻗ ﺔ‬
‫ﺑﻴﻦ ﻣﻨﺤﺪرا ت اﻹدﺧﺎل واﻹﺧﺮاج‪.‬ﺗ‬‫ﺒﺔ‬
‫اﻟﻨ ﺴ‬
‫ﺘﻘﺎل ‪0 ® 1‬ﻋﻨﺪ اﻹدﺧﺎل‪.‬‬
‫اﻧ‬
‫ﺗﻔﺎع اﻹدﺧﺎل )اﻟﺸﻜﻞ ‪5.28‬أ(‪ .‬ﻓ ﻲ‬
‫ﺑﺸﻜﻞ ﻣﻠﺤﻮظ ﻣﻦ وﻗ ﺖ ار‬‫ﺒﺮ‬
‫ﺑﺤﻴ ﺚﻳﻜﻮن وﻗ ﺖ اﻧﺨﻔﺎض اﻹﺧﺮاج أﻛ‬ ‫ﺘﺮض أوﻻ ً أنﺳﻌ ﺔ اﻟﺤﻤﻞ ﻛ‬
‫ﺒﻴﺮة ﺟﺪًا ‪،‬‬ ‫اﻓ‬
‫ﻇﻞ ﻫﺬه اﻟﻈﺮوف ‪ ،‬اﻟﻤﺪﺧﻼ ت‬
‫ﺘﻨﺰاف اﻟﻤﺼﺪر‬
‫ﺘﻐﻴﻴﺮ‪ .‬ﻛﻤﺎ اﺳ‬
‫ﺗﺞ ﻓ ﻲ اﻟ‬
‫ﺒﺪأ اﻟﻨﺎ‬
‫ﺒﻞ أنﻳ‬
‫ﺑﺮة ﻗ‬
‫ﺒﺮ اﻟﻤﻨﻄﻘ ﺔ اﻟﻌﺎ‬
‫ﺘﺤﺮك ﻋ‬
‫ﻳ‬
‫ﺘﻢ إﻳﻘﺎفﺗﺸﻐﻴﻞ اﻟﺠﻬﺎز‬
‫ﺘﺮة ‪،‬ﻳ‬
‫ﺑ ﻲ ﻟﺠﻬﺎز ‪PMOS‬ﺣﻮاﻟ ﻲ ‪0‬ﺧﻼلﺗﻠﻚ اﻟﻔ‬
‫ﻛﺎن اﻟﺠﻬﺪ اﻟﻜﻬﺮ‬
‫ﺑﺪونﺗﻮﺻﻴﻞ أيﺗﻴﺎر‪.‬ﺗﻴﺎر اﻟﺪاﺋﺮة اﻟﻘﺼﻴﺮة ﻗﺮﻳ ﺐ ﻣﻦ اﻟﺼﻔﺮ ﻓ ﻲ ﻫﺬه اﻟﺤﺎﻟ ﺔ‪.‬‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫‪ISC »0‬‬ ‫‪ISC » IMAX‬‬
‫ﻓﻴﻦ‬ ‫ﻓﻴﻦ‬
‫‪CL‬‬ ‫‪CL‬‬
‫ﺒﻴﺮة‬
‫)أ( ﺣﻤﻮﻟ ﺔﺳﻌﻮﻳ ﺔ ﻛ‬ ‫) ب( ﺣﻤﻮﻟ ﺔﺳﻌﻮﻳ ﺔ ﺻﻐﻴﺮة‬
‫ﺑﺎﺋﻰ‪.‬‬
‫ﺛﻴﺮﺳﻌ ﺔ اﻟﺤﻤﻞ ﻋﲆﺗﻴﺎر ﻣﺎس ﻛﻬﺮ‬
‫ﺗﺄ‬
‫ﺷﻜﻞ ‪5.28‬‬
‫ﺗﻔﺎع اﻟﻤﺪﺧﻼ ت‬
‫ﺜﻴﺮ ﻣﻦ وﻗ ﺖ ار‬
‫ﺑﻜ‬‫ﺘﺎج أﺻﻐﺮ‬
‫ﺒﻮط اﻹﻧ‬
‫ﺒﺎرك اﻵن اﻟﺤﺎﻟ ﺔ اﻟﻌﻜ ﺴﻴ ﺔ ‪ ،‬ﺣﻴ ﺚﺗﻜﻮنﺳﻌ ﺔ اﻟﺨﺮج ﺻﻐﻴﺮة ﺟﺪًا ‪ ،‬ووﻗ ﺖ ﻫ‬
‫ﺑﺎﺋﻰ )ﻳ ﺴﺎوي‬
‫ﺘﻘﺎﻟﻴ ﺔ ‪ ،‬ﻣﻤﺎﻳﻀﻤﻦ أﻗﺼﻰﺗﻴﺎر ﻣﺎس ﻛﻬﺮ‬
‫ﺘﺮة اﻻﻧ‬
‫ﺘﺼﺮﻳﻒ ﻟﺠﻬﺎز ‪PMOS VDD‬ﻟﻤﻌﻈﻢ اﻟﻔ‬
‫)اﻟﺸﻜﻞ ‪ 5.28‬ب(‪.‬ﻳ ﺴﺎوي ﺟﻬﺪ ﻣﺼﺪر اﻟ‬
‫ﺘﺤﻠﻴﻞ أﻋﻼه ﻓ ﻲ اﻟﺸﻜﻞ ‪5.29 ،‬اﻟﺬيﻳﺮﺳﻢﺗﻴﺎر اﻟﺪاﺋﺮة اﻟﻘﺼﻴﺮة‬
‫ﺘﺎﺟﺎ ت اﻟ‬
‫ﺘﻨ‬‫ﺑﻮﺿﻮح أﺳﻮأ ﺣﺎﻟ ﺔ‪.‬ﺗﻢﺗﺄﻛﻴﺪ اﺳ‬‫ﺜﻞ‬
‫ﺒﻊ ﻟـ ‪ PMOS).‬ﻫﺬاﻳﻤ‬
‫ﺘﺸ‬‫ﺗﻴﺎر اﻟ‬
‫ﺗﻔﻊ ﻛﺪاﻟ ﺔ ﻟ ﺴﻌ ﺔ اﻟﺤﻤﻞ‪.‬‬
‫ﺘﻘﺎل ﻣﻦ ﻣﻨﺨﻔﺾ إﱃ ﻣﺮ‬
‫ﺛﻨﺎء اﻧ‬
‫ﺘﻮر ‪NMOS‬أ‬
‫ﺒﺮﺗﺮاﻧﺰﺳ‬
‫ﻋ‬
‫‪× 10-4‬‬
‫‪2.5‬‬
‫‪CL = 20‬ﻓﻬﺮﻧﻬﺎﻳ ﺖ‬
‫‪2‬‬
‫‪1.5‬‬
‫)أ(‬ ‫‪1‬‬
‫أﻧﺎ‬
‫اﻟﺸﻮري‬
‫‪0.5‬‬
‫ﺗﻴﺎر اﻟﺪاﺋﺮة اﻟﻘﺼﻴﺮة اﻟﻌﺎﻛ ﺲ ‪CMOS‬ﻣﻦ ﺧﻼل‬

‫اﻟﺸﻜﻞ ‪5.29‬‬
‫‪0‬‬
‫ﺒﻠﻎ‬
‫ﺑ ﺖﻳ‬
‫ﺛﺎ‬‫ﺘﻮر ‪NMOS‬ﻛﺪاﻟ ﺔ ﻟ ﺴﻌ ﺔ اﻟﺤﻤﻞ )ﻟﻤﻨﺤﺪر إدﺧﺎل‬
‫ﺑﻌ ﺔ(‪.‬‬
‫ﺑﻮﺻ ﺔ ﻣﺮ‬‫‪500‬رﻃﻞ ﻟﻜﻞ‬
‫‪-0.5 0‬‬
‫‪2‬‬ ‫‪4‬‬ ‫‪6‬‬
‫‪10‬‬
‫اﻟﻮﻗ ﺖ )‬ ‫× ‪-10‬‬
‫ﺒﺮ ﻣﻦ وﻗ ﺖ‬
‫ﺒﻮط اﻹﺧﺮاج أﻛ‬
‫ﺗﻔﺎع ‪ /‬ﻫ‬
‫ﺘﻢﺗﻘﻠﻴﻠﻪ ﻋﻦ ﻃﺮﻳﻖ ﺟﻌﻞ وﻗ ﺖ ار‬
‫ﺒﺪﻳﺪ اﻟﺪاﺋﺮة اﻟﻘﺼﻴﺮةﻳ‬
‫ﺘﺎج ﻣﻔﺎده أنﺗ‬
‫ﺘﻨ‬‫ﺘﺤﻠﻴﻞ إﱃ اﺳ‬
‫ﻳﺆدي ﻫﺬا اﻟ‬
‫ﺒﺐ ﻓ ﻲ‬
‫ﺘﺴ‬‫ﺑﻄﺎء اﻟﺪاﺋﺮة وﻳﻤﻜﻦ أنﻳ‬
‫ﺒﻴ ﺮًا ﺟﺪًاﻳﺆدي إﱃ إ‬
‫ﺗﻔﺎع ‪ /‬اﻧﺨﻔﺎض اﻹﺧﺮاج ﻛ‬
‫ﺒﻮط اﻹدﺧﺎل‪ .‬ﻣﻦ ﻧﺎﺣﻴ ﺔ أﺧﺮى ‪ ،‬ﻓﺈن ﺟﻌﻞ وﻗ ﺖ ار‬
‫ﺗﻔﺎع ‪ /‬ﻫ‬
‫ار‬
‫ﺘﺎ ًزا ﻋﲆ ﻛﻴﻒﻳﻤﻜﻦ أنﻳﺆدي اﻟ‬
‫ﺘﺤ ﺴﻴﻦ اﻟﻤﺤﻠ ﻲ وﻧ ﺴﻴﺎن اﻟﺼﻮرة اﻟﻌﺎﻟﻤﻴ ﺔ إﱃ ﺣﻞ‬ ‫ﺜﺎﻻ ً ﻣﻤ‬
‫ﺘﻬﻮﻳ ﺔ‪.‬ﻳﻘﺪم ﻫﺬا ﻣ‬
‫ﺑﻮا‬‫ﺗﻴﺎرا ت داﺋﺮة ﻗﺼﻴﺮة ﻓ ﻲ‬
‫أدﻧﻰ‪.‬‬
‫ﺗﻘﻨﻴﺎ ت اﻟ‬
‫ﺑﻄﺮﻳﻘ ﺔ ﻋﺎﻟﻤﻴ ﺔ ‪(Veendrick84]): ،‬‬‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ‬

‫ﺘ ﻲﺗﻌﻤﻞ ﻋﲆﺗﺤ ﺴﻴﻦ اﺳ‬
‫ﺜﺮ ﻋﻤﻠﻴ ﺔ ‪ ،‬واﻟ‬
‫ﻳﻤﻜﻦ ﺻﻴﺎﻏ ﺔ ﻗﺎﻋﺪة أﻛ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬


‫ﺗﻔﺎع ‪ /‬اﻻﻧﺨﻔﺎض‬
‫ﺑﻘ ﺔ اﻻر‬
‫ﺘﻴﺎرا ت ذا ت اﻟﺪاﺋﺮة اﻟﻘﺼﻴﺮة ﻋﻦ ﻃﺮﻳﻖ ﻣﻄﺎ‬
‫ﺗﺞ ﻋﻦ اﻟ‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ اﻟﻨﺎ‬
‫ﺘﻢﺗﻘﻠﻴﻞﺗ‬
‫ﻳ‬
‫ﺗﻔﺎع ‪ /‬اﻻﻧﺨﻔﺎض‬
‫ﺘﻮى اﻟﺪاﺋﺮة اﻟﻜﻠ ﻲ ‪ ،‬ﻫﺬاﻳﻌﻨ ﻲ أن اﻻر‬
‫ﻣﺮا ت اﻹدﺧﺎل واﻹﺧﺮاج‪ .‬ﻋﲆ ﻣ ﺴ‬
‫ﺘ ﺔ ﺿﻤﻦ اﻟﻨﻄﺎق‪.‬‬
‫ﺑ‬‫ﺛﺎ‬‫ﻳﺠ ﺐ أنﺗﻈﻞ أوﻗﺎ ت ﺟﻤﻴﻊ اﻹﺷﺎرا ت‬
‫ﺜﻞ ﻟـ‬
‫ﺑﻘ ﺔ ﻟﻴ ﺲ ﻫﻮ اﻟﺤﻞ اﻷﻣ‬
‫ﺘﻄﺎ‬
‫ﺑﺔ ﻣ‬
‫ﺒﻮا‬
‫ﺗﻔﺎع اﻟﻤﺪﺧﻼ ت واﻟﻤﺨﺮﺟﺎ ت ﻟ‬
‫إن ﺟﻌﻞ أوﻗﺎ ت ار‬
‫ﺑ ﺔ اﻟﻤﻌﻴﻨ ﺔ ﻣﻦﺗﻠﻘﺎء ﻧﻔ ﺴﻬﺎ ‪ ،‬ﻟﻜﻨﻬﺎﺗﺤﺎﻓﻆ ﻋﲆﺗﻴﺎر اﻟﺪاﺋﺮة اﻟﻘﺼﻴﺮة اﻟﻜﻠ ﻲ ﺿﻤﻦ اﻟﺤﺪود‪ .‬ﻫﺬا ﻫﻮ‬
‫ﺒﻮا‬
‫ﺗﻠﻚ اﻟ‬
‫ﺒﺪﻳﺪ ﻃﺎﻗ ﺔ اﻟﺪاﺋﺮة اﻟﻘﺼﻴﺮة ﻟﻠﻌﺎﻛ ﺲ )ﻋﺎدي‬
‫ﺒﻴﻦ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.30 ،‬اﻟﺬيﻳﺮﺳﻢﺗ‬
‫ﻫﻮ ﻣ‬
‫‪8‬‬
‫ﺘﺮ‬
‫ﺘﺮ ‪0.25 /‬ﻣﻴﻜﺮوﻣ‬
‫‪W / L | P = 1.125‬ﻣﻴﻜﺮوﻣ‬
‫‪7‬‬
‫ﺘﺮ‬
‫ﺘﺮ ‪0.25 /‬ﻣﻴﻜﺮوﻣ‬
‫‪W / L | N = 0.375‬ﻣﻴﻜﺮوﻣ‬
‫‪VDD = 3.3‬ﻓﻮﻟ ﺖ‬
‫‪6‬‬ ‫‪CL = 30‬ﻓﻬﺮﻧﻬﺎﻳ ﺖ‬
‫‪5‬‬
‫ﻣﻌﻴﺎر‬ ‫‪4‬‬
‫ص‬
‫‪3‬‬
‫ﺗﻔﺎع ‪/‬‬
‫ﺑﻴﻦ أوﻗﺎ ت ار‬‫ﺒﺔ‬
‫ﺑ ﺖ ﻛﺪاﻟ ﺔ ﻟﻠﻨ ﺴ‬
‫ﺛﺎ‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ ﻟﻌﺎﻛ ﺲ ‪CMOS‬‬
‫ﺗ‬‫ﺷﻜﻞ ‪5.30‬‬
‫‪2‬‬ ‫‪VDD = 2.5‬ﻓﻮﻟ ﺖ‬ ‫ﺗﻔﺎع‬
‫ﺒﺪﻳﺪ وﻗ ﺖ ار‬
‫ﺘ‬‫ﺑ‬‫ﺘﻌﻠﻖ‬
‫ﺒﻴﻊ اﻟﻄﺎﻗ ﺔ ﻓﻴﻤﺎﻳ‬
‫ﺘﻢﺗﻄ‬
‫ﺒﻮط اﻟﻤﺪﺧﻼ ت واﻟﻤﺨﺮﺟﺎ ت‪.‬ﻳ‬
‫ﻫ‬
‫ﺘﺮان اﻟﻤﺪﺧﻼ ت‬
‫ﺒ ﺔ اﻟﻤﻴﻞ ‪،‬ﻳﺆدي اﻗ‬
‫اﻟﻤﺪﺧﻼ ت اﻟﺼﻔﺮﻳ ﺔ‪ .‬ﻋﻨﺪ اﻟﻘﻴﻢ اﻟﻤﻨﺨﻔﻀ ﺔ ﻟﻨ ﺴ‬
‫‪1‬‬
‫ﺒﺪﻳﺪ اﻹﺿﺎﻓ ﻲ‪.‬‬
‫ﺘ‬‫ﺑﻌﺾ اﻟ‬‫واﻟﻤﺨﺮﺟﺎ ت إﱃ‬
‫‪VDD = 1.5‬ﻓﻮﻟ ﺖ‬
‫‪0‬‬
‫‪0‬‬ ‫‪1‬‬ ‫‪2‬‬
‫‪3‬‬ ‫‪4‬‬ ‫‪5‬‬
‫ر‪/‬ر‬
‫ﻣﻠﺢ‬
‫اﻟﺨﻄﻴﺌ ﺔ‬
‫ﺑﻴﻦ‬
‫ﺒﺔ ‪r‬‬
‫ﺗﻔﺎع اﻟﻤﺪﺧﻼ ت اﻟﺼﻔﺮﻳ ﺔ( ﻛﺪاﻟ ﺔ ﻟﻠﻨ ﺴ‬
‫ﺒﺪﻳﺪ وﻗ ﺖ ار‬
‫ﺘ‬‫ﺑ‬‫ﺘﻌﻠﻖ‬
‫‪ized‬ﻓﻴﻤﺎﻳ‬
‫ﺒ ﺔ ﻟﺤﺠﻢ اﻟﻌﺎﻛ ﺲ اﻟﻤﺤﺪد‬
‫ﺑﺎﻟﻨ ﺴ‬‫ﺗﻔﺎع ‪ /‬اﻻﻧﺨﻔﺎض ﻓ ﻲ اﻟﻤﺪﺧﻼ ت واﻟﻤﺨﺮﺟﺎ ت‪ .‬ﻋﻨﺪﻣﺎﺗﻜﻮنﺳﻌ ﺔ اﻟﺤﻤﻞ ﺻﻐﻴﺮة ﺟﺪًا‬
‫ﻣﺮا ت اﻻر‬
‫ﺒﻴﺮ ﺟﺪا‬
‫‪(r > 2¼ 3‬ﻟـ ‪VDD = 5 V) ،‬ﻳﻬﻴﻤﻦﺗﻴﺎر اﻟﺪاﺋﺮة اﻟﻘﺼﻴﺮة ﻋﲆ اﻟﻄﺎﻗ ﺔ‪ .‬ﻟﻜ‬
‫ﺗﻔﺮﻳﻎ اﻟﺤﻤﻞ‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ ﻣﺨﺼﺺ ﻟﺸﺤﻦ و‬
‫ﻗﻴﻢ اﻟ ﺴﻌ ﺔ ‪ ،‬ﻛﻞﺗ‬
‫ﺘﻢﺗﺨﺼﻴﺺ ﺟﺰء‬
‫ﺑﺎﻟﻘﺪرة اﻟﺪﻳﻨﺎﻣﻴﻜﻴ ﺔ وﻳ‬‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ‬
‫ﺒﻂ ﻣﻌﻈﻢﺗ‬
‫ﺗ‬‫ﺘﻢ ﻣﻌﺎدﻟ ﺔ أوﻗﺎ ت اﻟﺼﻌﻮد ‪ /‬اﻻﻧﺨﻔﺎض ﻟﻠﻤﺪﺧﻼ ت واﻟﻤﺨﺮﺟﺎ ت ‪،‬ﻳﺮ‬
‫اﻟ ﺴﻌ ﺔ‪ .‬ﻋﻨﺪﻣﺎﻳ‬
‫ﺻﻐﻴﺮ ﻓﻘﻂ )‪(<10٪‬ﻟـ‬
‫ﺑﺎﺋﻰ‪.‬‬
‫ﺗﻴﺎرا ت ﻣﺎس ﻛﻬﺮ‬
‫ﺑﺎﺋﻰﻳﻨﺨﻔﺾ ﻋﻨﺪﻣﺎ ﻧﺨﻔﺾ‬

‫ﺛﻴﺮﺗﻴﺎر ﻣﺎس ﻛﻬﺮ‬ ‫ﻻﺣﻆ أ ً‬
‫ﻳﻀﺎ أنﺗﺄ‬
‫إﻣﺪاد اﻟﺠﻬﺪ ‪ ،‬ﻛﻤﺎ ﻫﻮ واﺿﺢ ﻣﻦ اﻟﻤﻌﺎدل‪(5.40). .‬ﻓ ﻲ اﻟﺤﺎﻟ ﺔ اﻟﻘﺼﻮى ‪ ،‬ﻋﻨﺪﻣﺎ ‪VDD < VTn + | VTp | ،‬‬
‫ﺑﺪًا‬
‫ﺑﺎﺋﻰ ‪،‬ﻷن ﻛﻼ اﻟﺠﻬﺎزﻳﻦ ﻻﻳﻌﻤﻼن أ‬
‫ﺒﺪﻳﺪ ﻣﺎس ﻛﻬﺮ‬
‫ﺗﻤﺎﻣﺎ ﻣﻦﺗ‬
‫ً‬ ‫ﺘﺨﻠﺺ‬
‫ﺘﻢ اﻟ‬
‫ﻳ‬
‫ﺑﺎﺋﻰ أﻗﻞ أ ﻫﻤﻴ ﺔ ﻓ ﻲﺗﻘﻨﻴﺎ ت أﻋﻤﺎق اﻟﻤﻴﻜﺮون‪.‬‬
‫ﺒﺪﻳﺪ ﻃﺎﻗ ﺔ ﻣﺎس ﻛﻬﺮ‬
‫ﺒﺢﺗ‬
‫ﺑﻄﺄ ﻣﻦ ﺟﻬﺪ اﻹﻣﺪاد ‪ ،‬أﺻ‬
‫ﺑﻤﻌﺪل أ‬‫ﺒﺔ‬
‫ﺘ‬‫ﺘﻴ ﺔ اﻟﻌ‬
‫ﺗﻪ‪ .‬ﻣﻊﺗﺤﺠﻴﻢ اﻟﻔﻮﻟ‬
‫اﻟﻮﻗ ﺖ ذا‬
‫ﺒ ﺔ اﻧﺤﺪار اﻹدﺧﺎل ‪ /‬اﻹﺧﺮاج ‪ 2‬ﻫ ﻲ‬

‫ﺒﺎ ت ﺣﻮاﻟ ﻲ ‪0.5‬ﻓﻮﻟ ﺖ ‪،‬ﺗﻜﻮن ﻧ ﺴ‬
‫ﺘ‬‫ﻋﻨﺪ ﺟﻬﺪ إﻣﺪاد ‪2.5‬ﻓﻮﻟ ﺖ وﻋ‬
‫ﺒ ﺔ ‪10٪.‬‬
‫ﺑﻨ ﺴ‬‫ﺒﺪﻳﺪ‬
‫ﺘ‬‫اﻟﻼزﻣ ﺔ ﻹﺣﺪا ثﺗﺪ ﻫﻮر ﻓ ﻲ اﻟ‬
‫ﺒﺪﻳﺪ ﻃﺎﻗ ﺔ اﻟﺪاﺋﺮة اﻟﻘﺼﻴﺮة ﻋﻦ ﻃﺮﻳﻖ إﺿﺎﻓ ﺔﺳﻌ ﺔﺗﺤﻤﻴﻞ ‪VDD‬‬

‫أﺧﻴ ﺮًا ‪ ،‬ﻣﻦ اﻟﺠﺪﻳﺮ ﻣﻼﺣﻈ ﺔ أﻧﻪﻳﻤﻜﻦﺗﻌﺪﻳﻞﺗ‬
‫ﺘﻮازي ﻣﻊ ‪CL ،‬ﻛﻤﺎ ﻫﻮ واﺿﺢ ﻓ ﻲ‬ ‫ﺑﺎﻟ‬
‫‪Csc = t scIpeak /‬‬
‫ﺘﻮر‬
‫ﻣﻜﺎﻓ ﺊ‪(5.39). .‬إن ﻗﻴﻤ ﺔﺳﻌ ﺔ اﻟﺪاﺋﺮة اﻟﻘﺼﻴﺮة ﻫﺬه ﻫ ﻲ داﻟ ﺔ ‪VDD ،‬اﻟ‬
‫ﺑﻴﻦ اﻟﻤﺪﺧﻼ ت واﻟﻤﺨﺮﺟﺎ ت‪.‬‬‫ﺒ ﺔ اﻻﻧﺤﺪار‬
‫اﻷﺣﺠﺎم وﻧ ﺴ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫‪5.5.2‬‬ ‫ﺑﺖ‬
‫ﺛﺎ‬‫ﺘﻬﻼك‬
‫اﺳ‬
‫ﺑﻮاﺳﻄ ﺔ اﻟﻤﻌﺎدل‪(5.41) ، .‬‬‫ﺘﻘﺮة( ﻟﻠﺪاﺋﺮة‬

‫ﺑ ﺖ )أو اﻟﺤﺎﻟ ﺔ اﻟﻤ ﺴ‬
‫ﺜﺎ‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ اﻟ‬
‫ﺒﻴﺮ ﻋﻦﺗ‬
‫ﺘﻌ‬‫ﺘﻢ اﻟ‬
‫ﻳ‬
‫ﺒﺪﻳﻞ‬
‫ﺘ‬‫ﺒﺎن اﻟﻌﺮض ﻓ ﻲ ﻏﻴﺎ ب اﻟ‬
‫ﺑﻴﻦ ﻗﻀ‬‫ﺘﺪﻓﻖ‬
‫ﺘﻴﺎر اﻟﺬيﻳ‬
‫ﺣﻴ ﺚ ‪ Istat‬ﻫﻮ اﻟ‬
‫ﻧﺸﺎط‬
‫)‪(5.41‬‬
‫‪Pstat I = statVDD‬‬
‫ﺜﻞ ‪PMOS‬و‬
‫ﺑ ﺖ ﻟﻌﺎﻛ ﺲ ‪CMOS‬ﻳ ﺴﺎوي اﻟﺼﻔﺮ ‪ ،‬ﻣ‬
‫ﺜﺎ‬
‫ﺘﻴﺎر اﻟ‬
‫ﺜﺎﻟﻴ ﺔ ‪ ،‬ﻓﺈن اﻟ‬
‫ﻣﻦ اﻟﻨﺎﺣﻴ ﺔ اﻟﻤ‬
‫ﺜﻨﺎﺋ ﻲ‬
‫ﺒﺮﺗﻘﺎﻃﻌﺎ ت اﻟﺼﻤﺎم اﻟ‬
‫ﺘﺪﻓﻖ ﻋ‬
‫ﺘﻘﺮ‪.‬ﻳﻮﺟﺪ ‪ ،‬ﻟﻸﺳﻒ ‪،‬ﺗﻴﺎرﺗ ﺴﺮ بﻳ‬
‫ﺑﺪًا ﻓ ﻲ ﻧﻔ ﺲ اﻟﻮﻗ ﺖ ﻓ ﻲ ﺣﺎﻟ ﺔ اﻟ‬
‫ﻻﺗﻌﻤﻞ أﺟﻬﺰة ‪NMOS‬أ‬
‫ﺑﻴﻦ اﻟﻤﺼﺪر أو اﻟﺼﺮف واﻟﺮﻛﻴﺰة ﻛﻤﺎ ﻫﻮ ﻣﻮﺿﺢ ﻓ ﻲ اﻟﺸﻜﻞ ‪ 5.31.‬ﻫﺬه‬‫ﺘﺮاﻧﺰﻳ ﺲ ‪ ،‬اﻟﻮاﻗﻌ ﺔ‬
‫اﻟﻤﻨﺤﺎزة ﻟﻌﻜ ﺲ اﻟ‬
‫ً‬
‫ﻋﺎدة‬ ‫ﺘ ﺴﺮ ب ﻟﻜﻞ وﺣﺪة ﻣ ﺴﺎﺣ ﺔﺗﺼﺮﻳﻒ‬
‫ﺘﺮاوحﺗﻴﺎر اﻟ‬
‫ﺘﻨﺤﻴﺮ ‪،‬ﻳ‬
‫ﺒ ﺔﻷﺣﺠﺎم اﻟﺠﻬﺎزﺗﺤ ﺖ اﻟ‬
‫ﺑﺎﻟﻨ ﺴ‬‫ﺑﺸﻜﻞ ﻋﺎم ﺻﻐﻴﺮة ﺟﺪًا وﻳﻤﻜﻦﺗﺠﺎ ﻫﻠﻬﺎ‪.‬‬‫اﻟﻤ ﺴﺎ ﻫﻤ ﺔ‬
‫ﺑﻴﻦ ‪10-100‬‬
‫‪2‬‬
‫ﺑ ﺔ ‪ ،‬ﻟﻜﻞ ﻣﻨﻬﺎ ﻣ ﺴﺎﺣ ﺔﺗﺼﺮﻳﻒ ‪0.5‬‬
‫ﺑﻮا‬‫ﺑﻤﻠﻴﻮن‬ ‫ﻣﻢ ﺣﺮارة اﻟﻐﺮﻓ ﺔ‪ .‬ﻟﻘﺎﻟ ﺐ‬
‫درﺟ ﺔ‬ ‫ﺑﺎ ﻲ‬
‫ﺳﻜﺎل ‪/‬‬ ‫ﻓ‬
‫‪2‬‬
‫ﺒﺐ‬‫ﺑﺴ‬ ‫ﺘﻬﻼك ﻟﻠﻄﺎﻗ ﺔ‬‫ﺑﺠﻬﺪ إﻣﺪاد ‪2.5‬ﻓﻮﻟ ﺖ ‪ ،‬و ﻫﻮ أﺳﻮأ اﺳ‬ ‫ﺗﻌﻤﻞ‬ ‫وﻣﻢ‬
‫ﺒﻴﺮة‪.‬‬
‫ﺜﻞ ﻣﺸﻜﻠ ﺔ ﻛ‬
‫ﺜﻨﺎﺋ ﻲ ‪0.125‬ﻣﻴﺠﺎوا ت ‪ ،‬وﻣﻦ اﻟﻮاﺿﺢ أﻧﻪ ﻻﻳﻤ‬
‫ﻳ ﺴﺎويﺗ ﺴﺮ ب اﻟﺼﻤﺎم اﻟ‬
‫‪VDD‬‬
‫‪VDD‬‬
‫ﺻﻮ ت ‪= VDD‬‬
‫ﺗ ﺴﺮ ب اﻟﺼﺮف‬
‫ﺗﻴﺎر‬
‫ﺛﺎﻧﻮﻳ ﺔ‬‫ﺒﺔ‬
‫ﺘ‬‫ﺗﻴﺎر ﻋ‬ ‫ﺘ ﺴﺮ ب ﻓ ﻲ ﻋﺎﻛ ﺲ ‪)CMOS‬ﻟـ ‪V).‬‬
‫اﻟﺸﻜﻞ ‪5.31‬ﻣﺼﺎدرﺗﻴﺎرا ت اﻟ‬
‫‪Vin = 0‬‬
‫ﺘﻬﺎ ﻣﻊ زﻳﺎدة درﺟ ﺔ ﺣﺮارة اﻟﻮﺻﻠ ﺔ ‪ ،‬و ﻫﺬا‬

‫ﺗﺠ ﺔ ﻋﻦ ﻧﺎﻗﻼ ت ﻣﻮﻟﺪة ﺣﺮارﻳًﺎ‪.‬ﺗﺰداد ﻗﻴﻤ‬
‫وﻣﻊ ذﻟﻚ ‪،‬ﻳﺠ ﺐ أنﺗﺪرك أنﺗﻴﺎرا تﺗ ﺴﺮ ب اﻟﻮﺻﻠ ﺔ ﻧﺎ‬
‫ﻳﺤﺪ ث‬
‫ﺘﺮكﻷﻏﺮاضﺗﺠﺎرﻳ ﺔ‬
‫ﺑﺄﺳﻠﻮ ب أﺳ ﻲ‪ .‬ﻋﻨﺪ ‪85‬درﺟ ﺔ ﻣﺌﻮﻳ ﺔ )ﺣﺪ درﺟ ﺔ ﺣﺮارةﺗﻘﺎﻃﻊ ﻣﺸ‬
‫ﺘﺸﻐﻴﻞ اﻹﺟﻤﺎﻟﻴ ﺔ ﻟﺪاﺋﺮة‬
‫ﺘﺎﻟ ﻲ ‪ ،‬ﻓﺈن اﻟﺤﻔﺎظ ﻋﲆ درﺟ ﺔ ﺣﺮارة اﻟ‬
‫ﺑﺎﻟ‬
‫ﺑﻤﻌﺎﻣﻞ ‪60‬ﻋﲆ ﻗﻴﻢ درﺟ ﺔ ﺣﺮارة اﻟﻐﺮﻓ ﺔ‪ .‬و‬‫ﺘ ﺴﺮ ب‬
‫اﻷﺟﻬﺰة( ‪،‬ﺗﺰدادﺗﻴﺎرا ت اﻟ‬
‫ﺑﺎﺋﻴ ﺔ ﻣﻨﺨﻔﻀ ﺔ أﻣﺮ ﻣﺮﻏﻮ ب ﻓﻴﻪ‬
‫ﻛﻬﺮ‬
‫ﺒﺪﻳﺪ ﻃﺎﻗ ﺔ اﻟﺪاﺋﺮة‬
‫ﺘﻬﺎ ‪ ،‬ﻓﻼﻳﻤﻜﻦﺗﺤﻘﻴﻖ ذﻟﻚ إﻻ ﻋﻦ ﻃﺮﻳﻖ اﻟﺤﺪ ﻣﻦﺗ‬
‫ﺘ ﺔ وآﻟﻴﺎ ت إزاﻟ‬
‫ﺘ‬‫ﻫﺪف‪ .‬ﻧﻈ ﺮًاﻷن درﺟ ﺔ اﻟﺤﺮارة ﻫ ﻲ وﻇﻴﻔ ﺔ ﻗﻮﻳ ﺔ ﻟﻠﺤﺮارة اﻟﻤﺸ‬
‫ﺑﻜﻔﺎءة‪.‬‬‫ﺘ ﻲﺗﺪﻋﻢ إزاﻟ ﺔ اﻟﺤﺮارة‬

‫ﺘﺨﺪام ﺣﺰم اﻟﺮﻗﺎﺋﻖ اﻟ‬
‫ﺑﺎﺳ‬‫و ‪ /‬أو‬
‫ﺘﻮرا ت‪.‬‬
‫ﺒ ﺔ اﻟﻔﺮﻋﻴ ﺔ ﻟﻠ‬
‫ﺘ‬‫ﺘ ﺴﺮ ب ﻫﻮﺗﻴﺎر اﻟﻌ‬
‫ﺘﻴﺎر اﻟ‬
‫اﻟﻤﺼﺪر اﻟﻨﺎﺷ ﺊ ﻟ‬
‫ﺘﻰ‬
‫ﺘﺼﺮﻳﻒ ‪ ،‬ﺣ‬
‫ﺘﻴﺎر ﻣﺼﺪر اﻟ‬
‫ﺘﻮر ‪MOS‬ﻟ‬
‫ﺘﻌﺮضﺗﺮاﻧﺰﺳ‬
‫ﺘﻪ ﻓ ﻲ اﻟﻔﺼﻞ ‪3 ،‬ﻳﻤﻜﻦ أنﻳ‬
‫ﻛﻤﺎﺗﻤ ﺖ ﻣﻨﺎﻗﺸ‬
‫ﺒﺔ‬
‫ﺘ‬‫ﺑﻨﺎ ﻣﻦ اﻟﻌ‬
‫ﺘﺮ‬
‫ﺒ ﺔ اﻟﺠﻬﺪ )اﻟﺸﻜﻞ ‪5.32).‬ﻛﻠﻤﺎ اﻗ‬
‫ﺘ‬‫ﻋﻨﺪﻣﺎﻳﻜﻮن ‪VGS‬أﺻﻐﺮ ﻣﻦ ﻋ‬
‫ﺘﻴﺎر اﻟ ﺴﺎﻛﻦ‬
‫ﺘ ﺴﺮ ب ﻋﻨﺪ ‪VGS = 0‬ﻓﻮﻟ ﺖ وﻛﻠﻤﺎ زاد اﻟ‬
‫اﻟﺠﻬﺪﻳ ﺴﺎوي ﺻﻔﺮ ﻓﻮﻟ ﺖ ‪ ،‬وﻛﻠﻤﺎ زادﺗﻴﺎر اﻟ‬
‫ﺑﺸﻜﻞ ﻋﺎم‬‫ﺒ ﺔ اﻟﺠﻬﺎز‬
‫ﺘ‬‫ﺛﻴﺮ ‪،‬ﻳﻜﻮن ﺟﻬﺪ ﻋ‬
‫ﺘﺄ‬
‫ﺘﻌﻮﻳﺾ ﻫﺬا اﻟ‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ‪ .‬ﻟ‬
‫اﺳ‬
‫ﺑﺪًا ﻋﻦ‬
‫ﺘ ﻲ ﻻﺗﻘﻞ أ‬
‫ﺑﻘﻴﻢ ‪VT‬اﻟ‬‫ﺘﻤﻴﺰ اﻟﻌﻤﻠﻴﺎ ت اﻟﻘﻴﺎﺳﻴ ﺔ‬
‫ﺑﺪرﺟ ﺔ ﻛﺎﻓﻴ ﺔ‪.‬ﺗ‬‫ﺗﻔﻌ ﺔ‬
‫ﺑﻘﺎﺋﻬﺎ ﻣﺮ‬
‫ﺗﻢ إ‬
‫ﺜﻴﺮ ‪(~ 0.75‬ﻓﻮﻟ ﺖ(‪.‬‬
‫ﺑﻜ‬‫ﺑﻌﺾ اﻟﺤﺎﻻ تﻳﻜﻮن أﻋﲆ‬‫‪0.5-0.6‬ﻓﻮﻟ ﺖ و ﻫﺬا ﻓ ﻲ‬
‫ﺑﺸﻜﻞ ﻧﻤﻮذﺟ ﻲ‬‫ﺘﻴ ﺔ اﻟﻌﺮﺿﻴ ﺔ‬
‫ﺘﻢﺗﺤﺪي ﻫﺬا اﻟﻨﻬﺞ ﻣﻦ ﺧﻼل ﺧﻔﺾ اﻟﻔﻮﻟ‬
‫ﻳ‬
‫ﺒﺢ واﺿﺤًﺎ ﻓ ﻲ اﻟﺸﻜﻞ ‪3.40.‬ﻧﺤﻦ ﻧﺨﺪع‬
‫ﺘﻤﺎﺷﻰ ﻣﻊ ﻣﻘﻴﺎسﺗﻘﻨﻴ ﺔ ‪Deep-submicron‬ﻛﻤﺎ أﺻ‬
‫ﻳ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬


‫ﺒﺔ‬
‫ﺘ‬‫ﺑ ًﻘﺎ )اﻟﺸﻜﻞ )‪5.17‬أن ﻗﻴﺎس ﺟﻬﺪ اﻟﻌﺮض ﻣﻊ اﻟﺤﻔﺎظ ﻋﲆ اﻟﻌ‬
‫ﺗﻢﺗﻮﺿﻴﺤﻪﺳﺎ‬
‫ﺑ ﺖ اﻟﺠﻬﺪ ﺧ ﺴﺎرة ﻣﻬﻤ ﺔ ﻓ ﻲ اﻷداء ‪ ،‬ﺧﺎﺻ ﺔ ﻋﻨﺪ ‪VDD‬‬
‫ﺛﺎ‬‫ﺘﺞ ﻋﻦ‬
‫ﻳﻨ‬
‫ﺜﻞ إﺣﺪى ﻃﺮق ﻣﻌﺎﻟﺠ ﺔ ﻣﺸﻜﻠ ﺔ اﻷداء ﻫﺬه ﻓ ﻲﺗﻮﺳﻴﻊ ﻧﻄﺎق اﻟﺠﻬﺎز‬
‫ﺘﻤ‬‫ﺗﻮ ‪.‬ﺗ‬
‫ﺘﺮ ب ﻣﻦ ‪2‬ﻓﺎ‬
‫ﺗﻘ‬
‫ﺒﺎ ت أﺳﻔﻞ ﻛﺬﻟﻚ‪ .‬ﻫﺬاﻳﺤﺮك ﻣﻨﺤﻨﻰ اﻟﺸﻜﻞ ‪5.17‬إﱃ اﻟﻴ ﺴﺎر ‪ ،‬ﻣﻤﺎﻳﻌﻨ ﻲ ذﻟﻚ‬
‫ﺘ‬‫ﻋ‬
‫ﺑ ﺔ اﻷداء ﻟﺨﻔﺾ ﺟﻬﺪ اﻹﻣﺪاد‪ .‬ﻟ ﺴﻮء اﻟﺤﻆ‪ ،‬ال‬
‫ﺘﻢﺗﻘﻠﻴﻞ ﻋﻘﻮ‬
‫ﻳ‬
‫ﺒ ﺔ اﻟﻔﺮﻋﻴ ﺔ‬
‫ﺘ‬‫ﺑﻪ ﻓ ﻲ اﻟﻌ‬‫ﺘ ﺴﺮ ب اﻟﻤ ﺴﻤﻮح‬
‫ﺑﺄﻗﻞ ﻣﻦ ﻣﻘﺪار اﻟ‬‫ﺒﺔ‬
‫ﺘ‬‫ﺘﻢﺗﺤﺪﻳﺪ ﺟﻬﺪ اﻟﻌ‬
‫ﻳ‬
‫ﺘﻤﺮ‬
‫ﺘﺤﺠﻴﻢ اﻟﻤ ﺴ‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ اﻟ ﺴﺎﻛﻨ ﺔ‪ .‬اﻟ‬
‫ﺗ‬‫ﺑﻴﻦ اﻷداء و‬‫ﺘﺎﻟ ﻲ ﻣﻔﺎﺿﻠ ﺔ‬
‫ﺑﺎﻟ‬‫ﺒ ﺔ اﻟﺠﻬﺪ‬
‫ﺘ‬‫ﺘﻴﺎر ﻋ‬
‫ﺜﻞ اﺧ‬
‫اﻟﺤﺎﻟ ﻲ ‪ ،‬ﻛﻤﺎ ﻫﻮ ﻣﻮﺿﺢ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.32.‬ﻳﻤ‬
‫ﺒﺔ‬
‫ﺘ‬‫ﺘﻌﻤﻞ ﻋﲆﺗﻮﺻﻴﻞ اﻟﻌ‬
‫ﺘﻤﺮار ‪ ،‬وﺳ‬
‫ﺑﺎﺳ‬‫ﺒ ﺔ ﻟﻸﺳﻔﻞ‬
‫ﺘ‬‫ﺘﻌﻤﻞ ﻋﲆ دﻓﻊ ﺟﻬﺪ اﻟﻌ‬
‫ﺘﻮﻗﻊ ﻟﻸﺟﻴﺎل اﻟﻘﺎدﻣ ﺔ ﻣﻦﺗﻘﻨﻴﺎ ت ‪CMOS‬ﺳ‬
‫ﻣﻦ ﺟﻬﺪ اﻹﻣﺪاد اﻟﻤ‬
‫اﻟﻔﺮﻋﻴ ﺔ‬
‫ﺘﻮي ﻋﲆ أﺟﻬﺰة ذا ت ﻣﻠﻔﺎ ت‬
‫ﺘ ﻲﺗﺤ‬
‫ﺒﺪﻳﺪ اﻟ ﺴﻠﻄ ﺔ‪.‬ﺗﻘﻨﻴﺎ ت اﻟﻤﻌﺎﻟﺠ ﺔ اﻟ‬
‫ﺘ‬‫ﻣﺼﺪر ﻣﻬﻴﻤﻦ ﻟ‬
‫ﺑﻄﺎﻗ ﺔﺗﻌﺮﻳﻒ‬
‫ﺒﺔ‬
‫ﺘ‬‫ﺒ ﺔ إﱃ زﻳﺎدةﺗﻴﺎر اﻟﻌ‬
‫ﺘ‬‫اﻟﺸﻜﻞ ‪5.32‬ﻳﺆدي ﺧﻔﺾ اﻟﻌ‬
‫اﻟﻔﺮﻋﻴ ﺔ ﻋﻨﺪ ‪VGS = 0.‬‬
‫‪VT = 0.2‬‬ ‫‪VT = 0.6‬‬
‫‪VGS‬‬
‫ﺜﺎل ﻋﲆ‬
‫ﺑﻴ ﺔ‪ .‬ﻣ‬
‫ﺜﺮ ﺟﺎذ‬
‫ﺜﺮ ﺣﺪة أﻛ‬
‫ﺒﺢ ﺧﺎﺻﻴ ﺔ اﻻﻧﻘﻄﺎع اﻷﻛ‬
‫ﺘﺼ‬‫ﺘﺎﻟ ﻲﺳ‬
‫ﺑﺎﻟ‬
‫و‬
‫ﺜﺎﻟ ﻲ‪.‬‬
‫ﺘﺮ ب ﻣﻦ ‪60‬ﻣﻠﻠ ﻲ ﻓﻮﻟ ﺖ ‪ /‬ﻋﻘﺪ ﻣ‬
‫ﺗﻬﺎ ‪MOS‬ﻋﲆ ﻣﻨﺤﺪرا تﺗﻘ‬
‫ﺘﻮرا‬
‫ﺘﻮيﺗﺮاﻧﺰﺳ‬
‫ﺘ ﻲﺗﺤ‬
‫اﻷﺧﻴﺮة ﻫ ﻲﺗﻘﻨﻴ ﺔ )‪SOI (Silicon-on-Insulator‬اﻟ‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ اﻟ ﺴﺎﻛﻨ ﺔ‬

‫ﺗ‬‫ﺒ ﺔ ﻋﲆ اﻷداء و‬
‫ﺘ‬‫ﺛﻴﺮﺗﺨﻔﻴﺾ اﻟﻌ‬
‫ﺗﺄ‬
‫ﺜﺎل ‪5.13‬‬
‫ﻣ‬
‫ﺘﻮر ‪NMOS‬ﻓ ﻲﺗﻘﻨﻴ ﺔ ‪CMOS‬ﻣﻘﺎس ‪0.25‬ﻣﻢ‪ .‬ﻓ ﻲ اﻟﻔﺼﻞ ‪3 ،‬‬

‫ﺒﺎرك اﻟﺤﺪ اﻷدﻧﻰ ﻣﻦ ﺣﺠﻢﺗﺮاﻧﺰﺳ‬
‫ﺘﻴﺎر )ﻓ ﻲ‬
‫ﺘﺠﻨﺎ أن ﻋﺎﻣﻞ اﻟﻤﻨﺤﺪر ‪S‬ﻟﻬﺬا اﻟﺠﻬﺎزﻳ ﺴﺎوي ‪90‬ﻣﻠﻠ ﻲ ﻓﻮﻟ ﺖ ‪ /‬ﻋﻘﺪ‪ .‬ﺧﺎرج اﻟ‬
‫ﺘﻨ‬‫اﺳ‬
‫ﺘﻴﺎر‬
‫ﺒ ﺔ ﻣﻦ ‪200‬ﻣﻠﻠ ﻲ ﻓﻮﻟ ﺖ إﱃ ‪0.3‬ﻓﻮﻟ ﺖ إﱃ ﻣﻀﺎﻋﻔ ﺔ اﻟ‬
‫ﺘ‬‫ﺒﺎ ‪0.5V‬ﻳ ﺴﺎوي ‪)10-11A‬اﻟﺸﻜﻞ ‪3.22).‬ﻳﺆديﺗﻘﻠﻴﻞ اﻟﻌ‬
‫ﺘﻮر ﻟـ ‪VT‬‬
‫)‪VGS = 0‬ﻣﻦ اﻟ‬
‫ﺘﺮﺟﻢ إﱃ‬
‫ﺑﺠﻬﺪ إﻣﺪاد ‪1.5‬ﻓﻮﻟ ﺖ ‪ ،‬ﻓﺈن ﻫﺬاﻳ‬‫ﺑﺔ‬
‫ﺑﻮا‬‫ﺘﺮاضﺗﺼﻤﻴﻢ ﻣﻠﻴﻮن‬
‫ﺑﺎﻓ‬
‫ﺒﻠﻎ !‪170‬‬
‫ﺑﻌﺰم ﺿﻮﺋ ﻲﻳ‬‫ﺘﻮرا ت‬
‫اﻟﺨﺎرج ﻋﻦ اﻟ‬
‫ﺒﻮل ﻟﻤﺎ‬
‫ﺒﺪﻳﺪ ﻏﻴﺮ ﻣﻘ‬
‫ﺒ ﺔ اﻟﻘﺪﻳﻤ ﺔ إﱃ ‪100‬ﻣﻠﻠ ﻲ ﻓﻮﻟ ﺖ إﱃﺗ‬
‫ﺘ‬‫ﺘﺨﻔﻴﺾ اﻹﺿﺎﻓ ﻲ ﻟﻠﻌ‬
‫ﺗﻴﻜﻴ ﺔ ‪106 ´170´10-11´1.5 = 2.6‬ﻣﻴﻐﺎواط‪.‬ﻳﺆدي اﻟ‬
‫ﺘﺎ‬‫ﺒﺪﻳﺪ ﻃﺎﻗ ﺔ اﺳ‬
‫ﺗ‬
‫ﻳﻘﺮ ب ﻣﻦ ‪0.5‬وا ت! ﻓ ﻲ ﻫﺬا اﻟﺠﻬﺪ اﻟﻌﺮض ‪،‬‬
‫ﺒ ﺔ ‪25٪‬و ‪40٪‬ﻋﲆ اﻟ‬
‫ﺑﻨ ﺴ‬‫ﺒ ﺔ ﻣﻊﺗﺤ ﺴﻴﻦ اﻷداء‬
‫ﺘ‬‫ﺘﻮاﻓﻖﺗﺨﻔﻴﻀﺎ ت اﻟﻌ‬
‫ﺗ‬
‫ﺘ ﺔﻳﺠ ﺐ أنﻳﻜﻮن ﺻﻔ ﺮًا ﻫ ﻲ ﻓﻜﺮة‬

‫ﺘ ﺴﺮ ب ﻓ ﻲ داﺋﺮة ‪CMOS‬اﻟ‬
‫ﺒﺎ ت ﻣﺼﻄﻨﻊ إﱃ ﺣﺪ ﻣﺎ‪ .‬ﻓﻜﺮة أنﺗﻴﺎر ﻋﻤﺮ اﻟ‬
‫ﺘ‬‫ﻫﺬا اﻟﺤﺪ اﻷدﻧﻰ ﻋﲆ اﻟﻌ‬
‫ﺘﻮﻳﺎ ت اﻟﻤﻨﻄﻘﻴ ﺔ ﻟﻢﺗﻌﺪ ﻣﻮﺟﻮدة‪.‬‬

‫ﺘ ﺴﺮ بﻳﺤﻂ ﻣﻦ ﻫﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء ‪،‬ﻷن اﻟﻤ ﺴ‬
‫ﺒﻘ ﺔ‪ .‬ﻣﻦ اﻟﻤﺆﻛﺪ أن وﺟﻮدﺗﻴﺎرا ت اﻟ‬
‫ﻣﺴ‬
‫ﺒﻊ ﻓ ﻲ زﻳﺎدة‬
‫ﺑﺎﻟﻄ‬‫ﺘ ﺴﺮ ب‬
‫ﺒ ﺐﺗﻴﺎرا ت اﻟ‬
‫ﺘﺴ‬‫ﻳ ﺴﺎويﺳﻜﻚ اﻟﻌﺮض‪ .‬ﻃﺎﻟﻤﺎ ﻛﺎﻧ ﺖ ﻫﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء ﺿﻤﻦ اﻟﻨﻄﺎق ‪ ،‬ﻓﻬﺬه ﻟﻴ ﺴ ﺖ ﻣﺸﻜﻠ ﺔﺗﻘﺸﻴﺮ‪.‬ﺗ‬
‫ﺗ‬
‫ﺣﺎ‬
‫ﺒﺎ ً‬
‫ﺒﺮ ‪1999‬اﻟ ﺴﺎﻋ ﺔ ‪ 11:41‬ﺻ‬
‫ﺒﺎ ت اﻟﻤﻨﺨﻔﻀ ﺔ‬
‫ﺘ‬‫ﺘﻢﺗﻤﻜﻴﻨﻪ ﻣﻦ ﺧﻼل اﻟﻌ‬
‫ﺘﻢﺗﻌﻮﻳﺾ ﻫﺬا ﻣﻦ ﺧﻼل اﻧﺨﻔﺎض ﺟﻬﺪ اﻹﻣﺪاد ‪ ،‬واﻟﺬيﻳ‬
‫ﻧﺸﻮﺋﻬﺎ‪.‬ﻳ‬
‫ﺑﻴﻌ ﻲ ﻓ ﻲ اﻟﻄﺎﻗ ﺔ اﻟﺪﻳﻨﺎﻣﻴﻜﻴ ﺔ‪ .‬ل‬
‫ﺘﺞ ﻋﻨﻪ اﻧﺨﻔﺎضﺗﺮ‬
‫ﺑﺪونﺗﻜﻠﻔ ﺔ ﻓ ﻲ اﻷداء ‪ ،‬وﻳﻨ‬
‫ﺗﻮ ‪ .‬وﻣﻊ‬
‫ﺘﺎﻟﻴ ﺔ ﻋﲆ ﻧﻔ ﺲ اﻷداء‪ :‬؛ ‪3 V Supply –0.7 VT‬وإﻣﺪاد ‪0.45‬ﻓﻮﻟ ﺖ ‪–0.1‬ﻓﻮﻟ ﺖ ﻓﺎ‬
‫ﻋﻤﻠﻴ ﺔ ‪CMOS 0.25‬ﻣﻢ ‪،‬ﺗﺤﺼﻞﺗﻜﻮﻳﻨﺎ ت اﻟﺪاﺋﺮة اﻟ‬
‫ﺘﻴﺎر اﻟﻘﻴﻢ اﻟﺼﺤﻴﺤ ﺔ ﻟـ‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ اﻟﺪﻳﻨﺎﻣﻴﻜ ﻲ ﻟﻬﺬا اﻷﺧﻴﺮ أﺻﻐﺮ ‪45‬ﻣﺮة !]‪[Liu93‬اﺧ‬
‫ذﻟﻚ ‪ ،‬ﻓﺈن اﺳ‬
‫ﺜﲆ‬
‫ﺘﺸﻐﻴﻞ اﻟﻤ‬
‫ﺘﻄﻠ ﺐ اﻟﻤﻔﺎﺿﻠ ﺔ‪ .‬ﻧﻘﻄ ﺔ اﻟ‬
‫ﺒ ﺔ ﻣﺮة أﺧﺮىﻳ‬
‫ﺘ‬‫اﻟﻌﺮض واﻟﺠﻬﺪ اﻟﻌ‬
‫ﺘﻢ إﻳﻘﺎفﺗﺸﻐﻴﻞ اﻟﻮﺣﺪا ت ﻏﻴﺮ اﻟﻨﺸﻄ ﺔ ‪ ،‬ﺧﺸﻴ ﺔ‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ اﻟ ﺴﺎﻛﻨ ﺔ ‪ ،‬ﻣﻦ اﻟﻀﺮوري أنﻳ‬
‫ﺒﻴﺮ ﻣﻦﺗ‬
‫ﺘﻤﺪ ﻋﲆ ﻧﺸﺎط اﻟﺪاﺋﺮة‪ .‬ﻓ ﻲ ﻇﻞ وﺟﻮد ﻗﺪر ﻛ‬
‫ﻳﻌ‬
‫ﺗ‬
‫ﺒﺎن اﻹﻣﺪاد ‪ ،‬أو ﻋﻦ ﻃﺮﻳﻖ‬
‫ﺘﻌﺪاد( ﻋﻦ ﻃﺮﻳﻖ ﻓﺼﻞ اﻟﻮﺣﺪة ﻋﻦ ﻗﻀ‬ ‫ﺒﺢ اﻟﻤ ﺴﻴﻄﺮ‪.‬ﻳﻤﻜﻦﺗﺤﻘﻴﻖ ﺧﻔﺾ اﻟﻄﺎﻗ ﺔ )ﻳ ﺴﻤﻰ أ ً‬
‫ﻳﻀﺎ وﺿﻊ اﻻﺳ‬ ‫ﺳﻴﺼ‬
‫ﺧﻔﺾ ﺟﻬﺪ اﻹﻣﺪاد‪.‬‬
‫‪5.5.3‬وﺿﻊ ﻛﻞ ذﻟﻚ ﻣﻌً ﺎ‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ ﻟﻌﺎﻛ ﺲ ‪CMOS‬ﻛﻤﺠﻤﻮع ﻟﻪ‬

‫ﺒﻴﺮ ﻋﻦ إﺟﻤﺎﻟ ﻲ اﺳ‬
‫ﺘﻌ‬‫ﺘﻢ اﻵن اﻟ‬
‫ﻳ‬
‫ﺛ ﺔ ﻣﻜﻮﻧﺎ ت‪:‬‬
‫ﺛﻼ‬
‫=‬ ‫=‬ ‫‪2‬‬ ‫‪+‬‬ ‫‪+‬‬

‫(‬ ‫ﺗ ﺴﺮﻳ ﺐ ‪) f0 ® 1 VDDI‬‬ ‫)‪(5.42‬‬
‫‪Ptot Pdyn + Pdp + Pstat CLVDD‬‬ ‫‪VDDIpeak‬ر‬ ‫س‬
‫ﺑﻌﻴﺪ‪ .‬ال‬‫ﺒﺪﻳﺪ اﻟ ﺴﻌﻮي ﻫﻮ اﻟﻌﺎﻣﻞ اﻟﻤﻬﻴﻤﻦ إﱃ ﺣﺪ‬

‫ﺘ‬‫ﻓ ﻲ دواﺋﺮ ‪CMOS‬اﻟﻨﻤﻮذﺟﻴ ﺔ ‪،‬ﻳﻜﻮن اﻟ‬
‫ﺒﻐ ﻲ‬
‫ﺘﺎﻟ ﻲﻳﻨ‬
‫ﺑﺎﻟ‬
‫ﺘﺼﻤﻴﻢ اﻟﺪﻗﻴﻖ ‪ ،‬و‬
‫ﺒﺎﺷﺮ ﺿﻤﻦ اﻟﺤﺪود ﻣﻦ ﺧﻼل اﻟ‬
‫ﺘﻬﻼك اﻟﻤ ﺴﺎر اﻟﻤ‬
‫ﺑﺎﺳ‬‫ﺘﻔﺎظ‬
‫ﻳﻤﻜﻦ اﻻﺣ‬
‫ﺒﻞ اﻟﻘﺮﻳ ﺐ‪.‬‬
‫ﺘﻘ‬‫ﺘﻐﻴﺮ ﻓ ﻲ اﻟﻤ ﺴ‬
‫ﺘ ﺴﺮ ب أﻣﺮﻳﻤﻜﻦﺗﺠﺎ ﻫﻠﻪ ﻓ ﻲ اﻟﻮﻗ ﺖ اﻟﺤﺎﺿﺮ ‪ ،‬وﻟﻜﻦ ﻫﺬا ﻗﺪﻳ‬
‫ﻻﻳﻜﻮن ﻣﺸﻜﻠ ﺔ‪ .‬اﻟ‬
‫ﺘﺞﺗﺄﺧﻴﺮ اﻟﻄﺎﻗ ﺔ ‪ ،‬أو اﻟﻄﺎﻗ ﺔ ﻟﻜﻞ ﻋﻤﻠﻴ ﺔ‬

‫ﻣﻨ‬
‫ﺘﺞﺗﺄﺧﻴﺮ اﻟﻄﺎﻗ ﺔ )‪(PDP‬ﻛﻤﻘﻴﺎس ﺟﻮدة ﻟـ‬

‫ﻓ ﻲ اﻟﻔﺼﻞ اﻷول ‪ ،‬ﻗﺪﻣﻨﺎ ﻣﻨ‬
‫ﺑ ﺔ اﻟﻤﻨﻄﻖ‪.‬‬
‫ﺑﻮا‬
‫=‬
‫ﺑﺎف ر‬
‫ص ‪PDP‬‬ ‫)‪(5.43‬‬
‫ﺳﺎ ﻟﻠﻄﺎﻗ ﺔ ‪ ،‬ﻛﻤﺎ ﻫﻮ واﺿﺢ ﻣﻦ اﻟﻮﺣﺪا ت ‪(Wsec = Joule).‬‬

‫ﺗﻘﺪم ‪PDP‬ﻣﻘﻴﺎ ً‬
‫ﺑﺄﻗﺼﻰ ﻣﻌﺪل ﻣﻤﻜﻦ ﻟﻬﺎ ‪fmax = 1 / (2tp ) ،‬و‬‫ﺒﺪﻳﻠﻬﺎ‬
‫ﺘﻢﺗ‬
‫ﺑ ﺔﻳ‬
‫ﺒﻮا‬
‫ﺘﺮاض أن اﻟ‬
‫ﺑﺎﻓ‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ ‪،‬‬
‫ﺒﺎﺷﺮة ﻓ ﻲ اﺳ‬
‫ﺘ ﺔ واﻟﻤ‬
‫ﺘﻴﺎرا ت اﻟ‬
‫ﺗﺠﺎ ﻫﻞ ﻣ ﺴﺎ ﻫﻤﺎ ت اﻟ‬
‫ﻧﺠﺪ‬
‫‪2‬‬
‫=‬ ‫‪2‬‬ ‫‪CLVDD‬‬
‫‪= ----------------‬‬
‫‪PDPfmax‬‬
‫‪CLVDD‬‬ ‫)‪(5.44‬‬
‫‪tp‬‬ ‫‪2‬‬
‫ﺒﺪﻳﻞ ) ﻫﺬا ‪ ،‬ﻟـ ‪a‬‬

‫ﺘﻬﻠﻜ ﺔ ﻟﻜﻞ ﺣﺪ ثﺗ‬
‫ﺘﻮﺳﻂ اﻟﻄﺎﻗ ﺔ اﻟﻤ ﺴ‬
‫ﻳﺮﻣﺰ ‪PDP‬إﱃ ﻣ‬
‫ﺘﻮﺳﻂ‬
‫ﺑﻖ ﺣﺪدﻧﺎ ‪Eav‬ﻋﲆ أﻧﻪ اﻟﻤ‬
‫ﺗﺬﻛﺮ أﻧﻪ ﻓ ﻲ وﻗ ﺖﺳﺎ‬
‫ﺘﻘﺎل ‪1® 0).‬‬
‫‪0® 1 ،‬أو اﻧ‬
‫ﺘﺎﻟ ﻲ ﻓﺈن ‪ Eav‬ﻫ ﻲ‬
‫ﺑﺎﻟ‬
‫ﺘﻘﺎل ‪ ،‬و‬
‫ﺘﻮي ﻋﲆ ‪0® 1 ،‬و ‪1® 0‬اﻧ‬
‫ﺘﻬﻠﻚ ﻟﻠﻄﺎﻗ ﺔ(‪ .‬ﻧﻈ ﺮًاﻷن ﻛﻞ دورة ﻋﺎﻛ ﺲﺗﺤ‬
‫ﺒﺪﻳﻞ )أو ﻟﻜﻞ ﺣﺪ ث ﻣ ﺴ‬
‫اﻟﻄﺎﻗ ﺔ ﻟﻜﻞ دورةﺗ‬
‫ﺿﻌﻒ ‪PDP.‬‬
‫ﺘﺞﺗﺄﺧﻴﺮ اﻟﻄﺎﻗ ﺔ‬
‫ﻣﻨ‬
‫ﺑﺔ ﻫ ﻲ‬
‫ﺒﻮا‬
‫ﺑﻮﻟﻮﺟﻴﺎ اﻟ‬
‫ﺘﻘﻨﻴ ﺔ اﻟﻌﻤﻠﻴ ﺔ أو ﻃﻮ‬
‫ﺻﻼﺣﻴ ﺔ ‪PDP‬ﻛﻤﻘﻴﺎس ﺟﻮدة ﻟ‬
‫ﺑ ﺔ ‪ ،‬و ﻫﻮ أﻣﺮ ﻣﻬﻢ‬
‫ﺒﻮا‬
‫ﺘ‬‫ﻣﺸﻜﻮك ﻓﻴﻪ‪.‬ﻳﻘﻴ ﺲ اﻟﻄﺎﻗ ﺔ اﻟﻼزﻣ ﺔ ﻟ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬


‫ﺑﻮاﺳﻄ ﺔ‬‫ﺑﺸﻜﻞﺗﻌ ﺴﻔ ﻲ‬ ‫ً‬

‫ﻣﻨﺨﻔﻀﺎ‬ ‫ﺒ ﺔ ﻟﻬﻴﻜﻞ ﻣﻌﻴﻦ ‪،‬ﻳﻤﻜﻦ ﺟﻌﻞ ﻫﺬا اﻟﺮﻗﻢ‬
‫ﺑﺎﻟﻨ ﺴ‬‫ﺘﺄﻛﻴﺪ‪ .‬وﻣﻊ ذﻟﻚ ‪،‬‬
‫ﺑﺎﻟ‬‫اﻟﻤﻠﻜﻴ ﺔ‬
‫ﺘﺸﻐﻴﻞ اﻟﺪاﺋﺮة‬
‫ﺜﻞ ﻟ‬
‫ﺗﻘﻠﻴﻞ ﺟﻬﺪ اﻹﻣﺪاد‪ .‬ﻣﻦ ﻫﺬا اﻟﻤﻨﻈﻮر ‪ ،‬اﻟﺠﻬﺪ اﻷﻣ‬
‫ﺗ ﻲﻓ ﻲ‬
‫ﺳﻴﻜﻮن ﻓ ﻲ أدﻧﻰ ﻗﻴﻤ ﺔ ﻣﻤﻜﻨ ﺔ ﻻﺗﺰالﺗﻀﻤﻦ اﻟﻮﻇﻴﻔ ﺔ‪ .‬ﻫﺬاﻳﺄ‬
‫ﺘﺞﺗﺄﺧﻴﺮ اﻟﻄﺎﻗ ﺔ )‪(EDP‬‬
‫ﺑﻴﻦ ﻣﻘﻴﺎس اﻷداء واﻟﻄﺎﻗ ﺔ‪ .‬ﻣﻨ‬ ‫ﺑ ًﻘﺎ‪.‬ﻳﺠ ﺐ أنﻳﺠﻤﻊ اﻟﻤﻘﻴﺎس اﻷﻛ‬
‫ﺜﺮ ﺻﻠ ﺔ‬ ‫ﺘﻬﺎﺳﺎ‬
‫ﺒﻴﺮة ﻓ ﻲ اﻷداء ‪ ،‬ﻓ ﻲ ﻣﻨﺎﻗﺸ‬
‫ﻧﻔﻘﺎ ت ﻛ‬
‫ﺒﻂ‬
‫ﺑﺎﻟﻀ‬‫ﻳﻌﻤﻞ‬
‫ﺘ ﻲ‪.‬‬
‫اﻟﺬي ‪-‬اﻟ‬
‫‪2‬‬
‫=‬ ‫=‬ ‫‪2 CLVDD‬‬
‫´ ‪ EDP PDP t‬ص‬ ‫‪----------------‬ر‬
‫‪= Pav tp‬‬ ‫ص‬ ‫)‪(5.45‬‬
‫‪2‬‬
‫ﺘﻴ ﺔ اﻟﻌﺎﻟﻴ ﺔ ﻟﻺﻣﺪاد‬

‫ﺗﻘﻠﻞ اﻟﻔﻮﻟ‬
‫ﺘﻤﺎد اﻟﺠﻬﺪ ﻟـ ‪EDP.‬‬
‫ﻳﺠﺪرﺗﺤﻠﻴﻞ اﻋ‬
‫ﺘﺮاض أن‬
‫ﺑﺎﻓ‬‫ﺜﲆ‪.‬‬
‫ﺘﺸﻐﻴﻞ اﻟﻤ‬
‫ﺛﻢﻳﺠ ﺐ أنﺗﻮﺟﺪ ﻧﻘﻄ ﺔ اﻟ‬‫ﺒ ﺔ ﻟﻠﺠﻬﻮد اﻟﻤﻨﺨﻔﻀ ﺔ‪ .‬وﻣﻦ‬
‫ﺑﺎﻟﻨ ﺴ‬‫ﺘﺄﺧﺮ ‪ ،‬وﻟﻜﻨﻪﻳﻀﺮ اﻟﻄﺎﻗ ﺔ ‪ ،‬واﻟﻌﻜ ﺲ ﺻﺤﻴﺢ‬
‫ﻳ‬
‫ﺘﺸﺎر‬
‫ﺒﻴﺮﺗﺄﺧﻴﺮ اﻻﻧ‬
‫ﺒ ﺴﻴﻂﺗﻌ‬
‫ﺒﻊ ‪،‬ﻳﻤﻜﻨﻨﺎﺗ‬
‫ﺘﻴ ﺔﺗﺸ‬
‫ﺒ ﺔﺗﻀﺎﻋﻒ وﻓﻮﻟ‬
‫ﺘ‬‫ﺘﻮرا ت ‪NMOS‬و ‪PMOS‬ﻟﻬﺎ ﻋ‬
‫ﻣﻜﺎﻓ ﺊ‪(5.21). .‬‬
‫‪aCLVDD‬‬
‫‪»------------------------‬‬ ‫)‪(5.46‬‬
‫‪VDD - VTe‬‬
‫ﺑﻴﻦ )‪Eq. (5.45‬وﻣﻜﺎﻓ ﺊ‪.‬‬‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ‪ .‬اﻟﺠﻤﻊ‬

‫ﺣﻴ ﺚ ‪VTe = VT + VDSAT / 2 ،‬وﻣﻌﺎﻣﻞ اﻟ‬
‫‪4‬‬
‫‪(5.46) ،‬‬
‫‪2‬‬ ‫‪3‬‬
‫‪VDD‬‬
‫‪aCL‬‬
‫= ‪EDP‬‬ ‫‪---------------------------------‬‬
‫)‪(5.47‬‬
‫() ‪2 VDD - VTE‬‬
‫ﺘﻖ ﻣﻦ اﻟﻤﻌﺎدﻟ ﺔ‪(5.47) .‬ﻣﻊ‬

‫ﺑﺄﺧﺬ ﻣﺸ‬‫ﺜﻞ‬
‫ﻳﻤﻜﻦ اﻟﺤﺼﻮل ﻋﲆ ﺟﻬﺪ اﻹﻣﺪاد اﻷﻣ‬
‫ﺑـ ‪0.‬‬‫ﺘﻴﺠ ﺔ‬
‫ﺑـ ‪VDD ،‬وﻣﻌﺎدﻟ ﺔ اﻟﻨ‬‫ﺘﻌﻠﻖ‬
‫ﻓﻴﻤﺎﻳ‬
‫‪3‬‬
‫)‪= (5.48‬‬
‫‪--VTE‬‬
‫‪VDDopt‬‬
‫‪2‬‬
‫ﺘﺤﻠﻴﻞ ﻫ ﻲ اﻟﻘﻴﻤ ﺔ اﻟﻤﻨﺨﻔﻀ ﺔ ﻟﺠﻬﺪ اﻹﻣﺪاد‬

‫ﺘﻴﺠ ﺔ اﻟﺮاﺋﻌ ﺔ ﻣﻦ ﻫﺬا اﻟ‬
‫اﻟﻨ‬
‫ﺒﻪ اﻟﻤﻴﻜﺮون ﻣﻊ‬
‫ﺘﻘﻨﻴﺎ ت ﺷ‬
‫ﺘ ﻲﺗﻌﻤﻞ ﻋﲆﺗﺤ ﺴﻴﻦ اﻷداء واﻟﻄﺎﻗ ﺔ ﻓ ﻲ ﻧﻔ ﺲ اﻟﻮﻗ ﺖ‪ .‬ﻟ‬
‫اﻟ‬
‫ﺜﻞ ﺣﻮل ‪1‬ﻓﻮﻟ ﺖ‪.‬‬
‫ﺒﺎ ت ﻓ ﻲ ﺣﺪود ‪0.5‬ﻓﻮﻟ ﺖ ‪،‬ﻳﻘﻊ اﻟﻌﺮض اﻷﻣ‬
‫ﺘ‬‫ﻋ‬
‫ﺜﻞ ﻟﻌﺎﻛ ﺲ ‪CMOS 0.25‬ﻣﻢ‬

‫ﺜﺎل ‪5.14‬ﺟﻬﺪ اﻹﻣﺪاد اﻷﻣ‬
‫ﻣ‬
‫ﺘﻘﻨﻴ ﺔ ﻟﻌﻤﻠﻴ ﺔ ‪CMOS‬اﻟﻌﺎﻣ ﺔ اﻟﻤﻘﺪﻣ ﺔ ﻓ ﻲ اﻟﻔﺼﻞ ‪3 ،‬ﻓﺈن‬

‫ﻣﻦ اﻟﻤﻌﻠﻤﺎ ت اﻟ‬
‫ﺘﻘﺎق ﻗﻴﻤ ﺔ ‪VTE .‬‬
‫‪VTn = 0.43‬ﻓﻮﻟ ﺖ ‪VDsatn = 0.63 ،‬ﻓﻮﻟ ﺖ ‪VTEn = 0.74 ،‬ﻓﻮﻟ ﺖ‪.‬‬
‫‪VTp = -0.4V ، VDsatp = -1V ، VTEp = -0.9V.‬‬
‫‪VTE » (VTEn + | VTEp |) / 2 = 0.8‬ﻓﻮﻟ ﺖ‬
‫ﺘﺞﺗﺄﺧﻴﺮ‬
‫ﺘﺄﺧﻴﺮ واﻟﻄﺎﻗ ﺔ وﻣﻨ‬
‫ﺒﻴﻌ ﻲ ﻟﻠ‬
‫ﺘﺨﻄﻴﻂ اﻟﻄ‬
‫ﺑﺎﻟ‬
‫ﺒﻴﺎﻧﻴ ﺔ اﻟﻤﺤﺎﻛﺎة ﻟﻠﺸﻜﻞ ‪5.33 ،‬‬
‫ﺛﻢ ‪ ،‬ﻓﺈن ‪VDDopt = (3/2) 0.8 V = 1.2 V.‬اﻟﺮﺳﻮم اﻟ‬‫وﻣﻦ‬
‫ﺜﻞ‬
‫ﺘﻴﺠ ﺔ‪ .‬ﺟﻬﺪ اﻟﻌﺮض اﻷﻣ‬
‫اﻟﻄﺎﻗ ﺔ ‪،‬ﺗﺆﻛﺪ ﻫﺬه اﻟﻨ‬
‫‪4‬‬
‫ﺒﻊ اﻟ ﺴﺮﻋ ﺔ ‪ ،‬و ﻫﻮ ﻋﲆ اﻷرﺟﺢ‬
‫ﺑﻘﻴ ﺖ اﻷﺟﻬﺰة ﻓ ﻲﺗﺸ‬‫ﻫﺬه اﻟﻤﻌﺎدﻟ ﺔ دﻗﻴﻘ ﺔ ﻓﻘﻂ ﻃﺎﻟﻤﺎ‬
‫ﺘﺤﻠﻴﻞ ‪ ،‬ﻟﻜﻨﻪ ﻟﻦﻳﺸﻮه‬
‫ﺑﻌﺾ ﻋﺪم اﻟﺪﻗ ﺔ ﻓ ﻲ اﻟ‬‫ُﺪﺧﻞ ﻫﺬا‬
‫ﺒ ﺔ ﻟﺠﻬﻮد اﻟﻌﺮض اﻟﻤﻨﺨﻔﻀ ﺔ‪.‬ﻳ‬
‫ﺑﺎﻟﻨ ﺴ‬‫ﻟﻴ ﺲ ﻫﺬا ﻫﻮ اﻟﺤﺎل‬
‫ﺘﻴﺠ ﺔ اﻹﺟﻤﺎﻟﻴ ﺔ‪.‬‬
‫اﻟﻨ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﺘﺄﺧﻴﺮ و‬
‫ﺑﻴﻦ اﻟ‬‫ﺑﻮﺿﻮح اﻟﻤﻘﺎﻳﻀ ﺔ‬‫ﺒﻴﺎﻧﻴ ﺔ‬
‫ﺘﻮﻗﻊ أنﻳ ﺴﺎوي اﻟﻌﻤﺮ ‪1.1‬ﻓﻮﻟ ﺖ‪.‬ﺗﻮﺿﺢ اﻟﺮﺳﻮم اﻟ‬
‫ﻣﻦ اﻟﻤ‬
‫ﻃﺎﻗ ﺔ‪.‬‬
‫‪15‬‬
‫‪10‬‬
‫ﻃﺎﻗ ﺔ‬
‫ﺗﺄﺧﻴﺮ‬
‫‪5‬‬
‫ﺗﺄﺧﻴﺮ اﻟﻄﺎﻗ ﺔ اﻟﻤﻌﻴﺎرﻳ ﺔ‬

‫ﺘﺄﺧﻴﺮ واﻟﻄﺎﻗ ﺔ و‬
‫اﻟﺸﻜﻞ ‪5.33‬ﻣﺨﻄﻄﺎ ت اﻟ‬
‫ﻟﻌﺎﻛ ﺲ ‪CMOS‬ﻓ ﻲﺗﻘﻨﻴ ﺔ ‪CMOS‬ﻣﻘﺎس ‪0.25‬ﻣﻢ‪.‬‬
‫‪0‬‬
‫‪0.5‬‬ ‫‪1‬‬ ‫‪1.5‬‬ ‫‪2‬‬ ‫‪2.5‬‬
‫)اﻟﺨﺎﻣ ﻓﺲ(ﻲ‬
‫‪DD‬‬
‫ﺜﺎل أﻋﻼه وﺟﻮد ﺟﻬﺪ إﻣﺪاد‬

‫ﺑﻴﻨﻤﺎﻳﻮﺿﺢ اﻟﻤ‬‫ﺗﺤﺬﻳﺮ‪:‬‬
‫ﺑﻌﺾ‬‫ﺘﻄﻠ ﺐ‬
‫ﺜﺎل ‪،‬ﺗ‬
‫ﺜﻞ ﻟﻤﺸﻜﻠ ﺔﺗﺼﻤﻴﻢ ﻣﻌﻴﻨ ﺔ‪ .‬ﻋﲆﺳ‬
‫ﺑﺎﻟﻀﺮورة اﻟﺠﻬﺪ اﻷﻣ‬‫ﺜﻞ‬
‫ﺑ ﺔ ‪ ،‬ﻓﺈن ﻫﺬا اﻟﺠﻬﺪ ﻻﻳﻤ‬
‫ﺒﻮا‬
‫ﺗﺞﺗﺄﺧﻴﺮ اﻟﻄﺎﻗ ﺔ ﻟﻠ‬
‫ﺘ ﻲﺗﻘﻠﻞ ﻧﺎ‬
‫اﻟ‬
‫ﺘﺼﻤﻴﻤﺎ ت ﻣﻠﻒ‬
‫اﻟ‬
‫ﺘﺸﻐﻴﻞ ﻋﻦ ﻃﺮﻳﻖ‬
‫ﺒﻴﺮ ‪،‬ﻳﻤﻜﻦﺗﺼﻤﻴﻢ ﻣﻨﺨﻔﺾ اﻟﻄﺎﻗ ﺔ ﻣﻦ ﺧﻼل اﻟ‬
‫ﺘﻄﻠ ﺐ ﺟﻬﺪًا أﻋﲆ ﻋﲆ ﺣ ﺴﺎ ب اﻟﻄﺎﻗ ﺔ‪ .‬إﱃ ﺣﺪ ﻛ‬
‫اﻟﺤﺪ اﻷدﻧﻰ ﻣﻦ اﻷداء اﻟﺬيﻳ‬
‫ﺑﻮاﺳﻄ ﺔ‬
‫ﺑﺠﻬﺪ ﻣﻨﺨﻔﺾ و‬‫اﻟﺪاﺋﺮة‬
‫ﺜﻞ‬
‫ﺘﻘﻨﻴﺎ ت اﻟﻤﻌﻤﺎرﻳ ﺔ ﻣ‬
‫اﻟﺤﺼﻮل ﻋﲆ اﻷداء اﻟﻌﺎم ﻟﻠﻨﻈﺎم ﻣﻦ ﺧﻼل اﺳ‬
‫ﺘﺰاﻣﻦ‪.‬‬
‫ﺑﻴ ﺐ أو اﻟ‬
‫ﻛﺨﻂ أﻧﺎ‬
‫ﺑﻞ‬
‫ﺘﻮا‬
‫ﺗﺤﻠﻴﻞ اﺳ‬
‫‪5.5.4‬‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ ﻟﺪاﺋﺮة ﻓ ﻲ اﻟﻔﺼﻞ ‪1 ،‬و‬

‫ﺗﻢﺗﻘﺪﻳﻢﺗﻌﺮﻳﻒ ﻟﻤ‬
‫ﺘﻜﺮر ﻫﻨﺎ ﻣﻦ أﺟﻞ اﻟﺮاﺣ ﺔ‪.‬‬
‫ﻳ‬
‫ﺗﻲ‬ ‫ﺗﻲ‬
‫‪= 1‬‬ ‫=‬ ‫‪VDD‬‬

‫‪ò‬ص )ر( د ت‬‫‪-‬‬ ‫)‪--------- iDD (t‬‬ ‫‪ò‬‬
‫‪dt‬‬
‫)‪(5.49‬‬
‫ﺗﻴﻦ‬ ‫ﺗﻲ‬ ‫ﺗﻲ‬
‫‪0‬‬ ‫‪0‬‬
‫ﺘﻴﺎر ‪ ،‬ﻋﲆ اﻟ‬
‫ﺘﻤﺎم ‪ ،‬و ‪VDD‬و ‪iDD‬ﺟﻬﺪ اﻟﻌﺮض واﻟ‬
‫ﻣﻊ ‪T‬ﻓ‬
‫ﺘﻮﺳﻂ اﻟﻘﻴﻤ ﺔ‬
‫ﺒﻴﻘﺎ ت ‪SPICE‬وﻇﺎﺋﻒ ﻣﺪﻣﺠ ﺔ ﻟﻘﻴﺎس ﻣ‬
‫ﺑﻌﺾﺗﻄ‬‫ﺗﻮﻓﺮ‬
‫ﺜﺎل ‪ ،‬اﻷﻣﺮ ‪HSPICE .MEASURE TRAN I (VDD) AVG‬‬
‫ﻣﻦ إﺷﺎرة اﻟﺪاﺋﺮة‪ .‬ﻋﲆﺳ‬
‫ﺑ ﺔ ))‪(I (VDD‬وﻳﻘ ﺴﻤﻬﺎ ﻋﲆ‬
‫ﺑﺮة ﻣﺤ ﺴﻮ‬
‫ﺑ ﺔ ﻋﺎ‬
‫ﺘﺠﺎ‬
‫ﻳﺤ ﺴ ﺐ اﻟﻤﻨﻄﻘ ﺔ اﻟﻮاﻗﻌ ﺔﺗﺤ ﺖ اﺳ‬
‫ﺑﻞ ‪ ،‬ﻟﻸﺳﻒ ‪ ،‬ﻟﻴ ﺴ ﺖ واﺳﻌ ﺔ اﻟﻨﻄﺎق‪ .‬ﻫﺬا ﻟﻴ ﺲﺳﻴﺌﺎ‬
‫ﺘﻮا‬
‫ﺒﻴﻘﺎ ت اﻷﺧﺮى ﻟ‬
‫ﺘﻄ‬‫ﺘﻌﺮﻳﻒ اﻟﻮارد ﻓ ﻲ اﻟﻤﻌﺎدﻟ ﺔ‪(5.49). .‬اﻟ‬
‫ﺑﻖ ﻟﻠ‬
‫ﺘﻤﺎم‪ .‬ﻫﺬا ﻣﻄﺎ‬
‫ﻓ‬
‫ﺒﺪو ‪ ،‬ﻃﺎﻟﻤﺎ‬
‫ﻛﻤﺎﻳ‬
‫ﺒﺎﻳ ﺲ ﻫﻮ ﻓ ﻲ اﻟﻮاﻗﻊ ﻣﺤﻠﻞ ﻣﻌﺎدﻻ تﺗﻔﺎﺿﻠﻴ ﺔ‪.‬ﻳﻤﻜﻦ ﻟﺪاﺋﺮة ﺻﻐﻴﺮة‬
‫ﻛﻤﺎﻳﺪرك اﻟﻤﺮء أنﺳ‬
‫ﺑﻪ ﻟﻴ ﺴ ﺖﺳﻮى‬‫ﺘﻜﺎﻣﻞ وإﺷﺎرة اﻟﺨﺮج اﻟﺨﺎﺻ ﺔ‬
‫ﻣﻦ اﻟ ﺴﻬﻞﺗﺼﻮر أﻧﻪﻳﻌﻤﻞ ﻛﻤ‬
‫ﺘﻮﺳﻂ اﻟﻘﻮة‪.‬‬
‫ﻣ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬


‫ﺑﻮاﺳﻄ ﺔ ﻣﺼﺪر‬‫ﺘﻢﺗﻮﺻﻴﻠﻪ‬
‫ﺘﻢ ﻗﻴﺎس اﻟ‬
‫ﺜﺎل ‪ ،‬اﻟﺪاﺋﺮة اﻟﻤﻮﺿﺤ ﺔ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.34.‬ﻳ‬
‫ﺒﺎرك ‪ ،‬ﻋﲆﺳ‬
‫ﺒﺎ بﺗﻘﺎر ب‬
‫ﺘﻢﺗﻮﻓﻴﺮ اﻟﻤﻘﺎوﻣ ﺔ ‪R‬ﻓﻘﻂﻷﺳ‬
‫ﺘﻢ دﻣﺠﻪ ﻓ ﻲ ﻋﺰم اﻟ ﺴﻌ ﺔ ‪C.‬ﻳ‬
‫ﺘﺤﻜﻢ ﻓﻴﻪ ﺣﺎﻟ ًﻴﺎ وﻳ‬
‫ﺘﻢ اﻟ‬
‫ﺑﻮاﺳﻄ ﺔ ﻣﺼﺪر اﻟ‬‫اﻟﻄﺎﻗ ﺔ‬
‫ﺘﻴﺎر اﻟﺬﻛ ﻲ ﻟﻤﻌﻠﻤ ﺔ اﻟﻌﻨﺼﺮ أن ﺟﻬﺪ‬
‫ﺘ ﺴﺮ ب‪.‬ﻳﻀﻤﻦ اﻻﺧ‬
‫ﺘﻘﻠﻴﻞ اﻟ‬
‫ﺘﻮى ﻣﻤﻜﻦ ﻟ‬
‫ﺘﻴﺎر ﻫﺎ ﻋﲆ أﻋﲆ ﻣ ﺴ‬
‫ﺘﻢ اﺧ‬
‫ﺘﻤﺮ وﻳﺠ ﺐ أنﻳ‬
‫اﻟ‬
‫ﺜﻒ ‪C‬ﻳ ﺴﺎوي‬
‫ﺘﺮاض أن اﻟﺠﻬﺪ اﻷوﻟ ﻲ ﻟﻠﻤﻜ‬
‫ﺑﺎﻓ‬
‫ﺘﻢﺗﻠﺨﻴﺺﺗﺸﻐﻴﻞ اﻟﺪاﺋﺮة ﻓ ﻲ )‪Eq. (5.50‬‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ‪.‬ﻳ‬
‫اﻟﺨﺮج ‪Pav‬ﻳ ﺴﺎوي ﻣ‬
‫ﺻﻔ ﺮًا‪.‬‬
‫ﺒﺎف‬
‫دﻳ‬
‫جد‬ ‫‪=DD‬‬
‫ﻛﻲ‬
‫)‪(5.50‬‬
‫أو‬
‫ﺗﻲ‬
‫ك ‪iDDdt‬‬
‫ﺗﻴﻦ‬
‫ج‬
‫‪-‬‬
‫=‪ò‬‬
‫‪0‬‬
‫ﺗﻌﻄ ﻲ اﻟﺸﺮوط اﻟﻼزﻣ ﺔ ﻟﻤﻌﻠﻤﺎ ت اﻟﺪاﺋﺮة اﻟﻤﻜﺎﻓﺌ ﺔ‪k / C = VDD / T. :‬‬

‫ﻣﻌﺎدﻟ ﺔ اﻟﻤﻌﺎدﻟ ﺔ‪(5.49) .‬وﻣﻜﺎﻓ ﺊ‪(5.50) .‬‬
‫ﺘﻮﺳﻂ اﻟﻘﺪرة ﻓ ﻲ داﺋﺮة رﻗﻤﻴ ﺔ‪.‬‬
‫ﺒﻊ ﻣ‬
‫ﺘ‬‫ﺘ‬‫ﻓ ﻲ ﻇﻞ ﻫﺬه اﻟﻈﺮوف ‪،‬ﺗﻘﺪم اﻟﺪاﺋﺮة اﻟﻤﻜﺎﻓﺌ ﺔ اﻟﻤﻮﺿﺤ ﺔ وﺳﻴﻠ ﺔ ﻣﻼﺋﻤ ﺔ ﻟ‬
‫‪VDD‬‬
‫ﺗﻴﻦ‬
‫‪+‬‬ ‫ج‬
‫ﺑﺎﺋﻴ ﺔ‬
‫داﺋﺮة ﻛﻬﺮ‬ ‫ص‬
‫ﻣﻌﺮف‬ ‫ك ﻣﻌﺮف‬
‫ﺒﺎر‬
‫ﺘ‬‫ﺗﺤ ﺖ اﻻﺧ‬
‫‪-‬‬
‫ﺒﺎﻳ ﺲ‪.‬‬
‫ﺘﻮﺳﻂ اﻟﻘﺪرة ﻓ ﻲﺳ‬
‫اﻟﺸﻜﻞ ‪5.34‬دارة ﻣﻜﺎﻓﺌ ﺔ ﻟﻘﻴﺎس ﻣ‬
‫ﺘﻮﺳﻂ ﻗﻮة اﻟﻌﺎﻛ ﺲ‬

‫ﺜﺎل ‪5.15‬ﻣ‬
‫ﻣ‬
‫ﺑﻮﺻ ﺔ‬‫ﺒﺪﻳﻞ ﻣﻘﺪار ﻫﺎ ‪250‬رﻃﻞ ﻟﻜﻞ‬

‫ﺘﺮةﺗ‬
‫ﺘﻘﻨﻴ ﺔ اﻟﻤﺬﻛﻮرة أﻋﻼه ﻟﻔ‬
‫ﺑﺎﺳ‬
‫ﺜﺎل ‪5.4‬‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ ﻟﻠﻌﺎﻛ ﺲ ﻓ ﻲ اﻟﻤ‬
‫ﺘﻢﺗﺤﻠﻴﻞ ﻣ‬
‫ﻳ‬
‫ﺗﺞ ﻓ ﻲ اﻟﺸﻜﻞ‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ اﻟﻨﺎ‬
‫ﺗﻢ رﺳﻢ اﺳ‬
‫ﺘﺎﻟ ﻲ ‪C = 100 pF).‬‬
‫ﺑﺎﻟ‬
‫ﺑﻌ ﺔ ‪k = 1 ، VDD = 2.5 ،‬ﻓﻮﻟ ﺖ ‪ ،‬و‬
‫ﺑﻮﺻ ﺔ ﻣﺮ‬‫ﺑﻌ ﺔ ‪(T = 250‬رﻃﻞ ﻟﻜﻞ‬
‫ﻣﺮ‬
‫ﺘﺞ ﻋﻦ اﻷﻣﺮ ‪AVG SAEM.‬ﻗﻴﻤ ﺔ ‪160.32‬ﻣﻴﻐﺎواط ‪ ،‬ﻣﻤﺎﻳﻮﺿﺢ‬
‫ﺑﺤﻮاﻟ ﻲ ‪157.3‬ﻣﻴﻐﺎواط‪.‬ﻳﻨ‬‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ‬
‫‪5.35 ،‬ﻣﻤﺎﻳﻮﺿﺢ ﻣ‬
‫ﺜﺎل ‪5.10).‬ﻻﺣﻆ‬
‫ﺘﻘ ﺔ ﻓ ﻲ اﻟﻤ‬
‫ﺒ ﺔ ﻣﻦ ‪37.5 fJ‬اﻟﻤﺸ‬
‫ﺘﻴﻦ‪ .‬ﻫﺬه اﻷﺳﻄﻮاﻧﺎ تﺗﻜﺎﻓ ﺊ ﻃﺎﻗ ﺔ ﻣﻘﺪار ﻫﺎ ‪)39 fJ‬و ﻫ ﻲ ﻗﺮﻳ‬
‫ﺘﺎ اﻟﻄﺮﻳﻘ‬
‫ﺒ ﻲ ﻟﻜﻠ‬
‫ﺘﻘﺮﻳ‬
‫ﺘﻜﺎﻓﺆ اﻟ‬
‫اﻟ‬
‫ﺘﺮة وﺟﻴﺰة‬
‫ﺘﺠﺎوز اﻹﺧﺮاج ﻟﻔ‬
‫ﺘﻴﺎر ﻓ ﻲ اﻟﻌﺮض ‪ ،‬ﻋﻨﺪﻣﺎﻳ‬
‫ﺘﻘﺎل ﻣﻦ أﻋﲆ إﱃ ﻣﻨﺨﻔﺾ‪ .‬وﻳﺮﺟﻊ ذﻟﻚ إﱃ ﺣﻘﻦ اﻟ‬
‫ﺒ ﻲ اﻟﻄﻔﻴﻒ أ‬
‫اﻻﻧﺨﻔﺎض اﻟ ﺴﻠ‬
‫ﺘ ﺔ ﻟﻠﺸﻜﻞ ‪5.16).‬‬
‫ﺑ ﺔ اﻟﻤﺆﻗ‬
‫ﺘﺠﺎ‬
‫ﺘﻀﺢ ﻣﻦ اﻻﺳ‬
‫ﺑﻴﻦ اﻟﻤﺪﺧﻼ ت واﻟﻤﺨﺮﺟﺎ ت )ﻛﻤﺎﻳ‬‫ﺘﺮان اﻟ ﺴﻌﻮي‬
‫ﺘﻴﺠ ﺔ اﻻﻗ‬
‫‪VDD‬ﻧ‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫‪-4‬‬
‫‪× 10‬‬
‫‪1.8‬‬
‫ﺘﻮﺳﻂ اﻟﻄﺎﻗ ﺔ‬‫ﻣ‬

‫‪1.6‬‬
‫)ﺧﻼل دورة واﺣﺪة(‬
‫‪1.4‬‬
‫‪1.2‬‬
‫ﺒﻴﺬ ‪0® 1 :‬‬
‫اﻟﻨ‬
‫‪1‬‬
‫‪0.8‬‬
‫‪0.6‬‬
‫‪0.4‬‬
‫‪0.2‬‬
‫‪0‬‬
‫ﺘﺨﺪام‬
‫ﺘﻘﺎق اﺳ‬
‫ﺷﻜﻞ ‪5.35‬اﺷ‬
‫‪0‬‬ ‫‪0.5‬‬ ‫‪1‬‬ ‫‪1.5‬‬ ‫‪2‬‬ ‫‪2.5‬‬
‫ﺒﺎﻳ ﺲ‪.‬‬
‫ﺳ‬
‫‪-10‬‬
‫ر)‬ ‫‪× 10‬‬
‫ﺛﻴﺮه ﻋﲆ اﻟﻌﺎﻛ ﺲ‬
‫ﺗﺄ‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ و‬
‫‪5.6‬اﻟﻤﻨﻈﻮر‪ :‬ﻣﻘﻴﺎس اﻟ‬
‫اﻟﻤﻘﺎﻳﻴ ﺲ‬
‫ﺑﻌﺾ‬‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ ﻋﲆ‬
‫ﺛﻴﺮﺗﻮﺳﻴﻊ ﻧﻄﺎق اﻟ‬
‫ﺘﻜﺸﻔﻨﺎﺗﺄ‬
‫ﻓ ﻲ اﻟﻘ ﺴﻢ ‪3.5 ،‬اﺳ‬
‫ﺘﺄﺧﻴﺮ واﻟﻄﺎﻗ ﺔ‪ .‬ﻣﻦ أﺟﻞ اﻟﻮﺿﻮح ﻧﺤﻦ‬
‫ﺜﻞ اﻟﻤﻨﻄﻘ ﺔ واﻟ‬
‫ﺘﺼﻤﻴﻢ اﻟﻤﻬﻤ ﺔ ﻣ‬
‫ﻣﻌﻠﻤﺎ ت اﻟ‬
‫ﺗﺞ )اﻟﺠﺪول ‪3.8).‬‬ ‫ً‬
‫ﺑﻌﻀﺎ ﻣﻦ أ ﻫﻢ اﻹدﺧﺎﻻ ت ﻓ ﻲ ﺟﺪول اﻟﻘﻴﺎس اﻟﻨﺎ‬‫ﻛﺮر ﻫﻨﺎ‬
‫ﺘﻮاﻟ ﻲ(‪.‬‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ واﻟﺠﻬﺪ ‪ ،‬ﻋﲆ اﻟ‬
‫ﺜﻞ ‪S‬و ‪U‬ﻣﻌﻠﻤﺎ ت ﻗﻴﺎس اﻟ‬
‫ﺗﻤ‬‫اﻟﺠﺪول ‪5.3‬ﺳﻴﻨﺎرﻳﻮ ﻫﺎ ت اﻟﻘﻴﺎس ﻟﻸﺟﻬﺰة ﻗﺼﻴﺮة اﻟﻘﻨﺎة )‬
‫ﻣﻌﺎﻣﻞ‬ ‫ﻋﻼﻗ ﺔ‬ ‫ﺗﺤﺠﻴﻢ ﻛﺎﻣﻞ‬ ‫ﺘﺤﺠﻴﻢ اﻟﻌﺎم‬

‫اﻟ‬ ‫ﺑﺖ‬
‫ﺜﺎ‬
‫ﺗﺤﺠﻴﻢ اﻟﺠﻬﺪ اﻟ‬
‫‪2‬‬ ‫‪2‬‬ ‫‪2‬‬

‫اﻟﻤﻨﻄﻘ ﺔ ‪ /‬اﻟﺠﻬﺎز‬ ‫‪WL‬‬ ‫‪1 /‬س‬ ‫‪1 /‬س‬ ‫‪1 /‬س‬
‫ﺘﺄﺧﻴﺮ اﻟﺠﻮ ﻫﺮي‬

‫اﻟ‬ ‫روﻧﻜﻴ ﺖ‬
‫‪1 /‬س‬ ‫‪1 /‬س‬ ‫‪1 /‬س‬
‫‪2‬‬
‫اﻟﻄﺎﻗ ﺔ اﻟﺠﻮ ﻫﺮﻳ ﺔ‬ ‫‪1 /‬س‬
‫‪3‬‬
‫‪1 / SU2‬‬ ‫‪1 /‬س‬
‫‪CgateV‬‬
‫‪2‬‬ ‫‪2‬‬
‫اﻟﻘﻮة اﻟﺠﻮ ﻫﺮﻳ ﺔ‬ ‫ﺘﺄﺧﻴﺮ‬
‫اﻟﻄﺎﻗ ﺔ ‪ /‬اﻟ‬ ‫‪1 /‬س‬ ‫‪ 1/‬ش‬ ‫‪1‬‬
‫‪2‬‬ ‫‪2‬‬
‫ﺜﺎﻓ ﺔ اﻟﻄﺎﻗ ﺔ‬
‫ﻛ‬ ‫ف ‪ /‬اﻟﻤﻨﻄﻘ ﺔ‬ ‫‪1‬‬ ‫سﻲ‬
‫‪/‬ﻓ‬ ‫س‬
‫ﺒﺮ ‪ ١٩٩٩ ١١:٤١ ،‬ص‬

‫ﺛﻨﻴﻦ ‪٦ ،‬ﺳ‬
‫اﻟﻘ ﺴﻢ ‪5.6‬‬ ‫ﺛﻴﺮه ﻋﲆ ﻣﻘﺎﻳﻴ ﺲ اﻟﻌﺎﻛ ﺲ‬

‫ﺗﺄ‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ و‬
‫اﻟﻤﻨﻈﻮر‪ :‬ﻣﻘﻴﺎس اﻟ‬ ‫‪189‬‬
‫ﺘﻮﻗﻌﺎ ت اﻟﻨﻈﺮﻳ ﺔﻳﻤﻜﻦ‬

‫ﻟﺼﺤ ﺔ ﻫﺬه اﻟ‬
‫ﺒﺔ‬
‫ﺘﺤﻘﻖ ﻣﻨﻬﺎ ﻣﻦ ﺧﻼل اﻟﻨﻈﺮ إﱃ اﻟﻮراء وﻣﺮاﻗ‬
‫ﻳﻤﻜﻦ اﻟ‬
‫ﺑﺎﻟﻔﻌﻞ‬‫ﺘﻨﺎﻗﺺ‬
‫ﺑ ﺔﻳ‬
‫ﺒﻮا‬ ‫ﻧﻘﺪر ت ﺧﻼل اﻟﻌﻘﻮد اﻟﻤﺎﺿﻴ ﺔ‪ .‬ﻣﻦ اﺷ‬
‫ﺘﻘﺎق أنﺗﺄﺧﻴﺮ اﻟ‬ ‫ﻧﺤﻦ‬
‫ﺗﺠﺎ ﻫﺎ‬
‫واﻻ‬
‫ﺑﻤﻌﺪل ‪13٪ /‬ﺳﻨ ﺔ ‪ ،‬أو اﻟﻨﺼﻒ‬‫أﺿﻌﺎﻓﺎ ﻣﻀﺎﻋﻔ ﺔ‬

‫ﻛﻞ ﺧﻤ ﺲﺳﻨﻮا ت‪ .‬ﻫﺬا اﻟﻤﻌﺪل ﻋﲆ اﻟﻤ ﺴﺎر ﻣﻊ‬
‫ﺘﻮﺳﻄﺎ ت ‪S.‬‬
‫ﺒﺆ اﻟﺠﺪول ‪5.3 ،‬ﻣﻨﺬ ﻣ‬
‫ﺗﻨ‬
‫ﺑﺎﻟﻔﻌﻞ‬‫ﺣﻮاﻟ ﻲ ‪1.15‬ﻛﻤﺎ ﻓﻌﻠﻨﺎ‬
‫ﺗﺄﺧﻴﺮ ‪2-‬‬
‫ﻟﻮﺣﻆ ﻓ ﻲ اﻟﺸﻜﻞ ‪3.39.‬‬
‫ﺑﻌ ﺔ ﻟﺪﻳﻬﺎ‬
‫ﺑ ﺔ ﻣﻊ ﻣﺮوﺣ ﺔ ﻣﻦ أر‬
‫ﺑﻮا‬
‫ﻣﺪﺧﻼ ت ‪NAND‬‬
‫ﺘﻴﻨﻴﺎ ت إﱃ‬
‫ﺛﺎﻧﻴ ﺔ ﻓ ﻲ اﻟ ﺴ‬‫ﺘﻘﻠ ﺖ ﻣﻦ ﻋﺸﺮا ت اﻟﻨﺎﻧﻮ‬
‫اﻧ‬
‫ﺛﺎﻧﻴ ﺔ ﻓ ﻲ ﻋﺎم ‪2000 ،‬و‬
‫ﻋﺸﺮ ﻧﺎﻧﻮ‬
‫ﺑ ﺔ )ﻣﻦ ‪[Dally98]).‬‬
‫ﺒﻮا‬
‫ﺗﺤﺠﻴﻢﺗﺄﺧﻴﺮ اﻟ‬
‫اﻟﺸﻜﻞ ‪5.36‬‬
‫ﺑﺤﻠﻮل‬‫ﺛﺎﻧﻴ ﺔ‬‫ﺒﻴﻜﻮ‬
‫ﺑﻀﻊ ﻋﺸﺮا ت ﻣﻦ اﻟ‬‫ﺘﻮﻗﻊ أنﺗﻜﻮن‬
‫ﻣﻦ اﻟﻤ‬
‫‪2010.‬‬
‫ﺘﻰ وﻗ ﺖ ﻗﺮﻳ ﺐ‪.‬‬
‫ﺜﺎﻧﻴ ﺔ ﺣ‬
‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ أوﻟﻮﻳ ﺔ ﻣﻦ اﻟﺪرﺟ ﺔ اﻟ‬
‫ﻛﺎن اﻟﺤﺪ ﻣﻦﺗ‬
‫ﺘﻘﺪﻳﺮا ت ﻓ ﻲ اﻟﺸﻜﻞ ‪5.37 ،‬‬
‫ﺑﻴﻦ اﻟ‬‫ﺒﻴﺎﻧ ﻲ‬
‫ﺑﺸﻜﻞ ﻫﺎﻣﺸ ﻲ ﻓﻘﻂ‪.‬ﻳﻈﻬﺮ اﻟﺮﺳﻢ اﻟ‬‫ﺘﺎﺣ ﺔ‬
‫ﺘﺼﻤﻴﻢ ﻣ‬
‫ﺑ ﺔ أو اﻟ‬
‫ﺑﻮا‬‫ﺒﺪﻳﺪ ﻟﻜﻞ‬
‫ﺘ‬‫ﺛﻢ ‪ ،‬ﻓﺈن إﺣﺼﺎءا ت اﻟ‬‫وﻣﻦ‬
‫ﺒﻴﺮ‬
‫ﺜﺎﻓ ﺔ اﻟﻘﺪرة اﻟﻤﻘﺎﺳ ﺔ ﻋﲆ ﻧﻄﺎق ﻛ‬
‫واﻟﺬيﻳﺮﺳﻢ ﻛ‬
‫ﺘﻼف‬
‫ﺑﻴﻦ ‪1980‬و ‪1995.‬ﻋﲆ اﻟﺮﻏﻢ ﻣﻦ اﻻﺧ‬‫ﺘﺠ ﺔ‬
‫ﺘﺼﺎﻣﻴﻢ اﻟﻤﻨ‬
‫ﻋﺪد اﻟ‬
‫ﺒﺎ‬
‫ﺜﺎﻓ ﺔ اﻟﻄﺎﻗ ﺔﺗﻘﺮﻳ ً‬
‫ُﻈﻬﺮ زﻳﺎدة ﻛ‬
‫ﺘ ﺔ ‪-‬ﻳ‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ اﻟ‬
‫ﺑﺎﻟﻨ ﺴ‬‫ﺘﻰ‬
‫ﺒﻴﺮ ‪-‬ﺣ‬
‫ﻛ‬
‫‪2‬‬
‫ﺑ ﺖ اﻟﻤﻘﺪم ﻓ ﻲ‬
‫ﺜﺎ‬ ‫‪S.‬ﻳ‬
‫ﺘﻮاﻓﻖ ﻣﻊﺳﻴﻨﺎرﻳﻮﺗﺤﺠﻴﻢ اﻟﺠﻬﺪ اﻟ‬ ‫‪.‬ﻣﻊﻫﺬا‬
‫ﺒ ﺐﺗ ﺴﺮﻳﻊ ﻣﻘﻴﺎس ﻋﻤﺮ‬
‫ﺑﺴ‬‫ﺘﺔ ‪-‬‬
‫ﺑ‬‫ﺛﺎ‬‫ﺜﺎﻓ ﺔ ﻃﺎﻗ ﺔ‬
‫ﺑﻜ‬‫ﺒﺄ‬
‫ﺘﻨ‬‫ﺘﺪرج اﻟﻜﺎﻣﻞ ‪-‬اﻟﺬيﻳ‬
‫ﺴﺠﺎﻣﺎ ﻣﻊ ﻧﻤﻮذج اﻟ‬
‫ً‬ ‫ﺜﺮ اﻧ‬
‫ﺘﻮﻗﻊﺳﻴﻨﺎرﻳﻮ أﻛ‬
‫اﻟﺠﺪول ‪5.3.‬ﻟﻠ ﺴﻨﻮا ت اﻷﺧﻴﺮة ‪ ،‬ﻧ‬
‫ﺘﻰﺗﺤ ﺖ‬
‫ﺘ ﻲﺗﻘﻠﻞ اﻟﻄﺎﻗ ﺔ‪ .‬ﺣ‬
‫ﺘﺼﻤﻴﻢ اﻟ‬
‫ﺘﻘﻨﻴﺎ ت اﻟ‬
‫ﺑ‬‫ﺘﻤﺎم‬
‫ﺑﺎﻟﻔﻮﻟ ﺖ وزﻳﺎدة اﻻ ﻫ‬‫اﻹﻣﺪاد‬
‫ﺒﺮ ﻣﻦ أي وﻗ ﺖ ﻣﻀﻰ‪.‬‬
‫ﺒ ﺐ أﺣﺠﺎم اﻟﻘﻮاﻟ ﺐ اﻷﻛ‬
‫ﺑﺴ‬‫ﺒﺪﻳﺪ اﻟﻄﺎﻗ ﺔ ﻟﻜﻞ ﺷﺮﻳﺤ ﺔ ﻓ ﻲ اﻟﺰﻳﺎدة‬
‫ﺘﻤﺮﺗ‬
‫ﻓ ﻲ ﻫﺬه اﻟﻈﺮوف ‪،‬ﺳﻴ ﺴ‬
‫‪2‬‬
‫‪µ S.‬‬
‫ﺜﺎﻓ ﺔ اﻟﻄﺎﻗ ﺔ ﻓ ﻲ اﻟﻤﻌﺎﻟﺠﺎ ت اﻟﺪﻗﻴﻘ ﺔ واﻟﻤﻌﺎﻟﺠﺎ ت‬

‫ﺗﻄﻮر ﻛ‬
‫اﻟﺸﻜﻞ ‪5.37‬‬
‫ﺒﻴﻊ ‪S‬إﱃ ‪1‬‬
‫ﺘﻢﺗﻄ‬
‫‪DSP ،‬ﻛﺪاﻟ ﺔ ﻟﻌﺎﻣﻞ اﻟﻘﻴﺎس ‪S ([Sakurai]).‬ﻳ‬
‫ﻟﻌﻤﻠﻴ ﺔ ‪4‬ﻣﻢ‪.‬‬
‫س‬
‫ﺑﻪ ﻋﻴ ﺐ ﻓﺎدح واﺣﺪ‪ :‬اﻷداء و‬‫ﻧﻤﻮذج اﻟﻘﻴﺎس اﻟﻤﻘﺪم‬

‫ﺘ ﺔﺗﺄﺧﺬ ﻣﻌﻠﻤﺎ ت اﻟﺠﻬﺎز ﻓﻘﻂ‬
‫ﺑﺤ‬‫أرﻗﺎﻣﺎ "ﺟﻮ ﻫﺮﻳ ﺔ"‬
‫ً‬ ‫ﺒﺆا ت اﻟﻄﺎﻗ ﺔ‬
‫ﺘﺞﺗﻨ‬
‫ﺗﻨ‬
‫ﺘﻠ ًﻔﺎ‬
‫ﺒﻴﻨ ﻲﺗﻈﻬﺮ ﻣﺨ‬
‫ﺘﺞ أن أﺳﻼك اﻟ‬
‫ﺘﻨ‬‫داﺧﻞ اﻟﺤ ﺴﺎ ب‪ .‬ﻓ ﻲ اﻟﻔﺼﻞ ‪4 ،‬اﺳ‬
‫ﺘﺤﺠﻴﻢ اﻟ ﺴﻠﻮﻛ ﻲ ‪ ،‬و ﻫﺬا اﻟﻄﻔﻴﻠ ﻲ اﻟ ﺴﻠﻜ ﻲ ﻗﺪﻳﻬﻴﻤﻦ ﻋﲆ اﻷداء اﻟﻌﺎم‪.‬‬
‫اﻟ‬
‫ﺑﺮﻋﻢ اﻟﻄﺎﻗ ﺔ‬‫ﺗﻔﺮﻳﻎﺳﻌﺎ ت اﻟ ﺴﻠﻚ ﻗﺪﻳﻬﻴﻤﻦ ﻋﲆ‬
‫ﺜﻞ ‪ ،‬ﻓﺈن ﺷﺤﻦ و‬
‫ﺑﺎﻟﻤ‬
‫و‬
‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﺒﺎر‬
‫ﺘ‬‫ﺘﺮكﻳﺄﺧﺬ ﻓ ﻲ اﻻﻋ‬
‫ﺑﻨﺎء ﻧﻤﻮذج ﻣﺸ‬‫ﺘﻌﻴﻦ ﻋﲆ اﻟﻤﺮء‬
‫ﺣﺎ ‪،‬ﻳ‬
‫ﺜﺮ وﺿﻮ ً‬
‫اﺣﺼﻞ ﻋﲆ‪ .‬ﻟﻠﺤﺼﻮل ﻋﲆ ﻣﻨﻈﻮر أﻛ‬
‫ﺛﻴﺮ اﻟ ﺴﻌ ﺔ اﻟ ﺴﻠﻜﻴ ﺔ و‬
‫ﻧﻤﺎذجﺗﺤﺠﻴﻢ اﻟﺠﻬﺎز واﻷﺳﻼك ﻓ ﻲ وﻗ ﺖ واﺣﺪ‪.‬ﺗﺄ‬
‫ﺘﺮض أن ﻣﻘﺎوﻣ ﺔ‬
‫ﺘ ﺔ اﻟﻤﻘﺪﻣ ﺔ ﻓ ﻲ اﻟﻔﺼﻞ ‪4.‬ﻋﻼوة ﻋﲆ ذﻟﻚ ‪ ،‬ﻧﻔ‬
‫ﺘﻤﺪ ﻧﻤﻮذج اﻟﻤﻘﺎوﻣ ﺔ اﻟ‬
‫ﺗﻢﺗﻠﺨﻴﺺﺳﻠﻮك اﻟﻘﻴﺎس ﻓ ﻲ اﻟﺠﺪول ‪5.4.‬ﻧﻌ‬
‫اﻟ ﺴﺎﺋﻖﺗﻬﻴﻤﻦ ﻋﲆ‬
‫ﺘﻮﺳﻄ ﺔ اﻟﻄﻮﻳﻠ ﺔ‪.‬‬
‫ﺒ ﺔ ﻟﻸﺳﻼك اﻟﻘﺼﻴﺮة إﱃ اﻟﻤ‬
‫ﺑﺎﻟﻨ ﺴ‬‫ﺘﺄﻛﻴﺪ‬
‫ﺑﺎﻟ‬‫ﻣﻘﺎوﻣ ﺔ اﻷﺳﻼك ‪ ،‬و ﻫﺬا ﻫﻮ اﻟﺤﺎل‬
‫ﺜﻞ‬
‫ﺑﻴﻨﻤﺎﻳﺮﻣﺰ ‪SL‬إﱃ ﻋﺎﻣﻞﺗﺤﺠﻴﻢ ﻃﻮل اﻟ ﺴﻠﻚ‪.‬ﻳﻤ‬‫ﺘﻮاﻟ ﻲ ‪،‬‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ واﻟﺠﻬﺪ ‪ ،‬ﻋﲆ اﻟ‬
‫ﺜﻞ ‪S‬و ‪U‬ﻣﻌﻠﻤﺎ تﺗﺤﺠﻴﻢ اﻟ‬
‫اﻟﺠﺪول ‪5.4‬ﺳﻴﻨﺎرﻳﻮ ﻫﺎ ت اﻟﻘﻴﺎس ﻟ ﺴﻌ ﺔ اﻷﺳﻼك‪.‬ﺗﻤ‬
‫ﺘﺪاﺧﻠ ﺔ‪.‬‬
‫ﺘﻬﺪﻳ ﺐ واﻟ ﺴﻌﺎ ت اﻟﻤ‬
‫ﺛﻴﺮ اﻟ‬
‫ﺗﺄ‬
‫‪ec‬‬
‫ﻣﻌﺎﻣﻞ‬ ‫ﻋﻼﻗ ﺔ‬ ‫ﺘﺤﺠﻴﻢ اﻟﻌﺎم‬

‫اﻟ‬
‫ﺳﻌ ﺔ اﻷﺳﻼك‬ ‫‪ WL /‬ت‬ ‫‪ec / SL‬‬
‫ﺗﺄﺧﺮ اﻷﺳﻼك‬ ‫روﻧﻴﻨ ﺖ‬ ‫‪ec / SL‬‬
‫‪2‬‬ ‫‪2‬‬
‫ﻃﺎﻗ ﺔ اﻷﺳﻼك‬ ‫ﺘﻒ‬
‫ﺳﻴﻨ‬ ‫‪ec / SLU‬‬
‫ﺘﺄﺧﻴﺮ اﻟﺠﻮ ﻫﺮي‬

‫ﺗﺄﺧﺮ اﻷﺳﻼك ‪ /‬اﻟ‬ ‫ﻧﻈﺎم ‪ecS / SL‬‬
‫ﻃﺎﻗ ﺔ اﻷﺳﻼك ‪ /‬اﻟﻄﺎﻗ ﺔ اﻟﺠﻮ ﻫﺮﻳ ﺔ‬ ‫ﻧﻈﺎم ‪ecS / SL‬‬
‫ﺘﺼﺮ ﻋﲆ زﻳﺎدة ﻣﻊ ‪ec‬‬

‫ﺛﻴﺮﻳﻘ‬
‫ﺘﺄ‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ‪ .‬ﻫﺬا اﻟ‬
‫ﺘ ﺴ ﺐ أ ﻫﻤﻴ ﺔ ﻣﻊ ﻣﻘﻴﺎس اﻟ‬
‫ﺑﻂ )واﻟﻄﺎﻗ ﺔ(ﻳﻜ‬
‫ﺘﺮا‬
‫ﺘﺄﺧﻴﺮ اﻟﻨﺎﺟﻢ ﻋﻦ اﻟ‬
‫ﺑﺄن اﻟ‬‫ﺒﺄ اﻟﻨﻤﻮذج‬
‫ﺘﻨ‬‫ﻳ‬
‫ﺘﺮة ﻗﺼﻴﺮة‬
‫ﻟﻔ‬
‫ﺘﻮﺳﻂ واﻟﻄﻮﻳﻞ‬
‫ﺜﺮ ﺻﺮاﺣ ﺔ ﻋﲆ اﻟﻤﺪى اﻟﻤ‬
‫ﺒﺢ أﻛ‬
‫اﻷﺳﻼك ‪(S = SL ) ،‬ﻟﻜﻨﻬﺎﺗﺼ‬
‫ﺒ ﺔ اﻷﺳﻼك ﻋﲆ‬
‫ﺒﺎر ﻣﺠﻤﻮﻋ ﺔ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.38.‬ﻛﻴﻒ ﻧ ﺴ‬
‫ﺘ‬‫ﺘﺎﺟﺎ ت ﻣﻦ ﺧﻼل ﻋﺪد ﻣﻦ اﻟﺪراﺳﺎ ت ‪ ،‬وﻳﺮد اﺧ‬
‫ﺘﻨ‬‫ﺗﻢﺗﺄﻛﻴﺪ ﻫﺬه اﻻﺳ‬
‫اﻷﺳﻼك ‪(SL < S).‬‬
‫اﻟﻤ ﺴﺎ ﻫﻤﺎ ت اﻟﺠﻮ ﻫﺮﻳ ﺔ‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ‬
‫ﺑﺎﻟ‬‫ﺘﻌﻠﻖ‬
‫ﺑ ﺔ ﻓﻴﻤﺎﻳ‬
‫ﺒﻮا‬
‫ﺒ ﺔﺗﺄﺧﻴﺮ اﻟ ﺴﻠﻚ ‪/‬ﺗﺄﺧﻴﺮ اﻟ‬
‫ﺗﻄﻮر ﻧ ﺴ‬
‫اﻟﺸﻜﻞ ‪5.38‬‬
‫)ﻣﻦ ]ﻓﻴﺸﺮ ‪98]).‬‬
‫ﺘﺼﻤﻴﻢ ‪،‬‬
‫ﺑﻨﻴ ﺔ اﻟﻨﻈﺎم ‪ ،‬وﻣﻨﻬﺠﻴ ﺔ اﻟ‬‫ﺜﻞ‬
‫ﺘﻘﻠ ﺔ ﻣ‬
‫ﺘﻤﺪ ﻋﲆ ﻣﺠﻤﻮﻋ ﺔ واﺳﻌ ﺔ ﻣﻦ أﺟﺰاء ‪parame‬اﻟﻤ ﺴ‬
‫ﺑﻠ ﺔ ﻟﻠﻨﻘﺎ ش ‪،‬ﻷﻧﻬﺎﺗﻌ‬
‫ﺘﻄﻮر ﻓ ﻲ اﻟﻮاﻗﻊ ﻗﺎ‬
‫ﺳﻮفﺗ‬
‫ﺒﻴﻨ ﻲ‬
‫ﺘﻮر ‪ ،‬واﻟ‬
‫و‬
‫ﺘﺎﻟ ﻲ ﻗﺪﻳﻜﻮن ﻣ ً‬
‫ﺒﺎﻟﻐﺎ‬ ‫ﺑﺎﻟ‬
‫ﺒﻞ اﻟﻘﺮﻳ ﺐ ﺟﺪًا ‪ ،‬و‬
‫ﺘﻘ‬‫ﺒﻴﻨ ﻲ ﻓ ﻲﺗﻮﻗﻒ أداء ‪CMOS‬ﻓ ﻲ اﻟﻤ ﺴ‬
‫ﺗﺼﺎل اﻟ‬
‫ﺒ ﺐ ﻓﻴﻪ اﻻ‬
‫ﺘﺴ‬‫اﻟﻤﻮاد‪.‬ﺳﻴﻨﺎرﻳﻮﻳﻮم اﻟﻘﻴﺎﻣ ﺔ اﻟﺬي ﻗﺪﻳ‬
‫ﻓﻴﻪ‪ .‬وﻣﻊ ذﻟﻚ ‪ ،‬ﻓﻤﻦ اﻟﻮاﺿﺢ أنﺗﻠﻚ اﻟﺰﻳﺎدة‬
‫ﺜﻞ ‪Sylvester99]).‬‬
‫ﺗﺤ ﺴﻴﻨﻬﺎ )ﻣ‬
‫ﺘﺎﻟ ﻲ و‬
‫ﺒﻴﻨ ﻲ ﺿﺮورة ﻣﻄﻠﻘ ﺔ ‪ ،‬وﻗﺪﻳﻐﻴﺮ ﻃﺮﻳﻘ ﺔﺗﺼﻤﻴﻢ دواﺋﺮ اﻟﺠﻴﻞ اﻟ‬
‫ﺑﺎﻟ‬‫ﺘﻤﺎم‬
‫ﺒﺮ اﻻ ﻫ‬
‫ﺘ‬‫ﻳﻌ‬
‫ﺣﺎ‬
‫ﺒﺎ ً‬
‫ﺒﺮ ‪1999‬اﻟ ﺴﺎﻋ ﺔ ‪ 11:41‬ﺻ‬
‫اﻟﻘ ﺴﻢ ‪5.7‬ﻣﻠﺨﺺ‬ ‫‪191‬‬
‫‪5.7‬ﻣﻠﺨﺺ‬
‫ﺑ ﺔ‪:‬‬
‫ﺒﻮا‬
‫ﺋﻴ ﺴﻴ ﺔ ﻟﻠ‬
‫ﺘﻠﺨﺺ اﻟﺨﺼﺎﺋﺺ اﻟﺮ‬
‫ﺑ ﺖ‪.‬ﺗ‬‫ﺘﻌﻤ ًﻘﺎ ﻟﻌﺎﻛ ﺲ ‪CMOS‬اﻟ‬
‫ﺜﺎ‬ ‫ً‬
‫ﺗﺤﻠﻴﻼ دﻗﻴ ًﻘﺎ وﻣ‬‫ﻗﺪم ﻫﺬا اﻟﻔﺼﻞ‬
‫ﺑﻞ ﻟﻠ ﺴﺤ ﺐ‪ .‬ﻋﺎدة ﻣﺎﻳﻜﻮن ‪PMOS‬أﻋﺮض ﻣﻦ‬

‫ﺑﻞ ﻟﻠ ﺴﺤ ﺐ وﺟﻬﺎز ‪NMOS‬اﻟﻘﺎ‬
‫ﺑﻴﻦ ﻗ ﺴﻢ ‪PMOS‬اﻟﻘﺎ‬‫ﺑﺖ‬
‫ﺜﺎ‬
‫•ﻳﺠﻤﻊ ﻋﺎﻛ ﺲ ‪CMOS‬اﻟ‬
‫ﺗﻪ اﻟﺤﺎﻟﻴ ﺔ ﻋﲆ اﻟﻘﻴﺎدة‪.‬‬
‫‪NMOS‬ﻧﻈ ﺮًا ﻟﻘﺪرا‬
‫ﺘﻮر‪ .‬ﻫﻮاﻣ ﺶ ﺿﻮﺿﺎء‬

‫ﺘﺄرﺟﺢ اﻟﻤﻨﻄﻘ ﻲ ﺟﻬﺪ اﻹﻣﺪاد وﻟﻴ ﺲ داﻟ ﺔﻷﺣﺠﺎم اﻟ‬
‫ﺒﺎ‪.‬ﻳ ﺴﺎوي اﻟ‬
‫ﺜﺎﻟﻴ ﺔﺗﻘﺮﻳ ً‬
‫ﺑﺨﺎﺻﻴ ﺔ ﻧﻘﻞ اﻟﺠﻬﺪ اﻟﻤ‬‫ﺑﺔ‬
‫ﺒﻮا‬
‫ﺘﻤﻴﺰ اﻟ‬
‫ﺗ‬‫•‬
‫ﺑ ﺔ اﻟﺤﺎﻟ ﺔ‬
‫ﺘﺠﺎ‬
‫ﺛﺮ اﺳ‬
‫ﺘﺄ‬
‫ﺘﺮ ب ﻣﻦ ‪VDD / 2.‬ﻻﺗ‬
‫ﺘ ﺴﺎوﻳ ﺔ(ﺗﻘ‬
‫ﺘﻮر ‪PMOS‬و ‪NMOS‬ﻗﻮة دﻓﻊﺗﻴﺎر ﻣ‬
‫ﺛﻞ )ﺣﻴ ﺚﻳﻜﻮن ﻟﺪىﺗﺮاﻧﺰﺳ‬
‫ﺘﻤﺎ‬
‫اﻟﻌﺎﻛ ﺲ اﻟﻤ‬
‫ﺑﺎﻟﻤﺮوﺣ ﺔ‬‫ﺘﻘﺮة‬
‫اﻟﻤ ﺴ‬
‫ﺧﺎرج‪.‬‬
‫ﺘﻐﺮﻗﻪ ﺷﺤﻦ أوﺗﻔﺮﻳﻎ‬

‫ﺘﺸﺎره اﻟﻮﻗ ﺖ اﻟﺬيﻳ ﺴ‬
‫•ﻳ ﺴﻴﻄﺮ ﻋﲆﺗﺄﺧﻴﺮ اﻧ‬
‫ﺒﻬﺎ ﻛـ‬
‫ﺜﻒﺗﺤﻤﻴﻞ ‪CL .‬إﱃ اﻟﺪرﺟ ﺔ اﻷوﱃ ‪،‬ﻳﻤﻜﻦﺗﻘﺮﻳ‬
‫ﻣﻜ‬
‫=‬ ‫‪æ ö tp 0.69CL‬‬ ‫‪èø2‬‬

‫‪-----------------------------‬‬
‫‪Reqn + Reqp‬‬
‫ﺘﻮر ﻋﲆﺗﺤ ﺴﻴﻦ اﻷداء‬

‫ﺘﻨﻔﻴﺬ اﻟﺪواﺋﺮ ﻋﺎﻟﻴ ﺔ اﻷداء‪ .‬ﻗﺪﻳ ﺴﺎﻋﺪﺗﺤﺠﻴﻢ اﻟ‬
‫ﺜﺮ اﻟﻮﺳﺎﺋﻞ ﻓﻌﺎﻟﻴ ﺔ ﻟ‬
‫اﻟﺤﻔﺎظ ﻋﲆﺳﻌ ﺔ اﻟﺤﻤﻞ ﺻﻐﻴﺮة ﻫﻮ أﻛ‬
‫ﺘﺪﻓﻖ واﻷﺳﻼك‪.‬‬
‫ﺘﺄﺧﻴﺮﻳ ﺴﻴﻄﺮ ﻋﻠﻴﻪ اﻟ ﺴﻌ ﺔ اﻟﺨﺎرﺟﻴ ﺔ )أو اﻟﺤﻤﻞ( ﻟﻠ‬
‫ﻃﺎﻟﻤﺎ أن اﻟ‬
‫ﺒﺪﻳﺪ‬
‫ﺘ‬‫ﺘﻬﻠﻜ ﺔ ﻓ ﻲ اﻟﺸﺤﻦ ‪f.‬اﻟ‬
‫ﺒﺪد اﻟﻄﺎﻗ ﺔﺗﻬﻴﻤﻦ ﻋﻠﻴﻪ اﻟﻄﺎﻗ ﺔ اﻟﺪﻳﻨﺎﻣﻴﻜﻴ ﺔ اﻟﻤ ﺴ‬
‫ﺗ‬‫•‬
‫‪2‬‬
‫ﺒﺪﻳﺪ اﻟﻨﺎﺟﻢ ﻋﻦ‬
‫ﺘ‬‫ﺒﻜ ﺔ‪.‬ﻳﻤﻜﻦ اﻟﺤﺪ ﻣﻦ اﻟ‬
‫ﺘﻨﺎﺳ ﺐ ﻣﻊ اﻟﻨﺸﺎط ﻓ ﻲ اﻟﺸ‬
‫ﺑﻤﺎﻳ‬
‫ﺑﻮاﺳﻄ ﺔ ‪P0® 1 CLVDD‬‬‫ﺘﻢﺗﻘﺪﻳﻤﻬﺎ‬
‫ﺜﻒ اﻟﺤﻤﻞ‪.‬ﻳ‬
‫ﺗﻔﺮﻳﻎ ﻣﻜ‬
‫و‬
‫ﺒﺪﻳﺪ اﻟ ﺴﺎﻛﻦ‬
‫ﺘ‬ ‫ً‬
‫ﻋﺎدةﺗﺠﺎ ﻫﻞ اﻟ‬ ‫ﺘﻜﻴﻴﻒ اﻟﺪﻗﻴﻖ ﻟﻤﻨﺤﺪرا ت اﻹﺷﺎرة‪.‬ﻳﻤﻜﻦ‬
‫ﺒﺪﻳﻞ ﻋﻦ ﻃﺮﻳﻖ اﻟ‬
‫ﺘ‬‫ﺛﻨﺎء اﻟ‬
‫ﺘ ﻲﺗﺤﺪ ث أ‬
‫ﺒﺎﺷﺮ اﻟ‬
‫ﺗﻴﺎرا ت اﻟﻤ ﺴﺎر اﻟﻤ‬
‫ﺒ ﺔ اﻟﻔﺮﻋﻴ ﺔ‪.‬‬
‫ﺘ‬‫ﺘﻴﺎرا ت اﻟﻌ‬
‫ﺘﻴﺠ ﺔ ﻟ‬
‫ﺒﻞ ﻧ‬
‫ﺘﻘ‬‫ﺋﻴ ﺴ ًﻴﺎ ﻓ ﻲ اﻟﻤ ﺴ‬ ‫ً‬
‫ﻋﺎﻣﻼ ر‬ ‫ﺒﺢ‬
‫وﻟﻜﻨﻪ ﻗﺪﻳﺼ‬
‫ﺣﺎ إذاﺗﻢ‬
‫ﺜﺮ وﺿﻮ ً‬
‫ﺛﻴﺮ أﻛ‬
‫ﺘﺄ‬
‫ﺑ ﺔ‪.‬ﻳﻜﻮن اﻟ‬
‫ﺒﻮا‬
‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ ﻟﻠ‬
‫ﺘﺸﺎر واﺳ‬
‫ﺘﻘﻠﻴﻞ اﻟﻤ ﺴﺎﺣ ﺔ و‬
‫ﺘﻜﻨﻮﻟﻮﺟﻴﺎ ﻫﻮ وﺳﻴﻠ ﺔ ﻓﻌﺎﻟ ﺔ ﻟ‬
‫ﺗﻮﺳﻴﻊ ﻧﻄﺎق اﻟ‬
‫•‬
‫ﻗﻴﺎس ﺟﻬﺪ اﻹﻣﺪاد ﻓ ﻲ وﻗ ﺖ واﺣﺪ‪.‬‬
‫ﺘﺄﺧﻴﺮ و‬
‫ﺒﻴﻨ ﻲﺗﺪرﻳﺠ ًﻴﺎ ﺟﺰءًا أﻛ‬
‫•ﻳﺄﺧﺬ ﻣﻜﻮن اﻟ‬
‫ﻣﻴﺰاﻧﻴ ﺔ اﻷداء‪.‬‬
‫ﺘﺤﻘﻴﻖ‬
‫‪5.8‬ﻟﻤﺰﻳﺪ ﻣﻦ اﻟ‬
‫ﺒﻴ ًﺮا‬
‫ﺘﺼﻤﻴﻢ اﻟﺮﻗﻤ ﻲ ﻋﺪدًا ﻛ‬
‫ﺘﺎ ب ﻋﻦ اﻟ‬
‫ﺒﺎﻳﺨﺼﺺ ﻛﻞ ﻛ‬
‫ﺘ ﺐ اﻟﻤﺪرﺳﻴ ﺔ‪.‬ﺗﻘﺮﻳ ً‬
‫ﻛﺎنﺗﺸﻐﻴﻞ اﻟﻌﺎﻛ ﺲ ‪CMOS‬ﻣﻮﺿﻮﻋً ﺎ ﻟﻠﻌﺪﻳﺪ ﻣﻦ اﻟﻤﻨﺸﻮرا ت واﻟﻜ‬
‫ﺑﻌﺾ اﻟﻤﺮاﺟﻊ ذا ت اﻷ ﻫﻤﻴ ﺔ‬‫ﺗﺮد أدﻧﺎه‬
‫ﺑ ﺔ اﻟﻌﺎﻛ ﺲ اﻷﺳﺎﺳﻴ ﺔ‪.‬ﺗﻢﺗﻘﺪﻳﻢ ﻗﺎﺋﻤ ﺔ واﺳﻌ ﺔ ﻣﻦ اﻟﻤﺮاﺟﻊ ﻓ ﻲ اﻟﻔﺼﻞ ‪1.‬و‬
‫ﺑﻮا‬‫ﺘﺤﻠﻴﻞ‬
‫ﻣﻦ اﻟﺼﻔﺤﺎ ت ﻟ‬
‫ﺑﻬﺎ ﺻﺮاﺣ ﺔ ﻓ ﻲ ﻫﺬا اﻟﻔﺼﻞ‪.‬‬‫ﺘﺸﻬﺎد‬
‫ﺘ ﻲﺗﻢ اﻻﺳ‬
‫اﻟﺨﺎﺻ ﺔ اﻟ‬
‫ﺣﺎ‬
‫ﺒﺎ ً‬
‫ﺒﺮ ‪1999‬اﻟ ﺴﺎﻋ ﺔ ‪ 11:41‬ﺻ‬
‫اﻟﻤﺮاﺟﻊ‬
‫ﺘﺮ ‪"،‬‬
‫ﺒﻴﻘﻬﺎ ﻋﲆﺗﺼﻤﻴﻢ ‪MOSFET 1/4‬ﻣﻴﻜﺮوﻣ‬
‫ﺗﻄ‬‫ﺘﺤﺠﻴﻢ اﻟﻤﻌﻤﻤ ﺔ و‬
‫‪[Baccarani84] G. Baccarani ، M. Wordeman ،‬و ‪"R. Dennard ،‬ﻧﻈﺮﻳ ﺔ اﻟ‬
‫ﺘﺮون ‪ ED-31 (4): ،‬ص‪452 ، 1984. .‬‬
‫‪IEEE Trans.‬أﺟﻬﺰة اﻹﻟﻜ‬
‫ﺋ ﻲ" ‪ ،‬ﻓ ﻲ ‪[Watts89].‬‬

‫‪[Brews89] J. Brews‬وآﺧﺮون ‪" ،‬ﻣﻘﻴﺎس اﻟ ﺴﻠﻴﻜﻮن ‪MOSFET‬اﻟﺠﺰ‬
‫ﺑﻠﺠﻴﻜﺎ‪.‬‬‫ﺛﻮﻟﻴﻜ ﻲ ﻟﻮﻓﻴﻦ ‪،‬‬

‫ﺘﻜﺎﻣﻠ ﺔ ‪ ،‬ﻣﻼﺣﻈﺎ ت اﻟﻤﺤﺎﺿﺮة ‪ ،‬ﺟﺎﻣﻌ ﺔ ﻛﺎ‬
‫ﺗﺮ ﻟﻠﺪواﺋﺮ اﻟﺮﻗﻤﻴ ﺔ اﻟﻤ‬
‫ﺒﻴﻮ‬
‫ﺑﻤ ﺴﺎﻋﺪة اﻟﻜﻤ‬‫ﺘﺼﻤﻴﻢ‬
‫‪[De Man87] De Man H. ،‬اﻟ‬
‫ﺑﺎﻷﻳﻮﻧﺎ ت ﻣﻊ ﻣﺎدﻳ ﺔ ﺻﻐﻴﺮة ﺟﺪًا‬‫ﺗﺼﻤﻴﻢ ‪MOSFETS‬اﻟﻤﺰروﻋ ﺔ‬

‫‪"[Dennard74] R. Dennard et al. ،‬‬
‫ﺒ ﺔ ‪ SC-9 ، ،‬ص ‪256-258 ، 1974.‬‬
‫ﺑﻌﺎد ‪" ،‬ﻣﺠﻠ ﺔ ‪IEEE‬ﻟﺪواﺋﺮ اﻟﺤﺎﻟ ﺔ اﻟﺼﻠ‬
‫اﻷ‬
‫‪[Embabi93] S. Embabi، A. Bellaouar، M. El Masry، Digital BiCMOS Integrated Circuit Design،‬‬

‫ﻛﻠﻮﻳﺮ ﻟﻠﻨﺸﺮ اﻷﻛﺎدﻳﻤ ﻲ ‪1993. ،‬‬
‫‪[Hodges88] D. Hodges and H. Jackson، Analysis and Design of Digital Integrated Circuits، McGraw-Hill، 1988.‬‬
‫ﺗﺰ ‪115‬واط ‪ 32‬ب ﻣﻊ ذاﻛﺮةﺗﺨﺰﻳﻦ ﻣﺆﻗ ﺖ ﻋﲆ رﻗﺎﻗ ﺔ ‪ISSCC Conf. ، "،‬‬

‫ﺛﻨﺎﺋ ﻲ اﻟﻘﻄ ﺐ ‪300‬ﻣﻴﺠﺎ ﻫﺮ‬
‫‪[ Jouppi93] N. Jouppi‬وآﺧﺮون ‪" ،‬ﻣﻌﺎﻟﺞ دﻗﻴﻖ ‪ECL‬‬
‫ﺒﺮاﻳﺮ ‪1993.‬‬
‫‪Proc. IEEE‬اﻟﺼﻔﺤﺎ ت ‪84-85 ،‬ﻓ‬
‫ﺘﺮ ﻣﻨﺨﻔﺾ وﺳﻔﻠ ﻲ "‪CMOS LSI ،‬ﻣﺠﻠ ﺔ‬

‫ﺛﻴﺮ ﺟﻬﺪ إﻣﺪاد اﻟﻄﺎﻗ ﺔ ﻋﲆ أداء اﻟﺪاﺋﺮة ﻟﻤﻘﻴﺎس ﻧﺼﻒ ﻣﻴﻜﺮوﻣ‬
‫ﺗﺄ‬
‫]‪[Kakumu90‬إم‪Kakumu .‬و ‪"M. Kinugawa ،‬‬
‫‪IEEE Journal of Solid-State Circuits ،‬اﻟﻤﺠﻠﺪ‪37 ، .‬ﻻ‪8، pp.1900–1908، August 1990. .‬‬
‫‪"[Lohstroh81] J. Lohstroh ،‬اﻷﺟﻬﺰة واﻟﺪواﺋﺮ ﻟـ "‪Bipolar (V) LSI ،‬وﻗﺎﺋﻊ ‪IEEE ،‬اﻟﻤﺠﻠﺪ‪ 69 ، .‬ص ‪812-826 ،‬ﻳﻮﻟﻴﻮ ‪1981.‬‬
‫]‪[Masaki92‬أ‪.‬ﻣﺎﺳﺎﻛ ﻲ ‪"Deep-submicron CMOS ،‬ﻳﺪﻓﺄ إﱃ اﻟﻤﻨﻄﻖ ﻋﺎﻟ ﻲ اﻟ ﺴﺮﻋ ﺔ ‪ "،‬دواﺋﺮ ‪IEEE‬‬

‫ﺒﺮ ‪1992.‬‬
‫ﻣﺠﻠ ﺔ اﻷﺟﻬﺰة ‪ ،‬اﻟﺼﻔﺤﺎ ت ‪18-24 ،‬ﻧﻮﻓﻤ‬
‫ﺒﺮاﻳﺮ ‪1994.‬‬
‫‪"[Schutz94] J. Schutz ،‬ﻣﻌﺎﻟﺞ دﻗﻴﻖ ‪BiCMOS Superscaler 3.3V 0.6‬ﻣﻠﻢ" ‪ ،‬ﻣﻠﺨﺺ اﻷوراق اﻟﻔﻨﻴ ﺔ ‪ISSCC ،‬اﻟﺼﻔﺤﺎ ت ‪202-203 ،‬ﻓ‬
‫‪[Sedra87] Sedra and Smith، MicroElectronic Circuit، Holt، Rinehart and Winston، 1987.‬‬
‫‪[Shoji88] Shoji، M.، CMOS Digital Circuit Technology، Prentice Hall، 1988.‬‬
‫ﺛﻨﺎﺋ ﻲ اﻟﻘﻄ ﺐ اﻟ ﺴﻠﻴﻜﻮﻧ ﻲ ‪ "،‬ﻓ ﻲ ‪[Watts89].‬‬‫ﺘﻮر‬

‫]‪[Tang89‬دﺗﺎﻧﻎ ‪" ،‬‬
‫ﺛﻴﺮ ﻫﺎ ﻋﲆﺗﺼﻤﻴﻢ اﻟﺪواﺋﺮ اﻟﻌﺎزﻟ ﺔ" ‪ ،‬ﻣﺠﻠ ﺔ ‪of Solid-State Circuits ،‬‬
‫ﺗﺄ‬
‫ﺘﺔ و‬
‫ﺒﺪﻳﺪ اﻟﺪاﺋﺮة اﻟﻘﺼﻴﺮة ﻟﺪاﺋﺮة ‪CMOS‬اﻟ‬
‫ﺗ‬‫‪"[Veendrick84] H. Veendrick ،‬‬
‫‪IEEE Journal‬اﻟﻤﺠﻠﺪ‪SC-19 ، .‬ﻻ‪4 ، .‬اﻟﺼﻔﺤﺎ ت ﻣﻦ ‪468‬إﱃ ‪473 ، 1984.‬‬
‫ﺘﻜﺎﻣﻠ ﺔ ‪ ،‬واﻳﻠ ﻲ ‪1989. ،‬‬

‫ﺗ ﺲ ر ‪ ،‬ﻣﺤﺮر ‪ ،‬دواﺋﺮ ﻓﺮﻋﻴ ﺔ ‪SubMicron‬اﻟﻤ‬
‫ﺗ ﺲ ]‪89‬وا‬
‫]وا‬
‫ﺗﻤﺎرﻳﻦ وﻣﺸﺎﻛﻞ اﻟ‬
‫‪5.9‬‬
‫ﺑﺎﻹﺿﺎﻓ ﺔ إﱃ اﻟﻐﻼف اﻟﺨﻠﻔ ﻲ اﻟﺪاﺧﻠ ﻲ( ‪ ،‬ﻣﺎ ﻟﻢﻳﺬﻛﺮ ﺧﻼف ذﻟﻚ‪.‬‬

‫ﺘﺨﺪم ﻣﻌﻠﻤﺎ ت اﻟﺠﻬﺎز اﻟﻮاردة ﻓ ﻲ اﻟﻔﺼﻞ ‪)3‬‬
‫ﻟﺠﻤﻴﻊ اﻟﻤﺸﺎﻛﻞ ‪ ،‬اﺳ‬
‫ﺘﺮ ‪= 0.6‬‬
‫ﺑ ﺖ ﻣﻮﺿﺢ ﻓ ﻲ اﻟﺸﻜﻞ ‪5.39. (1‬ﻟ‬
‫ﺜﺎ‬
‫]‪1. [M ، SPICE ، 3.3.2‬ﻣﺨﻄﻂ اﻟﻌﺎﻛ ﺲ ‪CMOS‬اﻟ‬
‫ﺘﻮر ‪NMOS‬و ‪PMOS.‬‬
‫‪µ‬م(‪ .‬أ‪.‬ﺗﺤﺪﻳﺪ أﺣﺠﺎم اﻟ‬
‫ﺑﻬ ﺔ‬
‫ﺘﺸﺎ‬ ‫ﺘﺼ ﻼ ً‬
‫ﺑﻤﺪﺧﻼ ت ‪4‬ﻣ‬ ‫ﺑﺎ ت ﻣ‬
‫ﺒﻮا‬
‫ﺛﺮ ‪VTC‬ﻋﻨﺪﻣﺎﻳﻜﻮن ﺧﺮج اﻟ‬
‫ﺘﺄ‬
‫ﺗﻪ ‪(VOH‬و ‪VOL‬و ‪VM‬و ‪VIH‬و ‪VIL).‬ج‪ .‬ﻫﻞﻳ‬
‫ﺘﻖ ‪VTC‬وﻣﻌﻠﻤﺎ‬
‫ب‪ .‬اﺷ‬
‫ﺑﺎ ت؟‬
‫ﺑﻮا‬

ﺲ ﻛﺎﻌﻟا Cmos

Uploaded by

Copyright:

Available Formats

You might also like

ﺲ ﻛﺎﻌﻟا Cmos

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

ﺲ ﻛﺎﻌﻟا Cmos

Uploaded by

Copyright:

Available Formats

‫‪Machine Translated by Google‬‬

‫اﻟﻘﻴﺎس اﻟﻜﻤ ﻲ ﻟﻠﻨﺰا ﻫ ﺔ واﻷداء وﻣﻘﺎﻳﻴ ﺲ اﻟﻄﺎﻗ ﺔ ﻟﻠﻌﺎﻛ ﺲ‬

‫‪5.1‬ﻣﻘﺪﻣ ﺔ‬ ‫ﺘﺸﺎر‪:‬ﺗﺤﻠﻴﻞ ﻣﻦ اﻟﺪرﺟ ﺔ اﻷوﱃ‬

‫ﺑﺪﻳﻬ ﻲ‬‫ﺑ ﺖ ‪-‬ﻣﻨﻈﻮر‬

‫ﺘﻬﻼك اﻟﻄﺎﻗ ﺔ اﻟﺪﻳﻨﺎﻣﻴﻜ ﻲ‬

‫‪5.4‬أداء ﻋﺎﻛ ﺲ ‪CMOS:‬اﻟ ﺴﻠﻮك اﻟﺪﻳﻨﺎﻣﻴﻜ ﻲ‬

‫ﺛﻴﺮ ﻋﲆ ﻣﻘﺎﻳﻴ ﺲ اﻟﻌﺎﻛ ﺲ‬

‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﺑﻤﺠﺮدﺗﺸﻐﻴﻠﻬﺎ وﺧﺼﺎﺋﺼﻬﺎ‬ ‫إن اﻟﻌﺎﻛ ﺲ ﻫﻮ ﺣ ًﻘﺎ ﻧﻮاة ﺟﻤﻴﻊ اﻟ‬

‫ﺑ ﺔ اﻟﻌﺎﻛ ﺲ ‪ ،‬و ﻫﻮ‬

‫ﺘﻌﻘﻴﺪ واﻟﻤ ﺴﺎﺣ ﺔ‬

‫ﺑﺪﻳﻬ ﻲ‬‫ﺑ ﺖ ‪-‬ﻣﻨﻈﻮر‬

‫ﺗﻌﻨ ﻲ ﺟﻬﺪ اﻹﻣﺪاد‪.‬‬

‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫‪146‬‬ ‫‪THE CMOS INVERTER‬اﻟﻔﺼﻞ ‪5‬‬

‫ﺗﻔﻌً ﺎ وﻳ ﺴﺎوي ‪VDD ،‬ﻓﺈن ‪NMOS‬‬

‫ﻓﻴﻦ ‪= VDD‬‬ ‫ﻓﻴﻦ ‪= 0‬‬

‫)أ( ﻧﻤﻮذج ﻟﻠﻤﺪﺧﻼ ت اﻟﻌﺎﻟﻴ ﺔ‬ ‫) ب( ﻧﻤﻮذج ﻟﻠﻤﺪﺧﻼ ت اﻟﻤﻨﺨﻔﻀ ﺔ‬

‫ﺑﻴﻦ اﻟﻤﺨﺮﺟﺎ ت‬‫ﺑﻤﻘﺎوﻣ ﺔ ﻣﺤﺪودة‬‫ﺋﻤﺎ ﻣ ﺴﺎر‬

‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫ﺒﺪو واﺿﺤ ﺔ ‪ ،‬إﻻ أﻧﻬﺎ ذا ت أ ﻫﻤﻴ ﺔ ﺣﺎﺳﻤ ﺔ ‪،‬‬

‫ﺘﻢﺗﻮﺿﻴﺢ ‪Vout‬و ‪IDn .‬‬

‫‪IDp‬‬ ‫‪IDn‬‬ ‫‪IDn‬‬

‫ﻓﻴﻦ ‪= 1.5‬‬ ‫ﻓﻴﻦ ‪= 1.5‬‬

‫‪VDSp‬‬ ‫‪VDSp‬‬ ‫ﺻﻮ ت‬

‫ﺘﺮاض ‪VDD = 2.5 V).‬‬

‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫‪148‬‬ ‫‪THE CMOS INVERTER‬اﻟﻔﺼﻞ ‪5‬‬

‫ﻓﻴﻦ ‪= 0‬‬ ‫ﻓﻴﻦ ‪= 2.5‬‬

‫‪PMOS‬‬ ‫ﻓﻴﻦ ‪= 0.5‬‬ ‫ﻓﻴﻦ ‪= 2‬‬ ‫‪NMOS‬‬

‫ﻓﻴﻦ ‪= 1‬‬ ‫ﻓﻴﻦ ‪= 1.5‬‬

‫ﻓﻴﻦ ‪= 1.5‬‬ ‫‪=1‬‬

‫ﻓﻴﻦ ‪= 1.5‬‬ ‫‪=1‬‬

‫ﻓﻴﻦ ‪= 2.5‬‬ ‫ﻓﻴﻦ ‪= 0‬‬

‫‪1.5‬‬ ‫ﺟﻠ ﺲ ‪NMOS‬‬

‫ﺘﺸﻐﻴﻞ ﻋﺎﻛ ﺲ ‪CMOS ،‬أ‬

‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫اﻟﻘ ﺴﻢ ‪5.3‬‬ ‫ﺑﺖ‬

‫ﺒﺪﻳﻞ ﻟﻠ ﺴﻠﻮك اﻟﺪﻳﻨﺎﻣﻴﻜ ﻲ‬

‫)أ( ﻣﻦ اﻷﻗﻞ إﱃ اﻷﻋﲆ‬ ‫) ب( ﻣﻦ اﻷﻋﲆ إﱃ اﻷﻗﻞ‬

‫ﺘﻢﺗﻘﺪﻳﻢ أداء ﻋﺎﻛ ﺲ ‪CMOS‬اﻟ ﺴﺎﻛﻦ ﻓ ﻲ اﻟﻘ ﺴﻢ ‪5.4.‬‬

‫ﻓ ﻲ اﻟﻤﻨﺎﻗﺸ ﺔ اﻟﻨﻮﻋﻴ ﺔ أﻋﻼه ‪ ،‬اﻟﺸﻜﻞ اﻟﻌﺎم ﻟﺨﺎﺻﻴ ﺔ ﻧﻘﻞ اﻟﺠﻬﺪ‬

‫ﺒﺮ ‪ 1999 11:41‬ص‬

‫‪150‬‬ ‫‪THE CMOS INVERTER‬اﻟﻔﺼﻞ ‪5‬‬

‫ﺑﺤﻴ ﺚﻳﻤﻜﻦ ﻟﻸﺟﻬﺰة أنﺗﻜﻮن ﻛﺬﻟﻚ‬‫ﺗﻔﻌً ﺎ‬

‫‪VM - VTn‬‬ ‫‪VDSATn‬‬ ‫‪VDSATpö‬‬

‫ﻫﻮ‬ ‫‪2‬‬ ‫‪2‬‬

‫ﺣﻞ ﻟﻌﺎﺋﺪ ‪VM‬‬

‫‪¢ nVDSATn VM - VTn VDSATn‬‬

‫)‪(W ¤L‬ن‬ ‫) ك ‪¢ pVDSATp VDD - VM‬‬

‫ﺒﺪﻳﻞ اﻟﻌﺎﻛ ﺲ ﻟﻸﺟﻬﺰة ذا ت اﻟﻘﻨﺎة اﻟﻄﻮﻳﻠ ﺔ ‪ ،‬أو اﻟﺠﻬﺪ اﻟﻤﻨﺨﻔﺾ ﻟﻺﻣﺪاد‬

‫ﺑﺎﻟ ﺴﺮﻋ ﺔ‪ .‬ﻋﻨﺪﻣﺎﻳﻜﻮن ‪PMOS‬و ‪NMOS‬ﻣﻦ اﻷﺟﻬﺰة ذا ت اﻟﻘﻨﺎة‬‫ﺒﻌ ﺔ‬

‫اﻟﻘ ﺴﻢ ‪5.3‬‬ ‫ﺑﺖ‬

‫ﺗﻌﻈﻴﻢ ﻫﻮاﻣ ﺶ اﻟﻀﻮﺿﺎء‬

‫ﺘﻮرا ت ﻣﻦ ﺧﻼل ﺟﻌﻞ ﻗ ﺴﻢ ‪PMOS‬أوﺳﻊ ﻣﻦ ﻗ ﺴﻢ ‪NMOS ،‬إذا أراد اﻟﻤﺮء‬

‫ﺒﻖ ﻓ ﻲ ﻋﻤﻠﻴ ﺔ ‪CMOS‬اﻟﻌﺎﻣ ﺔ ‪0.25‬ﻣﻢ ‪،‬ﺗﻘﻊ‬

‫ﺑﻤ ﺴﺎﻋﺪة ‪Eq. (5.5) ،‬ﻧﺠﺪ‬

‫ﺒﻴﻞ‬‫ﺒ ﺔ )ﻋﲆﺳ‬ ‫ﺘﻼﻓﺎ ت اﻟﺼﻐﻴﺮة ﻓ ﻲ اﻟﻨ ﺴ‬‫ﺒ ﺔ اﻟﺠﻬﺎز‪ .‬ﻫﺬاﻳﻌﻨ ﻲ أن اﻻﺧ‬