KTX - S

PHẦN I
KỸ THUẬT XUNG
BÀI 1
CÁC KHÁI NIỆM CƠ BẢN
1. Định nghĩa xung điện, các tham số và dãy xung:

1.1. Định nghĩa:
1.1.1. Định nghĩa tín hiệu:
Tín hiệu là sự biến đổi của các đại lượng điện (dòng điện hay điện áp) theo
thời gian, chứa đựng một thông tin nào đó.
Tín hiệu được chia làm 2 loại: tín hiệu liên tục (tín hiệu tuyến tính) và tín
hiệu gián đoạn (tín hiệu xung). Trong đó tín hiệu hình sin được xem là tín hiệu
tiêu biểu cho loại tín hiệu liên tục, có đường biểu diễn như hình 1-1. Ngược lại
tín hiệu hình vuông được xem là tín hiệu tiêu biểu cho loại tín hiệu không liên
tục như hình 1-2
Hình 1-1: Tín hiệu hình sin Hình 1-2: Tín hiệu hình vuông
1.1.2. Định nghĩa xung điện:

Xung điện là tín hiệu điện có giá trị biến đổi gián đoạn trong một khoảng
thời gian rất ngắn có thể so sánh với quá trình quá độ của mạch điện.
Xung điện trong kỹ thuật được chia làm 2 loại: loại xung xuất hiện ngẫu
nhiên trong mạch điện, ngoài mong muốn, được gọi là xung nhiễu, xung nhiễu
thường có hình dạng bất kỳ (Hình 1.3).
1
(u,t) (u,t) (u,t)
t
t t
Hình 1.3: Các dạng xung nhiễu
Các dạng xung tạo ra từ các mạch điện được thiết kế thường có một số dạng cơ bản:
(u,t) (u,t) (u,t (u,t)

)
t t t t
Hình 1.4: Các dạng xung cơ bản của các mạch điện được thiết kế
Dãy xung vuông xuất hiện trên màn hình của máy hiện sóng khi điều chỉnh
tốc độ quét chậm., chúng ta thấy chỉ có những đường vạch ngang. Khi điều
chỉnh tốc độ quét nhanh, trên màn hình của máy hiện sóng xuất hiện rõ đường
vạch tạo nên hình dạng xung với các đường dốc lên và dốc xuống.
- Cạnh xuất hiện trước xung được gọi là sườn trước của xung.
- Cạnh nằm trên đỉnh có giá trị cực đại gọi là đỉnh xung.
- Cạnh xuất hiện sau của xung để trở về trạng thái ban đầu được gọi là sườn
sau của xung.
- Cạnh nối khỏang cách từ sườn trước và sườn sau ở trục tọa độ của xung
gọi là đáy xung.
1.2. Các tham số cơ bản của xung điện và dãy xung

1.2.1. Các tham số cơ bản của xung điện:
Dạng xung vuông lý tưởng được trình bày trên Hình 1.5.
2
U, I
off
t
on
Hình 1.5: Các thông số cơ bản của xung

a. Độ rộng xung:
Là thời gian xuất hiện của xung trên mạch điện, thời gian này thường
được gọi là thời gian mở t on. Thời gian không có sự xuất hiện của xung gọi là
thời gian nghỉ toff.
b. Chu kỳ xung:
Là khỏang thời gian giữa 2 lần xuất hiện của 2 xung liên tiếp, được tính
theo công thức:
T= t on + t off (1.1)
Tần số xung được tính theo công thức:
f= (1.2)
c. Độ rỗng và hệ số đầy của xung:

- Độ rỗng của xung là tỷ số giữa chu kỳ và độ rộng xung, được tính theo
công thức:
Q= (1.3)
- Hệ số đầy của xung là nghịch đảo của độ rỗng, được tính theo công thức:
n= (1.4)
Trong thực tế, người ta ít quan tâm đến tham số này, người ta chỉ quan tâm
trong khi thiết kế các bộ nguồn kiểu xung, để đảm bảo điện áp một chiều được
tạo ra sau mạch chỉnh lưu, mạch lọc và mạch điều chỉnh sao cho mạch điện cấp
đủ dòng, đủ công suất, cung cấp cho tải.
d. Độ rộng sườn trước, độ rộng sườn sau:
3
Trong thực tế, các xung vuông, xung chữ nhật không có cấu trúc một cách
lí tưởng. Khi các đại lượng điện tăng hay giảm để tạo một xung, thường có thời
gian tăng trưởng (thời gian quá độ)nhất là các mạch có tổng trở vào ra nhỏ hoặc
có thành phần điện kháng nên 2 sườn trước và sau không thẳng đứng một cách lí
tưởng.
Do đó thời gian xung được tính theo công thức:
ton = tt + tđ + ts (1.5)
Trong đó:
ton: Độ rộng xung
tt : Độ rộng sườn trước
tđ : Độ rộng đỉnh xung
ts : Độ rộng sườn sau
Sườn đỉnh
trước xung
U,I Sườn
sau
Hình 1.5 a: Cách gọi tên các cạnh xung.

Độ rộng sườn trước t1 được tính từ thời điểm điện áp xung tăng lên từ 10%
đến 90% trị số biên độ xung và độ rộng sườn sau t 2 được tính từ thời điểm điện
áp xung giảm từ 90% đến 10% trị số biên độ xung. Trong khi xét trạng thái
ngưng dẫn hay bão hòa của các mạch điện điều khiển
Ví dụ, xung nhịp điều khiển mạch logic có mức cao H tương ứng với điện
áp +5V. Sườn trước xung nhịp được tính từ khi xung nhịp tăng từ +0,5V lên
đến +4,5V và sườn sau xung nhịp được tính từ khi xung nhịp giảm từ mức điện
áp +4,5V xuống đến +0,5V. 10% giá trị điện áp ở đáy và đỉnh xung được dùng
cho việc chuyển chế độ phân cực của mạch điện. Do đó đối với các mạch tạo
xung nguồn cung cấp cho mạch đòi hỏi độ chính xác và tính ổn định rất cao.
e. Biên độ xung và cực tính của xung
4
Biên độ xung là giá trị lớn nhất của xung với mức thềm 0V (U, I) Max (Hình
1.6)
Hình dưới đây mô tả dạng xung khi tăng thời gian quét của máy hiện sóng.
Lúc đó ta chỉ thấy các vach nằm song song (Hình 1.6b) và không thấy được các
vạch hình thành các sườn trước và sườn sau xung nhịp. Khi giảm thời gian quét
ta có thể thấy rõ dạng xung với sườn trước và sườn sau xung (Hình 1.6c)
Hình 1.6: Xung vuông trên màn hình máy hiện sóng
a) Xung vuông lý tưởng
b) xung vuông khi tăng thời gian quét
c) xung vuông khi giảm thời thời gian quét
Giá trị đỉnh của xung là giá trị được tính từ 2 đỉnh xung liền kề nhau (Hình
1.7)
U, I
Hình 1.7: Giá trị đỉnh xung

Cực tính của xung là giá trị của xung so với điện áp thềm phân cực của
xung. Hình1.8:
5
U, I U, I
xung dương xung âm
Hình 1.8: Các dạng xung dương và xung âm

Trong thực tế xung điện là nền tảng của kỹ thuật điều khiển. Các thiết bị
điều khiển đầu tiên ra đời điều khiển các mạch điện có chức năng đơn giản
thường chỉ cần điều khiển bằng một xung. Ví dụ: Mạch đóng mở cửa tự động:
Khi có người đi vào hoặc ra qua hệ thống cảm biến nhận dạng tạo ra một xung
tác động vào mạch điều khiển đóng mạch rơ le điều khiển động cơ mở cửa.
1.2.2. Dãy xung (chuỗi xung):

Trong kỹ thuật, để điều khiển, mạch điện thường không dùng một xung để
điều khiển, mà dùng nhiều xung trong một khỏang thời gian nhất định, gọi là
chuỗi xung hay một dãy xung. (Hình1.9 )
Trong một chuỗi xung, các xung có hình dạng giống nhau và biên độ bằng
nhau.
Nếu chuỗi xung được tạo ra liên tục trong quá trình làm việc thì gọi là
chuỗi xung liên tục.
Nếu chuỗi xung được tạo ra trong từng khỏang thời gian nhất định gọi là
chuỗi xung gián đọan. Đối với chuỗi xung gián đọan, ngoài các thông số cơ bản
của xung còn có thêm các thông số:
- Số lượng xung trong chuỗi,
- Độ rộng chuỗi xung,
- Tần số chuỗi xung.
U, I U, I
t t
a) b)
Hình 1.9: Chuỗi xung liên tục (a) và chuỗi xung gián đoạn (b)
6
2. Tác dụng của R – C đối với các xung cơ bản
2.1. Tác dụng của mạch RC đối với các xung cơ bản
2.1.1. Mạch tích phân:
Mạch tích phân là mạch mà tín hiệu ngõ ra tích phân theo thời gian của
điện áp tín hiệu ngõ vào. Hình 1.10:
Vo(t) = KVi(t)dt (1 – 6)
Trong đó: V0: điện áp ngõ ra
Vi: điện áp ngõ vào
K: hệ số tỉ lệ K < 1.
Vi R Vo
Hình 1.10: Mạch tích phân

a. Đối với xung vuông:
Nếu gọi  = R.C là hằng số thời gian nạp, xả tụ thì. Có 3 trường hợp xãy ra
như sau:
<<
=
>>
Khi << thời gian tụ, nạp xả rất nhanh nên dạng sóng ngõ ra gần giống
dạng tín hiệu ngõ vào.
Khi  = sườn trước của xung răng là thời gian nạp điện của tụ, sườn sau
là thời gian tụ xả điện qua R về nguồn tín hiệu. Quá trình nạp xả theo hàm số mũ
nên sườn trước và sườn sau có dạng cong. Điện áp tín hiệu ngõ ra thấp hơn điện
áp tín hiệu ngõ vào.
Khi >> thời gian nạp vào và xả ra của tụ rất chậm nên biên độ xung ra Vo rất thấp
đường cong nạp xả điện gần như tuyến tính (đường thẳng). (Hình 1.11)
7
Vi
t
Ti
Vo
t
Khi << T
Vo
t
Khi  ==T/5
Vo
Khi >> T
Hình 1.11: Các dạng xung với các trị số  khác nhau của mạch tích
phân
Như vậy: Nếu chọn R, C thích hợp thì Mạch tính phân có thể tạo ra xung
răng cưa từ xung vuông. Trường hợp tín hiệu ngõ vào là một chuỗi xung hình
chữ nhật với thời gian Ton> Toff . khi cho tụ nạp điện và xả điện chưa hết thì lại
được nạp điện làm cho điện áp trên tụ tăng dần.
b. Đối với xung nhọn:

Người ta có thể xem xung nhọn như xung chữ nhật khi có cực tính hẹp, và
do đó, khi qua mạch tích phân, thì biên độ xung giảm xuống rất thấp và đường
cong xả điện gần như không đáng kể, nên trong kỹ thuật, mạch điện này được
dùng để lọai bỏ xung nhiễu ở nguồn. Hình1.12
Vi Vi
t t
t
t
Hình 1.12: Dạng sóng ngõ ra của mạch tích phân khi ngõ vào là các xung
8
nhọn
2.2.2. Mạch vi phân:

Mạch vi phân là mạch có điện áp ngõ ra V o(t) tỷ lệ với vi phân của điện áp
ngõ vào Vi(t) theo thời gian
Uo(t) = k
(1- 7)
Kỹ thuật mạch vi phân có tác dụng thu hẹp độ rộng xung, tạo các xung
nhọn để kích mở các linh kiện điều khiển như SCR, Triac, JGBT,...
Mạch điện mô tả mạch điện và dạng xung:
Vi
Vi C Vo
Vo
R
t
Vo
t
Vo
t
a) b)
Hình 1.13: a) Sơ đồ nguyên lý mạch vi phân Hình 1.13: b) Các dạng xung Vi và
Vo
a. Đối với xung vuông:
Với chu kỳ Ti hằng số thời gian  = R.C có 3 trường hợp xảy ra:
<< Ti tụ sẽ nạp và xả điện rất nhanh cho ra 2 xung ngược dấu có độ rộng,
hẹp gọi là xung nhọn.
9
= tụ nạp điện theo hàm số mũ (đường đỉnh cong) qua điện trở R khi
điện áp ngõ vào băng 0V tụ xả điện âm qua trở R tạo ra xung ngược dấu có biên
độ giảm dần.
>>Ti: Tụ C đóng vai trò như 1 tụ liên lạc tín hiệu trong đó R làm tải của tín
hiệu nên đỉnh xung ở phần sau có giảm một ít và cho ra 2 xung có cực tính trái
dấu nhau.
b. Đối với xung nhọn:
Do thời gian >>Ti nên mạch đóng vai trò như một mạch liên lạc tín
hiệu. Có tín hiệu ngõ ra Vo thấp hơn Vi.
2.2. Tác dụng của mạch R - L đối với các xung cơ bản
2.2.1. Mạch tích phân:
Tương tự như mạch tích phân dùng RC ta có điện áp ra V o tỉ lệ với tích phân
điện áp ngõ vào Vi
Ui(t) = KVi(t)dt
Vi L
V0
Hình 1.14: Mạch tích phân dùng RL
K= . Ta có V0(t) =
2.2.2. Mạch vi phân:
V0(t) = K
10
Vi R V0
Hình 1.15: Mạch vi phân dùng RL
Mạch điện được trình bày trên Hình 1.15

Tác dụng của mạch đối với các dạng xung giống như mạch RC
3. Tác dụng của mạch R-L-C đối với các xung cơ bản
3.1. Sơ đồ mạch điện:
Ur
L
Vi R C Vo
r t
Hình 1.16: Mạch R-L-C

3.2. Tác dụng của mạch:
Trong thực tế, mạch điện không důng mạch mắc theo R-L-C trong các
mạch xử lý dạng xung, thường sau khi đã xử lý xong thì mạch R-L-C thường
dùng để lọc tín hiệu hoặc xử lý bù pha dòng điện, do dòng điện hay điện áp qua
L, C đều bị lệch pha một góc 90 0 nhưng ngược nhau, nên cùng một lúc qua L và
C sẽ dẫn đến chúng lệch nhau một góc 1800 . Nên dễ sinh ra hiện tượng cộng
hưởng, tự phát sinh dao động. Hình 1.16
Khi tác động vào mạch một đột biến dòng điện, trong mạch sẽ phát sinh
dao động có biện độ suy giảm và dao động quanh trị số không đổi I r. Nguyên
nhân của sự suy giảm là do do điện trở song song với mạch điện R và r làm rẽ
nhánh dòng điện ngõ ra. Nếu tần số của cộng hưởng riêng của mạch trùng với
tần số của xung ngõ vào làm cho mạch cộng hưởng, biên độ ngõ ra tăng cao.
Nếu ngõ vào là chuỗi xung thì:
11
- Nếu thời gian lặp lại của xung ngắn hơn chu kỳ cộng hưởng biên độ ngõ
ra sẽ tăng dần theo thời gian dễ gây quá áp ở ngõ vào của tầng kế tiếp.
- Nếu thời gian lặp lại của xung bằng với chu kỳ cộng hưởng thì biên độ tín
hiệu ngõ ra gần bằng với tín hiệu ngõ vào, có dạng hình sin và thềm điện áp là
hìn sin tắt dần, không có lợi cho các mạch xung số. Trong thực tế mạch này
được dùng để lọc nhiễu xung có biên độ cao và tần số lớn với điện áp ngõ vào
có dạng hình sin.
- Nếu thời gian lặp lại của xung dài hơn chu kỳ cộng hưởng thì dạng sóng
ngõ ra có dạng như hình 1.16.
BÀI 2
MẠCH DAO ĐỘNG ĐA HÀI
1. MẠCH ĐA HÀI KHÔNG ỔN

1.1. Mạch dao động đa hài dùng không ổn dùng IC 555
IC 555 trong thực tế còn gọi là IC định thời. Họ IC được ứng dụng rất rộng
rãi, nhất là trong lĩnh vực điều khiển, vì nó có thể thực hịên nhiều chức năng
như định thời, tạo xung chuẩn, tạo tín hiệu kích thích điều khiển các linh kiện
bán dẫn công suất.
1.1.1. Cấu tạo của IC 555

- IC 555 vỏ plastic có cấu tạo các chân như trình bày trên Hình 2.1.
555
1 Gnd Vcc 8
2 Trg Dis 7
3 Out Thr 6
4 Rst Ctl 5
Hình 2.1: Sơ đồ chân IC 555

Họ IC 555 được ký hiệu dưới nhiều dạng ký hiệu khác nhau: MN555,
LM555, C555, NE555, HA17555, A555...
Chức năng của các chân IC 555 được nêu trong bảng dưới đây:
Bảng 2.1: Chân IC 555 và các chức năng của các chân
THỨ TỰ TÊN CHÂN CHỨC NĂNG CÁC
12
CHÂN CHÂN
1 GND Chân nối đất hay nguồn
âm
2 TRIGGER INPUT Ngõ vào của xung
3 TRIGGER Ngõ ra của xung
OUTPUT
4 RESET Phục hồi
5 CONTROL Điện áp điều khiển
VOLTAGE
6 THRESHOLD Ngưỡng
7 DISCHARGE Xả điện
8 +Vcc Nguồn cung cấp
1.1.2. Sơ đồ mạch điện của mạch dao động đa hài dùng IC 555:
+V
R1
555
1 Gnd Vcc 8
2 Trg Dis 7
3 Out Thr 6
4 Rst Ctl 5
R2
.IC
ngo ra
+
C1
C2
Hình 2.2 a. Mạch điện căn bản
13
Hình 2.2: Mạch dao động đa hài cơ bản dùng IC 555
Chân 2 được nối với chân 6 để cho chân ngõ vào và chân giữ mức thềm
(mức ngưỡng) có chung điện áp phân cực.
Chân 5 được nối với tụ C2 xuống GND để lọc nhiễu tần số cao. Vì vậy, tụ
này thường có trị số không lớn lắm, được chọn vào khoảng từ 1 đến 0,001F.
Chân 4 nối nguồn Vcc vì không dùng chức năng Reset
Chân 7 là chân xả điện, nên được nối giữa 2 điện trở R 1 và R2 làm đường
nạp và xả điện cho tụ C1.
1.1.3. Nguyên lí hoạt động:

Khi được cấp nguồn Vcc, tụ C1 được nạp điện qua R1, R2 với hằng số thời
gian nạp:
tnạp = 0,69 (R1 + R2)C1 (2.1)
Đồng thời R1, R2 làm nhiệm vụ phân cực bên trong IC, lúc này mạch sẽ tự
dao động.
Hằng số thời gian xả là:
txả = 0,69R2C1(2.2)
Điện áp ngõ ra ở chân 3 có dạng hình vuông với chu kỳ là:
T = 0,69 (R1 + 2R2)C1(2.3)
Do thời gian nạp vào và thời gian xả ra không bằng nhau (tnạp > txả) nên
tần số của tín hiệu xung là:
14
f= = (2.4)
Dạng xung ngõ ra ở chân 3 có dạng:
Vc
c
Hình 2.3: Dạng xung ngõ ra của mạch dao động đa hài dùng IC 555
Hình 2.4: Mạch dao động đa hài dùng IC 555

Trong thực tế, để có dạng xung vuông đối xứng, có thể thực hiện một số
phương pháp sau:
Phương pháp 1: chọn trị số R1 << R2 lúc này sai số giữa thời gian nạp và
thời gian xả xem như không đáng kể.
Phương pháp 2: Chọn R1 R2 sau đó mắc song song một điôt D phân cực
thuận nạp cho tụ không qua R2, còn khi xả điện, điôt D bị phân cực ngược nên
vẫn xả điện qua R2.
Tuy nhiên, trong thực tế, điôt có nội trở, nên thời gian nạp qua R 1 và D vẫn
lớn hơn R2, nên để cho mạch thật đối xứng, người ta thường bổ sung thêm thêm
một điôt D2 giống như điốt D1. Điốt D2 được mắc nối tiếp với R2 để cho đường
nạp và đương xả điện hoàn toàn giống nhau.
15
+V
R1
555
1 Gnd Vcc 8
2 Trg Dis 7
3 Out Thr 6 R2
4 Rst Ctl 5
D1
.IC
D2
ngo ra
+
C1
C2
Hình 2.5: Mạch dao động đa hài dùng hai điôt D1 và D2
1.2. Mạch dao động đa hài dùng cổng logic

Để thực hiện mạch dao động đa hài không ổn dùng cổng logic, người ta
có thể thực hiện bằng nhiều cách khác nhau trên cơ sở 2 mạch đảo, như trình
bày trên
1.2.1. Mạch dùng cổng NOT (cổng đảo):
Hình 2.5: Mạch dao động dùng hai cổng đảo

Trong Hình 2.5, ngõ ra của cổng đảo 1 được nối đến ngõ vào của cổng đảo
2 và ngõ ra của cổng đảo 2 được nối trở lại ngõ vào của cổng đảo 1 qua tụ liên
lạc C. Việc chuyển đổi trạng thái của mạch được thực hiện nhờ quá trình nạp xả
của tụ C qua điện trở R tạo thành đường vòng hồi tiếp dương kín.
Giả sử, cổng đảo 1 có Q = 1 thì cổng đảo 2 có = 0, do đó, lúc này tụ nạp
điện qua R đến khi tụ C nạp đầy điện áp ngõ vào cổng đảo 1 tăng lên mức cao,
ngõ ra Q = 0 tác động đến ngő vŕo cổng đảo 2 làm ngõ ra = 1, điện áp trên tụ
tăng, tụ xả điiện qua R đến khi hết điện, điện áp ngõ vào cổng đảo 1 lúc này
giảm thấp, Q chuyển sang trạng thái Q=1 tác động ngõ vào cổng đảo 2 làm cho
= 0.
Quá trình cứ thế tiếp tục diễn ra, mạch thực hiện chức năng tự dao động.
Chu kỳ xung ra T = 2,3RC (2.5)
16
Tần số xung f = = (2.6)
1.2.2. Mạch dùng cổng NAND:
Hình 2.6: Mạch dao động đa hài dùng hai cổng NAND
Mạch trong sơ đồ Hình 2.6 có 2 ngõ vào nối tắt nên thực chất cũng giống
như cổng đảo.
Ngõ ra của cổng NAND 1 có Q được nối với ngõ vào cổng NAND 2 và
ngược lại ngõ ra của cổng NAND 2 có được nối đến ngõ vào của cổng
NAND 1, tạo thành một mạch vòng kín hồi tiếp dương. Tụ C và điện trở R dùng
để xác lập tần số của mạch, công thức được tính giống như công thức 2.5 và 2.6.
Trong thực tế còn có nhiều cách tạo mạch dao động đa hài không ổn dùng
IC, các linh kiện R, C và thạch anh để có tần số dao động ổn định. Chúng ta có
thể tham khảo trong các tài liệu về mạch điện tử cơ bản và về mạch IC số khác.
2. Mạch đa hài đơn ổn

Mạch dao động đa hài không ổn trong thực tế thường tồn tại hai nhược
điểm, đó là độ ổn định tần số không cao, nhất là khi nguồn cung cấp không ổn
định và điều kiện môi trường thay đổi như độ ẩm, nhiệt độ v.v...và không được
khống chế đồng bộ theo các mạch điện khác khi các nguồn xung cần sự liên kết
với nhau. Do đó, tạo ra nguồn xung từ một nguồn xung khác vừa để ổn định tần
số vừa có tính đồng bộ nhất quán là một nhu cầu cần thiết
2.1. Mạch đa hài đơn ổn dùng IC 555

2.1.1. Cấu tạo
17
+V
R1
555
1 Gnd Vcc 8
2 Trg Dis 7
3 Out Thr 6
4 Rst Ctl 5
Ri
ngo ra Vo
Ci
C2 C1
ngo vao Vi
Hình 2.7: Mạch điện căn bản
Hình 2.7b: Mạch điện thực tế

Hình 2.8: Mạch đa hài đơn ổn dùng vi mạch 555
Nhiệm vụ các chân:
Chân1: nối GND.
Chân 2: ngõ vào xung kích được phân cực sao cho điện áp tại chân này cao
hơn 2/3Vcc.
Chân 3: ngõ ra xung.
Chân 4: chân hồi phục được mắc lên nguồn đặt ở mức cao.
Chân 5: điều khiển có thể để trống hoặc gắn với một tụ C 2 trị số khoảng vài
ngàn đến vài chục ngàn PF để chống nhiễu.
Chân 6: giữ mức thềm (mức ngưỡng).
18
Chân 7: xả điện.
Hai chân 6 và 7 được nối chung với nhau và nối với nguồn qua R 1 kết hợp
với tụ C1 xác định thời hằng của xung.
Chân 8: nguồn V được nối với nguồn Vcc
2.1.2. Nguyên lí hoạt động của mạch (Mạch điện căn bản)
Khi được cấp nguồn Vcc, do chân 2 được nối với nguồn Vcc qua R1 và chân
6 giữ thềm mắc vào chân 7 phục hồi, nên lúc này điện áp tại chân 6 và 7 bằng
nhau và bằng 0, mạch giữ nguyên trạng thái nên không tạo được dao động, xung
ngõ ra chân 3 không xuất hiện.
Khi có một xung âm được kích thích vào chân 2 (hoặc chân 2 được nối với
vỏ máy trong thời gian ngắn) lúc này điện áp phân cực tại chân 2 giảm thấp
xuống dưới mức 2/3Vcc nên điện áp tại chân 7 tăng, tụ C 1 được nạp điện qua
điện trở R1, ngõ ra chân 3 lên mức cao tạo xung ra.
Khi điện áp nạp trên tụ tăng dần đến khi đạt giá trị 2/3Vcc mạch đổi trang
thái làm việc trở về trạng thái ban đầu chấm dứt xung ra, đồng thời chân 7 cũng
đặt xuống mức thấp 0V, tụ C1 xả điện qua chân 7 xuống GND, mạch trở về trạng
thái ban đầu chờ xung âm kế tiếp kích mở.
tx = 1,1 R1C1 ( 2.7 )
Dạng sóng ra ở các chân:
Vi
1/3 Vcc
t
Vo
Hình 2.9. Dạng sóng ở các chân
2.2. Mạch đa hài dùng cổng logic:

2.2.1. Sơ đồ mạch đơn ổn dùng cổng NOR
Mạch đơn ổn dùng cổng NOR có sơ đồ như hình vẽ sau:
19
Vcc
A
C
1 Q
2
B
Hình 2.10. Mạch dao động đơn ổn dùng cổng NOR

2.2.2. Hoạt động của mạch:
Khi mới kết nối với nguồn điện cung cấp, nếu ngõ vào A = 0 (mức thấp),
lúc này ngõ ra của cổng NOR 2 ở mức thấp, ngõ vào ở mức cao nhờ R mắc lên
nguồn cung cấp VCC, nên ngõ vào của cổng NOR 2 có mức cao, ngõ ra của cổng
NOR 2 có mức thấp, mức này được đưa trở về ngõ vào B của cổng NOR 1, nên
ngõ ra của cổng NOR 1 ở mức cao. Điện áp hai chân tụ xấp xỉ bằng nhau, tụ
không nạp điện.
Khi tác động ngõ vào A = 1, ngõ ra của cổng NOR 1 đổi trạng thái xuống
mức thấp, tụ nạp điện qua R làm ngõ vào của cổng NOR 2 giảm xuống mức
thấp, ngõ ra Q của cổng NOR 2 lên mức cao (bằng với nguồn cung cấp Vcc), tạo
xung ngõ ra.
Khi tụ được nạp đầy, ngõ vào của cổng NOR 2 lên mức 1, ngõ ra của cổng
NOR 2 ở mức 0, chấm dứt xung ngõ ra trở về trạng thái ổn định ban đầu.
3. Mạch đa hài lưỡng ổn

3.1. Mạch đa hài lưỡng ổn dùng IC 555
Mạch tạo xung vuông dùng IC 555. Dùng linh kiện chính là IC 555,tụ
điện, điện trở, biến trở để tạo ra xung vuông, có thể thay đổi tần số ngõ ra bằng
cách thay đổi các linh kiện ngoại vi..
Khi hoàn thành một mạch điện, nhiều khi cần có nguồn tín hiệu để đưa
vào thử mạch, hoặc cần nguồn xung CLOCK để đưa vào các mạch IC số. Nếu
cần có nguồn tín hiệu dạng xung, có thể dùng ic 555 để tạo ra các dạng tín hiệu
này.
20
Mạch tạo xung vuông dùng IC 555
Trong mạch trên ta có:
- Mạch định tần số của xung phụ thuộc vào trị các điện trở RV1, R1, R2 và các
tụ C1, C2. Vậy khi dùng tụ nhỏ C2, sẽ tạo ra tín hiệu dạng xung có tần số cao,
lúc này biến trở RV1 dùng để chỉnh chọn tần. Khi đổi qua dùng tụ hóa C1 có trị
điện dung lớn hơn, sẽ tạo ra xung có tần số thấp hơn, và cũng chỉnh tần với biến
trở RV1.
- Xung ra lấy trên chân số 3. Khi chân 3 ở mức áp thấp, 0V, thì Led xanh D1
sáng và khi chân 3 ở mức áp cao gần bằng 12V thì Led đỏ D2 sáng. Điện trở R3,
R4 dùng để hạn dòng làm việc của các Led, nhớ không để dòng qua Led quá lớn
dễ làm hư Led. Xung ra trên chân 3 là dạng xung vuông với bờ lên và bờ xuống
rất thẳng, dùng dạng xung này kích thích các mạch số là rất tốt.
- Xung lấy ra trên chân 2 và 6 có dạng răng cưa, khi chân 7 ở lúc hở masse, thì
tụ C1 hay tụ C2 sẽ nạp điện nguồn, dòng nạp qua RV1, R1, R2, mức áp trên
chân 2, 6 tăng dần lên, khi mức áp này bằng 2/3 mức nguồn thì chân 7 sẽ cho
nối masse, lúc này tụ C1, hay C2 sẽ cho xả điện, dòng xả qua R2. Vậy công
dụng của R2 là hạn chế không để dòng xả quá lớn sẽ làm hư ic 555, và khi mức
21
áp trên chân 2, 6 xuống bằng 1/3 mức áp nguồn thì chân 7 lại hở masse, tụ lại
chuyển qua thời kỳ nạp điện…. Để tín hiệu ra có dạng xung vuông với hệ số
duty = 50%, Bạn lấy trị R2 đủ nhỏ so với trị của RV1 + R1.
- Công thức tính tần số và chu kỳ:
ln2=0.693
T=0.693*(R1+2R2)*C
f=1/T
Tn=0.693*(R1+R2)*C
Tx=0.693*R2*C
T=Tn+Tx
Ghi chú: Khi lấy xung răng cưa trên chân 2, 6 để làm tín hiệu thử mạch, phải
chú ý đến ảnh hưởng của mạch ngoài lên mạch định tần với RV1, R1, R2 và các
tụ C1, C2, nội trở của mạch ngoài sẽ làm thay đổi tần số của tín hiệu, cách hay
nhất là Bạn dùng thêm tầng khuếch đại đệm để cách ly trở kháng của mạch thử
với mạch định tần của ic 555.
3.2. Mạch lưỡng ổn dùng cổng logic

3.2.1. Mạch Flip - Flop:
Để tạo mạch flip - flop chỉ cần mắc 2 cổng NOT chéo nhau như hình 2.15
1 0
A Q
B Q
0 1
Hình 2.15: Mạch Flip Flop cơ bản

Khi được cấp điện, nếu ngõ ra Q = 0 thì ngõ vào B = 0 qua mạch đảo làm
= 1 và mạch ổn định ở trạng thái này. Mạch cũng có thể ở trạng thái ngược
lại là Q = 1 và = 0 cũng được ổn định
Như vậy mạch có hai trạng thái ổn định theo nguyên lí mạch đa hài lưỡng
ổn
Để có thể chọn trạng thái cho mạch, người ta có thể dùng các cổng NAND
hay NOR và gọi là RS Flip - Flop
3.2.2. Mạch RS Flip Flop

22
Để điều khiển chọn trạng thái người ta dùng cổng NAND có hai ngõ
vào .Một ngõ vào nhận hồi tiếp và một ngõ vào còn lại để điều khiển
Mạch FF hình 2.16 dùng hai cổng NAND và hai cổng NOT
1 0 1
S
Q
0
1 Q
R
0
Hình 2.16: RS Flip-Flop dùng cổng NAND

Hai ngõ được gọi là set (S) và reset (R)
Hai ngõ ra được gọi là không đảo (Q) đảo
Nếu S = 1, R = 0, thì ngõ ra Q = 1, = 0 (như hình vẽ)
Nếu S = 0, R = 1, thì ngõ ra Q = 0, = 1 (như hình vẽ)
Giả sử ở trang thái như hình vẽ ta cho S = 0, mạch vẫn giữ nguyên trạng
thái
Tóm lại ngõ ra Q và chỉ đổi trạng thái hai ngő vŕo cůng đổi trạng thái Q
cùng trạng thái với S và cùng trạng thái với R
S R Q Q
S Q
0 1 0 1 R QN
1 0 1 0
0 1 Không đổi
1 0 Cấm
Hình 2.17: Ký hiệu và bảng sự thật Rs Flip Flop
3.2.3.Mạch FLIP - FLOP:
Trong mạch RS flip-flop nếu bỏ đi NOT ở ngõ vào thì mạch vẫn có nguyên
lí như mạch flip-flop nhưng hoạt động ngược lại
S R Q Q
0 1 1 0
23
1 0 0 1
1 1 Không đổi
0 0 Cấm
Hình 2.18:Sơ đồ và bảng sự thật
Trạng thái cấm trong flip-flop là = 0, = 0 vì theo lí luận lúc này ở

ngõ ra Q = 0 và = 1 ngược lại với nguyên lí mạch lưỡng ổn nên gọi là trạng
thái cấm
4. Mạch SCHMITT - TRIGER

4.1. Mạch Schmitt-trigger dùng tranzitor
Sơ đồ mạch điện căn bản:
Trên sơ đồ (hình vẽ 2.19) hai tranzito Q 1 và Q2 dược mắc trực tiếp có
chung cực E. Cực B2 được phân cực nhờ Rb2 lấy từ VC1 để có điện áp vào là
xung vuông thì hai trasistor Q1 và Q2 phải làm việc luân phiên ở chế độ bão hòa
và ngưng dẫn. khi Q1 ngưng dẫn thì Q2 bão hoà và ngược lại khi Q1 bão hòa thì
Q2 ngưng dẫn
RC2
RC1
Vo
RB2
Q2
Vi
Q1
RB1
RE
Hình 2.19: Mạch Schmitt triggơ căn bản
Nguyên lí hoạt động :

- Khi chưa có tín hiệu ngõ vào :
Tranzito Q1 ngưng dẫn do phân cực Vbe 0 ( RB1 nối mass)
Tranzito Q2 dẫn bão hòa do VC1 tăng cao qua RB2 phân cực VBE2 0,7v. Khi
chưa có tín hiệu thời gian dẫn bão hòa lâu, có thể làm Q 2 thủng nên dòng phân
cực qua RC2 nhỏ
24
Tín hiệu phải có biên độ đủ lớn để kích Q 1 dẫn bão hòa do đó tín hiệu trước
khi được đưa đến mạch schmitt-trigger dược đưa qua các mạch khuếch đại
Tín hiệu ngõ vào thường được ghép qua tụ để phân cách thềm điện áp phân
cực giảm sự ảnh hưởng do ghép tầng
- Khi có tín hiệu ngõ vào:
Tranzito Q1 chuyển từ trạng thái ngưng dẫn sang trạng thái dẫn làm điện áp
VC1 0 giảm qua RB2 làm cho VB2 giảm kéo theo sự giảm điện áp V E2 cũng chính
là VE1 do được mắc chung làm cho VBE1 nhanh chóng tăng cao hơn 0,7v Q1 dẫn
bão hòa VCE1 0,2v qua RB2 VCE2 0,2vm, Q2 ngưng dẫn ở ngõ ra VC2ta được tín
hiệu có dạng xung phụ thuộc vào dạng xung ngõ vào ở Hình 5.2
RC2
RC1
Vo
RB2
Q2
Vi
Q1
RB1
RE
Hình 2.20. Dạng tín hiệu ngõ vào và ngõ ra mach Schimitt trigger
Như vậy ngõ ra của mạch schimitt trigger ta có được các xung vuông có
biên độ bằng nhau nhưng độ rộng xung phụ thuộc độ rộng tín hiệu tương tự ngõ
vào
4.2. Mạch Schmitt trigger dùng cổng logic

4.2.1 Dùng cổng NAND
Hình 2.21:Mạch schmitt trigger dùng cổng NAND

Khi điện áp Vi ngõ vào mức thấp thì 2 ngõ vào của cổng (2) ở mức thấp
nên cổng (&) có ngõ ra ở mức cao =1 và ra cổng (1) có chức năng của cổng
NOT nên ngõ ra Q ở mức thấp Q=0.
25
Khi điện áp Vi ngõ vào mức tăng thì ngõ ra xuống mức thấp =0 và ra
cổng (2) đảo lại ngõ ra lên mức cao Q=1 làm cho Diode lúc này bị phân cực
thuận duy trì trạng thái này mặc dù Vi có thể giảm thấp hơn điện áp ngưỡng Vn
Có thể giải thích tương tự với cổng NOT
Vi t
Dạng tín hiệu biểu diển:
Vot
4.3.2 Mạch kết hợp OP_AMP và cổng logic

Để có độ chuyển mạch chính xác người ta ghép OP-AMP và cổng NAND
theo sơ đồ
Trong sơ đồ 2 OP-AMP (1) và (2) là 2 mạch khuyếch đại để so sánh 2 điện
áp ngõ vào Vi với 2 điện áp ngưỡng Vn mức cao Vn+ và thấp Vn-
1
Vn+
R Vo
3 Q
Vi
2
Vn- 4 Q
S
Hình 2.22:Mạch kết hợp OP- AMP và cổng lôgic

Hai cổng NAND là 2 mạch Flip Flop với 2 ngõ vào R và S được lấy từ 2
ngõ ra của OP-AMP (1) và (2)
Như vậy trong dạng mạch này 2 OP-AMP (1) và (2) là 2 mạch biến đổi
dạng sóng và 2 cổng NAND là 2 mạch Flip Flop có 2 ngõ vào R, S.
CÂU HỎI
Câu hỏi trắc nghiệm khách quan nhiều lựa chọn
Hãy lựa chọn phương án đúng để trả lời các câu hỏi dưới đây bằng cách tô đen vào ô vuông
thích hợp:
26
TT Nội dung câu hỏi a b c d
2.1 Khi qua mạch đảo pha tín hiệu có tính chất
a. Pha bị đảo ngược lại □ □ □ □
b. Cực tính bị đảo ngược lại
c. Dạng tín hiệu bị đổi chiều
d. Tất cả đều đúng
2.2 Mạch đa hài lưỡng ổn thực chất là mạch
a. Hai mạch khuếch đại mắc song song □ □ □ □
b. Hai mạch đảo pha mắc song song
c. Hai mạch khuếch đại mắc chéo nhau
d. Hai mạch đảo pha mắc chéo nhau
2.3 Mạch dao động đa hài lưỡng ổn khác tất cả các
mạch dao động đa hài khác ở □ □ □ □
a. Hồi tiếp không dùng tụ
b. Hồi tiếp dùng điện trở
c. Hồi tiếp trực tiếp
d. Tất cả đều đúng
2.4 Để chuyển trạng thái làm việc của mạch được tốt
xung tín hiệu ngõ vào cần □ □ □ □
a. Có biện độ đủ lớn
b. Có thời gian đủ lâu
c. Có nguồn cung cấp đủ nhỏ
d. Tất cả các yếu tố trên
2.5 Để mạch có thể làm việc được liên tục cần có
a. Liên tục các xung âm đặt vào mạch □ □ □ □
b. Liên tục các xung dương đặt vào mạch
c. Các xung âm tác dụng thay phiên vào
mạch
d. Các xung dương tác dụng thay phiên vào
mạch
2.6 Mạch schmit-triger có nhiệm vụ gì?
a. Tạo xung vuông □ □ □ □
b. Tạo xung hình chữ nhật
c. Tạo xung vuông từ các tín hiệu bất kỳ
d. Tạo dao động.
2.7 Nguyên lí hoạt động của mạch schmit-triger dựa
trên nguyên tắc nào? □ □ □ □
27
a. Làm việc ở chế độ ngưng dẫn
b. Làm việc ở chế độ dẫn bão hoà.
c. Làm việc ở chế đô khuếch đại
d. Làm việc ở chế độ ngưng dẫn và dẫn bão hoà
thay phiên
2.8 Mạch schmit-triger dùng OP – AMP có mấy dạng
mạch? □ □ □ □
a. Mạch đảo
b. Mạch không đảo
c. Mạch đảo và không đảo
d. Mạch khuếch đại.
2.9 Mạch schmit-triger dùng cổng logic có thể dùng
các loại cổng nào? □ □ □ □
a. Cổng NAND
b. Cổng NOR
c. Cổng EXOR
d. Có thể dùng tất cả các loại cổng trên
2.1 Để có độ chuyển mạch chính xác người ta thường
0 dùng mạch schmit-triger ở dạng nào? □ □ □ □
a. Dùng tranzitor
b. Dùng OP AMP
c. Dùng cổng NOR
d. Dùng kết hợp OP AMP và cổng Logic.
Nội dung cần nghiên cứu

1.Các mạch logic căn bản: Ký hiệu, tính chất, nguyên lí hoạt động
2.Các mạch flip - flop cơ bản: các cách ký hiệu, tích chất và nguyên lí làm việc
3.Ưu nhược điểm và tính chất của các mạch
BÀI 3
MẠCH HẠN CHẾ BIỆN ĐỘ VÀ GHIM ÁP
GIỚI THIỆU
Trong kỹ thuật điều khiển để các tầng khuếch đại ổn định ngoài việc tính
toán thiết kế mạch có độ lợi cao, hiệu suất tốt thì hai vấn đề quan trọng đó là
28
biên độ tín hiệu ngõ vào mạch và chế độ phân cực của mạch phải phù hợp và ổn
định để giải quyết vấn đề này trong các mạch điện thường người ta thiết kế thêm
các mạch hạn chế biên độ và ghim áp để tăng cường độ ổn định làm việc của
mạch tăng khả năng chống nhiểu
MỤC TIÊU THỰC HIỆN:
- Nhận Mạch hạn biên, ghi áp để so sánh trong sơ đồ thiết kế
- Xác định nguyên nhân hư hỏng theo hiện tượng trên mạch
- Thay thế các linh kiện hư hỏng theo điều kiện làm việc của mạch
1. Mạch han chế biên độ:
1.1. Khái niệm:
Mạch hạn chế biên độ là một mạng bốn cực mà điện áp đầu ra của nó có
dạng giống điện áp đầu vào khi điện áp đầu vào chưa vượt quá một giá trị nào
đó, còn lại điện áp đầu ra sẽ gữ nguyên giá trị không đổi khi điện áp đầu vào
vượt ra ngoài ngưỡng của mạch hạn chế . Giá trị không đổi đó được gọi là mức
hạn chế (còn được gọi là mạch hạn biên)
Tuỳ theo yêu cầu của mạch điện cần điều khiển đối với các tín hiệu xung
người ta cần phải giới hạn ở một mức nào đó sao cho tín hiệu điều khiển không
làm cho mạch điện bị nghẽn hoặc méo dạng
Mạch được giới hạn ở phần đỉnh tín hiệu gọi là mạch hạn biên trên.
Mạch giới hạn ở đáy tín hiệu gọi là mạch hạn biên dưới
Mạch giới hạn cả hai mức trên và dưới của tín hiệu gọi là giới hạn trên và dưới .
Về thực chất mạch hạn chế đóng vai trò như một cái khoá . Nếu khoá mắc
nối tiếp với tải thì tín hiệu sẽ đi qua được khi khoá đóng và bị ngăn lại khi khoá
mở, tức là nó đóng vai trò một phần tử không đường thẳng. Để làm nhiệm vụ
đó,người ta có thể sử dụng các phần tử không tuyến tính như Điôt ,tranzito trong
các mạch hạn chế. Khi đó ngoài nhiệm vụ hạn chế mạch còn làm nhiệm vụ
khuếch đại tín hiệu nên còn gọi là mạch hạn chế khuếch đại.
Những yêu cầu cơ bản đối với một mạch hạn chế là độ sắc khi cắt , độ ổn
định của ngưỡng và mức hạn chế. Những yêu cầu này lại phụ thuộc chủ yếu vào
các linh kiện không tuyến tính được sử dụng.
1.2. Mạch hạn chế biên độ dùng Diode
Do đặc tính của Diode dẫn điện theo 1 chiều nên khi diode được phân cực
thuận thì sẽ dẫn điện cho phần xung làm cho nó phân cực thuận đi qua nên ta có
dạng mạch như Hình 3.1 hoặc Hình 3.2
D
R
Vi Vo Vi 29 Vo
D
R
Hình 3.1: Mạch hạn biên trên mức 0
D
R
Vi Vo Vi Vo
D
R
Hình 3.2: Mạch hạn biên dưới mức 0
Để giá trị xung nằm trên mức 0 hoặc dưới mức 0 phù hợp với điều kiện
làm việc của mạch điện mạch hạn chế biên độ dùng Điôt có thể được mắc nối
tiếp với một nguồn điện áp cố định một chiều Vc gọi là điện áp chuẩn . Nếu điện
áp chuẩn có giá trị dương thì được gọi là giớ hạn trên (Hình 3-3). Nếu điện áp
chuẩn có giá trị âm thì được gọi là giới hạn dưới (Hình 3-4).
VO = VC + VD
R
Vo
Vi
D
Vc
Hình 3.3: Mạch giới hạn trên (giới hạn xung dương)
Vc: điện áp chuẩn
Vd: điện áp phân cực thuận của Diode (VD 0,6 - 0,8v) tuỳ theo loại Diode
Trong mạch Diode chỉ phân cực thuận để cho xung xuống Mass khi nào
biên độ xung ngõ vào Vi lớn hơn giá trị VC + VD và sẽ có dạng mạch ngược lại
nên ta muốn giới hạn dưới (giới hạn xung âm) ở hình 3.4
30
R
Vi + Vo
Vd
Hình 3.4: Mạch giới hạn dưới (giới hạn xung âm)
* Mạch hạn chế biên độ dùng điôt zêne:

Trong thực tế nguồn điện áp chuẩn Vd khó thực hiện do đó mạch thông
thường được sử dụng chủ yếu là Điôt zenne ở hình 3.5 và 3.6
D
Vi Vo
Vd
Hình 3.5: Mạch gới hạn trên

R
Vi D
Vo
Vd
Hình 3.6: Mạch giới hạn dưới
Nguyên lí hoạt động của mạch như sau: Khi xung tín hiệu ngõ vào Vi thấp
dưới mức ngưỡng làm việc của Điôt zenne Vd mức tín hiệu được giữ nguyên .
Khi mức tin hiệu ngõ vào Vi cao hơn mức ngưỡng làm việc của Điôt zenne phần
cao hơn dược đưa qua Điôt zenne trở về nguồn xung tín hiệu ngõ ra bị giới hạn
không vượt quá giá trị Vd
1.3. Mạch hạn chế khuếch đại dùng tranzito:

31
Mạch hạn chế khuếch đại dùng Tranzito được mắc theo kiêu E-C hình (6.7)
Khi biên độ tín hiệu ngõ vào Vi đủ lớn, mạch sẽ thực hiện việc han chế. Việc
hạn chế được sử dụng hai giới hạn bão hoà và ngưng dẫn của tranzito .
Giới hạn dưới được dùng giới hạn ngưng dẫn của tranzito. Khi biên độ tín
hiệu ngõ vào thấp dưới mức phân cực của tran zito mạch ngưng dẫn biên độ tín
hiệu được giới hạn ở mức dưới.
Giới hạn trên được dùng giới hạn bão hoà của tắt bỏ biên độ tín hiệu được
giới hạn ở mức trên
Điều quan trọng cần ghi nhớ do mạch được mắc theo kiểu E-C (tín hiệu
đưa vào ở cực B của tranzito và lấy ra trên cực C) nên tín hiệu ngõ ra đảo pha so
với tín hiệu ngõ vào.
Vc
R2
R1
Q
Vo
Vi
Hình 3.7: Mạch hạn chế khuếch đại dùng Tranzito
R1: hạn chế dòng tín hiệu ngõ vào

R2: Hạn chế dòng cực C (Điện trở tảI cực C)
Q: Tranzito khuếch đại hạn chế
Vi
Vo t
Hình 3.8: Dạng tín hiệu ngõ vào và ngõ ra mạch hạn chế khuếch đại dùng Tranzito
2. Mạch ghim áp:

Các mạch ghim áp còn được gọi là mạch khôi phục thành phần điện áp một
chiều của tín hiệu. Nó dùng để ổn định nền hoặc đỉnh của tín hiệu xung ở một
mức xác định nào đó bằng hoặc khác không.
32
Nguyên tắc làm việc của các mạch ghim áp dựa trên việc ứng dụng hiện
tượng thiên áp động bằng cách làm cho các hằng số thời gian trong mạch phóng
và nạp điện.Gồm một số dạng mạch cơ bản sau.
2.1. Mạch ghim áp dùng điốt
2.1.1. Mạch ghim trên ở mức không: (Mạch điện Hình 3.9)
C
Vo
Vi R D
Hình 3.9: Mạch ghim trên mức không

Để cho mạch thoả mãn điều kiện ghim trên ở mức không, giả thiết ngõ và
Vi là những xung hẹp . Khi đó trong khoảng thời gian xung Tx tụ C được nạp
điện với hằng số thời gian Tn bằng:
Tn = C.Rn
Trong thời gian nghỉ tụ C sẽ phóng điện với hằng số thời gian Tp bằng:
Tp = C.Rp
Trong đó Rn được xem như điện trở thuận của Điôt D ;Rp được xem như
điện trở R
Muốn cho thời gian nghỉ của xung thiên áp động vẫn được duy trì, phải
thoả mãn bất đẳng thức Tp >> Ttx – Tx (trong đó Ttx là độ rộng xung của
mạch)
Nếu điện trở thuận của Điốt Rn không đủ nhỏ, nghĩa là khi Tn >> Tx thì
hiệu ứng ghim sẽ không có kết quả và điện áp ra có dạng Hình 3.10
Vi
t
Vi
Hình 3-10: Dạng tín hiệu xung ra khi Tn >> Tx
Nếu điện trở thuận của Điôt Rn đủ nhỏ để thoả mãn điều kiện Tn << Tp thì
hiệu ứng ghim sẽ có kết quả là: Uo  Um
Trong đó Uo: thiên áp động Um: Biên độ xung tín hiệu
33
Khi đó điện áp ra có dạng như hình 3.11
Vo
t
Vi
t
Hình 3.11: Dạng tín hiệu xung ra khi được ghim trên mức 0
Tóm lại, để hiệu ứng ghim có kết quả cần phải chọn Điôt sao cho có điện
trở ngược lớn, điện trở thuận nhỏ , điện trở của mạch phân cách R lớn . Cuối
cùng cần lưu ý rằng, tất cả các quan hệ nói trên được xét trong điều kiện đã bỏ
qua nội trở của nguồn tín hiệu đầu vào Vi.
2.1.2. Mạch ghim dưới ở mức không:

Mạch ghim dưới ở mức không có dạng tương tự như sơ đồ Hình 3-9 nhưng
chiều của Điôt D được đổi ngược chiều Hình 3.12.
C
Vo
Vi R D
Hình 3.12: Mạch ghim dưới mức không
Nếu thoả mãn các điều kiện tương tự như mạch ghim trên ở mức không ,
đó là Điôt có điện trở thuận nhỏ, điện trở ngược lớn vàđiện trở phân cách R
lớn .Th́ ta cũng được dạng tín hiệu xung ra như Hình 3.13
Vi
t
Vo
t
34
Hình 3.13: Dạng tín hiệu xung khi được ghim dưới mức không
2.1.3 Mạch ghim có mức ghim khác không:

Như các nội dung ở trên các mạch ghim trên và dưới có mức ghim bằng
không. Muốn ghim ở một mức E nào đó, phải nối tiếp với mạch R và Điôt một
nguồn điện áp như hình 3.14 . Để khỏi ảnh hưởng đến công tác của mạch ghim,
nguồn phụ E phải có nội trở nhỏ so với điện trở thuận của Điôt.
Các dạng điện áp vào và ra trên các mạch ghim có mức ghim E như Hình
3.15
C
Vo
Vi R D
+
E
Hình 3.14(a):Mạch ghim trên mức + E
C
Vo
Vi R D
E
+
Hình 3.14(b): Mạch ghim trên mức - E
Vi
Vo
t
+E
Vo 35
t
-E
Hình 6.15: Dạng điện áp vào và ra trên các mạch ghim trên có mức ghim  E
2.2. Mạch ghim áp dùng Tranzitor (Tham khảo – Tài liệu Đỗ Xuân Thụ -
KỸ THUẬT ĐIỆN TỬ, NXB Giáo dục, 2005)
CÂU HỎI
Câu hỏi trắc nghiệm khách quan nhiều lựa chọn
Hãy lựa chọn phương án đúng để trả lời các câu hỏi dưới đây bằng cách tô đen vào ô vuông
thích hợp:
TT Nội dung câu hỏi a b c d
3.1 Thế nào là mạch hạn chế biện độ?
a. Dạng tín hiệu đầu ra giống dạng tín hiệu đầu vào. □ □ □ □
b. Không vượt quá một giá trị xác định
c. Là một mạng bốn cực
d. Cả a, b, c.
3.2 Có mấy loại mạch giới hạn?
a. Mạch hạn biên trên □ □ □ □
b. Mạch hạn biên dưới
c. Mạch hạn biên trên và dưới
d. Cả a, b, c
3.3 Mạch hạn biên dùng linh kiện chính nào?
a. Dùng diot, zener, Tranzitor □ □ □ □
b. Dùng Diôt
c. Dùng zener
d. Dùng Tranzitor
3.4 Thế nào là mạch ghim áp?
a. Giữ nền hoặc đình của tín hiệu xung □ □ □ □
b. Khôi phục thành phần một chiều
36
c. Giới hạn biên độ tín hiệu
d. Gồm a và b.
3.5 Có mấy loại mạch ghim áp?
a. Mạch ghim trên mức không □ □ □ □
b. Mạch ghim dưới mức không
c. Mạch ghim mức khác không
d. Cả a, b, c.
3.6 Mạch ghim áp và mạch hạn biên khác nhau ở
điểm chính yếu nào?
a. Mức thềm một chiều của tín hiệu
b. Dạng tín hiệu
c. Biên độ tín hiệu
d. Tần số tín hiệu
Nội dung cần nghiên cứu:

- Các dạng mạch khác nhau trong thực tế
- Nguyên lý hoạt động của các mạch
- Các ứng dụng trong thực tế và trong các thiết bị điều khiển trong công
nghiệp
- Các hư hỏng thường gặp và biện pháp khắc phục
HOẠT ĐỘNG III: THỰC HÀNH TẠI XƯỞNG TRƯỜNG
1. Nội dung:
Lắp ráp mạch, khảo sát dạng xung và sửa chữa các dạng mạch
2. Hình thức tổ chức:
Tự nghiên cứu trước tài liệu
Theo dõi hướng dẫn của giáo viên
Thực tập theo nhóm nhỏ (1 3 người trong nhóm)
Ghi chép và làm bẳng nhận xét cho nội dung thực hành.
3. Dụng cụ
Panel chân cắm
Đồng hồ số hoặc kim
Máy hiện sóng 2 kênh
Bộ dụng cụ nghề điện tử
37
Các nguồn điện DC thực tập
Bộ tạo nguồn tín hiệu xung
Linh kiện điện tử các loại
4. Qui trình thực hiện
A. Thực hành lắp ráp và khảo sát các mạch hạn chế xung:
Ráp mạch điện như hình vẽ
Điôt dùng loại 1N4148 hoặc điôt tách sóng (SN) có chức năng tương
đương
Điện trở R = 10K
Nguồn tín hiệu ngõ vào 1:AC 3v
- Quan sát và vẽ dạng sóng ngõ vào và ngõ ra. Cho nhận xét
Nguồn tín hiệu ngõ vào 2: xung vuông 1Vpp , 1Kz
- Quan sát và vẽ dạng sóng ngõ vào và ngõ ra
D
R
Vi Vo Vi Vo
D
R
Ráp mạch điện như hình vẽ
Vi + Vo
Vd
Các linh kiện được dùng từ mạch trên nguồn Vd dựoc sử dụng nguồn pin
1,5
Nguồn tín hiệu ngõ vào lần lượt được sử dụnglà AC 3v và xung vuông
1Vpp , 1Kz
38
Quan sát và vẽ dạng sóng ngõ vào và ngõ ra, cho nhận xét
Ráp mạch điện như hinh vẽ:

Vc
R2
R1
Q
Vo
Vi
Q: C1815 lần lượt chọn các giá trị R1 , R2 như sau:

R1: 4,7K R2: 1K
R1: 10K R2: 2,2K
Nguồn tín hiệu ngõ vào Vi lần lượt được chọn: AC 3v ; xung vuông 1Kz ,
1Vpp
- Vẽ dạng sóng tín hiệu ngõ vào và ngõ ra
- Đo điện áp DC tại cực B và cực C trong các trường hợp
- Giải thích các kết quả đo được
B. Thực hành lắp ráp và khảo sát dạng mạch ghim áp:
Lắp ráp mạch ghim áp tại mức không theo sơ đò mạch điện
C
Vi Vo
D
R
D: Điôt tách sóng 1N4148

R: 10K
C: 4700pF
Cho tín hiệu ngõ vào Vi là xung vuông 1Kz, 1Vpp
- Vẽ dạng sóng ngõ vào và ngõ ra
- Cho biết mức thềm điện áp một chiều DC
- Lần lượt thay đổi các giá trị điện trở R bằng các trị số: 22K; 47K và tụ
điện C:1000pF, 1F
- Vẽ dạng sóng ngõ ra và giả thích hiện tượng
Lắp ráp mạch ghim áp khác mức không như hình vẽ
39
C
Vo
Vi R D
E
+
Nguồn điện ghim áp được dùng nguồn pin 1,5V

Thực hiện tương tự các bước trên và giải thích sự khác nhau
Phần 2. KỸ THUẬT SỐ
Bài 1: Đại cương

Giới thiệu
Môn kỹ thuật số – dù chỉ mới xuất hiện trong vòng một thế hệ trở lại đây
của con người và hầu như không liên quan gì với các môn học cổ truyền –
nhưng khả năng lan truyền và ảnh hưởng của nó trong tương lai đã được nhìn
thấy rõ như bản chất vốn có của nó.
40
Đóng vai trò hướng dẫn tiến trình tính toán các hệ điều khiển trong lĩnh
vực tự động hóa, kỹ thuật số được áp dụng cho nhiều dạng hoạt động chân tay
và trí óc, những hoạt động có thể đưa về những động tác chuẩn theo những qui
tắc nhất định.
Tính hệ thống, dễ tiếp cận, độc lập, mạnh và hiệu quả khiến cho môn kỹ
thuật số sớm trở thành môn học cơ sở chung cho hầu hết các ngành kỹ thuật như
Cơ Khí, Điện-Điện Tử, Tin học, và ngành học kết hợp cả ba là Cơ điện tử.
Môn học này được học sau các môn học Kỹ thuật điện, Đo lường điện, Vật
liệu linh kiện điện tử, Mạch điện tử cơ bản và học trước các môn học và mô đun
Điện tử công suất, Điều khiển học, PLC...
Mục tiêu:
- Trình bày các khái niệm cơ bản về mạch tương tự và mạch số.
- Trình bày cấu trúc của hệ thống số và mã số.
- Trình bày cấu tạo, nguyên lý hoạt động của các cổng logic cơ bản
- Trình bày các định luật cơ bản về kỹ thuật số, các biểu thức toán học của số
- Rèn luyện tác phong làm việc nghiêm túc tỉ mỉ, cẩn thận, nghiêm túc trong
công việc.
1.Tổng quan về mạch tương tự và số

1.1. Định nghĩa
Các đại lượng vật lý được theo dõi, đo lường, tính toán…. Cần biểu diễn
giá trị thực của chúng một cách chính xác, để thuận lợi cho việc xử lý có hiệu
quả, có hai cách biểu diễn các đại lượng này.
1.1.1. Mạch tương tự:

Khi hàm biểu diễn các đại lượng biến thiên liên tục theo thời gian với
cùng cách thức ta gọi đó là tín hiệu tương tự hay còn gọi là tín hiệu analog
Ví dụ: Đồng hồ đo vận tốc trong xe ôtô, kim đo phải lệch tương ứng với tốc
độ hiện tại của xe và độ lệch này phải thay đổi tức thì khi vận tốc xe tăng hay giảm.
Một ví dụ khác về đại lượng tương tự là chiếc micrô. Trong thiết bị này, biên độ
hiệu điện thế đầu ra luôn tỉ lệ với cường độ sóng âm tác động vào màng rung của
micrô ở đầu vào.
1.1.2. Mạch số:

Hàm biểu diễn sẽ biến thiên không liên tục theo thời gian, và người ta dựng
các ký tự bằng số để miêu tả, biểu diễn nó ta gọi đó là tín hiệu số hay còn gọi là
digital (tín hiệu rời rạc).
Được quy về hai mức: Mức thấp: 0
Mức cao: 1
Ví dụ: đồng hồ hiện số, hiển thị thời gian trong ngày như giờ, phút, giây dưới
dạng số thập phân. Tuy thời gian trong ngày thay đổi liên tục, nhưng số hiện của
đồng hồ số lại thay đổi từng bước, mỗi bước là một phút hay một giây.
41
1.2. Ưu nhược điểm của kỹ thuật số so với kỹ thuật tương tự
* Ưu điểm của kỹ thuật số so với kỹ thuật tương tự:
Do sử dụng chuyển mạch nên nhìn chung thiết bị số dễ thiết kế hơn.
Thông tin được lưu trữ dễ dàng
Tính chính xác và độ tin cậy cao hơn
Có thể lập trình để điều khiển hệ thống số.
Ít ảnh hưởng bởi nhiễu
Nhiều mạch số có thể được tích hợp trên một chíp IC
* Nhược điểm của kỹ thuật số:
Mặc dù hệ thống số có rất nhiều ưu điểm, nhưng bên cạnh đó vẫn có một số
hạn chế. Do hầu hết các đại lượng vật lý đều có bản chất là tương tự, nên muốn tận
dụng được hệ thống kỹ thuật số thì chúng ta phải thực hiện các bước sau:
Biến đổi đầu vào dạng tương tự thành dạng số (A/D)
Xử lý tín hiệu số
Biến đổi đầu ra dạng số thành dạng tương tự (D/A)
Tuy nhiên, quá trình trên được coi là quá trình tất yếu đối với hệ thống số.
ở một số hệ thống, để tận dụng cả ưu điểm của kỹ thuật số và kỹ thuật tương tự
người ta dùng cả hai hệ thống. Trong các hệ thống lai ghép này thì việc quan trọng
là phải xác định được phần nào của hệ thống nê sử dụng kỹ thuật số và phần nào
nên sử dụng kỹ thuật tương tự.
2. Hệ thống số và mã số
*. Nguyên lý của việc viết số
Một số được viết bằng cách đặt kề nhau các ký hiệu, được chọn trong một
tập hợp xác định. Mỗi ký hiệu trong một số được gọi là số mã (số hạng, digit).
Thí dụ: trong hệ thống thập phân (cơ số 10) tập hợp này gồm 10 ký hiệu
rất quen thuộc, đó là các con số từ 0 đến 9:
S10 = {0, 1, 2, 3, 4, 5, 6, 7, 8, 9}
Khi một số gồm nhiề u số mã được viết, giá trị của các số mã tùy thuộc vị
trí của nó trong số đó. Giá trị này được gọi là trọng số của số mã.
Thí dụ: số 1998 trong hệ thập phân có giá trị xác định bởi triển khai theo
đa thức của 10:
199810 = 1x103 + 9x102 +9x101 + 9x100 = 1000 + 900 + 90 + 8
Trong triển khai, số mũ của đa thức chỉ vị trí c ủa một ký hiệu trong một
số với qui ước vị trí của hàng đơn vị là 0, các vị trí liên tiếp về phía trái là 1, 2,
3, ... . Nếu có phần lẻ, vị trí đầu tiên sau dấu phẩy là -1, các vị trí liên tiếp về
phía phải là -2, -3… Ta thấy, số 9 đầu tiên (sau số 1) có trọng số là 900 trong khi
số 9 thứ hai chỉ là 90. Có thể nhận xét là với 2 ký hiệ u gi ống nhau trong hệ 10,
ký hiệu đứng trước có tr ọng số gấp 10 lần ký hiệu đứng ngay sau nó. Điều này
hoàn toàn đúng cho các hệ khác, thí dụ, đối với hệ nhị phân (cơ số 2) thì tỉ lệ này
là 2.
Tổng quát, một hệ thống số được gọi là hệ b sẽ gồm b ký hiệu trong một
42
tập hợp:
Sb = {S0, S1, S2, . . ., Sb-1}
Một số N được viết:
N = (anan -1an-2. . .ai . . .a0 , a-1a-2 . . .a-m)b với
ai ∈ Sb Sẽ có giá trị:
N = an bn + an-1bn-1 + an-2bn-2 + . . .+ aibi +. . . + a0b0 + a-1 b-1 + a-2 b-2 +. . .+ a-
mb .
-m
n
= ∑ai b i
i =−m
aib chính là trọng số của một ký hiệu trong Sb ở vị trí thứ i.
i
2.1. Hệ thống số thập phân (Decimal system)

Hệ th ập phân là hệ thống số rất quen thuộc, gồm 10 số mã như nói trên.
Dưới đây là vài ví dụ số thập phân:
N = 199810 =1x103+9x102+9x101+8x100=1x1000+9x100+9x10+8x1
N = 3,1410 = 3x100 + 1x10-1 +4x10-2 = 3x1 + 1x1/10 + 4x1/100
2.2. Hệ thống số nhị phân (Binary system)

Hệ nhị phân gồm hai số mã trong tập hợp
S2 = {0, 1}
Mỗi số mã trong một số nhị phân được gọi là một bit (viết tắt của binary
digit).
Số N trong hệ nhị phân:
N = (anan-1an-2. . .ai . . .a0 , a-1a-2 . . .a-m)2 (với ai єS2)
Có giá trị là:
N = an 2n + an-12n-1 + . . .+ ai2i +. . . + a020 + a-1 2-1 + a-2 2-2 + . . .+ a-m2-m
a n là bit có trọng số lớn nhất, được gọi là bit MSB (Most significant bit)
và a-m là bit có trọng số nhỏ nhất, gọi là bit LSB (Least significant bit).
Thí dụ: N = 1010,12 = 1x23 + 0x22 + 1x21 + 0x20 + 1x2-1 = 10,510
2.3. Hệ thống số bát phân

Hệ bát phân gồm tám số trong tập hợp
S8 = {0,1, 2, 3, 4, 5, 6, 7}.
Số N trong hệ bát phân:

N = (anan-1an-2. . .ai . . .a0 , a-1a-2 . . .a-m)8 (với aiєS8)
Có giá trị là:
N = an 8n + an-18n -1 + a n-2 8n-2 +. . + ai8i . . .+a 080 + a-1 8-1 + a-2 8-2 +. . .+ a-m8m
Thí dụ: N = 1307,18 = 1x83 + 3x82 + 0x81 + 7x80 + 1x8-1 = 711,12510
2.4. Hệ thống sô thập lục phân

Hệ thập lục phân được dùng rất thuận tiện để con người giao tiếp với máy
tính, hệ này gồm mười sáu số trong tập hợp
S16 ={0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C,D, E, F } (A tương đương với 1010 , B
43
=1110 , . . . . . . , F=1510) .
Số N trong hệ thập lục phân:
N = (anan-1an-2. . .ai . . .a0 , a-1a-2 . . .a-m)16 (với aiє S16) Có giá trị là:
N = an 16n + an-116n-1 + an-2 16n-2 +. . + ai16i . . .+a0160+ a-1 16-1 + a -2

16-2 +. . .+ a-m16-m
Người ta thường dùng chữ H (hay h) sau con số để chỉ số thập lục phân.
Thí dụ: N=20EA,8H=20EA,816= 2x163+0x162+14x161+10x160+8x16-1

= 4330,510
2.5. Mã BCD
Mã hóa là gán một ký hiệu cho một đối tượng để thuận tiện cho việc thực
hiện một yêu cầu cụ thể nào đó.
Một cách toán học, mã hóa là một phép áp một đối một từ một tập hợp
nguồn vào một tập hợp khác gọi là tập hợp đích.
Tập hợ p nguồn có thể là tập hợp các số, các ký tự, dấu, các lệnh dùng
trong truyền dữ liệu . . . và tập hợp đích thường là tập hợp chứa các tổ hợp thứ
tự của các số nhị phân.
Một tổ hợp các số nhị phân tương ứng với một số được gọi là t ừ mã. Tập
hợp các từ mã được tạo ra theo một qui luật cho ta một bộ mã. Việc chọn một
bộ mã tùy vào mục đích sử dụng.
Thí dụ để biểu diễn các chữ và số, người ta có mã ASCII (American
Standard Code for Information Interchange), mã Baudot, EBCDIC . . .. Trong
truyền dữ liệu ta có mã dò lỗi, dò và sửa lỗi, mật mã . . ..
Vấn đề ngược lại mã hóa gọi là giải mã.
Cách biểu diễn các số trong các hệ khác nhau cũng có thể được xem là
một hình thức mã hóa, đó là các mã thập phân, nhị phân, thập lục phân . . . và
việc chuyển từ mã này sang mã khác cũng thuộc loại bài toán mã hóa.
Trong kỹ thuật số ta thường dùng các mã sau đây:
Mã BCD dùng số nhị phân 4 bit có giá trị tương đương thay thế cho
từng số hạng trong số thập phân.
Thí dụ: Số 62510 có mã BCD là 0110 0010 0101.
Mã BCD dùng rất thuậ n lợi: mạch đi ện tử đọc các số BCD và hiển thị ra
bằng đèn bảy đoạn (led hoặc LCD) hoàn toàn giống như con người đọc và viết
ra số thập phân.
2.6. Mã ASCII
ASCII (American Standard Code for Information Interchange - Chuẩn
mã trao đổi thông tin Hoa Kì), thường được phát âm là át-xơ-ki, là bộ kí tự và bộ
mã kí tự dựa trên bảng chữ cái La Tinh được dùng trong tiếng Anh hiện đại và
các ngôn ngữ Tây Âu khác. Nó thường được dùng để hiển thị văn bản trong máy
tính và các thiết bị thông tin khác. Nó cũng được dùng bởi các thiết bị điều
khiển làm việc với văn bản.
44
3. Các cổng logic cơ bản
3.1. Cổng AND
- Dùng thực hiện hàm AND 2 hay nhiều biến.
- Cổng AND có số ngõ vào tùy thuộc số biến và một ngõ ra. Ngõ ra của
cổng là hàm AND của các biến ngõ vào. Ký hiệu cổng AND 2 ngõ vào cho 2
biến
Nhận xét:
- Ngõ ra cổng AND chỉ ở mức cao khi tất cả ngõ vào lên cao.
- Khi có một ngõ vào = 0, ngõ ra = 0 bất chấp các ngõ vào còn lại.
- Khi có một ngõ vào =1, ngõ ra = AND của các ngõ vào còn lại.
Vậy với cổng AND 2 ngõ vào ta có thể dùng 1 ngõ vào làm ngõ kiểm
soát, khi ngõ kiểm soát = 1, cổng mở cho phép tín hiệu logic ở ngõ vào còn lại
qua cổng và khi ngõ kiểm soát = 0, cổng đóng , ngõ ra luôn bằng 0, bất chấp
ngõ vào còn lại.
Với cổng AND có nhiều ngõ vào hơn, khi có một ngõ vào được đưa lên
mức cao thì ngõ ra bằng AND của các biến ở các ngõ vào còn lại.
Giản đồ thời gian của cổng AND hai ngõ vào. Trên giản đồ, ngõ ra Y chỉ
lên mức 1 khi cả A và B đều ở mức 1.
3.2.Cổng OR
- Dùng để thực hiện hàm OR 2 hay nhiều biến.
- Cổng OR có số ngõ vào tùy thuộc số biến và một ngõ ra.
45
- Ký hiệu cổng OR 2 ngõ vào
Nhận xét:
- Ngõ ra cổng OR chỉ ở mức thấp khi cả 2 ngõ vào xuống thấp.
- Khi có một ngõ vào =1, ngõ ra = 1 bất chấp ngõ vào còn lại.
- Khi có một ngõ vào =0, ngõ ra = OR các ngõ vào còn lại.
Vậy với cổng OR 2 ngõ vào ta có thể dùng 1 ngõ vào làm ngõ kiểm soát,
khi ngõ kiểm soát = 0, cổng mở , cho phép tín hiệu logic ở ngõ vào còn lại qua
cổng và khi ngõ kiểm soát = 1, cổng đóng, ngõ ra luôn bằng 1.
Với cổng OR nhiều ngõ vào hơn, khi có một ngõ vào được đưa xuống
mức thấp thì ngõ ra bằng OR của các biến ở các ngõ vào còn lại.
3.3. Cổng NOT

- Còn gọi là cổng đảo (Inverter), dùng để thực hiện hàm đảo Y=NOT(A)
- Ký hiệu mũi tên chỉ chiều di chuyển của tín hiệu và vòng tròn là ký hiệu
đảo. Trong những trường hợp không thể nhầm lẫn về chiều này, người ta có thể
bỏ mũi tên.
3.4. Cổng NAND

- Là kết hợp của cổng AND và cổng NOT, thực hiện hàm
(Ở đây chỉ xét cổng NAND 2 ngõ vào, độc giả tự suy ra trường hợp nhiều
ngõ vào).
- Ký hiệu của cổng NAND (Gồm AND và NOT, cổng NOT thu gọn lại
một vòng tròn)
- Tương tự như cổng AND, ở cổng NAND ta có thể dùng 1 ngõ vào làm
ngõ kiểm soát. Khi ngõ kiểm soát = 1, cổng mở cho phép tín hiệu logic ở ngõ
vào còn lại qua cổng và bị đảo, khi ngõ kiểm soát = 0, cổng đóng, ngõ ra luôn
bằng 1.
46
- Khi nối tất cả ngõ vào của cổng NAND lại với nhau, nó hoạt động như
một cổng đảo
3.5. Cổng EX – OR
- Dùng để thực hiện hàm EX-OR.
- Cổng EX-OR chỉ có 2 ngõ vào và 1 ngõ ra

- Ký hiệu
- Một tính chất rất quan trọng của cổng EX-OR:

+Tương đương với một cổng đảo khi có một ngõ vào nối lên mức cao.
+Tương đương với một cổng đệm khi có một ngõ vào nối xuống mức
thấp.
3.6. Cổng EX – NOR

- Là kết hợp của cổng EX-OR và cổng NOT
- Cổng EX-NOR có 2 ngõ vào và một ngõ ra
- Hàm logic ứng với cổng EX-NOR là
- Ký hiệu
- Các tính chất của cổng EX-NOR giống cổng EX-OR nhưng có ngõ ra
đảo lại.
3.7. Cổng đệm (Buffer)

Tín hiệu số qua cổng BUFFER không đổi trạng thái logic. Cổng BUFFER
được dùng với các mục đích sau:
- Sửa dạng tín hiệu.
- Đưa điện thế của tín hiệu về đúng chuẩn của các mức logic.
- Nâng khả năng cấp dòng cho mạch.
- Ký hiệu của cổng BUFFER.
Tuy cổng đệm không làm thay đổi trạng thái logic của tín hiệu vào cổng
nhưng nó giữ vai trò rất quan trọng trong các mạch số.
47
4. Biểu thức logic và mạch điện
Tổ hợp các cổng: Các mạch tổ hợp có thể được xây dựng bằng cách dùng
tổ hợp các cổng NOT, các cổng OR và AND. Khi lập tổ hợp các mạch, một số
cổng có thể dùng chung đầu vào. Điều này được chỉ rõ ở một trong hai cách vẽ
mạch dưới đây. Một cách dùng các phân nhánh để chỉ tất cả các cổng cùng dùng
một đầu vào đã cho. Còn cách thứ hai chỉ đầu vào này một cách riêng biệt đối
với mỗi cổng. Hình minh họa hai cách biểu diễn các cổng cùng dùng chung các
giá trị đầu vào. Cũng cần chú ý rằng đầu ra từ một cổng có thể được dùng như
đầu vào đối với một hoặc nhiều phần tử như được chỉ rõ trên hình
Thí dụ xây dựng các mạch tạo các đầu ra sau :

a. ;
b. ;
Giải. Các mạch tạo các đầu ra như sau:
Thí dụ: Một biểu diễn của hàm Boole có giá trị đầu ra đó là xy + xz + yz
4.2. Xây dựng biểu thức logic theo mạch điện cho trước
 Cổng NOT: chấp nhận giá trị của một biến logic như đầu vào và tạo
phần tử bù của giá trị đó như đầu ra (theo nghĩa kết cấu mạch nó còn
được gọi là cổng đảo)
 Cổng OR: đầu vào cổng này là các giá trị của hai biến Boole (hoặc nhiều
hơn), đầu ra là tổng Boole của các giá trị đó.
 Cổng AND: đầu vào là các giá trị của hai biến Boole, đầu ra là tích
Boole của các giá trị đó, như cổng OR, cổng AND không chỉ giới hạn ở
hai biến Boole.
Ký hiệu về các cổng NOT một đầu vào, cổng AND và cổng OR với 2 đầu vào được cho trong
hình sau:
48
Cổng EXOR (hay XOR) cũng có ích trong các mạch mang tính chọn lựa, cạnh tranh. Ký hiệu,
biểu thức logic đầu ra, của ba cổng này được trình bày ở hình sau.
5. Đại số bool và định lý Demorgan

5.1.Hàm Bool một biến
Hàm , xác định trên tập hợp nguồn , lấy giá trị trong tập hợp
đích , được gọi là hàm Boole bậc-n.
49
Hàm Boole bậc 1: . Trong số đó hàm NOT khá đặc sắc còn gọi là
hàm phủ định hay hàm lấy phần bù (phần bù của một phần tử x  được ký
hiệu )
Hình 1.1.a: Bốn hàm Boole bậc-1 (biểu diễn theo giản đồ Veen)
Hình 1.1.b: Bốn hàm Boole bậc-1 (biểu diễn theo ký hiệu ánh xạ)
Số lượng hàm Boole bậc-n khác nhau bằng đúng số lượng hàm từ tập =
{0, 1} vào tập . Do đó: Có tất cả
n
hàm Boole bậc-n khác nhau
Số lượng hàm Boole tăng rất nhanh khi n tăng; chẳng hạn, có đến 16 hàm Boole bậc-2 khác
nhau, hình 1.2 mô tả bốn hàm trong số 16 hàm Boole bậc-2
Hình 1.2. Bốn hàm Boole bậc-2 điển hình: OR gọi là cộng, AND gọi là nhân
5.2. Hàm nhiều biến

Hai hàm OR, AND bậc-2, và hàm NOT (bậc-1) được dùng để định nghĩa ba phép toán nội cho
tập hợp Boole, có thể biểu diễn chúng như bảng tính, và gọi tên lần lượt là:
50
Tập hợp  và ba toán tử (+), (·), ( ¯ ) cấu thành cái gọi là Đại số Boole.
Hai toán tử (+), (·) ngoài tính chất giao hoán và kết hợp như đại số thông
thường chúng còn thỏa các tính chất đặc biệt sau đây (đúng với mọi phần tử
thuộc )
x+x=x
Lũy đẳng
x·x = x
(+) phân bố đối với (·) x + (y·z) = (x + y)·(x + z)
(·) phân bố đối với (+) x·(y + z) = x·y + x·z
x+1=1
Ghim
x·0=0
x + x·y = x
Nuốt (Hấp thụ)
x·(x + y) = x
x+0=x
Đồng nhất
x·1=x
Cùng với phép lấy phần bù; các tính chất dưới đây cũng đúng:
Phủ định hai lần =x
Luật tương khắc
5.3. Định lý Demorgan

Định lý De Morgan được phát biểu bởi hai biểu thức:
Định lý De Morgan cho phép biến đổi qua lại giữa hai phép cộng và
nhân nhờ vào phép đảo.
Định lý De Morgan được chứng minh bằng cách lập bảng sự thật cho tất
cả trường hợp có thể có của các biến A, B, C với các hàm AND, OR và NOT
của chúng.
6. Đơn giản biểu thức logic

6.1. Đơn giản biểu thức logic bằng phương pháp đại số
Dùng các tính chất và các hằng đẳng thức bảng 1.4, phương pháp này đòi
hỏi kỹ năng vận dụng đại số, nhưng không phải luôn luôn đơn giản. Dưới đây là
các thí dụ minh họa
o xy(a+b) + xy = xy(a+b+1) = xy(1) = xy
o
o
o cộng thêm một lượng có giá trị
o cộng thêm một lượng có giá trị
6.2. Rút gọn biểu thức logic bằng biểu đồ Karnaugh
51
Nội dung của phương pháp trực quan này là dùng bảng Karnaugh để rút
gọn các khai triển khai triển tổng các tích, hoặc từ bảng sự thật trực tiếp chuyển
thành bảng Karnaugh rồi thu gọn hàm mà không phải thông qua biểu thức chuẩn
tắc.
Bảng Karnaugh (là một “biến tấu” của bảng sự thật) có dạng bàn cờ, mỗi
ô mang giá trị hàm tương ứng với một tổ hợp biến –tổ hợp biến xem như là địa
chỉ của ô mang giá trị hàm tương ứng. Địa chỉ ô xếp theo mã Gray sao cho các ô
kề nhau cũng gần nhau về mặt logic. Hình minh họa bảng Karnaugh của hàm
Boole hai biến
Nếu chỉ nhằm vào việc thu gọn khai triển tổng các tích, thì ở bảng
Karnaugh ta chỉ cần ghi giá trị “1” vào ô ứng với tiểu hạn. Hình minh họa bảng
Karnaugh biểu thị hàm EXOR
Bảng Karnaugh ba biến là bàn cờ chữ nhật có tám ô, biểu diễn tám tiểu
hạng ba biến khả dĩ. Hai ô gọi là kề nhau nếu các tiểu hạng mà chúng biểu diễn
chỉ khác nhau một tục biến. Hình sau trình bày các cách thực hiện bảng
Karnaugh của hàm ba biến
Q c + bc + b + a
52
Để thấy rõ các ô kề nhau có thể cuộn tròn bảng Karnaugh, và xem như một
mặt trụ.
Bảng Karnaugh bốn biến a, b, x, y; năm biến a, b, c, x, y có thể được trình
bày gọn như hình ve Chú ý: mỗi một ô kề với bốn ô khác cho dù ô này nằm ở vị
trí nào trên bàn cờ.
(i) Bảng Karnaugh bốn biến; (ii) Bảng Karnaugh năm biến
Để minh họa cách dùng bảng Karnaugh hãy rút gọn biểu thức hàm Boole
Q
 Bước 1: thành lập bảng Karnaugh
 Bước 2: kết nhóm từng hai ô (từng bốn ô) kề nhau có số 1 ở hai ô (ở bốn ô).
 Bước 3: thu gọn các kết nhóm
Sau khi kết nhóm

Thí dụ Tìm các bảng Karnaugh cho
Nói chung biểu thức đã cho không phải là một khai triển chuẩn tắc tổng
các tích. Dựa theo hình và cách kết nhóm ta thành lập các bước như sau:
53
Trình tự thu gọn hàm Boole bốn biến
7. Thiết kế mạch logic

7.1. Bài toán thiết kế
Phương pháp thiết kế logic là các bước cơ bản tìm ra sơ đồ mạch điện
logic từ yêu cầu nhiệm vụ logic đã cho.
54
7.2. Các bước thực hiện
Là quá trình thiết kê nói chung của mạch tổ hợp, trong đó bao gồm 4
bước chính:
* Phân tích yêu cầu
Yêu cầu nhiệm vụ thiết kế của vấn đề logic thực có thể là một bài toán
cụ thể. Nhiệm vụ phân tích là xác định cái nào là biến số đầu vào, cái nào là hàm
số đầu ra và mối quan hệ logic giữa chúng với nhau. Muốn phân tích đúng thì
phải tìm hiểu xem xét một cách sâu sắc yêu cầu thiết kế. Việc đó là một việc khó
nhưng quan trọng trong quá trình thiết kế.
* Kẻ bảng chân lí
Nói chung, đầu tiên, chúng ta liệt kê thành bảng về quan hệ tương ứng
nhau giữa trạng thái tín hiệu đầu vào với trạng thái hàm số đầu ra. Đó là bảng kê
yêu cầu chức năng logic, gọi tắt là bảng chức năng. Việc này có vẻ dễ và trực
quan. Tiếp theo, ta thay giá trị logic cho trạng thái, tức là dùng các số 0, số 1
biểu thị các trạng thái tương ứng của đầu vào và đầu ra. Kết quả ta có bảng các
giá trị thực logic, gọi tắt là bảng chân lí. Đây chính là hình thức đại số của yêu
cầu thiết kế.
* Tiến hành tối thiểu hóa
Nếu số biến số tương đối ít thì có thể dùng phương pháp hình vẽ. Nếu số
biến số tương đối nhiều, khi đó không tiện dùng phương pháp hình vẽ, thì dùng
phương pháp đại số.
* Vẽ sơ đồ logic
Kết quả việc tối thiểu hóa là biểu thức logic OR-AND. Căn cứ việc chọn
loại cổng logic cụ thể, cần biến đổi biểu thức logic đó thành dạng phù hợp. Ví
dụ, neeus chọn dùng cổng NAND thì phải có biểu thức dạng NAND, nếu chọn
dùng cổng NOR thì phải có biểu thức dạng NOR, nếu chọn dùng cổng
NORAND thì phải có biểu thức dạng NORAND.
Cần lưu ý rằng, những bước thiết kế trên dây không phải là bắt buộc áp
dụng máy móc, mà là nên được vận dụng linh hoạt theo tình huống cụ thể của
thiết kế thực tế.
Trong hoạt động thực tiễn của loài người, các bài toán và tương ứng các
mạch điện của mạch logic tổ hợp là nhiều không kể hết. Các mạch tổ hợp hiện
nay thường gặp trong hệ thống số là bộ mã hóa, bộ giải mã, bộ chọn kênh, bộ
cộng, bộ kiểm tra chẵn lẻ, ROM, ....
8. Giới thiệu IC
8.1. Định nghĩa và phân loại
8.1.1 Định nghĩa
Vi mạch (hay còn gọi là IC_Integrated Circuits) là những linh kiện điện tử
nhỏ bé và phức tạp. Mỗi vi mạch có một chức năng xác định, được chế tạo bằng
một công nghệ thích hợp. Các vi mạch cùng loại thường đựơc chế tạo tương đối
chuẩn hóa để có thể sử dụng trong nhiều loại thiết bị điện tử khác nhau.
8.1.2. Phân loại
55
Về cơ bản có hai loại thiết bị bán dẫn: Lưỡng cực và đơn cực. Các IC số
(IC: Intergrated circuit: mạch tích hợp) được chế tạo sử dụng cả hai công nghệ
lưỡng cực và đơn cực, tương ứng gọi là họ logic lưỡng cực và đơn cực.
* Các họ logic lưỡng cực:
Các phần tử chính của 1 IC lưỡng cực là các điện trở, các diode (các tụ
điện) và các tranzito. Về cơ bản có hai kiểu hoạt động của các IC lưỡng cực:
+ Bão hoà
+ Không bão hòa.
Trong kiểu logic bão hoà, các tranzito trong IC được điều khiển vào trạng
thái bão hoà, trong khi đó với kiểu logic không bão hoà, các tranzito không được
điều khiển vào trạng thái bão hoà.
Các họ logic lưỡng cực bão hoà gồm có:
+RTL (Resistor - transistor logic: logic điện trở – tranzito )
+DCTL (Direct – coupled transistor logic: logic dùng tranzito nối
trực tiếp).
+ I2L (Intergrated – infection logic: logic tiêm dòng).
+ DTL (Diode – transistor logic: logic dùng tranzito – điốt).
+ HTL (High – threshold logic: logic ngưỡng cao).
+ TTL (Transistor – transistor logic: logic dùng tranzito – tranzito ).
Các họ logic lưỡng cực không bão hoà gồm có:
+ Schottky TTL.
+ ECL (Emittor-coupled logic: logic ghép emitơ chung).
* Các họ logic đơn cực:
Các thiết bị MOS là các thiết bị đơn cực và chỉ có MOSFET là được dùng
trong các mạch logic MOS.
Các họ logic MOS gồm có:
+ PMOS
+ NMOS
+ CMOS
Trong PMOS chỉ có MOSFET kênh P được sử dụng và trong NMOS chỉ
có MOSFET kênh N được sử dụng. Trong loại CMOS cả MOSFET kênh N và P
được dùng và đựơc chế tạo trên cùng một chíp Silic.
56
57
58
Bài 2: FLIP – FLOP
Giới thiệu
Các mạch số được chia thành hai loại: mạch tuần tự và mạch tổ hợp. Ta sẽ
khảo sát mạch tổ hợp trong chương sau. Ở mạch tuần tự, trạng thái ngõ ra không
chỉ phụ thuộc sự thay đổi trạng thái ngõ vào mà còn phụ thuộc trạng thái ngõ ra
trước đó. Ngoài ra khi trạng thái ngõ vào thay đổi, trạng thái ngõ ra không thay
đổi ngay mà đợi cho đến khi có xung đồng hồ tác động mới thay đổi. Vậy mạch
tuần tự có tính nhớ (lưu trữ dữ kiện), và tính đồng bộ (các bộ phận hoạt động
đồng thời khi có xung lệnh)
Mục tiêu:
- Trình bày được cấu trúc, nguyên tắc hoạt động của các Flip - Flop
- Rèn luyện tác phong làm việc nghiêm túc tỉ mỉ, cẩn thận, nghiêm túc
trong công việc.
1. Flip – Flop S-R

Các mạch số được chia thành hai loại : mạch tuần tự và mạch tổ hợp. Ta
sẽ khảo sát mạch tổ hợp trong chương sau. Ở mạch tuần tự, trạng thái ngõ ra
không chỉ phụ thuộc sự thay đổi trạng thái ngõ vào mà còn phụ thuộc trạng thái
ngõ ra trước đó. Ngoài ra khi trạng thái ngõ vào thay đổi, trạng thái ngõ ra
không thay đổi ngay mà đợi cho đến khi có xung đồng hồ tác động mới thay đổi.
Vậy mạch tuần tự có tính nhớ (lưu trữ dữ kiện), và tính đồng bộ (các bộ phận
hoạt động đồng thời khi có xung lệnh)
Flip flop không có xung đồng hồ (ck) :
Flip Flop (mạch lật) là mạch

có 2 ngõ vào và 2 ngõ ra (hình 5.1),
hai ngõ ra có liên quan nhau (tức
Q=0 thì =1 và ngược lại), và được Hình 5.1: Sơ đồ FlipFlop RS
xác định bởi tổ hợp logic ngõ vào.
1.1. FF S-R sử dụng cổng NAND

Mạch Flip Flop cơ bản cấu tạo bởi hai cổng NAND mắc theo hình vẽ, hai ngõ vào là S ( Set)
và R (Reset). Mạch này còn gọi là mạch chốt NAND (latch). Mạch có 4 trạng thái sau :
59
Hình 5.2: Các trạng thái của Flip Flop RS
Bảng trạng thái :

Ngõ vào Ngõ ra
Trường hợp S R Q
a 0 0 Cấm
b 0 1 1 0
c 1 0 0 1
d 1 1 Không đổi
a, Khi S=0 , R=0 : mỗi cổng NAND có một ngõ vào là 0 nên ngõ ra là 1,
hồi tiếp về là 1 nên ra ổn định là 1. Vì cả hai ngõ ra Q và đều ở cùng một
trạng thái nên trạng thái này không được dùng và được gọi là trạng thái cấm.
b, Khi S=0 , R=1 : Với S=0 thì ngõ ra của N1 là 1 (bất chấp ngõ vào còn
lại của N1), nên hồi tiếp trở lại ngõ vào của N2 là 1. Cổng N2 có hai ngõ vào là
1 nên ngõ ra là 0, hồi tiếp trở lại ngõ vào của N1 là 0 nên ra của N1 vẫn là 1.
Vậy ngõ ra ổn định ở Q=1 và =0.
c, Khi S=1 , R=0 : Với R=0 thì ngõ ra của N2 là 1(bất chấp ngõ vào còn
lại của N2), nên hồi tiếp trở lại ngõ vào của N1 là 1. Cổng N1 có hai ngõ vào là
1 nên ngõ ra là 0, hồi tiếp trở lại ngõ vào của N2 là 0 nên ra của N2 vẫn là 1.
Vậy ngõ ra ổn định ở Q=0 và =1.
d, Khi S=1 , R=1 : giả sử FF đang ở trạng thái (b), khi ta đưa S=1, vì R=1
nên ra của N2 có thể là 0, hồi tiếp về ngõ vào của N1 là 0. Ra của N1 là 1, hồi
tiếp về ngõ vào của N2 là 1, do đó ra của N2 ổn định ở 0. Kết quả là trạng thái ra
khi S=1, R=1 giống như trạng thái ra trước đó khi S=0 , R=1. Giả sử FF đang ở
trạng thái (c), tương tự khi ta đưa S=1, vì R=1 thì Kết quả là : trạng thái ra khi
S=1, R=1 giống như trạng thái ra trước đó khi S=1, R=0
* Ứng dụng chống dội phím :

Nút nhấn, công tắc có thể không đóng mở một cách dứt khoát mà bị dội
phím, tức là thay đổi trang thái đóng mở vài lần trong một thời gian ngắn (vài
ms) trước khi đóng hay mở mạch hẳn. Các mạch logic nhận xung phía sau ngõ
ra xử lý bị sai.
60
Hình 5.3: Tình trạng dội phím của nút nhấn, công tắc
Để khắc phục vấn đề trên, người ta sử dụng mạch chốt NAND như hình vẽ sau :
Hình 5.4: Sơ đồ mạch chốt NAND
- Khi K ở vị trí 1 (tức S=1,R=0), thì ta có : Q=0, =1

- Khi K ở vị trí 2 (tức S=0,R=1), thì ta có : Q=1, =0
- Do dội phím khi chuyển vị trí K nên S=1,R=1 và khi đó ngõ ra giữ
nguyên trạng thái trước đó, và chỉ tạo ra một xung duy nhất.
1.2. FF S-R sử dụng cổng NOR

Ký hiệu :
Các ngõ vào S,R của Flip Flop
tác động mức cao.
Sơ đồ mạch – bảng trạng thái :
Ngõ vào Ngõ ra

S R Q
0 0 Không đổi
0 1 0 1
1 0 1 0
1 1 Cấm
Dạng sóng ngõ ra :
61
Flip flop tác động bởi xung đồng hồ :
Trạng thái ngõ ra của Flip Flop khảo sát ở phần trước thay đổi theo tổ hợp
trang thái ngõ vào như bảng trạng thái. Khi trạng thái của ngõ vào thay đổi thì
trạng thái ngõ ra thay đổi ngay. Điều này không thuận tiện,vã lại trong hệ thống
nhiều mạch logic, các mạch phải thay đổi trạng thái có trật tự hay đồng bộ nhau
ta mới có thể khống chế các trạng thái ở thời điểm chọn trước. Để giải quyết
các vấn đề trên ta đưa thêm ở ngõ vào của Flip Flop một xung đồng hồ, viết tắt
là Ck hay Cp.
Xung đồng hồ thường có

dạng sóng vuông tuần hoàn, có thể
tác động bằng mức logic (mức
cao/mức thấp), hoặc bằng cạnh
(cạnh lên/cạnh xuống)
Hình 5.4: Sơ đồ xung Ck
Ký hiệu xung Ck tác động mức Ký hiệu xung Ck tác động mức
cao hay tác động cạnh lên : thấp hay tác động cạnh xuống :
1.1. Flip Flop RS tác động theo xung Ck :

Ký hiệu : Bảng trạng thái :
Ck S R Q
Chưa có Ck X X Qo
0 0 Qo
0 1 0
1 0 1
1 1 Cấm
62
2. Flip – Flop J-K
2.1. Sơ đồ logic và ký hiệu
2.2. Bảng trạng thái
Ck J K Q
Chưa có Ck X X Qo
0 0 Qo
0 1 0
1 0 1
1 1
3. Flip – Flop T
3.1. Ký hiệu T-FF
63
Ck T Q
Chưa có Ck X Qo
0 Qo
1
4. Flip – Flop D
4.1. Ký hiệu D-FF

Ck D Q
Chưa có Ck X Qo
0 0
1 1
Chế tạo Flip Flop D từ Flip Flop RS,và Flip Flop JK :
64
5. Flip – Flop với ngõ vào Preset và Clear
* Các ngõ vào đồng bộ và không đồng bộ của Flip Flop :
- Các ngõ vào : RS, JK, T, D chỉ hoạt động tương ứng với xung Ck  nên
gọi là các ngõ vào đồng bộ
- Các ngõ vào không đồng bộ : không phụ thuộc vào xung Ck
Preset (set) : đặt trước
Clear (reset) : xóa
Các ngõ vào không đồng bộ tác động bằng mức logic (mức thấp)
Ví dụ: xét Flip Flop JK với: - ngõ vào JK đồng bộ với xung Ck
- ngõ vào Pr, Cl không đồng bộ với xung Ck
Preset Clear Hoạt động của FF

0 0 Hoạt động bthường theo Ck
0 1 Q=1 (đặt trước)
1 0 Q=0 (xóa)
1 1 Cấm
Dạng sóng ngõ ra:
Ví dụ: Mạch đếm không đồng bộ với số đếm ≠ :

Khảo sát mạch đếm lên 10 không đồng bộ :
Chọn 4 Flip Flop đếm 16 trạng thái, dư 6 trạng thái, bỏ 6 trạng thái sau
cùng.
Số thập phân Q3 Q2 Q1 Q0
0 0 0 0 0
65
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
Lấy trạng thái sau cùng cộng một, ứng với số thập phân là 10 làm tín hiệu
reset
Sơ đồ mạch :
66
Bài 3: Mạch logic MSI
Mục tiêu:
- Trình bày được cấu trúc, nguyên lý của hệ thống mã hóa và giải mã.
- Trình bày được các phép toán logic, tạo kiểm và các loại IC thông dụng.
- Giải mã được một số mạch cơ bản
- Rèn luyện tác phong làm việc nghiêm túc tỉ mỉ, cẩn thận, nghiêm túc trong
công việc.
1. Mạch mã hóa (ENCODER)

1.1. Sơ đồ khối tổng quát
Mã hóa nhị phân là dùng mã nhị phân để biểu thị các đối tượng (hoặc tin
tức) xác định một cách có quy tắc, dễ nhớ, dễ truy cập. Khi mã hóa mỗi từ mã
được gán cho một hàm ý xác định, mỗi một từ mã biểu thị một đối tượng (hoặc
một tin tức ).
Trong kỹ thuật số, người ta dùng số nhị phân để mã hóa số thập phân.
Như vậy cách mã hóa đơn giản nhất là biểu diễn số thập theo cơ số 2.
Đối với những số lớn, việc chuyển đổi qua lại giữa hệ thập phân và hệ nhị phân thường dài và
phức tạp; do đó, trong một số tình huống, để mã hóa số thập phân người ta kết hợp các nét đặc trưng
của cả hệ thập lẫn hệ nhị: mỗi một digit của số thập phân được biểu diễn bằng một từ mã (Hình 4.2).
Hình 4.2: Sơ đồ khối bộ mã hoá

Tùy mục đích mà có các mã:
- Với m ngõ vào ta có n ngõ ra là số nhị phân
- Quan hệ giữa ngõ ra và ngõ vào là:
- Ngoài ra, cũng có thể có mạch giải mã với
Ví dụ:
+ Nếu có 2 ngõ vào (m=2),thì sẽ có 1 ngõ ra (n=1),ứng với số nhị phân 1
bit → gọi là mạch mã hóa 2 sang 1.
+ Nếu có 4 ngõ vào (m=4),thì sẽ có 2 ngõ ra (n=2),ứng với số nhị phân 2
bit → gọi là mạch mã hóa 4 sang 2.
+ Nếu có 8 ngõ vào(m=8),thì sẽ có 3 ngõ ra(n=3), ứng với số nhị phân 3 bit
→ gọi là mạch mã hóa 8 sang 3.
+ Mạch mã hóa số thập phân ra mã BCD ( với m ) …..
1.2. Mạch mã hóa từ 4 sang 2

Thiết kế mạch mã hóa 4 đường sang 2 đường, ưu tiên cho mã có trị cao,
ngõ vào và ra tác động cao
Bảng sự thật và sơ đồ mạch
67
Nhận thấy biến 0 trong bảng sự thật không ảnh hưởng đến kết quả nên ta
chỉ vẽ bảng Karnaugh cho 3 biến 1, 2 và 3. Lưu ý là do trong bảng sự thật có các
trường hợp bất chấp của biến nên ứng với một trị riêng của hàm ta có thể có đến
2 hoặc 4 số 1 trong bảng Karnaugh. Thí dụ với trị 1 của cả 2 hàm A1 và A0 ở
dòng cuối cùng đưa đến 4 số 1 trong các ô 001, 011, 101 và 111 của 3 biến 123.
Từ bảng Karnaugh, ta có kết quả và mạch tương ứng. Trong mạch không có ngõ
vào 0, điều này được hiểu là mạch sẽ chỉ báo số 0 khi không tác động vào ngõ
vào nào.
1.3. Mạch mã hóa từ 8 sang 3

 Sơ đồ khối:
Hình 4.3: Sơ đồ khối bộ mã hoá 8 sang 3
 Bảng trạng thái _ phương trình ngõ ra:
68
* Mạch mã hóa 8 sang 3: khi một ngõ vào ở mức 1, tương ứng với 1 trạng
thái ngõ ra, có 8 trạng thái tạo được một số nhị phân 3 bit ở ngõ ra.
 Thiết kế mạch (Hình 4.4 và Hình 4.5):
Hình 4.4: Mạch nguyên lý bộ mã hoá 8 sang 3 dùng OR
Hình 4.5: Mạch nguyên lý bộ mã hoá 8 sang 3 dùng toàn diod
1.4. Mạch mã hóa ưu tiên

Trong hai mạch mã hóa đã xét ở trên, tín hiệu đầu vào tồn tại độc lập tức
là không có tình huống có 2 tín hiệu trở lên đồng thời tác động ở mức logic
1(nếu ta chọn mức tích cực ở ngõ vào là mức logic 1), do đó cần phải đặt ra vấn
69
đề ưu tiên.
Vấn đề ưu tiên: Khi có nhiều tín hiệu đồng thời tác động, tín hiệu nào có
mức ưu tiên cao hơn ở thời điểm đang xét sẽ tác động, tức là nếu ngõ vào có độ
ưu tiên cao hơn bằng 1 trong khi những ngõ vào có độ ưu tiên thấp hơn nếu
bằng 1 thì mạch sẽ tạo ra từ mã nhị phân ứng với ngõ vào có mức độ ưu tiên cao
nhất.
Xét mạch mã hóa ưu tiên 4 → 2 (4 ngõ vào, 2 ngõ ra)
Sơ đồ mạch Bảng trạng thái mô tả hoạt động của mạch
2. Mạch giải mã (Decoder)

2.1. Đặc điểm chung
Giải mã là quá trình phiên dịch trở lại hàm ý mà mã hóa đã gán cho từ mã.
Mạch có thể làm công việc ngược lại của mạch mã hóa gọi là mạch giải mã
(Hình 4.6). Mạch giải mã phiên dịch từ mã thành tín hiệu đầu ra biểu thị tin tức
vốn có.
70
Hình 4.6: Sơ đồ khối bộ giải mã
Ta có :
- Với n ngõ vào ta có số nhị phân n bit
- Quan hệ giữa ngõ ra theo ngõ vào là: số ngõ ra m=
- Ngoài ra, cũng có thể có mạch giải mã với m <
Ví dụ:
Mạch có 2 ngõ vào (n=2), 4 ngõ ra (m=4) → gọi là mạch giải mã 2 sang 4
Mạch có 3 ngõ vào (n=3), 8 ngõ ra (m=8) → gọi là mạch giải mã 3 sang 8
Mạch có 4 ngõ vào(n=4), 10 ngõ ra (m=10)→gọi là mạch giải mã 4 sang 10
2.2. Mạch giả mã 2 sang 4
Hình 4.7: Sơ đồ khối bộ giải mã 2 sang 4

 Bảng trạng thái - phương trình ngõ ra:
* Ứng với 1 trạng thái ngõ vào thì có 1 trạng thái ngõ ra lên mức 1, do đó ta
có mạch ngõ ra tác động mức cao.
 Thiết kế mạch:
71
Hình 4.8: Mạch giải mã 2 sang 4
‫ ٭‬Tóm tắt:
Để thiết kế mạch giải mã, ngõ ra Để thiết kế mạch giải mã, ngõ ra
tác động mức cao, ta làm các bước tác động mức thấp, ta làm các bước
sau: sau:
- Sơ đồ khối - Sơ đồ khối
- Lập bảng trạng thái - Lập bảng trạng thái
- Viết phương trình ngõ ra - Viết phương trình ngõ ra
- Vẽ mạch, các ngõ ra sử dụng - Vẽ mạch, các ngõ ra sử dụng
cổng AND cổng NAND
2.3. Mạch giải mã 3 sang 8

Hình 4.9: Mạch nguyên lý bộ giải mã 3 sang 8
 Bảng trạng thái - phương trình ngõ ra:
72
 Thiết kế mạch:
Hình 4.10: Mạch giải mã 3 sang 8
2.4. Mạch giải mã BCD sang thập phân

Bộ giải mã 1 trong 10 (biến đổi nhị phân BCD thành thập phân)
Nguyên lý hoạt động của bộ giải mã 1 trong 10 là khi xuất hiện 1 tổ hợp
mã đầu vào tác động, chỉ một trong mười đầu ra của bộ giải mã sẽ chuyển đến
trạng thái tích cực biểu diễn số thập phân tương ứng với từ mã đầu vào này.
Bảng chân lý và mạch điện của bộ giải mã 1 trong 10
73
Bảng chân lý bộ giải mã 1 trong 10
Mạch điện của bộ giải mã 1 trong 10
Thực hiện việc lập bìa Karnaugh cho hệ các hàm ra Y0 đến Y9, thực hiện
việc rút gọn (có sử dụng các tổ hợp mã không dùng đến), ta nhận được hệ hàm
ra đến
Tương ứng với các hàm ra ta nhận được mạch điện cho bộ giải mã 1 trong
10 gồm 4 cổng đảo và 10 cổng NAND. Mạch điện cấu trúc của IC loại MSI
7442 (hay 74 LS 42/74HC42) thực hiện việc giải mã 1 trong 10.
74
2.5. Mạch giải mã BCD sang Led 7 đoạn
Cấu trúc LED 7 đoạn:
LED 7 đoạn cấu tạo gồm nhiều LED đơn ghép lại, có 2 loại LED 7 đoạn
a) Loại anod chung:
Các anod của 8 LED được nối chung với
nhau và nối lên mức cao, còn lại các cathod
thì độc lập nhau.
Khi sử dụng: - cathod nào ở mức thấp
thì đoạn LED tương ứng sẽ sáng
- cathod nào ở mức cao thì đoạn LED
tương ứng sẽ tắt. Hình 4.11: Tên các đoạn LED
7 đoạn
b) Loại cathod chung:

Các cathod của 8 LED được nối chung với nhau và nối lên mức thấp, còn
lại các anod thì độc lập nhau.
Khi sử dụng: - anod nào ở mức thấp thì đoạn LED tương ứng sẽ tắt.
- anod nào ở mức cao thì đoạn LED tương ứng sẽ sáng.
Chức năng của LED 7 đoạn: dùng để hiển thị các số thập phân từ 0÷9.
Trong các hệ thống số, việc xử lý và kết quả sau xử lý đều là số nhị phân. Để
mọi người có thể đọc được kết quả, ta cần phải chuyển đổi từ số nhị phân sang
số thập phân và hiển thị kết quả đó qua LED 7 đoạn.
Mạch giải mã BCD sang LED 7 đoạn:

* Sơ đồ khối:
Để LED 7 đoạn hiển thị số thập phân từ 0÷9 (10 trạng thái), ta cần tổ hợp
4 ngõ vào I0,I1,I2,I3, và 7 đoạn LED ở ngõ ra.
Do có 2 loại LED 7 đoạn, nên ta có 2 dạng mạch giải mã.
Hình 4.12: Mạch nguyên lý bộ giải mã LED 7 đoạn

a) Mạch giải mã· LED 7 đoạn loại A chung
Anod của các LED nối chung và nối lên mức cao (5V)
Đoạn LED nào: - sáng thì cathod tương ứng nối mức thấp (0V)
- tắt thì cathod tương ứng nối mức cao (5V)
* Bảng trạng thái:
75
* Phương trình các ngõ ra:
a = . . .I0 + .I2. .
b = .I2. .I0 + .I2.I1.
c = . .I1.
d = . . .I0 + .I2. . + .I2.I1.I0
e = . . .I0 + . .I1.I0 + .I2. . + .I2. .I0 + .I2.I1.I0 + I3. .
.I0
f = . . .I0 + . .I1. + . .I1.I0 + .I2.I1.I0
g= . . . + . . .I0 + .I2.I1.I0
* Vẽ mạch:
Mạch giải mã· LED 7 đoạn loại A chung
2.6. Mạch giải mã BCD sang chỉ thị tinh thể lỏng
LCD gồm 7 đoạn như led thường và có chung một cực nền (backplane).
76
Khi có tín hiệu xoay chiều biên độ khoảng 3 - 15 VRMS và tần số khoảng 25 -
60 Hz áp giữa một đoạn và cực nền, thì đoạn đó được tác động và sáng lên.
Trên thực tế người ta tạo hai tín hiệu nghịch pha giữa nền và một đoạn để tác
động cho đoạn đó cháy. Để hiểu được cách vận chuyển ta có thể dùng IC 4511
kết hợp với các cổng EX-OR để thúc LCD. Các ngõ ra của IC 4511 (Giải mã
BCD sang 7 đoạn, tác động cao) nối vào các ngõ vào của các cổng EX-OR, ngõ
vào còn lại nối với tín hiệu hình vuông tần số khoảng 40 Hz (tần số thấp có thể
gây ra nhấp nháy), tín hiệu này đồng thời được đưa vào nền. Khi một ngõ ra
mạch giải mã lên cao, ngõ ra cổng EX-OR cho một tín hiệu đảo pha với tín hiệu
ở nền, đoạn tương ứng xem như nhận được tín hiệu có biên độ gấp đôi và sẽ
sáng lên. Với các ngõ ra mạch giải mã ở mức thấp, ngõ ra cổng EX-OR cho một
tín hiệu cùng pha với tín hiệu ở nền nên đoạn tương ứng không sáng.
Người ta thường dùng IC CMOS để thúc LCD vì hai lý do:
- CMOS tiêu thụ năng lượng rất thấp phù hợp với việc dùng pin cho các
thiết bị dùng LCD.
- Mức thấp của CMOS đạt trị 0 và tín hiệu thúc LCD sẽ không chứa thành
phần một chiều, tuổi thọ LCD được kéo dài. (Mức thấp của TTL khoảng 0,4 V,
thành phần DC này làm giảm tuổi thọ của LCD).
3. Mạch ghép kênh (MULTIPLEXER)

3.1. Tổng quát
Một vấn đề trong việc truyền dữ liệu, là truyền đi nhiều nguồn dữ liệu trên cùng một đường
truyền chung sao cho ở đầu thu ta có thể tách rời các nguồn dữ liệu khác nhau như ban đầu. Mạch
logic để chọn từng nguồn trong số nhiều nguồn dữ liệu để truyền trên cùng một đường truyền chung
được gọi là mạch dồn kênh (đa hợp), hay còn gọi là mạch chọn dữ liệu. Sơ đồ khối ờ Hình 4.13
77
Quan hệ giữa m ngõ
vào và n ngõ điều
khiển chọn kênh:
m
Hình 4.14: Mạch nguyên lý bộ dồn kênh

Ta có:
- Mạch dồn kênh 2 ngõ vào, 1 đường điều khiển chọn kênh.
3.2. Mạch ghép 2 kênh sang 1
78
3.3. Mạch ghép 4 kênh sang 1
Sơ đồ khối bộ dồn kênh 4 bit
Hình vẽ sơ đồ khối của một bộ dồn kênh 4 bit (4 đầu vào dữ liệu). Với
bốn đầu vào dữ liệu là I0, I1, I2, I3. Để chọn được từng đầu vào riêng biệt dùng 2
đường địa chỉ điều khiển chọn là A0 và A1. Giả sử bộ ghép kênh được làm việc
khi E=“1” và bị khóa khi E = “0”. Bảng chân lý mô tả hoạt động của bộ dồn
kênh 4 bit.
Các đầu vào
Đầu ra
E A1 A0 Ii S
0 X X X 0
1 0 0 I0 (I0)
1 0 0 I1 (I1)
1 1 0 I2 (I2)
1 1 1 I3 (I3)
Bảng chân lý bộ ghép kênh 4 bit
- Khi E = 0, dù cho A 0, A1 ở trạng thái nào thì cũng không chọn được một
đầu vào dữ liệu nào của bộ ghép kênh. Đầu ra của bộ ghép kênh vì vậy bằng 0
- Khi E = 1, ứng với mỗi trạng thái của A 0 và A1, một đầu vào dữ liệu
được chọn và dữ liệu ở đầu được chọn đó được đưa ra đầu ra của bộ dồn kênh.
Như bảng chân lý trên khi E = 1 và nếu A 1A0=00 thì đầu vào dữ liệu I0
được chọn, dữ liệu ở I 0 ( có thể = 0 hoặc =1) được đưa tới đầu ra. Tương tự như
vậy, đối với các trường hợp còn lại tương ứng với trạng thái của A 0 và A1 trong
bảng chân lý trên.
Ở sơ đồ này ta thấy có 4 cổng AND từ AND 0 đến AND3, mỗi cổng AND
có 4 đầu vào. Đầu vào thứ nhất là E, đầu vào này dùng chung cho cả 4 cổng
79
AND.
Đầu vào thứ hai là đầu vào dữ liệu, đây là đầu vào riêng rẽ cho từng cổng
AND. Hai đầu vào còn lại của 4 cổng AND được lấy từ hai tín hiệu chọn A 0 và
A1 kết hợp với 2 cổng NOT để có thêm 2 tín hiệu A 0 đảo và A1 đảo, tạo ra 4 tổ
hợp tín hiệu chọn khác nhau hoàn toàn. Đầu ra của cả 4 cổng AND được đưa
vào cổng OR và đầu ra bộ dồn kênh là đầu ra của cổng OR.
4. Mạch tách kênh (DEMULTIPLEXER)

4.1. Tổng quát
Mạch làm công việc ngược lại của mạch dồn kênh ở đầu thu, tức là chọn
các dữ liệu từ các nguồn khác nhau trên đường truyền chung, để tách thành
những đường khác nhau ở ngõ ra, được gọi là mạch tách kênh (giải đa hợp), hay
còn gọi là mạch phân bố dữ liệu.
Sơ đồ khối:
Quan hệ giữa m ngõ ra và

n ngõ điều khiển chọn kênh:
m
Hình 4.17: Sơ đồ nguyên lý bộ tách kênh

Ta có: - Mạch tách kênh 2 ngõ ra, 1 đường lựa chọn.
- Mạch tách kênh 4 ngõ ra, 2 đường lựa chọn.
- Mạch tách kênh 8 ngõ ra, 3 đường lựa chọn.
- Mạch tách kênh 10 ngõ ra, 4 đường lựa chọn…..
80
4.2. Mạch tách kênh 1 sang 2
Sơ đồ khối:
4.3. Mạch tách kênh 1 sang 4
81
5. Mở rộng số ngõ vào và ra cho mạch tổ hợp
*. Khái niệm:
5.1. Mạch đa hợp:
82
83
5.2. Mạch giải đa hợp
6. Tạo kiểm Parity
84
Do yêu cầu kiểm sai trong truyền dữ liệu, người ta có phươ ng pháp kiểm tra chẵn lẻ. Trong
phương pháp này, ngoài các bit dữ liệu, người ta thêm vào 1 bit kiểm tra sao cho tổng số bit 1 kể cả bit
kiểm tra là số chẵn (KT chẵn) hoặc lẻ (KT lẻ)
1 0 1 1 0 0 1 1 ← Bit chẵn lẻ thêm vào (KT lẻ)
1 1 0 0 1 0 1 0 ← Bit chẵn lẻ thêm vào (KT chẵn)

Ở nơi thu, mạch kiểm tra chẵ n lẻ sẽ kiểm tra lại số số 1 có trên tất cả các
bit để biết dòng dữ liệu nhận được đúng hay sai.
Với phương pháp này máy thu sẽ có kết luận đúng khi số bit lỗi là số lẻ.
Như vậy phương pháp chỉ cho kết quả đúng với xác suất 50%, tuy nhiên vì xác
suất để một l ỗi xảy ra là rất nhỏ nên phương pháp vẫn được sử dụng phổ biến
trong một số hệ truyền thông.
Mạch phát chẵn lẻ (Parity Generator, PG)
Ta sẽ xét trường hợp mạch có 4 bit dữ liệu. Mạch có 4 ngõ vào dữ liệu A,
B, C, D và 1 ngõ vào chọn chẵn lẻ S
- Giai đoạn 1: Thiết kế mạch ghi nhận số bit 1 là chẵn hay lẻ. Giả sử ta
muốn có mạch báo kết quả Y=1 khi số bit 1 là lẻ và Y=0 khi ngược lại.
Lợi dụng tính chất của cổng EX-OR có ngõ ra =1 khi số số 1 ở ngõ vào là
lẻ. Với 4 ngõ vào, ta dùng 3 cổng EX-OR để thực hiện mạch ghi nhận này:
- Giai đoạn 2: Thiết kế phần mạch tạo bit chẵn lẻ P theo sự điều khiển của
ngõ vào S Giả sử ta muốn có tổng số bit 1 của A, B, C, D, P là lẻ khi S = 1 và
chẵn khi S = 0
Vậy mạch có dạng
Mạch kiểm chẵn lẻ (Parity checker, PC)

Nếu ta xem mạch phát như là mạch có 5 ngõ vào thì ngõ ra P quan hệ với
số lượng bit 1 ở các ngõ vào đó có thể được suy ra từ bảng
85
Như vậy, ta có thể dùng mạch phát ở trên để làm mạch kiểm tra chẵn lẻ.
Tóm lại, một hệ thống gồm mạch phát và kiểm chẵn lẽ được mắc như
hình vẽ
Khi ngõ vào S của mạch phát đưa xuống mức 0, nếu bản tin nhận đúng thì
ngõ ra P ở mạch kiểm cũng xuống 0.
Trên thị trường có các IC kiể m/phát chẵn lẻ như 74180 (9 bit) 74280 (9
bit), loại CMOS có 40101 (9 bit), 4531 (13 bit).
7. Phép toán logic

7.1. Phép so sánh
86
87
88
7.2. Phép cộng
89
90
7.3. Phép trừ
91
92
93
7.4. Phép nhân
7.4.1. Mạch nhân cơ bản
94
95
7.4.2. Mạch nhân nối tiếp – song song đơn giản
96
97
98
Bài 4: Mạch đếm và thanh ghi
Mục tiêu:
- Trình bày được cấu tạo, nguyên lý hoạt động các mạch đếm và thanh ghi
thông dụng.
- Thực hiện làm việc được với một số mạch đếm và thanh ghi thông dụng.
- Rèn luyện tác phong làm việc nghiêm túc tỉ mỉ, cẩn thận, chính xác
1. Mạch đếm
Lợi dụng tính đảo trạng thái của FF JK khi J=K=1, người ta thực hiện các
mạch đếm. Chức năng của mạch đếm là đếm số xung C K đưa vào ngõ vào hoặc
thể hiện số trạng thái có thể có của các ngõ ra. Nếu xét khía cạnh tần số của tín
hiệu thì mạch đếm có chức năng chia tần, nghĩa là tần số của tín hiệu ở ngõ ra là
kết quả của phép chia tần số của tín hiệu C K ở ngõ vào cho số đếm của mạch. Ta
có các loại: mạch đếm đồng bộ, không đồng bộ và đếm vòng.
1.1. Mạch đếm lên không đồng bộ

Khảo sát mạch đếm lên 10 không đồng bộ :
Chọn 4 Flip Flop đếm 16 trạng thái, dư 6 trạng thái, bỏ 6 trạng thái sau
cùng.
Số thập phân Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
Lấy trạng thái sau cùng cộng một, ứng với số thập phân là 10 làm tín hiệu
reset
99
Sơ đồ mạch :
1.2. Mạch đếm xuống không đồng bộ

Để có mạch đếm xuống ta nối Q (thay vì Q) của tầng trước vào ngõ vào
CK của tầng sau. (H 5.24) là mạch đếm xuống 4 tầng.
Dạng sóng ở ngõ ra các FF và số đếm tương ứng cho ở (H 5.25)
(H 5.24)
(H 5.25)
Quan sát tín hiệu ra ở các Flipflop ta thấy sau mỗi FF tần số của tín
hiệu ra giảm đi một nửa, nghĩa là:
100
Như vậy xét về khía cạnh tần số, ta còn gọi mạch đếm là mạch chia tần.
1.3. Mạch đếm lên, đếm xuống không đồng bộ

Để có mạch đếm lên hoặc đếm xuống người ta dùng các mạch đa hợp
2→1 với ngõ vào điều khiển C chung để chọn Q hoặc Q của tầng trước nối vào
CK tầng sau tùy theo yêu cầu về cách đếm.
Trong (H 5.26) , khi C =1, Q nối vào C K , mạch đếm lên và khi C = 0, Q
nối vào CK , mạch đếm xuống
Trên thực tế, để đơn giản, ta có thể thay đa hợp 2→1 bởi một c ổng EX-
OR, ngõ đi ều khiển C nối vào một ngõ vào cổng EX-OR, ngõ vào còn lại nối
vớ i ngõ ra Q của FF và ngõ ra của c ổng EX-OR nối vào ngõ vào C K của FF
sau, mạch cũng đếm lên/xuống tùy vào C=0 hay C=1.
101
1.4. Mạch đếm không đồng bộ chia n tần số (tham khảo - Nguyễn Hữu
Phương, Mạch số, NXB khoa học kỹ thuật 2004; Nguyễn Thúy Vân, Giáo trình
Kỹ thuật số, NXB Khoa học kỹ thuật 2004.)
1.5. Mạch đếm đồng bộ

Xung đồng hồ Ck tác động đồng thời vào các Flip Flop trong mạch đếm.
Xung Ck tác động cạnh lên hay cạnh xuống không ảnh hưởng đến hướng đếm
Bảng chuyển trạng thái :(ta gọi x là trạng thái tùy định, có thể là 0 hoặc 1).
a) Flip Flop JK :
Sơ đồ trạng thái :
Bảng chuyển trạng thái :

Qn Qn+1 Jn Kn
0 0 0 X
0 1 1 X
1 1 X 0
1 0 X 1
b) Flip Flop RS :

Qn Qn+1 Sn R n
0 0 0 X
0 1 1 0
1 1 X 0
1 0 0 1
c) Flip Flop D :
102
Qn Qn+1 Dn
0 0 0
0 1 1
1 1 1
1 0 0
d) Flip Flop T :

Qn Qn+1 Tn
0 0 0
0 1 1
1 1 0
1 0 1
Mạch đếm đồng bộ với số đếm = 2 : n
a) Mạch đếm lên :

Vd 1 : Khảo sát mạch đếm đồng bộ, đếm lên 4, sử dụng Flip Flop JK.
Q1 Q0 J1 K1 J0 K0
(MSB) (LSB)
0 0 0 X 1 X
0 1 1 X X 1
1 0 X 0 1 X
1 1 X 1 X 1
Lập bìa Karnaugh – đơn giản hàm :
103
Sơ đồ mạch :
Vd 2 : Khảo sát mạch đếm đồng bộ, đếm lên 4, sử dụng Flip Flop RS.
Q1 Q0 S1 R1 S0 R0
(MSB) (LSB)
0 0 0 X 1 0
0 1 1 0 0 1
1 0 X 0 1 0
1 1 0 1 0 1
Sơ đồ mạch :
Vd 3 : Khảo sát mạch đếm đồng bộ, đếm lên 4, sử dụng Flip Flop D.
Q1 Q0 D1 D0
(MSB) (LSB)
0 0 0 1
0 1 1 0
104
1 0 1 1
1 1 0 0
Sơ đồ mạch :
Vd 4 : Khảo sát mạch đếm đồng bộ, đếm lên 4, sử dụng Flip Flop T.
Q1 Q0 T1 T0
(MSB) (LSB)
0 0 0 1
0 1 1 1
1 0 0 1
1 1 1 1
Sơ đồ mạch :
105
b) Mạch đếm xuống :

Khảo sát mạch đếm đồng bộ, đếm xuống 4, sử dụng Flip Flop T.
Q1 Q0 T1 T0
(MSB) (LSB)
1 1 0 1
1 0 1 1
0 1 0 1
0 0 1 1
Sơ đồ mạch :
106
Mạch đếm đồng bộ với số đếm ≠ 2n :
Khảo sát mạch đếm đồng bộ, đếm lên 6, sử dụng Flip Flop T :
Ta có n = 3, chọn 3 Flip Flop, dư 2 trạng thái sau cùng.
(MSB) Q2 Q1 Q0 T2 T1 T0
(LSB)
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 0 1
0 1 1 1 1 1
1 0 0 0 0 1
1 0 1 0 1 1
1 1 0 X X X
1 1 1 X X X
Sơ đồ mạch :
1.6. Mạch đếm vòng

Đây cũng tương tự thanh ghi dịch với ngõ ra Q của Flip Flop cuối cùng
nối đến ngõ vào D0. Mạch đếm vòng n bit sẽ có số trạng thái đếm = n = 1chu kỳ
Khảo sát mạch đếm vòng 3 bit sau :
Sơ đồ mạch :
107
Ck D Q0 Q1 Q2 Q2
Chưa có 1 0 0 0 0
Ck 0 1 0 0 0
0 0 1 0 0
1 0 0 1 1
0 1 0 0 0
0 0 1 0 0
1 0 0 1 1
0 1 0 0 0
1.7. Mạch đếm vòng xoắn (Jonhson)

Đây chính là thanh ghi dịch với ngõ ra của Flip Flop cuối cùng nối đến
ngõ vào D0.
Mạch đếm Johnson n bit sẽ có số trạng thái đếm là : 2 x n
Khảo sát mạch đếm Johnson 3 bit sau :
Sơ đồ mạch :

Ck D Q0 Q1 Q2
Chưa có 1 0 0 0 1
Ck 1 1 0 0 1
1 1 1 0 1
1 1 1 1 0
0 1 1 1 0
0 0 1 1 0
108
0 0 0 1 0
0 0 0 0 1
1.8. Mạch đếm với số đếm đặt trước (tham khảo - Nguyễn Hữu Phương,
Mạch số, NXB khoa học kỹ thuật 2004; Nguyễn Thúy Vân, Giáo trình Kỹ thuật
số, NXB Khoa học kỹ thuật 2004)
2. Thanh ghi
2.1.Thanh ghi vào nối tiếp ra song song dịch phải
Flip Flop D có khả năng nhớ (lưu trữ) 1 bit. Muốn mạch nhớ nhiều bit ta
mắc nối tiếp nhiều Flip Flop để tạo nên thanh ghi dịch, có thể di chuyển sang
phải hoặc sang trái mỗi khi có xung đồng hồ
Sơ đồ mạch 1 thanh ghi dịch 4 bit :
+D : nhận dữ liệu
ngõ vào, (dạng nối
tiếp)
+Ck : ngõ vào xung
đồng hồ để dịch
chuyển dữ liệu
+Q3Q2Q1Q0 : kết
quả ngõ ra (4bit)
Khảo sát thanh ghi dịch 8 bit :

Sơ đồ mạch : Giả sử D = 5V (mức 1).

Ck D Q0 Q1 Q2 Q3 Q4 Q5 Q6
Q7
Chưa có 1 0 0 0 0 0 0 0
Ck 1 0
1 1 0 0 0 0 0 0
1 0
109
1 1 1 0 0 0 0 0
1 0
1 1 1 1 0 0 0 0
1 0
1 1 1 1 1 0 0 0
0
1 1 1 1 1 0 0
0
1 1 1 1 1 1 0
0
1 1 1 1 1 1 1
0
1 1 1 1 1 1 1
1
Giả sử nối D với , 8 ngõ ra nối đến 8 LED , nếu có xung Ck thì ta có
được mạch điều khiển 8 LED sáng dần và tắt dần, rồi lặp lại chu kỳ.
2.2. Thanh ghi vào nối tiếp ra song song dịch trái
2.3. Thanh ghi vào song song ra song song
3. Giới thiệu IC đếm và thanh ghi

3.1 Vi mạch đếm 7490
*. Khảo sát IC đếm BCD 7490:
a. Khảo sát Datasheet của IC 7490:
* Hãy tra cứu Datasheet để biết đầy đủ sơ đồ chân, bảng trạng thái, chức
năng và các thông số của IC, sau đây là tóm tăt sơ đồ chân, sơ đồ Logic và
bảng trạng thái của IC:
Hình 3-1: Sơ đồ chân và sơ đồ kí hiệu của IC 74LS90.
110
Hãy cho chú thích a ở phần LS90 cho biết điều gì:
b. Hãy trả lời các câu hỏi sau:

- IC 7490 có mấy ngõ vào Reset: Tác động mức logic nào:
- Hai ngõ vào MS1 và MS2 ở mức Logic H thì trạng thái ngõ ra là số thập
phân bao nhiêu:
- Chân cấp nguồn 5V và 0V là chân số mấy:
- Xung ck tác động cạnh gì:
- Trong IC 7490 có mấy mạch đếm và mạch đếm mấy:
c. Mạch đếm Mod 10(mạch đếm BCD):

* Kết nối mạch như hình 3-2:
LE D 1
IC 1
+5V
1 12
Vcc
C KB QA
5
14 9 LE D 2
C LK C KA QB 8
2 QC 11 LE D 3 IC1P
3 R 0 (1 ) QD
R S T-H
6 R 0 (2 ) LE D 4
GND
10
7 R 9 (1 )
SW 1 R 9 (2 )
GND
7490N
Hình3-2: Mạch đếm BCD(hay Mod 10) sử dụng IC 74LS90.
* Nút nhấn RST-H để kiểm tra trạng thái Reset của IC.
* Chuyển SW1=H để kiểm tra trạng thái đặt trước số 9=1001.
* Chuyển SW1=L để kiểm tra trạng thái đếm BCD của IC
d. Mạch đếm Mod 2(mạch chia 2) sử dụng mạch chia 2 của IC:
111
Hình 3-3: Mạch đếm Mod 2 sử dụng IC 74LS90.
112
*Quan sát ngõ vào xung CLK và ngõ ra Q 0 (LED1) rồi vẽ dạng sóng CLK
và ngõ ra Q0:
e. Mạch đếm Mod 5(mạch chia 5): sử dụng mạch chia 5 của IC:
* Quan sát ngõ vào xung CLK và ngõ ra QD,QC,QB(LED4, LED3, LED2,) rồi vẽ
dạng sóng CLK và các ngõ ra:
Đếm Ngõ ra
CLK QD QC QB
0
1
2
3
4
5
3.2 Vi mạch đếm 74190

Mạch đếm Mod 6 sử dụng IC 74LS90 và IC 74LS08:
113
Hinh 3-5: Mạch đếm Mod 6 sử dụng IC 74LS90 và IC 74LS08.
* Quan sát ngõ vào xung CLK và ngõ ra Q3,Q2,Q1,Q0(LED4, LED3,

LED2,LED1) rồi vẽ dạng sóng CLK và các ngõ ra:
Đếm Outputs
(Clk) Q3 Q2 Q1 Q0
0
1
2
3
4
5
6
g. Mạch đếm Mod 6 sử dụng IC 74LS90:

114
 Quan sát ngõ vào xung CLK và ngõ ra Q 3,Q2,Q1,Q0(LED4, LED3,

LED2,LED1) và kiểm tra mạch hoạt động đúng với bảng trạng thái ở
trên hay không? Giải thích hoạt động của mạch.
3.3. Vi mạch đếm 74195 (Tham khảo- Nguyễn Hữu Phương, Mạch số, NXB
khoa học kỹ thuật 2004; Nguyễn Thúy Vân, Giáo trình Kỹ thuật số, NXB Khoa
học kỹ thuật 2004)
115
Bài 5: HỌ VI MẠCH TTL – CMOS
Mục tiêu:
- Trình bày được cấu trúc, các đặc tính cơ bản của IC số.
- Phân loại được các phương thức giao tiếp giữa các loại IC số.
1. Cấu trúc và thông số cơ bản của TTL

1.1. Cơ sở của việc hình thành cổng logic họ TTL
- Năm 1964, hãng Texas Instrument giới thiệu họ IC TTL chuẩn mang mã
số 54XXX và 74XXX là một họ IC sử dụng phổ biến nhất.
- Dãy điện áp và nhiệt độ làm việc:
+ Loại 54XXX: điện áp nguồn: 4.5V ÷ 5.5V; nhiệt độ làm việc -55 0C ÷
1250C.
+ Loại 74XXX: điện áp nguồn: 4.75V ÷ 5.25V; nhiệt độ làm việc 00C ÷
700C.
- Các mức điện áp.
Min Tiêu chuẩn Max
VOL - 0.1 0.4
VOH 2.4 3.4 -
VIL - - 0.8
VIH 2 - -
Bảng 5.1: Mức điện áp họ 74S
5 5
Logic 1 Logic 1
TTL
In Out 2.4
2
Kh«ng Kh«ng
x¸ c ®Þnh x¸ c ®Þnh
0.8
Logic 0 0.4
0 0 Logic 0
§ iÖn ¸ p vµo § iÖn ¸ p ra

.
Hình 5.1: Mức điện áp họ 74S.
1.2. Cấu trúc cơ bản của TTL
1.3. Nhận dạng, đặc điểm, các thông số cơ bản

+ Loại 74L (Low Power: công suất thấp).
116
- Các mạch điện của loại IC công suất thấp được thiết kế giống như loại
tiêu chuẩn, có công suất tiêu thụ giảm nhưng lại có thời gian trễ truyền dẫn tăng.
Cổng NAND thuộc họ này có công suất tiêu thụ trung bình khoảng 1 mW, thời
gian trễ truyền dẫn trung bình 33ns.
- Loại IC thích hợp cho những ứng dụng đòi hỏi công suất tiêu thụ thấp,
hoạt động ở tần số thấp.
+ Loại 74H (High Speed: tốc độ cao).
- 74H là loại TTL tốc độ cao, mạch điện cơ bản của loại này giống như TTL
chuẩn nhưng có một số điểm khác là chuyển mạch nhanh hơn với thời gian trễ
truyền dẫn trung bình khoảng 6ns, nhưng có công suất tiêu thụ khoảng 23mW
cho một cổng NAND trong họ này.
1.4. TTL Schottky

1.4.1. Loại 74S – Schottky TTL.
- Tất cả các loại TTL 74, 74H, 74L đều hoạt động dùng chuyển mạch bão
hòa, trong đó các tranzito khi dẫn sẽ được dẫn trong điều kiện bão hòa sâu. Hoạt
động này sẽ gây ra thời gian trễ tích trữ khi tranzito từ trạng thái dẫn sang ngưng
dẫn. Điều này làm giới hạn tốc độ chuyển mạch.
- Loại 74S làm giảm thời gian trễ tích trữ bằng cách không cho tranzito đi
sâu vào trạng thái bão hòa, điều này được thực hiện bằng cách sử dụng 1 điôt
rào chắn Schottky SBD (Schottky Barrier Diode) nối giữa cực B và cực E của
mỗi tranzito.
- Điôt SBD có điện áp thuận khoảng 0.25V. Khi mối nối CB được phân
cực thuận để tiến tới bão hòa thì điôt sẽ dẫn lấy bớt một phần dòng chảy từ cực
B sang cực C, điều này làm giảm dòng I B vượt quá mức và làm giảm được thời
gian tích trữ.
- Mạch điện bên trong 74S sử dụng các điện trở có giá trị nhỏ hơn nhằm
tăng thời gian chuyển mạch nhưng lại có công suất tiêu thụ lớn khoảng 20mW.
1.4.2. Loại 74LS – Low Power Schottky.
Loại này có công suất thấp hơn, tốc độ chậm hơn họ 74S. Cổng NAND
trong họ 74LS có thời gian chuyển mạch trung bình 9,5ns, công suất tiêu thụ
trung bình 2mW. Nó giống như TTL chuẩn về tốc độ chuyển mạch nhưng công
suất tiêu thụ thấp hơn.
1.4.3 Loại 74AS – Advand Schottky

Lọai 74AS có tốc độ hơn hẳn họ 74S, tốc độ chuyển mạch trung bình là
1,7ns, công suất tiêu thụ trung bình 8mW. Ngoài ra, nó còn có dòng vào thấp
hơn họ 74S, khả năng cung cấp tải lớn hơn.
1.4.4 Loại 74ALS – Advand Low Power Schottky

Loại 74ALS hơn hẳn họ 74LS cả về tốc độ lẫn công suất tiêu thụ. Công
suất tiêu thụ trung bình của 74ALS là 1,2mW, tốc độ chuyển mạch là 4ns.
117
3.1.8 Nhiễu và tải của TTL.
3.1.8.1 Nhiễu:
- Các tín hiệu không mong muốn được gọi là nhiễu có thể gây ra điện áp ở
ngõ vào thấp hơn mức điện áp VIH(min) hoặc cao hơn mức VIL(max). Điều này làm
cho mạch hoạt động sai vì các mức logic rơi vào vùng không xác định. Có hai
thông số về nhiễu được gọi là lề nhiễu mức cao và lề nhiễu mức thấp.
- Lề nhiễu mức cao: VNH = VOH(min) - VIH(min)
- Lề nhiễu mức thấp: VNL = VIL(max) - VOL(max)
- Lề nhiễu càng lớn thì mạch hoạt động càng tốt, ít bị nhiễu.
Logic 1 Logic 1
VOH (min)
VIH (min) VNH {
Kh«ng Kh«ng
x¸ c ®Þnh x¸ c ®Þnh
VIL (max)
VNL { VOL (max)
Logic 0 Logic 0
Hình 5.2: Lề nhiễu DC

3.1.8.2. Tải:
- Một cổng logic, một mình nó thì không có công dụng gì mà phải hoạt
động với các mạch hay bộ phận khác trước và sau nó. Thông thường một cổng
logic được kết hợp với nhiều cổng logic khác ở ngõ vào và ngõ ra để làm một
chức năng nào đó.
- Fan-out: là số lượng các ngõ vào logic chuẩn mà một ngõ ra có thể thúc
được. Nếu vượt quá số này thì mức điện áp logic sẽ không được đảm bảo.
- Để tính Fan-out phải phân tích 2 thông số là dòng ra của vi mạch thúc và
dòng yêu cầu của ngõ vào vi mạch tải:
So sánh giữa các loạt TTL.

- VIH(min): điện áp vào mức cao - điện áp vào mức cao nhỏ nhất cho phép để
vi mạch vẫn còn nhận biết là mức logic 1.
- VIL(max): điện áp vào mức thấp - điện áp vào mức thấp lớn nhất cho phép
để vi mạch vẫn còn nhận biết là mức logic 0.
- VOH(min): điện áp ra mức cao - điện áp ra mức cao nhỏ nhất ở trạng thái
logic 1.
118
- VOL(max): điện áp ra mức thấp – điện áp ra mức thấp lớn nhất ở trạng thái
logic 0.
- IIH: dòng điện vào mức cao.
- IIL: dòng điện vào mức thấp.
- IOH: dòng điện ra mức cao.
- IOL: dòng điện ra mức thấp.
Đặc tính 74 74L 74H 74S 74LS 74AS 74ALS

Thời gian trễ truyền
9 33 6 3 9.5 1.7 4
(ns)
Công suất tiêu thụ
10 1 23 20 2 8 1.2
(mW)
Xung Clock max
35 3 50 125 45 200 70
(MHz)
Fan – out (cho cùng
10 20 10 20 20 40 20
họ)
Thông số điện áp
VOH(min) 2.4 2.4 2.4 2.7 2.7 2.5 2.5
VOL(max) 0.4 0.4 0.4 0.5 0.5 0.5 0.4
VIH(min) 2.0 2.0 2.0 2.0 2.0 2.0 2.0
VIL(max) 0.8 0.7 0.8 0.8 0.8 0.8 0.8
Bảng 5.2: Các đặc tính và thông số điện áp các họ TTL 74xxx
Serial IOH(uA) IOL(mA) IIH(uA) IIL(mA)

74 - 400 16 40 -1.6
74H - 500 20 50 -2
74L - 200 3.6 10 - 0.18
74S - 1000 20 50 -2
74LS - 400 8 20 - 0.4
74ALS - 400 8 20 - 0.1
74F - 1000 20 20 - 0.6
Bảng 5.3: Những thông số đặc trưng
3.1.9. Cấp dòng và rút dòng
- Khi ngõ ra của một cổng có mức cao và nó đang thúc cho ngõ vào của
một hay nhiều cổng khác thì trường hợp đó là cấp dòng, khả năng cấp dòng
được quyết định bởi IOH (như hình vẽ nếu 1 cổng lái thúc 1 cổng tải thì I OH của
cổng lái sẽ bằng IIH của cổng tải).
119
5V
VOH
IIH
Cæng l¸ i Cæng t¶ i
Hình 5.3: Cấp dòng.

- Khi ngõ ra của cổng thúc có mức thấp và dòng điện chạy từ ngõ vào của
cổng được thúc (hay nhiều cổng được thúc) sang ngõ ra của cổng thúc thì trường
hợp này được gọi là rút dòng. Rút dòng là cho lượng dòng điện bao nhiêu có thể
đi vào ngõ ra của vi mạch thúc khi nó đang ở trạng thái “0” mà không làm cho
lối ra này vượt quá IOL (như hình vẽ nếu 1 cổng lái thúc 1 cổng tải thì IOL của
cổng lái sẽ bằng IIL của cổng tải)..
5V
VOL
IIL
Cæng l¸ i Cæng t¶ i
Hình 5.4: Rút dòng.

2. Cấu trúc và thông số cơ bản của CMOS
2.1. Đặc trưng của các vi mạch số họ CMOS
- Kỹ thuật MOS (Metal Oxide Semiconuctor: Bán dẫn oxit kim loại) ứng
dụng cho mạch tích hợp logic có nhiều ưu điểm như công suất tiêu thụ thấp, mật
độ tích hợp cao, khoảng điện thế cấp điện rộng, nhưng có tốc độ chuyển chậm.
Thực tế thì có rất nhiều kỹ thuật MOS khác nhau, vì vậy các đặc tính nêu trên
cũng khác nhau.
- Tóm lược một số đặc điểm chung của mạch logic CMOS:
+ Công suất tiêu thụ tĩnh cho mỗi cổng rất thấp khoảng 5nW ở VDD = 5V.
+ Khoảng điện thế cấp điện rất rộng: 5V – 15V.
+ Độ chống nhiễu cao.
+ Tốc độ chuyển tương đối thấp, thường là khoảng 5MHz.
+ Dòng điện ngõ vào nhỏ.
+ Rất nhạy cảm với nhiêt độ.
- Mức điện áp vào ra.
+ Điện áp cho cả 2 mức cao và thấp được tính theo phần trăm điện áp
nguồn cung cấp VDD:
VIL(max) ( 30%VDD.
VIH(min) ( 70%VDD.
+ Khi chỉ dùng CMOS lái CMOS thì mức thấp gần bằng 0V và mức cao
gần bằng VDD.
- Các mức điện áp.
120
5 5 Logic 1
4.95
Logic 1
3.5
CMOS
In Out Kh«ng
Kh«ng
x¸ c ®Þnh
x¸ c ®Þnh
74HCXX
1 74ACXX
Logic 0 0.05
0 0 Logic 0
10 10 Logic 1
9.95
Logic 1
CMOS Kh«ng
Kh«ng x¸ c ®Þnh
In Out
x¸ c ®Þnh
40xx
74Cxx
3
Logic 0
0.05
0 0 Logic 0
Hình 5.5: Các mức điện áp.
- Đặc tính của các họ CMOS.
2.2. Cấu trúc CMOS của các cổng logic cơ bản

2.3. Các thông số cơ bản của các vi mạch số họ CMOS
2.3.1. Loại 4xxx.
- Do công ty RCA đưa ra loạt đầu tiên là loại 4000A và 4000B, loại 4000
đến nay vẫn còn sử dụng nhiều.
2.3.2. Loại 74C.
- Giống như loại 4000 nhưng có đặc tính là giống y cách xác định chân của
loại 74 TTL, và cho phép thay thế dễ dàng 1 số vi mạch TTL bằng CMOS.
2.3.3. Loại 74HC.
121
- Là loại cải tiến của họ 74C, phần cải tiến chính là tốc độ chuyển mạch.
Tốc độ có thể được so sánh với loại 74LS TTL và một cải tiến khác đó là dòng
tải ra được tăng cao hơn.
2.3.4. Loại 74HCT.

- Đây là CMOS tốc độ cao, có một điểm khác biệt lớn giữa loại này với
loại 74HC là loại này được thiết kế tương thích được với TTL nghĩa là có thể
dùng TTL lái trực tiếp CMOS.
3. Giao tiếp TTL và CMOS

- Giao tiếp : có nghĩa là kết nối ngõ ra của một mạch hay một hệ thống đến
ngõ vào của một mạch hay một hệ thống khác có những đặc tính điện khác
nhau.
- Mạch giao tiếp:
+ Thực hiện chức năng giao tiếp.
+ Được mắc giữa mạch tải và mạch lái để tạo sự tương thích giữa mạch
lái và mạch tải.
Thông CMOS TTL

số 4xxxB 74HC 74HCT 74 74LS 74AS 74ALS
VIH(min) 3.5 V 3.5 V 2.0 V 2.0 V 2.0 V 2.0 V 2.0 V
VIL(max) 1.5 V 1.0 V 0.8 V 0.8 V 0.8 V 0.8 V 0.8 V
VOH(min) 4.95 V 4.9 V 4.9 V 2.4 V 2.7 V 2.7 V 2.7 V
VOL(max) 0.05 V 0.1 V 0.1 V 0.4 V 0.5 V 0.5 V 0.4 V
IIH(min) 1u A 1 uA 1 uA 40 uA 20 uA 200 20 uA
IIL(max) 1u A 1 uA 1 uA 1.6 mA 0.4 uA 100 uA
IOH(min) 0.4 mA 4 mA 4 mA 0.4 mA mA 2 mA 400 uA
IOL(max) 0.4 mA 4 mA 4 mA 16 mA 0.4 2 mA 8 mA
mA 20 mA
8 mA
Bảng 5.4: Các thông số cơ bản của họ TTL và CMOS.
122
3.1. TTL kích thích CMOS.
- Nguồn cung cấp VDD = 5V.
- Xem bảng ta thấy các dòng điện ngõ vào của CMOS có giá trị rất bé khi
so sánh với bất kỳ loại TTL nào. Vây TTL đáp ứng đủ các yêu cầu dòng điện
vào của CMOS.
- Mặt khác khi so sánh điện áp ra của TTL với điện áp vào của CMOS ta
thấy VOH(min) của TTL quá bé khi so với VIH(min) của CMOS họ 4000B và 74HC.
Do đo cần phải nâng mức điện áp ra của TTL theo điện áp vào của CMOS. Để
giải quyết vần đề này, người ta thường dùng điện trở kéo lên (pull – up resistor)
ở ngõ ra của TTL.
5V
Standard
CMOS
TTL
Hình 5.6: TTL lái CMOS cùng nguồn.

- Chọn TTL cực thu để hở (Open collector).
- R thường chọn từ 1K – 10K.
3.1.1. TTL lái 74HCT.

- Loại 74HCT được chế tạo để cho TTL có thể lái do đó điện áp ngõ vào
hoàn toàn tương thích với TTL mà không cần điện trở kéo lên nhưng lại làm
tăng công suất tiêu thụ của CMOS.
3.1.2. TTL lái CMOS có điện áp cung cấp lớn hơn.

- Nếu CMOS hoạt động ở điện áp lớn hơn 5V, ví dụ V DD = 10V, ngõ vào
của CMOS yêu cầu VIH(min) = 7V, vì không có ngõ ra nào của TTL hoạt động lớn
hơn 5V và dùng điện trở kéo lên nối với +10V lại bị cấm. Một trong những giải
pháp đó là sử dụng TTL đệm có cực thu để hở.
5V 10V
TTL CMOS
TTL cùc
thu ®Ó hë
5V 10V
TTL CMOS
Hình 5.7: TTL lái CMOS khác nguồn.
123
3.2. CMOS kích thích TTL.
3.2.1. CMOS lái TTL ở mức cao.
- Xem bảng đặc tính của CMOS và TTL ta thấy.
+ VOH (CMOS) dễ dàng lái VIH (TTL).
+ IOH (CMOS) cũng dễ dàng cấp cho IIH (TTL).
- Vậy việc ngõ ra ở mức cao của CMOS lái TTL thì không có vấn đề gì.
3.2.2. CMOS lái TTL ở mức thấp.

- Xem bảng ta thấy TTL có ngõ vào ở mức thấp cần dòng từ 100uA –
2mA.
+ CMOS loại 74H và 74HCT có thể rút dòng đến 4mA vì vây việc lái 1
ngõ vào TTL thì không có vấn đề gì.
+ Tuy nhiên loại 4xxxB bị hạn chế vì dòng ra mức thấp I OL không đủ lái 1
ngõ vào cổng TTL.
- Vì vậy cần phải có mạch giao tiếp giữa CMOS loại 4000B và TTL.
5V
Standard
CMOS TTL
CMOS ®Öm
Hình 5.8: CMOS lái TTL cùng nguồn.
10V 5V
CMOS TTL
CMOS ®Öm
Hình 5.9: CMOS lái TTL khác nguồn.
4. Giao tiếp giữa mạch logic và tải công suất

4.1. Giao tiếp với tải DC
124
HOẠT ĐỘNG 2: Thảo luận nhóm trên lớp và giải bài tập
Bài tập và các câu hỏi
CÁC CÂU HỎI
3.1 Các câu hỏi:
a. Thế nào là cấp dòng và rút dòng.
b. Họ TTL nào hoạt động tốt ở tần số cao.
c. Tại sao ngõ ra của các cổng logic chạm không được được nối với
nhau.
d. Tại sao ngõ ra của các cổng logic dạng cực thu để hở cần phải có R
kéo lên .
e. Làm thế nào để giao tiếp giũa TTL chuẩn với 74HC.
f. Để giao tiếp giữa TTL chuẩn và CMOS có điện thế cao hơn, ta phải
làm thế nào. Trình bày một ví dụ minh hoạ.
g. Cho biết chức năng của mạch giao tiếp
h. Nêu phương án để dùng CMOS hoạt động điện thế cao lái TTL. Trình
bày một ví dụ minh hoạ.
i. Một ngõ ra của cổng NAND 7400 có thì lái được bao nhiêu ngõ vào
của công NAND cùng loại.
3.2 Khi ngõ ra của một cổng có mức cao và nó đang thúc cho ngõ vào của
một hay nhiều cổng khác thì trường hợp đó là……………….,
3.3 Khi ngõ ra của cổng thúc có mức thấp và dòng điện chạy từ ngõ vào
của cổng được thúc (hay nhiều cổng được thúc) sang ngõ ra của cổng thúc thì
trường hợp này được gọi là……………………..
3.4 Hãy nhận xét mạch hình 5.10 đúng hay sai, giải thích.
Hình 5.10
HOẠT ĐỘNG 3:
Thực hành về ”giao tiếp giữa mạch logic và mạch công suất
Mục tiêu bài thực hành
1. Học viên rèn kỹ năng ước lượng FAN-OUT của mạch Logic DRL dùng
diode và điện trở
2. Thực hiện đúng các biện pháp giao tiếp giữa IC TTL (IC CMOS) và
mạch công suất mà chúng điều khiển.
125
3. Củng cố kỹ năng đấu nối ngõ vào không dùng ở các cổng logic
Thiết bị và nguồn học liệu
1. Nguồn ổn định 5VDC, nguồn ổn định 12VDC
2. VOM
3. Sổ tay ghi chép và làm báo cáo
4. Diod; LED màu xanh lơ (xanh lam) có điện áp hoạt động 2,5V
đến 3,2V; các điện trở
5 Công tắc mini; transistor A1015, C1815; Rờ le 12VDC; đèn dây tóc
5V/0,04A
Công tác chuẩn bị
Nhận định đúng sơ đồ chân về NAND và NOR loại hai hàng chân (dual in
line package).
Xem lại các bài tập 2.10; 2.13; thảo luận nhóm 2.18 về cách đấu các ngõ
vào không dùng cho IC số
Họ TTL nguồn ổn 5V
NAND 7400 và NOR 7402
Họ CMOS nguồn có thể đến 15V
NAND CD4011 và NOR CD4001
Trình tự thực hiện

1. Thiết lập mạch như hình 5.11trên Breadboard (proto-board).
Ngõ vào a và b sẽ được nối với nguồn 5VDC hay nối đất GND. VOM đo ở
ngõ ra q theo các khóa k lần lượt đóng.
126
Hình 5.11
2. Thiết lập mạch như hình 5.12 trên Breadboard (proto-board).

Ngõ vào a và b sẽ được nối với nguồn 5VDC hay nối đất GND. VOM đo ở
ngõ ra q theo các khóa k lần lượt đóng
Hình 5.12
3. Thiết lập mạch hình 5.14, hình 5.15 trên Breadboard (proto-board). Ngõ
vào a sẽ được nối cố định sao cho ngõ vào b, và chỉ ngõ b, là tín hiệu (mức
cao hay mức thấp). Quan sát trạng thái đèn theo mức logic của b.
4. Thiết lập mạch hình 5.16, hình 5.17 trên Breadboard (proto-board). Ngõ
vào a sẽ được nối cố định sao cho ngõ vào b, và chỉ ngõ b, là tín hiệu (mức
cao hay mức thấp). Quan sát trạng thái LED theo mức logic của b.
Hình 5.14 Hình 5.16
127
Hình 5.15 Hình 5.17
5. Chú ý khi giao tiếp TTL với tải dù dòng bé nhưng áp cao, hãy tránh thúc
tải trực tiếp hoặc như hình 5.18.
Hình 5.18
Thực hiện mạch hình 5.19 khảo sát mạch tương tự như bước 3 và bước 4.
Hình 5.19
Báo cáo
 Viết báo cáo về FAN-OUT của mạch AND, OR khảo sát ở bước 1. Kết luận?
 Dựa theo yếu tố nào để quyết định việc dùng CMOS hay TTL trong điều
khiển tải?
 CMOS có khả năng thúc trực tiếp LED (không thông qua transistor đệm)
 Khi nào dùng transistor NPN, transistor PNP để thúc tải dòng lớn?
 Làm cách nào dùng TTL thúc tải hoạt động ở điện áp cao?
128
Bài 6: BỘ NHỚ
Mục tiêu:
- Trình bày được cấu trúc, hoạt động, phân loại và phạm vi ứng dụng các
bộ nhớ.
- Sử dụng được các bộ nhớ thông dụng.
Giới thiệu
Ưu điểm chính của hệ thống số so với hệ thống tương tự là khả năng lưu trữ
dễ dàng một lượng lớn thông tin trong một khoảng thời gian ngắn hay dài. Khả
năng nhớ này chính là yếu tố quan trọng giúp cho các hệ thống số trở nên linh
hoạt hơn và ngày càng được ứng dụng nhiều trong cuộc sống
Mục tiêu thực hiện

- Hiểu và sử dụng đúng các thuật ngữ thường dùng trong hệ thống nhớ.
- Phân biệt bộ nhớ ghi/đọc và bộ nhớ chỉ đọc.
- Xác định được dung lượng của thiết bị nhớ dựa vào số lượng ngõ vào,
ngõ ra.
- Phân biệt được các loại ROM.
- Phân biệt được RAM tĩnh và RAM động.
- Hiểu được cấu trúc của PLD, PAL, PLA.
*. Các khái niệm cơ bản:

- Memory Cell: là tế bào nhớ, ô nhớ, thiết bị nhớ hay mạch điện thường
dùng để lưu trữ 1 bit duy nhất (0 hoặc 1).
- Memory word (từ nhớ): là từ nhớ, là một nhóm gồm nhiều bit bộ nhớ
(memory cell) kết nối lại với nhau để lưu trữ 1 dữ liệu nhiều bit, thường là 4 bit,
8 bit, 16 bit, 32 bit, 64 bit.
- Byte: là 1 thuật ngữ đặc biệt dùng để chỉ 1 nhóm dữ liệu 8 bit.
- Capacity: dung lượng của bộ nhớ, chính là bộ nhớ đó có bao nhiêu bit,
bao nhiêu byte, hoặc bao nhiêu ô nhớ.
VD: Một bộ nhớ có 2K x 8.
2K = 2 x 1024 = 2048 từ nhớ
8: số bit trong 1 từ nhớ hay mỗi từ nhớ có dung lượng 8 bit (1 byte).
Vậy bộ nhớ có 2048 từ nhớ, mỗi từ nhớ có dung lượng 8 bit. Tổng số bit
mà bộ nhớ có được là : 2048 x 8 = 16384 bit
129
- Address: địa chỉ (con số dùng để xác định vị trí của 1 ô nhớ trong bộ
nhớ). Mỗi ô nhớ trong 1 bộ nhớ chỉ có 1 địa chỉ duy nhất. Đối với bộ nhớ, người
ta sử dụng hệ thống số nhị phân để đánh địa chỉ cho từng ô nhớ.
Dung lượng (bit) của bộ nhớ có n đường địa chỉ = 2n x số bit dữ liệu.
Dung lượng (byte) của bộ nhớ có n đường địa chỉ = 2n.
với n: số lượng đường địa chỉ.
Ví dụ 6.1: EPROM 2764 có: 64K (bit) và 8 bit dữ liệu. Tìm số lượng đường địa
chỉ.
Vậy bộ nhớ này có dung lượng 64 K (bit) = 8K (byte) x 8 (bộ nhớ có
8192 từ nhớ, mỗi từ nhớ có dung lượng 8 bit).
+ Tính theo bit:
2n x 8 = 64K (bit)
2n x 23 = 26 x 1024 = 26 x 210
n = 13
+ Tính theo byte:
2n = 8K (byte) = 8 x 1024 = 23 x 210 = 8192 từ nhớ.
n = 13.
Vậy bộ nhớ này có 13 đường địa chỉ, có 8192 từ nhớ, mỗi từ nhớ có dung
lượng 8 bit. Tổng số bit mà bộ nhớ có được là: 65536 bit
Ví dụ 6.2: Một bộ nhớ có 15 đường địa chỉ. Tính dung lương của bộ nhớ đó theo
bit, byte.
Dung lượng (bit) = 215 x 8 = 262144 = 256K (bit).
Dung lượng (byte) = 215 = 32K (byte).
32K = 32 x 1024 = 32768 từ nhớ.
Vậy bộ nhớ có 32768 từ nhớ, mỗi từ nhớ có dung lượng 8 bit (1 byte). Tổng
số bit mà bộ nhớ có đựơc là: 262144 bit.
Số Dung lượng Dung lượng
đường (byte) (bit)
địa chỉ
1 2 (21) 16
2 4 (22) 32
3 8 (23) 64
4 16 (24) 128
5 32 (25) 256
6 64 (26) 512
7 128 (27) 1024 = 1K
8 256 (28) 2048 = 2K
9 512 (29) 4096 = 4K
130
10 1024 (210) = 1K 8192 = 8K
11 2048 (211) = 2K 16384 = 16K
12 4096 (212) = 4K 32768 = 32K
13 8192 (213) = 8K 65536 = 64K
14 16384 (214) = 16K 13107 = 128K
2
15 32768 (215) = 32K 26214 = 256K
4
16 65536 (216) = 64K 52428 = 512K
8
Bảng 6.1. Liên hệ giữa số đường địa chỉ và dung lượng

- Read Operation: hoạt động đọc dữ liệu từ bộ nhớ.
- Write Operation: hoạt động ghi dữ liệu vào bộ nhớ.
- Access time: thời gian truy xuất (tACC) được tính từ khi bộ nhớ nhận địa
chỉ cho đến khi xuất dữ liệu ở ngõ ra.
- Random Access Memory (RAM): bộ nhớ truy xuất ngẫu nhiên, thời gian
truy xuất của các ô nhớ là như nhau.
HOẠT ĐỘNG TỔNG QUÁT CỦA 1 BỘ NHỚ

- Mặc dù có nhiều loại bộ nhớ khác nhau về cấu trúc bên trong nhưng một
số hoạt động cơ bản cho tất cả các bộ nhớ đều giống nhau. Mỗi bộ nhớ đều phải
có một số đường tín hiệu vào ra để thực hiện một số chức năng sau:
+ Có các đường lựa chọn địa chỉ trong bộ nhớ. Các đường địa chỉ là các
ngõ vào Input.
+ Có đường điều khiển để thực hiện việc ghi dữ liệu vào bộ nhớ hoặc đọc
dữ liệu từ bộ nhớ.
+ Có các đường dữ liệu để thực hiện việc đưa dữ liệu vào trong ô nhớ (các
đường dữ liệu đó là Input) và có các đường dữ liệu ra phục vụ cho việc đọc dữ
liệu. Ngoài ra có thêm đường CS (Chip Select) hoặc CE (Chip Enable), đường
tín hiệu này được dùng để cho phép bộ nhớ hoạt động, nếu không cho phép thì
các đường dữ liệu ra, vào sẽ ở trạng thái tổng trở cao (Hi – Z).
- Sơ đồ khối tổng quát của 1 bộ nhớ:
131
Döõlieäu vaøo
MSB I3 I2 I1 I0
A4
A3 R/W\
Ñòa chæ A2
A1 CS
A0
O3 O2 O1 O0
Döõlieäu ra
Hình 6.1. Sơ đồ khối tổng quát của bộ nhớ 32 x 4.
- Hoạt động đọc dữ liệu:

+ Xác định địa chỉ của ô nhớ cần đọc, đưa địa chỉ vào bộ nhớ, bộ nhớ nhận
địa chỉ và thực hiện việc giải mã tìm đúng ô nhớ.
+ Điều khiển tác động chân Read: bộ nhớ hiểu đọc dữ liệu và gởi nội dung
ô nhớ này ra ngoài O0 ÷ O3.
- Hoạt động ghi dữ liệu:
+ Xác định địa chỉ của ô nhớ cần ghi, đưa địa chỉ đến bộ nhớ: bộ nhớ nhận
địa chỉ và tìm đúng ô nhớ.
+ Đưa dữ liệu đến các ngõ vào nhận dữ liệu.
+ Tác động đến chân Write, CE\: bộ nhớ hiểu phải thực hiện việc ghi dữ
liệu vào ô nhớ.
1. ROM
1.1. Cấu trúc ROM
- Có 4 khối chính:
+ Khối giải mã hàng.
+ Khối giải mã cột.
+ Mảng thanh ghi.
+ Khối đệm dữ liệu ngõ ra.
- Các loại bộ nhớ ROM:
1. ROM: bộ nhớ chỉ đọc, chỉ cho phép lập trình 1 lần duy nhất bởi nhà chế
tạo, gắn liền với quá trình chế tạo ROM.
2. PROM (Programable ROM): đối với ROM, việc lập trình trở nên bất
tiện. PROM cũng giống như ROM nhưng quá trình lập trình cho ROM được
tách ra khỏi quá trình sản xuất. Việc lập trình được thực hiện bởi người sử dụng,
PROM cũng được lập trình 1 lần duy nhất.
132
3. EPROM (Erasable Programable ROM): là PROM nhưng có thể xóa dữ
liệu đã ghi trước đó. EPROM được lập trình và có thể xoá nạp đến hàng ngàn
lần.
4. EEPROM (Electrically Erasable PROM): ROM xóa bằng xung điện
- Đối với EPROM, nếu lập trình sai 1 byte thì không có khả năng xóa byte
đó đi và lập trình lại. Khi xóa bằng tia cực tím thì sẽ xóa sạch dữ liệu.
- EEPROM có khả năng xóa từng ô nhớ độc lập, thời gian xóa khoảng
10mS.
5. FLASH ROM: giống như EPROM nhưng xoá bằng xung điện. Khi xoá
thì xóa sạch dữ liệu.
1.2. Cấu trúc ma trận nhớ

- Xét sơ đồ cấu trúc của 1 bộ nhớ ROM có dung lượng 16 x 8 bit (hình
6.2).
+ Mảng thanh ghi: dùng để lưu trữ dữ liệu được lập trình cho ROM, mỗi
thanh ghi có khả năng chứa 1 từ dữ liệu 8 bit. Các thanh ghi được sắp xếp theo
dạng ma trận, mỗi một thanh ghi sẽ được định vị bởi hàng và cột, các đường dữ
liệu ngõ ra của tất cả các thanh ghi được nối chung lại với nhau bởi bus dữ liệu
bên trong và được nối đến bộ đệm ngõ ra.
+ Mạch giải mã địa chỉ: mã địa chỉ A 0, A1, A2, A3 sẽ xác định thanh ghi
nào được phép truy xuất (được phép đặt dữ liệu lên bus dữ liệu). 4 địa chỉ A 0 ÷
A3 được chia thành 2 nhóm: A0, A1 được đưa sang mạch giải mã hàng sang 4
đường R0 ÷ R3. A2, A3 được đưa sang mạch giải mã cột sang 4 đường C 0 ÷ C3.
Ứng với mỗi thanh ghi sẽ có 1 địa chỉ cho phép truy xuất, các thanh ghi còn lại
không được phép.
133
Haøng 0
A0 Giaûi
maõ2 Thanh ghi Thanh ghi Thanh ghi Thanh ghi
A1 sang 4 0 4 8 12
Haøng 1
Thanh ghi Thanh ghi Thanh ghi Thanh ghi
1 5 9 13
Haøng 2
2 6 10 14
Haøng 3
3 7 11 15
Coät 0
A2 Giaûi Coät 1
maõ2 Coät 2
A3 sang 4 Coät 3
Ñeäm
CS\
ngoõra
D7 D0
Hình 6.2. Sơ đồ cấu trúc của ROM 16 x 8.

Đây là loại ROM được chế tạo để thực hi ện một công việc cụ thể như các
bảng tính, bảng lượng giác , bảng logarit . . . . ngay sau khi xuất xưở ng. Nói
cách khác, các tế bào nhớ trong ma trận nhớ đã đượ c tạo ra theo một chương
trình đã xác định tr ướ c bằng phương pháp mặt nạ: đưa vào các linh kiện điện tử
nối từ đường từ qua đường bít để tạo ra một giá trị bit và để trống cho giá trị
bit ngược lại.
- (H 7.3) là mô hình của một MROM trong đó các ô vuông là nơi chứa
(hay không) một linh ki ện (diod, transistor BJT hay MOSFET) để tạo bit. Mỗi
ngõ ra của mạch giải mã địa chỉ gọi là đường từ và đườ ng nối tế bào nhớ ra
ngoài gọi là đường bit. Khi đường từ lên mức cao thì tế bào nhớ hoặc từ nhớ
được chọn.
134
(H 7.3)
Nếu tế bào nhớ là Diod hoặc BJT thì sự hiện diện của linh kiện t ương
ứng với bit 1 (lúc này đường từ lên cao, Transsisstor hoặc diod dẫn, dòng điện
qua điện trở tạo điện thế cao ở hai đầu điện trở) còn vị trí nhớ trống tương ứng
với bit 0.
Đối vớ i loạ i linh kiệ n MOSFET thì ngược lại, nghĩa là sự hiện diện của
linh kiện tương ứng với bit 0 còn vị trí nhớ trống tương ứng với bit 1 (muốn có
kết quả như loại BJT thì thêm ở ngõ ra các cổng đảo).
(H 7.4) là một thí dụ bộ nhớ MROM có dung lượng 16x1 vớ i các mạch
giải mã hàng và cột (các mạch giải mã 2 đường sang 4 đường của hàng và cột
đều dùng Transistor MOS và có cùng cấu trúc).
(H 7.4)
Trong thực tế, để đơ n giản cho việ c thực hiện, ở mỗi vị trí nhớ người ta
đều cho vào một transistor MOS. Nhưng ở những vị trí ứng với bit 1 các
transistor MOS được chế tạ o với lớp SiO2 dầy hơn làm t ăng điện thế ngưỡng
của nó lên, kết quả là transistor MOS này luôn luôn không dẫn điện (H 7.5), Các
transistor khác dẫn điện bình thường.
1.3. Cấu trúc tế bào ROM

Có cấu tạo giống MROM nhưng ở mỗi vị trí nhớ đều có linh kiện nối với
cầu chì. Như vậy khi xu ất xưởng các ROM này đều chứa cùng một loại bit (gọi
135
là ROM trắng), lúc sử dụng người lập trình thay đổi các bit mong muốn bằng
cách phá vỡ cầu chì ở các vị trí tương ứng với bit đó. Một khi cầu chì đã bị phá
vỡ thì không thể nối l ại được do đó loại ROM này cho phép lập trình một lần
duy nhất để sử dụng, nếu bị lỗi không thể sửa chữa được.
Người ta có thể dùng 2 diod mắc ngược chiều nhau, mạch không dẫn
điện, để t ạo bit 0, khi lập trình thì một diod bị phá hỏng tạo mạch nối tắt, diod
còn lại dẫn điện cho bit 1.
1.4. Cấu trúc tế bào PROM

Có cấu tạo giống MROM nhưng ở mỗi vị trí nhớ đều có linh kiện nối với
cầu chì. Như vậy khi xu ất xưởng các ROM này đều chứa cùng một loại bit (gọi
là ROM trắng), lúc sử dụng người lập trình thay đổi các bit mong muốn bằng
cách phá vỡ cầu chì ở các vị trí tương ứng với bit đó. Một khi cầu chì đã bị phá
vỡ thì không thể nối l ại được do đó loại ROM này cho phép lập trình một lần
duy nhất để sử dụng, nếu bị lỗi không thể sửa chữa được.
Người ta có thể dùng 2 diod mắc ngược chiều nhau, mạch không dẫn
điện, để t ạo bit 0, khi lập trình thì một diod bị phá hỏng tạo mạch nối tắt, diod
còn lại dẫn điện cho bit 1.
1.5. EPROM
EPROM là loại nonvolatile, có tốc độ truy xuấ t nhanh (khoả ng 120ns),
mật độ tích hợp cao, giá thành rẻ tuy nhiên để xóa và nạp lại phải dùng thiết bị
đặc biệt và lấy ra khỏi mạch.
EEPROM cũng nonvolatile, cũng có t ốc độ truy xuất nhanh, cho phép
xóa và nạp lại ngay trong mạch trên từng byte nhưng có mật độ tích hợp thấp và
giá thành cao hơn EPROM.
Bộ nhớ FLASH ROM tận dụng được các ưu điểm của hai loại ROM nói
trên, nghĩa là có tốc độ truy xuất nhanh, có mật độ tích hợp cao nhưng giá thành
thấp.
136
Hầu hết các FLASH ROM sử dụng cách xóa đồng thời cả khối dữ liệu
nhưng rất nhanh (hàng tr ăm ms so với 20 min của U.V. EPROM). Những
FLASH ROM thế hệ mới cho phép xóa từng sector (512 byte) thậm chí từng vị
trí nhớ mà không cần lấy IC ra khỏi mạch. FLASH ROM có thời gian ghi
khoảng 10μs/byte so với 100 μs đối với EPROM và 5 ms đối với EEPROM
2. RAM.
2.1. Cấu trúc RAM
- RAM (Random Access Memory – bộ nhớ truy xuất ngẫu nhiên), mọi địa
chỉ trong bộ nhớ đều có thời gian truy xuất như nhau. Công dụng của RAM là
lưu trữ dữ liệu tạm thời, nội dung trong RAM sẽ được đọc ra hay ghi vào trong
lúc làm việc.
- Nhược điểm chính của RAM là toàn bộ dữ liệu lưu trữ trong RAM sẽ bị
mất khi bị mất điện. Người ta phân 2 loại RAM: RAM tĩnh và RAM động.
+ RAM tĩnh (SRAM) là loại RAM vẫn lưu nhớ được dữ liệu khi vẫn còn
nguồn cung cấp. Ô nhớ của RAM tĩnh bản chất là các flip-flop, mỗi flip-flop sẽ
có một trang thái xác định. Khi có nguồn cung cấp, dữ liệu trong RAM khó có
thể bị tổn hao.
+ RAM động (DRAM): RAM động loai RAM này có ưu điểm là dung
lượng lớn, tiêu thụ năng lượng thấp, tốc độ hoạt động vừa phải. RAM động lưu
trữ dữ liệu dựa trên nguyên tắc tích điện trên các bản cực của tụ điện nhỏ (tụ nào
có tích điện tương ứng với dữ liệu 1, tụ nào không tích điện tương ứng với dữ
liệu 0). Do hiện tượng phóng điện giữa 2 bản cực, điện tích của tụ điện dần dần
giảm xuống, cho nên trong từng khoảng thời gian ngắn, dữ liệu trong RAM phải
được gọi ra và lại nạp vào để dữ liêu không bị mất đi. Đây là động tác của CPU
và được gọi là phục hồi hay làm tươi (refresh). So với RAM tĩnh, nhu cầu làm
tươi RAM là nhược điểm của RAM động do cần phải có thêm mạch hỗ trợ bên
ngoài. Ngày nay một số chip DRAM có sẵn mạch làm tươi bên trong, không cần
phải gắn thêm phần cứng bên ngoài.
- Hình 6.3 minh họa cấu trúc đơn giản của RAM 64 x 4.
137
Döõlieäu vaøo
R/W\
Ñeäm ngoõvaøo
Thanh ghi 0
A5
Thanh ghi 1
A4
Thanh ghi 2
A3 Giaûi maõ
6 sang 64 CS
Ñòa chæ A2
A1
Thanh ghi 62
A0
Thanh ghi 63
Ñeäm ngoõra
Döõlieäu ra
Hình 6.3. Cấu trúc bên trong của RAM 64 x 4.

- Trên hình ta thấy RAM có các đường địa chỉ, đường dữ liệu, R/W, CS.
Đường tín hiệu CS dùng để cho phép hoặc cấm chip đó hoạt động. Trong chế độ
cấm các đầu vào và ra đều ở trạng thái tổng trở cao (Hi – Z), do đó không có
hoạt động đọc hay ghi nào xảy ra.
- RAM gồm có 64 thanh ghi, mỗi thanh ghi sẽ lưu trữ 4 bit dữ liệu. Khi
muốn truy xuất 1 ô nhớ nào thì địa chỉ tương ứng được đưa đến khối giải mã địa
chỉ, 6 đường vào, 64 đường ra. Với 1 ngõ vào tác động, ô nhớ tương ứng sẽ
được phép truy xuất. Quá trình truy xuất bao gồm đọc dữ liệu ra hoặc ghi dữ liệu
vào tùy thuộc vào chân điều khiển R/W\.
- Ghi dữ liệu từ các ngõ vào I0 ÷ I3 được đưa qua bộ đệm và cấp vào ô nhớ
tương ứng.
- Quá trình đọc dữ liệu thì dữ liệu từ ô nhớ được đưa đến bộ đệm ngõ ra và
đưa ra các ngõ O0 ÷ O3.
- Đối với cấu trúc bộ nhớ ở trên thì các đường dữ liệu vào, dữ liệu ra được
tách rời. Trong quá trình chế tạo IC, nếu để các đường In, Out độc lập thì số
chân IC sẽ rất nhiều. Do đó người ta gộp chung lại với nhau : I + O = D (D:
data, có tính chất là bus 2 chiều).
2.2. Cấu trúc tế bào RAM

2.2.1. RAM tĩnh (Static RAM, SRAM)
Mỗi tế bào RAM tĩnh là một mạch FlipFlop dùng Transistor BJT hay MOS
138
(a) (b)
(Hình 8.14a) là một tế bào nhớ RAM tĩnh dùng transistor BJT với 2 đường địa chỉ
hàng và cột.
Khi một trong hai đường địa chỉ hàng hoặc cột ở mức thấp các tế bào không
được chọn vì cực E có điện thế thấp hai Transistor đều dẫn, mạch không hoạt động
như một FF. Khi cả hai địa chỉ hàng và cột lên cao, mạch hoạt động như FF, hai
trạng thái 1 và 0 của tế bào nhớ được đặc trưng bởi hai trạng thái khác nhau của 2
đường bit và .
Giả sử khi T1 dẫn thì T2 ngưng, đường bit có dòng điện chạy qua, tạo điện thế cao
ở R3 trong khi đó đường không có dòng chạy qua nên ở R4 có điện thế thấp.
Nếu ta qui ước trạng thái này tương ứng với bit 1 thì trạng thái ngược lại, là trạng
thái T1 ngưng và T2 dẫn, hiệu thế ở điện trở R3 thấp và ở R4 cao, sẽ là bit 0. R3
và R4 có tác dụng biến đổi dòng điện ra điện thế.
Đối với tế bào nhớ dùng MOS, hai đường từ nối với T5, T6 và T7, T8 nên
khi một trong hai đường từ ở mức thấp T1 và T2 bị cô lập khỏi mạch, tế bào nhớ
không được chọn. Khi cả hai lên cao mạch hoạt động tương tự như trên. Trong
mạch này R1 và R2 thay bởi T3 và T4 và không cần R3 và R4 như mạch dùng
BJT.
(Hình 7.15) là mạch điều khiển chọn chip và thực hiện tác vụ đọc/viết vào
tế bào nhớ.
139
Hình 7.15
OPAMP giữ vai trò mạch so sánh điện thế hai đường bit và cho ở ngõ ra
mức cao hoặc thấp tùy kết quả so sánh này (tương ứng với 2 trạng thái của tế bào
nhớ) và dữ liệu được đọc ra khi cổng đệm thứ 2 mở ( lên cao).
Khi cổng đệm thứ nhất mở ( xuống thấp) dữ liệu được ghi vào tế bào
nhớ qua cổng đệm 1. Cổng 3 tạo ra hai tín hiệu ngược pha từ dữ liệu vào. Nếu hai
tín hiệu này cùng trạng thái với hai đường bit và của mạch trước đó, mạch sẽ
không đổi trạng thái nghĩa là nếu tế bào nhớ đang lưu bit giống như bit muốn ghi
vào thì mạch không thay đổi. Bây giờ, nếu dữ liệu cần ghi khác với dữ liệu đang
lưu trữ thì mạch FF sẽ thay đổi trạng thái cho phù hợp với 2 tín hiệu ngược pha
được tạo ra từ dữ liệu. Bit mới đã được ghi vào.
- Chu kỳ đọc của SRAM

Giản đồ thời gian một chu kỳ đọc của SRAM tương tự như giản đồ thời gian
một chu kỳ đọc của ROM (Hình 8.9) thêm điều kiện tín hiệu lên mức cao.
- Chu kỳ viết của SRAM
(Hình 8.16) là giản đồ thời gian một chu kỳ viết của SRAM Một chu kỳ viết
tWC bao gồm:
- tAS (Address Setup time): Thời gian thiết lập địa chỉ: Thời gian để giá trị địa
chỉ ổn định trên bus địa chỉ cho tới lúc tín hiệu tác động.
- tW (Write time): Thời gian từ lúc tín hiệu tác động đến lúc dữ liệu có giá
trị trên bus dữ liệu.
- tDS và tDH: Khoảng thời gian dữ liệu tồn tại trên bus dữ liệu bao gồm thời gian
trước (tDS) và sau (tDH) khi tín hiệu không còn tác động
- tAH (Address Hold time): Thời gian giữ địa chỉ: từ lúc tín hiệu không
còn tác động đến lúc xuất hiện địa chỉ mới.
140
Hình 7.15
2.2.2 RAM động (Dynamic RAM, DRAM)

(Hình 8.17a) là một tế bào nhớ của DRAM
(a) (b)
Hình 7.17
(Hình 8.17b) là một cách biểu diễn tế bào nhớ DRAM trong đó đơn giản
một số chi tiết được dùng để mô tả các tác vụ viết và đọc tế bào nhớ này.
Các khóa từ S1 đến S4 là các transistor MOS được điều khiển bởi các tín
hiệu ra từ mạch giải mã địa chỉ và tín hiệu
Để ghi dữ liệu vào tế bào, các khóa S 1 và S2 đóng trong khi S3 và S4 mở.
Bit 1 thực hiện việc nạp điện cho tụ C và bit 0 làm tụ C phóng điện. Sau đó các
khóa sẽ mở để cô lập C với phần mạch còn lại. Một cách lý tưởng thì C sẽ duy trì
trạng thái của nó vĩnh viễn nhưng thực tế luôn luôn có sự rỉ điện qua các khóa
ngay cả khi chúng mở do đó C bị mất dần điện tích .
Để đọc dữ liệu các khóa S2, S3, S4 đóng và S1 mở, tụ C nối với một mạch so
sánh với một điện thế tham chiếu để xác định trạng thái logic của nó. Điện thế ra
mạch so sánh chính là dữ liệu được đọc ra. Do S2 và S4 đóng, dữ liệu ra được nối
ngược lại tụ C để làm tươi nó. Nói cách khác, bit dữ liệu trong tế bào nhớ được
làm tươi mỗi khi nó được đọc.
Sử dụng DRAM, được một thuận lợi là dung lượng nhớ khá lớn nhưng phải
có một số mạch phụ trợ:
- Mạch đa hợp địa chỉ vì DRAM luôn sử dụng địa chỉ hàng và cột
- Mạch làm tươi để phục hồi dữ liệu có thể bị mất sau một khoảng thời gian
ngắn nào đó.
a. Đa hợp địa chỉ
141
Như đã nói trên, do dung lượng của DRAM rất lớn nên phải dùng phương
pháp đa hợp để chọn một vị trí nhớ trong DRAM. Mỗi vị trí nhớ sẽ được chọn
bởi 2 địa chỉ hàng và cột lần lượt xuất hiện ở ngõ vào địa chỉ.
Ví dụ với DRAM có dung lượng 16Kx1, thay vì phải dùng 14 đường địa
chỉ ta chỉ cần dùng 7 đường và mạch đa hợp 14 → 7 (7 đa hợp 2→1) để chọn 7
trong 14 đường địa chỉ ra từ CPU (Hình 8.18). Bộ nhớ có cấu trúc là một ma trận
128x128 tế bào nhớ, sắp xếp thành 128 hàng và 128 cột, có một ngõ vào và một
ngõ ra dữ liệu, một ngõ vào . Hai mạch chốt địa chỉ (hàng và cột) là các
thanh ghi 7 bit có ngõ vào nối với ngõ ra mạch ða hợp và ngõ ra nối với các
mạch giải mã hàng và cột. Các tín hiệu và dùng làm xung đồng hồ
cho mạch chốt và tín hiệu Enable cho mạch giải mã. Như vậy 14 bit địa chỉ từ
CPU sẽ lần lượt được chốt vào các thanh ghi hàng và cột bởi các tín hiệu và
rồi được giải mã để chọn tế bào nhớ. Vận hành của hệ thống sẽ được thấy
rõ hơn khi xét các giản đồ thời gian của DRAM.
Hình 7.18
b. Giản đồ thời gian của DRAM
(Hình 8.19) là giản đồ thời gian đọc và viết tiêu biểu của DRAM (Hai giản
đồ này chỉ khác nhau về thời lượng nhưng có chung một dạng nên ta chỉ vẽ một)
Hình 7.19
Giản đồ cho thấy tác động của tín hiệu và các tín hiệu và .
142
Khi ở mức thấp mạch đa hợp cho ra địa chỉ hàng (A0 . . . A6) và được
chốt vào thanh ghi khi tín hiệu xuống thấp. Khi ở mức cao mạch đa
hợp cho ra địa chỉ cột (A7 . . .A13) và được chốt vào thanh ghi khi tín hiệu
xuống thấp. Khi cả địa chỉ hàng và cột đã được giải mã, dữ liệu tại địa chỉ đó
xuất hiện trên bus dữ liệu để đọc ra hoặc ghi vào ( khả dụng)
c. Làm tươi DRAM

DRAM phải được làm tươi với chu kỳ khoảng 2ms để duy trì dữ liệu.
Trong phần trước ta đã thấy tế bào nhớ DRAM được làm tươi ngay khi tác vụ
đọc được thực hiện. Lấy thí dụ với DRAM có dung lượng 16Kx1 (16.384 tế
bào) nói trên, chu kỳ làm tươi là 2 ms cho 16.384 tế bào nhớ nên thời gian đọc
mỗi tế bào nhớ phải là 2 ms/16.384 = 122 ns. Đây là thời gian rất nhỏ không đủ
để đọc một tế bào nhớ trong điều kiện vận hành bình thường. Vì lý do này các
hãng chế tạo đã thiết kế các chip DRAM sao cho mỗi khi tác vụ đọc được thực
hiện đối với một tế bào nhớ, tất cả các tế bào nhớ trên cùng một hàng sẽ được
làm tươi. Điều này làm giảm một lượng rất lớn tác vụ đọc phải thực hiện để làm
tươi tế bào nhớ. Trở lại thí dụ trên, tác vụ đọc để làm tươi phải thực hiện cho
128 hàng trong 2 ms. Tuy nhiên để vừa vận hành trong điều kiện bình thường
vừa phải thực hiện chức năng làm tươi người ta phải dùng thêm mạch phụ trợ,
gọi là điều khiển DRAM (DRAM controller)
IC 3242 của hãng Intel thiết kế để sử dụng cho DRAM 16K (Hình 8.20)
Ngõ ra 3242 là địa chỉ 7 bit đã được đa hợp và nối vào ngõ vào địa chỉ
của DRAM. Một mạch đếm 7 bit kích bởi xung đồng hồ riêng để cấp địa chỉ
hàng cho DRAM trong suốt thời gian làm tươi. 3242 cũng lấy địa chỉ 14 bit từ
CPU đa hợp nó với địa chỉ hàng và cột đã được dùng khi CPU thực hiện tác vụ
đọc hay viết. Mức logic áp dụng cho các ngõ REFRESH ENABLE và ROW
ENABLE xác định 7 bit nào của địa chỉ xuất hiện ở ngõ ra mạch controller cho
bởi bảng
3. Mở rộng dung lượng bộ nhớ

3.1. Phương pháp mở rộng số đường địa chỉ
- Chúng ta cần có bộ nhớ 32 x 4 bit, nhưng chỉ có bộ nhớ 16 x 4 bit . Ta có
thể kết hợp 2 IC 16 x 4 bit.
143
A4
A3
A2 Bus ñòa
A1 chæ
A0
R/W\
A3 A2 A1 A0 A3 A2 A1 A0
CS\ CS\
RAM - 0 RAM - 1
16 x 4 bit 16 x 4 bit
R/W\ R/W\
D3 D2 D1 D0 D3 D2 D1 D0
D0
D1 Bus döõ
D2 lieäu
D3
Hình 6.11. Kết hợp 2 RAM 16 x 4 thành bộ nhớ 32 x 4.

- Mỗi RAM được sử dụng để có được 16 ô nhớ 4 bit. Các chân dữ liệu của
mỗi RAM được nối chung lại với nhau trên 4 đường của bus dữ liệu. Chỉ có 1
RAM được lựa chọn (cho phép) trong 1 khoảng thời gian.
- Nếu ghép 2 IC lại với nhau thì ta được bộ nhớ 32 x 4 bit, sẽ có 32 địa chỉ
khác nhau, do đó đòi hỏi cần 5 đường địa chỉ. Đường địa chỉ A 4 được dùng để
lựa chọn 1 RAM hoạt động (thông qua ngõ vào CS\). Các đường địa chỉ còn lại
từ A0 – A3 được dùng để lựa chọn vị trí của các ô nhớ trong IC được lựa chọn.
- Khi A4 = 0, RAM – 0 được chọn, bất kỳ vị trí nhớ nào trên RAM – 0
cũng có thể được truy xuất thông qua các đường địa chỉ từ A0 – A3. Địa chỉ từ A0
– A3 sẽ thay đổi từ 0000 – 1111. Do đó khoảng địa chỉ để RAM – 0 hoạt động
là: 00000 – 01111.
- Khi A4 = 1, RAM – 0 bị cấm, RAM – 1 được chọn, lúc này địa chỉ từ A 0
– A3 dùng để định vị trí của các ô nhớ trong bộ nhớ. Các địa chỉ này cũng có thể
thay đổi từ 0000 – 1111. Do đó khoảng địa chỉ để RAM – 1 hoạt động là: 10000
– 11111.
3.2. Phương pháp mở rông số đường dữ liệu

- Chúng chúng ta chỉ có bộ nhớ 16 x 4, nhưng ta cần bộ nhớ 16 x 8. Ta có
thể kết hợp 2 bộ nhớ 16 x 4 để có được bộ nhớ mong muốn.
144
A3
A2 Bus ñòa
A1
chæ
A0
CS\
R/W\
A3 A2 A1 A0 A3 A2 A1 A0
CS\ CS\
RAM - 0 RAM - 1
16 x 4 bit 16 x 4 bit
R/W\ R/W\
D3 D2 D1 D0 D3 D2 D1 D0
D0
D1
D2
D3 Bus döõ
D4 lieäu
D5
D6
D7
Hình 6.10. Kết hợp 2 RAM 16 x 4 thành bộ nhớ 16 x 8.

- Mỗi IC nhớ chỉ có 16 từ nhớ, mỗi từ nhớ có 4 bit, nhưng chúng ta cần bộ
nhớ có 16 từ nhớ và mỗi từ nhớ có 8 bit. Để làm được điều này, khi ta ghép 2
RAM lại với nhau thì RAM – 0 sẽ lưu trữ 4 bit cao, RAM – 1 sẽ lưu trữ 4 bit
thấp. Lúc này 8 bit dữ liệu đã sẵn sàng ở ngõ ra của RAM, các ngõ ra này được
nối đến bus dữ liệu.
4.Giới thiệu IC
4.1. Các vi mạch logic khả trình
4.1.1. PLD (Programmable Logic Devices).
- Trong một số thiết kế đòi hỏi rất nhiều IC. Quá nhiều IC sẽ chiếm một
khoảng không gian đáng kể trên mạch, tiêu hao nhiều năng lượng, tốn nhiều thời
gian lắp ráp đo kiểm, do đó giảm bớt số IC dùng trong thiết kế sẽ khắc phục
được những nhược điểm trên.
- Ngày nay người ta phát triển thiết bị logic cho phép lập trình
(Programmable logic device – PLD), PLD là một phương án để thay thế rất
nhiều IC logic đơn lẻ.
- PLD là IC chứa rất nhiều cổng, Flip Flop, thanh ghi được nới lại với nhau
trên 1 IC. Tuy nhiên có nhiều mối nối trong đó là mối nối chì vì vậy có thể đốt
đứt chúng. IC này sở dĩ được gọi là lập trình vì chức năng cụ thể của IC ở một
ứng dụng được quyết định bằng cách đốt đứt một số mối nối có chọn lọc trong
lúc giữ nguyên các mối còn lại. Quá trình đốt đứt cầu chì có thể do nhà sản xuất
thực hiện theo yêu cầu của khách hàng hoặc do chính người dùng thực hiện. Quá
trình đốt dứt các cầu chì này gọi là lập trình.
- Hình 6.4: ta thấy cấu trúc của PLD gồm có mảng cổng AND và mảng
cổng OR được kết nối lại với nhau và hình thành 4 ngõ ra, mỗi 1 ngõ ra có thể
có 1 hàm logic bất kỳ từ 2 ngõ vào A và B
145
B
Caùc ngoõvaøo
O3 O2 O1 O0
Caùc ngoõra
Hình 6.4. Cấu trúc của thiết bị logic cho phép lập trình PLD.
- Các ngõ vào có các ngõ vào đảo và không đảo, những ngõ vào này được
nối với mảng cổng AND. Mỗi cổng AND được nối với 2 ngõ vào khác nhau,
ngõ ra của 1 cổng AND được nối đến 4 ngõ vào của mảng cổng OR thông qua
những cầu chì liên kết.
- Với tất cả các liên kết ban đầu chưa bị phá vỡ thì ngõ ra của các cổng OR
bằng ‘1’
- Xét hàm ngõ ra:
- 4 ngõ ra có thể được lập trình để có bất kỳ hàm logic nào từ 2 ngõ vào A
và B thông qua việc làm đứt các cầu chì cho thích hợp.
- Như hình trên chỉ có 2 biến đầu vào mà sơ đồ mạch đã trở nên khá phức
tạp và sẽ rối hơn nếu mạch có nhiều đầu vào nữa. Vì lý do đó, các nhà sãn xuất
PLD đã đưa ra ký hiệu đơn giản để biểu diễn mạch điện bên trong linh kiện này.
- Hình 6.5 minh họa về hệ thống ký hiệu cho cổng AND có 4 ngõ vào. Các
mối nối từ các đường ngõ vào đến cổng AND được biểu diễn bằng dấu x hay ●.
Dấu x biểu diễn mối nối chì còn nguyên, dấu ● biểu diễn mối nối cứng (mối nối
không thay đổi được), những nơi không có 2 dấu này cho biết nơi đó không tồn
tại mối nối. Hình minh họa ta thấy A và B\ được nối tới cổng AND, còn A\ và B
không được nối do không có dấu x hay ●.
A B
Hình 6.5. Biểu tượng được đơn giản hóa của PLD.
146
x: thể hiện mối nối còn nguyên, chưa bị phá vỡ (mối nối này có thể bị
thay đổi khi lập trình).
●: thể hiện mối nối cố định, không thể thay đổi được.
- Ta xem cấu trúc của PLD: PLD này có 4 ngõ vào đã được giải mã hoàn
chỉnh bởi mảng cổng AND. Các ngõ vào này đã được nối cố định đến các ngõ
vào của mảng cổng AND, trong khi các kết nối từ ngõ ra của cổng AND đến
ngõ vào cổng OR là các kết nối có thể thay đổi và được dùng trong lúc lập trình.
4.1.2. PAL – Logic dãy khả trình (Programmable Array Logic).

- Cấu trúc của PLD rất phù hợp cho các ứng dụng đòi hỏi mỗi tổ hợp có
thể của ngõ vào để tạo hàm ở ngõ ra. Tuy nhiên, ứng dụng không yêu cầu tất cả
tổ hợp đầu vào phải được lập trình. Điều này dẫn đến sự ra ra đời của thiết bị gọi
là logic mảng cho phép lập trình (Programmable Array Logic – PAL).
- PAL cũng có cổng AND và OR, nhưng trong PAL các ngõ vào của cổng
AND đều cho phép lập trình, còn ngõ vào cổng OR được nối cứng. Mỗi cổng
OR chỉ được nối cứng với 4 ngõ ra AND.
- Điều này có nghĩa là mỗi cổng AND có thể được lập trình để tạo ra
những hàm mà ta mong muốn từ 4 ngõ vào, mỗi cổng OR chỉ được nối cố định
đến 4 ngõ ra của cổng AND, điều này cũng làm giới hạn chức năng của mỗi ngõ
ra.
147
Caùc ngoõvaøo
D C B A
Maûng coång OR
(Laäp trình)
Maûng coång AND O3 O2 O1 O0

(Keát noái coáñònh)
Caùc ngoõra
Hình 6.6. Cấu trúc điển hình của PLD.
148
Caùc ngoõvaøo
D C B A
Maûng coång OR
(Keát noái coáñònh)
Maûng coång AND O3 O2 O1 O0

(Laäp trình) Caùc ngoõra
Hình 6.7. Cấu trúc điển hình của PAL.
4.1.3. PLA- Dãy logic khả trình (Programmable Logic Array).

- PLA là sự kết hợp những đặc tính của PLD và PAL, bởi vì ở PLA có thể
được lập trình cho mảng AND và mảng OR. Tuy nhiên PLA cũng có một số
điểm bất lợi do được chế tạo và lập trình khó hơn PAL và PLD.
149
Caùc ngoõvaøo
D C B A Maûng coång OR
(laäp trình)
Maûng coång AND

(laäp trình)
O3 O2 O1 O0
Caùc ngoõra
Hình 6.8. Cấu trúc điển hình của PLA.
4.2. Kết nối CPU với bộ nhớ

- Sơ đồ kết nối:
Bus ñòa chæ
IC nhôù IC nhôù
CPU 1 2
Bus döõlieäu
Bus ñieàu khieån
Hình 6.9. Sơ đồ CPU kết nối với bộ nhớ.

CPU có nhiệm vụ đọc hoặc ghi dữ liệu lên bộ nhớ.
- Khi kết nối CPU với bộ nhớ, CPU sẽ thực hiện chương trình nằm trong
bộ nhớ. Quá trình thực hiện chương trình bao gồm: được thực hiện bằng cách
150
đọc mã lệnh từ bộ nhớ để xử lý các dữ liệu theo yêu cầu của chương trình. Các
hoạt động cơ bản giữa CPU và bộ nhớ: ghi dữ liệu vào bộ nhớ và đọc dữ liệu từ
bộ nhớ.
- Hoạt động ghi dữ liệu vào bộ nhớ:
+ CPU phải cung cấp địa chỉ của ô nhớ cần lưu và đặt địa chỉ đó lên bus
địa chỉ.
+ CPU đặt dữ liệu cần lưu lên bus dữ liệu.
+ CPU tác động đến chân điều khiển Write để ghi dữ liệu vào bộ nhớ.
+ Bộ nhớ sẽ giải mã địa chỉ và xác định ô nhớ cần lưu.
+ Bộ nhớ sẽ lấy dữ liệu trên bus dữ liệu và cất vào ô nhớ.
- Hoạt động đọc dữ liệu:
+ CPU phải cung cấp địa chỉ của ô nhớ cần đọc và đặt địa chỉ đó lên bus
địa chỉ.
+ CPU tác động đến chân điều khiển Read.
+ Bộ nhớ sẽ giải mã địa chỉ và xác định ô nhớ cần đọc.
+ Bộ nhớ sẽ đặt dữ liệu trong ô nhớ vừa được giải mã lên bus dữ liệu và
đưa đến CPU.
- Tóm lại việc giao tiếp giữa CPU và bộ nhớ thông qua 3 bus:
+ Bus địa chỉ.
+ Bus dữ liệu.
+ Bus điều khiển.
151
HOẠT ĐỘNG 2: Trả lời câu hỏi và giải bài tập
CÂU HỎI VÀ BÀI TẬP

Câu hỏi trắc nghiệm
1. Một bộ nhớ có dung lượng 2K x 8
1.1 Có bao nhiêu từ nhớ có thể có ở bộ nhớ trên.
a. 1024 b. 2048 c. 4096 d. 8192
1.2 Mỗi từ nhớ có dung lượng bao nhiêu bit.
a. 8 b. 16 c. 32 d. 64
1.3 Tổng số bit của bộ nhớ trên là bao nhiêu.
a. 4096 b. 8192 c. 16384 d. 32768
1.4 Bộ nhớ có bao nhiêu đường điạ chỉ
a. 9 b. 10 c. 11 d.12
2. Một bộ nhớ có dung lượng 4K x 8
2.1 Có bao nhiêu đường dữ liệu có thể có.
a. 4 b. 8 c. 12 d. 16
2.2 Có bao nhiêu đường địa chỉ có thể có.
a. 9 b. 10 c. 11 d. 12
2.3 Tính dung lượng của bộ nhớ theo bit.
a. 4K b. 8K c. 16K d. 32K
3. Bộ nhớ có 16 đường địa chỉ, 4 bit dữ liệu. Vậy dung lượng của bộ nhớ (bit)
là:
a. 32K b. 64K c. 128K d. 256K
4. Bộ nhớ có dung lượng 8K x 16
4.1 Có bao nhiêu đường dữ liệu
a. 4 b. 8 c. 12 d.16
4.2 Có bao nhiêu đường địa chỉ
a. 10 b. 11 c. 12 d. 13
5. Yêu cầu kết hợp vài ROM có dung lượng 2K x 8 để có được 1 bộ nhớ với
tổng dung lượng là 8K x 8
5.1 Cần phải kết hợp bao nhiêu ROM có dung lượng 2K x 8
a. 2 b. 4 c. 6 d. 8
5.2 Cần phải có bao nhiêu đường địa chỉ để đáp ứng được yêu cầu trên.
a. 10 b. 11 c. 12 d. 13
5.3 Hãy tính khoảng địa chỉ hoạt động của từng ROM.
6. ROM là bộ nhớ:
a. Cho phép ghi đọc nhiều lần.
b. Chỉ cho phép ghi.
c. Chỉ cho phép đọc.
152
d. Dữ liệu có thể được xoá bằng xung điện
7. PROM là bộ nhớ:
a. Được lập trình sẵn bởi nhà chế tạo.
b. Có thể xóa và lập trình lại được nhiều lần.
c. Được xóa bằng tia cực tím.
d. Có sử dụng các cầu chì liên kết.
f . Có thể xoá trong vài ms.
8. EPROM là bộ nhớ:
a. Chỉ cho phép đọc.
b. Khi mất điện sẽ mất hết dữ liệu.
d. Dữ liệu có thể được xoá bằng xung điện.
9. EEPROM là bộ nhớ:
a. Dữ liệu có thể được xoá bằng xung điện.
b. Được lập trình sẵn bởi nhà chế tạo.
d. Chỉ cho phép đọc.
10. RAM là bộ nhớ:
a. Được xóa bằng tia cực tím.
b. Dữ liệu có thể được xoá bằng xung điện.
c. Chỉ cho phép đọc.
d. Khi mất điện sẽ mất hết dữ liệu.
Bài tập
6.1. Hãy vẽ sơ đồ kết nối CPU với bộ nhớ.
6.4 Hãy trình bày hoạt động CPU ghi dữ liệu vào bộ nhớ.
6.3 Hãy trình bày hoạt động CPU đọc dữ liệu từ bộ nhớ.
153
HOẠT ĐỘNG 3:
Thực hành về ”Mở rộng bộ nhớ”
Mục tiêu bài thực hành
1. Học viên rèn kỹ năng mở rộng bộ nhớ RAM tĩnh
2. Củng cố kiến thức về Multiplexer và Demultiplexer
Thiết bị và nguồn học liệu
1. Nguồn ổn định 5VDC
2. Sổ tay ghi chép và làm báo cáo
4. Ram tĩnh 2102L
Nhận định đúng sơ đồ chân của RAM tĩnh 2102L dạng hai hàng chân (dual in
line package) (Hình 6.12)
Hình 6.12 Sơ đồ chân RAM tĩnh

Biết chính xác đặc tính của RAM 2102L
 Dung lượng bộ nhớ ghi/đọc tĩnh: nhớ 1024-bit
 Ô nhớ 1-bit được xác lập theo mã địa chỉ lập trên các chân , , …,
 Phối hợp được với IC TTL/LS
 Chân chọn chip CE (chip enable)
CE R/W Chức năng thực hiện
L L Viết (tải một bit đến chân 11)
L H Đọc (xuất một bit đến chân 12)
H x Trạng thái tổng trở cao
154
6. Thiết lập mạch như hình 6.13 trên Breadboard (proto-board).
7. Ghép nối bộ giải mã địa chỉ dùng MUX ở bài thực hành “Mạch logic tuần
tự”, đặt các bit ngõ vào IN A, và ngõ vào IN B, ghi nhận trạng thái ngõ ra.
Báo cáo
 Viết báo cáo về dung lượng bộ nhớ . Kết luận?
 Sử dụng bộ nhớ vừa lắp ráp dùng cho ứng dụng cụ thể nào?
155
Bài 7: Kỹ thuật ADC – DAC
Mục tiêu:
- Trình bày được cấu tạo, nguyên lý hoạt động, phạm vi ứng dụng các bộ
chuyển đổi A/D và D/A.
- Giới thiệu được một số IC chuyển đổi thông dụng
Giới thiệu
Trong khoa học, kỹ thuật cũng như trong đời sống tự nhiên, các hiện tượng
hoặc các sự kiện xảy ra thường gắn liền với các đại lượng. Có hai cách cơ bản
để biểu diễn giá trị số của những đại lượng này: tương tự (analog) và số
(digital). Một hệ thống số là sự kết hợp của các thiết bị được thiết kế để xử lý
các đại lượng hoặc thông tin mà chúng được biểu diễn dưới dạng số; nghĩa là
chúng chỉ có thể có những giá trị rời rạc. Một hệ thống tương tự chứa các thiết
bị mà chúng xử lý các đại lượng vật lý được biểu diễn dưới dạng tương tự.
Trong hệ tương tự, những đại lượng này có thể thay đổi giá trị liên tục.
Trong những hệ thống tương tự thường cần phải biến đổi dữ liệu từ dạng
này sang dạng khác. Các quá trình biến đổi tương tự sang số và số sang tương tự
là cần thiết cho mục đích này.
1. Mạch chuyển đổi số - tương tự (DAC)

1.1. Tổng quát về chuyển đổi DAC
Bộ biến đổi số-tương tự là quá trình biến đổi một từ-số sang mức điện áp hoặc dòng điện tương
tự, với độ lớn và dấu của mức tương tự biểu thị trị số nhị phân của từ-số theo nghĩa nào đó.
D MSB
Bộ đổi Vout
C
Ngõ vào D/A
tín hiệu số B (DAC) Ngõ ra
A tương tự
LSB
Hình 7.2. Bộ DAC-4-bit
D C B A Vout D C B A Vout
0 0 0 0 0 1 0 0 0 8
0 0 0 1 1 1 0 0 1 9
0 0 1 0 2 1 0 1 0 10
0 0 1 1 3 1 0 1 1 11
0 1 0 0 4 1 1 0 0 12
0 1 0 1 5 1 1 0 1 13
0 1 1 0 6 1 1 1 0 14
0 1 1 1 7 1 1 1 1 15
156
Các ngõ vào số D, C, B, A biểu diễn 24 = 16 số nhị phân khác nhau. Đối với
một tổ hợp số nhị phân ngõ vào, điện áp ngõ ra của bộ DAC là một giá trị duy
nhất.
Trọng số ngõ vào
D C B A Vout
(V)
0 0 0 1 1
0 0 1 0 2
0 1 0 0 4
1 0 0 0 8
Ta thấy: A (LSB) có trọng số thấp nhất có giá trị điện áp là 1 Volt.
B tương ứng với trọng số mang giá trị 2 Volt.
C tương ứng với trọng số mang giá trị 4 Volt.
D (MSB) có trọng số cao nhất mang giá trị 8 Volt.
Các trọng số được nhân đôi liên tiếp đối với mỗi bit, bắt đầu từ bit LSB. Do
đó, chúng ta có thể xem Vout là tổng các trọng số giá trị điện áp của các ngõ vào.
Ví dụ 7.1: Một bộ DAC-5 bit tạo ra V out = 0,2 Volt đối với tổ hợp ngõ vào
số 00001. Hãy xác định giá trị Vout khi tổ hợp ngõ vào là 11111.
Giải.
Rõ ràng 0,2 là trọng số của LSB. Vì vậy, trọng số của các bit khác là 0,4 V;
0,8 V; 1,6 V; 3,2 V. Đối với tổ hợp số ngõ vào là 11111, giá trị Vout sẽ là:
Vout = 3,2 + 1,6 + 0,8 + 0,4 + 0,2 = 6,2 V
Ngõ ra tương tự của một bộ DAC về mặt kỹ thuật không phải là một đại
lượng tương tự bởi vì nó có thể lấy chỉ những giá trị xác định của 1 trong 16
mức điện áp ngõ ra có thể của V out. Do đó, nhìn chung nó là dạng số. Tuy nhiên,
những giá trị khác nhau có thể của ngõ ra có thể được tăng lên và sự khác nhau
giữa những giá trị liên tiếp được làm giảm xuống bằng cách tăng số bit ngõ vào.
Điều này cho phép chúng ta tạo ra một ngõ ra ngày càng giống một đại lượng
tương tự hơn có giá trị thay đổi liên tiếp.
Ta có:
Ngõ ra tương tự = K x Ngõ vào số
Trong đó: K là hệ số tỷ lệ và là một giá trị hằng số cho một bộ DAC xác
định.
Chú ý: Hệ số K sẽ thay đổi khi thay đổi bộ DAC.
Ví dụ 7.2: Một DAC-5 bit có ngõ ra là đại lượng dòng điện. Đối với tổ hợp
từ mã ngõ vào 10100, tạo ra một dòng ngõ ra là 10 mA. Dòng ngõ ra sẽ là bao
nhiêu khi tổ hợp từ mã nhị phân ngõ vào là 11101?
Giải.
Ta có: 101002 = 2010
157
10= K x 20  K = ½ = 0,5
Vậy: 111012 = 2910  Iout = 0,5 x 29 = 14,5 mA
Khoảng cách bước (Độ phân giải) là sự thay đổi nhỏ nhất có thể xuất hiện
trong ngõ ra tương tự khi có sự thay đổi ở ngõ vào số.
15V
Giá trị toàn thang= Full Scale= F.S
Bộ đếm
4 bit
D
C (DAC)
Vout
B Độ phân giải = 1
6V
A
5V
4V
3V
CLK 2V
1V
0V
Độ phân giải = Khoảng cách bước = 1V
Hình 7.3. Dạng sóng ngõ ra của bộ DAC-4-bit nhị phân có độ phân giải
1V.
Ví dụ 7.3: Cần lấy bao nhiêu bit nhị phân để lập trình cho một máy tính
điều khiển tốc độ động cơ trong khoảng từ 0 đến 1000 vòng/phút với độ phân
giải không vượt quá 2 vòng/phút.
Giải.
Tốc độ động cơ lớn nhất là 1000 vòng/phút và tốc độ này không được vượt
quá 1002 vòng/phút. Nên số bậc thang trong dạng sóng ngõ ra có ít nhất là
1000/2 = 500 bậc. Ta có:
2 – 1 ≥ 500  N  8,969
N
Vậy cần ít nhất là 9 bit để điều khiển tốc độ động cơ.

Mã ngõ vào BCD
Nhiều bộ DAC sử dụng ngõ vào là từ mã BCD với một nhóm 4 bit nhị phân
được dùng để hiển thị cho một số thập phân.
D1 MSB
80
C1
Số BCD cao 40
B1
A1 20
LSB
10 DAC với 100 giá trị ngõ ra
Vout
ngõ vào từ 0099
D0 MSB 8 BCD
C0 4
Số BCD thấp B0
2
A0
LSB 1
Khoảng cách bước = Trọng số của A0
Hình 7.4. Bộ DAC-8-bit-BCD.

Một nhóm 4 bit nhị phân có giá trị thay đổi từ 0000 đến 1001, vì vậy các
ngõ vào BCD của bộ chuyển đổi sẽ biểu diễn cho các số thập phân có giá trị từ
158
00 đến 99 cho bộ DAC 8-bit-BCD trên. Ở đó, trọng số của số BCD cao lớn gấp
10 lần trọng số của số BCD thấp.
Ví dụ 7.4: Nếu trọng số A0 của bộ DAC 8-bit-BCD là 0,1Volt. Hãy xác
định các giá trị sau:
a) Độ phân giải.
b) Giá trị ngõ ra lớn nhất (giá trị toàn thang).
c) Vout bằng bao nhiêu khi D1C1B1A1=0101 và D0C0B0A0=1000.
Giải.
a) Độ phân giải là trọng số của bit thấp nhất trong số BCD thấp
A0=0,1 Volt.
b) Giá trị ngõ ra lớn nhất: 99 x 0,1 = 9,9 Volt.
c) Giá trị trọng số theo điện áp của từ mã BCD là:
Số BCD cao Số BCD thấp
D1 C1 B1 A1 D0 C0 B0 A0
8,0 4,0 2,0 1,0 0,8 0,4 0,2 0,1
Vậy:
Cộng trọng số tất cả các bit ngõ vào có giá trị là 1 khi:
D1C1B1A1 D0C0B0A0 = 0101 1000  Vout = 4V + 1V + 0,8V = 5,8 Volt.
Hay là: số BCD ngõ vào biểu diễn cho giá trị thập phân là 58 10 với
khoảng cách bước là 0,1 Volt.
 Vout = (0,1V) x 58 = 5,8 Volt.
Ví dụ 7.5: Một bộ DAC 12-bit-BCD có giá trị toàn thang là 9,99 Volt. Hãy
xác định:
a) Độ phân giải.
b) Trọng số điện áp của các bit ngõ vào.
Giải.
a) 12-bit-BCD biểu diễn các số thập phân có giá trị trong khoảng từ
000 đến 999. Vậy độ phân giải của bộ DAC 12-bit-BCD sẽ là: 9,99 : 999 =
0,01 Volt.
b) Độ phân giải là trọng số của bit thấp nhất trong số BCD thấp A 0 =
0,01Volt.
Vậy: Giá trị trọng số theo điện áp của từ mã BCD là:
Số BCD cao Số BCD Số BCD thấp

D2 C2 B2 A2 D1 C1 B1 A1 D0 C0 B0 A0
8,0 4,0 2,0 1,0 0,8 0,4 0,2 0,1 0,08 0,04 0,02
0,01
159
Nhìn chung, DAC là một quá trình lấy một giá trị số được biểu diễn
dưới dạng từ-mã (số nhị phân trực tiếp hoặc mã BCD) và chuyển đổi nó
thành đại lượng điện áp hoặc dòng điện tỉ lệ với giá trị số được mã hóa ở ngõ
vào.
1.2. Thông số kỹ thuật của bộ chuyển đổi DAC

1.2.1. Bit có ý nghĩa thấp nhất (LSB) và bit có ý nghĩa cao nhất (MSB)
Qua các mạch bi ến đổi DAC kể trên ta thấy vị trí khác nhau của các bit
trong số nhị phân cho giá trị biến đổi khác nhau, nói cách khác trị biến đổi của
một bit tùy thuộc vào trọng lượng của bit đó.
Nếu ta gọi trị toàn giai là VFS thì bit LSB có giá trị là:
và bit
Điều này được thể hiện trong kết quả của thí dụ 2 ở trên. (H 8.4) là đặc
LSB = VFS / (2n - 1)
MSB = VFS .2n-1/ (2n - 1)
tuyến chuyển đổi của một số nhị phân 3 bit
(a) (b)
(H 8.4)
(H 8.4a) là đặc tuyến lý tưởng, tuy nhiên, trong thực tế để đường trung
160
bình của đặc tính chuyển đổi đi qua điể m 0 điện thế tương t ự ra được làm lệch
(1/2)LSB (H 8.4b). Như vậy điện thế tương tự ra được xem như thay đổi ở ngay
giữa hai mã số nhị phân vào kế nhau. Thí dụ khi mã số nhị phân vào là 000 thì
điện thế tương tự ra là 0 và điện thế tươ ng t ự ra sẽ lên nấ c kế 000+(1/2)LSB
rồi nấc kế tiếp ở 001+(1/2)LSB.v.v....Trị tương tự ra ứng với 001 gọi tắt là
1LSB và trị toàn giai VFS = 7LSB tương ứng với số 111
1.2.2. Sai số nguyên lượng hóa

Trong sự biến đổi, ta thấy ứng với một giá trị nhị phân vào, ta có một
khoảng điện thế tương tự ra. Như vậy có một sai số trong biến đổi gọi là sai số
nguyên lượng hóa và =(1/2)LSB
1.2.3. Độ phân giải
Độ phân giải đượ c hiể u là giá trị thay đổi nhỏ nhất của tín hiệu tương tự
ra có thể có khi số nhị phân vào thay đổi. Độ phân giải còn được gọi là trị bước
(step size) và bằng trọng
lượng bit LSB.
Số nhị phân n bit có 2n giá trị và 2n -
1 bước Hiệu thế tương tự ra xác định
bởi v0 = k.(B)2
Trong đó k chính là độ phân giải và (B)2 là số
nhị phân Người ta thường tính phần trăm phân
giải:
%res = (k / VFS)100 %
Với số nhị phân n bit

%res = [1 / (2n - 1)]100 %
Các nhà sản xuất thường dùng số bit của số nhị phân có thể được biến đổi
để chỉ độ phân giải. Số bit càng lớn thì độ phân giải càng cao (finer resolution)
1.2.4. Độ tuyến tính

Khi điện thế tương tự ra thay đổi đều với số nhị phân vào ta nói mạch
biến đổi có tính tuyến tính
1.2.5. Độ đúng
Độ đúng (còn gọi là độ chính xác) tuyệt đối của một DAC là hi ệu s ố
giữa điện thế tương tự ra và đi ện thế ra lý thuyết tương ứng với mã số nhị phân
vào. Hai số nhị phân kế nhau phải cho ra hai điện thế t ương tự khác nhau đúng
1LSB, nếu không mạch có thể tuyến tính nhưng không đúng (H 8.5)
161
a/ Tuyến tính b/ Tuyến tính nhưng không đúng
Hình 8.5
1.3. Mạch DAC dùng điện trở có trị số khác nhau
Trong
mạch trên,
nếu thay
OP- AMP
bởi một
điện trở tải,
ta có tín
hiệu ra là
dòng điện.
Như
vậy OP-AMP giữ vai trò biến dòng điện ra thành điện thế ra, đồng thời nó là
một mạch cộng
Ta có v0= -RFI = -(23b3 + 22b2 + 2b1 + b0)VrRF/23R
= -(2n-1 bn-1 + 2n-2 bn-2 + ........+ 2b1 + b0)Vr.RF /2n-1.R

Nếu RF = R thì:
v0 =-(2n-1 bn-1 + 2n-2 bn-2 + ........+ 2b1 + b0)Vr. /2n-1.
Thí dụ 1:
- Khi số nhị phân là 0000 thì v0 = 0
- Khi số nhị phân là 1111 thì v0 = - 15Vr/8
Thí dụ 2:
Với Vr = 5V ; R = RF = 1kΩ
Ta có kết quả chuyển đổi như sau:
b3 b2 b1 b0 v0 (V)
162
0 0 0 0 0
0 0 0 1 -0,625 ← LSB
0 0 1 0 -1,250
0 0 1 1 -1,875
0 1 0 0 -2.500
0 1 0 1 -3,125
0 1 1 0 -3,750
0 1 1 1 -4,375
1 0 0 0 -5,000
1 0 0 1 -5,625
1 0 1 0 -6,250
1 0 1 1 -6,875
1 1 0 0 -7,500
1 1 0 1 -8,125
1 1 1 0 -8,750
-9,375 ← Full Scale
1 1 1 1 (VFS)
Mạch có một số hạn chế:

- Sự chính xác tùy thuộc vào điện trở và mức độ ổn định của nguồn tham
chiếu Vr
- Với số nhị phân nhiều bit thì cần các điện trở có giá trị rất lớn, khó thực
hiện.
1.4. Mạch DAC sử dụng nguồn dòng
163
1.5. Mạch ADC dùng điện trở R và 2R
Mạch DAC ta vừa khảo sát sử dụng điện trở có trọng số nhị phân tạo
trọng số thích hợp cho từng bit vào. Tuy nhiên có nhiều hạn chế trong thực tế.
Hạn chế lớn nhất đó là khoảng cách chênh lệch đáng kể ở giá trị điện trở giữa
LSB và MSB, nhất là trong các DAC có độ phân giải cao (nhiều bit). Ví dụ nếu
điện trở MSB = 1k trong DAC 12 bit, thì điện trở LSB sẽ có giá trị trên 2M.
Điều này rất khó cho việc chế tạo các IC có độ biến thiên rộng về điện trở để có
thể duy trì tỷ lệ chính xác.
Để khắc phục được nhược điểm này, người ta đã tìm ra một mạch DAC
đáp ứng được yêu cầu đó là mạch DAC mạng R/2R ladder. Các điện trở trong
mạch này chỉ biến thiên trong khoảng từ 2 đến 1.
Từ hình 5.4 ta thấy được cách sắp xếp các điện trở chỉ có hai giá trị được sử
dụng là R và 2R. Dòng IOUT phụ thuộc vào vị trí của 4 chuyển mạch, đầu vào
nhị phân B0B1B2B3 chi phối trạng thái của các chuyển mạch này. Dòng
ra IOUT được phép chạy qua bộ biến đổi dòng thành điện (Op-Amp) để biến
dòng thành điện thế ra VOUT . Điện thế ngõ ra VOUT được tính theo công thức:
Với B là giá trị đầu vào nhị phân, biến thiên từ 0000 (0) đến 1111(15)
Ví dụ 3: Giả sử VREF = 5V của DAC ở hình 5.4. Tính độ phân giải và đầu ra
cực đại của DAC này?
Giải
Độ phân giải bằng với trọng số của LSB, ta xác định trọng số LSB bằng
cách gán B = 00012 = 1. Theo công thức (5), ta có:
164
Đầu ra cực đại xác định được khi B = 11112 = 1510. Áp dụng công thức (5) ta
có:

2. Mạch chuyển đổi tương tự - số (ADC)
2.1. Tổng quát về chuyển đổi ADC
Một bộ ADC có ngõ vào điện áp là tín hiệu tương tự và sau một khoảng
thời gian sẽ tạo ra một từ-mã-số ở ngõ ra tương ứng với ngõ vào. Thông thường,
quá trình biến đổi A/D sẽ phức tạp và tốn nhiều chi phí hơn biến đổi D/A.
Ngõ vào
1
VA tương tự _
0 Đơn vị
START
Op-amp
+ điều khiển CLOCK
Comparator
(End Of Conversion)
VAX DAC Thanh

.. ghi
..
Ngõ ra số
Hình 7.6. Sơ đồ khối bộ ADC.

Quá trình chuyển đổi A/D được giải thích như sau:
- Mạch bắt đầu hoạt động khi có xung START.
-Đơn vị điều khiển liên tục hiệu chỉnh số nhị phân được lưu trong thanh ghi
với tốc độ do xung CLOCK quyết định.
-Số nhị phân trong thanh ghi được bộ DAC chuyển sang mức điện áp tương tự,
VAX .
-Op-amp so sánh VAX với ngõ vào tương tự VA .
+ Nếu VAX < VA , ngõ ra bộ so sẽ ở mức cao (HIGH). Cho đến khi nào V AX
vượt quá VA một giá trị ngưỡng VT , ngõ ra bộ so sẽ xuống mức thấp (LOW), và
quá trình hiệu chỉnh từ-số trong thanh ghi sẽ dừng lại. Lúc này, V AX – giá trị từ
số trong thanh ghi sẽ xấp xỉ gần bằng VA – giá trị của ngõ vào tương tự.
- Logic điều khiển sẽ phát ra tín hiệu EOC (Kết thúc sự chuyển đổi) dừng
quá trình lại.
Phương pháp chuyển đổi A/D
165
a) Chuyển đổi A/D sườn dốc số: phương pháp phổ biến đơn giản nhất để
tạo bộ ADC là sử dụng bộ đếm nhị phân thay cho thanh ghi.
b) Chuyển đổi A/D xấp xỉ liên tiếp (SAC = Successive Approximation
ADC): so với một ADC sườn dốc số thì thời gian chuyển đổi của nó nhanh hơn
và không phụ thuộc giá trị tương tự của ngõ vào.
+ VA = 10,4 V
COMP.
_
Đến logic
điều khiển
R
.. E Q3 MSB
.. G
I Q2 DAC
Từ logic ..
điều khiển S Độ phân
..
.. T Q1 giải = 1V VAX
E
R Q0
Hình 7.7. Mạch ADC xấp xỉ liên tiếp.

c) Chuyển đổi A/D nhanh: nó có tốc độ chuyển đổi nhanh so với 2 phương
pháp trên tuy nhiên về mặt thực hiện, mạch chuyển đổi cũng phức tạp hơn.
Ngoài ra còn có các phương pháp chuyển đổi A/D khác như: ADC sườn
dốc số tăng/giảm, ADC chuyển điện áp sang tần số, …
Thời gian chuyển đổi
Khi mạch hoạt động, logic điều khiển sẽ đọc thanh ghi và quyết định bit sẽ
là mức 0 hay mức 1, sau đó sẽ chuyển sang bit kế tiếp khi có xung CLK. Do đó,
thời gian chuyển đổi sẽ khác nhau nếu ta sử dụng bộ chuyển đổi khác nhau.
a) Đối với bộ chuyển đổi A/D xấp xỉ liên tiếp, nếu thanh ghi có N bit thì
cần tốn N chu kỳ xung CLOCK để thực hiện quá trình chuyển đổi. Như vậy:
tC (thời gian chuyển đổi – Conversion Time) = N x 1chu kỳ xung CLOCK.
b) Đối với bộ chuyển ADC sườn dốc số, thời gian chuyển đổi sẽ phụ thuộc
vào giá trị VA. Như vậy:
tC = (2N – 1) x 1chu kỳ xung CLOCK.
Ngoài ra, người ta còn dùng khái niệm thời gian chuyển đổi trung bình
tC(avg); nó bằng phân nửa thời gian chuyển đổi.
x chu kỳ xung CLOCK
Ví dụ 7.6: Một bộ ADC sườn dốc số có tần số xung nhịp là 1 MHz; VT =

0,1 mV; bộ DAC có giá trị toàn thang là 10,23 Volt và 10 bit ngõ vào. Hãy
xác định:
a) Từ số ngõ ra khi VA = 3,728 Volt?
b) Thời gian chuyển đổi giá trị VA? Thời gian chuyển đổi lâu nhất?
166
c) Độ phân giải?
Giải.
a) Bộ DAC có 10 bit ngõ vào và giá trị ngõ ra toàn thang là 10,23
Volt. Do đó, số bậc trong dạng sóng ngõ ra của nó là: 210 – 1 = 1023 bậc.
 Độ phân giải:
Vậy: khi bộ đếm tăng lên 1 thì VAX tăng thêm 10 mV.
Giá trị thập phân của tổ hợp mã nhị phân ngõ ra là:
Nên tổ hợp mã nhị phân ngõ ra là: 0101110101.
b) Thời gian chuyển đổi:
( Thời gian chuyển đổi lâu nhất: )

c) Độ phân giải của hệ là
* ADC 0804/0809 :
a/.ADC0809 là thiết bị chuyển đổi tương tự sang số 8 bit, multiplex 8 kênh
và tương thích với bộ vi xử lý. ADC0809 sử dụng kỹ thuật chuyển đổi A/D xấp
xỉ liên tiếp.
Sơ đồ chân:
26 17
IN0 D0
27 14
IN1 D1
28 15
IN2 D2
1 8
IN3 D3
2 18
IN4 D4
3 19
IN5 D5
4 20
IN6 D6
5 21
IN7 D7
12 REF+ A0 25
16 REF- A1 24
A2 23
10
CLK
START 6
9 OE ALE 22
7 EOC
Hình 7.8. Sơ đồ chân ADC0809.

Biểu thức chuyển đổi:
Dữ liệu (data) ngõ ra là một số nguyên N nằm trong tầm:
Độ chính xác tuyệt đối
b/. ADC0804
167
20
VCC
6 VIN (+) (MSB)D0 11
7 12
VIN (-) D1 VCC = +5VDC
8 13
AGND D2 AGND: Analog Ground
D3 14
9 DGND: Digital Ground
Vref/2 D4 15 Ngõ ra số
19 16 : Chip Select
CLK OUT D5
4 17 : Read = Output Enable
CLK IN D6
1
D7 18 : Write = Start Conversion
2
: Interrupt = End Of Conversion
3 5
DGND
10
Hình 7.9. ADC0804.

- Ngõ vào tương tự VIN(+) và VIN(-): Thường người ta nối VIN(+) với tín
hiệu tương tự ngõ vào và nối VIN(-) vào AGND. Giá trị toàn thang là 5VDC.
- Ngõ ra số-8-bit là các ngõ ra đệm 3 trạng thái với độ phân giải là 5V/255 = 19,6
mV.
- ADC0804 có mạch phát xung nhịp bên trong với tần số f = 1/(1,1RC)
trong đó giá trị của R, C là tùy chọn. Giá trị tần số phổ biến hay sử dụng là
606KHz với R = 10K và C = 150pF, tương ứng thời gian chuyển đổi là 100s.
- : tích cực mức thấp (LOW), khi tích cực thì ADC mới hoạt động.
- : tích cực mức thấp (LOW), khi = = LOW thì ngõ ra số tích
cực.
- : tích cực mức thấp (LOW), quá trình chuyển đổi A/D được thực hiện khi
= LOW.
- : tích cực mức thấp (LOW), báo hiệu kết thúc quá trình chuyển đổi
A/D khi = LOW.
- Vref/2: điều khiển tầm điện áp tương tự ngõ vào.
Vref/2 Tầm điện áp tương tự ngõ vào Độ phân giải
(V) (mV)
Để hở 0-5 19,6
2,25 0-4,5 17,6
2,0 0-4 15,7
1,5 0-3 11,8
168
20
VIN (+) VCC
Ngõ vào + 11
(MSB)D7
tương tự - 12
VIN (-) D6
AGND D5 13
D4 14
9 Đến bus dữ liệu của
Vref/2 D3 15
microcomputer
19 16
CLK OUT D2
D1 17
10K 18
D0
4
CLK IN
150p
1 5 Đến
Từ microcomputer 2 microcomputer
3
DGND
10
Hình 7.10. Giao tiếp giữa ADC0804 với microcomputer.
169
* Vôn kế số (DVM – Digital VoltMeter) :
Bộ giải mã và Bộ giải mã và Bộ giải mã và
hiển thị hiển thị hiển thị
Thanh ghi Thanh ghi Thanh ghi

4 bit 4 bit 4 bit
CLOCK
Bộ đếm BCD Bộ đếm BCD Bộ đếm BCD

(MSB) (LSB)
Bộ chuyển đổi BCD sang Analog
VAX
_
COMP
Ngõ vào Analog
VA +
Q2 Q2
Đến ngõ vào
OS2 T OS2 T
RESET của
các bộ đếm
Hình 7.11. Vôn kế số.

Ngõ vào của ba bộ đếm BCD được đưa tới bộ chuyển đổi BCD-sang-tương
tự có độ phân giải là 10mV và giá trị ngõ ra toàn thang là 9,99V. Mỗi bộ đếm
BCD đều có một thanh ghi 4 bit được nối đến bộ giải mã và hiển thị. Nội dung
của bộ đếm BDC được đưa vào thanh ghi tại cuối chu kỳ chuyển đổi, vì thế
DVM sẽ không hiển thị quá trình đếm và reset của thanh ghi, mà chỉ hiển thị giá trị
cuối cùng biểu thị điện áp cần đo.
Ngõ ra cổng COMP sẽ HIGH và xung đồng hồ sẽ được đưa vào cổng AND
đến bộ đếm miễn là VAX < VA. Tín hiệu VAX sẽ tăng 10mV mỗi khi bộ đếm tăng
lên một cho đến khi VAX lớn hơn giá trị VA. Lúc này cổng COMP sẽ LOW và
dừng bộ đếm, kết thúc quá trình chuyển đổi. Ngõ ra Q 1 và Q2 của 2 Flip-Flop T
sẽ tích cực khi COMP xuống mức thấp tạo tín hiệu reset cho tất cả bộ đếm về 0,
đồng thời tạo xung cho phép hiển thị giá trị cần đo ở bộ giải mã và hiển thị. Việc
170
này làm cho VAX về 0, và COMP lên mức HIGH, xung nhịp đến bộ đếm để bắt
đầu chu kỳ chuyển đổi mới.
Do đó, DVM sẽ thực hiện một chuyển đổi mới ngay sau một chuyển đổi
trước đó. Đương nhiên, thanh ghi sẽ giữ lại giá trị hiển thị từ quá trình chuyển
đổi trước. Giá trị hiển thị chỉ thay đổi nếu VA thay đổi.
Ví dụ 7.7: Để đo giá trị VA = 6,372V, bộ đếm Vôn kế số cần thực hiện
bao nhiêu bước đếm?
Giải: Với giá trị VA = 6,372V, ngõ ra COMP phải xuống thấp (LOW)
và VAX phải vượt quá giá trị VA  VAX = 6,3721. Vì ngõ ra DAC tăng 10mV
mỗi xung nhịp, do đó:
bước
Vậy, bộ đếm phải đếm đến 638 và giá trị này được chuyển đến thanh
ghi và hiển thị.
Có thể mở rộng tầm đo của DVM bằng cách sử dụng bộ khuếch đại hay bộ
suy giảm tín hiệu thích hợp.
Cũng có thể điều chỉnh DVM để nó hoạt động như một DMM (Digital
MultiMeter - Đồng hồ số vạn năng) dùng đo dòng điện, điện trở, và điện áp.
2.2. Vấn đề lấy mẫu và giữ
Để biến đổi một tín hiệu tương tự sang tín hiệu số, người ta không thể
biến đổi mọi giá trị của tín hiệu tương tự mà chỉ có thể biến đổi một số gía trị cụ
thể bằng cách lấy mẫu tín hiệu đó theo một chu kỳ xác định nhờ một tín hiệu có
dạng xung. Ngoài ra, mạch biến đổi cần một khoảng thời gian cụ thể (khoảng
1μs - 1ms) do đó cần giữ mức tín hiệu biến đổi trong khoảng thời gian này để
mạch có thể thực hiện việc biến đổi chính xác. Đó là nhiệm vụ của mạch lấy
mẫu và giữ.
(H 8.6) là dạng mạch lấy mẫu và giữ cơ bản: Điện thế tương tự cần biến
đổi được lấy mẫu trong thời gian rất ngắn do tụ nạp điện nhanh qua tổng trở ra
thấp của OP-AMP khi các transistor dẫn và giữ giá trị này trong khoảng thời
gian transistor ngưng (tụ phóng rất chậm qua tổng trở vào rất lớn của OP-AMP)
171
2.3. Mạch ADC dùng điện áp tham chiếu nấc thang
Một cách đơn giản để tạo điện thế tham chiếu có dạng nấc thang là dùng
một mạch DAC mà số nhị phân vào được lấy từ mạch đếm lên (H 8.8). Khi có
xung bắt đầu FlipFlop và mạch đếm được đặt về 0 nên ngõ ra của FF lên 1,
mở cổng AND cho xung CK vào mạch đếm. Ngõ ra mạch đếm tăng dần theo
dạng nấc thang (VDAC), đây chính là điện thế tham chiếu, khi Vr còn nhỏ hơn va,
ngõ ra mạch so sánh còn ở mức thấp và vẫn tiếp tục ở mức cao, nhưng khi Vr
vừa vượt va ngõ ra mạch so sánh lên cao khiến xuống thấp, đóng cổng AND
không cho xung CK qua và mạch đếm ngưng. Đồng thời ngõ ra Q lên cao báo
kết thúc sự chuyển đổi. Số đếm ở mạch đếm chính là số nhị phân tương ứng với
điện thế vào.
Gọi thời gian chuyển đổi là tc. Thờ i gian chuyển đổi tùy thuộc điện thế
cần chuyển đổi. Thời gian lâu nhất ứng với điện thế vào bằng trị toàn giai:
tc(max) = 2n / fCK=2n .TCK
Mạch đổi này có tốc độ chậm. M ột cách cải tiến là thay mạch đếm lên
bởi một mạch đếm lên/xuống (H 8.9). Nếu ngõ ra mạch so sánh cho thấy Vr nhỏ
hơn va, mạ ch Logic sẽ điều khiển đế m lên và ngược lại thì mạch sẽ đếm xuống.
Nếu va không đổi Vr sẽ dao động quanh trị va với hai trị số khác nhau 1 LSB
172
(H 8.9)
2.4. Mạch ADC gần đúng lấy liên tiếp
Mạch đổi ADC gần đúng lấy liên tiếp: tạo điện thế tham chiếu một cách
có hiệu quả hơn khiến việc chuyển đổi ra mã số n bit chỉ tốn n chu kỳ xung C K.
Mạch này bao gồm: một mạch so sánh, một mạch ghi dịch đặc biệt (SAR) và
một mạch DAC (H 8.11).
173
Mạch SAR (H 8.11) là mạch ghi dịch có kết hợp điều khiển Logic. Mạch
gồm 6 FF D mắc thành chuỗi, ngõ ra FF cuối (F) hồi tiếp về FF đầu (A), khối
điều khiển gồm 4 cổng AND và 4 FF RS có ngõ vào tác động mức cao, các ngõ
ra Q của các FF RS được đưa vào mạch DAC để tạo điện thế tương t ự Vr (dựng
so sánh với điện thế ra từ mạch lấy mẫu và giữ va), đồng thời đây cũng là mã số
ra khi sự biến đổi đã kết thúc.
Nguyên tắc hoạt động: Lúc có xung bắt đầu, mạch SAR được đặt về 0.
Ngõ ra DAC được làm lệch 1/2 LSB để tạo đặc tính chuyển đổi như đã nói trong
phần trước, kế đó SAR đưa bit MSB lên cao (bằng cách preset FF A), các bit
khác bằng 0, số này được đưa vào mạch DAC để tạo điện thế tham chiếu Vr để
so sánh với va. Tùy theo kết quả so sánh, nếu Vr> va thì ngõ ra mạch so sánh ở
mức cao khiến SAR bỏ đi bit MSB khi có xung CK kế tiếp xuất hiện, còn nếu
Vr < va thì ngõ ra mạch so sánh ở mức thấp, khiến SAR giữ bit MSB lại (FF RS
4 giữ nguyên trạng thái) đồng thời đưa bit có nghĩa kế tiếp lên cao (do FF 3
được set từ giá trị 1 ở ngõ ra FF B, trị 1 này được chuyển từ FF A sang). Mạch
so sánh tiếp tục làm việc và kết quả sẽ được quyết định theo cùng cách thức như
đối với bit MSB.... Tiếp tục như vậy cho đến bit cuối cùng của SAR, lúc đó va
gần Vr nhất và ta được kết quả chuyển đổi trong thời gian tối đa là n chu kỳ
xung đồng hồ. Mạch chuyển đổi chấm dứt khi ngõ ra FF F lên mức cao cho
phép mở các đệm để cho mã số ra.
2.5. Mạch ADC chuyển đổi song song
174
Đây là mạch đổi có tốc độ chuyển đổi rất nhanh, có thể đạt vài triệu lần
trong một giây, áp dụng vào việc chuyển đổi tín hiệu hình trong kỹ thuật video.
Thí dụ để có mạch đổi 3 bit, người ta dùng 7 mạch so sánh ở ngõ vào và một
mạch mã hóa ưu tiên để tạo mã số nhị phân ở ngõ ra (H 8.17).
- Khi va < Vr /10, các ngõ ra mạch so sánh đều lên cao khiến mã số ra là
000
- Khi Vr /10 < va < 2Vr /10, ngõ ra mạch so sánh 1 xuống thấp khiến mã số
ra là 001
- Khi 2Vr /10 < va < 3Vr /10, ngõ ra mạch so sánh 2 xuống thấp khiến mã
số ra là 010
Cứ như thế, ta thấy mã số ra tỷ lệ với điện thế tương tự vào
175
HOẠT ĐỘNG 2: Thảo luận nhóm trên lớp và giải bài tập
BÀI TẬP
7.1. Khái niệm
7.1.1. Hãy cho biết những đại lượng nào sau đây là đại lượng tương tự hay
đại lượng số:
a) Chuyển mạch-10 vị trí.
b) Đồng hồ đo dòng điện.
c) Nhiệt độ.
d) Những hạt cát trên bãi biển.
e) Nút điều khiển âm thanh máy radio.
7.1.2. Chức năng của một ADC?
7.1.3. Chức năng của một DAC?
7.1.4. So sánh những điểm đặc biệt của ADC và DAC.
7.2. DAC
7.2.1. Một bộ DAC-8-bit tạo ra một điện áp ngõ ra 2,0 Volt đối với tổ hợp
từ mã ngõ vào là 01100100. Hãy xác định:
a) Giá trị điện áp ngõ ra Vout khi tổ hợp từ mã ngõ vào là 10110011?
b) Xác định trọng số điện áp của mỗi bit ngõ vào?
c) Độ phân giải của bộ DAC?
7.2.2. Hãy xác định độ phân giải của bộ DAC-10-bit có giá trị toàn thang là
10 Volt?
7.2.3. Cần dùng bao nhiêu bit cho một bộ DAC có giá trị toàn thang là 10
mA và độ phân giải của nó không được vượt quá 40 (A?
7.2.4. Một bộ DAC-12-bit-BCD có giá trị toàn thang là 9,99 Volt. Hãy xác
định:
a) Độ phân giải?
b) Giá trị điện áp ngõ ra VOUT đối với tổ hợp từ mã ngõ vào là 0110 1001
0101? Và 1000 0010 0011?
c) Trọng số điện áp của mỗi bit nhị phân ngõ vào?
7.3. ADC
7.3.1. Một bộ ADC sườn dốc số có độ phân giải là 40 mV, tần số xung nhịp
là 2,5 MHz và bộ so sánh có VT = 1 mV. Hãy xác định:
a) Tổ hợp từ số ngõ ra khi VA = 6,000 Volt?
b) Tổ hợp từ số ngõ ra khi VA = 6,035 Volt?
c) Giải thích kết quả nhận được ở câu a) và b)?
7.3.2. Hãy so sánh thời gian chuyển đổi lớn nhất của một ADC sườn dốc
số-10-bit và một ADC xấp xỉ liên tiếp 10-bit nếu chúng đều cùng có một tần số
xung nhịp là 500KHz?
176
7.3.3. Một SAC-8-bit có độ phân giải là 20mV. Giá trị từ nhị phân ngõ ra sẽ
là bao nhiêu khi ngõ vào tương tự là 2,17V?
7.3.5. Hãy xác định tầm điện áp của ngõ vào tương tự khi ngõ ra số có giá
trị từ nhị phân là 0100011100 ở mạch Hình 7.12?
Ngõ vào CLOCK
VA tương tự _
Op-amp
(End Of Conversion)
+
Comparator
RESET
_ VAX DAC
VAY Bộ đếm CLOCK
10mV/bước .. 10-bit
+ ..
VAY =
VAX + 5mV
START
+5mV
Hình 7.12
7.3.6. Hãy xác định giá trị ngõ vào tương tự khi giá trị bus dữ liệu của
microcomputer là 10010111 ở Hình 7.13?
20
VIN (+) VCC
Ngõ vào + 11
(MSB)D7
tương tự - 12
VIN (-) D6
AGND D5 13
D4 14
9 Đến bus dữ liệu của
Vref/2 D3 15
microcomputer
19 16
CLK OUT D2
D1 17
10K 18
D0
4
CLK IN
150p
1 5 Đến
Từ microcomputer 2 microcomputer
3
DGND
10
Hình 7.13
7.3.7. Thay đổi giá trị nguồn Vref/2 là 2.0V ở Hình 7.12. Hãy xác định tầm
ngõ vào tương tự khi giá trị bus dữ liệu của microcomputer là 10010111?
7.4. Vôn kế số
177
7.4.1. DVM chỉ hoạt động với khoảng điện áp từ 0,00V đến 9,99V. Hãy
thêm vào cổng logic cần thiết để bật LED bất cứ khi DVM vượt quá giá trị
9,99V. LED sẽ được tắt khi bắt đầu mỗi chu kỳ chuyển đổi mới
178
HOẠT ĐỘNG 3: Thực hành tại phòng chuyên môn hóa về bộ biến đổi
DAC.
Mục tiêu
1. Học viên làm quen với nguyên lý hoạt động của mạch biến đổi DAC dùng
Opamp đơn giản.
2. Điểm lại cách thiết kế mạch DAC và thiết kế được mạch DAC dùng
cho thiết bị có chỉ thị hiện số
Thiết bị
1. Máy đo hiện số
2. OPAMP LM741
3. Nguồn nuôi 12VDC (nguồn đôi)
4. Các linh kiện linh tinh
Đọc kỹ tài liệu OPAMP, sơ đồ chân LM741 và khuếch đại đảo dùng OPAMP
(Hình 7.14)
NC: (no connect) không nối

Chân 1 và chân 5: hai chân null-
offset: dùng biến trở bên ngoài
chỉnh khử điện áp dư
Hình 7.14
Hiểu rõ vị trí của biến đổi DAC và ADC trong hệ thống thiết bị số (Hình
7.15)
Hình 7.15
1. Ráp mạch theo hình 7.16 , các điện trở , nguồn nuôi
179
Hình 7.16
Đặt ba ngõ vào điện áp chuẩn , đo điện áp ngõ ra
2. Lập lại bước 1 cho mạch hình 7.17
Hình 7.17
3. . Lập lại bước 2 cho mạch hình 7.18. Các ngõ vào nhận điện áp hoặc OV hay 1V.
Hình 7.18
180
Thiết lập điện áp ngõ ra dựa theo bảng dưới đây
Các ngõ vào Điện áp ra
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Báo cáo
1. Điền các kết quả đo được bằng vôn kế số
2. Tính độ phân giải của bộ DAC
181
Đáp án
Bài 1
1.6. Có tất cả .
1.7 Có tất cả trạng thái cho mỗi cách đấu
1.8. Có tất cả lỗi.
1.9. địa chỉ.
1.10. Cần dùng m bit sao cho:
1.11. a) (hơn 20000 tỷ).
b)
1.15. Kết quả biến đổi các số nhị phân dưới đây thành mã Gray


1.16. Kết quả biến đổi các số thập phân dưới đây thành mã BCD.

1.17. Kết quả biến đổi các số dạng BCD thành dạng thập phân.


1.18. 12 hàm Boole bậc-2 còn lại khác với bốn hàm AND, OR, NAND, NOR
Biế
n Giá trị ngõ ra Q
x y
0 0 1 0 1 0 0 1 0 1 1 0 0 1
0 1 1 0 0 1 1 0 1 0 1 0 0 1
1 0 0 1 1 0 0 1 1 0 0 1 0 1
1 1 1 0 1 0 1 0 0 1 0 1 0 1
Hà f1
m
182
1.24. i) Phân tích biểu thức thành 10 cột, so sánh hai cột 9 và 10.
1 2 3 4 5 6 7 8 9 10
0 0 1 1 0 0 1 0 0 0
1 0 0 1 0 1 1 1 1 1
0 1 1 0 1 0 1 1 1 1
1 1 0 0 0 0 0 1 0 0
1.26. Hàm EXOR “cộng modulo 2” ba biến

Đặc điểm: “Ngõ ra trạng thái 1 khi có một số lẻ ngõ vào trạng thái 1”
1.27. Bảng Karnaugh của hàm chỉ có tám ô, bốn ô “đan chéo nhau” có giá trị
1
do đó không thể kết nhóm được.
Bài 2
2.2. Trắc nghiệm ghép đôi
A-c C-e E-a
B-d D-b
2.5
Lần lượt là XOR, OR, và NAND
183
Lần lượt là XNOR, NOR, và NOT
Lần lượt là NAND, AND, và NOR
2.6. NOR: Chỉ cần một đầu vào mức cao thì chắc chắn đầu ra mức thấp.
NAND: Chỉ cần một đầu vào mức thấp thì đầu ra mức cao
AND: Chỉ cần một đầu vào mức thấp thì đầu ra mức thấp
2.8. Cổng AND
2.10
1-luật 5-luật
2-luật 6-Nhân phân bố với cộng
3-luật 7-Luật kết hợp
4-luật 8-Nhân phân bố với cộng
2.12
 Cổng AND: ngõ không dùng phải nối mức cao

 Cổng OR: ngõ không dùng phải nối mức thấp
2.13
 Cổng NAND: ngõ không dùng phải nối mức cao
 Cổng NOR: ngõ không dùng phải nối mức thấp
184
2.14.
2.15 Dùng flip flop chốt có nhiều ưu điểm hơn mạch không hồi tiếp vì có ”nhớ”
Bài 3
3.1 Các câu hỏi:
a. Cấp dòng :ngõ ra của cổng lái sẽ cấp dòng cho ngõ vào của cổng tải
Rút dòng:ngõ ra của cổng lái sẽ nhận dòng từ ngõ vào của cổng tải
b. 74AS
c. Ta không được nối vì sẽ rất nguy hiểm khi có một ngõ ra ở mức cao
trong khi có một ngõ ra khác ở mức thấp, xuất hiện dòng lớn phá hỏng
cổng.
d. Ta cần có điện trở kéo lên để có được điện áp ở mức cao VOH.
e. Dùng điện trở kéo lên được nối từ +5v đến ngõ ra của TTL
i. Có được 10 ngõ vào 7400 mà một ngõ ra 7400 cùng loại có thể lái
được.
3.2 Cấp dòng.
3.3 Rút dòng.
3.4 Cổng 4001B có thể cấp dòng là 0.4mA, nhưng ngõ vào của 3 cổng 74LS đòi
hỏi 3 x 0.4mA = 1.2mA.
Bài 4
4.1 a 4.4 c 4.7 c

4.2 c 4.5 b 4.8 a
4.3 b 4.6 b 4.9 c
185
4.10 c 4.14 a 4.18 b
4.11 b 4.15 c 4.19 c
4.12 b 4.16 d 4.20 Mạch mã hóa.
4.13 b 4.17 a
Bài 5
5.1 a 5.8 a 5.15 a

5.2 c 5.9 b 5.16 c
5.3 a 5.10 b 5.17 c
5.4 a 5.11 c 5.18 a
5.5 c 5.12 a 5.19 c
5.6 c 5.13 c 5.20 b
5.7 c 5.14 a
Bài 7
7.2.1. a) 3,58 V; b) LSB = 20 mV 7.4.1. a) 10010111; b) 10010111
7.2.2. 5 mV 7.3.3. 01101100
7.2.3. 8 bit 7.3.4. 2,834 V đến 2,844 V
7.2.4. 14,3% hay 0,286 V 7.3.5. 2,96 V
7.2.5. a) 10 mV hay 0,1%; b) 6,95 V 7.3.6. 2,37
186
Phụ lục A: Các phương pháp biến đổi D/A
P.7.1.1. Mạch tổ hợp tuyến tính D/A
DCBAVout (V)000000001-0,6250010-
1,2500011-1,8750100-2,5000101-3,1250110-
Rf = 1K 3,7500111-4,3751000-5,0001001-5,6251010-
6,2501011-6,8751100-7,5001101-8,1251110-
8,7501111-9,375
1K
D -
Vout
2K
C
+
4K
B
8K
A
Ngõ vào số
0 V hoặc 5 V
Hình P7A.1. Mạch tổ hợp tuyến tính D/A.

Ta có:
A.7.1.2. Mạch R-2R D/A

+VREF
2R
2R 2R 2R 2R
2R R R R _
IOUT VOUT
+
B0 B1 B2 B3
(LSB) (MSB)
Hình P7A.2. Mạch R-2R D/A.
187
Phụ lục B: Các phương pháp biến đổi A/D
P.7.2.1. ADC sườn dốc số:
Ngõ vào CLOCK
VA tương tự _
Op-amp
(End Of Conversion)
+
Comparator
RESET
VAX DAC Bộ đếm CLOCK

..
..
Ngõ ra số
START
Hình P7A.3. Mạch ADC sườn dốc số.

Một trong những phương pháp phổ biến đơn giản nhất để tạo bộ ADC là sử
dụng bộ đếm nhị phân thay cho thanh ghi. Mỗi khi có xung CLOCK, bộ đếm nhị
phân tăng lên một nếu như VAX ( VA. Dạng sóng ở ngõ ra VAX có dạng bậc
thang nên nó được gọi là bộ ADC sườn dốc số hoặc DAC-bộ đếm.
- Quá trình chuyển đổi hoàn tất khi tín hiệu dịch chuyển mức từ cao-
sang-thấp, và nội dung của bộ đếm chính là giá trị từ số VA.
- Bộ đếm sẽ giữ giá trị số này cho đến khi xung START kế tiếp được kích.
7.2.2. ADC xấp xỉ liên tiếp:
Ngõ vào
tương tự _ + VA = 10,4 V
VA Comparator CLOCK COMP.
Op-amp _
VAX
+ Đến logic
điều khiển
Logic START
R
điều khiển E Q3 MSB
EOC ..
.. G
.... Từ logic .. I Q2 DAC
điều khiển S Độ phân giải
..
.. T Q1 = 1V VAX
Thanh ghi E
điều khiển R Q0
MSB LSB
..........
DAC
VAX
188
Hình P7A.4. Mạch ADC xấp xỉ liên tiếp.
Bộ ADC xấp xỉ liên tiếp (SAC = Successive Approximation ADC) về mạch
thực hiện thì phức tạp hơn bộ ADC sườn dốc số, tuy nhiên thời gian chuyển đổi
của nó nhanh hơn và không phụ thuộc giá trị tương tự của ngõ vào.
7.2.3. ADC nhanh:
Hoạt động của mạch Hình P7A.5. được giải thích như sau:
C1 đến C7: là bộ so sánh.Khi VA < 1V, toàn bộ ngõ ra của C1 đến C7 đều ở
mức cao (High). Khi VA > 1V, 1 trong số các ngõ ra của C 1 đến C7 ở mức thấp
(Low).Tín hiệu ngõ ra của các bộ so sánh được đưa đến các ngõ vào của bộ mã
hóa ưu tiên I1 đến I7 để phát tín hiệu số ở đầu ra của mạch.
10V
1K _ C7
+ I7
1K _ C6
+ I6
1K _ C5
MSB
+ I5 C
_ C4 Bộ mã hóa
1K B
+ I4 ưu tiên Ngõ ra số
1K _ C3 A
+ I3
1K _ C2
+ I2
_ C1
1K
+ I1
Ngõ vào
tương tự VA Độ phân giải =1V
Hình P7A.5. Mạch ADC nhanh.

* Bảng sự thật của mạch ADC nhanh:
Ngõ vào
Ngõ ra bộ so sánh Ngõ ra số
tương tự
VA C1 C2 C3 C4 C5 C6 C7 C B A
0-1 V 1 1 1 1 1 1 1 0 0 0
1-2 V 0 1 1 1 1 1 1 0 0 1
2-3 V 0 0 1 1 1 1 1 0 1 0
3-4 V 0 0 0 1 1 1 1 0 1 1
4-5 V 0 0 0 0 1 1 1 1 0 0
5-6 V 0 0 0 0 0 1 1 1 0 1
6-7 V 0 0 0 0 0 0 1 1 1 0
>7V 0 0 0 0 0 0 0 1 1 1
189
Bằng cách tăng số mức điện áp ngõ vào và tăng bộ so sánh ta có thể tăng
độ phân giải của mạch. Mạch ADC nhanh không cần tín hiệu xung CK nên thời
gian chuyển đổi rất ngắn, chỉ phụ thuộc vào thời gian trễ của bộ so sánh và mạch
mã hóa.
190
TÀI LIỆU THAM KHẢO
1 Nguyễn Hữu Ngọc BỘ KHUÊCH ĐẠI XỬ LÝ VÀ IC

Đặng Văn Sử TUYẾN TÍNH
Biên dịch: Trịnh Trung Thành, 1999
2 Trần Văn Trọng GIÁO TRÌNH KỸ THUẬT SỐ

Đại học sư phạm kỹ thuật TP. Hồ Chí
Minh, 1999
3 VN-GUIDE tổng hợp và MẠCH SỐ

biên dịch NXB Thống Kê, Hà Nội, 2001
4 Bộ Môn Điện Tử CƠ SỞ KỸ THUẬT ĐIỆN TỬ-SỐ

Đại Học Thanh Hoa Bắc NXB Giáo dục, Hà Nội, 1999
Kinh
(Vũ Đức Thọ dịch)
5 Nguyễn Thúy Vân THIẾT KẾ LOGIC SỐ

NXB Khoa học và Kỹ thuật, Hà Nội, 1997
6 Đỗ Kim Bằng KỸ THUẬT SỐ - LÝ THUYẾT VÀ

ỨNG DỤNG,
NXB Lao động - Xã hội, Hà Nội, 2004.
7 Trường Đại học Bách khoa TÀI LIỆU THÍ NGHIỆM VI XỬ LÝ

Thành Phố HCM 1998
8 Trường Đại học Bách khoa TÀI LIỆU THÍ NGHIỆM KỸ THUẬT
Thành Phố HCM. SỐ
1998
9 TS Lương Ngọc Hải: GIÁO TRÌNH KỸ THUẬT ĐO XUNG -

SỐ. NXB Giáo dục, nơi xuất bản Hà Nội,
2004.
10 Nguyễn Tấn Phước: KỸ THUẬT XUNG CĂN BẢN VÀ

NÂNG CAO, NXB TP Hồ CHí MINH,
2002.
11 Vương Cộng: KỸ THUẬT XUNG, NXB Đại học và

Trung học chuyên nghiệp, Hà Nội 1979.
191
12 GIÁO TRÌNH KĨ THUẬT XUNG – SỐ,
NXB Giáo dục, Vụ giáo dục chuyên
nghiệp 8/2004.

KTX - S

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

KTX - S

Uploaded by

Copyright:

Available Formats

PHẦN I

1. Định nghĩa xung điện, các tham số và dãy xung:

1.1.2. Định nghĩa xung điện:

Hình 1.3: Các dạng xung nhiễu

(u,t) (u,t) (u,t (u,t)

1.2. Các tham số cơ bản của xung điện và dãy xung

Hình 1.5: Các thông số cơ bản của xung

c. Độ rỗng và hệ số đầy của xung:

d. Độ rộng sườn trước, độ rộng sườn sau:

Hình 1.5 a: Cách gọi tên các cạnh xung.

e. Biên độ xung và cực tính của xung

Hình 1.7: Giá trị đỉnh xung

xung dương xung âm

Hình 1.8: Các dạng xung dương và xung âm

1.2.2. Dãy xung (chuỗi xung):

Hình 1.10: Mạch tích phân

b. Đối với xung nhọn:

2.2.2. Mạch vi phân:

Hình 1.14: Mạch tích phân dùng RL

2.2.2. Mạch vi phân:

Hình 1.15: Mạch vi phân dùng RL

Mạch điện được trình bày trên Hình 1.15

Hình 1.16: Mạch R-L-C

1. MẠCH ĐA HÀI KHÔNG ỔN

1.1.1. Cấu tạo của IC 555

Hình 2.1: Sơ đồ chân IC 555

Hình 2.2 a. Mạch điện căn bản

1.1.3. Nguyên lí hoạt động:

Dạng xung ngõ ra ở chân 3 có dạng:

Hình 2.4: Mạch dao động đa hài dùng IC 555

Hình 2.5: Mạch dao động đa hài dùng hai điôt D1 và D2

1.2. Mạch dao động đa hài dùng cổng logic

Hình 2.5: Mạch dao động dùng hai cổng đảo

1.2.2. Mạch dùng cổng NAND:

2. Mạch đa hài đơn ổn

2.1. Mạch đa hài đơn ổn dùng IC 555

Hình 2.7: Mạch điện căn bản

Hình 2.7b: Mạch điện thực tế

Hình 2.9. Dạng sóng ở các chân

2.2. Mạch đa hài dùng cổng logic:

Hình 2.10. Mạch dao động đơn ổn dùng cổng NOR

3. Mạch đa hài lưỡng ổn

Trong mạch trên ta có:

- Công thức tính tần số và chu kỳ:

3.2. Mạch lưỡng ổn dùng cổng logic

Hình 2.15: Mạch Flip Flop cơ bản

3.2.2. Mạch RS Flip Flop

Hình 2.16: RS Flip-Flop dùng cổng NAND

Hình 2.17: Ký hiệu và bảng sự thật Rs Flip Flop

3.2.3.Mạch FLIP - FLOP:

Hình 2.18:Sơ đồ và bảng sự thật

Trạng thái cấm trong flip-flop là = 0, = 0 vì theo lí luận lúc này ở

4. Mạch SCHMITT - TRIGER

Hình 2.19: Mạch Schmitt triggơ căn bản

Nguyên lí hoạt động :

4.2. Mạch Schmitt trigger dùng cổng logic

Hình 2.21:Mạch schmitt trigger dùng cổng NAND

4.3.2 Mạch kết hợp OP_AMP và cổng logic

Hình 2.22:Mạch kết hợp OP- AMP và cổng lôgic

Nội dung cần nghiên cứu

* Mạch hạn chế biên độ dùng điôt zêne:

Hình 3.5: Mạch gới hạn trên

Hình 3.6: Mạch giới hạn dưới

1.3. Mạch hạn chế khuếch đại dùng tranzito: