Bài Giảng Điều Khiển Thủy Khí Và Lập Trình PLC

TRƯỜNG ĐẠI HỌC PHẠM VĂN ĐỒNG
KHOA KỸ THUẬT CÔNG NGHỆ
BÀI GIẢNG MÔN HỌC
ĐIỀU KHIỂN THỦY KHÍ VÀ

LẬP TRÌNH PLC
Ths. Phạm Văn Anh (Chủ biên)
Ths. Đào Minh Đức

Bài giảng: Điều khiển thủy khí và lập trình PLC
LỜI NÓI ĐẦU

Ở nước ta hiện nay, công nghiệp hóa – hiện đại hóa đang bước vào giai đoạn
phát triển mạnh mẽ. Trong nhiều lĩnh vực, đặc biệt là cơ khí – tự động hóa có nhiều
bước phát triển vượt bậc, góp phần củng cố và xây dựng cơ sở vật chất hạ tầng cho
nền kinh tế.
Góp phần vào những nỗ lực này, các cán bộ, giảng viên và toàn thể các sinh
viên của đại học Phạm Văn Đồng cũng đang từng bước đổi mới, nâng cao trình độ
chuyên môn, nhằm tạo ra những bước chuyển lớn trong đào tạo và nâng cao chất
lượng tạo.
Từ những yêu cầu trên, nhóm biên soạn đã tập hợp từ nhiều tài liệu để biên tập
thành bài giảng này. Tài liệu này được sử dụng cho sinh viên các lớp đại học tín chỉ
với thời lượng 30 tiết. Chúng tôi hy vọng đây sẽ là tài liệu thiết thực cho các bạn
sinh viên chuyên nghành Công Nghệ Kỹ Thuật Cơ Khí tại trường đại học Phạm
Văn Đồng.
Trong quá trình biên soạn, chắc chắn tài liệu không tránh khỏi có những sai
sót. Mọi góp ý xin gửi về địa chỉ Khoa Kỹ Thuật Công Nghệ - Trường Đai học
Phạm Văn Đồng. Chúng tôi xin chân thành cảm ơn.
Trang 3
Chương 1 ĐIỀU KHIỂN LOGIC
Mục tiêu
Chương này trang bị cho các sinh viên kiến thức về đại số Boole, ứng dụng
của lý thuyết điều khiển logic như: Tối giản các phương trình logic bằng biến đối
toán học hoặc bảng Karnaugh và nắm vững các phần tử điều khiển logic trong hệ
thống thủy lực khí nén.
1.1 Khái niệm cơ bản

Khái niệm “điều khiển” theo tiêu chuẩn DIN 19 226 (Cộng hòa liên bang
Đức): là quá trình của một hệ thống, trong đó dưới tác động của một hay nhiều đại
lượng vào, những đại lượng được thay đổi theo một quy luật nhất định của hệ
thống đó.
Đặc trưng cho quá trình điều khiển là mạch tác động hở (hệ thống điều khiển
hở). Cấu trúc của hệ thống điều khiển hở được biểu diễn như hình dưới:
Hình 1.1 Hệ thống điều khiển hở
Hệ thống có các tín hiệu vào xe và tín hiệu ra xa . Ví dụ như mạch điều khiển
đơn giản của một xilanh khí nén:
Hình 1.2 Mạch điều khiển xilanh
Một hệ thống điều khiển bao gồm: thiết bị điều khiển và đổi tượng điều khiển.
Trang 4
Hình 1.3 Sơ đồ hệ thống điều khiển
+ Đối tượng điều khiển là các loại thiết bị, máy móc..
+ Thiết bị điều khiển bao gồm: phần tử đưa tín hiệu, phần tử xử lý và điều
khiển, cơ cấu chấp hành.
+ Tín hiệu điều khiển là đại lượng ra xa của thiết bị điều khiển và đại lượng
vào xe của đối tượng điều khiển.
+ Tín hiệu nhiễu z là đại lượng được tác động từ bên ngoài vào hệ thống và
gây ảnh hưởng xấu lên hệ thống.
Hình 1.4 Các phần tử của mạch điều khiển
Hình 1.5 Phân loại tín hiệu
Trang 5
- Khi tín hiệu thay đổi liên tục tương ứng với các giá trị thông tin biến đổi,
được gọi là tín hiệu tương tự.
- Khi tín hiệu mà biên độ thay đổi gián đoạn, được gọi là tín hiệu rời rạc.
- Khi giá trị của tín hiệu thay đổi được định nghĩa dưới dạng mã nhị phân, gọi
là tín hiệu số.
- Tín hiệu nhị phân là tín hiệu số chỉ có hai giá trị (0 và 1) và tín hiệu bộ ba là
tín hiệu có ba giá trị.
Ví dụ: tín hiệu điều khiển khí nén phần lớn sử dụng tín hiệu nhị phân: Đóng và
mở, có và không có khí nén…
1.2 Các phần tử logic

Các phần tử logic được ký hiệu theo tiêu chuẩn DIN 40 100 (cộng hòa liên
bang Đức) được ký hiệu trong bảng sau:
Bảng 1.1 Phần tử cơ bản của mạch logic
1.2.1 Phần tử logic NOT (đảo)

Phần tử logic NOT được minh họa trong hình dưới đây. Khi nhấn nút b1 rơle c
có điện, bóng đèn h mất điện và ngược lại khi nhả b1, bóng đèn h có điện.
Trang 6
Hình 1.6 Phần tử logic NOT
1.2.2 Phần tử logic AND (và)

Khi nhấn nút b1 đồng thời với b2 rơle c có điện, bóng đèn h sáng.
Hình 1.7 Phần tử logic AND
1.2.3 Phần tử logic NAND (và-đảo)

Khi nhấn nút b1 đồng thời với b2 rơle c mất điện, bóng đèn h tắt.
Hình 1.8 Phần tử logic NAND
Trang 7
1.2.4 Phần tử logic AND-NAND

- Phần tử logic AND-NAND có 2 tín hiệu ra h1 và h2.
Hai tín hiệu h1 và h2 là phủ định của nhau.
Hình 1.9 Phần tử logic AND-NAND
1.2.5 Phần tử logic AND-NAND với 4 tín hiệu vào

Sơ đồ mạch được minh họa ở hình dưới đây:
Hình 1.10 Phần tử AND-NAND với 4 tín hiệu vào
Trang 8
1.2.6 Phần tử logic OR (hoặc)

Đèn h sáng, khi nhấn nút b1 hoặc b2. Ký hiệu, sơ đồ và bảng chân lý được thể
hiện trong hình dưới:
Hình 1.11 Phần tử logic OR
1.2.7 Phần tử logic NOR (hoặc-đảo)

Khi tín hiệu trong 2 nút b1 hoặc b2 được thực hiện, thì đèn h tắt. Đèn h sáng
khi không có tín hiệu nào thực hiện cả.
Hình 1.12 Phần tử logic NOR
1.2.8 Phần tử logic OR/NOR

Phần tử logic OR/NOR với 2 tín hiệu vào và 2 tín hiệu ra được thể hiện như
hình dưới:
Trang 9
Hình 1.13 Phần tử logic OR/NOR
1.2.9 Phần tử logic XOR (EXC-OR)

Đèn h1 sáng, khi nút ấn b1 thực hiện hoặc b2 thực hiện. Khi nhấn cả 2 nút đồng
thời, đèn h1 mất điện.
Hình 1.14 Phần tử logic XOR
1.3 Lý thuyết đại số BOOLE

Trong kỹ thuật điều khiển, giá trị của các tín hiệu vào và ra được thể hiện dưới
dạng biến số của đại số Boole.
1.3.1 Các quy tắc cơ bản của đại số Boole

a) Quy tắc hoán vị
Các toán tử b1 và b2 có thể hoán vị cho nhau:
b1 ^ b2=b2 ^ b1; b1 v b2=b2 v b1
Trang 10
b) Quy tắc kết hợp
b1 ^ b2 ^ b3 = (b1 ^ b2) ^ b3 = b1 ^ (b2 ^ b3 )
b1 v b2 v b3 = (b1 v b2) v b3 = b1 v (b2 v b3 )
c) Quy tắc phân phối
Phép toán liên kết AND, OR, NOT được kết hơp với nhau:
( b1 ^ b2) v (b3 ^ b4) = (b1 v b3) ^ (b1 v b4) ^ (b2 v b3) ^ (b2 v b4)
( b1 v b2) ^ (b3 v b4) = (b1 ^ b3) v (b1 ^ b4) v (b2 ^ b3) v (b2 ^ b4)
b1 ^ (b2 v b3) = (b1 ^ b2) v (b1 ^ b3)
b1 v (b2 ^ b3) = (b1 v b2) ^ (b1 v b3)
d) Quy tắc nghịch đảo (Quy tắc Morgan)
b1  b2  b3  b1  b2  b3 b1  b2  b3  b1  b2  b3
b1  b2  b1  b2
b1  b2  b3  b1  b2  b3 b1  b2  b3  b1  b2  b3
b1  b2  b1  b2
b1  b2  b3  b1  b2  b3 b1  b2  b3  b1  b2  b3
e) Quy tắc đơn giản các liên kết
Quy tắc đơn giản các liên kết được thể hiện ở hình dưới đây:
Hình 1.15 Quy tắc đơn giản các phép toán
f) Ví dụ minh họa
Ví dụ 1.1: Từ phương trình logic sau đây:
Trang 11
( b1  b2  b3  b4 )  ( b1  b2  b3  b4 )  H
Hãy thiết kế sơ đồ mạch logic, sao cho số phần tử logic ít nhất và sử dụng số
phần tử đơn giản với số cổng càng ít càng tốt.
Theo phương trình logic, ta có được sơ đồ mạch logic được thiết kế như sau:
Hình 1.16 Sơ đồ mạch logic với 7 phần tử
Theo quy tắc Morgan, ta biến đổi như sau:
b1  b2  b3  b4  b1  b2  b3  b4

b1  b2  b3  b4  b1  b2  b3  b4 
Ta có kết quả như sau:
 
( b1  b2  b3  b4 )  ( b1  b2  b3  b4  H
Sơ đồ logic sau khi biến đổi còn 5 phần tử logic: 1 NOT, 1NOR với 4 cổng
vào, 1 OR với 2 cổng vào, 1 NOR với 2 cổng vào, 1 AND với 2 cổng vào.
Trang 12
Ví dụ 1.2: Hãy đơn giản mạch điều khiển có phương trình logic sau:
( b1  b2 )  ( b1  b2 )  H
Theo phương trình trên, cần 5 phần tử logic. Sơ đồ mạch logic và bảng chân lý
biểu diễn ở hình dưới:
Theo quy tắc phân bố, ta biến đổi được như sau:
( b1  b2 )  ( b2  b1 )  ( b1  b1 )  ( b2  b2 )  ( b2  b1 )  ( b2  b2 )  H
Theo quy tắc đơn giản liên kết, ta có:
(b1  b1 )  1 và (b2  b2 )  1
Như vậy phương trình trở thành:
Trang 13
(b1  b2 )  (b2  b1 )  H
Theo quy tắc Morgan:
( b2  b1 )  b2  b1
Phương trình đơn giản được:
( b1  b2 )  ( b2  b1 )  H
Ví dụ 1.3:
Thiết lập phương trình logic điều khiển thang máy. Nguyên tắc hoạt động của
thang máy như sau: thang máy sẽ chuyển động, khi có tác động vào nút nhấn b0 ở
bên ngoài hoặc bên trong thang máy b1.
Mạch điều khiển đóng, khi cửa thang máy b3 đóng. Nếu thang máy có tín hiệu
b2 (có người vào), thì tác động vào nút nhấn bên ngoài không có hiệu lực.
Ví dụ này giả thiết rằng, chúng ta chỉ để ý đến là với những điều kiện nào thì
động cơ thang máy hoạt động. Hướng chuyển động, đích đến (chọn tầng) ở bài toán
này không đề cập đến.
Trang 14
Hình 1.20 Sơ đồ điều khiển thang máy
( b0 Nút ấn bên ngoài thang máy; b1 Nút ấn bên trong thang máy; b2 Tiếp điểm nằm
dưới nền thang máy; b3 Tiếp điểm khi cửa thang máy đóng; H Động cơ điện hoạt
động)
Có 4 tín hiệu vào, như vậy ta có 24 khả năng mạch kết hợp có thể xảy ra, được
ký hiệu từ 0 đến 15. Theo yêu cầu đề ra, ta có 3 khả năng z=9.14 thỏa mãn để mạch
động cơ điện đóng. Dòng kết hợp z=10,11 không có ý nghĩa, bởi vì khi tác động lên
nút ấn b1 bên trong thang máy, mà tiếp điểm b2 không đóng (không có nguời bên
trong thang máy).
Hình 1.21 Bảng chân lí Hình 1.22 Mạch logic và sơ đồ mạch công tắc
Trang 15
Ký hiệu x có nghĩa là giá trị H được phép chọn bất kỳ. Trước hết ta chọn ở
dòng z=10.11, giá trị H=0. Dạng phép tuyển toàn phần được viết như sau:
(b0  b1  b2  b3 )  (b0  b1  b2  b3 )  (b0  b1  b2  b3 )  H
Sử dụng quy tắc phân bố và quy tắc đơn giản mạch:
b b1
Ta có
b0 
 b1  b2   b0  b1  b2   b0  b1  b2   b3  H
Sử dụng quy tắc: b  b1   b1  b  b1 ta viết được:
b 0  
 b1  b2   b1  b2   b0  b0   b3  H
Kết quả cuối cùng sau khi đơn giản:
b0 
 b1  b2   b1  b2   b3  H
Mạch logic và sơ đồ mạch công tác được biểu diển ở sơ đồ hình 1.22.
Bây giờ ta chọn dòng z=10.11, giá trị H=1, dạng phép tuyển toàn phần được
viết như sau:
(b0  b1  b2  b3 )  (b0  b1  b2  b3 )  (b0  b1  b2  b3 )

 (b0  b1  b2  b3 )  (b0  b1  b2  b3 )  H
Sử dụng quy tắc đơn giản mạch với b  b  1 ta có:
(b0  b1  b2  b3 )  (b1  b2  b3 )  (b1  b2  b3 )  H
 
(b0  b1  b2  b3 )  (b1  b3 )  b0  b1  b2   b1  b3  H
Vậy quy tắc đơn giản: (b  b1 )  b1  b  b1
Ta có dạng đơn giản của mạch logic:
Trang 16
b
0 
 b2   b1  b3  H
Mạch logic và sơ đồ mạch công tác được biểu diển ở sơ đồ hình 1.23
Hình 1.23 Sơ đồ mạch logic và mạch công tắc, khi chọn dòng z=10.11 với giá trị
H=1
1.3.2 Biểu đồ Karnaugh

a) Khái niệm cơ bản
Với những quy tắc của đại số Boole, người ta có thể kết hợp và đơn giản mạch
logic hay mạch công tác như ví dụ phần trước đã minh họa. Tuy nhiên ứng dụng
những quy tắc đại số Boole khá phức tạp.
Vào những năm 1953, nhà toán họa Karnaugh (người Anh) đã phát triển một
phương pháp giải biểu diễn bằng đồ thị. Gọi là biểu đồ Karnaugh. Nhờ biểu đồ
Karnaugh mà người ta có thể sử dụng ít quy tắc, để đơn giản những phương trình
logic phức tạp với nhiều biến.
Biểu đồ Karnaugh bao gồm nhiều khối và biểu diễn tất cả khả năng dạng phép
hội toàn phần. Dạng phép hội toàn phần là phép toán liên kết AND, bao gồm tất cả
các biến và phủ định các biến.
b) Biểu đồ Karnaugh với hàm 2 biến
Các khối của dòng thứ nhất (1 và 2) gồm phủ định của biến b1. Khối của dòng
thứ 2 (3 và 4) biến b1. Tương tự khối của cột thứ nhất (1 và 3) bao gồm phủ định
của biến b2. Khối của cột thứ 2 (2 và 4) bao gồm biến b2 (hình bên dưới).
Trang 17
Hình 1.24 Bảng chân lí và biểu đồ Karnaugh cho hàm 2 biến
Ví dụ 1.4: Cho phương trình logic: b1  b2   b1  b2   L
Điều kiện để phương trình trên có tín hiệu L ở cổng ra H là khối 2 và 4. Với
hai biến ta có 22 dạng phép hội toàn phần. Khối 2 và 4 được gạch chéo. Trong biểu
đồ Karnaugh là 2 phép hội toàn phần có trong phương trình nằm kế cận nhau. Hai
dạng phép hội toàn phần kế cận nhau có tính chất là một trong 2 biến có giá trị thay
đổi, thì biến thứ 2 không thay đổi. Ví dụ trên, biến có giá trị thay đổi là b1. Như vậy
phương trình trên ta biến đổi như sau:
b2  b1  b1   L
b  b   L
1 1
b2  L  L  b2  L
Như vậy để thỏa mãn phương trình logic trên, chỉ cần tín hiệu b2.
c) Biểu đồ Karnaugh với hàm 3 biến
Với 3 biến ta có 23=8 dạng phép hội toàn phần (kí hiệu từ 1 đến 8), xem biểu
đồ trên hình 1.25.
Dòng thứ 1: b1 , b2 , b3 , b3 ; Dòng thứ 2: b1 , b2 , b3 , b3 ; Dòng thứ 3: b1 , b2 , b3 , b3 ;
Dòng thứ 4: b1 , b2 , b3 , b3 ;
Cột thứ 1: b1 , b1 , b2 , b2 , b3 ; Cột thứ 2: b1 , b1 , b2 , b2 , b3
Trang 18
Hình 1.25 Biều đồ Karnaugh với hàm 3 biến, sơ đồ mạch lôgic và bảng chân lý
Ví dụ 1.5: Phương trình logic sau:
b  b
1 2
 b3   b1  b2  b3   b1  b2  b3  b1  b2  b3   L
Theo biểu đồ Karnaugh ta có 4 khối được gạch chéo, tương ứng với phương
trình logic trên. Nếu tương ướng với phương trình logic trên cần phải có:
+ Một phần tử OR với 4 cổng vào.
+ Một phẩn tử AND với 3 cổng vào.
+ 3 phần tử NOT.
Sơ đồ mạch logic và bảng chân lý ở hình 1.26
Hình 1.26 Sơ đồ mạch logic
Trang 19
Bây giờ sử dụng bảng Karnaugh để đơn giản sơ đồ logic trên. Trong biểu đồ
có 2 miền lân cận:
+ Miền thứ 1 bao gồm: khối 3 và 5
+ Miền thứ 2 bao gồm: khối 6 và 8
+ Miền thứ 1 khối 3 và 5 rút gọn ta được: b2  b3  L
+ Miền thứ 2 khối 6 và 8: b2  b3  L
Như vậy đơn giản phương trình logic trên ta được kết quả như sau:
b2  b3   b2  b3   L
d) Biểu đồ Karnaugh với hàm 4 biến
Với hàm 4 biến ta có 24=16 dạng phép hội toàn phần nằm trong 16 khối (kí
hiệu từ 1 đến 15) trình bày trên hình 1.27. Thiết lập phương trình biểu đồ Karnaugh
với 4 biến cũng tương tự như với 3 biến. Tuy nhiên số khối tăng lên gấp đôi.
Ví dụ 1.6: Đơn giản phương trình logic sau bằng biểu đồ Karnaugh:
b
1  b2  b3  b4   b1  b2  b3  b4   b1  b2  b3  b4   b1  b2  b3  b4 
 b1  b2  b3  b4   b1  b2  b3  b4   b1  b2  b3  b4   L
Hình 1.27 Biểu đồ Karnaugh với hàm 4 biến
Trang 20
Theo phương trình logic trên, ta thiết kế được phương trình logic (hình 1.28)
bao gồm:
+ 7 phần tử AND
+ 4 phần tử NOT
+ Một phần tử OR với 7 cổng vào
-> Tổng 12 phần tử
Bây giờ ta sẽ đơn giản sơ đồ mạch logic trên bằng biểu đồ Karnagh. Trước hết
theo phương trình logic ta đánh chéo các khối tương ứng. Như vậy theo biểu đồ có
7 khối được đánh. Ta chia ra thành các miền.
- Miền thứ nhất gồm: khối 5, 6, 7, 8. Kết quả: b1  b2
- Miền thứ hai gồm: khối 6, 7, 10 và 11. Kết quả: b2  b4
- Miền thứ ba gồm: khối 11 và 12. Kết quả: b1  b3  b4
- Phương trình logic sau khi đơn giản:
b1  b2   b2  b4   b1  b3  b4   L
Hình 1.28 Sơ đồ mạch logic Hình 1.29 Sơ đồ mạch logic được đơn giản
Trang 21
Sơ đồ logic sau khi tối giản được thể hiện trong hình 1.29
1.3.3 Phần tử nhớ

Các phần tử được trình bày phần trước có đặc điểm là tín hiệu ra trong
momen. Thời gian phụ thuộc vào tín hiệu vào, có nghĩa là khi tín hiệu vào mất, tín
hiệu ra cũng mất. Trong thực tế tín hiệu thường là dạng xung. Khi tín hiệu tác động
vào là dạng xung, tín hiệu ra thường là tín hiệu duy trì. Như vậy cần phải có phần tử
duy trì tín hiệu, trong kỹ thuật điện người ta gọi là tự duy trì.
Phần tử Flip-Flop có 2 cổng vào, cổng thứ nhất kí hiệu S (SET), cổng thứ 2 kí
hiệu R(RESET). Vậy phần tử Flip-Flop cũng được gọi là RS-Flip-Flop (RS-FF)
a) Phần tử RS-FF
- RS-FF có RESET trội hơn
Hình 1.30 Phần tử nhớ - a, Mạch điện tự duy trì; - b, Phần tử RS-FF có RESET
trội hơn
+ Nếu cổng SET (b2) có giá trị L, thì tín hiệu ra Q có giá trị L và được nhớ
(mặc dù ngay sau đó tín hiệu ở cổng SET mất đi) cho đến khi cổng RESET (b1) có
giá trị L, thì phần tử Flip-Flop sẽ quay trở về vị trí ban đầu. Khi cổng SET và
RESET có cùng giá trị L thì Q có gí trị “0”. Phần tự RS-FF được biểu diễn ở hình
1.30b.
Trang 22
Hình 1.31 Bảng giá trị của phần tử RS-FF có RESET trội hơn
- RS-FF có SET trội hơn
+ Nếu cổng SET (b2) có giá trị L, thì tín hiệu ra Q có giá trị L và được nhớ
(mặc dù ngay sau đó tín hiệu ở cổng SET mất đi) cho đến khi cổng RESET (b1) có
giá trị L, thì phần tử Flip-Flop sẽ trở lại vị trí ban đầu. Khi cổng SET và RESET có
cùng giá trị L, thì Q có giá trí “1”. Phần tử RS-FF được biểu diễn ở hình 1.32b.
Bảng giá trị của RS-FF được trình bày trong hình 1.33.
Hình 1.32 Phần tử nhớ - a, Mạch điện tự duy trì; - b, Phần tử RS-FF có SET trội
hơn
Hình 1.33 Bảng giá trị của phần tử RS-FF có SET trội hơn
Trang 23
1.4 Biểu diễn phần tử logic của khí nén
1.4.1 Phần tử NOT
Hình 1.34 Phần tử NOT
1.4.2 Phần tử OR và NOR
Hình 1.35 Phần tử OR (a), phần tử NOR (b)
1.4.3 Phần tử AND và NAND
Hình 1.36 Phần tử AND (a), phần tử NAND (b)
Trang 24
1.4.4 Phần tử EXC-OR
Hình 1.37 Phần tử logic khí nén EXC-OR
1.4.5 Phần tử RS-FF

Van đảo chiều xung 3/2 được sử dụng như là RS-FF.
Hình 1.38 Van xung đảo chiều (RS-FF)
a. Kí hiệu van đảo chiều 3/2 theo ISO 1219, b. Kí hiệu theo DIN 40 700, c. Kí hiệu
theo DIN 40 700 (biểu diễn có của nối P)
Van đảo chiều xung 4/2 được sử dụng như là RS-FF, có 2 cổng ra A và B
Hình 1.39 Van xung đảo chiều 4/2(RS-FF)
- Van đảo chiều xung 5/2 được sử dụng như là RS-FF, có 2 cổng ra A và B.
Trang 25
Hình 1.40 Van xung đảo chiều 5/2(RS-FF)
1.4.6 Phần tử thời gian

Phần tử thời gian đóng chậm theo chiều dương:
Hình 1.41 Phần tử thời gian đóng chậm theo chiều dương
Phần tử thời gian ngắt chậm theo chiều dương:
a) Kí hiệu theo ISO 1219 b) Biểu đồ thời gian c) Kí hiệu theo DIN 40 700
Hình 1.42 Phần tử thời gian ngắt chậm theo chiều dương
Phần tử thời gian ngắt chậm theo chiều âm:
Hình 1.43 Phần tử thời gian ngắt chậm theo chiều âm
Trang 26
Câu hỏi ôn tập

1. Trình bày các phần từ logic điều khiển bằng khí nén.
2. Nêu các quy tắc cơ bản của đại số Boole.

3. Xây dựng biểu đồ Karnaugh cho hàm 2, 3 và 4 biến.
4. Giải thích nguyên lý hoạt động của các phần tử RS-FF và các phần tử thời
gian.
5. Cho hàm logic như sau:
(b0  b1  b2  b3 )  (b0  b1  b2  b3 )  (b0  b1  b2  b3 )  (b0  b1  b2  b3 )

 (b0  b1  b2  b3 )  (b0  b1  b2  b3 )  H
a. Sử dụng các luật cơ bản của đại số Boole, tối giản hàm trên.
b. Tối giản hàm trên bằng biểu đồ Karnaugh.
c. Thiết kế sơ đồ mạch logic.
d. Thiết kế sơ đồ mạch điều khiển bằng điện: với đầu vào là các nút nhấn,
đầu ra H là cuộn dây rơle.
Trang 27
Chương 2 HỆ THỐNG ĐIỀU KHIỂN KHÍ NÉN
Mục tiêu
Xây dựng một hệ thống điều khiển logic thủy lực – khí nén dựa trên các
phương pháp cổ điển: bảng Karnaugh, điều khiển theo tầng và điều khiển theo nhịp.
Thông qua một số ví dụ cụ thể, chương này sẽ giúp các sinh viên quen dần với cách
thiết kế một hệ thống điều khiển thủy lực – khí nén trong thực tế.
2.1 Thiết kế mạch khí nén cho quy trình 2 xilanh

Ví dụ 2.1: Quy trình làm việc của máy khoan gồm 2 xilanh. Khi đưa chi tiết
vào, xilanh A sẽ đi ra để kẹp chi tiết. Sau đó pittông B đi xuống khoan chi tiết. Sau
khi khoan xong, pittông B lùi về. Khi xilanh B đã lùi về, thì xilanh A mới lùi về.
b0
b1
Công tác
hành trình
a1
a0
Hình 2.1 Quy trình công nghệ
a) Xác định biến:
Công tác cuối hành trình của xi lanh A kí hiệu là a0 và a1. Công tác cuối hành
trình của xilanh B ký hiệu là b0, b1. Các công tác hành trình này sẽ tác động cho pit
tông sẽ đi ra và lùi về.
+A và –A ký hiệu tín hiệu điều khiển cho phần tử nhớ chính A.
+B và –B ký hiệu tín hiệu điều khiển cho phần tử nhớ chính B.
Trang 28
Hình 2.1 Xác định các biến
b) Thiết lập biểu đồ trạng thái
Từ quy trình công nghệ, ta thiết lập được biểu đồ trạng thái ở hình vẽ dưới.
Hình 2.3 Biểu đồ trạng thái
Từ biểu đồ trạng thái, ta xác định điều kiện để các xilanh thực hiện như sau:
Bước thực hiện thức 1: Xilanh A đi ra với tín hiệu điều khiển +A
+A=a0^b0
Bước thực hiện thứ 2: Xilanh B đi ra với tín hiệu điều khiển +B.
+B=a1^b0
Bước thực hiện thứ 3: Xilanh B lùi về với tín hiệu điều khiển –B
-B=a0^b1
Bước thực hiện thứ 4: Xilanh A lùi về với tín hiệu điều khiển –A.
-A=a1^b0
Trang 29
c) Thiết lập các phương trình logic và các điều kiện thực hiện: Từ các bước
thực hiện ta có phương trình logic sau:
+A=a0^b0 (a)
+B=a1^b0 (b) (1)
-B=a1^b1 (c)
-A=a1^b0 (d)
So sánh phương trình b và d ta thấy điều kiện thực hiện +B và –A giống nhau.
Như vậy về phương diện điều khiển, điều đó không thể thực hiện được. Để có thể
phân biệt được các bước thực hiện: +B và –A có cùng điều kiện (a1^b0), cả hai
phương trình phải thêm điều kiện phụ.
Trong điều khiển ngưởi ta sử dụng phần tử nhớ trung gian. Như vậy ta kí hiệu
x và x là tín hiệu ra của phần tử nhớ trung gian. Phương trình logic được viết lại
như sau:
+A=a0^b0^ x (a)
+B=a1^b0^ x (b) (2)
-B=a1^b1^x (c)
-A=a1^b0^x (d)
Để có tín hiệu ra x của phần tử nhớ trung gian thực hiện bước b, thì tín hiệu
đó phải được chuẩn bị trong bước thực hiện trước đó, tức là bước a.
Tương tự như vậy để tín hiệu ra x của phần tử nhớ trung gian thực hiện bước
d, thì tín hiệu đó phải được chuẩn bị trong bước thực hiện trước đó, tức bước c.
Từ đó ta viết lại phương trình logic như sau:
+A=a0^b0^ x (a)
Trang 30
+B=a1^b0^ x (b) (3)
-B=a1^b1^x (c)
-A=a1^b0^x (d)
Trong quy trình ta thêm một phần tử nhớ trung gian. Lúc này phương trình
logic của quy trình được thực hiện như sau:
+A=a0^b0^ x (a)
+B=a1^b0^ x (b)
-B=a1^b1^x (c) (4)
-A=a1^b0^x (d)
+X=a1^b1^ x (e)
-X=a0^b0^x (f)
d) Sơ đồ mạch logic của quy trình
Dựa vào phương trình logic (4) ta thiết kế mạch logic như sau:
e) Thiết lập biểu đồ Karnaugh
Trang 31
Hình 2.5 Biểu đồ Karnaugh với 3 biến
Ta có 3 biến:
+ a1 và phủ định a0
+ b1 và phủ định b0
+ c1 và phủ định c0
Biểu đồ Karnaugh với 3 biến được biểu diễn ở hình bên. Các công tắc hành
trình được biểu diễn đối xứng qua trục nằm ngang. Biến của phần tử nhớ được biểu
diễn qua trục thẳng đứng.
Trong điều khiển giả thiết rằng, khi công tác hành trình ví dụ a0 bị tác động thì
a1 sẽ không bị tác động. Không xảy ra trường hợp cả hai công tác hành trình a0 và a1
cùng bị hoặc không bị tác động đồng thời.
f) Đơn giản hành trình của xilanh A bằng biểu đồ Karnaugh
Theo biều đồ trạng thái, ta thiết lập biểu đồ Karnaugh cho xilanh A.
Bước thực hiện thứ nhất pit tông A đi ra (+A) và dừng lại cho đến bước thực
hiện thứ 3. Sang bước thực hiện thứ 4 thì pit tông A lùi về (-A).
Trang 32
Hình 2.6 Biểu đồ Karnaugh cho xilanh A
- Các khối 1,2,3 và 7 kí hiệu +A và các khối 5,6 kí hiệu –A. Như vậy cột thứ
nhất ( x ) gồm các khối 1, 2, 3 và 4, trong đó khối 4 là trống.
- Đơn giản hành trình của xilanh A (+A) sẽ được thực hiện trong cột thứ nhất
( x ). Phương trình ban đầu của +A:
+A=a0^b0^ x ^ khởi động
- Sau khi đơn giản ở cột thứ nhất, ta có phương trình logic đơn giản của +A:
+A= x ^ khởi động
- Tương tự ta có phương trình logic ban đầu của –A:
-A=a1^b0^x
- Sau khi đơn giản các khối 5 và 6, ta có phương trình logic của –A:
-A=b0^x
g) Đơn giản hành trình của xilanh B bằng biểu đồ Karnaugh
Trang 33
Hình 2.7 Biều đồ Karnaugh cho xilanh B
- Phương pháp đơn giản hành trình của xilanh B cũng tương tự như cách thực
hiện ở xilanh A. Phương trình ban đầu của +B:
+B=a1^b0^ x
- Sau khi đơn giản +B ở các khối 2 và 3, ta có phương trình logic đơn giản của
+B:
+B=a1^ x
- Phương trình logic ban đầu của –B:
-B=a1^b1^x
- Sau khi đơn giản –B ở cột thứ 2 gồm các khối 5, 6, 7, 8, ta có phương trình
logic của –B:
-B=x
h) Đơn giản phần tử nhớ trung gian bằng biểu đồ Karnaugh
Trang 34
Hình 2.8 Biều đồ Karnaugh cho phần tử nhớ trung gian
- Biểu đồ Karnaugh ở hình trên cho thấy phần tử nhớ trung gian ở vị trí SET
bắt đầu trong khối 3, giữ vị trí đó đến khối 7 và 6. Từ khối 5 bắt đầu vị trí RESET
và giữ vị trí đó đến khối 1 và 2.
- Phương trình logic ban đầu của +X: +X=a1^b1^ x
- Sau khi đơn giản +X ở các miền 3, 7, 4, 8, ta có phương trình logic đơn giản
của +X: +X=b1
- Phương trình ban đầu của –X: -X=a0^b0^x
- Sau khi đơn giản –X ở các miền 1, 5, 4, 8, ta có phương trình logic đơn giản
của –X: -X=a0
- Khối trống 4, 8 được phép sử dụng chung cho cả +X và –X.
Phương trình logic đơn giản cho quy trình như sau:
+A= x ^ khởi động; -A=b0^x; +B=a1^ x ; -B=x; +X=b1; -X=a0
Sơ đồ mạch logic đơn giản biểu diễn như hình dưới đây:
Trang 35
Hình 2.9 Sơ đồ mạch logic sau khi đơn giản
Hình 2.10 Sơ đồ mạch lắp ráp
Hình 2.11 Sơ đồ mạch logic mạch biểu diễn đơn giản
Trang 36
2.2 Thiết kế mạch khí nén cho quy trình với 3 xilanh
Ví dụ 2.2:
Quy trình làm việc của máy làm sạch chi tiết gồm 3 xilanh: chi tiết đưa vào và
sẽ được kẹp bằng xilanh A đi ra. Sau đó xilanh B sẽ thực hiện quy trình làm sạch
một phía của chi tiết bằng vòi phun trong khoảng thời gian t1.
Sau đó chi tiết sẽ được chuyển sang vị trí đối diện bằng xilanh C. Tại vị trí này
chi tiết sẽ thực hiện quy trình làm sạch phía thứ 2 của chi tiết bằng vòi phun trong
khoảng thời gian t1.
Sau khi thực hiện xong, xilanh C trở về vị trí ban đầu, đồng thời xilanh A sẽ
lùi về, chi tiết được tháo ra.
Hình 2.12 Quy trình của máy làm sạch chi tiết với 3 xilanh
a) Thiết lập biểu đồ trạng thái
Từ quy trình công nghệ cho trước, ta thiết lập được biểu đồ trạng thái biểu
diễn ở hình dưới đây.
Hình 2.13 Biểu đồ trạng thái
Trang 37
+A Kẹp chi tiết
+ B1, +B2 Quá trình thực hiện làm sạch chi tiết bắt đầu
-B1, -B2 Quý trình thực hiện làm sạch chi tiết kết thúc
-C Chi tiết ở vị trí 2
+C Chi tiết ở vị trí 1
-A Tháo chi tiết
b) Thiết lập phương trình logic
- Bởi vì lệnh +B và –B của một pittông B trong quá trình thực hiện được lặp
lại 2 lần cho nên +B1, +B2 và –B1, -B2 sẽ được liên kết bởi phần tử OR.
- Lện +C và –A được thực hiện đồng thời cho nên phương trình logic giống
nhau
- Phương trình logic cho +A: +A=a0 ^ b0 ^c1
- Phương trình logic cho +B: +B= (a1 ^ b0 ^ c1) v (a1 ^ b0 ^ c0)
- Phương trình logic cho –B: -B= (a1 ^ b1 ^c1) v (a1 ^ b1 ^c0)
- Phương trình logic cho –C: -C=a1 ^ b0 ^c1
- Phương trình logic cho +C: +C= a1 ^ b0 ^ c0 = -A
c) Phương trình logic với các điều kiện
- Bởi vì phương trình logic cho +B1 và –C cũng như +B2 và +C /-A giống
nhau cho nên phải thêm điều kiện phụ. Đó là phần tử nhớ trung gian. Lệnh SET của
phần tử nhớ trung gian sẽ nằm khối ở giữa +B1 và –B1.
- Lệnh RESET của phần tử trung gian sẽ nằm khối giữa +B2 và –B2.
- Biểu đồ Karnaugh được biểu diễn ở hình dưới đây:
Trang 38
Hình 2.14 Biểu đồ Karnaugh với 4 biến
 A  a 0  b0  c0  x
 B  ( a1  b0  c1  x )  ( a1  b0  c0  x)
 B  ( a1  b1  c1  x)  (a1  b1  c0  x )
 C  a1  b0  c1  x
 C  a1  b0  c0  x
 A  a1  b0  c0  x
 X  a1  b1  c1  x
 X  a1  b1  c0  x
d) Đơn giản hành trình của xilanh A bằng biểu đồ Karnaugh (+A/-A)
Đối với những quy trình phức tạp, ta đơn giản biêu đồi Karnaugh bằng quy
tắc sau:
+ Nới rộng ra miền của khối:
Trang 39
+ Mỗi khối chỉ ghi một bước thực hiện.
+ Những khối trống có thể kết hộp với khối đã ghi bước thực hiện
+ Những miền được tạo ra phải đối xứng qua trục đối xứng
+ Số khối của miền được tạo ta phải là lũy thừa của 2
Theo quy tắc đó ta đơn giản quy trình của xilanh A. Phương trình logic sau khi
đơn giản:
 A  c1
 A  b0  c0  x
x
x
Hình 2.15 Biểu đồ Karnaugh cho xilanh A
e) Đơn giản hành trình của xilanh B bằng biểu đồ Karnaugh (+B1, +B2, -B1, -
B2 )
- Biểu đồ Karnaugh cho xilanh B được biểu diễn ở hình dưới đây:
x
x
Hình 2.16 Biểu đồ Karnaugh cho xilanh B
Trang 40
 B1  a1  c1  x 
  B  (a1  c1  x )  (c0  x)
 B2  c0  x 
 B1  c1  x 
  B  (c1  x )  (c0  x )
 B2  c0  x 
f) Đơn giản hành trình của xilanh B bằng biểu đồ Karnaugh (+C, -C)
- Biểu đồ Karnaugh cho xilanh C được biểu diễn ở hình dưới đây:
 C  b0  x
 C  b0  x
x
x
Hình 2.17 Biểu đồ Karnaugh cho xilanh C
g) Đơn giản hành trình của phần tử nhớ trung gian X bằng biểu đồ Karnaugh
(+X, -X)
- Biểu đồ Karnaugh cho phần tử nhớ trung gian được biểu diễn ở hình dưới
đây:
x
x
Hình 2.18 Biểu đồ Karnaugh cho phần tử nhớ trung gian
Trang 41
 X  b1  c1
 X  b1  c0
- Phương trình của quy trình sau khi đơn giản:
 A  c1  khoidong
 A  b0  c0  x
 B  ( a1  c1  x )  ( c0  x )
 B  ( c1  x )  ( c0  x )
 C  b0  x
 C  b0  x
 X  b1  c1
 X  b1  c0
- Sơ đồ mạch logic của quy trình được biểu diễn ở hình dưới đây:
- Sơ đồ mạch lắp ráp được biểu diễn như sau:
Trang 42
Hình 2.20 Biểu diễn mạch khí nén lắp ráp
- Biểu diễn đơn giản sơ đồ mạch khí nén thể hiện ở hình dưới:
C0 C1
A0 A1 B0 B1
4 2
4 2
4 2
1 3
1 3
1 3
2
2 2
2 2 2 1 1 1 1
12
1 B0 1 1
1 3 3
1 2
2 2 2 2 2
1 C0 B0
A0 A1 1 1 1 1
1 3
1 3 1 3
2
2 2 2 2
C1 1 C1 1 1 C1 1
C0
1 3
1 3
4 2
1 3
2 2
1 C1 1 C0
B1
1 3
Hình 2.21 Biểu diễn đơn giản mạch khí nén
2.3 Thiết kế mạch khí nén với 2 phần tử nhớ trung gian
Ví dụ 2.3: Quy trình công nghệ được biểu diễn ở hình dưới đây:
Trang 43
Hình 2.22 Biểu đồ trạng thái cho quy trình với 3 xilanh
a)Thiết lập biểu đồ Karnaugh cho quy trình
Phương trình logic của quy trình theo biểu đồ trạng thái ở các vị trí 1, 3, 5,
phương trình logic của +A, +B, +C giống nhau. Cho nên để phân biệt được các
hành trình trên. Ta phải thêm 2 phần tử nhớ trung gian.
- Ký hiệu X và Y.
- Phương trình logic của quy trình được viết như sau:
 A  a0  b0  c0  x  y
 A  a1  b0  c0  x  y
 B  a 0  b0  c0  x  y
 B  a0  b1  c0  x  y
 C  a0  b0  c0  x  y
 C  a0  b0  c1  x  y
 X  a1  b0  c0  x  y
 X  a0  b0  c1  x  y
 Y  a0  b1  c0  x  y
 Y  a0  b0  c0  x  y
Biểu đồ Karnaugh biểu diễn hành trình của các xilanh được thể hiện ở hình
dưới đây:
Trang 44
Tín hiệu điều khiển của các phần tử nhớ trung gian được biểu diễn đối xứng
qua trục.
Hình 2.23 Biểu đồ trạng thái với 2 phần tử nhớ trung gian
b) Đơn giản các hành trình bằng biểu đồ Karnaugh
- Đơn giản hành trình cho xilanh +A/-A được biểu diễn ở hình dưới:
Hình 2.24 Biểu đồ Karnaugh cho +A và –A
Axy
Ax
- Đơn giản hành trình cho xilanh +B/-B được biểu diễn ở hình dưới:
Hình 2.25 Biểu đồ Karnaugh cho +B và –B
Trang 45
 B  a0  x  y
B y
- Đơn giản hành trình cho xilanh +C/-C được biểu diễn ở hình dưới:
Hình 2.26 Biểu đồ Karnaugh cho +C và –C
 C  b0  x  y
C  x
- Đơn giản hành trình cho phần tử nhớ trung gian +X/-X được biểu diễn ở hình
dưới:
Hình 2.27 Biểu đồ Karnaugh cho +X và –X
 X  a1
 X  c1
- Đơn giản hành trình cho phần tử nhớ trung gian +Y/-Y được biểu diễn ở hình
dưới:
Trang 46
Hình 2.28 Biểu đồ Karnaugh cho +Y và –Y
 Y  b1
 Y  c0  x
- Sơ đồ mạch logic sau khi đơn giản bằng biểu đồ Karnaugh được biểu diễn ở
hình dưới.
Axy  B  a0  x  y  C  b0  x  y
Ax B y C  x
 X  a1  Y  b1
 X  c1  Y  c0  x
Hình 2.29 Sơ đồ logic
- Sơ đồ mạch khí nén được biểu diễn như sau:
Trang 47
Hình 2.30 Sơ đồ mạch khí nén
2.4 Điều khiển theo tầng

Nguyên tắc chia tầng là chia các bước thực hiện có cùng chức năng thành từng
phần riêng. Phần tử cơ bản của điều khiển theo tầng là phần tử nhớ - van đảo chiều
4/2 hoặc 5/2. Điều khiển theo tầng là bước hoàn thiện của điều khiển tùy động theo
hành trình.
Mạch điều khiển cho 2 tầng:

I
e1, e2: Tín hiệu điều khiển vào
II
4 2
a1, a2: Tín hiệu điều khiển ra
e1 e2
I: Tầng thứ nhất 1 3
II: Tầng thức hai
Hình 2.31 Mạch điều khiển 2 tầng
Nguyên tắc hoạt động là khi tầng thứ I có khí nén, thì tầng thứ II sẽ không có
khí nén. Không tồn tại 2 tầng cũng có khí nén một lúc.
Trang 48

I
e1, e2, e3: Tín hiệu điều khiển vào II
III
a1, a2, a3: Tín hiệu điều khiển ra a1 a2
e1
I: Tầng thứ nhất 1 3
4 2
II: Tầng thức hai e1 e3
1 3
III: Tầng thứ ba
Nguyên tắc hoạt động là khi tầng thứ I có khí nén, thì tầng thứ II và tầng III sẽ
không có khí nén. Có nghĩa là khi một tầng có khí nén thì 2 tầng còn lại không có
khí nén.

I
II
e1, e2, e3, e4: Tín hiệu điều khiển vào
III
IV
a1, a2, a3, a4: Tín hiệu điều khiển ra a1 a2
e1 e2
I: Tầng thứ nhất a1 a2

e3
II: Tầng thức hai

e1 e4
III: Tầng thứ ba
IV: Tầng thức tư
Nguyên tắc hoạt động cũng tương tự. Nếu số tầng thực hiện là n, thì số van
đảo chiều cần thiết là n-1.
Ví dụ 2.4: Biểu đồ trạng thái được biểu diễn như hình 2.34.
Trang 49
Khởi động 1 2 3 4 5 6
A1
Xi lanh A
A0
B1
Xi lanh B
B0
Hình 2.34 Biểu đồ trạng thái của 2 xilanh
Theo biểu đồ trạng thái, ta chia thành 2 tầng: Tầng II gồm A+ và B+. Tầng B-
và A-.
Chú ý: Điều kiện chia tầng là chữ cái không được xuất hiện nhiều lần trong
tầng. Ví dụ B+ và B- không được phép trong cùng một tầng.
Công tác hành trình A1 và B0: sẽ được biểu diễn nằm phía trên đường biểu
diễn các tầng, bởi vì không có sự thay đổi của tầng. Công tác hành trình A1 và B0 sẽ
điều khiển trực tiếp vị trí của van đảo chiều trong bước thực hiện.
Công tác hành trình B1 và A0: sẽ được biểu diễn nằm phía dưới đường biểu
diễn các tầng, bởi vì có sự thay đổi của tầng. Công tác hành trình B1 và A0 sẽ điều
khiển trực tiếp vị trí thay đổi của tầng.
Hình 2.35 Cách chia tầng
Trang 50
A0 A1 B0 B1
4 2
4 2
+A -A
+B -B
1 3
1 3
2 2
B0 A1
1 3 1 3
I II
Khoi dong e1 e2
2
1 3 2
B1
1 3
2 1 3
A0
1 3
Hình 2.36 Sơ đồ mạch khí nén điều khiển theo tầng
Ví dụ 2.5:
Quy trình thực hiện như sau: chi tiết từ thùng chứa sẽ được xilanh A đẩy vào
và kẹp lại ở vị trí gia công. Sau khi kẹp xong, xilanh B sẽ đi xuống để dập chi tiết.
Sau khi xilanh B lùi về, thì xilanh A sẽ lùi về (chi tiết được tháo ra). Sau đó, pittông
C sẽ đẩy chi tiết xuống thùng chứa. Sơ đồ nguyên lý làm việc được biểu diễn ở hình
2.37
Trang 51
Hình 2.37 Quy trình công nghệ máy dập
Biểu đồ trạng thái của quy trình trên biểu diễn ở hình 2.38.
Khởi động 1 2 3 4 5 6 7≡1

A1
Xi lanh A
A0
B1
Xi lanh B
B0
C1
Xi lanh C
C0
Hình 2.38 Biều đồ trạng thái
Cách chia tầng:
- Công tác hành trình A1, B0 và A0: sẽ được biểu diễn nằm phía trên đường
biểu diễn các tầng, bởi vì không có sự thay đổi của tầng. Công tác hành trình đó sẽ
điều khiển vị trí của van đảo chiều trong bước thực hiện.
- Công tác hành trình B1, C1, C0: sẽ được biểu diễn nằm phía dưới đường
biểu diễn các tầng, bởi vì có sự thay đổi của tầng. Công tác hành trình đó điều khiển
trực tiếp vị trí thay đổi của tầng.
Trang 52
Hình 2.39 Cách chia tầng
Sơ đồ mạch khí nén được biểu diễn ở hình 2.40.
B0 B1
A0 A1 C0 C1
4 2
4 2 4 2
+B -B
+A -A +C -C
1 3
1 3 1 3
2
2
2 A1
A0
B0 1 3
1 3
1 3
2
I II
e2
1 3 2
1 3
B1
Khoi dong
4 III 1 3
e1 e3
1 3
2
2
C0
C1
1 3
1 3
Hình 2.40 Sơ đồ mạch khí nén
2.5 Điều khiển theo nhịp

Các phương pháp điều khiển trước có một đặc điểm là, khi thay đổi quy trình
công nghệ hay yêu cầu để ra, đòi hỏi phải thiết kế lại mạch điều khiển. Như vậy mất
Trang 53
nhiều công sức và thời gian. Phương pháp điều khiển theo nhịp khắc phục được
những nhược điểm trên.
a) Cấu tạo khối của nhịp điều khiển
Cấu tạo khối của nhịp điều khiển gồm có 3 phần tử là phần tử AND, phần tử
nhớ và phần tử OR.
Hình 2.41 Cấu tạo của khối nhịp điều khiển
Nguyên tắc thực hiện của điều khiển nhịp là: các bước thực hiện lệnh xảy ra
tuần tự. Có nghĩa là khi các lệnh trong 1 nhịp thực hiện xong, thì sẽ thông báo cho
nhịp tiếp theo, đồng thời sẽ xóa lệnh nhịp thực hiện trước đó.
Tín hiệu vào Yn tác động (ví dụ tín hiệu điều khiển), tín hiệu điều khiển A1 có
giá trị L. Đồng thời sẽ tác động vào nhịp trước đó Zn-1 để xóa lệnh thực hiện trước
đó. Đồng thời sẽ chuẩn bị cho nhịp tiếp theo cùng với tín hiệu X1 (hình 2.42). Như
vậy khối của nhịp điều khiển bao gồm các chức năng sau:
+ Chuẩn bị cho các nhịp tiếp theo.
+ Xóa các lệnh của nhịp trước đó.
+ Thực hiện lệnh của tín hiệu điều khiển.
Trang 54
Hình 2.42 Mạch logic của chuỗi điều khiển theo nhịp
Biểu diễn đơn gian chuỗi điều khiển theo nhịp được trình bày trong hình 2.43.
Nhịp thứ nhất Zn sẽ xóa bằng nhịp cuối cùng Zn+1.
Hình 2.43 Biểu diễn đơn giản chuỗi điều khiển theo nhịp
Trong thực tế có 3 loại khối điều khiển theo nhịp:
+ Loại A: Khi cổng Yn có giá trị L, van đảo chiều (phần tử nhớ) đổi vị trí:
-> Tín hiệu ở cổng A có giá trị L.
-> Chuẩn bị nhịp tiếp theo bằng phần tử AND của tín hiệu X.
-> Đèn tín hiệu sáng.
-> Phần tử nhớ của nhịp trước đó trở về vị trí RESET.
+ Loại B: Loại này thường đặt ở vị trí cuối trong chuỗi điều khiển theo nhịp.
Ngược với kiểu A, kiểu B phần tử OR nối với cổng Yn. Khi cổng L có khí nén, thì
toàn bộ các khối của chuỗi điều khiển (trừ khối cuối cùng) sẽ trở vị trí đầu. Như vậy
khối B có chức năng như là điều kiện để chuẩn bị khởi động của mạch điều khiển.
Trang 55
Khối kiểu B cũng có chức năng như khối kiểu A. Đó là khi cổng Yn có giá trị L,
van đảo chiều đổi vị trí:
-> Tín hiệu ở cổng A có giá trị L.
-> Chuẩn bị cho nhịp tiếp theo bằng phần tử AND của tín hiệu ở cổng X.
-> Đèn tín hiệu sáng.
-> Phần tử nhớ của nhịp trước đó trở về vị trí RESET.
+ Loại C: Không có phần tử nhớ và phần tử OR. Trong nhịp điều khiển tiếp
theo, khi tín hiệu ở cổng X của nhịp trước đó vẫn còn giá trị L, thì đèn tín hiệu vẫn
còn sáng ở nhịp tiếp theo.
A A
Yn Yn+1 Yn Yn+1
P P P P
Zn Zn+1 Zn Zn+1
L L
X X
Hình 2.44 Khối kiểu A (trái), khối kiểu B (giữa) và khổi kiểu C (phải)
A1 A2 A3 A3
X1 X2 X3 X4
2
1 3
Hình 2.45 Chuỗi điều khiển theo nhịp gồm: 3 khối kiểu A và một khối kiểu B
b) Ví dụ ứng dụng
Trang 56
Ví dụ 2.6: Cho quy trình hoạt động của 2 xilanh thể hiện như biểu đồ trạng
thái hình 2.46.
Nhịp thực hiện 1 2 3 4

Pittông A+ B+ B- A-
Vị trí hành trình A1 B1 B0 A0
Hình 2.46 Biểu đồ trạng thái và quy trình thực hiện
Từ biểu đồ trạng thái, ta lập được quy trình thực hiện cho các nhip hình 2.46.
Từ quy trình trên, ta thiết kế mạch điều khiển như hình 2.47.
B0 B1
A0 A1
4 2
4 2
2
1 3
1 3
1 3
x1 x2 x3 x4
2
2 2 2
2
A1
B1 B0 A0
2
1 3
1 3 1 3 1 3
1 3
1 3
Hình 2.47 Mạch điểu khiển khí nén
Trang 57

1. Thiết kế sơ đồ điều khiển khí nén cho các xi lanh (hình 2.48) sử dụng biểu
đồ Karnaugh. Với a0, a1, b0, b1 là các công tác hành trình khí nén bố trí lần lượt tại
vị trí đầu và cuối của xilanh.
1 2 3 4 5=1
a1
A
a0
b1
B
b0
+A -B +B -A
Hình 2.48 Biểu đồ trạng thái của các xilanh
2. Thiết kế sơ đồ điện – khí nén cho các xi lanh ở hình 2.48. Với đầu vào là
nút khởi động và các công tác hành trình điện, đầu ra là các cuộn dây của van khí
nén (giả sử dùng van điện từ 2 cuộn hút).
3. Thiết kế sơ đồ điều khiển theo tầng và theo nhịp cho các xilanh dưới đây:
Hình 2.49 Biểu đồ trạng thái của các xi lanh
Trang 58
Chương 3 LẬP TRÌNH PLC
Mục tiêu
Chương này giới thiệu chung về ứng hệ thống PLC trong điều khiển logic thủy
lực và khí nén, cách xây dựng một chương trình cơ bản dựa trên các cấu trúc lệnh
bằng ngôn ngữ Ladder của PLC Siemen. Chương này sẽ giúp các bạn sinh viên có
thêm một công cụ quan trọng để thiết kế hệ thống điều khiển logic một các linh hoạt
và hiệu quả hơn.
3.1 Bộ điều khiển PLC (Programmable Logic Control)
3.1.1 Giới thiệu về PLC

Hình thành từ nhóm các kỹ sư hãng General Motors năm 1968 với ý tưởng
ban đầu
là thiết kế một bộ điều khiển thỏa mãn các yêu cầu sau:
+ Lập trình dễ dàng, ngôn ngữ lập trình dễ hiểu.
+ Dễ dàng sửa chữa thay thế.
+ Ổn định trong môi trường công nghiệp.
+ Giá cả cạnh tranh.
Thiết bị điều khiển logic khả trình- PLC là loại thiết bị cho phép thực hiện linh
hoạt các thuật toán điều khiển số thông qua một ngôn ngữ lập trình, thay cho việc
thể hiện thuật toán đó bằng mạch số.
I0.0
I0.1 & Q0.0
I0.2
Mạch số tương đương
Hình 3.1 Ngôn ngữ lập trình của PLC
Trang 59
Với chương trình điều khiển trong mình, PLC trở thành bộ điều khiển số nhỏ
gọn, dễ thay đổi thuật toán và đặc biệt dễ trao đổi thông tin với môi
trường xung quanh (với các PLC khác hoặc với máy tính).
Toàn bộ chương trình điều khiển được lưu nhớ trong bộ nhớ PLC dưới dạng
các khối chương trình (khối OB, FC hoặc FB) và thực hiện lặp theo chu kỳ của
vòng quét.
Để có thể thực hiện được một chương trình điều khiển, tất nhiên PLC phải có
tính năng như một máy tính, nghĩa là phải có một bộ vi xử lý (CPU), một hệ điều
hành, bộ nhớ để lưu chương trình điều khiển, dữ liệu và các cổng vào/ra để giao tiếp
với đối tượng điều khiển và trao đổi thông tin với môi trường xung quanh. Bên cạnh
đó, nhằm phục vụ bài toán điều khiển số, PLC còn cần phải có thêm các khối chức
năng đặc biệt khác như bộ đếm (Counter), bộ định thì (Timer) … và những khối
hàm chuyên dụng.
Hình 3.2 Hệ thống điều khiển với PLC
Trang 60
3.1.2 Phân loại

PLC được phân loại theo 2 cách:
+ Hãng sản xuất: Gồm các nhãn hiệu như Siemen, Omron, Misubishi,
Alenbratlay…
Ví dụ:
+ PLC Siemen có các họ: S7-200, S7-300, S7-400, Logo.
+ PLC Misubishi có các họ: Fx, Fx 0 , Fx ON
3.1.3 Các bộ điều khiển và phạm vi ứng dụng

Có các bộ điều khiển: Vi xử lý, PLC và Máy tính.
- Máy tính
Dùng trong những chương trình phức tạp đòi hỏi độ chính xác cao.
+ Có giao diện thân thiện
+ Tốc độ xử lý cao
+ Có thể lưu trữ với dung lượng lớn
- Vi xử lý
+ Dùng trong những chương trình có độ phức tạp không cao (vì chỉ xử lý 8
bit).
+ Giao diện không thân thiện với người sử dụng
+ Tốc độ tính toán không cao.
+ Không lưu trữ hoặc lưu trữ với dung lượng rất ít
- PLC
+ Độ phức tạp và tốc độ xử lý không cao
Trang 61
+ Giao diện không thân thiện với người sử dụng
+ Không lưu trữ hoặc lưu trữ với dung lượng rất ít
+ Môi trường làm việc khắc nghiệt
3.1.4 Các lĩnh vự ứng dụng PLC

PLC được sử dụng khá rộng rãi trong các ngành: Công nghiệp, Máy
nông nghiệp, Thiết bị y tế, Otô (xe hơi, cần cẩu…)…
3.1.5 Các ưu điểm khi sử dụng hệ thống điều khiển với PLC
- Không cần đấu dây cho sơ đồ điều khiển logic như kiểu dùng rơ le.
- Có độ mềm dẻo sử dụng rất cao, khi chỉ cần thay đổi chương trình
(phần mềm) điều khiển.
- Chiếm vị trí không gian nhỏ trong hệ thống.
- Nhiều chức năng điều khiển.
- Tốc độ cao.
- Công suất tiêu thụ nhỏ.
- Không cần quan tâm nhiều về vấn đề lắp đặt.
- Có khả năng mở rộng số lượng đầu vào/ra khi nối thêm các khối vào/ra chức
năng.
- Tạo khả năng mở ra các lĩnh vực áp dụng mới.
- Giá thành không cao.
Chính nhờ những ưu thế đó, PLC hiện nay được sử dụng rộng rãi
trong các hệthống điều khiển tự động, cho phép nâng cao năng suất sản xuất, chất
lượng và sự đồng nhất sản phẩm, tăng hiệu suất , giảm năng lượng tiêu tốn, tăng
Trang 62
mức an toàn, tiện nghi và thoải mái trong lao động. Đồng thời cho phép nâng cao
tính thị trường của sản phẩm.
3.1.6 Giới thiệu các ngôn ngữ lập trình

Các loại PLC nói chung thường có nhiều ngôn ngữ lập trình nhằm phục vụ các
đối tượng sử dụng khác nhau. PLC S7-300 có 5 ngôn ngữ lặp trình cơ bản. Đó là:
+ Ngôn ngữ “hình thang”, ký hiệu là LAD (Ladder logic).
Hình 3.3 Ngôn ngữ lập trình LAD
-> Đây là ngôn ngữ đồ hoạ thích hợp với những người quen thiết kế mạch
logic. Ngôn ngữ “liệt kê lệnh”, ký hiệu là STL (Statement list).
STL Explanation
O I 1.1 //Pressing either start switch turns the motor on.
O I 1.3
S Q 4.0
O I 1.2 //Pressing either stop switch or opening the normally closed contact at
the end of the belt turns the motor off.
O I 1.4
ON I 1.5
R Q 4.0
Hình 3.4 Ngôn ngữ laaph trình STL
Trang 63
-> Đây là dạng ngôn ngữ lập trình thông thường của máy tính. Một chương
trình đượcghép gởi nhiều câu lệnh theo một thuật toán nhất định, mỗi lệnh chiếm
một hàng và đều có cấu trúc chung là “tên lệnh” + “toán hạng”.
+ Ngôn ngữ “hình khối”, ký hiệu là FBD (Function Block Diagram).
Hình 3.5 Ngôn ngữ lập trình FBD
-> Đây cũng là ngôn ngữ đồ hoạ thích hợp với những người quen thiết kế
mạch điều khiển số.
+ Ngôn ngữ GRAPH.
-> Đây là ngôn ngữ lập trình cấp cao dạng đồ hoạ. Cấu trúc chương trình rõ
ràng, chương trình ngắn gọn. Thích hợp cho người trong ngành cơ khí vốn
quen với giản đồ Grafcet của khí nén.
Hình 3.6 Ngôn ngữ lập trình GRAPH
+ Ngôn ngữ High GRAPH.
-> Là dạng ngôn ngữ lập trình phát triển từ ngôn ngữ lập trình GRAPH (hình
3.5)
Trang 64
Hình 3.7 Ngôn ngữ lập trình High GRAPH
3.2 Các thiết bị logic chuẩn
3.2.1 Các tính năng của PLC S7-300, S7-200

a) S7-300
+ Hệ thống điều khiển kiểu Module nhỏ gọn cho các ứng dụng trong
phạm vi trung bình.
+ Có nhiều loại CPU
+ Có nhiều Module mở rộng
+ Có thể mở rộng đến 32 Module
+Các Bus nối tích hợp phía sau các Module
+Có thể nối mạng Multipoint Interface (MPI), Profibus hoặc Industrial
Ethernet
+Thiết bị lập trình trung tâm có thể truy cập đến các Module
+Không hạn chế rãnh
+ Cài đặt cấu hình và thông số với công cụ trợ giúp “HW-Config.
b) S7-200
Trang 65
+ Hệ thống điều khiển kiểu Module nhỏ gọn cho các ứng dụng trong phạm vi
hẹp
+ Có nhiều loại CPU
+ Có nhiều Module mở rộng
+ Có thể mở rộng đến 7 Module
+ Bus nối tích hợp trong Module ở mặt sau
+ Có thể nối mạng với cổng giao tiếp RS 485 hay Profibus
+ Máy tính trung tâm có thể truy cập đến các Module
+ Không qui định rãnh cắm
+ Phần mềm điều khiển riêng
+ Tích hợp CPU, I/O nguồn cung cấp vào một Module “Micro PLC với nhiều
chức năng tích hợp.
3.2.2 Các mudule của PLC S7300, S7 200

Module CPU
+ Module CPU là module chứa bộ vi xử lý, hệ điều hành, bộ nhớ, các bộ định
thì, bộ đếm, cổng truyền thông (RS 485) … và có thể còn có một vài cổng vào/ra số.
Các cổng vào/ra số có trên module CPU được gọi là cổng vào/ra onboard như CPU
314IFM.
+ Trong họ PLC S7-300 có nhiều loại module CPU khác nhau. Nói chung
chúng đượcđặt tên theo bộ vi xử lý có trong nó như module CPU312,
module CPU314, module CPU315….
+ Các module cùng sử dụng một loại bộ vi xử lý, nhưng khác nhau về cổng
vào/ra onboard cũng như các khối hàm đặc biệt được tích hợp sẵn trong thư
viện của hệ điều hành phục vụ việc sử dụng các cổng vào/ra onboard này sẽ phân
Trang 66
biệt với nhau trong tên gọi bằng cách thêm cụm chữ cái IFM (Intergrated
Function Module). Ví dụ module CPU313IFM, module CPU314IFM…
+ Ngoài ra, còn có các loại module CPU với hai cổng truyền thông,
trong đó cổng truyền thông thứ hai có chức năng chính là phục vụ việc nối mạng
phân tán như mạng PROFIBUS (PROcess FIeld BUS). Tất nhiên kèm theo cổng
truyền thông thứ hai này lànhững phần mềm tiện dụng thích hợp cũng đã được cài
sẵn trong hệ điều hành. Các loại module CPU này được phân biệt với các loại
module CPU khác bằng cách thêm cụm từ DP (Distributed Port). Ví dụ như module
CPU315-2DP.
Hình 3.8 Một hệ thống PLC với các mô đun chuyên dụng ghép ngoài
Các loại module mở rộng:
+ PS (Power Supply): Module nguồn nuôi, có 3 loại 2A, 5A và 10A.
+ SM (Signal Module): Module mở rộng cổng tín hiệu vào/ra, gồm có:
+ DI (Digital Input): Module mở rộng các cổng vào số với số lượng cổng có
thể là 8, 16 hoặc 32 tùy theo từng loại module. Gồm 24VDC và 120/230V AC.
+ DO (Digital Output): Module mở rộng các cổng ra số với số lượng cổng có

thể là 8, 16 hoặc 32 tùy theo từng loại module. Gồm 24VDC và ngắt điện từ.
Trang 67
+ DI/DO (Digital Input/Digital Out): Module mở rộng các cổng vào/ra số với
số lượng cổng có thể là 8 vào/8 ra hoặc 16 vào/16 ra tùy theo từng loại module.
+ AI (Anolog Input): Module mở rộng các cổng vào tương tự. Về bản
chất chúng là những bộ chuyển đổi tương tự số 12 bits (AD), tức là mỗi tín hiệu
tương tự được chuyển đổi thành một tín hiệu số (nguyên) có độ dài 12 bits. Số các
cổng vào tương tự có thể là 2, 4 hoặc 8 tùy theo loại module. Tín hiệu vào có thể là
áp, dòng, điện trở.
+ AO (Anolog Output): Module mở rộng các cổng ra tương tự. Chúng

lànhững bộ chuyển đổi số tương tự 12 bits (DA). Số các cổng ra tương tự có thể là
2, 4 hoặc 8 tùy theo loại module. Tín hiệu ra có thể là áp hoặc dòng.
+ AI/AO (Analog Input/Analog Output): Module mở rộng các cổng

vào/ra tương tự. Số các cổng tương tự có thể là 4 vào/2 ra hoặc 4 vào/4 ra
tùy theo từng loại module.
+ IM (Interface Module): Module ghép nối. Đây là loại module chuyên dụng
có nhiệm vụ nối từng nhóm các module mở rộng lại với nhau thành một khối và
được quản lý chung bởi một module CPU. Thông thường các module mở
rộng được gá liền với nhau trên một thanh đỡ gọi là rack (hình 2.3). Trên
mỗi thanh rack chỉ có thể gá tối đa 8 module mở rộng (không kể module CPU,
nguồn nuôi). Một module CPU S7-300 có thể làm việc trực tiếp với nhiều nhất 4
racks và các racks này phải được nối với nhau bằng module IM.
+ FM (Function Module): Module có chức năng điều khiển riêng, ví dụ như

module điều khiển động cơ servo, module điều khiển động cơ bước, module PID,
module điều khiển vòng kín, Module đếm, định vị, điều khiển hồi tiếp …
+ CP (Communication Module): Module phục vụ truyền thông trong

mạng (MPI, PROFIBUS, Industrial Ethernet) giữa các PLC với nhau hoặc
giữa PLC với máy tính.
Trang 68
3.2.3 Các vùng dữ liệu, vùng nhớ, các quy định về dữ liệu và địa chỉ trên PLC
a) S7-300
Kiểu dữ liệu và phân chia bộ nhớ:
Bảng 3.1
Kích
Thứ Kiểu dữ Định
thước Phạm vi và ký hiệu Ví dụ
tự liệu dạng
(bit)
BOOL
1 1 Boolean TRUE/FALSE TRUE
(bit)
BYTE Thập lục B#16#0 đến B#16#10 hoặc
2 8
(Byte) phân B#16#FF Byte#16#10
2#0 đến
2#0001_0000_11
Nhị phân 2#1111_1111_1111
10_1101
_1111
Thập lục W#16#0 đến
W#16#1ACF
WORD phân W#16#FFFF
3 16
(Word) BCD C#0 đến C#999 C#123
Thập
phân B#(0,0) đến B#(10,20) hoặc
không B#(255,255) Byte(10,20)
dấu
DWOR 2#0 đến
2#1111_0111_00
D 2#1111_1111_1111
4 32 Nhị phân 00_1111_0111_0
(Double _1111_1111_1111_
000
word) 1111_1111
Trang 69
DW#16#0000_0000 DW#16#00A2_F
Thập lục đến AB hoặc
phân DW#16#FFFF_FFF dword#16#00A2_
F FAB
Thập
B#(0,0,0,0) đến B#(1,14,45,56)
phân
B#(255,255,255,255 hoặc
không
) Byte#(1,14,45,56)
dấu
Thập
INT Từ -32768 đến
5 16 phân có 2
(Integer) 32767
dấu
DINT Thập
L#-2147483648 đến
6 (Double 32 phân có L#10
L#2147483647
integer) dấu
S5TIME S5 time S5T#0H_0S_10MS
R với đơn đến S5T#1M hoặc
7 32
(Simatic vị là S5T#2H_46M_30S_ S5TIME#1M
Timer) 10ms 0MS
IEC time
T#24D_20H_31M_
TIME với đơn
23S_648MS đến T#1H_1M hoặc
8 (IEC 32 vị là 1ms
T#24D_20H_31M_ TIME#1H_1M
Time) (số
23S_647MS
integer)
Ngày hệ
TIME D#1994-3-15
IEC với D#1990-1-1 đến
9 (IEC 16 hoặc
đơn vị 1 D#2168-12-31
data) DATE#1994-3-15
ngày
Trang 70
Thời gian
TIME_
trong một TOD#1:10:3.3
OF_DA TOD#0:0:0.0 đến
10 32 ngày với TIME_OF_DAY
Y (Time TOD#23:59:59.999
đơn vị #1:10:3.3
of day)
1ms
CHAR
11 (Charact 8 Ký tự A','B','d',… e'
er)
Cấu trúc bộ nhớ của CPU bộ nhớ của S7-300 được chia thành 3 vùng chính:
- Vùng chứa chương trình ứng dụng. Vùng nhớ chương trình được chia thành
3 miền OB (Organisation Block): Miền chứa chương trình tổ chức.
+ FC (Function): Miền chứa chương trình con được tổ chức thành hàm có biến
hình thức để trao đổi dữ liệu với chương trình đã gọi nó.
+ FB (Function Block): Miền chứa chương trình con, được tổ chức thành hàm
và có khả năng trao đổi dữ liệu với bất cứ một khối chương trình nào khác. Các dữ
liệu này phải được xây dựng thành một khối dữ liệu riêng (gọi là DB-Data Block).
- Vùng chứa tham số của hệ điều hành và chương trình ứng dụng, được phân
chia thành 7 miền khác nhau gồm:
+ I (Process image Input): Miền bộ điệm các dữ liệu cổng vào số. Trước khi
bắt đầu thực hiện chương trình, PLC sẽ đọc giá trị logic của tất cả các cổng đầu vào
và cất giữ chúng trong vùng nhớ I. Thông thường chương trình ứng dụng không đọc
trực tiếp trạng thái logic của cổng vào số mà chỉ lấy dữ liệu của cổng vào từ bộ đệm
I.
+ Q (Process image output): Miền bộ điệm các dữ liệu cổng ra số.

Kết thúc giai đọan thực hiện chương trình, PLC sẽ chuyển giá trị logic của bộ đệm
Trang 71
Q tới các cổng ra số. Thông thường chương trình ứng dụng không trực tiếp gán giá
trị tới cổng ra mà chỉ chuyển vào bộ đệm Q.
+ M Miền các biến cờ. Chương trình ứng dụng sử dụng vùng nhớ này để lưu
giữ các tham số cần thiết và có thể truy cập nó theo bit (M), Byte (MB), từ
(MW), hay từ kép (MD).
+ T: Miền nhớ phục vụ bộ thời gian (Timer) bao gồm việc lưu trữ giá trị thời
gian đặt trước (PV- preset value), giá trị đếm thời gian tức thời (CV-Current value)
cũng như giá trị logic đầu ra của bộ timer.
+ C: Miền nhớ phục vụ đếm (counter) bao gồm việc lưu trữ giá trị đặt trước
(PV-preset value), giá trị đếm tức thời (CV-Current value) cũng như giá trị logic
đầu ra của bộ counter.
+ PI: Miền địa chỉ cổng vào của các module tương tự (I/O external input). Các
giá trị tương tự tại cổng vào của module tương tự sẽ được module đọc và chuyển tự
động theo những địa chỉ. Chương trình ứng dụng có thể truy cập miền nhớ PI theo
từng byte (PIB), từng từ (PIW) hoặc theo từ kép (PID).
+ PQ: Miền địa chỉ cổng ra của các module tương tự (I/O external Output).
Các giá trị theo những địa chỉ này sẽ được module đọc và chuyển tới các cổng ra
tương tự. Chương trình ứng dụng có thể truy cập miền nhớ PQ theo từng byte
(PQB), từng từ (PQW) hoặc theo từ kép (PQD).
- Vùng chứa các khối dữ liệu, được chia làm 2 loại:
+ DB (Data block): Miền chứa các dữ liệu được tổ chức thành khối. Kích
thước cũng như số lượng khối do người sử dụng quy định, phù hợp với từng
bài toán điều khiển. Chương trình có thể truy cập miền này theo từng bit (DBX),
byte (DBB), từ (DBW) hoặc từ kép (DBD).
+ L (Local data block): Miền dữ liệu địa phương, được các khối chương trình
OB, FC, FB tổ chức và sử dụng cho các biến nháp tức thời và trao đổi dữ liệu của
biến hình thức với những khối chương trình đã gọi nó. Nội dung của một số dữ liệu
Trang 72
trong miền nhớ này sẽ bị xoá khi kết thúc chương trình tương ứng OB, FC, FB.
Miền này có thể truy nhập từ chương trình theo bit (L), byte (LB), từ (LW) hoặc từ
kép (LD).
- Những khối OB đặt biệt
+ OB10: Time of day Interrupt
+ OB20: Time delay Interrupt
+ Hardware Interrupt
+ OB 81: Powersuply fault
+ OB 100: Start Up information
Địa chỉ ô nhớ trong Step7-300 gồm hai phần: phần chữ và phần số.
- Phần chữ chỉ vị trí và kích thước của ô nhớ. Chúng có thể là:
+ M: Chỉ ô nhớ trong miền các biến cờ có kích thước 1 bit
+ MB: Chỉ ô nhớ trong miền các biến cờ có kích thước 1 byte (8bit)
+ MW: Chỉ ô nhớ trong miền các biến cờ có kích thước 2 byte (16bit)
+ MD: Chỉ ô nhớ trong miền các biến cờ có kích thước 4 byte (32 bit)
+ I: Chỉ ô nhớ trong miền bộ đệm cổng vào số có kích thước 1 bit
+ IB: Chỉ ô nhớ trong miền bộ đệm cổng vào số có kích thước 1 byte
+ IW: Chỉ ô nhớ trong miền bộ đệm cổng vào số có kích thước 1 từ
+ ID: Chỉ ô nhớ trong miền bộ đệm cổng vào số có kích thước 1 từ kép
+ Q: Chỉ ô nhớ trong miền bộ đệm cổng ra số có kích thước 1 bit
+ QB: Chỉ ô nhớ trong miền bộ đệm cổng ra số có kích thước 1 byte
+ QW: Chỉ ô nhớ trong miền bộ đệm cổng ra số có kích thước 1 từ
Trang 73
+ QD: Chỉ ô nhớ trong miền bộ đệm cổng ra số có kích thước 1 từ kép
+ PIB: Chỉ ô nhớ có kích thước 1 byte thuộc vùng peripheral input.
Thường là địa chỉ cổng vào của các module tương tự.
+ PIW: Chỉ ô nhớ có kích thước 2 byte thuộc vùng peripheral input.
+ PID: Chỉ ô nhớ có kích thước 2 từ thuộc vùng peripheral input.

+ PQB: Chỉ ô nhớ có kích thước 1 byte thuộc vùng peripheral output. Thường
là địa chỉ cổng ra của các module tương tự.
+ PQW: Chỉ ô nhớ có kích thước 2 byte thuộc vùng peripheral output .
Thường là địa chỉ cổng ra của các module tương tự.
+ PQD: Chỉ ô nhớ có kích thước 2 từ thuộc vùng peripheral output.

Thường là địa chỉ cổng ra của các module tương tự.
- Phần số: Chỉ địa chỉ của byte hoặc bit trong miền nhớ đã xác định. Nếu ô
nhớ đã được xác định thông qua phần chữ là có kích thước 1 bit thì phần số sẽ gồm
địa chỉ của byte và số thứ tự của bit trong byte đó được tách với nhau bằng dấu
chấm.
Ví dụ 3.1:
+ I 1.3 Chỉ bit thứ 4 trong byte 1 của miền nhớ bộ đệm cổng vào số.
+ M 101.5 Chỉ bit thứ 6 trong byte 101 của miền các biến cờ M.
+ Q 4.5 Chỉ bit thứ 6 trong byte 4 của miền nhớ bộ đệm cổng ra số.
- Trong trường hợp ô nhớ đã được xác định là byte, từ hoặc từ kép thì phần số
sẽ là địa chỉ byte đầu tiên trong mảng byte của ô nhớ đó.
Trang 74
Ví dụ 3.2:
+ MB15 Chỉ ô nhớ có kích thước 1 byte (byte 15) trong miền các biến cờ M
+ MW 18 Chỉ ô nhớ có kích thước 1 từ gồm 2 byte 18 và 19 trong miền các

biến cờ M.
+ MD105 Chỉ ô nhớ có kích thước 1 từ kép gồm 4 byte 105, 106, 107 và 108
trong miền các biến cờ M.
b) S7-200
Cấu trúc bộ nhớ của PLC S7 – 200
- Bộ nhớ của S7 – 200 có tính năng động cao, có thể đọc và ghi được trong
toàn vùng, ngoại trừ phần các bit nhớ đặc biệt được ký hiệu SM (Special Memory)
chỉ có thể truy cập để đọc. Bộ nhớ có một tụ nhớ để giữ thế nuôi, duy trì dữ liệu
trong một khoảng thời gian khi mất điện.
- Bộ nhớ của S7 – 200 được chia thành 4 vùng:
- Vùng nhớ chương trình: Là vùng lưu giữ các lệnh chương trình. Vùng này
thuộc kiểu không bị mất dữ liệu (non – volatile), đọc / ghi được.
- Vùng nhớ tham số: Là vùng lưu giữ các thông số như : từ khóa, địa chỉ trạm.
Cũng như vùng chương trình vùng tham số thuộc kiểu đọc ghi / được.
- Vùng nhớ dữ liệu: Được sử dụng để trữ các dữ liệu của chương trình. Đối
với CPU 214, 1KByte đầu tiên của vùng nhớ này thuộc kiểu đọc / ghi được. Vùng
dữ liệu là một miền nhớ động. Nó có thể được truy cập theo từng bit, từng byte,
từng từ đơn (word), hoặc theo từng từ kép (Double word) và được dùng để lưu trữ
dữ liệu cho các thuật toán, các hàm truyền thông, lập bảng, các hàm dịch chuyển,
xoay vòng thanh ghi, con trỏ địa chỉ …Vùng dữ liệu được chia thành những vùng
nhớ nhỏ với các công dụng khác nhau. Chúng được ký hiệu bằng chữ cái đầu tiếng
Anh, đặc trưng cho công dụng riêng của chúng:
Trang 75
+ V Variable memory
+ I Input image resister
+ O Ouput image resister
+ M Internal memory bits
+ SM Special memory bits
- Tất cả các miền này đều có thể truy cập theo từng bit, từng byte, từng từ đơn,
hoặc từng từ kép.
3.3 Thiết kế chương trình cho PLC
3.3.1 Các lệnh vào ra

Bảng 3.2
Toán hạng Mô tả Toán hạng áp dụng
---| |--- Tiếp điểm thường hở I, Q, M, L, D, T, C
---| / |--- Tiếp điểm thường đóng I, Q, M, L, D, T, C
---( ) Ngõ ra cuộn dây I, Q, M, L, D
Sao chép nội dung của bit đầu tiên trong ngăn xếp vào bit được chỉ định trong
lệnh. Nội dung của ngăn xếp không thay đổi.
3.3.2 Các lệnh ghi xóa trực tiếp giá trị cho các tiếp điểm
SET ( S ) và RESET ( R )
Hình 3.9 Các lệnh mô tả S, R và giản đồ tín hiệu thu được
Trang 76
3.3.3 Các lệnh logic đại số Boole

Các lệnh làm việc với tiếp điểm theo đại số Boolean cho phép tạo sơ
đồ điều khiển logic không có nhớ. Trong LAD lệnh này được biễu diễn thông qua
cấu trúc mạch mắc nối tiếp hoặc song song các tiếp điểm thường đóng hay thường
mở.
Trong STL có thể sử dụng các lệnh A (And) và O (Or) cho các hàm hở hoặc
các lệnh AN (And Not) và ON (Or Not) cho các hàm kín. Giá trị của ngăn xếp thay
đổi phụ thuộc vào từng lệnh.
Các hàm logic Boole làm việc trực tiếp với tiếp điểm bao gồm: O (Or) , A
(And), AN (And Not), ON (Or Not).
Thực hiện lệnh A, O, AN, ON theo LAD (hình 3.10)
Hình 3.10 Lệnh A, O, AN, ON theo LAD
Ví dụ 3.3:
Một hệ thống băng tải được trang bị hai cảm biến quang phát hiện vật cản
(PEB1 và PEB2). Hai cảm biến này được sử dụng để dò tìm hướng chuyển động
của băng tải. Mỗi cảm biến quang này có chức năng giống như một công tác thường
Trang 77
hở. Viết một chương trình để nhận biết hướng chuyển động của băng tải thông qua
các cảm biến vật cản.
Hình 3.11 Quy trình hoạt động của hệ thống băng tải
Cách bố trí cảm biến và đèn báo hiệu kết nối với PLC được thể hiện qua bảng 3.3.
Bảng 3.3
Các thành phần Địa chỉ Ký hiệu
Cảm biến đối tượng 1 PEB1 I0.0
Cảm biến đối tượng 2 PEB2 I0.1
Đèn hiển thị chuyển động

RIGHT Q4.0
qua bên phải
Đèn hiển thị chuyển động

LEFT Q4.1
qua bên trái
Bit nhớ trung gian 1 PMB1 M0.0
Bit nhớ trung gian 2 PMB2 M0.1
Chương trình được viết như sau:
Network 1:
Trang 78
Network 2:
Network 3:
Hình 3.12 Chương trình LAD cho PLC
3.3.4 Timer
Timer là bộ tạo thời gian trễ giữa tín hiệu vào và tín hiệu ra nên trong điều
khiển thường được gọi là khâu trễ. Các công việc điều khiển cần nhiều chức năng
Timer khácnhau. Một Word (16bit) trong vùng dữ liệu được gán cho một trong các
Timer.
Một Timer có các ngõ vào và ngõ ra tương ứng như sau: Ngõ vào Start (bắt
đầu): Timer được bắt đầu với sự thay đổi tín hiệu từ mức “0” lên mức “1” ở ngõ vào
Start của nó. Thời gian (thí dụ L S5T#1S) và hoạt động của Timer (thí dụ SP T1)
phải được lập trình ngay sau hoạt động quét điều kiện bắt đầu (thí dụ A I0.0).
Ngõ vào Reset (xóa): tín hiệu mức “1” ở ngõ vào Reset làm dừng Timer. Lúc
này thời gian hiện hành được đặt về 0 và ngõ ra Q của timer được xoá về “0”. Các
ngõ ra số: giá trị thời gian thực sự có thể đọc được từ hai ngõ ra số BI (số nhị phân)
và BCD (số thập phân). Ví dụ xuất ra hiển thị dạng số ở ngõ ra.
Trang 79
Ngõ ra nhị phân: trạng thái tín hiệu ở ngõ ra nhị phân Q của Timer phụ thuộc
vào chức năng Timer được lập trình. Thí dụ khi bắt đầu, ngõ ra Q ở mức “1” khi có
tín hiệu Start và Timer đang chạy.
3.3.4.1 Tổng quan về các lệnh Timer
Các lệnh về timer bao gồm:
 S_PULSE Pulse S5 Timer
 S_PEXT Extended Pulse S5 Timer
 S_ODT On-Delay S5 Timer
 S_ODTS Retentive On-Delay S5 Timer
 S_OFFDT Off-Delay S5 Timer
 ---( SP ) Pulse Timer Coil
 ---( SE ) Extended Pulse Timer Coil
 ---( SD ) On-Delay Timer Coil
 ---( SS ) Retentive On-Delay Timer Coil
 ---( SA ) Off-Delay Timer Coil
Trang 80
Hình 3.13 Giản đồ thời gian
3.3.4.2 Timer xung S_PULSE
Ký hiệu:
Các thuộc tính của khối timer trên được thể hiện ở bảng dưới đây:
Bảng 3.4
Tham số Kiểu dữ liệu Vùng nhớ Mô tả
T no. TIMER T Chỉ số nhận biết timer
S BOOL I, Q, M, L, D Đầu vào Start
TV S5TIME I, Q, M, L, D Giá trị Preset timer
R BOOL I, Q, M, L, D Đầu vào Reset
BI WORD I, Q, M, L, D Giá trị còn lại timer, ở dạng interger
BCD WORD I, Q, M, L, D Giá trị còn lại timer, ở dạng BCD
Q BOOL I, Q, M, L, D Trạng thái của timer
Giản đồ thời gian của timer
Trang 81
Hình 3.13 Đặc tính timer xung
Ví dụ 3.4:
Hình 3.14
3.3.4.3 Timer xung mở rộng S_PEXT
Ký hiệu:
Các thuộc tính của khối timer trên được thể hiện ở bảng dưới đây:
Bảng 3.3
Trang 82
BI WORD I, Q, M, L, D Giá trị còn lại timer, ở dạng

interger
Giản đồ thời gian của timer này được thể hiện ở hình
Hình 3.15 Giản đồ thời gian của timer xung mở rộng
Ví dụ 3.5:
Hình 3.16
3.3.4.4 Timer On-Delay S_ODT
- Ký hiệu:
- Các thuộc tính của khối timer trên được thể hiện ở bảng
dưới đây:
Trang 83
Bảng 3.4
BI WORD I, Q, M, L, D Giá trị còn lại timer, ở dạng

interger
BCD WORD I, Q, M, L, D Giá trị còn lại timer, ở dạng

BCD
Hình 3.17 Giản đồ thời gian của timer On-Delay
Ví dụ 3.6:
Trang 84
Hình 3.18
3.3.4.5 Timer On-Delay nhớ S_ODTS
- Ký hiệu:
dưới đây:
Bảng 3.5
Trang 85
Hình 3.19 Giản đồ thời giản của Retentive On-Delay timer
Ví dụ 3.7:
Hình 3.20
3.3.4.6 Timer Off-Delay S_OFFDT
- Ký hiệu:
dưới đây:
Bảng 3.6
Tham số Kiểu dữ Vùng nhớ Mô tả

liệu
Trang 86
Hình 3.21 Giản đồ thời gian của timer S_OFFDT
Ví dụ 3.8:
Hình 3.22
3.3.4.7 Cuộn dây Timer xung ---( SP )
- Ký hiệu: ---( SP )
- Cuộn dây time xung: ---(SP) Pulse Time Coil
- Kiểu dữ liệu: S5TIME; Vùng nhớ: I, Q, M, L, D
Trang 87
Ví dụ 3.9:
Hình 3.23
3.3.4.8 Cuộn timer xung mở rộng: --(SE)
- Ký hiệu: --(SE).
- Kiểu dữ liệu: S5TIME; Vùng nhớ: I, Q, M, L, D.
Ví dụ 3.10:
Hình 3.24
3.3.4.9 Cuộn dây timer On-Delay ---( SD )
- Ký hiệu: ---( SD )
Trang 88
Ví dụ 3.11:
Hình 3.25
3.3.4.10 Cuộn dây timer On-Delay nhớ ---( SS )
- Ký hiệu: ---( SS )
Ví dụ 3.12:
Hình 3.26
3.3.4.11 Cuộn dây timer Off-Delay ---( SF )
Trang 89
Ký hiệu: ---( SF )
Kiểu dữ liệu: S5TIME; Vùng nhớ: I, Q, M, L, D.
Ví dụ 3.13:
Hình 3.27
3.3.5 Counter
Trong công nghiệp, bộ đếm rất cần cho các quá trình đếm khác nhau như: đếm
số chai, đếm xe hơi, đếm số chi tiết, …Một word 16bit (counter word) được lưu trữ
trong vùng bộ nhớ dữ liệu hệ thống của PLC dùng cho mỗi counter. Số đếm được
chứa trong vùng nhớ dữ liệu hệ thống dưới dạng nhị phân và có giá trị trong khoảng
0 đến 999.
Các phát biểu dùng để lập trình cho bộ đếm có các chức năng như sau:
+ Đếm lên (CU = Counting Up): Tăng counter lên 1. Chức năng này chỉ được
thực hiện nếu có một tín hiệu dương ( từ “0” chuyển xang “1” ) xảy ra ở ngõ vào
CU. Một khi số đếm đạt đến giới hạn trên là 999 thì nó không được tăng nữa.
+ Đếm xuống (CD = Counting Down): Giảm counter đi 1. Chức năng này chỉ
được thực hiện nếu có sự thay đổi tín hiệu dương ( từ “0” xang “1” ) ở ngõ vào CD.
Trang 90
+ Một khi số đếm đạt đến giới hạn dưới 0 thì thì nó không còn giảm được
nữa. Đặt counter ( S = Setting the counter): Counter được đặt với giá trị được lập
trình ở ngõ vào PV khi có cạnh lên ( có sự thay đổi từ mưc “0” lên mức “1” ) ở ngõ
vào S này. Chỉ có sự thay đổi mới từ “0” xang “1” ở ngõ vào S này mới đặt giá trị
cho counter một lần nữa.
+ Đặt số đếm cho Counter ( PV = Presetting Value ): Số đếm PV là

một word 16 bit ở dạng BCD. Các toán hạng sau có thể được sử dụng ở PV là:
Word IW, QW, MW,…Hằng số: C#0,…,999.
+ Xóa Counter ( R = Resetting the counter ): Counter được đặt về 0 (bị reset)
nếu ở ngõ vào R có sự thay đổi tín hiệu từ mức “0” lên mức “1” . Nếu tín hiệu ở
ngõ vào R là “0” thì không có gì ảnh hưởng đến bộ đếm.
+ Quét số của số đếm: (CV, CV_BCD ): số đếm hiện hành có thể được nạp
vào thanh ghi tích lũy ACCU như một số nhị phân (CV = Counter Value) hay số
thập phân ( CV_BCD ). Từ đó có thể chuyển các số đếm đến các vùng toán hạng
khác.
+ Quét nhị phân trạng thái tín hiệu của Counter (Q): ngõ ra Q của counter có
thể được quét để lấy tín hiệu của nó. Nếu Q = “0” thì counter ở zero, nếu Q = “1”
thì số đếm ở counter lớn hơn zero.
Biểu đồ chức năng:
Hình 3.28
Trang 91
a) Up counter
Hình 3.29
I0.2: đặt giá trị bắt đầu và cho phép Counter đếm.
I0.0: Counter đếm lên
I0.3: Reset Counter
Q4.0 = 1 khi giá trị của Counter khác 0.
MW10: chứa giá trị bắt đầu đếm cho Timer.
b) Down counter
Hình 3.30
I0.0: Counter đếm xuống
I0.3: Reset Counter
Trang 92
c) Up-Down Counter
Hình 3.31
I0.0: Counter đếm lên
I0.1: Counter đếm xuống
I0.3: Reset Counter

1. Một hệ thống phân loại sản phẩm có cấu tạo như sau:
Trang 93
Cảm biến Cửa 1
Cửa 2
Cửa 3 Cảm biến 1

Cảm biến 2
Cảm biến 3
Hình 3.32
- Hệ thống sẽ phân ra 3 loại chay theo 3 chiều cao khác nhau do 3 cảm biến
vật cản xác định.
+ Loại 1 (Cao nhất, cả 3 cảm biến điều lên mức 1): Sẽ đi theo đường 1.
+ Loại 2 (Cao thứ 2, cảm biến 1 và 2 sẽ lên mức 1, cảm biến 3 ở mức 0): Sẽ đi
theo đường 2.
+ Loại 3 (Thấp nhất, chỉ có cảm biến 1 lên mức 1, cảm biến 2 và 3 ở mức 0):
Sẽ đi theo đường 3.
- Việc chọn đường đi do vị trí của cửa gạt quyết định. Ngõ vào -> Start: I0.0,
Stop: I0.1, CB 1: I0.2 , CB 2: I0.3, CB 3: I0.4. Ngõ ra -> Cửa mở sang 1: Q0.0, Cửa
mở sang 3: Q0.1.
Chú ý: Cảm biến quang khi bị chắn ngang thì sẽ lên mức 1. Khoá lẩn khi điều
khiển
cửa gạt. Cửa ở vị trí 2 khi Q0.0 và Q0.1 ở mức 0 .
2. Cho: Đèn 1: Q0.1 Đèn 2: Q0.2 Đèn 3: Q0.3
- Start: I0.0, Stop: I0.1
- Viết chương trình điều khiển 3 đèn theo trình tự:
Trang 94
- Start -> Đèn 1 sáng 1s -> Đèn 2 sáng 1s -> Đèn 3 sáng 1s -> Đèn 1 và 3 sáng
2s ->
Đèn 2 sáng 2s -> Lặp lại.
- Stop -> Dừng chương trình.
3. Một bầy gia súc 300 con, được phân ra 3 chuồng khác nhau, mỗi chuồng 100
con. Gia xúc sẽ đi theo một đường chung sao đó sẽ phân ra mỗi chuồng 100 con.
- Nhấn Start -> Mở cổng 1 cho gia súc vào (100 con) -> đóng cổng 1, mở cổng
2 (100 con) -> đóng cổng 2, mở cổng 3 (100 con) -> đóng cổng 3.
Cửa 1
a1
Cử
Cửa 2
Cử
a3
Hình 3.33
-Viết chương trình điều khiển (dùng PLC S7-300).
4. Viết chương trình điều khiển 8 bóng đèn sáng lần lượt từng bóng. Mỗi bóng chỉ
sáng trong thời gian 2 giây rồi tắt.
5. Viết chương trình điều khiển 8 bóng đèn sáng đếm nhị phân từ 0b00000000 đến
0b11111111.
Trang 95
TÀI LIỆU THAM KHẢO

[1] Nguyễn Ngọc Phương (2008), Hệ thống điều khiển bằng khí nén, NXB Giáo
dục, Hà Nội.
[2] Nguyễn Ngọc Phương (2008), Hệ thống điều khiển bằng thủy lực, NXB Giáo
dục, Hà Nội.
[3] Nguyễn Như Hiển, Nguyễn Mạnh Tùng (2007), Điều khiển logic và PLC, Nhà
xuất bản khoa học tự nhiên và công nghệ.
[4] Trần Xuân Tùy (2007), Điều khiển thủy khí và điều khiển PLC, Trường ĐH
Bách khoa Đà Nẵng.
[5] Phạm Đắp, Trần Xuân Tùy (1998), Điều khiển tự động trong các lĩnh vực cơ
khí, Nhà xuất bản Giáo dục.
[6] Siemen, Ladder Logic (LAD) for S7-300 and S7-400 Programming, Reference
Manual.
Trang 96
MỤC LỤC
LỜI NÓI ĐẦU .................................................................................................................... 3
Chương 1 ĐIỀU KHIỂN LOGIC........................................................................................... 4
1.1 Khái niệm cơ bản........................................................................................................ 4
1.2 Các phần tử logic ........................................................................................................ 6
1.2.1 Phần tử logic NOT (đảo) ....................................................................................... 6
1.2.2 Phần tử logic AND (và) ......................................................................................... 7
1.2.3 Phần tử logic NAND (và-đảo) ................................................................................ 7
1.2.4 Phần tử logic AND-NAND .................................................................................... 8
1.2.5 Phần tử logic AND-NAND với 4 tín hiệu vào .......................................................... 8
1.2.6 Phần tử logic OR (hoặc) ........................................................................................ 9
1.2.7 Phần tử logic NOR (hoặc-đảo) ............................................................................... 9
1.2.8 Phần tử logic OR/NOR.......................................................................................... 9
1.2.9 Phần tử logic XOR (EXC-OR) ............................................................................. 10
1.3 Lý thuyết đại số BOOLE ........................................................................................... 10
1.3.1 Các quy tắc cơ bản của đại số Boole ..................................................................... 10
1.3.2 Biểu đồ Karnaugh............................................................................................... 17
1.3.3 Phần tử nhớ........................................................................................................ 22
1.4 Biểu diễn phần tử logic của khí nén............................................................................. 24
1.4.1 Phần tử NOT...................................................................................................... 24
1.4.2 Phần tử OR và NOR............................................................................................ 24
1.4.3 Phần tử AND và NAND ...................................................................................... 24
1.4.4 Phần tử EXC-OR................................................................................................ 25
1.4.5 Phần tử RS-FF.................................................................................................... 25
1.4.6 Phần tử thời gian ................................................................................................ 26
Câu hỏi ôn tập ............................................................................................................ 27
Chương 2 HỆ THỐNG ĐIỀU KHIỂN KHÍ NÉN .................................................................. 28
Trang 97
2.1 Thiết kế mạch khí nén cho quy trình 2 xi lanh .............................................................. 28
2.2 Thiết kế mạch khí nén cho quy trình với 3 xilanh.......................................................... 37
2.3 Thiết kế mạch khí nén với 2 phần tử nhớ trung gian ...................................................... 43
2.4 Điều khiển theo tầng ................................................................................................. 48
2.5 Điều khiển theo nhịp ................................................................................................. 53
Câu hỏi ôn tập ............................................................................................................... 58
Chương 3 LẬP TRÌNH PLC ............................................................................................... 59
3.1 Bộ điều khiển PLC (Programmable Logic Control) ....................................................... 59
3.1.1 Giới thiệu về PLC............................................................................................... 59
3.1.2 Phân loại ........................................................................................................... 61
3.1.3 Các bộ điều khiển và phạm vi ứng dụng ................................................................ 61
3.1.4 Các lĩnh vự ứng dụng PLC................................................................................... 62
3.1.5 Các ưu điểm khi sử dụng hệ thống điều khiển với PLC............................................ 62
3.1.6 Giới thiệu các ngôn ngữ lập trình.......................................................................... 63
3.2 Các thiết bị logic chuẩn ............................................................................................. 65
3.2.1 Các tính năng của PLC S7-300, S7-200 ................................................................. 65
3.2.2 Các mudule của PLC S7300, S7 200 ..................................................................... 66
3.2.3 Các vùng dữ liệu, vùng nhớ, các quy định về dữ liệu và địa chỉ trên PLC .................. 69
3.3 Thiết kế chương trình cho PLC................................................................................... 76
3.3.1 Các lệnh vào ra................................................................................................... 76
3.3.2 Các lệnh ghi xóa trực tiếp giá trị cho các tiếp điểm ................................................. 76
3.3.3 Các lệnh logic đại số Boole.................................................................................. 77
3.3.4 Timer ................................................................................................................ 79
3.3.5 Counter ............................................................................................................. 90
Câu hỏi ôn tập ............................................................................................................ 93
TÀI LIỆU THAM KHẢO................................................................................................... 96
MỤC LỤC........................................................................................................................ 97
Trang 98

Bài Giảng Điều Khiển Thủy Khí Và Lập Trình PLC

Uploaded by

Copyright:

Available Formats

You might also like

Bài Giảng Điều Khiển Thủy Khí Và Lập Trình PLC

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Bài Giảng Điều Khiển Thủy Khí Và Lập Trình PLC

Uploaded by

Copyright:

Available Formats

TRƯỜNG ĐẠI HỌC PHẠM VĂN ĐỒNG

KHOA KỸ THUẬT CÔNG NGHỆ

BÀI GIẢNG MÔN HỌC

ĐIỀU KHIỂN THỦY KHÍ VÀ

Ths. Đào Minh Đức

LỜI NÓI ĐẦU

Chương 1 ĐIỀU KHIỂN LOGIC

1.1 Khái niệm cơ bản

Hình 1.1 Hệ thống điều khiển hở

Hình 1.2 Mạch điều khiển xilanh

Hình 1.3 Sơ đồ hệ thống điều khiển

Hình 1.4 Các phần tử của mạch điều khiển

Hình 1.5 Phân loại tín hiệu

1.2 Các phần tử logic

Bảng 1.1 Phần tử cơ bản của mạch logic

1.2.1 Phần tử logic NOT (đảo)

Hình 1.6 Phần tử logic NOT

1.2.2 Phần tử logic AND (và)

Hình 1.7 Phần tử logic AND

1.2.3 Phần tử logic NAND (và-đảo)

Hình 1.8 Phần tử logic NAND

1.2.4 Phần tử logic AND-NAND

Hai tín hiệu h1 và h2 là phủ định của nhau.

Hình 1.9 Phần tử logic AND-NAND

1.2.5 Phần tử logic AND-NAND với 4 tín hiệu vào

Hình 1.10 Phần tử AND-NAND với 4 tín hiệu vào

1.2.6 Phần tử logic OR (hoặc)

Hình 1.11 Phần tử logic OR

1.2.7 Phần tử logic NOR (hoặc-đảo)

Hình 1.12 Phần tử logic NOR

1.2.8 Phần tử logic OR/NOR

Hình 1.13 Phần tử logic OR/NOR

1.2.9 Phần tử logic XOR (EXC-OR)

Hình 1.14 Phần tử logic XOR

1.3 Lý thuyết đại số BOOLE

1.3.1 Các quy tắc cơ bản của đại số Boole

Các toán tử b1 và b2 có thể hoán vị cho nhau:

b1 ^ b2=b2 ^ b1; b1 v b2=b2 v b1

b) Quy tắc kết hợp

b1 ^ b2 ^ b3 = (b1 ^ b2) ^ b3 = b1 ^ (b2 ^ b3 )

b1 v b2 v b3 = (b1 v b2) v b3 = b1 v (b2 v b3 )

c) Quy tắc phân phối

b1 ^ (b2 v b3) = (b1 ^ b2) v (b1 ^ b3)

b1 v (b2 ^ b3) = (b1 v b2) ^ (b1 v b3)

d) Quy tắc nghịch đảo (Quy tắc Morgan)

e) Quy tắc đơn giản các liên kết

Hình 1.15 Quy tắc đơn giản các phép toán

Ví dụ 1.1: Từ phương trình logic sau đây:

Hình 1.16 Sơ đồ mạch logic với 7 phần tử

Theo quy tắc Morgan, ta biến đổi như sau:

Hình 1.17 Sơ đồ mạch logic với 5 phần tử

Hình 1.18 Sơ đồ mạch logic với 5 phần tử

Theo quy tắc đơn giản liên kết, ta có:

Như vậy phương trình trở thành:

Theo quy tắc Morgan:

Phương trình đơn giản được:

Hình 1.19 Sơ đồ mạch logic với 3 phần tử

Hình 1.20 Sơ đồ điều khiển thang máy

(b0  b1  b2  b3 )  (b0  b1  b2  b3 )  (b0  b1  b2  b3 )  H