UUNIVERSITTTEKNIKAL MALAYSIA MELAKA UNIVERSITI TEKNIKAL MALAYSIA MELAKA. PEPERIKSAAN AKHIR SEMESTER 1 FINAL EXAMINATION SEMESTER I SESI 2019/2020 SESSION 2019/2020 FAKULTI KEJURUTERAAN ELEKTRONIK DAN KEJURUTERAAN KOMPUTER KOD KURSUS + DENC 2443 COURSE CODE KURSUS : SISTEM DIGIT COURSE DIGITAL SYSTEM PENYELARAS. : ZARINA BINTI BAHARUDIN ZAMANI COORDINATOR PROGRAM : DEN PROGRAMME MASA : 9.00 PAGL TIME 9.00 AM TEMPOH : 2JAM30 MINIT DURATION 2 HOURS 30 MINUTES TARIKH _ 11 JANUARI 2020 DATE 117 JANUARY 2020 TEMPAT + BILIK KULIAH FPTT 9-12 VENUE FPTT LECTURE ROOM 9-12 ‘ARAHAN KEPADA CALON INSTRUCTIONS TO CANDIDATES Kertas soalan ini mengandungi EMPAT (4) soalan. Jawab SEMUA soalan. This question paper consists of FOUR (4) questions. Answer ALL questions. Tuliskan semua jawapan anda di atas kertas jawapan yang disediakan. Write your answer on the answer sheet provided. Setiap jawapan kepada soalan hendaklah dimulakan di muka surat yang baru. All answers to the questions should be written in a new page. KERTAS SOALAN INI TERDIRI DARIPADA (16 ) MUKA SURAT SAHAJA (TERMASUK MUKA SURAT HADAPAN) THIS QUESTION PAPER CONTAINS ( 16) PAGES INCLUSIVE OF FRONT PAGE SULITSULIT PERINGATAN REMINDER: G®OoE PELAJAR TIDAK DIBENARKAN SAMA SEKALI MEMBAWA APA-APA BUKU, KERTAS, SURATAN, GAMBAR, NOTA, SEBARANG ALAT YANG DI DALAM ATAU DI ATASNYA TERDAPAT CATATAN BERTULIS, ‘PROGRAMMABLE CALCULATOR’, TELEFON MUDAH ALIH ATAU SEBARANG ALAT KECUALI YANG DIBENARKAN OLEH PENGAWAS KE DALAM ATAU KELUAR DARI SESUATU DEWAN PEPERIKSAAN ATAU MENERIMA APA-APA BUKU, KERTAS, SURATAN, GAMBAR, NOTA, SEBARANG ALAT YANG DI DALAM ATAU DI ATASNYA TERDAPAT CATATAN BERTULIS, ‘PROGRAMMABLE CALCULATOR’, TELEFON MUDAH ALIH ATAU SEBARANG ALAT DARI MANA-MANA ORANG LAIN SEMASA DI DALAM DEWAN PEPERIKSAAN KECUALI SESEORANG PELAJAR SEMASA IA BERADA DI DALAM DEWAN PEPERIKSAAN ITU MENERIMA DARIPADA PENGAWAS APA-APA__ BUKU, __KERTAS, DOKUMEN/GAMBAR ATAU LAIN-LAIN ALAT YANG DIBENARKAN OLEH NAIB CANSELOR ATAS SYOR PEMERIKSA ATAU FAKULTL STUDENTS ARE NOT ALLOWED TO BRING IN ANY BOOKS, PAPERS, DOCUMENTS, PHOTOGRAPHS, NOTES, ANY TOOLS WHICH THERE ARE WRITTEN RECORDS, ‘MOBILE PHONES, OR ANY OTHER DEVICES WITHOUT THE PRIOR PERMISSION OF THE INVIGILATORS INTO OR OUT OF THE EXAMINATION HALL, OR RECEIVE ANY PAPERS, BOOKS, DOCUMENTS, PHOTOGRAPHS, NOTES, ANY DEVICES IN OR ON WHICH THERE ARE WRITTEN RECORDS, ‘PROGRAMMABLE CALCULATORS’, OR TOOLS FROM OTHER PERSON(S) PRESENT IN THE EXAMINATION HALL; EXCEPT MATERIALS OR DEVICES PROVIDED BY THE INVIGILATORS AND PERMITTED BY THE VICE CHANCELLOR ON THE RECOMMENDATIONS OF THE EXAMINERS OR FACULTIES. @ SULITSULIT (DENC 2443) SOALAN 1 @ ® © Senaraikan TIGA (3) aplikasi flip-flop. [3 markah] Merujuk Rajah $1(b)(j), A dan B adalah masuian untuk flip-flop JK. Andaikan isyarat keluaran Qo bermula dengan keadaan TINGGI dan abaikan semua lengah perambatan, Hasilkan rajah pemasaan dengan melakerkan keluaran gelombang bagi Qo. [Jawab soalan ini dengan menggunakan Rajah $1 (b)ii) di Lampiran}, {5 markah] Jame——_ Rajah S1(b)(i) Selak adalah dua-keadaan-stabil liter digital yang menghasitkan TINGGI atau RENDAH bergantung pada masukan, () — Kenal past litar logik selak SR. [1 markah] Gi) Kenal pastilitar logik selak SR berpagar. [2 markah] 2 SULITSULIT (DENC 2443) (@ Rajah S$1(@)(), adalah litar logik berjujukan yang terdiri daripada flip-flop JK, T dan selak D berpagar. Andaikan isyarat keluaran Qe, Qzdan Qi bermula dengan keadaan RENDAH dan abaikan semua lengah perambatan, Hasilkan rajah pemasaan dengan melukiskan keluaran gelombang bagi Y1, 2 dan Y3. [Jawab soalan ini dengan ‘menggunakan Rajah $1(4)(i) di Lampiran). [9 markah} Y1 Masukan abl ipa e oO 8 iia Rajah $1(4)(i) SULITSULIT (DENC 2443) SOALAN 2 @ ) © @ Kirakan hasil keluaran frekuensi bagi pembilang MOD-9 jika jam masukan adalah 46 kHz. [2 markah] Pembilang tak segerak perlu direka bentuk bagi membilang mengikut turutan berikut: 101, 100, 011, 010, 001, 000. () —Tunjukkan rajah keadaan pembilang. [1 markah] (il) Reka bentuk pembilang tak segerak menggunakan flip-flop JK dengan picuan- pinggit- positif, [6 markah] Satu pendaftar anjakan 5 bit masuk sesiri/keluar sesiri (SISO) digunakan untuk lengah masa selama 180 ns. Rumuskan frekuensi denyut jam bagi pendaftar anjakan ini. [3 markah} Reka bentuk pembilang Johnson MOD-8 dengan menggunakan flip-flop D yang berpicuan-pinggir-negatif. () Reka bentuk gambarajah litar pembilang dengan keadean semasa RENDAH. [4 markeh} Gi) Hasilkan rajah pemeszan pembilang ini. (4 markoh) 4 SULITSULIT (DENC 2443) SOALAN3 @ ) © Terangkan perbezaan struktur diantara model Mealy dan model Moore bagi Mesin Keadaan Terhingge (FSM). [3 markah] Hasilkan rajah keadaan bagi jadual perlaksanaan di Jadual $3(b) yang menerangkan model FSM Mealy yang mempunyai satu masukan, X dan satu keluaran, Z, [6 markah] Jadual $3(b) Keadaan | Keadaan Kemudian | Keluaran (2) sekarang | X=1 X=0 | X=1 | X=0 A A 8 1 oO 8 c A 0 0 c 8 D 0 1 D A F o 0 E D E 0 1 F E F 1 0 Perfimbangkan rajah keadaan di Rajah $3(c), untuk litar yang mempunyai sata masukan, B dan satu keluaran, Y. () Bina jadual perlaksanaan dengan, menggunakan flip-flop D. [3 markah) (i) Hasilkan peta Karnaugh dan kenalpasti persamaan teringkas untuk flip-flop D dan keluarannys, [4 markah} (ii) Rekabentuk litar untul modet FSM Moore. (4 markah} SULITSULIT (DENC 2443) Rajah $3(c) SULITSULIT (DENC 2443) SOALAN 4 @ ) © ® Berikan DUA (2) kelebihan dan DUA (2) kekurangan Programmable Array Logic (PAL). [4 markah] Kenalpasti rajah blok konfigurasi asas bagi Programmable Array Logic (PAL) dan Programmable Logic Array (PLA). [4 markeh] Bezakan kaedah pembinaan litar Penyepaduan Skala Sangat (VLSI) dan litar pengaturcaraan lapangan, [4 markah] Kenalpasti sambungan pengaturcaraan yang diperlukan bagi melaksanakan fungsi berikut pada satu struktur 4x 8x 4 Programmable Logic Array (PLA). [Jawab soalan ini dengan menggunakan Rajah S4(4) di Lampiran). @ = FLGA,B,C,D) = Em (0, 1,2,3,9,10, 13, 14) [5 markah]} Gi) F2(4,B,0,D) =AB+AB+CD+CD+ AD+A (3 markah) SULITSULIT (DENC 2443) QUESTION 1 (®) List THREE (3) flip-flop applications. [3 marks] (©) Refer to Figure Q1(b)(), A and B are inputs for JK flip-flops. Assume that Qo output tially HIGH and neglect all propagation delay. Produce a timing diagram signal by drawing the Qo output waveform. [Answer this question using Figure QI(b)(i) in Appendix]. [5 marks} Clock e——_—_! T Figure QU(b)) (©) Latches is a two-stable-states digital circuit that produces HIGH ot LOW depending on the input. (i) Identity the logic cireuit for SR Latch. [1 marks} Gi) Identity the logic circuit for Gated SR Latch. (2 marks} SULITSULIT (DENC 2443) @ Figure Q1@(i is sequential logic circuits which include JK, T flip-flops and gated D lateh, Assume that Qs, Qe and Q1 output signal is initially LOW and neglect all propagation delay. Produce a timing diagram by drawing the Y1, Y2 and Y3 output waveforms. [Answer this question using Figure QU(d)(ii) in Appendix}. [9 marks] * ‘1 iy Y2 ¥3 x. a | 7™ | DQ input | | lek Clock Enable cn Q aun x ah Clock. Figure Qi(d)(i) 9. SULITSULIT (DENC 2443) QUESTION 2 @ @) © @ Calculate the output frequency of MOD-9 counter if the input clock is 46 kHz. (2 marks} ‘An asynchronous counter needs to be designed to count in the following order: 101, 100, 011, 010, 001, 000. (Show the state diagram of the counter. [1 mark] (ii) Design the asynchronous counter using JK flip-flop with positive-edge- triggered, [6 marks] A Scbit serial invserial out (SISO) shift register is used for 2 180 ns time delay. Formulate the clock frequency of this shift register. [3 marks] Design a MOD-8 Johnson counter using D flip-flop with negative-triggered clock. (@ Design the circuit diagram of the counter with LOW initial states. [4 marks] (i) Produce the timing diagram of the counter. [4 marks} -10- SULITSULIT (DENC 2443) QUESTION 3 @ ® © Explain briefly the differences structure between Mealy Model and Moore Model of the Finite State Machine (FSM). [3 marks] Produce the state diagram for the implementation table in Table Q3(b) that describe ‘a Mealy Model FSM whieh has one input, X and one output, Z. [6 marks} Table Q3(b) Present Next state Output (Z) state X=1 X=0 X=1 X=0 A A 8B 1 oO B c A o oO c B D 0 1 D A F 0 0 E D He oO 1 F E F 1 o Consider the state diagram in Figure Q3(c), for the circuit with one input, B and one output, ¥. (Develop the implementation table by using D Flip-flop. [3 marks] (ii) Produce the Kamaug map and identify the simplified equation for D flip-flip and the output. [4 marks] Design the circuit for Moore Model FSM. [4 marks} “le SULITSULIT (DENC 2443) Figure Q3(0) -12- SULITSULIT (DENC 2443) QUESTION 4 @ (b) © @ Give TWO (2) advantages and TWO (2) disadvantages of Programmable Array Logie (PAL). [4 marks] Identify the block diegram of basic configuration for Programmable Array Logic (PAL) and Programmable Logic Array (PLA). [4 marks] Differentiate the method of constructing Very Large Scale Integration (VLSI) circuits and field programmable circuits. [4 marks] Tdentify all programming connections required to implement the following functions ina structure of 4 x 8 x 4 Programmable Logic Array (PLA). [Answer this question using Figure Q4 (4) in Appendix]. @ —— FA(A,B,C,D) = Em (0,1,2,3,9, 10, 13, 14) [5 marks] di) F2(A,B,C,D) =AB+AB+CD+CD+ AD+A [3 marks] “13+ SULITSULIT (DENC 2443) LAMPIRAN APPENDIX Kertas Jawapan: Sila kepilkan bersama buku jawapan. Answer Sheet: Please attach with the answer booklet. Jawapan SOALAN I(b): QUESTION 1(6) Answer: Rajeh $1(by(ii) Figure Q1(b)(ii) -14- SULITSULIT (DENC 2443) Jawapan SOALAN 1(d): QUESTION I(d) Answer: Rajah $1(4)(ii) Figure QU(@)Gi) -15- SULITSULIT (DENC 2443) 4 3 8 : i QUESTION 4(a) Answer: Jy q We AND Array Output Array RRA K Rajah S4 (4) Figure Q4(d) -16- SULIT