一、CPU 基本信息

加上 CPU 架构。
控制器：
指 令 集 架 构 (instruction set architecture) 与 微 处 理 器 体 系 结 构
(microarchitecture)不同，微处理器体系结构微架构指的是一套用于执行指令集
的微处理器设计方法，使得指令集架构可以在微处理器上被执行。
不同微架构的处理器可以共享一种指令集。举例：例如 Intel 的 Pentium 处
理器与 AMD 的 AMD Athlon 处理器，都是属于 x86 的指令集架构，但是两者在
处理器的内部设计上存在本质区别。

名称 特点 发明者
ARM 体积小、功耗小、成本低 ARM
RISC-V 功耗小、开源 UC Berkeley
RISC PowerPC 可伸缩性好 IBM、Apple
SPARC 标准开放、扩展性强 Sun
MIPS 存储管理方案灵活 Hennessy(Stanford)
x86 16 位、高性能、高功耗 Intel
CISC IA-32 32 位、高性能、高功耗 Intel
AMD64 64 位，AMD 最先推出 AMD

AArch64 是 ARMv8 的 一 种 执 行 状 态 ， ARMv8 架 构 除 AArch64 之 外 ， 还 有

RArch64 和 MArch64 等

指令中与位数有关的部分
(1) 在 X86 指令集中，不同指令的长度不同
 (2) 在 ARM 指令集中，不同指令长度相同，都是 32 位，即 ARM 指令集是
以 32 位二进制编码的方式给出的

(3) 在 SPARC V8 指令集中，不同指令长度相同，都是 32 位。如果要 32 位

寻址，采用的是寄存器间接寻址的方式进行，可以将一个寄存器中的值视为地
址，从这个地址中取数据，然后将这个数据保存到另一个寄存器中，如下所示：
ld [%o2], %f0
二、CPU 的功能与组成

加六大组成部分的文字描述。
存储器：
 存储器分类：
PROM 属于 ROM，只能写一次，后续都是读。
Flash 属于 ROM，可以多次读写，是按块进行的，不能精确到字节。但 Nor
flash 引脚数目多，可以精确到字节，Nand flash 按块读写。Nor flash 适用于代
码存储等小容量存储，Nand flash 适用于数据存储等大容量存储。

SRAM 属于 RAM，是静态的，无需充电，但占用体积大，一般用于 L1
Cache 和 L2 Cache。
DRAM 属 于 RAM ， 是 动 态 的 ， 需 要 充 电 ， 但 占 用 体 积 小 ， 速 度 介 于
SRAM 和 ROM 之间。
SDRAM 是 DRAM 的一种，称为同步动态随机存储器，使用一个单一的系
统时钟同步所有的地址线、数据线和控制信号。传统的 DRAM 是异步工作的,
处理器送地址和控制信号到存储器后, 等待存储器进行内部操作(选择行线和列
线读出信号放大并送输出缓冲器等), 处理器需等待一段存取延时时间后才能存
取数据,。DRAM 接口上增加时钟信号则可以降低存储器芯片与控制器同步的开
销 ， 优 化 DRAM 与 CPU 之 间 的 接 口 ， 从 异 步 变 成 同 步 ， 这 是 同 步
DRAM(SDRAM)的最主要改进。
todo
这里是否也隐含着 SDRAM 的读写速度相比于 DRAM 有提升。
todo
可以理解为：有时钟就是同步，没有时钟就是异步。

MRAM 属于磁存储器，在空间环境中受单粒子影响较小。
https://www.cnblogs.com/The-explosion/p/11638370.html

位扩展是针对数据总线的扩展。当存储芯片的数据总线位宽小于 CPU 数据
总线位宽时，采用位扩展的方式进行扩展。进行位扩展时，将所有存储芯片的
地址线、读写控制线并联后分别与 CPU 的地址线和读写控制线连接；将存储芯
片的数据线依次与 CPU 的数据线相连；将所有芯片的片选控制线并联后与 CPU
的访存请求信号相连。
 字扩展是针对地址总线的扩展。当存储芯片的存储容量不能满足存储器对
存储容量的要求时，可采用字扩展方式来扩展存储器。进行字扩展时，将所有
存储芯片的数据线、读写控制线各自并联，同时分别与 CPU 的数据线和读写控
制线连接；各存储芯片的片选信号可以由 CPU 多余的地址线通过译码器产生。
3803 的 I/O 区可以使用这种方式，利用多的地址线产生多个片选。

对于 3803 而言，单片 SRAM 的容量是否是确定的，因为无法手动指定是

否将多余的地址线连接到译码器上。
 Todo
Nor flash 可直接运行程序
(1) NorFlash 带有通用的 SRAM 接口，可以轻松地挂接在 CPU 的地址、数
据总线上，对 CPU 的接口要求低。
(2) norflash 数据线和地址线是独立的，支持字节访问

按存储介质分类：磁存储器、半导体存储器、光存储器
按存取方式分类：随机存储器、顺序存储器
按可改写性分类：读写存储器、只读存储器
按信息可保存性分类：易失性存储器、非易失性存储器
按存取速度分类：
 名称 特点
PROM EPROM，需通过紫外光照射来擦除数据
ROM EEPROM，电擦除，以字节为最小单位
Flash ROM Nor Flash，写入慢、擦除慢、读取快
(只能 1->0) NAND Flash，价格低，寿命长
SRAM 体积大、价格贵、速度快
RAM DRAM SDRAM(同步动态随机存储器)，与 CPU 同频率
DDR，时钟上升沿和下降沿各传输一次数据
其他 MRAM 非易失、抗辐照能力强

总线：
现代总线是指连接多个计算机内部功能部件或多个计算机的通信系统，总
线既包括相关的硬件(总线控制器、总线接口)、软件，也包括相关的通信协议。

按数据传送方向可分为单向传输总线和双向传输总线。
按时序控制方式可以分为同步总线和异步总线，同步总线传输双方采用公
共时钟进行同步，异步总线采用应答机制进行同步。
按信号线功能可以分为数据总线、地址总线、控制总线。
按信号传输模式可分为并行传输总线和串行传输总线。

总线位置 作用 种类
片内总线 连接芯片内部各组成部分 AMBA, Wishbone
系统总线 连接 CPU 与主存、I/O 模 ISA, MCA, EISA, VESA, PCI,
块 IHA, HT, QPI, DMI
I/O 总线 连接计算机内部的中低速 AGP, PCI Express, LPC, SPI,
I/O 设备 I2C, ATA/IDE, SATA, SCSI,
SAS
外部总线 连接计算机与外部设备 RS232, RS422, RS485, USB,
CAN, Thunderbolt

一次完整的总线传输过程分为：请求阶段、寻址阶段、传输阶段和结束阶
段。通常把总线上一对主从设备之间的一次信息交换过程称为一个总线事务。

主设备获得总线使用权后，就可以开始使用总线与从设备传送信息，实现
具体的总线事务。而具体总线事务的每一个步骤、总线上的每一个信号、何时
开始、何时结束就是总线的定时问题。
同步定时：
同步定时方式下通信双方均在同一总线时钟控制下进行信息传输，总线事
务中的每一个操作都与总线时钟信号相关，所有操作都是按照相关协议事先安
排好且时间固定的。
主设备在等待了固定的节拍后默认数据总线上的数据有效，自动取走数据
总线上的数据，当然这种默认机制会带来一定的可靠性问题。
异步定时：
异步定时方式不需要统一时钟信号，主、从设备之间通过握手协议进行异
步通信。从设备准备好数据后将读出的数据放置在数据总线上，同时向主设备
反馈一个应答信号，表示数据总线上的数据就绪，主设备收到了应答信号后立
即取走数据。

IO：
输入输出设备与 CPU 的关系之间，有下面三个方面的特性：异步性、实时
性和独立性
所有设备均通过 I/O 接口与总线相连，现代计算机普遍采用分离的层次总
线结构，将不同速度的设备连接在不同层次的 I/O 总线上，I/O 总线再通过扩展
总线控制器、桥芯片或者通道处理器与 CPU 进行数据交互。
 内存映射编址和端口映射编址。
内存映射编址需要经过内存控制器的转换，才能将地址信号发送到不同的
设备上。但不能在某个区域内部选择，如果要在区域内部选择，需要借助片选。
 printf()、scanf()、getchar()、putchar()、fopen()、fseek()、fread()、fwrite()、
fclose()
在这一层对设备读写进行进一步封装，提供更强的功能。另外，不同操作
系统下 C 语言标准库并不相同，提供跨操作系统的抽象。

open()、read()、write()、seek()、ioctl()、close()
以 Linux 为例，系统已经将所有设备抽象成文件，在这一层看不到具体设
备，提供统一的访问设备的方法。

MOV DX, 0x000

在这一层写显卡驱动程序，向显卡内存区域写入数据。

I/O 控制方式
主要由软件实现 程序控制方式
程序中断控制方式
主要由硬件实现 DMA 方式
通道方式
三、具体实现方式

ATLAS 的 EMMC IO 问题

3803 的同步信号

芯片的管脚和寄存器带来的所有可操作对象

3803 的 flash 挂在 IO 区，如何访问 flash

针对 UART，先通过内存映射访问 UART 地址，写入数据，放入数据寄存

器，这里应该是硬逻辑，直接将数据放入 UART 控制器的寄存器相关位置，最
后转化为电平输出。

3803 读 PROM，通过 AHB 总线(AMBA 总线的一种)，采用同步方式，读

取 PROM 内容。