Arkitektura e Kompjuterave Seminar 9-2 1

1. Supozojmë se një kompiuter përdor cache me hartëzim “fully associative”. Memorja kryesore ka 216 byte, cache
ka 64 blloqe dhe një bllok ka 32 byte.
I) Sa blloqe ka memorja kryesore?
II) Cili është formati i adresës (tag-u, offset-i)?
III) Në cilin bllok te cache-së do të hartëzohet referenca e memorjes F8C916?

2. Supozojme se makina ka një memorje kryesore prej 128M byte. Blloqet janë me 64 byte dhe cache ka 32K
blloqe. Tregoni formatin adresës së memorjes kryesore nëse kemi një hartëzim 2-way set associative.

3. Kemi një cache me hartëzim “2-way set associative” që përmban 4 grupe (set-e). memorja kryesore ka 2K blloqe
dhe secili bllok ka 8 byte.
a) Tregoni formatin e adresës që na lejon të përkthejmë adresa nga memorja kryesore në cache.
b) Llogaritni hit rate për një program që ekzekuton tre herë një cikël që akseson adresat nga 810 deri tek 5110 në
memorjen kryesore.

4. Supozojmë se kemi një processor me parametrat që jepen në tabelë:

Llogaritni CPI për proçesorin nëse:

I) Përdoret vetëm cache e nivelit të parë
II) Krahas cache të niveli të parë përdoret edhe cache e nivelit të dytë me hartëzim “direct mapped”
III) Krahas cache të niveli të parë përdoret edhe cache e nivelit të dytë me hartëzim “8-way set associative”

Si do të ndryshonin rezultatet nëse koha e aksesimit të memorjes kryesore do të dyfishohej? Po nëse do të

përgjysmohej?

5. Supozojmë se tek proçesori me parametrat e dhëna në ushtrimin 4 (që përdor krahas cache të niveli të parë edhe
cache e nivelit të dytë me hartëzim “direct mapped”), do të shtohej edhe cache e nivelit të tretë që kërkon 50
cikle për aksesim dhe do ta ulë miss rate global në 1.3%.
a. Do të kishim një performancë më të mirë?
b. Cilat janë (në përgjithësi) avantazhet dhe disavantazhet e përdorimit të një cache-je të nivelit të tretë?
 Arkitektura e Kompjuterave Seminar 9-2 2

6. Kemi cache L1, L2 dhe memorjen kryesore. Hit rate dhe hit time për secilën janë:

I) Sa përqind e aksesimeve zgjidhen nga L2? Po nga memorja kryesore?

II) Cila është miss rate dhe miss time për L2?
III) Cila është miss rate dhe miss time për L1?
IV) Nëse memorja kryesore përmirësohet me 10%, cili është përmirësimi në miss time për L1?
V) Supozojmë se heqim L2 dhe rrisim madhësinë e L1. Si rezultat hit rate për L1 bëhet 75%. Cili është
përmirësimi në miss time për L1?

7. Kemi një mikroproçesor me 32 bit i cili ka në chip-in e tij një cache 16K Byte me hartëzim “4-way set
associative”. Supozojmë se cache ka blloqet me 4 fjalë me nga 32 bit. Ndërtoni një diagram të kësaj cache-je që
tregon organizimin e saj dhe si përdoren fushat e adresave për të përcaktuar nëse kemi një hit apo një miss. Ku
do të vendoset në cache fjala me adresë ABCDE8F8?

8. Kemi tre lloje projektimesh për cache në një makinë me adresa 16 bit:

Cache1: Cache2: Cache3:

Direct Mapped 2-way set associative Fully associative me 256 blloqe
Blloku: 1 byte Blloku: 4 byte Blloku: 4 byte
10 bit index-I, 6 bit tag-u 7 bit index-I, 7 bit tag-u 14 bit tag-u
Hit time: 1 cikël Hit time: 2 cikle Hit time: 5 cikle

I) Sa është madhësia e secilës cache?

II) Sa hapësirë kërkon secila prej tyre për të ruajtur tag-un?
III) Cila cache ka më shumë conflict misses? Cila ka më pak?