PADDR[1]~reg0

IN_ADDR[1]~input CLK PADDR[1]~output

1
I O D Q I O @O_617,O_618,O_619,O_620,O_621
IO_IBUF ENA IO_OBUF [1-2]
CLRN
PADDR[0..31]

PADDR[2]~reg0

IN_ADDR[2]~input CLK PADDR[2]~output

2
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[3]~reg0

IN_ADDR[3]~input CLK PADDR[3]~output

3
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[21]~reg0

IN_ADDR[21]~input CLK PADDR[21]~output

21
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[10]~reg0

IN_ADDR[10]~input CLK PADDR[10]~output

10
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[22]~reg0

IN_ADDR[22]~input CLK PADDR[22]~output

22
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[23]~reg0

IN_ADDR[23]~input CLK PADDR[23]~output

23
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[24]~reg0

IN_ADDR[24]~input CLK PADDR[24]~output

24
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[25]~reg0

IN_ADDR[25]~input CLK PADDR[25]~output

25
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[4]~reg0

IN_ADDR[4]~input CLK PADDR[4]~output

4
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[5]~reg0

IN_ADDR[5]~input CLK PADDR[5]~output

5
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[6]~reg0

IN_ADDR[6]~input CLK PADDR[6]~output

6
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[29]~reg0

IN_ADDR[29]~input CLK PADDR[29]~output

29
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[30]~reg0

IN_ADDR[30]~input CLK PADDR[30]~output

30
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[31]~reg0

IN_ADDR[31]~input CLK PADDR[31]~output

31
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[7]~reg0

IN_ADDR[7]~input CLK PADDR[7]~output

7
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN
COMBOUT
[1-2]

IN_ADDR[0..31] PADDR[8]~reg0

IN_ADDR[8]~input CLK PADDR[8]~output

8
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADOUT
PADDR[9]~reg0 [1-2]

IN_ADDR[9]~input CLK PADDR[9]~output

9
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PPROT[1]~reg0

IN_PROT[1]~input CLK PPROT[1]~output

1
IN_PROT[0..2] I O D Q I O PPROT[0..2]
IO_IBUF ENA IO_OBUF
CLRN

PPROT[0]~reg0

IN_PROT[0]~input CLK PPROT[0]~output

0
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PPROT[2]~reg0

IN_PROT[2]~input CLK PPROT[2]~output

2
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[0]~reg0

IN_DATA[0]~input CLK PWDATA[0]~output

0
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[16]~reg0

IN_DATA[16]~input CLK PWDATA[16]~output

16
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN
COMBOUT
[1-2]
IN_DATA[0..31] PWDATA[9]~reg0

IN_DATA[9]~input CLK PWDATA[9]~output

9
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[10]~reg0

IN_DATA[10]~input CLK PWDATA[10]~output

10
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[11]~reg0

IN_DATA[11]~input CLK PWDATA[11]~output

11
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[12]~reg0

IN_DATA[12]~input CLK PWDATA[12]~output

12
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[13]~reg0

IN_DATA[13]~input CLK PWDATA[13]~output

13
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[14]~reg0

IN_DATA[14]~input CLK PWDATA[14]~output

14
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[15]~reg0

IN_DATA[15]~input CLK PWDATA[15]~output

15
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[1]~reg0

IN_DATA[1]~input CLK PWDATA[1]~output

1
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[17]~reg0

IN_DATA[17]~input CLK PWDATA[17]~output

17
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[18]~reg0

IN_DATA[18]~input CLK PWDATA[18]~output

18
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[19]~reg0

IN_DATA[19]~input CLK PWDATA[19]~output

19
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[20]~reg0

IN_DATA[20]~input CLK PWDATA[20]~output

20
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[21]~reg0

IN_DATA[21]~input CLK PWDATA[21]~output

21
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[22]~reg0

IN_DATA[22]~input CLK PWDATA[22]~output

22
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[23]~reg0

IN_DATA[23]~input CLK PWDATA[23]~output

23
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[2]~reg0

IN_DATA[2]~input CLK PWDATA[2]~output

2
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[24]~reg0

IN_DATA[24]~input CLK PWDATA[24]~output

24
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[25]~reg0

IN_DATA[25]~input CLK PWDATA[25]~output

25
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[26]~reg0

IN_DATA[26]~input CLK PWDATA[26]~output

26
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[27]~reg0

IN_DATA[27]~input CLK PWDATA[27]~output

27
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[28]~reg0

IN_DATA[28]~input CLK PWDATA[28]~output

28
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[3]~reg0

IN_DATA[3]~input CLK PWDATA[3]~output

3
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[29]~reg0

IN_DATA[29]~input CLK PWDATA[29]~output

29
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[30]~reg0

IN_DATA[30]~input CLK PWDATA[30]~output

30
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[31]~reg0

IN_DATA[31]~input CLK PWDATA[31]~output

31
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[4]~reg0

IN_DATA[4]~input CLK PWDATA[4]~output

4
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[5]~reg0

IN_DATA[5]~input CLK PWDATA[5]~output

5
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PCLK~input
PCLK I O O
IO_IBUF [1-2]

PWDATA[6]~reg0 O
[1-2]
IN_DATA[6]~input CLK PWDATA[6]~output
6 PWDATA[0..31]
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PRESETn~input
PRESETn I O

PWDATA[7]~reg0 IO_IBUF

IN_DATA[7]~input CLK PWDATA[7]~output

7
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PWDATA[8]~reg0

IN_DATA[8]~input CLK PWDATA[8]~output

8
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN
 OUT_RDATA[2]~reg0

PRDATA[2]~input CLK OUT_RDATA[2]~output

2
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[3]~reg0

PRDATA[3]~input CLK OUT_RDATA[3]~output

3
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[4]~reg0

PRDATA[4]~input CLK OUT_RDATA[4]~output

4
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[21]~reg0

PRDATA[21]~input CLK OUT_RDATA[21]~output

21
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[22]~reg0

PRDATA[22]~input CLK OUT_RDATA[22]~output

22
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[23]~reg0

PRDATA[23]~input CLK OUT_RDATA[23]~output

23
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[24]~reg0

PRDATA[24]~input CLK OUT_RDATA[24]~output

24
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[25]~reg0

PRDATA[25]~input CLK OUT_RDATA[25]~output

25
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[26]~reg0

PRDATA[26]~input CLK OUT_RDATA[26]~output

26
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[27]~reg0

PRDATA[27]~input CLK OUT_RDATA[27]~output

27
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[28]~reg0

PRDATA[28]~input CLK OUT_RDATA[28]~output

28
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[29]~reg0

PRDATA[29]~input CLK OUT_RDATA[29]~output

29
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[30]~reg0

PRDATA[30]~input CLK OUT_RDATA[30]~output

30
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[31]~reg0

PRDATA[31]~input CLK OUT_RDATA[31]~output

31
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[15]~reg0

IN_ADDR[15]~input CLK PADDR[15]~output

15
I O D Q I O @O_617,O_618,O_619,O_620,O_621
IO_IBUF ENA IO_OBUF [1-2]
CLRN

PADDR[14]~reg0

IN_ADDR[14]~input CLK PADDR[14]~output

14
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[17]~reg0

IN_ADDR[17]~input CLK PADDR[17]~output

17
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[16]~reg0

IN_ADDR[16]~input CLK PADDR[16]~output

16
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[18]~reg0

IN_ADDR[18]~input CLK PADDR[18]~output

18
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[19]~reg0

IN_ADDR[19]~input CLK PADDR[19]~output

19
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[20]~reg0

IN_ADDR[20]~input CLK PADDR[20]~output

20
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[0]~reg0

IN_ADDR[0]~input CLK PADDR[0]~output

0
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[11]~reg0

IN_ADDR[11]~input CLK PADDR[11]~output

11
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[12]~reg0

IN_ADDR[12]~input CLK PADDR[12]~output

12
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PADDR[13]~reg0

IN_ADDR[13]~input CLK PADDR[13]~output

13
PADOUT I O D Q I O
[1-2] IO_IBUF ENA IO_OBUF
CLRN

OUT_RDATA[14]~reg0

PRDATA[14]~input CLK OUT_RDATA[14]~output

14
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[15]~reg0

PRDATA[15]~input CLK OUT_RDATA[15]~output

15
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[16]~reg0

PRDATA[16]~input CLK OUT_RDATA[16]~output

16
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[17]~reg0

PRDATA[17]~input CLK OUT_RDATA[17]~output

17
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[18]~reg0

PRDATA[18]~input CLK OUT_RDATA[18]~output

18
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[19]~reg0

PRDATA[19]~input CLK OUT_RDATA[19]~output

19
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[20]~reg0

PRDATA[20]~input CLK OUT_RDATA[20]~output

20
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[0]~reg0

PRDATA[0]~input CLK OUT_RDATA[0]~output

0
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[1]~reg0

PRDATA[1]~input CLK OUT_RDATA[1]~output

1
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[10]~reg0

PRDATA[10]~input CLK OUT_RDATA[10]~output

10
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[11]~reg0

PRDATA[11]~input CLK OUT_RDATA[11]~output

11
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[12]~reg0

PRDATA[12]~input CLK OUT_RDATA[12]~output

12
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[13]~reg0

PRDATA[13]~input CLK OUT_RDATA[13]~output

13
IN_ADDR[26]~input I O D Q I O
26
I O IO_IBUF ENA IO_OBUF
CLRN
IO_IBUF Decoder0~0
IN_ADDR[27]~input DATAA
27
I O DATAB COMBOUT PADDR[26]~reg0
IO_IBUF DATAC
CLK PADDR[26]~output
IN_ADDR[28]~input LOGIC_CELL_COMB
28 D Q I O
I O
ENA IO_OBUF
IO_IBUF Decoder0~1 CLRN
PRDATA[0..31] DATAA

DATAB COMBOUT
PADDR[27]~reg0
DATAC

LOGIC_CELL_COMB CLK PADDR[27]~output

D Q I O

Decoder0~2 ENA IO_OBUF

CLRN
DATAA

DATAB COMBOUT
DATAC PADDR[28]~reg0
LOGIC_CELL_COMB
CLK PADDR[28]~output
Decoder0~3
D Q I O
DATAA
ENA IO_OBUF
DATAB COMBOUT CLRN
DATAC

LOGIC_CELL_COMB
PSEL[5]~reg0

Decoder0~4 CLK PSEL[5]~output

DATAA D Q I O PSEL[0..7]
DATAB COMBOUT SCLR IO_OBUF OUT_RDATA[0..31]
CLRN
DATAC

LOGIC_CELL_COMB
Decoder0~5 PSEL[7]~reg0
DATAA
CLK PSEL[7]~output
DATAB COMBOUT
D Q I O
DATAC
SCLR IO_OBUF
LOGIC_CELL_COMB CLRN
Decoder0~6
DATAA
OUT_RDATA[5]~reg0
DATAB COMBOUT
DATAC CLK OUT_RDATA[5]~output
LOGIC_CELL_COMB D Q I O

Decoder0~7 ENA IO_OBUF

CLRN
DATAA
DATAB COMBOUT
DATAC PSEL[6]~reg0
LOGIC_CELL_COMB
CLK PSEL[6]~output
PRDATA[5]~input
5 D Q I O
I O
SCLR IO_OBUF
IO_IBUF CLRN

OUT_RDATA[6]~reg0

PRDATA[6]~input CLK OUT_RDATA[6]~output

6
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PSEL[3]~reg0

CLK PSEL[3]~output
D Q I O

SCLR IO_OBUF
CLRN

PSEL[4]~reg0

CLK PSEL[4]~output
D Q I O
SCLR IO_OBUF
CLRN

OUT_RDATA[7]~reg0

PRDATA[7]~input CLK OUT_RDATA[7]~output

7
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

PSEL[0]~reg0

CLK PSEL[0]~output
D Q I O

SCLR IO_OBUF
CLRN

PSEL[1]~reg0

CLK PSEL[1]~output
D Q I O
SCLR IO_OBUF
CLRN

PSEL[2]~reg0

CLK PSEL[2]~output
D Q I O

SCLR IO_OBUF
CLRN

OUT_RDATA[8]~reg0

PRDATA[8]~input CLK OUT_RDATA[8]~output

8
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

OUT_RDATA[9]~reg0

PRDATA[9]~input CLK OUT_RDATA[9]~output

9
I O D Q I O

IO_IBUF ENA IO_OBUF

CLRN

current_state.SETUP
OUT_SLVERR~0
OUT_SLVERR~reg0
O CLK DATAA
Q OUT_SLVERR~output
[1-2] D DATAB COMBOUT CLK
CLRN Q I O OUT_SLVERR
DATAC D
CLRN IO_OBUF
O DATAD
[1-2] LOGIC_CELL_COMB
current_state.ENABLE
PREADY~input Selector2~0 COMBOUT
CLK
PREADY I O DATAA Q Selector1~0 [1-2]
D
IO_IBUF DATAB CLRN current_state.IDLE DATAA
Selector0~0
PSLVERR~input DATAC COMBOUT DATAB
DATAA current_state.IDLE~0 CLK
PSLVERR I O DATAD Q OUT_RDATA[0]~0 DATAC COMBOUT
DATAB COMBOUT DATAA COMBOUT D
IO_IBUF DATAE CLRN DATAA DATAD
DATAC LOGIC_CELL_COMB
Transfer~input LOGIC_CELL_COMB DATAB DATAE
DATAD
Transfer I O DATAC COMBOUT LOGIC_CELL_COMB
LOGIC_CELL_COMB
IO_IBUF DATAD PWDATA[31]~0
DATAE DATAA

DATAF DATAB

LOGIC_CELL_COMB DATAC COMBOUT COMBOUT

DATAD [1-2]
DATAE
DATAF

PENABLE~reg0 LOGIC_CELL_COMB
PENABLE~output
CLK
Q I O PENABLE
D
CLRN IO_OBUF
IN_WRITE~input OUT_RDATA[0]~1
IN_WRITE I O DATAA COMBOUT

IO_IBUF DATAB

LOGIC_CELL_COMB PWRITE~reg0

CLK PWRITE~output
D Q I O PWRITE
ENA IO_OBUF
CLRN

PSTRB[3]~reg0

PSTRB~3 CLK PSTRB[3]~output

IN_STRB[3]~input DATAA COMBOUT D Q I O PSTRB[0..3]
3
IN_STRB[0..3] I O DATAB ENA IO_OBUF
CLRN
IO_IBUF LOGIC_CELL_COMB

PSTRB[0]~reg0

PSTRB~0 CLK PSTRB[0]~output

IN_STRB[0]~input DATAA COMBOUT D Q I O
0
I O DATAB ENA IO_OBUF
CLRN
IO_IBUF LOGIC_CELL_COMB

PSTRB[1]~reg0

PSTRB~1 CLK PSTRB[1]~output

IN_STRB[1]~input DATAA COMBOUT D Q I O
1
I O DATAB ENA IO_OBUF
CLRN
IO_IBUF LOGIC_CELL_COMB
PSTRB~2
IN_STRB[2]~input DATAA COMBOUT PSTRB[2]~reg0
2
I O DATAB
CLK PSTRB[2]~output
IO_IBUF LOGIC_CELL_COMB
D Q I O
ENA IO_OBUF
CLRN