Projektovanje mikroelektronskih kola

Tipična vrenost za vreme oporavka je oko 10 ns.Sada, na osnovu izračunatih vremenskih

intervala mogu se odrediti vremena kašnjenja opadajuće i rastuće ivice.Dakle:
t pHL = t d + t f / 2 (3.15)

t pLH = t s + t r / 2 (3.16)
a vreme periode biće:
t p = (t pHL + t pLH ) / 2 (3.17)

3.1.3. Invertor sa bipolarnim tranzistorom i Šotki diodom

Povećanjem brzine rada invertora moguće je sprečavanjem rada tranzistora u režimu

zasićenja. To se može uraditi upotrebom Šotki diode na način prikazan na sl.3.5. Šotki dioda
sprečava jaku polarizaciju kolektorskog spoja obezbeđujući da bude VBC < 0.5V.
Velika struja kroz otpornik Rb sada umesto u bazu ide kroz diodu. Tako se tranzistor dovodi
na ivicu zasićenja pa se vreme zasićenja svodi na nulu. Međutim vreme uspostavljanja se
nešto povećava, kao i vreme opadanja, ali su ova povećanja mala zbog malog kapaciteta
prostornog tovara Šotki diode.

Slika 3.5. Invertor sa bipolarnim tranzistorom i Šotki diodiom

Dodavanjem Šotki diode u izvesnoj meri kvare neke statičke karakteristike invertora.Zbog
povećanja VCES povećan je nivo logičke nule, pa je zato smanjena margina šuma za logičku
nulu.

3.2. Otporničko-tranzistorska logika (RTL)

RTL integrisana digitalna kola su prva našla obimniju komercijalnu primenu. Kolo
predstavlja jednostavnu vezu dva ili više tranzistorskih invertora koji dele zajednički
kolektorski otpornik. Dvo-ulazno NILI logičko kolo, realizovano u ovoj familiji, prikazano je
na slici 3.6.U tabeli 3.1 date su osnovne električne karakteristike RTL NILI kola.

37
Digitalna logička kola u bipolarnoj tehnologiji

Tabela 3.1

Slika 3.6. Dvo-ulazno RTL NILI kolo

RTL kola imala su primenu u SSI kolima. Njihove osnovne prednosti su jednostavnost i mala
potrošnja a mane su male margine šuma i mala razlika logičkih nivoa.

3.3. Diodno- tranzistorska logika (DTL)

Na slici 3.7 prikazano je osnovno dvo-ulazno NI DTL kolo. Ovo kolo odlikuje se dosta
većom razlikom između logičkih nivoa i većim marginama šuma u odnosu na RTL kola. Loša
stvar je potreba za dodatnim izvorom napajanja, kao i potreba za dodaljivanjem pina za ovo
napajanje.
Modifikovana verzija DTL kola data je na slici 3.8. Može se uočiti da su karakteristični
naponi obe verzije identični. Međutim prednost ove modifikacije je u tome što dodatni
tranzistor T1 omogućuje veći fan-out. Osnovne električne karakteristike modifikovanog DTL
kola date su u tabeli 3.2.

Tabela 3.2.

Nedostaci DTL kola su veća vremena propagacije od RTL kola i velika površina silikonskog
čipa potrebna za realizaciju ulaznih dioda.

38
 Projektovanje mikroelektronskih kola

Slika 3.7. Osnovno DTL kolo Slika 3.8. Modifikovano DTL kolo

3.4. Tranzistorsko – tranzistorska logika (TTL)

Osnovno TTL NI kolo prikazano je na sl.3.9. Osnovna karakteristika ove logike je zamena
ulaznih dioda multiemiterskim tranzistorom (u ovom primeru 2 emitora ). Ovakva realizacija
ne samo da smanjuje potrebnu površinu čipa, već smanjuje i vreme propagacije. Na slici 3.10
prikazan je tlocrt moguće relizacije ulaznog dvo-emitorskog tranzistora.

Slika 3.9. Osnovno TTL kolo

39
Digitalna logička kola u bipolarnoj tehnologiji

Slika 3.10. Tlocrt dvo-emitorskog ulaznog tranzistora

3.4.1. Standardno TTL kolo

Standardna TTL kola su kola familije 54/74. Kao primer ove familije data je na slici 3.11
šema 2 – ulaznog NI kola. Ovo kolo se razlikuje od kola sa slike 3.9 po tom što je dioda D1
za dizanje nivoa zamenjena tranzistorom T2, koji obezbeđuje veću baznu struju za tranzistor
T3. Takođe, u izlaznom delu ubačen je aktivni pull-up tranzistor T4, koji daje veću struju
nego pasivni pull-up otpornik iz prethodne realizacije .Ovako realizovani izlazni deo kola
naziva se totem-pole. Uloga totem-pole izlaznog kola je da obezbedi veće struje pražnjenja i
punjenja parazitnih kapacitinosti potrošača, i na taj način smanji vreme propagacije signala
kroz kolo.

Slika 3.11. Standardno TTL NI kolo sa dva ulaza

40
 Projektovanje mikroelektronskih kola

Prenosna karakteristika posmatranog kola prikazana je na sl.3.12.

Princip rada kola je sledeći. Kada je barem jedan od ulaza kola na niskom nivou tranzistor T1
biće u režimu zasićenja, a tranzistori T2 i T3 ostaće isključeni, dok će T4 raditi u aktivnom
režimu kako bi obezbedio makar struju curenja na izlazu kola. Napon na izlazu će biti:
VOH = VCC − V BET = 3.6V (3.18)
Prva prelomna tačka na karakteristici određena je uključenjem T2. Ako predpostavimo da je
ulaz B=1, uslov za uključenje T2 je da napon na drugom ulaznom priključku A bude
VIL=0.6V.
Sledeća prelomna tačka određena je uključenjem tranzistora T3.Potreban napon na ulazu je
Vu =1.3V. Na izlazu će biti 2.5 V. Poslednja prelomna tačka određena je prelaskom
tranzistora T3 u zasićenje. Izlazni napon je tada VOL=0.1V. Pošto je potrebno da i T2 vodi u
zasićenju, VC1 mora biti 2VBES=1.6V što definiše potrebni napon na ulazu kao Vu=1.6-
0.1=1.5V.

Slika 3.12. Naponska prenosna karakteristika standardnog TTL kola

Treba primetiti da tranzistor T1 za ulazne napone u intervalu od 1.5 do 2.3V radi u inverznom
režimu zasićenja, dok za ulazne napone iznad 2.3V radi u inverznom aktivnom režimu. Ova
činjenica je od velikog značaja stoga što omogućuje znatno veće ulazne struje IIH nego
modifikovana DTL familija. Tipična vrednost IIH je 67 μA, što je naravno znatno veće od
maksimalnih 5μA za DTL.
Ulazna struja IIL tipično iznosi oko 1mA i određena je niskim nivoom na makar jednom od
ulaza kola, kada T1 radi u zasićenju.
Da bi na izlazu kola vezali N istih takvih kola potrebno je da izlazni tranzistor T3 može da
primi struju NIIL.

3.4.2. Šotki TTL kolo (familija 74S)

Standardno TTL kolo, zbog sporog kočenja zasićenih tranzistora, ima relativno dugo vreme
propagacije signala. U cilju sprečavanja rada tranzistora u zasićenju mogu se upotrebiti Šotki
tranzistori, tj. bipolarni tranzistori čiji je kolektorski spoj premošćen Šotki diodom kao što je i
prikazano na sl.3.13.

41
Digitalna logička kola u bipolarnoj tehnologiji

Slika 3.13. (a) poprečni presek Šotki tranzistora, (b) Električni simbol Šotki tranzistora

Na slici 3.14 data je električna šema dvo-ulazno NI kola u 74S familiji

Slika 3.14. 74S NI kolo sa dva ulaza

Može se uočiti da je u izlaznom stepenu dioda D1 ovde zamenjena tranzistorom T4 čime je

povećan strujni kapacitet kada je na izlazu logička jedinica. Time je smanjeno vreme
uspostavljanja tpLH. Takođe uveden je i tranzistor T6 koji ima zadatak da ukine segment
između prelomnih tačaka 1 i 2 na karakteristici prenosa sa slike 3.12. T6 zapravo
onemogućava da T2 provede pre T3. To znači da je VIL povećano i da iznosi 1.3V. Izmenjen
je i napon VOL i iznosi 0.3V,jer T3 više neradi u dubokom zasićenju. Zbog uvođenja Šotki
tranzistora vreme kašnjenja je svedeno na 3ns. Zbog smanjenja vrednosti otpornika disipacija
kola je povećana i iznosi oko 20 mW.Ipak zbog smanjenog vremena kašnjenja proizvod snage
i kašnjenja kola je smanjen i iznosi 60pJ.

3.4.3. Šotki TTL kola sa smanjenom potrošnjom (familija 74LS)

TTL 74LS familija uvedena je sa ciljem da se smanji potrošnja standardnih TTL kola uz
zadržavanje približno istih dinamičkih osobina. Smanjenje potrošnje izvedeno je korišćenjem
većih otpornosti, a da nebi došlo do usporenja rada kola upotrebljeni su Šotki tranzistori.
Tako je realizovano kolo sa disipacijom od svega 2mW i kašnjenjem od 10 ns. Može se uočiti
da je prozvod snage i kašnjenja 5 puta manji nego kod standardnog TTL kola.

42
 Projektovanje mikroelektronskih kola

Na slici 3.22 data je šema dvo-ulaznog NI kola u 74LS familiji. Osnovne razlike su u
konstrukciji ulaznog stepena koji je umesto sa multiemiterskim tranzistorom, sada realizovan
sa Šotki diodama.Takođe vrednosti otpornosti su oko 5 puta veće nego kod standarnog TTL
kola. U izlaznom stepenu ubačene su diode D3 i D4 koje dodatno ubrzavaju rad.

Slika 3.15. TTL 74LS NI kola sa 2 ulaza

Prenosna karakteristika kola prikazana je na slici 3.16. Karakteristični naponi su:

VIL = 2V BET − V DS = 0.9V (3.19)

VOH = VCC − V BET = 4.3V (3.20)

VIH = 2VBE − V DS = 1.1V (3.21)

VOL = VCES = 0.3V (3.22)

Slika 3.16. Prenosna karakteristika 74LS NI kola sa 2 ulaza

TTL LS kola se odlikuju povećanim izlaznim faktorom grananja, koji iznosi oko 20.

43
Digitalna logička kola u bipolarnoj tehnologiji

3.4.4. 74AS familija

Kola 74AS familije predstavljaju usavršenu verziju Šotki TTL kola. Na slici 3.17 prikazano je
tipično NI kolo sa 2 ulaza iz 74AS familije.
Osnovna razlika je u tome što je multiemitorski tranzistor na ulazu zamenjen Šotki diodama.
Takođe je dodata i dioda D3 radi ubrzanja prelaza sa logičke jedinice na logičku nulu na
izlazu. Smanjene su i dimenzije tranzistora, čime su ubrzani i prelazni procesi.Ukupni rezultat
ovih promena je skraćenje vremena propagacije na svega 1,5ns uz istu disipaciju od 20mW
kao kod 74S familije. Ovo su danas najbrža TTL kola. Proizvod snage i kašnjenja iznosi 30pJ.

Slika 3.17. 74AS NI kolo sa 2 ulaza

3.4.5. 74ALS familija

Kola 74ALS familije razvijena su istovremeno kad i kolo 74 AS familije. ona zapravo
predstavljaju poboljšanju verziju familije 74LS.
Na slici 3.18 prikazano je dvo-ulazno 74ALS NI kolo.
Osnovnu razliku predstavlja realizacija ulaznog stepena, gde su diode zamenjene pnp
tranzistorima T1 i T2 koji smanjuju ulaznu struju na polovinu i tako povećavaju izlazni
faktor granjanja na 40. Tranzistor T3 povećava strujnu pobudu izlaznog stepena i time
ubrzava rad kola.
Šotki diode D1 i D2 služe za brzo kočenje tranzistora T4 kada ulaz prelazi sa logičke jedinice
na logičku nulu. Rezultat ovih izmena je vreme propagacije od 4ns i disipacija kola od 1
mW.

44
 Projektovanje mikroelektronskih kola

Slika 3.18: 74 ALS NI kolo sa 2 ulaza

3.4.6. Uporedne karakteristike TTL familija logičkih kola

U tabelama 3.3 i 3.4 date su uporedne statičke i dinamičke karakteristike realizacije dvo-
ulaznog NI kola u svim TTL familijama.

Tabela 3.3.

Tabela 3.4

45
Digitalna logička kola u bipolarnoj tehnologiji

3.5. ECL kola

ECL (emitter-coupled logic)predstavlja familiju digitalnih integrisanih kola koja se zasniva na

kolu sa uparenim zajedničkim emitorima. Šema tog kola prikazana ne na slici 3.19.

Slika 3.19. Strujni prekicač (kolo sa uparenim emitorima)

ECL familija odlikuje se veoma velikom radnom brzinom, tako da se njihova radna ulestanost
približava 1 GHz-Velika brzina rada posledica je toga što tranzistori prikazanog kola
nemogu da rade u režimu zasićenja.Princip rada kola sa slike 3.19 je sledeći. Za ulazni napon
Vu=1V,T2 će voditi dok će T1 biti isključen. Stoga važi:
Vi1 = VCC = 5V (3.23)
Vi 2 = VCC − I C 2 RC 2 = 3V (3.24)
Za ulazni napon Vu=1V situacija će biti obratna, tj. T1 će voditi dok će T2 biti isključen.
Tako će izlazni naponi biti:
Vi1 = VCC − I C 2 RC 2 = 3V (3.25)

Vi 2 = VCC = 5V (3.26)
Struja strujnog izvora IEE teći će kroz T1 ili kroz T2 u zavisnosti od toga da li je napon na
ulazu Vu veći ili manji od VR.Vrednosti karakterističnih napona su:
VIL = V R − 100mV (3.27)

VIH = V R + 100mV (3.28)

VOH = VCC (3.29)

RC
VOL = VCC − (VR − V EE ) (3.30)
RE

Možemo uočiti da je širina prelazne oblasti samo 200 mV .

46
Regenerativna logička kola

Slika 4.17. Jednostavan NMOS D FF za LSI primenu

4.9. CMOS kola

Jednostavan SR leč realizovan CMOS NILI kolima prikazan je na slici 4.16(d), a CMOS D
FF sa pozitivnim ivičnim okidanjem na slici 4.18. električna šema tog kola jednostavno je
izvedena iz logičkog dijagrama.

(a) (b)

(c)
Slika 4.18. CMOS D FF sa pozitivnim ivičnim okidanjem, (a)Logička šema,
(b) Logički simbol, (c) Šema kola

70