Download as pdf or txt
Download as pdf or txt
You are on page 1of 1

SVEUČILIŠTE U SPLITU – FAKULTET ELEKTROTEHNIKE STROJARSTVA I BRODOGRADNJE

DIGITALNA ELEKTRONIKA / DIGITALNA TEHNIKA


LABORATORIJSKE VJEŽBE
1. TEHNOLOŠKA REALIZACIJA LOGIČKIH VRATA
Zadatak 1: Za TTL, LSTTL, OCTTL i CMOS invertore na laboratorijskom modelu izmjeriti vremena
kašnjenja, struju potrošnje, ulazne i maksimalne izlazne struje, te izračunati faktore grananja,
potrošnju i mjeru kvalitete sklopa.

Rezultati mjerenja i izračuna:

ICC Iil Iih IolM IohM FGl FGh FG Pd tdhl tdlh K


[mA] [mA] [mA] [mA] [mA] [mW] [ms] [ms] [nJ]

TTL

TTL-OC
TTL-LS

CMOS
CMOS 10kHz

CMOS 1MHz

Zadatak 2: Za osnovne logičke sklopove (vrata) na lab. modelu snimiti tablice istine i nacrtati simbol:

I ILI NI NILI isključivo ILI isključivo NILI pojačalo invertor


x1 x2 (AND) (OR) (NAND) (NOR) (XOR) (XNOR) f(x2) f(x2)

0 0

0 1

1 0

1 1

Simbol:

Zadatak 3: Napisati zaključak:


a) Usporediti rezultate mjerenja za struju potrošnje ICC. Kakva je ovisnost struje potrošnje
CMOS tehnologije o frekvenciji ?
b) Usporediti vremena kašnjenja. Posebno komentirati rezultate za TTL-OC tehnologiju.
c) Koja je tehnologija najbolja s obzirom na izračunati K ?

IME I PREZIME GRUPA DATUM OCJENA

You might also like