CHƯƠNG 4: BIẾN ĐỔI TƯƠNG TỰ SỐ VÀ GHI NHẬN TIN TỨC SỐ

§4.1. ĐẾM XUNG

1. Triger (Flip-Flop)
1.1. Định nghĩa và phân loại
Trigger (Flip-Flop) là phần tử có hai trạng thái bền (0 và 1) thường được sử dụng để
lưu trữ (nhớ) trạng thái. Trigger thường có ký hiệu như hình sau:
Đặc điểm
- Có hai rối ra Q và Q Pr
- Có 1 hoặc 2 lối vào điều khiển
- Có lối vào Set (Preset) để xác lập Q=1 J Q
- Có lối vào Reset (Clear) để xác lập Q=0
K
- Có lối vào xung đồng bộ Clock JK-FF
Ck Q
Tín hiệu điều khiển có thể là theo mức
hoặc theo sườn xung như sau:
Clr
- Theo mức thấp
- Theo mức cao
- Theo sườn tăng Hình 4.1. Ký hiệu Trigger
- Theo sườn giảm
Phân loại
- Phân loại theo chức năng hoạt động: T-Trigger, D-Trigger, JK-Trigger và RS-
Trigger.
- Phân loại theo cách thức hoạt động:
o Trigger hoạt động không đồng bộ: Các tín hiệu ĐK làm chi Trigger hoạt động
đúng mà không cần tín hiệu đồng bộ.
o Trigger hoạt động đồng bộ: Trigger hoạt động đúng khi và chỉ khi có tín hiệu
đồng bộ đúng theo yêu cầu. Cách phân loại này có hai kiểu: đồng bộ thường và
đồng bộ chủ tớ (Master-Slave).
1.2. RS-Trigger
RS-Trigger có cấu như hình vẽ
Trong đó R là lối vào Reset
S là lối vào Set
Q là lối ra
𝑄 là lối ra đảo

Hình 4.2. RS Trigger

Bảng chân lý của RS-Trigger giải thích rõ quá trình hoạt động của RS-Trigger.
1
 Bảng 4.1: Bảng chân lý của RS-Trigger
R S Q Q
0 0 x x
0 1 1 0
1 0 0 1
1 1 0 0

Từ sơ đồ cấu tạo ta thấy RS-Trigger được tạo từ các cổng NOR (có thể thay thế cổng
NOR bằng cổng NAND và bảng chân lý sẽ có giá trị ngược lại), muốn để Trigger lật trạng
thái ta cần phải đưa lần lượt mức 1 vào lối vào R và S. Vì vậy RS-Trigger thường được dùng
để tạo tín hiệu điều khiển.
Ví dụ: tín hiệu Start vào S thì tín hiệu Stop được đưa vào lối R, tín hiệu ra từ Q được
dùng để điều khiển các sơ đồ khác.
1.3. D-Trigger
Ký hiệu
Trong đó: S là lối Set
R là lối Reset
D là lối vào Data
CLK là lối xung vào
Q là lối ra
𝑄 là lối ra đảo

Sơ đồ cấu tạo của D-Trigger

Nhìn vào sơ đồ cấu tạo ta thấy D-
Trigger gồm một số cổng logic
mắc vào sơ đồ RS-Trigger như
hình vẽ. Với D là lối vào điều
khiển còn E là lối cấp xung
Clock.

Hình 4.3. Ký hiệu D-Trigger

2
 Bảng 4.2: Bảng chân lý của D-Trigger
R S D Clk Q Q
x x x x 0 1
0 1 x x 1 0
1 0 x x 0 1
1 1 1 1 0

1 1 0 0 1

1 1 x 1 0

1 1 x x 0 1

Dựa vào bảng chân lý ta thấy nếu lối vào R bằng 0 thì D-trigger sẽ trở về lại trạng thái
ban đầu (lối ra Q = 0) được gọi là trạng thái xác lập hay xóa Trigger.
Nếu lối vào S và R có giá trị bằng 1, lúc này tín hiệu tại lối vào D và lối ra Q có cùng
giá trị tuy nhiên giá trị của Q xuất hiện trễ hơn giá trị tại D một khoảng thời gian chuyển mạch,
nên D-Trigger còn được gọi là Trigger trễ.
1.4. JK-Trigger
Ký hiệu của HK-Trigger được mô tả trên hình 4.4.
Trong đó: S là lối Set
R là lối Reset
J, K là lối vào điều khiển
CLK là lối xung vào
Q là lối ra
𝑄 là lối ra đảo
Sơ đồ cấu tạo của JK-Trigger
Nhìn vào sơ đồ cấu tạo ta thấy JK-
Trigger bao gồm RS-Trigger có hai cổng
NAND (3 lối vào) được mắc ở lối vào Hình 4.4. Ký hiệu JK-Trigger
như hình vẽ. Trong đó một lối vào của
hai cổng NAND được nối chung để cấp
xung clock vào. Hình 4.4. Ký hiệu JK-Trigger

3
 Bảng 4.3: Bảng chân lý của JK-Trigger

Nhìn vào bảng chân lý ta thấy nếu các lối vào J, K, S đều ở mức cao thì khi có xung
cấp vào lối vào CLK ứng với mỗi sường tăng (hoặc giảm) của xung vào thì lối ra của Trigger
sẽ chuyển mức.
Phần tử đếm được tạo từ JK-Trigger bằng cách cho J, K, S lên mức cao sau đó cấp
xung đếm vào lối vào CLK.
2. Mạch đếm không đồng bộ
 Bộ đếm nhị phân không đồng bộ
Trigger và mạch chốt là yếu tố nhớ cơ bản của logic số. Trên cơ sở các yếu tố này có
thể xây dựng các bộ đếm, bộ nhân và bộ nhớ.
Mạch đếm đơn giản nhất bằng cách nối nối tiếp các D Trigger, mỗi một trigger có
đường phản hồi từ lối ra Q đảo trở về lối vào D. Bộ đếm như vậy trên hình sau

Hình 4.5. Bộ đếm không đồng bộ 4

Biểu đồ thời gian như sau bit

Hình 4.6. Giản đồ thời gian của bộ đếm không đồng bộ

4
 Trạng thái xuất phát nhờ tín hiệu xoá đưa bộ đếm về 0000. Mặt tăng đầu tiên của tín
hiệu CLK làm cho lối ra Q của trigger đầu tiên chuyển lên 1, đưa bộ đếm lên trạng thái 0001;
mặt tăng của xung CLK thứ hai làm lối ra của Trigger đầu tiên chuyển trạng thái về không, Q
đảo của trigger thứ nhất lên cao, vì Q đảo được nối trực tiếp với lối vào CLK của trigger thứ
hai làm cho trigger này chuyển lên 1 kết quả trạng thái bộ đếm 0010, quá trình cứ tiếp tục như
vậy đến xung thứ 16 bộ đếm quay về trạng thái 0000. Mạch đếm nhị phân 4bit này thực tế
gặp như 74HC93 hoặc bộ đếm 14bit CD4020.
 Bộ đếm thập phân không đồng bộ
Các bộ đếm nhị phân sử dụng rất nhiều trong nhiều lĩnh vực, tuy nhiên mã nhị phân có
rất nhiều hạn chế khi giao tiếp với con người. Cần có những bộ đếm trong mã thập phân, thông
thường vẫn dùng trigger để xây dựng, dùng 4 trigger cho một số thập phân gọi là bộ đếm hai
mười hay bộ đếm BCD. Bộ đến 4bit có thể đếm đến 16 giá trị, trong trường hợp này chỉ cần
đếm 10 giá trị (từ 0 đến 9), do đó cần bổ sung mạch phản hồi trong nội bộ 4 bit ứng với trạng
thái số 9 (1001) cho phép xung đếm tiếp theo tạo thành xung xóa để đưa bộ 4 bit đếm về
không.
Bộ đếm mười hay được sử dụng là mạch 74xx90, xem sơ đồ hình sau

Hình 4.7. Sơ đồ đếm 10 sử dụng 7490

3. Các bộ đếm đồng bộ
Trong bộ đếm đồng bộ xung nhịp CLK chung cho tất cả các trigger, bộ đếm như vậy
khắc phục hiện tượng xác lập lối ra không đồng thời, tuy nhiên làm chậm tốc độ đếm. Trạng
thái tiếp theo cần được xác định bởi trạng thái hiện tại.

Cổng
logic Trigger

Hình 4.8. Giản đồ của sơ đồ đếm đồng bộ

Khối logic tổ hợp sử dụng để xác định trạng thái tiếp theo từ các trạng thái hiện tại của
bộ đếm. Trạng thái tiếp theo được ghi vào bộ đếm bằng xung nhịp CLK. Ví dụ vi mạch
74HC161 là mạch đếm nối tiếp đồng bộ, có bổ sung thêm mạch xác lập và hai lối vào cho
phép đếm

5
 Hình 4.9. Sơ đồ đếm đồng bộ 4 bit
Bộ đếm đồng bộ cơ số khác và bộ đếm thuận nghịch
Trên hình sau là bộ đếm đồng bộ cơ số 9 trên bộ đếm cơ số 16 74HC163.

Hình 4.10. Sơ đồ đếm cơ số 9

Một vài bộ đếm có khả năng đếm thuận nghịch, sử dụng hai tín hiệu điều khiển đếm
thuận và đếm nghịch, như các mạch 74LS 193, 74LS168.

6
 §4.2. ĐO TẦN SỐ TRUNG BÌNH
1. Khái niệm chung
Đo tần số trung bình là xác định số xung trung bình trong một đơn vị thời gian. Kết
quả thu được có thể biểu thị ở dạng tương tự hoặc dạng số. Theo định nghĩa dòng điện I chảy
vào máy đếm bằng I = Q = nqo như vậy nếu đo được I biết qo ta sẽ có thể tính được số xung
trung bình n.
Khi qo không đổi thì I tỷ lệ tuyến tính với n ta có máy đo trung bình tuyến tính còn khi
I với n không tuyến tính thì ta có máy đo tần số trung bình không tuyến tính.
Cấu trúc của máy đếm xung trung bình gồm 2 phần (có sơ đồ khối như hình vẽ): bộ
chuẩn điện tích và bộ tích lũy điện tích.
- Bộ chuẩn diện tích qo: có chức năng tạo ra một điện tích chuẩn qo(có cùng biên độ
và độ rộng xung) mỗi khi có 1 xung vào lối vào của bộ chuẩn điện tích.
- Bộ tích lũy điện tích và chỉ tị kết quả: điện tích qo từ bộ chuẩn xung có thể được tũy
lũy nhờ một bộ tích phân (tạo ra điện tích Q trên tụ tích phân sau thời gian t) và
dùng đồ hồ đo điện áp trên tụ tích phân để hiển thị kết quả

Hình 4.11. Sơ đồ chuẩn xung

Độ sai lệch lớn nhất là:
ln 2

2nRC
Khi tần số nhỏ để phép đo càng chính xác thì cần phải chọn RtpCtp càng lớn càng tốt.
Đầu tiên ta sẽ xác định giá trị của Rtp trước sau đó mới tính giá trị của Ctp.
Một số vấn đề:
- Độ ổn định của qo, vì giá trị của qo phụ thuộc vào cường độ dòng điện và độ rộng
tx của xung, và rất khó để ổn định độ rộng xung t x của tín hiệu do đó điện tích qo sẽ
thay đổi.
- I không tuyến tính với n do khi điện áp trên tụ tăng dần tốc độ nạp điện tích của tụ
điện sẽ không còn như cũ nữa.
2. Sơ đồ đo tần số trung bình dùng tụ định liều
Nguyên lý: để khắc phục 2 vấn đề trên việc chuẩn điện tích được thực hiện bởi tụ định
liều. Với mỗi xung vào thì tụ định liều nạp 1 lượng điện tích ko đổi rồi sau đó chuyển hết vào
mạch tích phân
Sơ đồ như trên hình 4.11.

7
 Hình 4.11. Sơ đồ đo tần số dùng tụ định liều
Khi không có xung thì Uc2 = 0 và Uc3 = 0 với C2 là tụ định liều C3 là tụ tích phân. Còn
khi có xung vào, tụ C2 được nạp qua diode D1. Nếu ta chọn t x>C2(R3+rd) thì điện tích mà tụ
C2 tích lũy được là qo = UmC2
Hết xung vào D1 bị khóa còn D2 mở. Điện tích trên tụ sẽ được phân chia cho tụ C3 khi
đó điện tích trên C3 sẽ là Qtp = qoC3/(C2+C3). Do C3>>C2 nên Q~qo toàn bộ điện tích trên C2
sẽ chuyền sang C3. Nếu có n xung vào tương tự ta sẽ thu được điện tích tổng trên C3 = nC2
với C2 đã chuẩn ta sẽ tính được n.
Trên thực tế I không tỷ lệ tuyến tính với n do đó phương pháp này gặp nhiều khó khăn
khi ứng dụng trong thực tế. Do đó phương pháp hay được dùng là cấp xung vuông vào các sơ
đồ đếm như đã học ở phần trước, đây là phương pháp đơn giản có độ chính xác cao và rất dễ
dàng cho việc lưu trữ cũng như hiển thị kết quả.

8
 §4.3. BIẾN ĐỔI TƯƠNG TỰ SỐ VÀ SỐ TƯƠNG TỰ
Ngày nay khi kỹ thuật số hóa, tin học trở nên rất phát triển thì xu thế chung của các hệ
điều khiển là các hệ kỹ thuật số. Do đó vấn đề quan trọng là phải biến đổi được tí hiệu tương
tự từ cảm biến sang dạng tín hiệu số.
Thiết bị dùng để biến đổi tín hiệu tương tự sang dạng tín hiệu số được gọi là ADC
(Analog-to-Digital Converter). Ngược lại thiết bị sử dụng để biến đổi tín hiệu số sang tín hiệu
tương tự được gọi là DAC (Digital-to-Analog Converter).
Sơ đồ điển hình của một giao diện điển hình của một hệ thống bao gồm: cảm biến, thiết
bị điều khiển và thiết bị được điều khiển được mô tả như hình sau:

Cảm
biến

Hình 4.12. Giao tiếp giữa cảm biến và thiết bị điều khiển
Thông thường lối vào tương tự của các ADC khoảng từ giá trị min vài trăm mV đến
giá trị max hàng chục von; lối ra số N từ 1K đến 8K; độ rộng kênh (đơn vị số hóa- lượng tử
hóa) được tính như sau:

U 
U max  U min 
N
Độ phi tuyến tích phân: Trong thực tế đường biến đổi không tuyến tính (Hàm số tương
quan giữa thế vào và số kênh ra không tuyến tính) N = f (U) không phải là hàm bậc nhất đơn
giản. Sự sai khác này gây ra độ phi tuyến tích phân, độ phi tuyến tích phân cho phép biến đổi
từng kênh được tính theo công thức sau:

tp 
U i  U i' 
Ui
Ở đây Ui = KMi là giá trị biên độ lý tưởng, biến đổi tuyệt đối tuyến tính; còn U’i =
K’Mi là giá trị biên độ biến đổi thực. Độ phi tuyến tích phân của toàn phổ được lấy giá trị max
của gía trị lệch từng kênh, và được tính theo công thức sau:

tp max 
U i  U i' 
max

Ui
Tham số này rất quan trọng trong các bài toán nhận diện các đồng vị phóng xạ qua bài
toán phân tích phổ năng lượng.
9
 Độ phi tuyến tích phân của ADC tp thông thường có giá trị từ 0,5% đến 0,05%.
Độ phi tuyến vi phân: Độ phi tuyến vi phân đánh giá độ đồng nhất của độ rộng các
cửa sổ năng lượng (độ rộng kênh), được tính theo công thức sau:

 vpmax 
 U i max  U 0 
U0
Ở đây, Uimax là độ rộng kênh lớn nhất tìm thấy, Uo là độ rộng kênh trung bình của
phép biến đổi.
Tham số này rất quan trọng trong các bài toán xác định hoạt độ các đồng vị phóng xạ
qua bài toán phân tích phổ năng lượng.
Độ phi tuyến vi phân của các ADC ηvpthông thường có giá trị từ 2% đến 0,2%.
Thời gian biến đổi: Tham số này rất quan trọng khi lựa chon loại ADC cho các bài toán
khác nhau, và giá trị từ vài chục ns đến vài trăm s tùy theo loại ADC.
Đối với Wilkinson ADC thời gian biến đổi tính theo công thức sau:
tbđ = N.T
N là số kênh biến đổi, T là chu kỳ máy phát xung;
Đối với ADC gần đúng liên tiếp tùy theo số bit của ADC ví dụ như ADC 4K là 12 bit
có thời gian biến đổi theo công thức sau:
tbđ = P.T
P là số bit, T là chu kỳ máy phát nhịp
Đối với ADC biến đổi trực tiếp (Flash ADC) thời gian biến đổi không phụ thuộc số
kênh, số bit biến đổi mà tùy thuộc độ phản ứng của vi mạch cấu tạo ADC.
1. DAC
1.1. DAC R/2nR
Sơ đồ nguyên lý của DAC R/2nR có dạng như hình vẽ:

Tín
hiệu số

Hình 4.13. Sơ đồ DAC R/2nR

Sơ đồ là mạch cộng với điện trở hồi tiếp là R và các điện trở đầu vào lần lượt là R, 2R,
4R… Các giá trị điện trở của R được chọn bằng 2n×R với n là số thứ tự của kênh nối tới các
bit tương ứng (kênh nối với bit có trọng số cao nhất (MSB) có n = 0). Ví dụ như trên hình vẽ
là bộ biến đổi DAC 3 bit điện áp ra sẽ được tính như sau:
10
  1 1 
Vout    V1  V2  V3 
 2 4 
Với Vi (i = 1,2,3) = 0V nếu mức vào là mức 0,
Vi = 5V nếu mức vào là mức 1
Thay đổi giá trị của điện trở hồi tiếp R trong khi giữ nguyên giá trị của điện trở đầu
vào ta sẽ thay đổi được điện áp ra của DAC như bảng sau:
Tín hiệu tương tự
Tín hiệu số
R = 1k R = 800
000 0.00V 0.00V
001 -1.25V -1.00V
010 -2.50V -2.00V
011 -3.75V -3.00V
100 -5.00V -4.00V
101 -6.25V -5.00V
110 -7.50V -6.00V
111 -8.57V -7.00V
Một số vấn đề của DAC này như sau:
- Tín hiệu số lối vào thường nằm trong một giải, ví dụ các giá trị mức 1 có điện áp
dao động trong khoảng 4.8 đến 5.2V. Rõ ràng. sự thay đổi này sẽ làm thay đổi tín
hiệu ra với cùng một giá trị đầu vào của tín hiệu số. Do đó, tầng đầu vào của bộ
DAC cần phải được trang bị các phần tử CMOS đứng trước điện trở như hình vẽ
nhằm ổn định điện áp của mức logic cho đầu vào DAC.
- Muốn nâng cao độ phân giải của DAC (8bit, 12bit) ta cần tăng thêm tương ứng số
kênh đầu vào bộ cộng (8 kênh, 12 kênh).
- Giá trị các điện trở của ADC tăng dần (theo 2n) do đó độ chính xác của giá trị điện
trở cũng phải tăng tương ứng (để đảm bảo được sai số). Do đó rất khó để đảm bảo
độ chính xác của tín hiệu ra giữa các phép biến đổi. Một phương pháp để xử lý đó
là sử dụng các điện trở mắc nối tiếp như hình vẽ.

Tín hiệu
số

Hình 4.14. Sơ đồ thay giá trị điện trở bậc cao bằng một số điện trở nối tiếp

11
 Sơ đồ này nâng cao độ chính xác của phép biến đổi nhưng khá cồng kềnh và đặc biệt
không thể áp dụng cho các DAC có độ phân giải cao.
1.2. DAC R/2R
Sơ đồ của kiểu DAC này có dạng như sau:

Tín
hiệu số

Hình 4.15. Sơ đồ DAC R/2R (bậc thang)

Về mặt toán học thì kiểu DAC này phức tạp hơn so với DAC R/2 nR (cần sử dụng định
lý Thevenin để tính toán) nhưng nó có ưu điểm hơn là nó không cần sử dụng điện trở có giá
trị cao đo đó số lượng điện trở cần thiết giảm đi rất nhiều, đặc biệt hữu dụng đối với các DAC
có độ phân giải cao.
Điện áp lối ra
 1 1 
Vout    V1  V2  V3 
 2 4 
Để nâng cao độ phân giải của DAC ta chỉ cần thêm kênh đầu vào với điện trở vào là
2R và điện trở phân áp là R ở phía trước điện trở nối đất 2R.
Với điện trở hồi tiếp có giá trị bằng 2R thì điện áp ra nằm trong khoảng từ 0 đến -8.75V
khi các giá trị của tín hiệu số 3 bit đi vào lối vào DAC. Nếu giảm giá trị điện trở hồi tiếp xuống
1.6R thì điện áp ra sẽ nằm trong khoảng từ 0 đến -7V.
2. ADC
2.1. ADC biến đổi trực tiếp (Flash ADC)
Sơ đồ Flash ADC (3 bit) có cấu tạo gồm 7 bộ so sánh như hình vẽ, tín hiệu tương tự
lối vào sẽ được so sánh bởi 7 bộ so sánh này. Điện áp tham chiếu của 7 bộ so sánh được cấp
bởi điện áp tham chiếu tổng Vref phân chia cho mỗi bộ so sánh sử dụng 7 điện trở phân áp có
giá trị bằng nhau nhằm mục đích tạo điện áp so sánh tăng dần (U, 2U, 3U…) cho mỗi bộ so
sánh. Đầu ra của bộ so sánh được nối với đầu vào của cổng OR loại trừ, tín hiệu ra khỏi cổng
OR là mức 1 khi và chỉ khi một trong đầu vào của cổng là mức 1 (đầu còn lại là mức 0).
Khi có tín hiệu được cấp vào lối vào của ADC, giá trị điện áp của tín hiệu này sẽ được
so sánh với điện áp so sánh trên từng cổng so sánh, nếu giá trị điện áp này lớn hơn điện áp so
sánh trên cổng so sánh nào thì cổng đó sẽ cho ra mức cao (mức 1). Nhằm mục đích chỉ để
12
cổng so sánh với tín hiệu vào nằm trong khoảng biên độ từ U n đến Un+1 xuất ra mức cao, cổng
OR loại trừ (XOR) sẽ được sử dụng để chọn lọc tín hiệu lối ra của hai cổng so sánh liên tiếp
nào mà có mức logic là 1 và 0, cổng XOR sẽ xuất tín hiệu mức cao vào bộ giải mã sau đó xuất
tín hiệu ra lối ra.

Bộ giải
mã 8
dây/3
Tín hiệu ra
dây

Hình 4.16. Sơ đồ Flash ADC (3 bit)

Sơ đồ tín hiệu vào ra của Flash ADC được thể hiện như hình vẽ:

Hình 4.17. Tín hiệu vào (trên) và tín hiệu ra (dưới) của Flash ADC
13
 Tín hiệu ra

Điện trở
kéo

Hình 4.18. Sơ đồ giải mã của ADC

Sơ đồ của bộ giải mã sử dụng các diode để xuất tín hiệu sang dạng mã nhị phân như
hình vẽ. Diode ngăn cản điện áp cao chạy ngược về chân ra của cổng XOR.
Sơ đồ Flash ADC có ưu điểm là rất đơn giản, và tốc độ chuyển đổi rất cao, tốc độ
chuyển đổi cỡ vài chục ns. Tuy nhiên loại ADC này có nhược điểm trước hết là rất cồng kềnh
và khó đạt được độ phân giải tốt (nếu ADC 8-bit thì cần tới 256 bộ so sánh). Ngoài ra Flash
ADC có độ tuyến tính không cao do sai số của điện trở phân áp.
2.2. Ramp ADC
Ramp ADC hay còn gọi là ADC cầu thang dốc hoặc đơn giản là ADC dạng đếm. Sơ
đồ nguyên lý của Ramp ADC được thể hiện qua sơ đồ sau:
Cấu tạo
- Bộ ĐK (Điều Khiển) dùng để cấp xung nhịp cho DAC.
- DAC là bộ biến đổi tín hiệu số-tương tự, có vai trò nhận xung nhịp từ bộ ĐK,
biến đổi sang tín hiệu tương tự rồi đưa vào bộ so sánh để so sánh với tín hiệu
vào.

14
 - Bộ so sánh dùng để so sánh tín hiệu vào với tín hiệu ra từ DAC, tín hiệu ra từ
bộ so sánh được dùng để điều khiển khối ĐK và thanh ghi.
- Thanh ghi sử dụng để xuất tín hiệu ra lối ra của ADC khi có lệnh từ bộ so sánh.

ĐK

Hình 4.19. Ramp ADC

 Hoạt động:
Khi tín hiệu cần biến đổi được cấp vào đầu vào của bộ so sánh thì bộ điều khiển bắt
đầu cấp tín hiệu dạng nhị phân (tín hiệu số 2-bit, 4-bit hoặc 8-bit…), tín hiệu này được biến
đổi thành tín hiệu tương tự và đưa vào một đầu của bộ so sánh (giá trị điện áp tăng dần). Giá
trị số đếm nhị phân này cũng được ghi đè vào bộ nhớ của khối thanh ghi nhưng chưa xuất ra
lối ra ADC. Khi tín hiệu lối ra của ADC có biên độ bằng với tín hiệu lối vào còn lại của bộ so
sánh thì đầu ra của bộ so sánh nhảy mức (từ 1 về 0), xung này được cấp vào bộ ĐK để dừng
việc cấp tín hiệu vào DAC (và reset giá trị số đếm nhị phân này về 0) đồng thời cấp cho thanh
ghi để xuất tín hiệu lối ra của bộ ĐK. Giá trị của tín hiệu số này chính là giá trị được chuyển
đổi thành tín hiều số của tín hiệu tương tự đầu vào.
Để ADC có thể hoạt động thì một xung nhịp phải được cấp vào bộ điều khiển (để cấp
giá trị nhị phân cho ADC). Tốc độ chuyển đôi của ADC phụ thuộc vào tốc độ của xung nhịp
cấp cho khối điều khiển.

15
 Hình 4.20. Tín hiệu vào (trên) và tín hiệu lối ra (dưới) của ADC
Ramp ADC là loại ADC đơn giản, có độ tuyến tính tốt hơn so với Flash ADC nhưng
có nhược điểm là sau khi kết thúc quá trình chuyển đổi bộ ĐK phải bắt đầu đếm lại từ đầu do
đó thời gian lấy mẫu (sampling time) tương đối chậm và không đều (thời gian lấy mẫu phụ
thuộc vào biên độ của tín hiệu cần lấy mẫu).
2.3. ADC xấp xỉ liên tiếp (Successive Approximation ADC)

Hình 4.21. Sơ đồ ADC xấp xỉ liên tục

ADC xấp xỉ liên tiếp có cấu tạo như hình vẽ, đây là sơ đồ cải tiến của Ramp ADC bằng
cách thêm một thanh ghi đặc biệt gọi là thanh ghi xấp xỉ liên tiếp (Successive Approximation
Register – SAR) bộ điều khiển của Ramp ADC. Thay vì việc đếm tuần tự như trong Ramp
ADC, ADC xấp xỉ thay đổi giá trị từng bit một bắt đầu từ bit có trọng số cao nhất sau đó lần
lượt so sánh với tín hiệu vào. Ví dụ khi có tín hiệu vào bit có trọng số lớn nhất của SAR
chuyển lên 1 tạo ra một điện áp lối ra DAC (giá trị này bằng ½ giá trị điện áp toàn thang của

16
DAC), điện áp DAC này sau đó được đưa vào bộ so sánh để so sánh với tín hiệu vào. Nếu giá
trị điện áp này lớn hơn biên độ tín hiệu lối vào thì giá trị của bit cao nhất vẫn giữ ở mức 1,
tiếp theo tăng bit có trọng số cao thứ 2 lên 1. Nếu tín hiệu vào lớn hơn giá trị phải hồi từ DAC
thì giá trị của bit cao nhất nhảy về 0 và bít có trọng số cao thứ 2 sẽ được kéo lên 1, sau đó giá
trị mới xuất ra từ DAC lại được đưa về so sánh với tín hiệu vào. Quá trình này được lặp lại
tới khi ghi xong giá trị của bit có trọng số thấp nhất. Giá trị từng bit lần lượt được nạp vào
thanh ghi SRG, kết thúc quá trình thanh ghi SRG sẽ xuất tín hiệu ra lối ra của ADC.
Mặc dù ADC xấp xỉ liên tục có độ tuyến tính và độ chính xác không cao bằng Ramp
ADC nhưng nó có ưu điểm là thời gian biến đổi nhanh (thời gian biến đổi chỉ là thời gian biến
đổi số bit của bộ đếm thay vì đếm tuần tự liên tục), thời gian lấy mẫu tín hiệu đồng đều do đó
ADC xấp xỉ liên tiếp hay được sử dụng trong thực tế.

Hình 4.22. Tín hiệu vào (trên) và tín hiệu ra (dưới) của ADC xấp xỉ
2.4. ADC theo dõi (Tracking ADC)
Đây cũng là một biến thể của Ramp ADC, trong đó loại bỏ thanh ghi và thêm vào bộ
kiểm soát đếm thuận/nghịch (U/D) vào bộ điều khiển của Ramp ADC.
Vì không có thanh ghi ở lối ra nên số đếm từ bộ điều khiển sẽ được xuất trực tiếp ra
lối ra của ADC.

Lối ra của bộ so sánh được nối vào bộ điểu khiển đếm thuận/nghịch. Khi tín hiệu hiệu
cần biến đổi được cấp vào lối vào ADC, bộ đếm bắt đầu hoạt động làm cho giá trị lối ra của
DAC tăng dần và đi vào bộ so sánh. Khi tín hiệu từ DAC vượt quá giá trị của tín hiệu vào thì
bộ đếm sẽ đếm ngược lại, làm cho tín hiệu từ DAC lại nhỏ hơn tín hiệu vào do đó đầu ra của
của bộ so sánh lại đảo mức làm đảo chiều đếm của bộ đếm. Giá trị lối ra luôn bám theo mức
biên độ của tín hiệu lối vào, do đó ADC này được gọi là ADC theo dõi. Đặc điểm tín hiệu vào
ra của ADC có dạng như sau:

17
 Tín hiệu
ra

Hình 4.23. Cấu tạo Tracking ADC

Hình 4.24. Tín hiệu vào (trên) và tín hiệu ra (dưới)

Đặc điểm của ADC này là số đếm cho điểm lấy mẫu tiếp theo bắt đầu ngay từ số đếm
của điểm lấy mẫu trước đó (do tác dụng của bộ điều khiển đếm xuôi ngược) nên loại ADC
này có là tốc độ lấy mẫu cực nhanh, giá trị của tín hiệu lấy mẫu được cập nhật liên tục rất phù
hợp cho việc lấy mẫu các tín hiệu nhanh. Tuy nhiên cần phải lưu ý khi ADC bắt đầu hoạt động
thì tín hiệu ban đầu (trước khi điện áp ra của ADC bắt kịp tín hiệu vào) là vô nghĩa, do đó
ADC cần một khoảng thời gian trễ trước khi có thể lấy được tín hiệu ra.
2.5. ADC độ dốc hoặc ADC tích phân (Slope ADC)
Loại ADC này còn có tên là ADC độ dốc đơn hoặc ADC Wilkinson sử dụng nguyên
lý khác hoàn toàn so với Ramp ADC. Thay vì sử dụng DAC để tạo ra tín hiệu so sánh với tín
hiệu vào người ta sử dụng một bộ tích phân như hình vẽ để tạo ra tín hiệu răng cưa. Độ dốc
18
(sườn tăng) của tín hiệu răng cưa phụ thuộc vào giá trị điện áp tham khảo V ref cấp cho sơ đồ
tích phân.
Tín hiệu được cấp vào lối vào Vin của bộ so sánh làm cho lúc này bộ tích phân sẽ phát
xung răng cưa, xung này được đưa về đầu còn lại của bộ so sánh. Thời gian cần thiết để biên
độ xung răng cưa đạt tới giá trị của tín hiệu vào được đo bằng bộ đếm nằm trong khối điều
khiển (CTR). Khi biên độ xung răng cưa đạt tới giá trị của tín hiệu vào mạch so sánh sẽ xuất
tín hiệu dừng bộ đếm đồng thời điều khiển thanh ghi SRG xuất tín hiệu của bộ đếm ra lối ra
ADC, đây chính là tín hiệu số đã biến đổi từ tín hiệu tương tự lối vào.

Tín hiệu
ra

Hình 4.25. Sơ đồ ADC tích phân

Tín hiệu ra từ bộ so sánh đồng thời cũng có tác dụng xóa điện tích trên tụ C và xóa số
đếm của bộ đếm chuẩn bị cho phép đo tiếp theo. Đồ thị tín hiệu vào ra của ADC được mô tả
như hình vẽ:

Hình 4.26. Tín hiệu vào ra của ADC tích phân

ADC tích phân cho độ tuyến tính và độ chính xác cao hơn nhiều Ramp ADC, nên có
thể sử dụng rất tốt cho các tín hiệu có giá trị biên độ thay đổi liên tục. Tuy nhiên tốc độ lấy
mẫu của ADC này không cao nên gặp rất nhiều hạn chế khi làm việc với các ứng dụng đòi
hỏi tốc độ lấy mẫu lớn.

19
2.6. ADC Wilkinson
K1

K2

Hình 4.27. Sơ đồ khối của ADC Wilkinson

ADC Wilkinson có cấu tạo như hình vẽ, tín hiệu sẽ được đưa vào mạch thông qua cổng
tuyến tính và nạp cho tụ C. OP1 là mạch so sánh điện áp trên tụ điện với điện áp chuẩn V T.
Bộ điều khiển sẽ điều khiển đồng thời hai khóa điện tử K1 và K2.
Nguyên tắc hoạt động:
- Ở vị trí ban đầu khóa K1 đóng mạch và khóa K2 ngắt mạch. Xung clock từ khối phát
xung được cấp vào bộ điều khiển nhưng bộ điều khiển không cấp xung cho bộ đếm
nên bộ đếm chưa hoạt động.
- Khi có tín hiệu vào tụ C được nạp điện, do điện trở tầng vào của OP1 rất lớn và lúc này
khóa điện tử K2 phía nguồn dòng đang ngắt nên tụ C nhanh chóng được nạp điện. Qua
vị trí đỉnh xung nhờ có mạch phát hiện đỉnh báo cho bộ ĐK để điểu khiển khóa K1
ngắt và K2 đóng mạch, do đó điện tích trên tụ C bắt đầu phóng với dòng không đổi xác
định bằng giá trị của nguồn dòng. Khi tụ C bắt đầu phóng thì bộ đếm bắt đầu hoạt động
(đếm xung clock), đến khi điện áp trên tụ trở về 0 thì mạch so sánh OP1 sẽ báo tín hiệu
cho ĐK dừng bộ đếm và ghi (lưu) lại số đếm của bộ đếm).
- Thời gian phóng điện tích của tụ tùy thuộc và độ lớn của điện áp được tích trên tụ (biên
độ xung tới) do đó giá trị số đếm từ bộ đếm sẽ tỷ lệ với điện áp trên tụ điện hay nói
cách khác là tỷ lệ với biên độ đỉnh xung.
Lưu đồ hoạt động của Wilkinson ADC được mô tả như trong hình 4.28.:

20
 Ngưỡng dưới
Xung vào của bộ phân
biệt ngưỡng

Xung ra bộ phân
biệt ngưỡng

Tín hiệu
trên tụ điện

Xung đếm

Chu kỳ bộ nhớ

Tín hiệu ĐK cổng

TT

Thời gian ADC bận

Hình 4.28. Lưu đồ hoạt động của ADC Wilkinson

21
 §4.4. GHI VÀ NHỚ TIN TỨC SỐ

1. Thanh ghi dịch

Thanh ghi dịch là bộ có khả năng ghi nhớ và dịch bit dữ liệu (dịch trái hoặc dịch phải).
Thanh ghi dịch thường hoạt động với xung nhịp đồng bộ và nó có cấu tạo bởi n Flip-Flop (n
trạng thái hoặc n state) mắc nối tiếp hoặc song song.
Sơ đồ cấu tạo tổng quát của thanh ghi dịch có 4 trạng thái được trình bày như hình vẽ:

Hình 4.29. Cấu trúc thanh ghi dịch

Từ hình vẽ ta thấy thanh ghi dịch có thể được xây dụng theo các kiểu sau:
- Vào nối tiếp, ra nối tiếp.
- Vào song song, ra nối tiếp.
- Vào song song, ra song song.
- Vào nối tiếp, ra song song
Thanh ghi dịch được sử dụng để làm bộ nhớ kỹ số, truyền dữ liệu, biến đổi từ giao tiếp
song song sang nối tiếp và ngược lại.

Hình 4.30. Thanh ghi dịch vào nối tiếp ra nối tiếp sử dụng D-Trigger
 Cách ghi và dịch tin sử dụng thanh ghi dịch
- Giả sử ta có một thanh ghi dịch 4 bit như hình vẽ, xung clock được cấp cho cả
4 Flip-Flop (xung đồng bộ). Dữ liệu sẽ được cấp vào lối data in của thanh ghi
dịch hoặc từ các lối vào DA, DB, DB, DD tùy theo loại thanh ghi dịch là nối tiếp
hay song song. Tương tự lối ra cũng được lấy trên lối data out hoặc các lối ra Q
tùy theo loại thanh ghi dịch.
- Khi tín hiệu có sẵn ở lối vào data in (đối với loại vào nối tiếp), hết xung clock
đầu tiên tín hiệu sẽ xuất hiện ở lối ra của F-F thứ nhất, lối ra của F-F này chính
là lối vào của F-F thứ 2, hết xung clock thứ 2 thì tín dữ liệu vào sẽ xuất hiện trên
22
 lối ra của F-F 2. Cứ như vậy sau 4 chu kỳ của xung nhịp tín hiệu sẽ xuất hiện
tại lối data out (tại lối ra cuối cùng đối với đầu ra song song).
Ứng dụng của thanh ghi dịch:
- Mở rộng đường điều khiển ngoại vi.
- Chuyển đổi tín hiệu từ nối tiếp thành song song và ngược lại.
- Truyền, ghi nhớ tạm thời dữ liệu trước khi lưu trữ giúp tăng tốc thiết bị.
Các thanh ghi dịch thực tế:
- Loại vào ra nối tiếp: CD4006b (16 bit), CD4031 (64 bit).
- Loại vào song song ra nối tiếp: SN74ALS165, SN74ALS165 (8bit), 74LS674
(16 bit).
- Loại vào nối tiếp ra song song: SN74ALS164A, CD4094B (8 bit).
- Loại vào ra song song: SN74LS395A (4 bit).
2. RAM
a. Định ngĩa
RAM (viết tắt từ Random Access Memory trong tiếng Anh) là bộ nhớ cho phép truy
nhập ngẫu nhiên vào phân vùng bộ nhớ (truy cập dữ liệu bất kể dữ liệu đang nằm ở phân vùng
nào của bộ nhớ). Một đặc điểm của RAM là nó có tốc độ truy cập dũ liệu rất cao nhưng nó
không có khả năng lưu trữ dữ liệu vĩnh viễn như các loại bộ nhớ trực tiếp (bộ nhớ flash, ổ
cứng…) có nghĩa là khi ngừng cấp nguồn nuôi thì dữ liệu lưu trên RAM sẽ bị mất.
Cấu trúc của RAM bao gồm:
- Khối ma trận nhớ: đây là khối ghi nhớ dữ liệu nó gồm nhiều phần tử nhớ và được
sắp xếp dưới dạng ma trận. Mỗi phần tử nhớ sẽ ghi nhớ 1 bit dữ liệu và vị trí của
nó được xác định thông qua địa chỉ hàng cột. khi đọc-ghi dữ liệu trong RAM trước
tiên phải truy cập vào địa chỉ của nó trước.
- Khối giải mã địa chỉ: truy cập đến địa chỉ của ô nhớ theo số hàng và cột theo địa
chỉ được đưa vào.
- Khối vào ra: có chức năng đọc hoặc ghi dữ liệu.
- Khối điều khiển: điều khiển chế độ đọc hoặc ghi dữ liệu.
b. Phân loại RAM
 SRAM
SRAM (Static RAM) còn được gọi là RAM tĩnh có cấu tạo bởi một ma trận các khóa
điện tử có khả năng thiết lập trạng thái nhớ và giữ trạng thái nhớ. Trong SRAM thì khi khó
điện tử hở mạch tương ứng với mức 1 tương tự đóng mạch sẽ là mức 0.
Đặc điểm của SRAM:
- Kích thước lớn.
- Chế tạo phức tạp, đắt tiền.
- Tốc độ nhanh.
- Dung lượng thấp.

23
  DRAM
DRAM (Dynamic RAM) còn được gọi là RAM động, có cấu tạo bởi ma trận các tụ
tích điện. Khi tụ được nạp điện tích nhất định sẽ tương ứng với mức logic 1 còn khi tụ không
tích điện thì mức logic là 0. Một đặc điểm của DRAM là vì tụ không hoàn toàn được cô lập
do đó điện tích lưu trữ trên ma trận tụ điện không thể tồn tại được lâu (cỡ vài ms) nên phải
thường xuyên nạp lại điện tích chi ma trận tụ điện quá trình này được gọi là làm tươi (Refesh)
RAM.
Mặc dù DRAM cần phải Refesh lại liên tục và tốc độ cũng không được cao như SRAM
nhưng nó có ưu điểm là giá thành thấp, có thể dễ dàng chế tạo với dung lượng lớn.
3. ROM
a. Định nghĩa
Bộ nhớ chỉ đọc hay ROM (tiếng Anh: Read-Only Memory) là loại bộ nhớ không khả
biến dùng trong các máy tính hay hệ thống điều khiển, mà trong vận hành bình thường của hệ
thống thì dữ liệu chỉ được đọc ra mà không được phép ghi vào.
Không giống như RAM, thông tin trên ROM vẫn được duy trì dù nguồn điện cấp không
còn. Nó dùng cho lưu giữ mã chương trình điều hành và dữ liệu mặc định của hệ thống.
ROM, theo đúng nghĩa cũng như đối với các chip ROM thế hệ đầu, cho phép chỉ đọc
dữ liệu từ chúng, và chỉ cho phép ghi dữ liệu một lần, gọi là nạp ROM.
Do công nghệ phát triển và nhu cầu thực tế, các thế hệ ROM sau được chế tạo với khả
năng xoá được và nạp nhiều lần, mà việc thực hiện nạp ROM phải tuân theo quy trình đặc biệt
đặc trưng. Nó cho ra khả năng mềm dẻo trong việc sửa đổi tính năng vận hành của hệ thống
điều khiển.
b. Phân loại ROM
 PROM (Programmable Read-Only Memory) hay Mask ROM: Được chế tạo bằng các
mối nối (cầu chì - có thể làm đứt bằng mạch điện). PROM thuộc dạng WORM (Write-Once-
Read-Many). Chương trình nằm trong PROM có thể lập trình được bằng những thiết bị đặc
biệt. Loại ROM này chỉ có thể lập trình được một lần, và là rẻ nhất.

Hình 4.31. D23128C PROM trên bo mạch ZX Spectrum

 EPROM (Erasable Programmable Read-Only Memory): Được chế tạo bằng nguyên
tắc phân cực tĩnh điện. Loại ROM này có thể bị xóa bằng tia cực tím và ghi lại thông qua thiết
bị ghi EPROM.

Hình 4.32. EPROM được chế tạo bằng nguyên tắc phân cực tĩnh điện. Cửa sổ nhỏ
dùng để xóa bằng tia cực tím.
24
  EAROM (Electrically Alterable Read-Only Memory): Loại ROM này có thể thay đổi
từng bit một lần. Tuy nhiên quá trình viết khá chậm và sử dụng điện thế không chuẩn. Việc
viết lại EAROM không được thực hiện thường xuyên.

Hình 4.33. EAROM M58653

 EEPROM (Electrically Erasable Programmable Read-Only Memory): Được tạo bằng
công nghệ bán dẫn. Nội dung của ROM này có thể viết vào và xóa bằng phương pháp lập
trình (bằng điện).

Hình 4.34. EEPROM M24C02

25