DZ4

1. Napiši VHDL kod za JK-bistabil koji osim uobičajenih ulaza/izlaza sadrži i ulaze SET i RST
(asinkroni set i reset).
2. Napiši VHDL kod za 3-bitno brojilo prema gore/dolje koje ima mogućnost reseta, seta (postavlja
na 111) te mogućnost start/stop. Također, brojilo treba brojati frekvencijom 1000 puta manjom od
frekvencije signala takta koji se predaje kao ulaz. (nije potrebno pisati kod za djelitelj frekvencije,
nego ga samo treba pozvati (generički djelitelj))
3. Napiši VHDL kod za 4-bitno trčeće svijetlo. (U svakom trenutku svijetli jedna od 4 ledice, ledice
aktivne na '1', svijetlo „trči“ prema desno, izmjena se događa na padajući brid signala takta,
potrebno omogućiti i reset na stanje “1000“)
4. Pronađi i ispravi greške u sintaksi u kodu na slici.
5. (s ispita)
6. Za sklop opisan VHDL kodom na slici odredite vrijednosti signala clks u zadanim trenucima t.
JK_sync_cs predstavlja sinkroni JK bistabil s asinkronim resetom i setom te sa sljedećim
rasporedom ulaza/izlaza (J, K, CLK, RST, SET, Q, Qn). Qn predstavlja komplementirani izlaz Q.
CP ulazi bistabila su aktivni na rastući brid.
Rješenja:
1. (prvi način)
1. (drugi način)
2.

3.
4.
5.
6.