Ví dụ 1: Hãy thiết kế bộ giải mã địa chỉ cho bộ nhớ có dung lượng 4KB từ các IC nhớ

có dung lượng 2KB, biết địa chỉ cơ sở của bộ nhớ là 58000H và BGMĐC thiết kế bằng
các cổng logic cơ bản.
Input:
- Cbộ nhớ = 4KB
- CIC nhớ = 2KB
- ĐCCS = 58000H
- NAND
Giải:
B1: Xác định số đường địa chỉ trực tiếp
- Ta có CIC nhớ = 2KB = 2 * 210*B = 211B
 Có 11 đường địa chỉ trực tiếp: A0-A10
B2: Xác định số tín hiệu chọn chíp
- Ta có NIC = CBN / CIC = 4KB/ 2KB = 2 (IC)
 Cần có 2 tín hiệu chọn chíp: CS1 & CS2
B3: Phân giải địa chỉ cơ sở
ĐCCS A A A A A A A A A A A A A A A A A A A A ĐCRG
19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
58000H 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Bước 4
CS1min 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 58000H
CS1max 0 1 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 587FFH
+
1
CS2min 0 1 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 58800H
CS2max 0 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 58FFFH
B5: Vẽ mạch
D0 D0
IC IC
D7 nhớ D7 nhớ
A0 1 A0 2
IC Giải mã IC Giải mã
A10 A10
R/W R/W
CS CS

CS1 CS2
58000H- 58800H-
587FFH 58FFFH
A19 A19
A18 1 A18 1
A17 A17
A16 1 A16 1
A15 1 A15 1
A14 A14
A13 A13
A12 A12
A11 A11 1
M/IO 1 M/IO 1
 Ví dụ 2: Hãy thiết kế bộ giải mã địa chỉ cho bộ nhớ có dung lượng 4KB từ các IC nhớ
có dung lượng 2KB, biết địa chỉ cơ sở của bộ nhớ là 58000H và BGMĐC thiết kế bằng
các mạch logic tổ hợp.
Input:
- Cbộ nhớ = 4KB
- CIC nhớ = 2KB
- ĐCCS = 58000H
- 74LS138
Giải:
B1, B2, B3, B4:
ĐCCS A A A A A A A A A A A A A A A A A A A A ĐCRG
19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
58000H 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

CS1min 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 58000H
CS1max 0 1 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 587FFH

CS2min 0 1 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 58800H
CS2max 0 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 58FFFH
B5: Vẽ mạch

D0 D0
IC IC
D7 nhớ D7 nhớ
A0 1 A0 2
IC Giải mã IC Giải mã
A10 A10
R/W R/W
CS CS

CS1 CS2
58000H- 58800H-
587FFH 58FFFH

A11 A IC O0
A12 B giải O1
A13 C
mã O2
5V 138 O3
A19 0 IC Giải mã 138
G1 O4
A18 1 G2A O5
A17 0 G2B O6
A16 1 O7
A15 1
A14 0
M/IO