1.

DDR5 SDRAM
1.1 Định nghĩa
DDR5 SDRAM là bộ nhớ thế hệ tiếp theo và chắc chắn sẽ thay thế DDR4. DDR5 là
viết tắt của Double Data Rate 5 và SDRAM là viết tắt của Synchronous Dynamic -
Random Access Memory. Double Data Rate 5 là RAM thế hệ thứ năm hứa hẹn tốc độ
tuyệt vời bằng cách tăng gấp đôi băng thông. Nó cũng được tạo ra để giảm điện áp
mô-đun bộ nhớ, do đó sẽ giảm tiêu thụ điện năng.

Hình ảnh DDR5 SDRAM

1.2. Sự nâng cấp của DDR5

Dung lượng RAM tối đa gia tăng

Sự nâng cấp đáng kể nhất trên DDR5 đó là dung lượng RAM tối đa 1 thanh. Con số
này lên đến 128GB/thanh RAM, vượt trội so với 32GB của DDR4 và 8GB DDR3.
Điều này mở ra khả năng nâng cấp hệ thống lên một tầm cao với dung lượng RAM
cực khủng.

Tiết kiệm điện năng

Sau khi ra mắt, DDR5 mang lại những thông số kỹ thuật vượt trội so với DDR3 và
DDR4.
Điện áp mô đun trên DDR5 được giảm xuống 1.1V so với con số 1.2V trên DDR4 và
1.35/1.5V trên DDR3. Điều ấy nhờ vào cụm IC quản lý điện năng được tích hợp sẵn
trên DDR5.
Như vậy, DDR5 đem lại hiệu quả tiết kiệm điện năng tiêu thụ cho dàn máy. Các mô
đun trên DDR5 cũng được tích hợp bộ điều chỉnh điện áp trên bo mạch giúp mang lại
tốc độ cao hơn, điều này đồng nghĩa với giá tiền thành phẩm cũng sẽ tăng.
Hiệu năng vượt trội
Và một sự nâng cấp đáng kể nữa của DDR5, chắc chắn phải là đến từ hiệu năng.
Băng thông của DDR5 đã được gia tăng đáng kể lên đến 32GB/s cùng với xung nhịp
có thể đạt mức từ 4800-6400MHz cho khả năng ép xung thực sự ấn tượng.
Công nghệ On-die ECC (Error Correction Code)
Đây là công nghệ thường trang bị trên RAM máy chủ (server) thì nay đã có trên
DDR5. Điều này sẽ giúp cho hệ thống của bạn giảm thiểu tình trạng bị lỗi màn hình
xanh hay đen, hỗ trợ sửa những lỗi hệ thống.
1.3. Cấu tạo của DDR5 SDRAM
DDR5 SDRAM được gắn trên DIMM (Mô-đun bộ nhớ trong dòng kép) được cài đặt
trên Bo mạch chủ hệ thống. Do đó, Cấu tạo DDR5 được gọi cách khác là Cấu tạo
DDR5 DIMM. Nó bao gồm một số thành phần như:

 PMIC (IC quản lý nguồn)

 Channels (kênh)

 Rank (xếp hạng bộ nhớ)

 Bank Group ( nhóm ngân hàng bộ nhớ)

 Bộ đệm dữ liệu

 RCD (Đăng ký trình điều khiển đồng hồ)

 Bộ điều khiển bộ nhớ

PMIC (IC quản lý nguồn)
DDR5 SDRAM sẽ có PMIC 12 V (IC quản lý nguồn). Nó được thiết kế đặc biệt cho
Máy tính và các nền tảng nhúng. Nó giúp giảm công suất hệ thống và mang lại hiệu
suất và độ tin cậy cao hơn. Nó độc lập và có bốn bộ điều chỉnh chuyển mạch từng
bước. Giao diện quản lý nguồn có thể được định cấu hình để cho phép máy chủ đọc /
ghi dữ liệu từ / vào mạch quản lý nguồn của Mô-đun bộ nhớ trong dòng kép (DIMM).
Nó bị tắt khi bật nguồn.
Channels (kênh )
Có hai Kênh ở bên phải và bên trái của DIMM. Mỗi kênh rộng 40 bit bao gồm 8 bit
ECC và 32 bit dữ liệu. ECC (Mã sửa lỗi) phát hiện và sửa lỗi dữ liệu, nếu có. Có hai
kênh riêng biệt giúp cải thiện hiệu quả truy cập bộ nhớ.
Rank (xếp hạng bộ nhớ)
Xếp hạng bộ nhớ đề cập đến một tập hợp các Chip DRAM được kết nối với cùng một
lựa chọn Chip. Nó cũng được định nghĩa là vùng Dữ liệu được tạo bằng cách sử dụng
một số hoặc tất cả các chip bộ nhớ trên một mô-đun.
Nhóm ngân hàng
Nó là đơn vị lưu trữ hợp lý và 4 Ngân hàng tạo thành Nhóm Ngân hàng. DDR5
SDRAM sử dụng 8 nhóm Ngân hàng.
Bộ đệm dữ liệu
Chúng được sử dụng để giảm tải hiệu quả trên bus dữ liệu. Mỗi mô-đun có một Chip
đệm dữ liệu được kết nối với Bus. Tất cả các tín hiệu xung nhịp, lệnh và điều khiển
được chuyển đến bộ đệm thông qua RCD. Nó điều khiển lại tất cả các tín hiệu đến
nhiều Xếp hạng của DRAM. Bộ đệm dữ liệu được cấu hình bởi Trình điều khiển đồng
hồ đăng ký thông qua bus giao tiếp bộ đệm.
RCD (Đăng ký trình điều khiển đồng hồ) Trình điều khiển đồng hồ đăng ký sử dụng
nhiều Bộ đệm dữ liệu để đệm Tín hiệu dữ liệu đến (DQ) và Tín hiệu nhấp nháy dữ
liệu (DQS) giữa Bộ điều khiển bộ nhớ máy chủ và DRAM. Nó xử lý tất cả các lần đọc
và ghi vào các chip Bộ nhớ thông qua bộ đệm bằng cách gửi các tín hiệu xung nhịp,
điều khiển và lệnh. RCD có thể được cấu hình từ Bộ điều khiển bộ nhớ máy chủ,
thông qua bus lệnh / địa chỉ hoặc qua bus quản lý nối tiếp.
Bộ điều khiển bộ nhớ
Bộ điều khiển Bộ nhớ trong bộ xử lý truyền các tín hiệu dưới dạng gói dữ liệu đến Bộ
đệm. Các thiết bị SDRAM phải được làm mới định kỳ để lưu dữ liệu hợp lệ và Bộ
điều khiển bộ nhớ đưa ra các lệnh Làm mới theo định kỳ. Lệnh refresh trong DDR5
được gọi là lệnh 'SAME-BANK REFRESH'. Nó hoạt động cùng với lệnh 'ALLBANK
REFRESH' được sử dụng trong DDR4.

Cấu tạo của DDR5 SDRAM

1.4. Nguyên lý hoạt động của DDR5 SDRAM
Khi CPU đưa ra lệnh đọc / ghi vào bộ nhớ, hàng được yêu cầu sẽ được kích hoạt và
sao chép vào bộ đệm hàng của Ngân hàng tương ứng. Mỗi địa chỉ vật lý (PA) trong hệ
thống được ánh xạ tới một kênh / DIMM cụ thể và tới Bộ đệm dữ liệu. Các lệnh đọc
và / hoặc ghi được đưa ra cho hàng hiện hoạt bằng cách thực hiện các chế độ Burst.
Hàng được tính phí trước và lưu trữ trở lại mảng bộ nhớ. Yêu cầu đọc / ghi được đưa
ra trên bus lệnh và dữ liệu được trả về nếu đó là Yêu cầu đọc. Nếu đó là một yêu cầu
'Ghi', thì dữ liệu sẽ được gửi trên bus dữ liệu cùng với lệnh 'Viết'.
DDR5 SDRAM thực hiện các chức năng Mã sửa lỗi (ECC) và Kiểm tra lỗi và Chà
(ECS) để phát hiện lỗi và ghi lại dữ liệu đã sửa nếu có lỗi xảy ra. Bus dữ liệu truyền
dữ liệu trên cả cạnh lên và xuống của tín hiệu đồng hồ. Vấn đề Bộ điều khiển Bộ nhớ
Làm mới lệnh định kỳ để không làm mất dữ liệu.

Nguyên lý hoạt động của DDR5 SDRAM

https://www.thegioididong.com/hoi-dap/ram-ddr5-la-gi-hieu-suat-cai-tien-ra-sao-co-
nen-nang-cap-1424201